JP7220796B2 - 構造体の製造方法 - Google Patents

構造体の製造方法 Download PDF

Info

Publication number
JP7220796B2
JP7220796B2 JP2021540672A JP2021540672A JP7220796B2 JP 7220796 B2 JP7220796 B2 JP 7220796B2 JP 2021540672 A JP2021540672 A JP 2021540672A JP 2021540672 A JP2021540672 A JP 2021540672A JP 7220796 B2 JP7220796 B2 JP 7220796B2
Authority
JP
Japan
Prior art keywords
layer
conductive
manufacturing
semiconductor
anodized film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021540672A
Other languages
English (en)
Other versions
JPWO2021033467A1 (ja
Inventor
吉則 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of JPWO2021033467A1 publication Critical patent/JPWO2021033467A1/ja
Application granted granted Critical
Publication of JP7220796B2 publication Critical patent/JP7220796B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1644—Composition of the substrate porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/06—Anodisation of aluminium or alloys based thereon characterised by the electrolytes used
    • C25D11/08—Anodisation of aluminium or alloys based thereon characterised by the electrolytes used containing inorganic acids
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/18—After-treatment, e.g. pore-sealing
    • C25D11/20—Electrolytic after-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/18—After-treatment, e.g. pore-sealing
    • C25D11/24—Chemical after-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11502—Pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1151—Anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H01L2224/11614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/8109—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、対象物との接合に用いられる構造体の製造方法に関し、特に、導電層を利用してバルブ金属層を陽極酸化して陽極酸化膜を形成し、陽極酸化膜の厚み方向に延在するマイクロポアに導電性物質を充填する構造体の製造方法に関する。
現在、半導体素子等の電子部品同士の電気的な接続、および電子部品と回路基板との電気的な接続に種々の方法が利用されている。
半導体素子等の電子部品は、ダウンサイジング化が顕著である。従来のワイヤーボンディングのような配線基板を直接接続する方式、フリップチップボンディング、およびサーモコンプレッションボンディング等では、電子部品の電気的な接続の安定性を十分に保証することができない。そこで、電子部品の電気的な接続には、例えば、Ｃｕ／Ｓｎバンプと接着性のアンダーフィルが用いられる。しかし、接続対象である電子部品、または回路基板によっては、ＣＴＥ（熱膨張係数）の不整合により局所的な応力が誘発され、電気的な接続の信頼性が低下する。
また、半導体素子では、ダイ当たり数千万以上の接続密度が要求されており、この要求に対応するためには、バンプの大きさを直径約１～２μｍまで縮小させる必要がある。しかし、現在の電気メッキによるＣｕ／Ｓｎバンプでは、５μｍ以下のサイズにすることは困難である。
そこで、上述の電気的な接続の信頼性、および要求される接続密度に対して、接続対象である、半導体素子を構成するウエハ、または半導体素子等の接合面を、ＣＭＰ（化学的機械的研磨）により鏡面化して接合する、いわゆるハイブリッドボンディングと呼ばれる接合方法が開発されている（例えば、非特許文献１参照）。
R. Taibi, et al., "Full characterization of Cu/Cu direct bonding for 3D integration", Electronic Components and Technology Conference (ECTC), 2010 Proceedings 60th, 2010, p.219-225
非特許文献１に記載のハイブリッドボンディングと呼ばれる接合方法では、ウエハ、または半導体素子等の接合面をＣＭＰ（化学的機械的研磨）により鏡面化する必要がある。ＣＭＰにより鏡面化する場合、電気的な接続を行うＣｕまたは絶縁体のＳｉが露出しているが、接合面にディッシング等の凹凸が形成されないよう、接合面の平坦性を精密に制御する必要がある。これにより、接合工程が煩雑になるという課題があった。
さらには、ハイブリッドボンディングでは、接合部での電気的な接続を確保するために、接合時に接合面間に粒子等が入り込む等の汚染を抑制するために接合時の環境を厳密に制御する必要があり、接合工程が煩雑になるという課題があった。なお、接合時の環境の制御を怠ると、接合面が汚染され、接合後、電気的な接続が確保できない部分が増え、歩留まりが急激に低下し、仕様を満たす接合が困難になるため、ハイブリッドボンディングでは、接合工程を簡素化することは困難である。
本発明の目的は、前述の従来技術に基づく課題を鑑みてなされたものであり、接合対象と容易に接合できる構造体の製造方法を提供することにある。
上述の目的を達成するために、本発明は、少なくとも１つの面を有する絶縁支持体の表面上に部分的に、導電性を有する導電層を形成する導電層形成工程と、導電層の少なくとも一部を覆うバルブ金属層を形成するバルブ金属層形成工程と、導電層を電極とした陽極酸化処理を実施し、バルブ金属層のうち、導電層上の領域のバルブ金属層を陽極酸化膜に形成する陽極酸化膜形成工程と、陽極酸化膜に、厚み方向に延在する複数のマイクロポアを形成するマイクロポア形成工程と、マイクロポアに導電性物質を充填する充填工程とを有し、陽極酸化膜形成工程と充填工程との間に、陽極酸化膜形成工程後のバルブ金属層を除去するバルブ金属層除去工程を有する、構造体の製造方法を提供するものである。
バルブ金属層除去工程は、陽極酸化膜形成工程とマイクロポア形成工程との間、またはマイクロポア形成工程と充填工程との間に実施されることが好ましい。
マイクロポア形成工程は、陽極酸化膜において、複数のマイクロポアを厚み方向に貫通させて導電層を露出させる工程を含むことが好ましい。
バルブ金属層形成工程は、絶縁支持体の温度を６０℃以下でバルブ金属層を形成することが好ましい。
充填した導電性物質により構成される複数の導通路を陽極酸化膜から突出させる突出工程を有することが好ましい。
突出工程で突出された複数の導通路は、それぞれ陽極酸化膜から突出する突出部分の高さが同じであることが好ましい。
導電層と、導電性物質とは同じ材料からなることが好ましい。
バルブ金属は、アルミニウムであることが好ましい。
絶縁支持体の表面は、素子領域を有し、導電層形成工程は、絶縁支持体の表面上のうち、素子領域上に導電層を形成することが好ましい。
本発明によれば、接合対象と容易に接合できる構造体を得ることができる。
本発明の実施形態の構造体の製造方法の第１の例の一工程を示す模式的断面図である。 本発明の実施形態の構造体の製造方法の第１の例の一工程を示す模式的断面図である。 本発明の実施形態の構造体の製造方法の第１の例の一工程を示す模式的断面図である。 本発明の実施形態の構造体の製造方法の第１の例の一工程を示す模式的断面図である。 本発明の実施形態の構造体の製造方法の第１の例の一工程を示す模式的断面図である。 本発明の実施形態の構造体の製造方法の第１の例の一工程を示す模式的断面図である。 本発明の実施形態の構造体の製造方法の第１の例の一工程を示す模式的断面図である。 本発明の実施形態の構造体の製造方法の第１の例の一工程を示す模式的断面図である。 本発明の実施形態の構造体の製造方法の第２の例の一工程を示す模式的断面図である。 本発明の実施形態の構造体の製造方法の第２の例の一工程を示す模式的断面図である。 本発明の実施形態の構造体の製造方法の第３の例の一工程を示す模式的断面図である。 本発明の実施形態の構造体の製造方法の第３の例の一工程を示す模式的断面図である。 本発明の実施形態の構造体の一例を示す模式的平面図である。 本発明の実施形態の構造体の一例を示す模式的断面図である。 本発明の実施形態の構造体の構成の一例を示す模式的断面図である。 本発明の実施形態の構造体を用いた接合方法の一例の一工程を示す模式的断面図である。 本発明の実施形態の構造体を用いた接合方法の一例の一工程を示す模式的断面図である。 本発明の実施形態の構造体を用いた積層デバイスの第１の例を示す模式図である。 本発明の実施形態の構造体を用いた積層デバイスの第２の例を示す模式図である。 本発明の実施形態の構造体を用いた積層デバイスの第３の例を示す模式図である。 本発明の実施形態の構造体を用いた積層デバイスの第４の例を示す模式図である。 本発明の実施形態の構造体を用いた積層デバイスの製造方法の第１の例の一工程を示す模式図である。 本発明の実施形態の構造体を用いた積層デバイスの製造方法の第１の例の一工程を示す模式図である。 本発明の実施形態の構造体を用いた積層デバイスの製造方法の第１の例の一工程を示す模式図である。 本発明の実施形態の構造体を用いた積層デバイスの製造方法の第２の例の一工程を示す模式図である。 本発明の実施形態の構造体を用いた積層デバイスの製造方法の第３の例の一工程を示す模式図である。 本発明の実施形態の構造体を用いた積層デバイスの製造方法の第３の例の一工程を示す模式図である。 本発明の実施形態の構造体を用いた積層デバイスの本接合条件の第１の例を示すグラフである。 本発明の実施形態の構造体を用いた積層デバイスの本接合条件の第２の例を示すグラフである。 本発明の実施形態の構造体を用いた積層デバイスの本接合条件の第３の例を示すグラフである。 本発明の実施形態の構造体を用いた積層デバイスの本接合条件の第４の例を示すグラフである。 本発明の実施形態の構造体を用いた積層デバイスの本接合条件の第５の例を示すグラフである。 本発明の実施形態の構造体を用いた積層デバイスの本接合条件の第６の例を示すグラフである。 本発明の実施形態の構造体を用いた積層デバイスの本接合条件の第７の例を示すグラフである。 半導体パッケージの第１の例を示す模式的断面図である。 同軸構造を説明するための模式的断面図である。 同軸構造を説明するための模式的平面図である。 半導体パッケージの第２の例を示す模式的断面図である。 本発明の実施形態の構造体を用いた電子デバイスの第１の例を示す模式図である。 本発明の実施形態の構造体を用いた電子デバイスの第２の例を示す模式図である。 本発明の実施形態の構造体を用いた電子デバイスの第３の例を示す模式図である。 本発明の実施形態の構造体を用いた電子デバイスの第４の例を示す模式図である。
以下に、添付の図面に示す好適実施形態に基づいて、本発明の構造体の製造方法を詳細に説明する。
なお、以下に説明する図は、本発明を説明するための例示的なものであり、以下に示す図に本発明が限定されるものではない。
なお、以下において数値範囲を示す「～」とは両側に記載された数値を含む。例えば、εが数値α～数値βとは、εの範囲は数値αと数値βを含む範囲であり、数学記号で示せばα≦ε≦βである。
「直交」等の角度は、特に記載がなければ、該当する技術分野で一般的に許容される誤差範囲を含む。また、温湿度または気圧に代表される環境についても、特に記載がなければ、該当する技術分野で一般的に許容される誤差範囲を含む。
ここで、構造体とは、電極または素子領域を有するものである。電極を有するものとしては、例えば、単体で特定の機能を発揮する半導体素子等が例示されるが、複数のものが集まって特定の機能を発揮するものも含まれる。さらには、配線部材等の電気信号を伝達するだけのものも含まれ、プリント配線板等も、電極を有するものに含まれる。
素子領域とは、電子素子として機能するための各種の素子構成回路等が形成された領域である。素子領域には、例えば、フラッシュメモリ等のようなメモリ回路、マイクロプロセッサおよびＦＰＧＡ（field-programmable gate array）等のような論理回路が形成された領域、無線タグ等の通信モジュールならびに配線が形成された領域である。素子領域には、これ以外にＭＥＭＳ（Micro Electro Mechanical Systems）が形成されてもよい。ＭＥＭＳとしては、例えば、センサー、アクチュエーターおよびアンテナ等が挙げられる。センサーには、例えば、加速度、音、および光等の各種のセンサーが含まれる。
上述のように、素子領域は素子構成回路等が形成されており、半導体チップを外部と電気的に接続するために電極（図示せず）が設けられている。素子領域は電極が形成された電極領域を有する。なお、素子領域の電極とは、例えば、Ｃｕポストである。電極領域とは、基本的には、形成された全ての電極を含む領域のことである。しかしながら、電極が離散して設けられていれば、各電極が設けられている領域のことも電極領域という。
構造体の形態としては、半導体チップのように個片化されたものでも、半導体ウエハのような形態でもよく、配線層の形態でもよい。
［構造体の製造方法の第１の例］
図１～図８は、本発明の実施形態の構造体の製造方法の第１の例を工程順に示す模式的断面図である。図１～図８に示す構造体の製造方法の第１の例では、絶縁支持体１０の表面１０ａに素子領域１０ｃがあるものを例にして説明する。
図１に示すように、まず、少なくとも１つの面を有する絶縁支持体１０の表面１０ａ上に部分的に、導電性を有する導電層１２を形成する導電層形成工程を実施する。
例えば、絶縁支持体１０の表面１０ａは、素子領域１０ｃを有する。導電層形成工程では、絶縁支持体１０の表面１０ａ上のうち、素子領域１０ｃ上に導電層１２を形成する。導電層１２を素子領域１０ｃ上にだけ形成しており、絶縁支持体１０の表面１０ａに対して部分的に導電層１２を形成する。
導電層１２は、絶縁支持体１０の表面１０ａにレジスト層１１を形成し、例えば、フォトリソグラフィ法を用いたパターニングにより、素子領域１０ｃ上のレジスト層１１を取り除く。次に、例えば、レジスト層１１上にシード層（図示せず）を形成し、めっきにより導電層１２を形成する。導電層１２を形成する際、平坦化処理により、レジスト層１１と導電層１２との表面を平坦にする。なお、導電層１２は、めっきにより形成したが、導電層１２の形成方法は、特に限定されるものではない。しかしながら、温度が高い成膜方法では素子領域１０ｃの温度が高くなり故障等につながるため、温度が低い成膜方法を用いることが好ましい。
次に、図２に示すように、導電層１２の少なくとも一部を覆うバルブ金属層１３を形成するバルブ金属層形成工程を実施する。バルブ金属層形成工程では、例えば、導電層１２の表面１２ａとレジスト層１１の表面に、例えば、蒸着法によりバルブ金属層１３を形成する。バルブ金属は、特に限定されるものではなく、例えば、アルミニウムが用いられる。なお、バルブ金属層形成工程では、絶縁支持体１０の温度を６０℃以下でバルブ金属層を形成することが好ましい。バルブ金属層１３の形成時において温度が高い場合でも、素子領域１０ｃの温度が高くなり故障等につながるため、温度を６０℃以下とすることが好ましい。また、導電層１２の形成時も温度は低いことが好ましく、この場合でも、温度は６０℃以下であることが好ましい。
次に、導電層１２を電極とした陽極酸化処理を実施し、図３に示すように、バルブ金属層１３のうち、導電層１２上の領域のバルブ金属層１３を陽極酸化膜１４に形成する陽極酸化膜形成工程を行う。陽極酸化膜形成工程では、導電層１２を陰極の電極とし、バルブ金属層１３を陽極の電極として、例えば、シュウ酸水溶液を中で陽極酸化処理を実施する。これにより、導電層１２上のバルブ金属層１３が陽極酸化されて陽極酸化膜１４となる。例えば、導電層１２に対して引出し電極が設けられていれば、引出し電極を利用して導電層１２に直流電流を印加する。
なお、バルブ金属層１３がアルミニウムで構成されていれば、陽極酸化膜１４は酸化アルミニウムで構成される。
次に、陽極酸化膜１４に、厚み方向Ｄｔに延在する複数のマイクロポアを形成するマイクロポア形成工程を実施する。陽極酸化膜１４は形成した時点で、複数のマイクロポアが存在する。しかしながら、複数のマイクロポアのうち、厚み方向Ｄｔに貫通していないマイクロポアもある。また、マイクロポアの底部にはバリア層（図示せず）が存在する。このため、マイクロポア形成工程では、図３に示す陽極酸化膜１４に対して、マイクロポアを拡径し、かつバリア層を除去して、陽極酸化膜１４に、図４に示すように、厚み方向Ｄｔに貫通する貫通孔１５を複数形成し、導電層１２を露出させる工程を含むことが好ましい。
マイクロポアの拡径には、ポアワイド処理が用いられる。ポアワイド処理は、陽極酸化膜を、酸水溶液またはアルカリ水溶液に浸漬させることにより、陽極酸化膜を溶解させ、マイクロポアの孔径を拡大する処理である、ポアワイド処理には、硫酸、リン酸、硝酸、塩酸等の無機酸またはこれらの混合物の水溶液、または、水酸化ナトリウム、水酸化カリウムおよび水酸化リチウム等の水溶液を用いることができる。
バリア層の除去には、例えば、バルブ金属層よりも水素過電圧の高い金属Ｍ１のイオンを含むアルカリ水溶液を用いることにより、陽極酸化膜１４のバリア層を除去すると同時に、マイクロポアの底部に、例えば、導電性材料である金属（金属Ｍ１）からなる金属層（図示せず）を形成する。
なお、ポアワイド処理でも、マイクロポアの底部のバリア層を除去することができ、ポアワイド処理において水酸化ナトリウム水溶液を用いることにより、マイクロポアが拡径され、かつバリア層が除去される。
次に、陽極酸化膜１４に、複数の貫通孔１５を形成した後、陽極酸化膜形成工程後のバルブ金属層１３を除去するバルブ金属層除去工程を実施する。
陽極酸化処理では、上述のように導電層１２を電極として用いており、バルブ金属層１３が全て陽極酸化されないため、バルブ金属層１３が全て陽極酸化膜にならず、陽極酸化処理後でもバルブ金属層１３のままの領域がある。バルブ金属層除去工程では、陽極酸化されずに残ったバルブ金属層１３を、陽極酸化膜１４が溶解されないが、バルブ金属層１３が溶解される処理液を用いて除去する。これにより、図５に示すように、陽極酸化膜１４の両側のバルブ金属層１３が取り除かれてレジスト層１１の表面１１ａを露出させる。バルブ金属層１３がアルミニウムで構成され、陽極酸化膜１４が酸化アルミニウムの場合、処理液として、塩化銅水溶液が用いられる。
次に、図６に示すように、陽極酸化膜１４の厚み方向Ｄｔに貫通する複数のマイクロポア、すなわち、複数の貫通孔１５に導電性物質を充填する充填工程を実施する。充填工程では、導電性物質の複数のマイクロポアへの充填方法は、特に限定されるものではなく、例えば、電解めっきを用いて、陽極酸化膜の複数のマイクロポアの内部に導電性材料を充填する。これにより、貫通孔１５に導電性物質が充填されて複数の導通路１６が形成される。導通路１６は、充填した導電性物質で構成されており、導電性を有する。
なお、上述のバルブ金属層除去工程は、陽極酸化膜形成工程と充填工程との間であれば、特に限定されるものではなく、陽極酸化膜形成工程とマイクロポア形成工程との間、またはマイクロポア形成工程と充填工程との間に実施される。
次に、充填した導電性物質により構成される複数の導通路１６を陽極酸化膜１４から突出させる突出工程を実施する。突出工程により、複数の導通路１６を形成する。突出工程では、図７に示すように、陽極酸化膜１４の表面１４ａの一部除去して、複数の導通路１６を陽極酸化膜１４から突出させる。これにより、陽極酸化膜１４に導通路１６を形成する。導通路１６は、陽極酸化膜１４の表面１４ａから突出する突出部分１６ａを有する。
次に、レジスト層１１を取り除き、図８に示す構造体１８を得る。構造体１８では、複数の導通路１６が、互いに離間して電気絶縁性を有する陽極酸化膜１４の厚み方向Ｄｔに延在している。このような構造により構造体１８は、厚み方向Ｄｔに導電性を有し、異方性導電性を有する。なお、構造体１８のうち、導通路１６を含む陽極酸化膜１４を導電部材１９ともいい、導電部材１９も異方性導電性を有する。構造体１８では、導電層１２上に導電部材１９を形成しており、選択的に異方性導電性を有する導電部材１９を形成して、接合した際の導電を確保する。
構造体１８では、接合対象と位置を合わせて接合することにより、接合体を得ることができる。導通路１６を設けることにより、接合面に凹凸があっても導通路１６が接合面の凹凸に追従するため、上述のハイブリッドボンディングでは必要であるＣＭＰによる鏡面化が不要である。また、接合時の環境も厳密に管理する必要がなく、大気下を始め、窒素雰囲気等の不活性雰囲気、および真空雰囲気を含む減圧雰囲気から選ぶことができる。しかも、通常のウエハ接合装置を用いることができる。このように、上述の製造方法で得られた構造体は、接合対象と容易に接合できる。
構造体１８の製造方法では、さらに導通路１６の陽極酸化膜１４の表面１４ａの突出部分１６ａに樹脂層を形成する樹脂層形成工程を実施してもよい。樹脂層形成工程における樹脂層は、接合対象に接着する機能と、導通路１６の保護層として機能する。なお、導通路１６に突出部分１６ａを設けなければ、突出工程は必ずしも必要ではない。突出部分１６ａを設けない場合には、樹脂層形成工程はなくてもよい。
［構造体の製造方法の第２の例］
図９および図１０は、本発明の実施形態の構造体の製造方法の第２の例を工程順に示す模式的断面図である。なお、図９および図１０において、図１～図８に示す構造体の製造方法と同一構成物には同一符号を付して、その詳細な説明は省略する。
上述のようにバルブ金属層除去工程を実施するタイミングは、陽極酸化膜形成工程と充填工程との間であれば、特に限定されるものではなく、陽極酸化膜形成工程とマイクロポア形成工程との間に、バルブ金属層除去工程を実施してもよい。
構造体の製造方法の第２の例は、構造体の製造方法の第１の例に比して、図３に示す陽極酸化膜形成工程の後に、陽極酸化されなかったバルブ金属層１３を、図９に示すように除去するバルブ金属層除去工程を有する点と、図９に示すバルブ金属層１３が除去された状態で、陽極酸化膜１４に対してマイクロポア形成工程を実施する点が異なり、それ以外の工程は、構造体の製造方法の第１の例と同じである。
構造体の製造方法の第２の例では、バルブ金属層１３を除去した後に、図１０に示すように陽極酸化膜１４に複数の貫通孔１５を形成するマイクロポア形成工程を実施する。陽極酸化膜１４に複数の貫通孔１５を形成した後は、上述の充填工程を実施し、必要に応じて突出工程を実施する。構造体の製造方法の第２の例でも、構造体の製造方法の第１の例と同じく、図８に示す構造体１８を得ることができる。
［構造体の製造方法の第３の例］
図１１および図１２は、本発明の実施形態の構造体の製造方法の第３の例を工程順に示す模式的断面図である。なお、図１１および図１２において、図１～図８に示す構造体の製造方法と同一構成物には同一符号を付して、その詳細な説明は省略する。
また、バルブ金属層除去工程は、充填工程の後でもよい。
構造体の製造方法の第３の例は、構造体の製造方法の第１の例に比して、図４に示すマイクロポア形成工程の後に、バルブ金属層除去工程を実施せずに、図１１に示すように、バルブ金属層１３が存在している状態で、陽極酸化膜１４の複数のマイクロポア、すなわち、複数の貫通孔１５に導電性物質を充填する。次に、図１２に示すようにバルブ金属層１３を除去する点が異なり、それ以外の工程は、構造体の製造方法の第１の例と同じである。
構造体の製造方法の第３の例では、図１１に示すように、バルブ金属層１３が存在している状態で陽極酸化膜１４の複数の貫通孔１５に導電性物質を充填した後、導電性物質および陽極酸化膜１４が溶解されないが、バルブ金属層１３が溶解される処理液を用いて、図１２に示すようにバルブ金属層１３を取り除き、レジスト層１１の表面１１ａを露出させる。
次に、図７に示すように導通路１６を陽極酸化膜１４の表面１４ａから突出する突出部分１６ａを形成する。次に、レジスト層１１を取り除き、構造体の製造方法の第３の例でも、構造体の製造方法の第１の例と同じく、図８に示す構造体１８を得る。
以下、構造体の製造方法の各工程について更に説明する。
〔導電層形成工程〕
導電層は、絶縁支持体の素子領域、または配線領域等に設けられ、素子領域、または配線領域等に電流または電圧を供給したり、素子領域、または配線領域等に電流または電圧を取り出したりするものである。
なお、導電層が部分的に設けられるとは、後述のように、素子領域または配線領域は、絶縁支持体の全域にはなく、偏在して設けられていることを指す。このため、素子領域または配線領域に設けられる導電層も、偏在し、部分的に設けられる。
導電層は、導電性を有するものであれば、特に限定されるものではないが、導電層は充填される導通性物質と同じ材料からなることが好ましく、例えば、銅で構成される。すなわち、導電層と導通路とを同じ材料で構成することが好ましい。導電層と導通性物質とを同じ材料からなるものとすることにより、導電層と導電性物質との接合が良好になり、電気抵抗の上昇を抑制することができ、さらには、エレクトロマイグレーションの発生も抑制することができる。これにより、導通路と導電層との接合部の断線が抑制され、導通路の信頼性が向上する。
＜絶縁支持体＞
絶縁支持体は、少なくとも１つの面を有するものであり、具体的には、少なくとも１つの平面を有する。絶縁支持体の平面に、上述の素子領域または配線領域等が設けられている。しかしながら、素子領域または配線領域等は、絶縁支持体の表面の全域に設けられてはおらず、偏在して設けられている。
絶縁支持体は、より具体的には、シリコンウエハ等の各種のウエハの表面に、素子領域および配線領域等が形成されたものであり、絶縁支持体の表面はウエハの表面である。
なお、絶縁支持体は、ウエハの形態に、特に限定されるものではなく、表面に素子領域および配線領域等が形成されたウエハが、素子領域または配線領域毎に、個片化されたチップ状の形態でもよい。
〔バルブ金属層形成工程〕
所望の平均開口径を有する貫通孔が貫通孔として形成され、導通路を形成しやすいという理由から、陽極酸化膜が好ましい。このため、バルブ金属層を形成する。
バルブ金属層の形成方法は、特に限定されるものではなく、例えば、スパッタ法、蒸着法、またはめっき法等によりバルブ金属層が形成される。さらにはこれらの複数の方法を組み合わせてバルブ金属層を形成することもできる。しかしながら、上述のように、バルブ金属層を形成時には、絶縁支持体の温度を６０℃以下にすることが好ましい。この場合、例えば、絶縁支持体をクーリングプレートに載置して、絶縁支持体の温度を６０℃以下に保持してバルブ金属層の形成を実施する。
ここで、バルブ金属層を構成するバルブ金属としては、具体的には、例えば、アルミニウム、タンタル、ニオブ、チタン、ハフニウム、ジルコニウム、亜鉛、タングステン、ビスマス、アンチモン等が挙げられる。これらのうち、寸法安定性がよく、比較的安価であることからアルミニウムの陽極酸化膜であることが好ましい。このため、バルブ金属にアルミニウムを用いて、陽極酸化膜を形成することが好ましい。
＜アルミニウム＞
アルミニウムは、特に限定されず、その具体例として、純アルミニウム、およびアルミニウムを主成分とし微量の異元素を含むアルミニウム合金が挙げられる。
アルミニウムのうち、アルミニウム純度が、９９．５質量％以上であることが好ましく、９９．９質量％以上であることがより好ましく、９９．９９質量％以上であることが更に好ましい。アルミニウム純度が上述の範囲であると、貫通孔配列の規則性が十分となる。
また、アルミニウムで構成したバルブ金属層では、陽極酸化処理工程を施す表面を、予め熱処理、脱脂処理および鏡面仕上げ処理が施されることが好ましい。
ここで、熱処理、脱脂処理および鏡面仕上げ処理については、特開２００８－２７０１５８号公報の［００４４］～［００５４］段落に記載された各処理と同様の処理を施すことができる。
〔陽極酸化膜形成工程〕
陽極酸化膜形成工程は、上述の導電層を電極として、バルブ金属層に陽極酸化処理を施す工程である。
陽極酸化処理は、従来公知の方法を用いることができるが、貫通孔配列の規則性を高くし、導電部材１９の異方導電性を担保する観点から、自己規則化法または定電圧処理を用いることが好ましい。
ここで、陽極酸化処理の自己規則化法および定電圧処理については、特開２００８－２７０１５８号公報の［００５６］～［０１０８］段落および［図３］に記載された各処理と同様の処理を施すことができる。
＜陽極酸化処理＞
陽極酸化処理における電解液の平均流速は、０．５～２０．０ｍ／ｍｉｎであることが好ましく、１．０～１５．０ｍ／ｍｉｎであることがより好ましく、２．０～１０．０ｍ／ｍｉｎであることが更に好ましい。
また、電解液を上述の条件で流動させる方法は、特に限定されないが、例えば、スターラーのような一般的なかくはん装置を使用する方法が用いられる。特に、かくはん速度をデジタル表示でコントロールできるようなスターラーを用いると、平均流速が制御できるため好ましい。このようなかくはん装置としては、例えば、「マグネティックスターラーＨＳ－５０Ｄ（ＡＳ ＯＮＥ製）」等が挙げられる。
陽極酸化処理は、例えば、酸濃度１～１０質量％の溶液中で、上述のように導電層を陰極とし、バルブ金属層を陽極として通電する方法を用いることができる。
陽極酸化処理に用いられる溶液としては、酸水溶液であることが好ましく、硫酸、リン酸、クロム酸、シュウ酸、ベンゼンスルホン酸、アミドスルホン酸、グリコール酸、酒石酸、りんご酸、クエン酸等がより好ましく、中でも硫酸、リン酸、シュウ酸が特に好ましい。これらの酸は単独でまたは２種以上を組み合わせて用いることができる。
陽極酸化処理の条件は、使用される電解液によって種々変化するので一概に決定され得ないが、一般的には、電解液濃度０．１～２０質量％、液温－１０～３０℃、電流密度０．０１～２０Ａ／ｄｍ2、電圧３～３００Ｖ、電解時間０．５～３０時間であることが好ましく、電解液濃度０．５～１５質量％、液温－５～２５℃、電流密度０．０５～１５Ａ／ｄｍ2、電圧５～２５０Ｖ、電解時間１～２５時間であることがより好ましく、電解液濃度１～１０質量％、液温０～２０℃、電流密度０．１～１０Ａ／ｄｍ2、電圧１０～２００Ｖ、電解時間２～２０時間であることが更に好ましい。
陽極酸化処理により形成される陽極酸化膜の厚みが３０μｍ以下であることが好ましく、５～２０μｍであることがより好ましい。なお、陽極酸化膜の厚みは、陽極酸化膜を厚さ方向に対して集束イオンビーム（ＦＩＢ）で切削加工し、その断面を電界放射型走査電子顕微鏡（ＦＥ－ＳＥＭ）により表面写真（倍率５万倍）を撮影し、１０点測定した平均値として算出する等の方法で得ることができる。
〔保持工程〕
構造体の製造方法は、保持工程を有してもよい。保持工程は、上述の陽極酸化処理工程の後に、１Ｖ以上かつ上述の陽極酸化処理工程における電圧の３０％未満の範囲から選択される保持電圧の９５％以上１０５％以下の電圧に通算５分以上保持する工程である。言い換えると、保持工程は、上述の陽極酸化処理工程の後に、１Ｖ以上かつ上述の陽極酸化処理工程における電圧の３０％未満の範囲から選択される保持電圧の９５％以上１０５％以下の電圧で通算５分以上電解処理を施す工程である。
ここで、「陽極酸化処理における電圧」とは、バルブ金属層と導電層との間に印加する電圧であり、例えば、陽極酸化処理による電解時間が３０分であれば、３０分の間に保たれている電圧の平均値のことである。
陽極酸化膜の側壁厚み、すなわち、貫通孔の深さに対してバリア層の厚みを適切な厚みに制御する観点から、保持工程における電圧が、陽極酸化処理における電圧の５％以上２５％以下であることが好ましく、５％以上２０％以下であることがより好ましい。
また、面内均一性がより向上する理由から、保持工程における保持時間の合計が、５分以上２０分以下であることが好ましく、５分以上１５分以下であることがより好ましく、５分以上１０分以下であることが更に好ましい。
また、保持工程における保持時間は、通算５分以上であればよいが、連続５分以上であることが好ましい。
更に、保持工程における電圧は、陽極酸化処理工程における電圧から保持工程における電圧まで連続的または段階的に降下させて設定してもよいが、面内均一性が更に向上する理由から、陽極酸化処理工程の終了後、１秒以内に、上述の保持電圧の９５％以上１０５％以下の電圧に設定することが好ましい。
上述の保持工程は、例えば、上述の陽極酸化処理工程の終了時に電解電位を降下させることにより、上述の陽極酸化膜形成工程と連続して行うこともできる。
上述の保持工程は、電解電位以外の条件については、上述の従来公知の陽極酸化処理と同様の電解液および処理条件を採用することができる。
特に、保持工程と陽極酸化膜形成工程とを連続して施す場合は、同様の電解液を用いて処理することが好ましい。
〔マイクロポア形成工程〕
＜バリア層除去工程＞
バリア層除去工程は、例えば、アルミニウムよりも水素過電圧の高い金属Ｍ１のイオンを含むアルカリ水溶液を用いて、陽極酸化膜のバリア層を除去する工程である。
上述のバリア層除去工程により、バリア層が除去され、かつ、マイクロポアの底部に、金属Ｍ１からなる金属層が形成されることになる。
ここで、水素過電圧（hydrogen overvoltage）とは、水素が発生するのに必要な電圧をいい、例えば、アルミニウム（Ａｌ）の水素過電圧は－１．６６Ｖである（日本化学会誌，１９８２、（８），ｐ１３０５－１３１３）。なお、アルミニウムの水素過電圧よりも高い金属Ｍ１の例およびその水素過電圧の値を以下に示す。
＜金属Ｍ１および水素（１Ｎ Ｈ2ＳＯ4）過電圧＞
・白金（Ｐｔ）：０．００Ｖ
・金（Ａｕ）：０．０２Ｖ
・銀（Ａｇ）：０．０８Ｖ
・ニッケル（Ｎｉ）：０．２１Ｖ
・銅（Ｃｕ）：０．２３Ｖ
・錫（Ｓｎ）：０．５３Ｖ
・亜鉛（Ｚｎ）：０．７０Ｖ
陽極酸化膜形成工程において充填する金属Ｍ２と置換反応を起こし、貫通孔の内部に充填される金属の電気的な特性に与える影響が少なくなる理由から、上述のバリア層除去工程で用いる金属Ｍ１は、充填工程で用いる金属Ｍ２よりもイオン化傾向が高い金属であることが好ましい。
具体的には、充填工程の金属Ｍ２として銅（Ｃｕ）を用いる場合には、上述のバリア層除去工程で用いる金属Ｍ１としては、例えば、Ｚｎ、Ｆｅ、Ｎｉ、Ｓｎ等が挙げられ、中でも、Ｚｎ、Ｎｉを用いることが好ましく、Ｚｎを用いるのがより好ましい。
また、充填工程の金属Ｍ２としてＮｉを用いる場合には、上述のバリア層除去工程で用いる金属Ｍ１としては、例えば、Ｚｎ、Ｆｅ等が挙げられ、中でも、Ｚｎを用いることが好ましい。
このような金属Ｍ１のイオンを含むアルカリ水溶液を用いてバリア層を除去する方法は特に限定されず、例えば、従来公知の化学エッチング処理と同様の方法が挙げられる。
＜化学エッチング処理＞
化学エッチング処理によるバリア層の除去は、例えば、陽極酸化処理工程後の構造物をアルカリ水溶液に浸漬させ、貫通孔の内部にアルカリ水溶液を充填させた後に、陽極酸化膜の貫通孔の開口部側の表面にｐＨ（水素イオン指数）緩衝液に接触させる方法等により、バリア層のみを選択的に溶解させることができる。
ここで、上述の金属Ｍ１のイオンを含むアルカリ水溶液としては、水酸化ナトリウム、水酸化カリウムおよび水酸化リチウムからなる群から選ばれる少なくとも一つのアルカリの水溶液を用いることが好ましい。また、アルカリ水溶液の濃度は０．１～５質量％であることが好ましい。アルカリ水溶液の温度は、１０～６０℃が好ましく、更に１５～４５℃が好ましく、更に２０～３５℃であることが好ましい。
具体的には、例えば、５０ｇ／Ｌ、４０℃のリン酸水溶液、０．５ｇ／Ｌ、３０℃の水酸化ナトリウム水溶液、０．５ｇ／Ｌ、３０℃の水酸化カリウム水溶液等が好適に用いられる。
なお、ｐＨ緩衝液としては、上述のアルカリ水溶液に対応した緩衝液を適宜使用することができる。
また、アルカリ水溶液への浸漬時間は、５～１２０分であることが好ましく、８～１２０分であることがより好ましく、８～９０分であることが更に好ましく、１０～９０分であることが特に好ましい。なかでも、１０～６０分であることが好ましく、１５～６０分であることがより好ましい。
＜バリア層除去工程の他の例＞
バリア層除去工程は、上述以外に、陽極酸化膜のバリア層を除去し、貫通孔の底に導電層を露出させる工程でもよい。
この場合、バリア層を除去する方法は特に限定されず、例えば、陽極酸化膜形成工程の陽極酸化処理における電位よりも低い電位でバリア層を電気化学的に溶解する方法（以下、「電解除去処理」ともいう。）、エッチングによりバリア層を除去する方法（以下、「エッチング除去処理」ともいう。）、これらを組み合わせた方法（特に、電解除去処理を施した後に、残存するバリア層をエッチング除去処理で除去する方法）等が挙げられる。
〈電解除去処理〉
電解除去処理は、陽極酸化膜形成工程の陽極酸化処理における電位（電解電位）よりも低い電位で施す電解処理であれば特に限定されない。
電解溶解処理は、例えば、陽極酸化膜形成工程の終了時に電解電位を降下させることにより、陽極酸化処理と連続して施すことができる。
電解除去処理は、電解電位以外の条件については、上述した従来公知の陽極酸化処理と同様の電解液および処理条件を採用することができる。
特に、上述したように電解除去処理と陽極酸化処理とを連続して施す場合は、同様の電解液を用いて処理するのが好ましい。
（電解電位）
電解除去処理における電解電位は、陽極酸化処理における電解電位よりも低い電位に、連続的または段階的に降下させるのが好ましい。
ここで、電解電位を段階的に降下させる際の下げ幅、すなわち、ステップ幅は、バリア層の耐電圧の観点から、１０Ｖ以下であることが好ましく、５Ｖ以下であることがより好ましく、２Ｖ以下であることが更に好ましい。
また、電解電位を連続的または段階的に降下させる際の電圧降下速度は、生産性等の観点から、いずれも１Ｖ／秒以下が好ましく、０．５Ｖ／秒以下がより好ましく、０．２Ｖ／秒以下が更に好ましい。
〈エッチング除去処理〉
エッチング除去処理は特に限定されないが、酸水溶液またはアルカリ水溶液を用いて溶解する化学エッチング処理であってもよく、ドライエッチング処理であってもよい。
（化学エッチング処理）
化学エッチング処理によるバリア層の除去は、例えば、陽極酸化処理工程後の構造物を酸水溶液またはアルカリ水溶液に浸漬させ、マイクロポアの内部に酸水溶液またはアルカリ水溶液を充填させた後に、陽極酸化膜のマイクロポアの開口部側の表面にｐＨ（水素イオン指数）緩衝液に接触させる方法等であり、バリア層のみを選択的に溶解させることができる。
ここで、酸水溶液を用いる場合は、硫酸、リン酸、硝酸、塩酸等の無機酸またはこれらの混合物の水溶液を用いることが好ましい。また、酸水溶液の濃度は１質量％～１０質量％であることが好ましい。酸水溶液の温度は、１５℃～８０℃が好ましく、更に２０℃～６０℃が好ましく、更に３０℃～５０℃が好ましい。
一方、アルカリ水溶液を用いる場合は、水酸化ナトリウム、水酸化カリウムおよび水酸化リチウムからなる群から選ばれる少なくとも一つのアルカリの水溶液を用いることが好ましい。また、アルカリ水溶液の濃度は０．１質量％～５質量％であることが好ましい。アルカリ水溶液の温度は、１０℃～６０℃が好ましく、更に１５℃～４５℃が好ましく、更に２０℃～３５℃であることが好ましい。なお、アルカリ水溶液には、亜鉛および他の金属を含有していてもよい。
具体的には、例えば、５０ｇ／Ｌ、４０℃のリン酸水溶液、０．５ｇ／Ｌ、３０℃の水酸化ナトリウム水溶液、０．５ｇ／Ｌ、３０℃の水酸化カリウム水溶液等が好適に用いられる。
なお、ｐＨ緩衝液としては、上述した酸水溶液またはアルカリ水溶液に対応した緩衝液を適宜使用することができる。
また、酸水溶液またはアルカリ水溶液への浸せき時間は、８分～１２０分であることが好ましく、１０分～９０分であることがより好ましく、１５分～６０分であることが更に好ましい。
（ドライエッチング処理）
ドライエッチング処理は、例えば、Ｃｌ2／Ａｒ混合ガス等のガス種を用いることが好ましい。
〔充填工程〕
充填工程は、上述のバリア層除去工程の後に、電解めっきを用いて、陽極酸化膜の複数のマイクロポアの内部に、例えば、導電性物質として金属Ｍ２を充填する工程である。充填工程により、導通路が形成される。
＜金属Ｍ２＞
上述の金属Ｍ２は、電気抵抗率が１０3Ω・ｃｍ以下の材料であるのが好ましく、その具体例としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）等が好適に例示される。
中でも、電気伝導性の観点から、Ｃｕ、Ａｕ、ＡｌおよびＮｉが好ましく、ＣｕおよびＡｕがより好ましく、Ｃｕが更に好ましい。
なお、充填工程では金属を充填することを説明しているが、導通路は金属に限定されるものではなく、導電性物質であれば酸化物導電体等でもよい。このため、金属にかえて、例えば、インジウムがドープされたスズ酸化物（ＩＴＯ）等を充填してもよい。
しかしながら、金属は酸化物導電体に比して延性等に優れ変形しやすく、接合際の圧縮でも変形しやすいため、導通路は金属で構成することが好ましい。金属の中でも、Ｃｕ、およびＡｕは、上述の電気伝導性以外にも、圧縮により変形しやすい性質を有する金属であることからより好ましく、コスト等を考慮すると、Ｃｕが更に好ましい。
＜充填方法＞
上述の金属Ｍ２をマイクロポアの内部に充填するめっき処理の方法としては、例えば、電解めっき法または無電解めっき法を用いることができる。
ここで、着色等に用いられる従来公知の電解めっき法では、選択的に孔中に金属を高アスペクトで析出（成長）させることは困難である。これは、析出金属が孔内で消費され一定時間以上電解を行なってもめっきが成長しないためと考えられる。
そのため、電解めっき法により金属を充填する場合は、パルス電解または定電位電解の際に休止時間を設ける必要がある。休止時間は、１０秒以上必要で、３０～６０秒であるのが好ましい。
また、電解液のかくはんを促進するため、超音波を加えることも望ましい。
更に、電解電圧は、通常２０Ｖ以下であって望ましくは１０Ｖ以下であるが、使用する電解液における目的金属の析出電位を予め測定し、その電位＋１Ｖ以内で定電位電解を行なうことが好ましい。なお、定電位電解を行なう際には、サイクリックボルタンメトリを併用できるものが望ましく、Ｓｏｌａｒｔｒｏｎ社、ＢＡＳ社、北斗電工社、ＩＶＩＵＭ社等のポテンショスタット装置を用いることができる。
めっき液は、従来公知のめっき液を用いることができる。
具体的には、銅を析出させる場合には、硫酸銅水溶液が一般的に用いられるが、硫酸銅の濃度は、１～３００ｇ／Ｌであるのが好ましく、１００～２００ｇ／Ｌであるのがより好ましい。また、電解液中に塩酸を添加すると析出を促進することができる。この場合、塩酸濃度は１０～２０ｇ／Ｌであるのが好ましい。
また、金を析出させる場合、テトラクロロ金の硫酸溶液を用い、交流電解でめっきを行なうのが望ましい。
なお、無電解めっき法では、アスペクトの高いマイクロポアからなる孔中に金属を完全に充填には長時間を要するので、本発明の製造方法においては、電解めっき法により金属を充填するのが望ましい。
本発明においては、上述のバリア層除去工程によりバリア層を除去し、かつ、マイクロポアの底部に上述した金属Ｍ１からなる金属層が形成されているため、上述した通り、めっき液による水素ガスの発生が抑制され、めっき処理による金属充填が進行しやすくなったと考えられる。
＜ポアワイド処理＞
ポアワイド処理は、アルミニウム部材を酸水溶液またはアルカリ水溶液に浸漬させることにより、陽極酸化膜を溶解させ、マイクロポアのポア径を拡大する処理である。
これにより、マイクロポアの配列の規則性およびポア径のばらつきを制御することが容易となる。また、陽極酸化膜の複数のマイクロポアの底部分のバリア皮膜を溶解させることにより、マイクロポア内部に選択的に電着させることおよびポア径を大きくし、電極としての表面積を飛躍的に大きくすることが可能となる。
ポアワイド処理に酸水溶液を用いる場合は、硫酸、リン酸、硝酸、塩酸等の無機酸またはこれらの混合物の水溶液を用いることが好ましい。酸水溶液の濃度は１～１０質量％であるのが好ましい。酸水溶液の温度は、２５～４０℃であるのが好ましい。
ポアワイド処理にアルカリ水溶液を用いる場合は、水酸化ナトリウム、水酸化カリウムおよび水酸化リチウムからなる群から選ばれる少なくとも一つのアルカリの水溶液を用いることが好ましい。アルカリ水溶液の濃度は０．１～５質量％であるのが好ましい。アルカリ水溶液の温度は、２０～３５℃であるのが好ましい。
具体的には、例えば、５０ｇ／Ｌ、４０℃のリン酸水溶液、０．５ｇ／Ｌ、３０℃の水酸化ナトリウム水溶液または０．５ｇ／Ｌ、３０℃の水酸化カリウム水溶液が好適に用いられる。
酸水溶液またはアルカリ水溶液への浸漬時間は、８～６０分であるのが好ましく、１０～５０分であるのがより好ましく、１５～３０分であるのが更に好ましい。
〔バルブ金属層除去工程〕
バルブ金属層除去工程は、上述のバルブ金属層を除去する工程である。バルブ金属層を除去する方法は特に限定されず、例えば、溶解により除去する方法等が好適に挙げられる。バルブ金属層除去工程では、陽極酸化膜を溶解しにくく、バルブ金属層を溶解しやすい処理液を用いることが好ましい。
＜アルミニウムの溶解＞
上述のように、バルブ金属層がアルミニウムで構成される場合、アルミニウムの溶解は、陽極酸化膜を溶解しにくく、アルミニウムを溶解しやすい処理液を用いることが好ましい。
このような処理液は、アルミニウムに対する溶解速度が、１μｍ／分以上であることが好ましく、３μｍ／分以上であることがより好ましく、５μｍ／分以上であることが更に好ましい。同様に、陽極酸化膜に対する溶解速度が、０．１ｎｍ／分以下となることが好ましく、０．０５ｎｍ／分以下となるのがより好ましく、０．０１ｎｍ／分以下となるのが更に好ましい。
具体的には、アルミよりもイオン化傾向の低い金属化合物を少なくとも１種含み、かつ、ｐＨが４以下または８以上となる処理液であることが好ましく、そのｐＨが３以下または９以上であることがより好ましく、２以下または１０以上であることが更に好ましい。
アルミニウムを溶解する処理液としては、酸またはアルカリ水溶液をベースとし、例えば、マンガン、亜鉛、クロム、鉄、カドミウム、コバルト、ニッケル、スズ、鉛、アンチモン、ビスマス、銅、水銀、銀、パラジウム、白金、金の化合物（例えば、塩化白金酸）、これらのフッ化物、これらの塩化物等を配合したものであることが好ましい。
中でも、酸水溶液ベースが好ましく、塩化物をブレンドすることが好ましい。
特に、塩酸水溶液に塩化水銀をブレンドした処理液（塩酸／塩化水銀）、塩酸水溶液に塩化銅をブレンドした処理液（塩酸／塩化銅）が、処理ラチチュードの観点から好ましい。
なお、アルミニウムを溶解する処理液の組成は、特に限定されるものではく、例えば、臭素／メタノール混合物、臭素／エタノール混合物、および王水等を用いることができる。
また、アルミニウムを溶解する処理液の酸またはアルカリ濃度は、０．０１～１０ｍｏｌ／Ｌが好ましく、０．０５～５ｍｏｌ／Ｌがより好ましい。
更に、アルミニウムを溶解する処理液を用いた処理温度は、－１０℃～８０℃が好ましく、０℃～６０℃が好ましい。
また、上述のアルミニウムの溶解は、上述の充填工程後のアルミニウム基板を上述の処理液に接触させることにより行う。接触させる方法は、特に限定されず、例えば、浸漬法、スプレー法が挙げられる。中でも、浸漬法が好ましい。このときの接触時間としては、１０秒～５時間が好ましく、１分～３時間がより好ましい。
〔突出工程〕
突出工程とは、突出部を設けるために、上述の充填工程の後に、陽極酸化膜の表面を厚み方向に一部除去し、上述の金属Ｍ２等の導電性物質で構成された複数の導通路を上述の陽極酸化膜の表面よりも突出させる工程である。
突出工程における陽極酸化膜の一部除去は、例えば、上述の金属Ｍ１および金属Ｍ２（特に金属Ｍ２）を溶解せず、陽極酸化膜、例えば、酸化アルミニウムを溶解する酸水溶液またはアルカリ水溶液に対して、導電性物質が充填された貫通孔を有する陽極酸化膜を接触させることにより行うことができる。接触させる方法は、特に限定されず、例えば、浸漬法、スプレー法が挙げられる。中でも、浸漬法が好ましい。
酸水溶液を用いる場合は、硫酸、リン酸、硝酸、塩酸等の無機酸またはこれらの混合物の水溶液を用いることが好ましい。中でも、クロム酸を含有しない水溶液が安全性に優れる点で好ましい。酸水溶液の濃度は１～１０質量％であることが好ましい。酸水溶液の温度は、２５～６０℃であることが好ましい。
また、アルカリ水溶液を用いる場合は、水酸化ナトリウム、水酸化カリウムおよび水酸化リチウムからなる群から選ばれる少なくとも一つのアルカリの水溶液を用いることが好ましい。アルカリ水溶液の濃度は０．１～５質量％であることが好ましい。アルカリ水溶液の温度は、２０～３５℃であることが好ましい。
具体的には、例えば、５０ｇ／Ｌ、４０℃のリン酸水溶液、０．５ｇ／Ｌ、３０℃の水酸化ナトリウム水溶液または０．５ｇ／Ｌ、３０℃の水酸化カリウム水溶液が好適に用いられる。
酸水溶液またはアルカリ水溶液への浸漬時間は、８～１２０分であることが好ましく、１０～９０分であることがより好ましく、１５～６０分であることが更に好ましい。ここで、浸漬時間は、短時間の浸漬処理を繰り返した場合には、各浸漬時間の合計をいう。なお、各浸漬処理の間には、洗浄処理を施してもよい。
＜構造体＞
図１３は本発明の実施形態の構造体の一例を示す模式的平面図であり、図１４は本発明の実施形態の構造体の一例を示す模式的断面図である。
図１３および図１４に示すように、構造体１８は、複数の導通路１６が陽極酸化膜１４に間隔をあけて設けられている。
図１４に示すように、構造体１８は、導電層１２と、導電層１２上に設けられた陽極酸化膜１４とを有する。複数の導通路１６が陽極酸化膜１４の厚み方向Ｄｔに貫通している。陽極酸化膜１４は電気的な絶縁性を有するものであることから、複数の導通路１６は互いに電気的に絶縁された状態で陽極酸化膜１４に設けられている。
導電部材１９は、陽極酸化膜１４と、陽極酸化膜１４に設けられた、複数の導通路１６とを備える部材である。
ここで、「互いに電気的に絶縁された状態」とは、絶縁性基材の内部に存在している各導電体が絶縁性基材の内部において互いに各導電体間の導通性が十分に低い状態であることを意味する。
構造体１８では、導電部材１９において厚み方向Ｄｔ（図１４参照）と直交する方向ｘには導電性が十分に低く、厚み方向Ｄｔ（図１４参照）に導電性を有する。このように導電部材１９は、導通路１６が互いに電気的に絶縁されており、異方導電性を示す部材である。
構造体１８は、更に、陽極酸化膜１４の表面１４ａに設けられた樹脂層１７を具備する。樹脂層１７は、粘着性を備え、接合性を付与するものでもある。突出部分１６ａの長さは、６ｎｍ以上であることが好ましく、より好ましくは３０ｎｍ～５００ｎｍである。
なお、導通路１６は、図１４の突出部分１６ａがない構成でもよい。
図１４に示す導電部材１９の厚みｈは、例えば、３０μｍ以下である。また、導電部材１９は、ＴＴＶ（Total Thickness Variation）が１０μｍ以下であることが好ましい。
ここで、導電部材１９の厚みｈは、導電部材１９を、電解放出形走査型電子顕微鏡により２０万倍の倍率で観察し、導電部材１９の輪郭形状を取得し、厚みｈに相当する領域について１０点測定した平均値のことである。
また、導電部材１９のＴＴＶ（Total Thickness Variation）は、導電部材１９をダイシングで切断し、導電部材１９の断面形状を観察して求めた値である。
また、樹脂層１７に保護層（図示せず）を設けてもよい。保護層は、構造体１８表面を傷等から保護するために用いるものであるため、易剥離テープが好ましい。保護層として、例えば、粘着層付きフィルムを用いてもよい。
粘着層付きフィルムとして、例えば、ポリエチレン樹脂フィルム表面に粘着剤層が形成されているサニテクト（ＳＵＮＹＴＥＣＴ）〔登録商標〕（株式会社サンエー化研製）、ポリエチレンテレフタレート樹脂フィルム表面に粘着剤層が形成されているＥ－ＭＡＳＫ〔登録商標〕（日東電工株式会社製）、ポリエチレンテレフタレート樹脂フィルム表面に粘着剤層が形成されているマスタック〔登録商標〕（藤森工業株式会社製）等のシリーズ名で販売されている市販品を用いることができる。
また、粘着層付きフィルムを貼り付ける方法は特に限定されず、従来公知の表面保護テープ貼付装置およびラミネーターを用いて貼り付けることなどができる。
陽極酸化膜における各導通路の間隔は、５ｎｍ～８００ｎｍであることが好ましく、１０ｎｍ～２００ｎｍであることがより好ましく、５０ｎｍ～１４０ｎｍであることがさらに好ましい。陽極酸化膜における各導通路の間隔がこの範囲であると、陽極酸化膜が絶縁性の隔壁として十分に機能する。
ここで、各導通路の間隔とは、隣接する導通路間の幅ｗをいい、構造体の断面を電解放出形走査型電子顕微鏡により２０万倍の倍率で観察し、隣接する導通路間の幅を１０点で測定した平均値をいう。
＜導通路＞
複数の導通路は、導電性物質で構成される。
＜導電性物質＞
導通路を構成する導電性物質は、電気抵抗率が１０3Ω・ｃｍ以下の材料であれば特に限定されず、その具体例としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ニッケル（Ｎｉ）、およびインジウムがドープされたスズ酸化物（ＩＴＯ）等が好適に例示される。
中でも、電気伝導性の観点から、銅、金、アルミニウム、およびニッケルが好ましく、銅および金がより好ましい。
＜突出部分＞
構造体と電極とを圧着等の手法により電気的接続、または物理的に接合する際に、突出部分が潰れた場合の面方向の絶縁性を十分に確保できる理由から、導通路の突出部分のアスペクト比（突出部分の高さ／突出部分の直径）が０．５以上５０未満であることが好ましく、０．８～２０であることがより好ましく、１～１０であることがさらに好ましい。
また、接続対象の半導体部材の表面形状に追従する観点から、導通路の突出部分の高さは、上述のように２０ｎｍ以上であることが好ましく、より好ましくは１００ｎｍ～５００ｎｍである。
導通路の突出部分の高さは、構造体の断面を電解放出形走査型電子顕微鏡により２万倍の倍率で観察し、導通路の突出部分の高さを１０点で測定した平均値をいう。
導通路の突出部分の直径は、構造体の断面を電解放出形走査型電子顕微鏡により観察し、導通路の突出部分の直径を１０点で測定した平均値をいう。
＜他の形状＞
導通路は柱状であり、導通路の直径ｄは、突出部分の直径と同様、５ｎｍ超１０μｍ以下であることが好ましく、２０ｎｍ～１０００ｎｍであることがより好ましく、１００ｎｍ以下であることがさらに好ましい。
また、導通路は陽極酸化膜によって互いに電気的に絶縁された状態で存在するものであるが、その密度は、２万個／ｍｍ2以上であることが好ましく、２００万個／ｍｍ2以上であることがより好ましく、１０００万個／ｍｍ2以上であることがさらに好ましく、５０００万個／ｍｍ2以上であることが特に好ましく、１億個／ｍｍ2以上であることが最も好ましい。
さらに、隣接する各導通路の中心間距離ｐ（図１３参照）は、２０ｎｍ～５００ｎｍであることが好ましく、４０ｎｍ～２００ｎｍであることがより好ましく、５０ｎｍ～１４０ｎｍであることがさらに好ましい。
＜樹脂層＞
樹脂層は、上述の導通路を埋設するものである。すなわち、樹脂層は、陽極酸化膜の表面、および導通路の突出部分を被覆するものである。
樹脂層は、接続対象に対して仮接着性を付与するものである。樹脂層は、例えば、５０℃～２００℃の温度範囲で流動性を示し、２００℃以上で硬化するものであることが好ましい。
以下、樹脂剤の組成について説明する。樹脂層は、酸化防止材料および高分子材料を含有するものである。
＜酸化防止材料＞
樹脂層に含まれる酸化防止材料としては、具体的には、例えば、１，２，３，４－テトラゾール、５－アミノ－１，２，３，４－テトラゾール、５－メチル－１，２，３，４－テトラゾール、１Ｈ－テトラゾール－５－酢酸、１Ｈ－テトラゾール－５－コハク酸、１，２，３－トリアゾール、４－アミノ－１，２，３－トリアゾール、４，５－ジアミノ－１，２，３－トリアゾール、４－カルボキシ－１Ｈ－１，２，３－トリアゾール、４，５－ジカルボキシ－１Ｈ－１，２，３－トリアゾール、１Ｈ－１，２，３－トリアゾール－４－酢酸、４－カルボキシ－５－カルボキシメチル－１Ｈ－１，２，３－トリアゾール、１，２，４－トリアゾール、３－アミノ－１，２，４－トリアゾール、３，５－ジアミノ－１，２，４－トリアゾール、３－カルボキシ－１，２，４－トリアゾール、３，５－ジカルボキシ－１，２，４－トリアゾール、１，２，４－トリアゾール－３－酢酸、１Ｈ－ベンゾトリアゾール、１Ｈ－ベンゾトリアゾール－５－カルボン酸、ベンゾフロキサン、２，１，３－ベンゾチアゾール、ｏ－フェニレンジアミン、ｍ－フェニレンジアミン、カテコール、ｏ－アミノフェノール、２－メルカプトベンゾチアゾール、２－メルカプトベンゾイミダゾール、２－メルカプトベンゾオキサゾール、メラミン、およびこれらの誘導体が挙げられる。
これらのうち、ベンゾトリアゾールおよびその誘導体が好ましい。
ベンゾトリアゾール誘導体としては、ベンゾトリアゾールのベンゼン環に、ヒドロキシル基、アルコキシ基（例えば、メトキシ基、エトキシ基等）、アミノ基、ニトロ基、アルキル基（例えば、メチル基、エチル基、ブチル基等）、ハロゲン原子（例えば、フッ素、塩素、臭素、ヨウ素等）等を有する置換ベンゾトリアゾールが挙げられる。また、ナフタレントリアゾール、ナフタレンビストリアゾール、と同様に置換された置換ナフタレントリアゾール、置換ナフタレンビストリアゾール等も挙げることができる。
また、樹脂層に含まれる酸化防止材料の他の例としては、一般的な酸化防止剤である、高級脂肪酸、高級脂肪酸銅、フェノール化合物、アルカノールアミン、ハイドロキノン類、銅キレート剤、有機アミン、有機アンモニウム塩等が挙げられる。
樹脂層に含まれる酸化防止材料の含有量は特に限定されないが、防食効果の観点から、樹脂層の全質量に対して０．０００１質量％以上が好ましく、０．００１質量％以上がより好ましい。また、本接合プロセスにおいて適切な電気抵抗を得る理由から、５．０質量％以下が好ましく、２．５質量％以下がより好ましい。
＜高分子材料＞
樹脂層に含まれる高分子材料としては特に限定されないが、半導体チップまたは半導体ウエハ等の接合対象と構造体との隙間を効率よく埋めることができ、構造体と、半導体チップまたは半導体ウエハとの密着性がより高くなる理由から、熱硬化性樹脂であることが好ましい。
熱硬化性樹脂としては、具体的には、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリウレタン樹脂、ビスマレイミド樹脂、メラミン樹脂、イソシアネート系樹脂等が挙げられる。
なかでも、絶縁信頼性がより向上し、耐薬品性に優れる理由から、ポリイミド樹脂および／またはエポキシ樹脂を用いるのが好ましい。
＜マイグレーション防止材料＞
樹脂層は、樹脂層に含有し得る金属イオン、ハロゲンイオン、ならびに半導体チップおよび半導体ウエハに由来する金属イオンをトラップすることによって絶縁信頼性がより向上する理由から、マイグレーション防止材料を含有しているのが好ましい。
マイグレーション防止材料としては、例えば、イオン交換体、具体的には、陽イオン交換体と陰イオン交換体との混合物、または、陽イオン交換体のみを使用することができる。
ここで、陽イオン交換体および陰イオン交換体は、それぞれ、例えば、後述する無機イオン交換体および有機イオン交換体の中から適宜選択することができる。
（無機イオン交換体）
無機イオン交換体としては、例えば、含水酸化ジルコニウムに代表される金属の含水酸化物が挙げられる。
金属の種類としては、例えば、ジルコニウムのほか、鉄、アルミニウム、錫、チタン、アンチモン、マグネシウム、ベリリウム、インジウム、クロム、ビスマス等が知られている。
これらの中でジルコニウム系のものは、陽イオンのＣｕ2+、Ａｌ3+について交換能を有している。また、鉄系のものについても、Ａｇ+、Ｃｕ2+について交換能を有している。同様に、錫系、チタン系、アンチモン系のものは、陽イオン交換体である。
一方、ビスマス系のものは、陰イオンのＣｌ-について交換能を有している。
また、ジルコニウム系のものは条件に製造条件によっては陰イオンの交換能を示す。アルミニウム系、錫系のものも同様である。
これら以外の無機イオン交換体としては、リン酸ジルコニウムに代表される多価金属の酸性塩、モリブドリン酸アンモニウムに代表されるヘテロポリ酸塩、不溶性フェロシアン化物等の合成物が知られている。
これらの無機イオン交換体の一部は既に市販されており、例えば、東亞合成株式会社の商品名イグゼ「ＩＸＥ」における各種のグレードが知られている。
なお、合成品のほか、天然物のゼオライト、またはモンモリロン石のような無機イオン交換体の粉末も使用可能である。
（有機イオン交換体）
有機イオン交換体には、陽イオン交換体としてスルホン酸基を有する架橋ポリスチレンが挙げられ、そのほかカルボン酸基、ホスホン酸基またはホスフィン酸基を有するものも挙げられる。
また、陰イオン交換体として四級アンモニウム基、四級ホスホニウム基または三級スルホニウム基を有する架橋ポリスチレンが挙げられる。
これらの無機イオン交換体および有機イオン交換体は、捕捉したい陽イオン、陰イオンの種類、そのイオンについての交換容量を考慮して適宜選択すればよい。勿論、無機イオン交換体と有機イオン交換体とを混合して使用してもよいことはいうまでもない。
電子素子の製造工程では加熱するプロセスを含むため、無機イオン交換体が好ましい。
また、イオン交換体と上述した高分子材料との混合比は、例えば、機械的強度の観点から、イオン交換体を１０質量％以下とすることが好ましく、イオン交換体を５質量％以下とすることがより好ましく、さらにイオン交換体を２．５質量％以下とすることがさらに好ましい。また、半導体チップまたは半導体ウエハと、構造体とを接合した際のマイグレーションを抑制する観点から、イオン交換体を０．０１質量％以上とすることが好ましい。
＜無機充填剤＞
樹脂層は、無機充填剤を含有しているのが好ましい。
無機充填剤としては特に制限はなく、公知のものの中から適宜選択することができ、例えば、カオリン、硫酸バリウム、チタン酸バリウム、酸化ケイ素粉、微粉状酸化ケイ素、気相法シリカ、無定形シリカ、結晶性シリカ、溶融シリカ、球状シリカ、タルク、クレー、炭酸マグネシウム、炭酸カルシウム、酸化アルミニウム、水酸化アルミニウム、マイカ、窒化アルミニウム、酸化ジルコニウム、酸化イットリウム、炭化ケイ素、窒化ケイ素等が挙げられる。
導通路間に無機充填剤が入ることを防ぎ、導通信頼性がより向上する理由から、無機充填剤の平均粒子径が、各導通路の間隔よりも大きいことが好ましい。
無機充填剤の平均粒子径は、３０ｎｍ～１０μｍであることが好ましく、８０ｎｍ～１μｍであることがより好ましい。
ここで、平均粒子径は、レーザー回折散乱式粒子径測定装置(日機装株式会社製マイクロトラックＭＴ３３００)で測定される、一次粒子径を平均粒子径とする。
＜硬化剤＞
樹脂層は、硬化剤を含有していてもよい。
硬化剤を含有する場合、接続対象の半導体チップまたは半導体ウエハの表面形状との接合不良を抑制する観点から、常温で固体の硬化剤を用いず、常温で液体の硬化剤を含有しているのがより好ましい。
ここで、「常温で固体」とは、２５℃で固体であることをいい、例えば、融点が２５℃より高い温度である物質をいう。
硬化剤としては、具体的には、例えば、ジアミノジフェニルメタン、ジアミノジフェニルスルホンのような芳香族アミン、脂肪族アミン、４－メチルイミダゾール等のイミダゾール誘導体、ジシアンジアミド、テトラメチルグアニジン、チオ尿素付加アミン、メチルヘキサヒドロフタル酸無水物等のカルボン酸無水物、カルボン酸ヒドラジド、カルボン酸アミド、ポリフェノール化合物、ノボラック樹脂、ポリメルカプタン等が挙げられ、これらの硬化剤から、２５℃で液体のものを適宜選択して用いることができる。なお、硬化剤は１種単独で用いてもよく、２種以上を併用してもよい。
樹脂層には、その特性を損なわない範囲内で、広く一般に半導体パッケージの樹脂絶縁膜に添加されている分散剤、緩衝剤、粘度調整剤等の種々の添加剤を含有させてもよい。
＜形状＞
構造体の導通路を保護する理由から、樹脂層の厚みは、導通路の突出部分の高さより大きく、１μｍ～５μｍであることが好ましい。
［構造体の接合］
以下、上述のようにして製造した構造体１８の接合について説明する。
図１５は本発明の実施形態の構造体の構成の一例を示す模式的断面図である。図１６および図１７は本発明の実施形態の構造体を用いた接合方法の一例を工程順に示す模式的断面図である。図１６および図１７に示す接合方法は、チップオンチップに関するものであり、半導体素子３０を構造体１８として、半導体素子３２と接合する。これにより、接合体３９が得られる。
図１５に示す半導体素子３０、３２は、半導体層３３と、再配線層３４と、パッシベーション層３６とを有する。再配線層３４とパッシベーション層３６とは電気的に絶縁された絶縁層である。半導体層３３の表面３３ａには、特定の機能を発揮する回路等が形成された素子領域（図示せず）が設けられている。素子領域については後に説明する。なお、半導体層３３の表面３３ａが、半導体の端子が設けられている面に相当する。
半導体層３３の表面３３ａ上に再配線層３４が設けられている。再配線層３４では、半導体層３３の素子領域に電気的に接続される配線３７が設けられている。配線３７にパッド３８が設けられており、配線３７とパッド３８は導通する。配線３７とパッド３８とにより、素子領域との信号の授受が可能となり、かつ素子領域への電圧等の供給ができる。
再配線層３４の表面３４ａにパッシベーション層３６が設けられている。パッシベーション層３６には、配線３７に設けられたパッド３８に、取り出し電極として機能する導電層１２が設けられている。導電層１２は半導体層３３と電気的に接続されている。
また、再配線層３４には、配線３７が設けられていないが、パッド３８だけが設けられている。配線３７に設けられていないパッド３８に、電極として機能する導電層１２が設けられている。導電層１２は半導体層３３と電気的に接続されていない。
導電層１２の端面１２ｃと導電層１２の端面１２ｃは、いずれもパッシベーション層３６の表面３６ａと一致しており、いわゆる面一の状態であり、導電層１２と導電層１２はパッシベーション層３６の表面３６ａから突出していない。図１５に示す導電層１２と導電層１２は、例えば、研磨することによりパッシベーション層３６の表面３６ａと面一にされる。半導体素子３０の導電層１２の端面１２ｃが上述の導電層１２の表面１２ａに相当し、導電層１２の端面１２ｃに導電部材１９が形成されて、構造体１８が構成されている。なお、２つの半導体素子３０、３２を接合する場合、いずれかを構造体１８として、導電部材１９を形成すればよい。２つの半導体素子３０、３２を、いずれも構造体１８として接合してもよい。すなわち、導電部材１９同士を接合してもよい。
図１６に示すように、半導体素子３０と半導体素子３２とを、それぞれ導電層１２を対向させて配置する。
半導体素子３０と半導体素子３２とを、例えば、アライメントマーク（図示せず）を用いた位置に合わせにより、半導体素子３０の導電層１２と半導体素子３２の導電層１２の位置を合わせる。なお、上述の位置を合わせることは、アライメントともいう。
図１６では下方に位置する半導体素子３０に、導電部材１９が形成されている。
半導体素子３０と半導体素子３２とを位置合せした状態で、図１７に示すように半導体素子３０と半導体素子３２とを近づけ、半導体素子３０の導電部材１９と半導体素子３２の導電層１２とを接触させて、半導体素子３０と半導体素子３２とを互いに仮接合する。上述の仮接合については後に説明するが、位置合せした状態が保たれている状態のことであり、永久に固定された状態ではない。
次に、図１７に示すように、半導体素子３０と半導体素子３２とを接合する。これにより、導電部材１９を介して、互いに対応する導電層１２同士が直接接続される。このように半導体素子３０と半導体素子３２とは、導電部材１９と導電層１２とにより相互に電気的に接続され、導電部材１９と導電層１２とにより電気的に接続されることなく物理的に接続される。
半導体素子３０と半導体素子３２のように、少なくとも２つの部材を接合する工程を接合工程という。接合工程では、例えば、予め定められた接合条件にて少なくとも２つの部材を接合する。
なお、接合とは、対象物同士を、互いに電気的導通が確保された状態に接合することをいう。接合された場合、対象物同士は永久的に接合が保たれる。上述の接合工程の接合のことを本接合ともいう。
接合工程では、例えば、仮接合した状態で、予め定めた条件にて接合してもよいが、仮接合を省略してもよい。なお、仮接合する工程を仮接合工程といい、接合工程の仮接合以外の接合のことを本接合ともいう。
半導体層３３は、半導体であれば、特に限定されるものではなく、シリコン等で構成されるが、これに限定されるものではなく、炭化ケイ素、ゲルマニウム、ガリウムヒ素または窒化ガリウム等であってもよい。
再配線層３４は、電気的に絶縁性を有するもので構成され、例えば、ポリイミドで構成される。
また、パッシベーション層３６も、電気的に絶縁性を有するもので構成され、例えば、窒化珪素（ＳｉＮ）またはポリイミドで構成される。
配線３７およびパッド３８は、導電性を有するもので構成され、例えば、銅、銅合金、アルミニウム、またはアルミニウム合金等で構成される。
導電層１２および導電層１２は、配線３７およびパッド３８と同様に導電性を有するもので構成され、例えば、金属または合金で構成される。具体的には、導電層１２および導電層１２は、例えば、銅、銅合金、アルミニウム、またはアルミニウム合金等で構成される。上述のように導電層１２と、構造体１８において充填される導電性物質とは同じ材料からなることが好ましい。
なお、導電層１２および導電層１２は、導電性を有するものであればよく、金属または合金で構成されることに限定されるものではなく、半導体素子分野において端子、または電極パッドと呼ばれるものに用いられる材料を適宜利用可能である。
［積層デバイス］
次に、構造体１８を用いた例として、積層デバイスについて説明する。
図１８は本発明の実施形態の構造体を用いた積層デバイスの第１の例を示す模式図であり、図１９は本発明の実施形態の構造体を用いた積層デバイスの第２の例を示す模式図であり、図２０は本発明の実施形態の構造体を用いた積層デバイスの第３の例を示す模式図であり、図２１は本発明の実施形態の構造体を用いた積層デバイスの第４の例を示す模式図である。
図１８に示す積層デバイス４０では、半導体素子４２と半導体素子４４のうち、いずれかを構造体１８とする。積層デバイス４０は、半導体素子４２と半導体素子４４とを導電部材１９（図示せず）を介して積層方向Ｄｓに接合して、半導体素子４２と半導体素子４４とを電気的に接続したものである。
構造体１８の導電部材１９は積層方向Ｄｓに導通する導通路１６（図１４参照）を有し、ＴＳＶ（Through Silicon Via）の機能を果たす。
図１８に示す構成以外に、例えば、図１９に示す積層デバイス４０のように、半導体素子４２と半導体素子４４と半導体素子４６を積層方向Ｄｓに積層して接合し、かつ電気的に接続した構成としてもよい。
また、構造体１８に加えて、図２０に示す積層デバイス４０のように、インターポーザー４５を用いて、半導体素子４２と半導体素子４４と半導体素子４６を積層方向Ｄｓに積層して接合し、かつ電気的に接続した構成としてもよい。
インターポーザー４５は、半導体素子間の電気的な接続を担うものである。また、半導体素子と配線基板等との電気的な接続を担うものでもある。インターポーザー４５を用いることにより、配線長および配線幅を小さくでき、寄生容量を低減すること、および配線長のバラつき等を減らすことができる。
インターポーザー４５の構成は、上述の機能を実現することができれば、その構成は特に限定されるものではなく、公知のものを含め適宜利用可能である。インターポーザー４５は、例えば、ポリイミド等の有機材料、ガラス、セラミックス、金属、シリコン、および多結晶シリコン等を用いて構成することができる。
また、図２１に示す積層デバイス４０のように光学センサーとして機能するものでもよい。図２１に示す積層デバイス４０は、半導体素子４２とセンサチップ４７とが積層方向Ｄｓに積層されている。積層デバイス４０では、半導体素子４２とセンサチップ４７とを構造体１８を用いて接合されている。また、センサチップ４７にはレンズ４８が設けられている。
半導体素子４２は、ロジック回路が形成されたものであり、センサチップ４７で得られる信号を処理することができれば、その構成は特に限定されるものではない。
センサチップ４７は、光を検出する光センサーを有するものである。光センサーは、光を検出することができれば、特に限定されるものではなく、例えば、ＣＣＤ（Charge Coupled Device）イメージセンサーまたはＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーが用いられる。
レンズ４８は、センサチップ４７に光を集光することができれば、その構成は特に限定されるものではなく、例えば、マイクロレンズと呼ばれるものが用いられる。
なお、上述の半導体素子４２、半導体素子４４および半導体素子４６は、素子領域（図示せず）を有する。素子領域については上述の通りである。上述のように素子領域は素子構成回路等が形成されており、半導体素子には、例えば、再配線層（図示せず）が設けられている。
積層デバイスでは、例えば、論理回路を有する半導体素子と、メモリ回路を有する半導体素子の組合せとすることができる。また、半導体素子を全てメモリ回路を有するものとしてもよく、また、全て論理回路を有するものとしてもよい。また、積層デバイス４０における半導体素子の組合せとしては、センサー、アクチュエーターおよびアンテナ等と、メモリ回路と論理回路との組み合わせでもよく、積層デバイス４０の用途等に応じて適宜決定されるものである。
〔半導体素子〕
上述の半導体素子４２、半導体素子４４および半導体素子４６は、上述のもの以外に、例えば、ロジックＬＳＩ（Large Scale Integration）（例えば、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＳＰ（Application Specific Standard Product）等）、マイクロプロセッサ（例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）等）、メモリ（例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＨＭＣ（Hybrid Memory Cube）、ＭＲＡＭ（MagneticRAM：磁気メモリ）とＰＣＭ（Phase-Change Memory：相変化メモリ）、ＲｅＲＡＭ（Resistive RAM：抵抗変化型メモリ）、ＦｅＲＡＭ（Ferroelectric RAM：強誘電体メモリ）、フラッシュメモリ（ＮＡＮＤ（Not AND）フラッシュ）等）、ＬＥＤ（Light Emitting Diode）、（例えば、携帯端末のマイクロフラッシュ、車載用、プロジェクタ光源、ＬＣＤバックライト、一般照明等）、パワー・デバイス、アナログＩＣ（Integrated Circuit）、（例えば、ＤＣ（Direct Current）－ＤＣ（Direct Current）コンバータ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等）、ＭＥＭＳ（Micro Electro Mechanical Systems）、（例えば、加速度センサー、圧力センサー、振動子、ジャイロセンサ等）、ワイヤレス（例えば、ＧＰＳ（Global Positioning System）、ＦＭ（Frequency Modulation）、ＮＦＣ（Nearfieldcommunication）、ＲＦＥＭ（RF Expansion Module）、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、ＷＬＡＮ（WirelessLocalAreaNetwork）等）、ディスクリート素子、ＢＳＩ（Back Side Illumination）、ＣＩＳ（Contact Image Sensor）、カメラモジュール、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）、Passiveデバイス、ＳＡＷ（Surface Acoustic Wave）フィルタ、ＲＦ（Radio Frequency）フィルタ、ＲＦＩＰＤ（Radio Frequency Integrated Passive Devices）、ＢＢ（Broadband）等が挙げられる。
半導体素子は、例えば、１つで完結したものであり、半導体素子単体で、回路またはセンサー等の特定の機能を発揮するものである。
なお、積層デバイスとしては、１つの半導体素子に複数の半導体素子を接合する形態である１対複数の形態に限定されるものではなく、複数の半導体素子と複数の半導体素子とを接合する形態である複数対複数の形態でもよい。
［積層デバイスの製造方法の第１の例］
次に、構造体を用いた積層デバイスの製造方法の第１の例について説明する。
構造体を用いた積層デバイスの製造方法の第１の例は、チップオンウエハに関するものであり、図１８に示す積層デバイス４０の製造方法を示す。
図２２～図２４は本発明の実施形態の構造体を用いた積層デバイスの製造方法の第１の例を工程順に示す模式図である。
構造体を用いた積層デバイスの製造方法の第１の例では、第１の半導体ウエハ５０は構造体１８が製造されたものである。第１の半導体ウエハ５０の表面５０ａには、複数の素子領域（図示せず）があり、各素子領域に対して導電部材１９が設けられている。
次に、第１の半導体ウエハ５０の導電部材１９に向けて半導体素子４４を配置する。次に、半導体素子４４のアライメントマークと、第１の半導体ウエハ５０のアライメントマークとを用いて、第１の半導体ウエハ５０に対して、半導体素子４４の位置合せを行う。
なお、位置合せについては、第１の半導体ウエハ５０のアライメントマークの画像または反射像と、半導体素子４４のアライメントマークの画像または反射像について、デジタル画像データを得ることができれば、その構成は特に限定されるものではなく、公知の撮像装置を適宜利用可能である。
次に、半導体素子４４を、第１の半導体ウエハ５０の素子領域に設けられた導電部材１９上に載置し、例えば、予め定められた圧力を加え、予め定められた温度に加熱し、予め定められた時間保持して、例えば、樹脂層１７（図１４参照）を用いて仮接合する。これを全ての半導体素子４４について行い、図２３に示すように、全ての半導体素子４４を第１の半導体ウエハ５０の素子領域に仮接合する。
仮接合に樹脂層１７を使うことは方法の１つであり、以下に示す方法でもよい。例えば，封止樹脂等をディスペンサー等で第１の半導体ウエハ５０の導電部材１９上に供給して、半導体素子４４を第１の半導体ウエハ５０の素子領域に仮接合してもよいし、第１の半導体ウエハ５０上に、事前に供給した絶縁性樹脂フイルム（ＮＣＦ（Non-conductive Film））を使って半導体素子４４を素子領域に仮接合してもよい。
次に、全ての半導体素子４４を第１の半導体ウエハ５０の素子領域に仮接合した状態で、半導体素子４４に対して、予め定められた圧力を加え、予め定められた温度に加熱し、予め定められた時間保持して、複数の半導体素子４４を全て一括して、第１の半導体ウエハ５０の素子領域に導電部材１９を介して接合する。この接合は本接合と呼ばれるものである。これにより、半導体素子４４の端子（図示せず）が第１の半導体ウエハ５０の導電部材１９に接合される。
次に、図２４に示すように、半導体素子４４が接合された第１の半導体ウエハ５０を、素子領域毎に、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子４２と半導体素子４４とが接合された積層デバイス４０を得ることができる。
なお、仮接合する際に、仮接合強度が弱いと、搬送工程等および接合する迄の工程で位置ズレが生じてしまうため、仮接合強度は重要となる。
また、仮接合工程における温度条件および加圧条件は、特に限定されるものではなく、後述の温度条件および加圧条件が例示される。
本接合における温度条件および加圧条件は、特に限定されるものではなく、後述の温度条件および加圧条件が例示される。
適切な条件で本接合を行うことにより、樹脂層が、半導体素子４４の電極間に流動し、接合部に残存し難くなる。上述のように本接合では、複数の半導体素子４４の接合を一括して行うことにより、タクトタイムを低減でき、生産性を高くできる。
［積層デバイスの製造方法の第２の例］
構造体を用いた積層デバイスの製造方法の第２の例について説明する。
図２５は本発明の実施形態の構造体を用いた積層デバイスの製造方法の第２の例の一工程を示す模式図である。
構造体を用いた積層デバイスの製造方法の第２の例は、構造体を用いた積層デバイスの製造方法の第１の例に比して、３つの半導体素子４２、４４、４６が積層されて接合される点以外は、構造体を用いた積層デバイスの製造方法の第１の例と同じである。このため、積層デバイスの製造方法の第２の例と共通する製造方法についての詳細な説明は省略する。
半導体素子４４は、裏面４４ｂにアライメントマーク（図示せず）が設けられており、かつ端子（図示せず）が設けられている。また、半導体素子４６は構造体１８が構成されており、表面４６ａに導電部材１９が設けられている。半導体素子４６は、第１の半導体ウエハ５０と同様に素子領域（図示せず）に構造体１８が製造されており、個片化されたものである。このため、半導体素子４６は導電部材１９を有する。
図２５に示すように、全ての半導体素子４４が導電部材１９を介して第１の半導体ウエハ５０の素子領域に仮接合された状態で、半導体素子４４の裏面４４ｂのアライメントマークと、半導体素子４６のアライメントマークとを用いて、半導体素子４４に対して半導体素子４６の位置合せを行う。
次に、半導体素子４４の裏面４４ｂに、導電部材１９を介して半導体素子４６を仮接合する。次に、全ての半導体素子４４を導電部材１９を介して第１の半導体ウエハ５０の素子領域に仮接合し、全ての半導体素子４４に、導電部材１９を介して半導体素子４６を仮接合した状態で、予め定めた条件にて本接合を行う。これにより、半導体素子４４と半導体素子４６とが接合され、半導体素子４４と第１の半導体ウエハ５０とが接合される。
次に、半導体素子４４および半導体素子４６が第１の半導体ウエハ５０に接合された状態で、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子４２と半導体素子４４と半導体素子４６とが接合された積層デバイス４０（図１９参照）を得ることができる。
［積層デバイスの製造方法の第３の例］
構造体を用いた積層デバイスの製造方法の第３の例について説明する。
構造体を用いた積層デバイスの製造方法の第３の例は、ウエハオンウエハに関するものであり、図１８に示す積層デバイス４０の製造方法を示す。
図２６および図２７は本発明の実施形態の構造体を用いた積層デバイスの製造方法の第３の例を工程順に示す模式図である。
構造体を用いた積層デバイスの製造方法の第３の例は、積層デバイスの製造方法の第１の例に比して、構造体１８を用いて第１の半導体ウエハ５０と第２の半導体ウエハ５２とを接合する点以外は、積層デバイスの製造方法の第１の例と同じである。このため、積層デバイスの製造方法の第１の例と共通する製造方法についての詳細な説明は省略する。また、構造体１８についても、上述の説明の通りであるため、その詳細な説明は省略する。
まず、第１の半導体ウエハ５０と、第２の半導体ウエハ５２とを用意する。第１の半導体ウエハ５０および第２の半導体ウエハ５２のうち、いずれかを構造体１８とする。
次に、第１の半導体ウエハ５０の表面５０ａと第２の半導体ウエハ５２の表面５２ａを対向させる。そして、第１の半導体ウエハ５０のアライメントマークと、第２の半導体ウエハ５２のアライメントマークとを用いて、第１の半導体ウエハ５０に対して、第２の半導体ウエハ５２の位置合せを行う。
次に、第１の半導体ウエハ５０の表面５０ａと第２の半導体ウエハ５２の表面５２ａを対向させて、上述の方法を用いて、図２６に示すように第１の半導体ウエハ５０と第２の半導体ウエハ５２とを導電部材１９を介して接合する。この場合、仮接合した後に、本接合をしてもよく、本接合だけでもよい。
次に、図２７に示すように、第１の半導体ウエハ５０と第２の半導体ウエハ５２が導電部材１９を介して接合された状態で、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子４２と半導体素子４４とが接合された積層デバイス４０を得ることができる。このように、ウエハオンウエハを用いても積層デバイス４０を得ることができる。
なお、個片化については、上述の通りであるため、詳細な説明は省略する。
また、図２７に示すように、第１の半導体ウエハ５０と第２の半導体ウエハ５２が接合された状態で、第１の半導体ウエハ５０および第２の半導体ウエハ５２のうち、薄くする必要がある半導体ウエハがあれば、化学的機械的研磨（ＣＭＰ）等により、薄くすることができる。
構造体を用いた積層デバイスの製造方法の第３の例では、半導体素子４２と半導体素子４４を積層した２層構造を例にして説明したが、これに限定されるものではなく、上述のように３層以上でもよいことはもちろんである。この場合、上述の積層デバイス４０の製造方法の第２の例と同じく、第２の半導体ウエハ５２の裏面５２ｂに、アライメントマーク（図示せず）と、端子（図示せず）を設けることにより３層以上の積層デバイス４０を得ることができる。
上述のように、積層デバイス４０において、構造体１８を利用することにより、半導体素子に凹凸があっても、突出部分１６ａを緩衝層として利用することで凹凸を吸収することができる。突出部分１６ａが緩衝層として機能するため、半導体素子において素子領域がある面については、高い表面品質を不要とすることができる。このため、研磨等の平滑化処理が不要であり、生産コストが抑えることができ、また生産時間も短くすることができる。
また、チップオンウエハを用いて積層デバイス４０を製造することができるため、半導体チップの良品のみを、半導体ウエハ内の良品部分に接合することで、得率を維持し、製造ロスを低減することができる。
更には、上述のように樹脂層１７は粘着性を備え、仮接合の際に仮接合剤として用いることができ、一括で本接合できる。
上述の半導体素子４４は、複数の素子領域（図示せず）を備える半導体ウエハを用いて形成することができる。素子領域には、上述のように位置合せのためのアライメントマーク（図示せず）と、端子（図示せず）とが設けられている。
積層デバイスの接合に関しては、半導体素子に対して、別の半導体素子を接合する形態で説明したが、これに限定されるものではなく、１つの半導体素子に複数の半導体素子を接合する形態である１対複数の形態でもよい。また、複数の半導体素子と複数の半導体素子とを接合する形態である複数対複数の形態でもよい。
以下、積層デバイスの製造方法についてより具体的に説明する。
〔仮接合工程〕
仮接合工程の仮接合とは、接合する対象物に対して位置合せした状態で、接合する対象物上に固定することをいう。仮接合は、位置合せした状態が保たれているが、永久に固定された状態ではない。接合対象の半導体素子では、仮固定されている場合、半導体素子が位置合せした状態で固定されている状態にある。
仮接合工程では、少なくとも２つの部材を近づけて接触させることにより実施する。この場合、加圧条件は、特に限定されるものではないが、１０ＭＰａ以下であることが好ましく、５ＭＰａ以下であることがより好ましく、１ＭＰａ以下であることが特に好ましい。
同様に、仮接合工程における温度条件は、特に限定されるものではないが、０℃～３００℃であることが好ましく、１０℃～２００℃であることがより好ましく、常温（２３℃）～１００℃であることが特に好ましい。
仮接合工程には、東レエンジニアリング、渋谷工業株式会社、株式会社新川、およびヤマハ発動機株式会社等の各社の装置を用いることができる。
〔接合工程〕
上述のように接合工程の接合を本接合ともいう。上述のように、接合された場合、対象物同士は永久的に接合が保たれる。本接合に際して、本接合時の雰囲気、加熱温度、加圧力（荷重）、および処理時間が制御因子として挙げられるが用いる半導体素子等のデバイスに適合した条件を選ぶことができる。
本接合における温度条件は、特に限定されるものではないが、仮接合の温度よりも高い温度であることが好ましく、具体的には、１５０℃～３５０℃であることがより好ましく、２００℃～３００℃であることが特に好ましい。
また、本接合における加圧条件は、特に限定されるものではないが、３０ＭＰａ以下であることが好ましく、０．１ＭＰａ～２０ＭＰａであることがより好ましい。加圧条件の最大荷重は１ＭＮ以下であることが好ましい。より好ましくは、０．１ＭＮ以下である。
また、本接合の時間は特に限定されるものではないが、１秒～６０分であることが好ましく、５秒～１０分であることがより好ましい。
また、上述の本接合に用いる装置としては、例えば、三菱重工工作機械、ボンドテック、株式会社ＰＭＴ、アユミ工業、東京エレクトロン（ＴＥＬ）、ＥＶＧ、ズースマイクロテック株式会社（ＳＵＳＳ）、ムサシノエンジニアリング等各社のウエハ接合装置を用いることができる。
本接合時の雰囲気としては、大気下を始め、窒素、アルゴン等の不活性ガス、もしくは水素、カルボン酸等の還元性ガス、またはこれらの不活性ガスと還元性ガスとの混合ガスのいずれかのガス雰囲気でもよい。また、本接合時の雰囲気としては、真空雰囲気を含む減圧雰囲気でもよい。上述のいずれの雰囲気も公知の方法により実現することができる。
加熱温度は、上述のものに特に限定されるものではなく、温度１００℃～４００℃まで種々選択可能であり、かつ昇温速度に関しても１０℃／分～１０℃／秒まで加熱ステージの性能、または加熱方式に従って選択することができる。冷却に関しても同様である。またステップ状に加熱することも可能であり、数段に分け、順次加熱温度を上げて接合することも可能である。
圧力（荷重）に関しても、上述のものに特に限定されるものではなく、接合対象の強度等の物理特性等に応じて急速に加圧したり、ステップ状に加圧したりすることを選択できる。
本接合時の雰囲気、加熱および加圧それぞれの保持時間、および変更時間は適宜設定することができる。また、その順序についても適宜変更することができる。例えば、真空状態になったのち第１段の加圧を行い、その後加熱して昇温したところで第２段の加圧を行って一定時間保持し、除荷すると同時に冷却を行い一定温度以下になった段階で大気下に戻すといった手順を組むことができる。
このような手順は、様々に組み替えることができ、大気下で加圧後、真空状態にして加熱してもよいし、真空化、加圧、加熱を一気に行ってもよい。これらの組合せの例を図２８～図３４に示す。
また、面内の加圧分布、加熱分布を接合時に個別に制御する機構を利用すれば接合の歩留まり向上につなげられる。
仮接合に関しても同じように変更可能で、例えば、不活性雰囲気で行うことにより、半導体素子の電極表面の酸化を抑制できる。更に超音波を付加しながら接合を行うことも可能である。
図２８～図３４は本発明の実施形態の構造体を用いた積層デバイスの本接合条件の第１の例～第７の例を示すグラフである。図２８～図３４は、接合時の雰囲気、加熱温度、加圧力（荷重）、および処理時間を示しており、符号Ｖは真空度を示し。符号Ｌは荷重を示し、符号Ｔは温度を示す。図２８～図３４において真空度が高いとは、圧力が低くなることを示す。図２８～図３４においては真空度が低い程、大気圧に近い。
接合時の雰囲気、加熱温度、および荷重については、例えば、図２８～図３０に示すように、圧力を減圧した状態で荷重をかけた後に、温度を上昇させてもよい。また、図３１、図３３および図３４に示すように、荷重を加えるタイミングと温度を上げるタイミングとを合わせてもよい。図３２に示すように温度を上昇させた後、荷重を加えるようにしてもよい。また、図３１および図３２に示すように、圧力の減圧のタイミングと温度を上げるタイミングとを合わせてもよい。
温度の上昇も、図２８、図２９および図３３に示すように、ステップ状に上昇させてもよいし、図３４に示すように２段階で加熱してもよい。荷重も図３０および図３３に示すようにステップ状に加えてもよい。
また、圧力を減圧するタイミングは、図２８、図３０、図３２、図３３および図３４に示すように減圧してから荷重を加えてもよく、図２９および図３１に示すように減圧のタイミングと荷重を加えるタイミングとを合わせてもよい。この場合、減圧と接合を同時並行する。
〔他の接合工程〕
接合方法としては、上述のものに限定されるものではない。例えば、半導体素子４２と半導体素子４４とを、加熱溶融材として、少なくとも錫を含む電極材料を介して積層する。この場合、図１４に示す突出部分１６ａ上に電極材料が配置される。
次に、錫を含む加熱溶融材を、圧力１×１０４Ｐａ以上、かつ、蟻酸蒸気等のカルボン酸蒸気を含む雰囲気中で、加熱溶融材料の融点以上に加熱処理して溶融させる。これにより、突出部分１６ａ上に電極材料を電極に成形する。次に、半導体素子４２と半導体素子４４とを近づけ、加熱溶融材が固化した後に、カルボン酸蒸気を排気して１×１０４Ｐａ以上の圧力状態から１×１０２Ｐａ以下の圧力状態に減圧する。電極材料の温度が１００℃以上で融点未満のときにカルボン酸蒸気を排気する。減圧後にカルボン酸を含まない不活性ガス雰囲気に置換する。これにより、図１８に示すように、半導体素子４２と半導体素子４４とが接合され、積層デバイス４０を得ることができる。なお、カルボン酸が還元剤として作用し、より低い温度で接合が可能となる。また、錫を含む電極材料とは、例えば、錫を含む半田材料である。
また、例えば、半導体素子４２と半導体素子４４とを組成物層を介して積層する。この場合、図１４に示す突出部分１６ａ上に組成物層が配置される。そして、不活性ガス、還元性ガスまたはこれらの混合ガスのいずれかのガス雰囲気下で、温度１２０～２５０℃で加熱し、荷重をかける。これにより、図１８に示すように、半導体素子４２と半導体素子４４とが接合され、積層デバイス４０を得ることができる。
なお、ガス雰囲気は、水素ガスまたはギ酸ガスを含むガス雰囲気である。
導体形成用組成物は、銅含有粒子と、有機酸と、分散媒とを含有する。銅含有粒子は銅を含むコア粒子と、コア粒子の表面の少なくとも一部を被覆する有機物とを有する。有機物は炭素数が７以下である炭化水素基を有するアルキルアミンを含む。
銅含有粒子は、例えば、特開２０１６－０３７６２７号公報の銅含有粒子である。なお、銅含有粒子は、少なくとも銅を含むが、銅以外の物質として、金、銀、白金、錫、ニッケル等の金属またはこれらの金属元素を含む化合物、還元性化合物または有機物等を含んでいてもよい。
有機酸は、例えば、はんだ付けのフラックス成分に用いられる有機カルボン酸等である。分散媒は、導電インク、導電ペースト等の製造に一般に用いられる有機溶剤である。
接合雰囲気に関しては、真空雰囲気だけではなく窒素、アルゴン等の不活性ガス、もしくは水素、カルボン酸等の還元性ガス、またはこれらの不活性ガスと還元性ガスとの混合ガスのいずれかのガス雰囲気を導入する等、公知の方法を用いても良い。特に還元性ガスを含むガスを用いることが好ましい。これらのガスを使用する技術については半田の溶融接合に関する技術あるいは微細金属粒子を用いた接合技術を適用可能であり、ギ酸をはじめとするカルボン酸を含有する還元性雰囲気ガスまたは水素を含有する還元性雰囲気ガスをチャンバー内に導入し加熱加圧接合を行うことができる。雰囲気ガス中のカルボン酸の濃度は爆発限界以下かつ０．００２％以上であることが望ましい。水素を含むガスの場合にも爆発限界以下かつ１％以上が望ましい。還元性雰囲気下での接合により、本発明で製造される異方導電部材の表面に突出する銅ピラー表面の有機物の脱離、酸化膜の除去が容易になり、この銅ピラーと接合対象となる銅電極との接合が促進される。
具体的には接合対象をチャンバー内に導入後、チャンバー内を一旦真空排気し、上述の還元性の雰囲気ガスをチャンバー内に導入して一定の圧力に維持する。この時、チャンバー内へ導入するガスはカルボン酸蒸気とキャリアガス(窒素等)の混合ガスで、ガスの導入によりチャンバー内圧力は１×１０４Ｐａ以上となる。チャンバー内圧力が一定になった状態で加熱された接合対象同士の接合を行う。接合対象は真空排気の際に加熱してもよいし、還元性ガスを導入した後加熱しても良い。加熱工程におけるチャンバー内の圧力は、特に制限されず、減圧条件とすることによって、低温での導体化がより促進される傾向にあり、ガスの導入と排気を並行して行う「フロー」の状態でもよい。「フロー」の状態にすることで脱離ガス等の排気が同時に進み、チャンバーの汚染が減少する。
以下、構造体を用いた半導体パッケージについて説明する。
［半導体パッケージ］
図３５は半導体パッケージの第１の例を示す模式的断面図である。なお、以下に示す図３５において、上述の図１３および図１４に示す構造体１８と同一構成物には同一符号を付して、その詳細な説明は省略する。
図３５に示す半導体パッケージ６０は、半導体素子６２の構造体１８が製造されている。半導体素子６２はモールド樹脂６４で覆われている。半導体素子６２の導電部材１９が配線基板７０と電気的に接続されている。
配線基板７０は、電気絶縁性を有する絶縁性基材７２に配線層７４が設けられている。配線層７４は、一方が導電部材１９の導通路１６（図１３参照）と電気的に接続され、他方が半田ボール７５に電気的に接続されている。これにより、半導体素子６２から信号等を半導体パッケージ６０の外部に取り出すことができる。また、半導体パッケージ６０の外部から半導体素子６２に信号、電圧、または電流等を供給することができる。
なお、本発明は、上述の実施形態に限られるものではなく、実装形態としては、例えば、ＳｏＣ（System on a chip）、ＳｉＰ（System in Package）、ＰｏＰ（Package on Package）、ＰｉＰ（Package in Package）、ＣＳＰ（Chip Scale Package）、ＴＳＶ（Through Silicon Via）等が挙げられる。
［半導体素子実装工程］
構造体を半導体素子に実装する場合、加熱による実装を伴うが、半田リフローを含めての熱圧着による実装、およびフリップチップによる実装では、均一かつ確実な実装を施す観点から、最高到達温度は２２０～３５０℃が好ましく、２４０～３２０℃がより好ましく、２６０～３００℃が特に好ましい。
これらの最高到達温度を維持する時間としては、同観点から２秒～１０分が好ましく、５秒～５分がより好ましく、１０秒～３分が特に好ましい。
また、接合対象と構造体の陽極酸化膜との熱膨張率差に起因して陽極酸化膜内に発生するクラックを抑制する観点から、上述の最高到達温度に到達する前に、所望の一定温度で５秒～１０分、より好ましくは１０秒～５分、特に好ましくは２０秒～３分の熱処理を施す方法をとることもできる。所望の一定温度としては、８０～２００℃であることが好ましく、１００～１８０℃がより好ましく、１２０～１６０℃が特に好ましい。
また、ワイヤーボンディングでの実装時の温度としては、確実な実装を施す観点から、８０～３００℃が好ましく、９０～２５０℃がより好ましく、１００～２００℃が特に好ましい。加熱時間としては、２秒～１０分が好ましく、５秒～５分がより好ましく、１０秒～３分が特に好ましい。
［同軸構造］
この他、上述の配線を、例えば、図３６および図３７に示すように、信号電流が流れる複数の線状導体９０の周囲に、所定の間隔を空けてグランド配線９３に接続された複数の線状導体９０を配置することもできる。この構造は、同軸線路と同等の構造であるため、シールド（遮蔽）効果を奏することができる。また、隣接して配置され、異なる信号電流が流れる複数の線状導体９０間には、グランド配線９３に接続された複数の線状導体９０が配置されることになる。このため、隣接して配置され、異なる信号電流が流れる複数の線状導体９０間に生じる電気的結合（容量結合）を低減することができ、信号電流が流れる複数の線状導体９０自体がノイズ源となることを抑制することができる。図３６では、信号電流が流れる複数の線状導体９０は、絶縁性基材９１に形成され互いに電気的に絶縁されており、かつ信号配線９２に電気的に接続されている。信号配線９２およびグランド配線９３には、それぞれ絶縁層９４により電気的に絶縁された配線層９５に、電気的に接続されている。
また、図３８は半導体パッケージの第２の例を示す模式的断面図である。
構造体は、図３８に示すように、半導体パッケージ６０とプリント配線基板８０との電気的な接続にも使用できる。プリント配線基板８０は、半導体パッケージ６０が構造体１８を製造されている。プリント配線基板８０は、例えば、樹脂で構成された絶縁性基材８２に配線層８４が設けられている。配線層８４は導電部材１９の導通路１６と電気的に接続されている。
また、本発明の構造体は、２個以上の半導体パッケージ同士の接続（ＰｏＰ；Package on Package）にも使用でき、この場合における態様としては、例えば、上下面側に配置された２個の半導体パッケージと、所定の配線を介して接続された態様が挙げられる。
また、構造体を、２個以上の半導体素子を基板上に積み重ねる態様または平置きにする態様によってパッケージングしたマルチチップパッケージにも使用でき、この場合における態様としては、例えば、２個の半導体素子を積層し、所定の配線を介して接続された態様が挙げられる。
［電子デバイス］
電子デバイスとしては、１つの半導体素子に複数の半導体素子を接合する形態である１対複数の形態に限定されるものではなく、複数の半導体素子と複数の半導体素子とを接合する形態である複数対複数の形態でもよい。
図３９は本発明の実施形態の構造体を用いた電子デバイスの第１の例を示す模式図であり、図４０は本発明の実施形態の構造体を用いた電子デバイスの第２の例を示す模式図であり、図４１は本発明の実施形態の構造体を用いた電子デバイスの第３の例を示す模式図であり、図４２は本発明の実施形態の構造体を用いた電子デバイスの第４の例を示す模式図である。
複数対複数の形態としては、例えば、図３９に示すように、１つの半導体素子１０４に構造体１８を形成し、構造体１８の導電部材１９を用いて半導体素子１０６と半導体素子１０８とが接合され、かつ電気的に接続された形態の電子デバイス１００ａが例示される。半導体素子１０４は、インターポーザー機能を有するものであってもよい。
また、例えば、インターポーザー機能を有するデバイス上に、論理回路を有する論理チップ、およびメモリーチップ等の複数のデバイスを積層することも可能である。また、この場合、それぞれのデバイスごとに電極サイズが異なっていても接合することができる。
図４０に示す電子デバイス１００ｂでは、電極１１８の大きさは同じではなく、大きさが異なるものが混在しているが、１つの半導体素子１０４に構造体１８を形成し、構造体１８の導電部材１９を用いて半導体素子１０６と半導体素子１０８とが接合され、かつ電気的に接続されている。更に半導体素子１０６および半導体素子１０８も構造体１８を形成し、半導体素子１０６に半導体素子１１６が構造体１８の導電部材１９を用いて接合され、かつ電気的に接続されている。半導体素子１０６と半導体素子１０８とに跨って半導体素子１１７が構造体１８の導電部材１９を用いて接合され、かつ電気的に接続されている。
また、図４１に示す電子デバイス１００ｃのように、１つの半導体素子１０４に構造体１８を形成し、構造体１８の導電部材１９を用いて半導体素子１０６と半導体素子１０８とが接合され、かつ電気的に接続されている。更に半導体素子１０６および半導体素子１０８に構造体１８を形成し、半導体素子１０６に半導体素子１１６と半導体素子１１７とが構造体１８の導電部材１９を用いて接合され、半導体素子１０８に半導体素子１２１が構造体１８の導電部材１９を用いて接合され、かつ電気的に接続されている構成とすることもできる。
上述のような構成の場合に、光導波路を含むようなデバイス表面にＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）のような発光素子、およびＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーのような受光素子を積層することで高周波を想定したシリコンフォトニクスへの対応も可能となる。
例えば、図４２に示す電子デバイス１００ｄのように、１つの半導体素子１０４に構造体１８を形成し、構造体１８の導電部材１９を用いて半導体素子１０６と半導体素子１０８とが接合され、かつ電気的に接続されている。更に半導体素子１０６および半導体素子１０８に構造体１８を形成し、半導体素子１０６に半導体素子１１６と半導体素子１１７とが構造体１８の導電部材１９を用いて接合され、半導体素子１０８に半導体素子１２１が構造体１８の導電部材１９を用いて接合され、かつ電気的に接続されている。
半導体素子１０４には光導波路１２３が設けられている。半導体素子１０８には発光素子１２５が設けられ、半導体素子１０６には受光素子１２６が設けられている。半導体素子１０８の発光素子１２５から出力された光Ｌｏは、半導体素子１０４の光導波路１２３を通過し、半導体素子１０６の受光素子１２６に出射光Ｌｄとして出射される。これにより、上述のシリコンフォトニクスに対応することができる。
なお、半導体素子１０４の構造体１８では、光Ｌｏおよび出射光Ｌｄの光路に相当する領域１２２を避けて導電部材１９が形成されている。
本発明は、基本的に以上のように構成されるものである。以上、本発明の構造体の製造方法について詳細に説明したが、本発明は上述の実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良または変更をしてもよいのはもちろんである。
１０ 絶縁支持体
１０ａ、１２ａ、１４ａ 表面
１０ｃ 素子領域
１１ レジスト層
１１ａ 表面
１２ 導電層
１２ｃ 端面
１３ バルブ金属層
１４ 陽極酸化膜
１５ 貫通孔
１６ 導通路
１６ａ 突出部分
１７ 樹脂層
１８ 構造体
１９ 導電部材
３０、３２ 半導体素子
３３ 半導体層
３３ａ、３４ａ、３６ａ、４６ａ 表面
３４ 再配線層
３６ パッシベーション層
３７ 配線
３８ パッド
３９ 接合体
４０ 積層デバイス
４２、４４、４６、６２ 半導体素子
４４ｂ 裏面
４５ インターポーザー
４７ センサチップ
４８ レンズ
５０ 第１の半導体ウエハ
５０ａ 表面
５２ 第２の半導体ウエハ
６０ 半導体パッケージ
６４ モールド樹脂
７０ 配線基板
７２ 絶縁性基材
７４ 配線層
７５ 半田ボール
８０ プリント配線基板
８２ 絶縁性基材
８４ 配線層
９０ 線状導体
９１ 絶縁性基材
９２ 信号配線
９３ グランド配線
９４ 絶縁層
９５ 配線層
１００ａ、１００ｂ、１００ｃ、１００ｄ 電子デバイス
１０４、１０６、１０８、１１６、１１７、１２１ 半導体素子
１１８ 電極
１２２ 領域
１２３ 光導波路
１２５ 発光素子
１２６ 受光素子
Ｄｓ 積層方向
Ｄｔ 厚み方向
Ｌｄ 出射光
Ｌｏ 光
ｈ 厚み
ｐ 中心間距離
ｘ 方向

Claims (9)

  1. 少なくとも１つの面を有する絶縁支持体の表面上に部分的に、導電性を有する導電層を形成する導電層形成工程と、
    前記導電層の少なくとも一部を覆うバルブ金属層を形成するバルブ金属層形成工程と、
    前記導電層を電極とした陽極酸化処理を実施し、前記バルブ金属層のうち、前記導電層上の領域の前記バルブ金属層を陽極酸化膜に形成する陽極酸化膜形成工程と、
    前記陽極酸化膜に、厚み方向に延在する複数のマイクロポアを形成するマイクロポア形成工程と、
    前記マイクロポアに導電性物質を充填する充填工程とを有し、
    前記陽極酸化膜形成工程と前記充填工程との間に、前記陽極酸化膜形成工程後の前記バルブ金属層を除去するバルブ金属層除去工程を有する、構造体の製造方法。
  2. 前記バルブ金属層除去工程は、前記陽極酸化膜形成工程と前記マイクロポア形成工程との間、または前記マイクロポア形成工程と前記充填工程との間に実施される、請求項１に記載の構造体の製造方法。
  3. 前記マイクロポア形成工程は、前記陽極酸化膜において、前記複数のマイクロポアを厚み方向に貫通させて前記導電層を露出させる工程を含む、請求項１または２に記載の構造体の製造方法。
  4. 前記バルブ金属層形成工程は、前記絶縁支持体の温度を６０℃以下で前記バルブ金属層を形成する、請求項１～３のいずれか１項に記載の構造体の製造方法。
  5. 充填した前記導電性物質により構成される複数の導通路を前記陽極酸化膜から突出させる突出工程を有する、請求項１～４のいずれか１項に記載の構造体の製造方法。
  6. 前記突出工程で突出された前記複数の導通路は、それぞれ前記陽極酸化膜から突出する突出部分の高さが同じである、請求項５に記載の構造体の製造方法。
  7. 前記導電層と、前記導電性物質とは同じ材料からなる、請求項１～６のいずれか１項に記載の構造体の製造方法。
  8. 前記バルブ金属は、アルミニウムである、請求項１～７のいずれか１項に記載の構造体の製造方法。
  9. 前記絶縁支持体の前記表面は、素子領域を有し、
    前記導電層形成工程は、前記絶縁支持体の前記表面上のうち、前記素子領域上に前記導電層を形成する、請求項１～８のいずれか１項に記載の構造体の製造方法。
JP2021540672A 2019-08-16 2020-07-16 構造体の製造方法 Active JP7220796B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019149321 2019-08-16
JP2019149321 2019-08-16
PCT/JP2020/027662 WO2021033467A1 (ja) 2019-08-16 2020-07-16 構造体の製造方法

Publications (2)

Publication Number Publication Date
JPWO2021033467A1 JPWO2021033467A1 (ja) 2021-02-25
JP7220796B2 true JP7220796B2 (ja) 2023-02-10

Family

ID=74661079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021540672A Active JP7220796B2 (ja) 2019-08-16 2020-07-16 構造体の製造方法

Country Status (4)

Country Link
US (1) US12002713B2 (ja)
JP (1) JP7220796B2 (ja)
CN (1) CN114207793A (ja)
WO (1) WO2021033467A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220165619A1 (en) * 2019-08-16 2022-05-26 Fujifilm Corporation Method for manufacturing structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001143600A (ja) 1999-11-10 2001-05-25 Sharp Corp 電界放出型冷陰極及びその製造方法
JP2004014406A (ja) 2002-06-10 2004-01-15 Toshiba Corp 電子源装置とその製造方法および表示装置
JP2006326724A (ja) 2005-05-24 2006-12-07 Canon Inc ナノ構造体の製造方法及びナノ構造体
WO2015029881A1 (ja) 2013-08-30 2015-03-05 富士フイルム株式会社 金属充填微細構造体の製造方法
WO2018159186A1 (ja) 2017-02-28 2018-09-07 富士フイルム株式会社 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法
WO2019039071A1 (ja) 2017-08-25 2019-02-28 富士フイルム株式会社 構造体、構造体の製造方法、積層体および半導体パッケージ

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005096115A (ja) * 2003-09-22 2005-04-14 Fuji Photo Film Co Ltd 平版印刷版原版および平版印刷方法
JP2011205051A (ja) * 2009-06-26 2011-10-13 Fujifilm Corp 光反射基板およびその製造方法
JP2012033853A (ja) * 2010-04-28 2012-02-16 Fujifilm Corp 絶縁性光反射基板
JP2012201915A (ja) * 2011-03-24 2012-10-22 Fujifilm Corp 金属充填構造体
TW201611674A (zh) * 2014-07-11 2016-03-16 富士軟片股份有限公司 異向性導電構件及多層配線基板
CN107113984B (zh) * 2014-12-19 2019-06-04 富士胶片株式会社 多层配线基板
TW201727776A (zh) * 2015-12-03 2017-08-01 國立大學法人東北大學 半導體元件及半導體元件的製造方法
CN109155259B (zh) * 2016-05-27 2023-02-28 富士胶片株式会社 电子元件、包含半导体元件的结构体及电子元件的制造方法
KR102235224B1 (ko) * 2017-02-27 2021-04-02 후지필름 가부시키가이샤 금속 충전 미세 구조체의 제조 방법
JP6808815B2 (ja) * 2017-03-21 2021-01-06 富士フイルム株式会社 積層デバイス、積層体および積層デバイスの製造方法
KR102281480B1 (ko) * 2017-05-24 2021-07-26 후지필름 가부시키가이샤 피처리 부재의 제조 방법 및 적층체
JP6818707B2 (ja) * 2018-02-27 2021-01-20 富士フイルム株式会社 金属膜、構造体、複合材料、構造体の製造方法、および複合材料の製造方法
JP6976883B2 (ja) * 2018-02-27 2021-12-08 富士フイルム株式会社 異方導電性部材、異方導電性部材の製造方法、接合体および電子デバイス
CN113423872B (zh) * 2019-02-15 2024-06-04 富士胶片株式会社 阳极氧化处理方法及各向异性导电性部件的制造方法
JP7220796B2 (ja) * 2019-08-16 2023-02-10 富士フイルム株式会社 構造体の製造方法
WO2021033466A1 (ja) * 2019-08-16 2021-02-25 富士フイルム株式会社 構造体の製造方法および接合体の製造方法
JP7369797B2 (ja) * 2020-01-31 2023-10-26 富士フイルム株式会社 金属充填微細構造体の製造方法
CN115135809A (zh) * 2020-02-26 2022-09-30 富士胶片株式会社 金属填充微细结构体、金属填充微细结构体的制造方法及结构体
JP7336584B2 (ja) * 2020-03-06 2023-08-31 富士フイルム株式会社 金属充填微細構造体の製造方法
WO2021177013A1 (ja) * 2020-03-06 2021-09-10 富士フイルム株式会社 充填微細構造体および搬送方法
CN115916523A (zh) * 2020-06-23 2023-04-04 富士胶片株式会社 结构体及结构体的制造方法
JP7369871B2 (ja) * 2020-07-10 2023-10-26 富士フイルム株式会社 異方導電性部材の製造方法
JP7343706B2 (ja) * 2020-07-16 2023-09-12 富士フイルム株式会社 異方導電性部材の製造方法
WO2022034769A1 (ja) * 2020-08-12 2022-02-17 富士フイルム株式会社 構造体、構造体の製造方法、接合体の製造方法及びデバイスの製造方法
CN115956144A (zh) * 2020-08-24 2023-04-11 富士胶片株式会社 金属填充微细结构体的制造方法
CN116783331A (zh) * 2020-12-22 2023-09-19 富士胶片株式会社 金属填充微细结构体及金属填充微细结构体的制造方法
WO2022138151A1 (ja) * 2020-12-23 2022-06-30 富士フイルム株式会社 金属充填微細構造体及び金属充填微細構造体の製造方法
KR20230121857A (ko) * 2021-01-20 2023-08-21 후지필름 가부시키가이샤 도금액, 및, 금속 충전 구조체의 제조 방법
CN116830391A (zh) * 2021-01-27 2023-09-29 富士胶片株式会社 结构体、各向异性导电性部件的制造方法及保护层形成用组合物
CN116917553A (zh) * 2021-02-25 2023-10-20 富士胶片株式会社 结构体及结构体的制造方法
CN113209833B (zh) * 2021-04-25 2022-03-18 湖南万脉医疗科技有限公司 一种耐腐蚀混合基质分子筛膜及其制备方法
JP2023124155A (ja) * 2022-02-25 2023-09-06 富士フイルム株式会社 金属充填微細構造体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001143600A (ja) 1999-11-10 2001-05-25 Sharp Corp 電界放出型冷陰極及びその製造方法
JP2004014406A (ja) 2002-06-10 2004-01-15 Toshiba Corp 電子源装置とその製造方法および表示装置
JP2006326724A (ja) 2005-05-24 2006-12-07 Canon Inc ナノ構造体の製造方法及びナノ構造体
WO2015029881A1 (ja) 2013-08-30 2015-03-05 富士フイルム株式会社 金属充填微細構造体の製造方法
WO2018159186A1 (ja) 2017-02-28 2018-09-07 富士フイルム株式会社 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法
WO2019039071A1 (ja) 2017-08-25 2019-02-28 富士フイルム株式会社 構造体、構造体の製造方法、積層体および半導体パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220165619A1 (en) * 2019-08-16 2022-05-26 Fujifilm Corporation Method for manufacturing structure
US12002713B2 (en) * 2019-08-16 2024-06-04 Fujifilm Corporation Method for manufacturing structure

Also Published As

Publication number Publication date
US12002713B2 (en) 2024-06-04
WO2021033467A1 (ja) 2021-02-25
JPWO2021033467A1 (ja) 2021-02-25
CN114207793A (zh) 2022-03-18
US20220165619A1 (en) 2022-05-26

Similar Documents

Publication Publication Date Title
JP6808815B2 (ja) 積層デバイス、積層体および積層デバイスの製造方法
WO2020166240A1 (ja) 陽極酸化処理方法および異方導電性部材の製造方法
JP6887396B2 (ja) 異方導電性部材の製造方法
WO2019039071A1 (ja) 構造体、構造体の製造方法、積層体および半導体パッケージ
TWI723250B (zh) 金屬填充微細構造體的製造方法
JP6976883B2 (ja) 異方導電性部材、異方導電性部材の製造方法、接合体および電子デバイス
JP7220796B2 (ja) 構造体の製造方法
JP7305770B2 (ja) 構造体の製造方法および接合体の製造方法
JP7493039B2 (ja) 構造体、構造体の製造方法、接合体の製造方法及びデバイスの製造方法
JP7369797B2 (ja) 金属充填微細構造体の製造方法
TWI765092B (zh) 金屬填充微細結構體的製造方法及絕緣性基材
WO2019163575A1 (ja) 接合体の製造方法、仮固定部材、および積層体
TWI774841B (zh) 半導體元件的製造方法及接合構件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230131

R150 Certificate of patent or registration of utility model

Ref document number: 7220796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150