KR20230121857A - 도금액, 및, 금속 충전 구조체의 제조 방법 - Google Patents

Abstract

본 발명은, 관통 구멍에 충전되는 금속의 충전 높이의 편차를 억제할 수 있는 도금액, 및, 그것을 이용한 금속 충전 구조체의 제조 방법을 제공하는 것을 과제로 한다. 본 발명의 도금액은, 복수의 관통 구멍을 갖는 구조체의 관통 구멍에 금속을 충전할 때에 사용하는 도금액으로서, 관통 구멍에 충전하는 금속의 염과, 머캅토기를 갖는 화합물을 함유하고, 머캅토기를 갖는 화합물의 함유량이 0.01mg/L 초과 2000mg/L 미만인, 도금액이다.

Description

도금액, 및, 금속 충전 구조체의 제조 방법

본 발명은, 도금액, 및, 금속 충전 구조체의 제조 방법에 관한 것이다.

절연성 기재(基材)에 마련된 미세 구멍에 금속이 충전되어 이루어지는 금속 충전 미세 구조체(디바이스)는, 최근 나노 테크놀로지에서도 주목받고 있는 분야 중 하나이며, 예를 들면, 이방 도전 부재로서의 용도가 기대되고 있다.

이방 도전성 부재는, 반도체 소자 등의 전자 부품과 회로 기판의 사이에 삽입하고, 가압하는 것만으로 전자 부품과 회로 기판 사이의 전기적 접속이 얻어지기 때문에, 반도체 소자 등의 전자 부품 등의 전기적 접속 부재나 기능 검사를 행할 때의 검사용 커넥터 등으로서 널리 사용되고 있다.

이와 같은 금속 충전 미세 구조체의 제조 방법으로서, 예를 들면, 특허문헌 1에는, "알루미늄 기판의 편측의 표면에 양극 산화 처리를 실시하고, 상기 알루미늄 기판의 편측의 표면에, 두께 방향으로 존재하는 마이크로포어와 상기 마이크로포어의 바닥부에 존재하는 배리어층을 갖는 양극 산화막을 형성하는 양극 산화 처리 공정과, 상기 양극 산화 처리 공정 후에, 알루미늄보다 수소 과전압이 높은 금속 M1을 포함하는 알칼리 수용액을 이용하여, 상기 양극 산화막의 상기 배리어층을 제거하는 배리어층 제거 공정과, 상기 배리어층 제거 공정 후에, 전해 도금 처리를 실시하여 상기 마이크로포어의 내부에 금속 M2를 충전하는 금속 충전 공정과, 상기 금속 충전 공정 후에, 상기 알루미늄 기판을 제거하여, 금속 충전 미세 구조체를 얻는 기판 제거 공정을 갖는 금속 충전 미세 구조체의 제조 방법."이 기재되어 있다([청구항 1]).

특허문헌 1: 국제 공개공보 제2017/057150호

본 발명자는, 특허문헌 1 등에 기재된 공지의 금속 충전 미세 구조체의 제조 방법을 검토한 결과, 도금 처리의 조건에 따라서는, 마이크로포어 등의 관통 구멍의 내부에 충전되는 금속의 높이(이하, "충전 높이"라고도 약기한다.)에 편차가 발생하는 경우가 있어, 도금 처리의 조건에 대하여 개선의 여지가 있는 것을 명확하게 했다.

따라서, 본 발명은, 관통 구멍에 충전되는 금속의 충전 높이의 편차를 억제할 수 있는 도금액, 및, 그것을 이용한 금속 충전 구조체의 제조 방법을 제공하는 것을 과제로 한다.

본 발명자는, 상기 과제를 달성하기 위하여 예의 연구한 결과, 관통 구멍에 충전하는 금속의 염과, 머캅토기를 갖는 화합물을 함유하는 도금액을 이용하면, 관통 구멍에 충전되는 금속의 충전 높이의 편차를 억제할 수 있는 것을 발견하여, 본 발명을 완성시켰다.

즉, 이하의 구성에 의하여 상기 과제를 달성할 수 있는 것을 발견했다.

[1]

복수의 관통 구멍을 갖는 구조체의 관통 구멍에 금속을 충전할 때에 사용하는 도금액으로서,

관통 구멍에 충전하는 금속의 염과, 머캅토기를 갖는 화합물을 함유하고,

머캅토기를 갖는 화합물의 함유량이, 0.01mg/L 초과 2000mg/L 미만인, 도금액.

[2]

머캅토기를 갖는 화합물이, 설폰산 또는 그 염을 포함하는, [1]에 기재된 도금액.

[3]

머캅토기를 갖는 화합물의 함유량이, 0.1~1000mg/L인, [1] 또는 [2]에 기재된 도금액.

[4]

머캅토기를 갖는 화합물이, 3-머캅토-1-프로페인설폰산 나트륨을 포함하는, [1] 내지 [3] 중 어느 하나에 기재된 도금액.

[5]

복수의 관통 구멍의 개구 직경에 대한 깊이의 비율이 10 이상인, [1] 내지 [4] 중 어느 하나에 기재된 도금액.

[6]

복수의 관통 구멍을 갖는 구조체의 관통 구멍에 금속을 충전하여 제작되는 금속 충전 구조체의 제조 방법으로서,

구조체의 관통 구멍에 금속을 충전할 때에, [1] 내지 [5] 중 어느 하나에 기재된 도금액을 이용하는, 금속 충전 구조체의 제조 방법.

본 발명에 의하면, 관통 구멍에 충전되는 금속의 충전 높이의 편차를 억제할 수 있는 도금액, 및, 그것을 이용한 금속 충전 구조체의 제조 방법을 제공할 수 있다.

도 1은 금속 충전 구조체의 일례를 나타내는 모식적 단면도이다.
도 2는 금속 충전 구조체의 일례를 나타내는 모식적 평면도이다.
도 3은 본 발명의 실시형태의 금속 충전 구조체의 제조 방법의 일례의 일 공정을 나타내는 모식적 단면도이다.
도 4는 본 발명의 실시형태의 금속 충전 구조체의 제조 방법의 일례의 일 공정을 나타내는 모식적 단면도이다.
도 5는 본 발명의 실시형태의 금속 충전 구조체의 제조 방법의 일례의 일 공정을 나타내는 모식적 단면도이다.
도 6은 본 발명의 실시형태의 금속 충전 구조체의 제조 방법의 일례의 일 공정을 나타내는 모식적 단면도이다.
도 7은 본 발명의 실시형태의 금속 충전 구조체의 제조 방법의 일례의 일 공정을 나타내는 모식적 단면도이다.
도 8은 본 발명의 실시형태의 금속 충전 구조체의 제조 방법의 일례의 일 공정을 나타내는 모식적 단면도이다.
도 9는 본 발명의 실시형태의 금속 충전 구조체의 제조 방법의 일례의 일 공정을 나타내는 모식적 단면도이다.
도 10은 본 발명의 실시형태의 접합체의 일례를 나타내는 모식도이다.
도 11은 본 발명의 실시형태의 접합체의 다른 예를 나타내는 모식도이다.
도 12는 본 발명의 실시형태의 접합체의 제조 방법의 일례의 일 공정을 나타내는 모식적 단면도이다.
도 13은 본 발명의 실시형태의 접합체의 제조 방법의 일례의 일 공정을 나타내는 모식적 단면도이다.
도 14는 본 발명의 실시형태의 구조체를 이용한 적층 디바이스의 제조 방법의 일례의 일 공정을 나타내는 모식도이다.
도 15는 본 발명의 실시형태의 구조체를 이용한 적층 디바이스의 제조 방법의 일례의 일 공정을 나타내는 모식도이다.
도 16은 본 발명의 실시형태의 구조체를 이용한 적층 디바이스의 제조 방법의 일례의 일 공정을 나타내는 모식도이다.

이하, 본 발명에 대하여 상세하게 설명한다.

이하에 기재하는 구성 요건의 설명은, 본 발명의 대표적인 실시형태에 근거하여 이루어지는 경우가 있지만, 본 발명은 그와 같은 실시형태에 한정되는 것은 아니다.

또한, 본 명세서에 있어서, "~"를 이용하여 나타나는 수치 범위는, "~"의 전후에 기재되는 수치를 하한값 및 상한값으로서 포함하는 범위를 의미한다.

[도금액]

본 발명의 도금액은, 복수의 관통 구멍을 갖는 구조체의 관통 구멍에 금속을 충전할 때에 사용하는 도금액으로서, 관통 구멍에 충전하는 금속의 염과, 머캅토기를 갖는 화합물을 함유하고, 머캅토기를 갖는 화합물의 함유량이 0.01mg/L 초과 2000mg/L 미만인, 도금액이다.

본 발명에 있어서는, 상술한 바와 같이, 관통 구멍에 충전하는 금속의 염과, 머캅토기를 갖는 화합물을 함유하는 도금액을 이용하면, 관통 구멍에 충전되는 금속의 충전 높이의 편차를 억제할 수 있다.

이것은, 상세하게는 명확하지 않지만, 대략 이하와 같이 추측된다.

즉, 머캅토기를 갖는 화합물을 이용하면, 도금액 중에 포함되는 금속의 염(금속 이온)이 도금 처리에 의하여 금속으로서 석출될 때에, 미세화된 결정으로서 석출되기 때문에, 초기에 있어서는 관통 구멍의 바닥면의 면내 방향으로 균일하게 석출되게 되고, 또, 그 후에 있어서는 결정의 성장 속도가 균일하게 되기 쉬워지기 때문에, 관통 구멍에 충전되는 금속의 충전 높이의 편차를 억제할 수 있었다고 생각된다.

〔금속의 염〕

본 발명의 도금액이 함유하는 금속의 염은, 관통 구멍에 충전하는 금속의 염이다.

상기 금속으로서는, 예를 들면, 전기 저항율이 10³Ω·cm 이하인 재료를 들 수 있고, 구체적으로는, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 니켈(Ni), 아연(Zn) 등을 들 수 있다.

또, 상기 금속의 염으로서는, 예를 들면, 상기 금속의 옥소산염을 들 수 있고, 구체적으로는, 카복실산염(예를 들면, 폼산, 아세트산, 벤조산염 등), 인산염, 포스폰산염, 설폰산염, 황산염 등을 들 수 있다.

본 발명에 있어서는, 용해성이 양호한 이유에서, 상기 금속의 염이, 황산 구리(CuSO₄), 황산 니켈, 질산 은인 것이 바람직하고, 황산 구리인 것이 보다 바람직하다.

도금액에 포함되는 금속의 염의 농도는 특별히 한정되지 않지만, 1~300g/L인 것이 바람직하고, 100~200g/L인 것이 보다 바람직하다.

〔머캅토기를 갖는 화합물〕

본 발명의 도금액이 함유하는 머캅토기를 갖는 화합물은, 분자 내에 머캅토기를 1개 이상 갖는 화합물이면 특별히 한정되지 않지만, 취급성의 관점에서, 머캅토기를 1개 또는 2개 갖고, 분자량이 50~1000인 화합물인 것이 바람직하다.

상기 머캅토기를 갖는 화합물로서는, 구체적으로는, 예를 들면, 3-머캅토-1-프로페인설폰산 나트륨(이하, "MPS"라고도 약기한다.), 2-머캅토벤즈이미다졸, 2-머캅토-5-메틸벤즈이미다졸, 2-싸이아졸린-2-싸이올, 2-머캅토이미다졸, 3-머캅토-4-메틸-4H-1,2,4-트라이아졸, 5-머캅토-1H-테트라졸메테인설폰산 나트륨, 싸이오살리실산, 2-머캅토벤즈싸이아졸나트륨, 2-머캅토-5-벤즈이미다졸설폰산 나트륨, 나트륨-3-(5-머캅토-1H-테트라졸-1-일)벤젠설포네이트·일수화물, 3-머캅토-1,2-프로페인다이올 등을 들 수 있다.

본 발명에 있어서는, 충전 높이의 편차를 보다 억제할 수 있는 이유에서, 상기 머캅토기를 갖는 화합물이, 설폰산 또는 그 염을 포함하는 것이 바람직하고, 3-머캅토-1-프로페인설폰산 나트륨을 포함하는 것이 보다 바람직하다.

또, 본 발명에 있어서는, 충전 높이의 편차를 보다 억제할 수 있는 이유에서, 상기 머캅토기를 갖는 화합물의 함유량이, 0.1~1000mg/L인 것이 바람직하고, 1~500mg/L인 것이 보다 바람직하며, 10~400mg/L인 것이 더 바람직하고, 20~300mg/L인 것이 가장 바람직하다.

또, 상기 머캅토기를 갖는 화합물의 함유량에 관하여, 상술한 금속의 염에 대한 몰비는, 0.0001~0.01인 것이 바람직하고, 0.001~0.005인 것이 보다 바람직하다.

본 발명의 도금액을 이용하여 금속을 충전하는 관통 구멍은, 본 발명의 도금액을 이용한 효과가 현저해지는 이유에서, 개구 직경에 대한 깊이의 비율(이하, "애스펙트비"라고도 약기한다.)이 10 이상인 것이 바람직하고, 500~5000인 것이 보다 바람직하다.

여기에서, 애스펙트비는, 관통 구멍의 평균 개구 직경에 대한 평균 깊이의 비율로서 산출한다.

또, 관통 구멍의 평균 개구 직경은, 전계 방사형 주사 전자 현미경(Field Emission Scanning Electron Microscope: FE-SEM)에 의하여 표면 사진(예를 들면, 배율 50000배)을 촬영하여, 50점 측정한 평균값으로서 산출할 수 있다.

또, 관통 구멍의 평균 깊이는, 구조체의 평균 두께이며, 구조체를 두께 방향에 대하여 집속(集束) 이온빔(Focused Ion Beam: FIB)으로 절삭 가공하고, 그 단면을 전계 방사형 주사 전자 현미경(Field Emission Scanning Electron Microscope: FE-SEM)에 의하여 표면 사진(예를 들면, 배율 50000배)을 촬영하여, 10점 측정한 평균값으로서 산출할 수 있다.

〔산〕

본 발명의 도금액은, 산을 함유하고 있는 것이 바람직하고, 산을 함유하는 수용액인 것이 보다 바람직하다.

이와 같은 산으로서는, 구체적으로는, 예를 들면, 염산, 황산, 인산 등을 들 수 있다.

이들 중, 염산 또는 황산이 바람직하고, 염산 및 황산을 병용하는 것이 보다 바람직하다.

〔첨가제〕

본 발명의 도금액은, 상술한 성분 이외에, 상술한 머캅토기를 갖는 화합물 이외의 황계 포화 유기 화합물, 폴리머 성분, 계면활성제 등의 첨가제를 함유하고 있어도 된다.

상기 황계 포화 유기 화합물로서는, 구체적으로는, 예를 들면, 3,3'-다이싸이오비스(프로페인설폰산 나트륨) 등을 들 수 있다.

본 발명에 있어서는, 3,3'-다이싸이오비스(프로페인설폰산 나트륨)를 함유하는 경우의 함유량은, 충전 높이의 편차를 보다 억제할 수 있는 이유에서, 상술한 머캅토기를 갖는 화합물 100질량부에 대하여 15~500질량부인 것이 바람직하다.

상기 폴리머 성분으로서는, 구체적으로는, 예를 들면, 폴리에틸렌글라이콜, 폴리프로필렌글라이콜, 폴리에틸렌글라이콜-폴리프로필렌글라이콜 공중합체 등을 들 수 있다.

상기 계면활성제로서는, 친수성 부분이 이온성(양이온성·음이온성·쌍성)인 것, 비이온성(노니온성)인 것 모두 이용 가능하지만, 도금 대상물 표면에 대한 기포의 발생 등을 회피하는 점에서 양이온성 활성제가 바람직하다.

[금속 충전 구조체의 제조 방법]

본 발명의 금속 충전 구조체의 제조 방법은, 복수의 관통 구멍을 갖는 구조체의 관통 구멍에 금속을 충전하여 제작되는 금속 충전 구조체의 제조 방법으로서, 구조체의 관통 구멍에 금속을 충전할 때에 상술한 본 발명의 도금액을 이용하는 제조 방법이다.

여기에서, 본 발명의 금속 충전 구조체의 제조 방법은, 구조체의 관통 구멍에 금속을 충전할 때(금속 충전 공정)에 상술한 본 발명의 도금액을 이용하는 것 이외에는, 종래 공지의 방법을 이용할 수 있고, 예를 들면, 일본 공개특허공보 2008-270157호에 기재된 방법, 국제 공개공보 제2017/057150호에 기재된 방법, 국제 공개공보 제2018/155273호에 기재된 방법, 일본 공개특허공보 2019-153415호에 기재된 방법 등을 이용할 수 있다.

이하, 본 발명의 금속 충전 구조체의 제조 방법으로 제작되는 금속 충전 구조체(이하, 간단히 "구조체"라고도 약기한다.)의 구성에 대하여 보다 구체적으로 설명한다.

도 1에 나타내는 구조체(10)는, 전기적인 절연성을 갖는 절연막(12)과, 절연막(12)을 두께 방향(Dt)으로 관통하고, 서로 전기적으로 절연된 상태로 마련된, 복수의 도체(14)를 갖는다. 도체(14)는, 절연막(12)의 두께 방향(Dt)에 있어서의 적어도 일방의 면으로부터 돌출되어 있다. 도체(14)가, 절연막(12)의 두께 방향(Dt)에 있어서의 적어도 일방의 면으로부터 돌출되는 경우, 편측의 면으로부터 돌출되는 구성에서는, 표면(12a) 또는 이면(12b)으로부터 돌출되는 것이 바람직하다.

구조체(10)는, 도체(14)가 돌출되어 있는 절연막(12)의 면을 부분적으로 덮는 수지층(20)을 갖는다. 즉, 수지층(20)은, 절연막(12)의 표면(12a)의 전체면, 및 이면(12b)의 전체면에 마련되어 있지 않고, 절연막(12)의 표면(12a)에 부분적으로 마련되며, 절연막(12)의 이면(12b)에 부분적으로 마련되어 있다. 절연막(12)은, 예를 들면, 양극 산화막(15)으로 구성되어 있다.

복수의 도체(14)는, 절연막(12)에, 서로 전기적으로 절연된 상태로 배치되어 있다. 이 경우, 예를 들면, 절연막(12)은, 두께 방향(Dt)으로 관통하는 복수의 미세 구멍(13)을 갖는다. 복수의 미세 구멍(13)에 도체(14)가 마련되어 있다. 도체(14)는, 절연막(12)의 두께 방향(Dt)에 있어서의 표면(12a)으로부터 돌출되어 있다.

또, 도체(14)는, 절연막(12)의 두께 방향(Dt)에 있어서의 이면(12b)으로부터 돌출되어 있다. 도체(14)가 돌출되어 있는 절연막(12)의 면을 부분적으로 덮는 수지층(20)을 갖는다.

수지층(20)은, 수지층부(20a)와 스페이스(20b)를 갖는다. 수지층(20)은, 절연막(12)의 표면(12a)에, 스페이스(20b)를 두고 수지층부(20a)가 부분적으로 배치되어 있고, 수지층부(20a)는 도체(14)의 돌출부(14a)를 덮는다. 돌출부(14a)는 수지층부(20a)에 매설되어 있다.

또, 절연막(12)의 이면(12b)에, 스페이스(20b)를 두고 수지층부(20a)가 부분적으로 배치되어 있고, 수지층부(20a)는 도체(14)의 돌출부(14b)를 덮는다. 돌출부(14b)는 수지층부(20a)에 매설되어 있다. 구조체(10)는 이방 도전성을 갖는 것이며, 두께 방향(Dt)으로 도전성을 갖지만, 절연막(12)의 표면(12a)에 평행한 방향에 있어서의 도전성이 충분히 낮다.

구조체(10)는, 도 2에 나타내는 바와 같이, 예를 들면, 외형이 직사각형이다. 또한, 구조체(10)의 외형은, 직사각형에 한정되는 것은 아니고, 예를 들면, 원형이어도 된다. 구조체(10)의 외형은, 용도, 제작 용이성 등에 따른 형상으로 할 수 있다.

구조체(10)를, 상술한 바와 같이 도체(14)가 돌출되어 있는 절연막(12)의 면을 부분적으로 덮는 수지층(20)을 갖는 구성으로 함으로써, 수지층(20)에 스페이스(20b)가 있기 때문에, 발생한 정전기를 빼낼 수 있어, 대전이 억제된다. 이로써, 구조체(10)를 반송하는 등의 경우에 대전이 억제되어, 취급이 양호해진다.

또, 수지층(20)이 절연막(12)의 면에 대하여 부분적으로 마련되어 있고, 구조체(10)를 반도체 소자 등의 전자 부품과 회로 기판의 사이에 삽입하여, 가압하여 접합할 때에, 배제하는 수지층(20)을 적게 할 수 있으며, 가압에 큰 힘이 필요 없어, 접합에 필요로 하는 힘을 작게 할 수 있다. 이 때문에, 예를 들면, 접합 장치의 대형화를 억제할 수 있다.

이하, 구조체의 구성에 대하여 보다 구체적으로 설명한다.

〔절연막〕

절연막(12)은, 도전체로 구성된, 복수의 도체(14)를 서로 전기적으로 절연된 상태로 하는 것이다. 절연막은, 전기적인 절연성을 갖는다. 또, 절연막(12)은, 도체(14)가 형성되는 복수의 미세 구멍(13)을 갖는다.

절연막은, 예를 들면, 무기 재료로 이루어진다. 절연막은, 예를 들면, 10¹⁴Ω·cm 정도의 전기 저항률을 갖는 것을 이용할 수 있다.

또한, "무기 재료로 이루어진"이란, 고분자 재료와 구별하기 위한 규정이며, 무기 재료만으로 구성된 절연성 기재에 한정되는 규정은 아니고, 무기 재료를 주성분(50질량% 이상)으로 하는 규정이다. 절연막은, 상술한 바와 같이, 예를 들면, 양극 산화막으로 구성된다.

또, 절연막은, 예를 들면, 금속 산화물, 금속 질화물, 유리, 실리콘 카바이드, 실리콘 나이트라이드 등의 세라믹스, 다이아몬드 라이크 카본 등의 카본 기재, 폴리이미드, 이들의 복합 재료 등에 의하여 구성할 수도 있다. 절연막으로서는, 이 이외에, 예를 들면, 관통 구멍을 갖는 유기 소재 상에, 세라믹스 재료 또는 카본 재료를 50질량% 이상 포함하는 무기 재료로 성막한 것이어도 된다.

절연막(12)의 두께 방향(Dt)에 있어서의 길이, 즉, 절연막(12)의 두께는, 1~1000μm의 범위 내인 것이 바람직하고, 5~500μm의 범위 내인 것이 보다 바람직하며, 10~300μm의 범위 내인 것이 더 바람직하다. 절연막(12)의 두께가 이 범위이면, 절연막(12)의 취급성이 양호해진다.

절연막(12)의 두께(ht)는, 권취 용이성의 관점에서, 30μm 이하인 것이 바람직하고, 5~20μm인 것이 보다 바람직하다.

또한, 양극 산화막의 두께는, 양극 산화막을 두께 방향(Dt)에 대하여 집속 이온빔(Focused Ion Beam: FIB)으로 절삭 가공하고, 그 단면을 전계 방사형 주사 전자 현미경(FE-SEM)에 의하여 표면 사진(배율 5만배)을 촬영하여, 10점 측정한 평균값으로서 산출한 값이다.

절연막(12)에 있어서의 각 도체(14)의 간격은, 5nm~800nm인 것이 바람직하고, 10nm~200nm인 것이 보다 바람직하며, 20nm~60nm인 것이 더 바람직하다. 절연막(12)에 있어서의 각 도체(14)의 간격이 상술한 범위이면, 절연막(12)이, 도체(14)의 전기 절연성의 격벽으로서 충분히 기능한다.

여기에서, 각 도체의 간격이란, 인접하는 도체 사이의 폭을 말하고, 구조체(10)의 단면을 전해 방출형 주사형 전자 현미경에 의하여 20만배의 배율로 관찰하여, 인접하는 도체 사이의 폭을 10점에서 측정한 평균값을 말한다.

<미세 구멍의 평균 직경>

미세 구멍의 평균 직경은, 1μm 이하인 것이 바람직하고, 5~500nm인 것이 보다 바람직하며, 20~400nm인 것이 더 바람직하고, 40~200nm인 것이 보다 한층 바람직하며, 50~100nm인 것이 가장 바람직하다. 미세 구멍(13)의 평균 직경(d)이 1μm 이하이며, 상술한 범위이면, 상술한 평균 직경을 갖는 도체(14)를 얻을 수 있다.

미세 구멍(13)의 평균 직경은, 주사형 전자 현미경을 이용하여 절연막(12)의 표면을 바로 위에서 배율 100~10000배로 촬영하여 촬영 화상을 얻는다. 촬영 화상에 있어서, 주위가 환상으로 연결되어 있는 미세 구멍을 적어도 20개 추출하고, 그 직경을 측정하여 개구 직경으로 하며, 이들 개구 직경의 평균값을 미세 구멍의 평균 직경으로서 산출한다.

또한, 배율은, 미세 구멍을 20개 이상 추출할 수 있는 촬영 화상이 얻어지도록 상술한 범위의 배율을 적절히 선택할 수 있다. 또, 개구 직경은, 미세 구멍 부분의 단부(端部) 사이의 거리의 최댓값을 측정한다. 즉, 미세 구멍의 개구부의 형상은 대략 원형상에 한정은 되지 않으므로, 개구부의 형상이 비원형상인 경우에는, 미세 구멍 부분의 단부 사이의 거리의 최댓값을 개구 직경으로 한다. 따라서, 예를 들면, 2 이상의 미세 구멍이 일체화된 것 같은 형상의 미세 구멍의 경우에도, 이것을 1개의 미세 구멍으로 간주하여, 미세 구멍 부분의 단부 사이의 거리의 최댓값을 개구 직경으로 한다.

〔도체〕

복수의 도체(14)는, 상술한 바와 같이, 양극 산화막에 있어서, 서로 전기적으로 절연된 상태로 마련되어 있다.

복수의 도체(14)는, 전기 도전성을 갖는다. 도체는, 도전성 물질로 구성된다. 도전성 물질은, 특별히 한정되는 것은 아니고, 금속을 들 수 있다. 금속의 구체예로서는, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 및 니켈(Ni) 등이 적합하게 예시된다. 전기 전도성의 관점에서, 구리, 금, 알루미늄, 및 니켈이 바람직하고, 구리 및 금이 보다 바람직하며, 구리가 가장 바람직하다.

금속 이외에, 산화물 도전 물질을 들 수 있다. 산화물 도전 물질로서는, 예를 들면, 인듐이 도프된 주석 산화물(ITO) 등이 예시된다. 그러나, 금속은 산화물 도전체에 비하여 연성 등이 우수하여 변형되기 쉽고, 접합 시의 압축으로도 변형되기 쉽기 때문에, 금속으로 구성하는 것이 바람직하다.

또, 예를 들면, Cu 또는 Ag 등의 나노 입자를 함유하는 도전성 수지로 도체를 구성할 수도 있다.

두께 방향(Dt)에 있어서의 도체(14)의 높이(H)는, 10~300μm인 것이 바람직하고, 20~30μm인 것이 보다 바람직하다.

<도체의 형상>

도체(14)의 평균 직경(d)은, 1μm 이하인 것이 바람직하고, 5~500nm인 것이 보다 바람직하며, 20~400nm인 것이 더 바람직하고, 40~200nm인 것이 보다 한층 바람직하며, 50~100nm인 것이 가장 바람직하다.

도체(14)의 밀도는, 2만개/mm² 이상인 것이 바람직하고, 200만개/mm² 이상인 것이 보다 바람직하며, 1000만개/mm² 이상인 것이 더 바람직하고, 5000만개/mm² 이상인 것이 특히 바람직하며, 1억개/mm² 이상인 것이 가장 바람직하다.

또한, 인접하는 각 도체(14)의 중심 간 거리(p)는, 20nm~500nm인 것이 바람직하고, 40nm~200nm인 것이 보다 바람직하며, 50nm~140nm인 것이 더 바람직하다.

도체의 평균 직경은, 주사형 전자 현미경을 이용하여 양극 산화막의 표면을 바로 위에서 배율 100~10000배로 촬영하여 촬영 화상을 얻는다. 촬영 화상에 있어서, 주위가 환상으로 연결되어 있는 도체를 적어도 20개 추출하고, 그 직경을 측정하여 개구 직경으로 하며, 이들 개구 직경의 평균값을 도체의 평균 직경으로서 산출한다.

또한, 배율은, 도체를 20개 이상 추출할 수 있는 촬영 화상이 얻어지도록 상술한 범위의 배율을 적절히 선택할 수 있다. 또, 개구 직경은, 도체 부분의 단부 사이의 거리의 최댓값을 측정한다. 즉, 도체의 개구부의 형상은 대략 원형상에 한정은 되지 않으므로, 개구부의 형상이 비원형상인 경우에는, 도체 부분의 단부 사이의 거리의 최댓값을 개구 직경으로 한다. 따라서, 예를 들면, 2 이상의 도체가 일체화된 것 같은 형상의 도체의 경우에도, 이것을 하나의 도체로 간주하여, 도체 부분의 단부 사이의 거리의 최댓값을 개구 직경으로 한다.

[구조체의 제조 방법의 일례]

도 3~도 9는 본 발명의 실시형태의 구조체의 제조 방법의 일례를 공정순으로 나타내는 모식적 단면도이다. 또한, 도 3~도 9에 있어서, 도 1 및 도 2에 나타내는 구성과 동일 구성물에는, 동일 부호를 붙여, 그 상세한 설명은 생략한다.

구조체의 제조 방법의 일례에서는, 도 1에 나타내는 구조체(10)에 있어서, 절연막(12)이 알루미늄의 양극 산화막으로 구성되는 것을 예로 들어 설명한다. 알루미늄의 양극 산화막을 형성하기 위하여, 알루미늄 기판을 이용한다. 이 때문에, 구조체의 제조 방법의 일례에서는, 먼저, 도 3에 나타내는 바와 같이, 알루미늄 기판(30)을 준비한다.

알루미늄 기판(30)은, 최종적으로 얻어지는 구조체(10)(도 1 참조)의 절연막(12)의 두께, 가공하는 장치 등에 따라 크기 및 두께가 적절히 결정되는 것이다. 알루미늄 기판(30)은, 예를 들면, 직사각형상의 판재이다. 또한, 알루미늄 기판에 한정되는 것은 아니고, 전기적으로 절연인 절연막(12)을 형성할 수 있는 금속 기판을 이용할 수 있다.

다음으로, 알루미늄 기판(30)의 편측의 표면(30a)(도 3 참조)을 양극 산화 처리한다. 이로써, 알루미늄 기판(30)의 편측의 표면(30a)(도 3 참조)이 양극 산화되어, 도 4에 나타내는 바와 같이, 알루미늄 기판(30)의 두께 방향(Dt)으로 뻗어 있는 복수의 미세 구멍(13)을 갖는 절연막(12), 즉, 양극 산화막(15)이 형성된다. 각 미세 구멍(13)의 바닥부에는 배리어층(31)이 존재한다. 상술한 양극 산화하는 공정을 양극 산화 처리 공정이라고 한다.

복수의 미세 구멍(13)을 갖는 절연막(12)에는, 상술한 바와 같이 각각 미세 구멍(13)의 바닥부에 배리어층(31)이 존재하지만, 도 4에 나타내는 배리어층(31)을 제거한다. 이로써, 배리어층(31)이 없는, 복수의 미세 구멍(13)을 갖는 절연막(12)(도 5 참조)을 얻는다. 또한, 상술한 배리어층(31)을 제거하는 공정을 배리어층 제거 공정이라고 한다.

배리어층 제거 공정에 있어서, 알루미늄보다 수소 과전압이 높은 금속 M1의 이온을 포함하는 알칼리 수용액을 이용함으로써, 절연막(12)의 배리어층(31)을 제거함과 동시에, 미세 구멍(13)의 바닥부(32c)(도 5 참조)의 면(32d)(도 5 참조)에 금속(금속 M1)으로 이루어지는 금속층(35a)(도 5 참조)을 형성한다. 이로써, 미세 구멍(13)에 노출된 알루미늄 기판(30)은 금속층(35a)에 의하여 피복된다. 이로써, 미세 구멍(13)에 도금에 의한 금속 충전 시에, 도금이 진행되기 쉬워져, 미세 구멍에 금속이 충분히 충전되지 않는 것이 억제되고, 미세 구멍에 대한 금속의 미충전 등이 억제되어, 도체(14)의 형성 불량이 억제된다.

또한, 상술한 금속 M1의 이온을 포함하는 알칼리 수용액은 알루미늄 이온 함유 화합물(알루민산 소다, 수산화 알루미늄, 산화 알루미늄 등)을 더 포함해도 된다. 알루미늄 이온 함유 화합물의 함유량은, 알루미늄 이온의 양으로 환산하여 0.1~20g/L가 바람직하고, 0.3~12g/L가 보다 바람직하며, 0.5~6g/L가 더 바람직하다.

다음으로, 두께 방향(Dt)으로 뻗어 있는 복수의 미세 구멍(13)을 갖는 절연막(12)의 표면(12a)부터 도금을 행한다. 이 경우, 금속층(35a)을 전해 도금의 전극으로서 이용할 수 있다. 도금에는 금속(35b)을 이용하고, 미세 구멍(13)의 바닥부(32c)(도 5 참조)의 면(32d)(도 5 참조)에 형성된 금속층(35a)을 기점으로 하여, 도금이 진행된다. 이로써, 도 6에 나타내는 바와 같이, 절연막(12)의 미세 구멍(13)의 내부에, 도체(14)를 구성하는 금속(35b)이 충전된다. 미세 구멍(13)의 내부에 금속(35b)을 충전함으로써, 도전성을 갖는 도체(14)가 형성된다. 또한, 금속층(35a)과 금속(35b)을 일괄하여 충전된 금속(35)이라고 한다.

절연막(12)의 미세 구멍(13)에 금속(35b)을 충전하는 공정을, 금속 충전 공정이라고 한다. 상술한 바와 같이, 도체(14)는 금속으로 구성하는 것에 한정되는 것은 아니고, 도전성 물질을 이용할 수 있다. 금속 충전 공정에는, 전해 도금이 이용되고, 금속 충전 공정에 대해서는 이후에 상세하게 설명한다. 또한, 절연막(12)의 표면(12a)이 절연막(12)의 일방의 면에 상당한다.

금속 충전 공정 후에, 도 7에 나타내는 바와 같이, 금속 충전 공정 후에 절연막(12)의 알루미늄 기판(30)이 마련되어 있지 않은 측의 표면(12a)을 두께 방향(Dt)으로 일부 제거하고, 금속 충전 공정에서 충전된 금속(35)을 절연막(12)의 표면(12a)보다 돌출시킨다. 즉, 도체(14)를 절연막(12)의 표면(12a)보다 돌출시킨다. 이로써, 돌출부(14a)가 얻어진다. 도체(14)를 절연막(12)의 표면(12a)보다 돌출시키는 공정을, 표면 금속 돌출 공정이라고 한다.

표면 금속 돌출 공정 후에, 도 8에 나타내는 바와 같이 알루미늄 기판(30)을 제거한다. 알루미늄 기판(30)을 제거하는 공정을 기판 제거 공정이라고 한다.

다음으로, 도 9에 나타내는 바와 같이, 기판 제거 공정 후에 절연막(12)의 알루미늄 기판(30)이 마련되어 있던 측의 면, 즉, 이면(12b)을 두께 방향(Dt)으로 일부 제거하고, 금속 충전 공정에서 충전한 금속(35), 즉, 도체(14)를 절연막(12)의 이면(12b)보다 돌출시킨다. 이로써, 돌출부(14b)가 얻어진다.

상술한 표면 금속 돌출 공정 및 이면 금속 돌출 공정은, 양방의 공정을 갖는 양태여도 되지만, 표면 금속 돌출 공정 및 이면 금속 돌출 공정 중, 일방의 공정을 갖는 양태여도 된다. 표면 금속 돌출 공정 및 이면 금속 돌출 공정이 "돌출 공정"에 해당하고 있으며, 표면 금속 돌출 공정 및 이면 금속 돌출 공정은 모두 돌출 공정이다.

도 9에 나타내는 바와 같이, 절연막(12)의 표면(12a) 및 이면(12b)으로부터, 각각 도체(14)가 돌출되어 있으며, 돌출부(14a)와 돌출부(14b)를 갖는다.

다음으로, 도체(14)가 돌출되어 있는 절연막(12)의 표면(12a) 및 이면(12b)에, 부분적으로 수지층(20)(도 1 참조)을 형성한다. 이로써, 도 1에 나타내는 구조체(10)를 얻을 수 있다. 또한, 수지층(20)으로서는, 예를 들면, 상술한 도 3 또는 도 4에 나타내는 패턴으로 할 수 있다. 상술한 수지층(20)의 형성 공정에 대해서는 이후에 설명한다.

또한, 절연막(12)의 이면(12b)으로부터 도체(14)를 돌출시키지 않는 구성인 경우, 도 8에 나타내는 상태에서, 절연막(12)의 표면(12a)에, 수지층(20)을 형성함으로써, 구조체(10)를 얻는다.

상술한 배리어층 제거 공정에 있어서, 알루미늄보다 수소 과전압이 높은 금속 M1의 이온을 포함하는 알칼리 수용액을 이용하여 배리어층을 제거함으로써, 배리어층(31)을 제거할 뿐만 아니라, 미세 구멍(13)의 바닥부에 노출된 알루미늄 기판(30)에 알루미늄보다 수소 가스가 발생하기 어려운 금속 M1의 금속층(35a)이 형성된다. 그 결과, 금속 충전의 면내 균일성이 양호해진다. 이것은, 도금액에 의한 수소 가스의 발생이 억제되어, 전해 도금에 의한 금속 충전이 진행되기 쉬워졌기 때문이라고 생각된다.

또, 배리어층 제거 공정에 있어서, 양극 산화 처리 공정에 있어서의 전압의 30% 미만의 범위로부터 선택되는 전압(유지 전압)의 95% 이상 105% 이하의 전압으로 통산 5분 이상 유지하는 유지 공정을 마련하고, 금속 M1의 이온을 포함하는 알칼리 수용액을 적용하는 것을 조합함으로써, 도금 처리 시의 금속 충전의 균일성이 크고 양호해지는 것을 발견했다. 이 때문에, 유지 공정이 있는 것이 바람직하다.

자세한 메커니즘은 불명확하지만, 배리어층 제거 공정에 있어서, 금속 M1의 이온을 포함하는 알칼리 수용액을 이용함으로써 배리어층 하부에 금속 M1의 층이 형성되고, 이로써 알루미늄 기판과 양극 산화막의 계면이 대미지를 받는 것을 억제할 수 있어, 배리어층의 용해의 균일성이 향상되었기 때문이라고 생각된다.

또한, 배리어층 제거 공정에 있어서, 미세 구멍(13)의 바닥부에 금속(금속 M1)으로 이루어지는 금속층(35a)을 형성했지만, 이것에 한정되는 것은 아니고, 배리어층(31)만을 제거하여, 미세 구멍(13)의 바닥에 알루미늄 기판(30)을 노출시킨다. 알루미늄 기판(30)을 노출시킨 상태에서, 알루미늄 기판(30)을 전해 도금의 전극으로서 이용해도 된다.

〔양극 산화막〕

양극 산화막은, 상술한 바와 같이, 원하는 평균 직경을 갖는 미세 구멍이 형성되고, 도체를 형성하기 쉽다는 이유에서, 예를 들면, 알루미늄의 양극 산화막이 이용된다. 그러나, 알루미늄의 양극 산화막에 한정되는 것은 아니고, 밸브 금속의 양극 산화막을 이용할 수 있다. 이 때문에, 금속 기판은, 밸브 금속이 이용된다.

여기에서, 밸브 금속으로서는, 구체적으로는, 예를 들면, 상술한 알루미늄, 이 이외에, 탄탈럼, 나이오븀, 타이타늄, 하프늄, 지르코늄, 아연, 텅스텐, 비스무트, 안티모니 등을 들 수 있다. 이들 중, 치수 안정성이 양호하고, 비교적 저가인 점에서 알루미늄의 양극 산화막인 것이 바람직하다. 이 때문에, 알루미늄 기판을 이용하여, 구조체를 제조하는 것이 바람직하다.

양극 산화막의 두께는, 상술한 절연막(12)의 두께(ht)와 동일하다.

〔금속 기판〕

금속 기판은, 구조체의 제조에 이용되는 것이며, 양극 산화막을 형성하기 위한 기판이다. 금속 기판은, 예를 들면, 상술한 바와 같이, 양극 산화막을 형성할 수 있는 금속 기판이 이용되고, 상술한 밸브 금속으로 구성되는 것을 이용할 수 있다. 예를 들면, 금속 기판에는, 상술한 바와 같이, 양극 산화막으로서 양극 산화막을 형성하기 쉽다는 이유에서, 알루미늄 기판이 이용된다.

〔알루미늄 기판〕

절연막(12)을 형성하기 위하여 이용되는 알루미늄 기판은, 특별히 한정되지 않고, 그 구체예로서는, 순 알루미늄판; 알루미늄을 주성분으로 하고 미량의 이원소(異元素)를 포함하는 합금판; 저순도의 알루미늄(예를 들면, 리사이클 재료)에 고순도 알루미늄을 증착시킨 기판; 실리콘 웨이퍼, 석영, 유리 등의 표면에 증착, 스퍼터링 등의 방법에 의하여 고순도 알루미늄을 피복시킨 기판; 알루미늄을 래미네이팅한 수지 기판; 등을 들 수 있다.

알루미늄 기판 중, 양극 산화 처리에 의하여 양극 산화막을 형성하는 편측의 표면은, 알루미늄 순도가, 99.5질량% 이상인 것이 바람직하고, 99.9질량% 이상인 것이 보다 바람직하며, 99.99질량% 이상인 것이 더 바람직하다. 알루미늄 순도가 상술한 범위이면, 마이크로포어 배열의 규칙성이 충분해진다.

알루미늄 기판은, 양극 산화막을 형성할 수 있으면, 특별히 한정되는 것은 아니고, 예를 들면, JIS(Japanese Industrial Standards) 1050재가 이용된다.

알루미늄 기판 중 양극 산화 처리되는 편측의 표면은, 미리 열처리, 탈지 처리 및 경면(鏡面) 마무리 처리가 실시되어 있는 것이 바람직하다.

여기에서, 열처리, 탈지 처리 및 경면 마무리 처리에 대해서는, 일본 공개특허공보 2008-270158호의 [0044]~[0054] 단락에 기재된 각 처리와 동일한 처리를 실시할 수 있다.

양극 산화 처리 전의 경면 마무리 처리는, 예를 들면, 전해 연마이며, 전해 연마에는, 예를 들면, 인산을 함유하는 전해 연마액이 이용된다.

〔양극 산화 처리 공정〕

양극 산화 처리는, 종래 공지의 방법을 이용할 수 있지만, 마이크로포어 배열의 규칙성을 높게 하여, 구조체의 이방 도전성을 담보하는 관점에서, 자기 규칙화법 또는 정전압 처리를 이용하는 것이 바람직하다.

여기에서, 양극 산화 처리의 자기 규칙화법 및 정전압 처리에 대해서는, 일본 공개특허공보 2008-270158호의 [0056]~[0108] 단락 및 [도 3]에 기재된 각 처리와 동일한 처리를 실시할 수 있다.

〔유지 공정〕

구조체의 제조 방법은 유지 공정을 가져도 된다. 유지 공정은, 상술한 양극 산화 처리 공정 후에, 1V 이상 또한 상술한 양극 산화 처리 공정에 있어서의 전압의 30% 미만의 범위로부터 선택되는 유지 전압의 95% 이상 105% 이하의 전압으로 통산 5분 이상 유지하는 공정이다. 바꾸어 말하면, 유지 공정은, 상술한 양극 산화 처리 공정 후에, 1V 이상 또한 상술한 양극 산화 처리 공정에 있어서의 전압의 30% 미만의 범위로부터 선택되는 유지 전압의 95% 이상 105% 이하의 전압으로 통산 5분 이상 전해 처리를 실시하는 공정이다.

여기에서, "양극 산화 처리에 있어서의 전압"이란, 알루미늄과 상대 전극 사이에 인가되는 전압이며, 예를 들면, 양극 산화 처리에 의한 전해 시간이 30분이면, 30분 동안에 유지되고 있는 전압의 평균값을 말한다.

양극 산화막의 측벽 두께, 즉, 미세 구멍의 깊이에 대하여 배리어층의 두께를 적절한 두께로 제어하는 관점에서, 유지 공정에 있어서의 전압이, 양극 산화 처리에 있어서의 전압의 5% 이상 25% 이하인 것이 바람직하고, 5% 이상 20% 이하인 것이 보다 바람직하다.

또, 면내 균일성이 보다 향상되는 이유에서, 유지 공정에 있어서의 유지 시간의 합계가, 5분 이상 20분 이하인 것이 바람직하고, 5분 이상 15분 이하인 것이 보다 바람직하며, 5분 이상 10분 이하인 것이 더 바람직하다.

또, 유지 공정에 있어서의 유지 시간은, 통산 5분 이상이면 되지만, 연속 5분 이상인 것이 바람직하다.

또한, 유지 공정에 있어서의 전압은, 양극 산화 처리 공정에 있어서의 전압으로부터 유지 공정에 있어서의 전압까지 연속적 또는 단계적으로 강하시켜 설정해도 되지만, 면내 균일성이 더 향상되는 이유에서, 양극 산화 처리 공정의 종료 후, 1초 이내에, 상술한 유지 전압의 95% 이상 105% 이하의 전압으로 설정하는 것이 바람직하다.

상술한 유지 공정은, 예를 들면, 상술한 양극 산화 처리 공정의 종료 시에 전해 전위를 강하시킴으로써, 상술한 양극 산화 처리 공정과 연속하여 행할 수도 있다.

상술한 유지 공정은, 전해 전위 이외의 조건에 대해서는, 상술한 종래 공지의 양극 산화 처리와 동일한 전해액 및 처리 조건을 채용할 수 있다.

특히, 유지 공정과 양극 산화 처리 공정을 연속하여 실시하는 경우는, 동일한 전해액을 이용하여 처리하는 것이 바람직하다.

복수의 마이크로포어를 갖는 양극 산화막에는, 상술한 바와 같이 마이크로포어의 바닥부에 배리어층(도시하지 않음)이 존재한다. 이 배리어층을 제거하는 배리어층 제거 공정을 갖는다.

〔배리어층 제거 공정〕

배리어층 제거 공정은, 예를 들면, 알루미늄보다 수소 과전압이 높은 금속 M1의 이온을 포함하는 알칼리 수용액을 이용하여, 양극 산화막의 배리어층을 제거하는 공정이다.

상술한 배리어층 제거 공정에 의하여, 배리어층이 제거되며, 또한, 마이크로포어의 바닥부에, 금속 M1로 이루어지는 도전체층이 형성되게 된다.

여기에서, 수소 과전압(hydrogen overvoltage)이란, 수소가 발생하는 데 필요한 전압을 말하고, 예를 들면, 알루미늄(Al)의 수소 과전압은 -1.66V이다(일본 화학회지, 1982, (8), p1305-1313). 또한, 알루미늄보다 수소 과전압이 높은 금속 M1의 예 및 그 수소 과전압의 값을 이하에 나타낸다.

<금속 M1 및 수소(1N H₂SO₄) 과전압>

·백금(Pt): 0.00V

·금(Au): 0.02V

·은(Ag): 0.08V

·니켈(Ni): 0.21V

·구리(Cu): 0.23V

·주석(Sn): 0.53V

·아연(Zn): 0.70V

미세 구멍(13)은, 마이크로포어를 확경(擴徑)하고, 또한 배리어층을 제거하여 형성할 수도 있다. 이 경우, 마이크로포어의 확경에는, 포어 와이드 처리가 이용된다. 포어 와이드 처리는, 양극 산화막을, 산 수용액 또는 알칼리 수용액에 침지시킴으로써, 양극 산화막을 용해시켜, 마이크로포어의 구멍 직경을 확대하는 처리이다. 포어 와이드 처리에는, 황산, 인산, 질산, 염산 등의 무기산 또는 이들의 혼합물의 수용액, 또는 수산화 나트륨, 수산화 칼륨 및 수산화 리튬 등의 수용액을 이용할 수 있다.

또한, 포어 와이드 처리에서도, 마이크로포어의 바닥부의 배리어층을 제거할 수 있고, 포어 와이드 처리에 있어서 수산화 나트륨 수용액을 이용함으로써, 마이크로포어가 확경되며, 또한 배리어층이 제거된다.

〔금속 충전 공정〕

<금속 충전 공정에 이용되는 금속>

금속 충전 공정에 있어서, 도체를 형성하기 위하여, 상술한 미세 구멍(13)의 내부에 도전체로서 충전되는 금속, 및 금속층을 구성하는 금속은, 전기 저항률이 10³Ω·cm 이하인 재료인 것이 바람직하다. 상술한 금속의 구체예로서는, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 니켈(Ni), 및 아연(Zn)이 적합하게 예시된다.

또한, 도전체로서는, 전기 전도성, 및 도금법에 의한 형성의 관점에서, 구리(Cu), 금(Au), 알루미늄(Al), 니켈(Ni)이 바람직하고, 구리(Cu), 금(Au)이 보다 바람직하며, 구리(Cu)가 더 바람직하다.

<도금법>

미세 구멍의 내부에 금속을 충전하는 도금법으로서는, 상술한 본 발명의 도금액을 이용하는 방법이면 특별히 한정되지 않지만, 예를 들면, 전해 도금법 또는 무전해 도금법을 이용할 수 있다.

여기에서, 착색 등에 이용되는 종래 공지의 전해 도금법에서는, 선택적으로 구멍 내에 금속을 고(高)애스펙트비로 석출(성장)시키는 것은 곤란하다. 이것은, 석출 금속이 구멍 내에서 소비되고 일정 시간 이상 전해를 행해도 도금이 성장하지 않기 때문이라고 생각된다.

그 때문에, 전해 도금법에 의하여 금속을 충전하는 경우는, 펄스 전해 또는 정전위 전해 시에 휴지 시간을 마련할 필요가 있다. 휴지 시간은, 10초 이상 필요하며, 30~60초인 것이 바람직하다.

또, 전해액의 교반을 촉진하기 위하여, 초음파를 가하는 것도 바람직하다.

또한, 전해 전압은, 통상 20V 이하이며 바람직하게는 10V 이하이지만, 사용하는 전해액에 있어서의 목적 금속의 석출 전위를 미리 측정하고, 그 전위 +1V 이내에서 정전위 전해를 행하는 것이 바람직하다. 또한, 정전위 전해를 행할 때에는, 사이클릭 볼탐메트리를 병용할 수 있는 것이 바람직하고, Solartron사, BAS 주식회사, 호쿠토 덴코 주식회사, IVIUM사 등의 포텐시오 스탯 장치를 이용할 수 있다.

〔기판 제거 공정〕

기판 제거 공정은, 금속 충전 공정 후에, 상술한 알루미늄 기판을 제거하는 공정이다. 알루미늄 기판을 제거하는 방법은 특별히 한정되지 않고, 예를 들면, 용해에 의하여 제거하는 방법 등을 적합하게 들 수 있다.

<알루미늄 기판의 용해>

상술한 알루미늄 기판의 용해는, 양극 산화막을 용해하기 어렵고, 알루미늄을 용해하기 쉬운 처리액을 이용하는 것이 바람직하다.

이와 같은 처리액은, 알루미늄에 대한 용해 속도가, 1μm/분 이상인 것이 바람직하고, 3μm/분 이상인 것이 보다 바람직하며, 5μm/분 이상인 것이 더 바람직하다. 동일하게, 양극 산화막에 대한 용해 속도가, 0.1nm/분 이하가 되는 것이 바람직하고, 0.05nm/분 이하가 되는 것이 보다 바람직하며, 0.01nm/분 이하가 되는 것이 더 바람직하다.

구체적으로는, 알루미늄보다 이온화 경향이 낮은 금속 화합물을 적어도 1종 포함하고, 또한, pH(수소 이온 지수)가 4 이하 또는 8 이상이 되는 처리액인 것이 바람직하며, 그 pH가 3 이하 또는 9 이상인 것이 보다 바람직하고, 2 이하 또는 10 이상인 것이 더 바람직하다.

알루미늄을 용해하는 처리액으로서는, 산 또는 알칼리 수용액을 베이스로 하고, 예를 들면, 망가니즈, 아연, 크로뮴, 철, 카드뮴, 코발트, 니켈, 주석, 납, 안티모니, 비스무트, 구리, 수은, 은, 팔라듐, 백금, 금의 화합물(예를 들면, 염화 백금산), 이들의 불화물, 이들의 염화물 등을 배합한 것인 것이 바람직하다.

그중에서도, 산 수용액 베이스가 바람직하고, 염화물을 블렌딩하는 것이 바람직하다.

특히, 염산 수용액에 염화 수은을 블렌딩한 처리액(염산/염화 수은), 염산 수용액에 염화 구리를 블렌딩한 처리액(염산/염화 구리)이, 처리 래티튜드의 관점에서 바람직하다.

또한, 알루미늄을 용해하는 처리액의 조성은, 특별히 한정되는 것은 아니고, 예를 들면, 브로민/메탄올 혼합물, 브로민/에탄올 혼합물, 및 왕수(王水) 등을 이용할 수 있다.

또, 알루미늄을 용해하는 처리액의 산 또는 알칼리 농도는, 0.01~10mol/L가 바람직하고, 0.05~5mol/L가 보다 바람직하다.

또한, 알루미늄을 용해하는 처리액을 이용한 처리 온도는, -10℃~80℃가 바람직하고, 0℃~60℃가 바람직하다.

또, 상술한 알루미늄 기판의 용해는, 상술한 도금 공정 후의 알루미늄 기판을 상술한 처리액에 접촉시킴으로써 행한다. 접촉시키는 방법은, 특별히 한정되지 않고, 예를 들면, 침지법, 스프레이법을 들 수 있다. 그중에서도, 침지법이 바람직하다. 이때의 접촉 시간으로서는, 10초~5시간이 바람직하고, 1분~3시간이 보다 바람직하다.

또한, 절연막(12)에, 예를 들면, 지지체를 마련해도 된다. 지지체는 절연막(12)과 동일한 외형상인 것이 바람직하다. 지지체를 장착함으로써, 취급성이 증가한다.

〔돌출 공정〕

상술한 절연막(12)의 일부 제거에는, 예를 들면, 도체(14)를 구성하는 금속을 용해하지 않고, 절연막(12), 즉, 산화 알루미늄(Al₂O₃)을 용해하는 산 수용액 또는 알칼리 수용액이 이용된다. 상술한 산 수용액 또는 알칼리 수용액을, 금속이 충전된 미세 구멍(13)을 갖는 절연막(12)에 접촉시킴으로써, 절연막(12)을 일부 제거한다. 상술한 산 수용액 또는 알칼리 수용액을 절연막(12)에 접촉시키는 방법은, 특별히 한정되지 않고, 예를 들면, 침지법 및 스프레이법을 들 수 있다. 그중에서도 침지법이 바람직하다.

산 수용액을 이용하는 경우는, 황산, 인산, 질산 및 염산 등의 무기산 또는 이들의 혼합물의 수용액을 이용하는 것이 바람직하다. 그중에서도 크로뮴산을 함유하지 않는 수용액이 안전성이 우수한 점에서 바람직하다. 산 수용액의 농도는 1~10질량%인 것이 바람직하다. 산 수용액의 온도는, 25~60℃인 것이 바람직하다.

또, 알칼리 수용액을 이용하는 경우는, 수산화 나트륨, 수산화 칼륨 및 수산화 리튬으로 이루어지는 군으로부터 선택되는 적어도 하나의 알칼리의 수용액을 이용하는 것이 바람직하다. 알칼리 수용액의 농도는 0.1~5질량%인 것이 바람직하다. 알칼리 수용액의 온도는, 20~35℃인 것이 바람직하다.

구체적으로는, 예를 들면, 50g/L, 40℃의 인산 수용액, 0.5g/L, 30℃의 수산화 나트륨 수용액 또는 0.5g/L, 30℃의 수산화 칼륨 수용액이 적합하게 이용된다.

산 수용액 또는 알칼리 수용액에 대한 침지 시간은, 8~120분인 것이 바람직하고, 10~90분인 것이 보다 바람직하며, 15~60분인 것이 더 바람직하다. 여기에서, 침지 시간은, 단시간의 침지 처리를 반복한 경우에는, 각 침지 시간의 합계를 말한다. 또한, 각 침지 처리 동안에는, 세정 처리를 실시해도 된다.

또, 금속(35), 즉, 도체(14)를 절연막(12)의 표면(12a) 또는 이면(12b)보다 돌출시키는 정도이지만, 도체(14)를 절연막(12)의 표면(12a) 또는 이면(12b)보다 10nm~1000nm 돌출시키는 것이 바람직하고, 50nm~500nm 돌출시키는 것이 보다 바람직하다. 즉, 돌출부(14a)의 표면(12a)으로부터의 돌출량, 돌출부(14b)의 이면(12b)으로부터의 도체(14)의 돌출량은, 각각 10nm~1000nm가 바람직하고, 보다 바람직하게는 50nm~500nm이다.

도체(14)의 돌출부(14a, 14b)의 높이는, 구조체(10)의 단면을 전해 방출형 주사형 전자 현미경에 의하여 2만배의 배율로 관찰하여, 도체의 돌출부의 높이를 10점에서 측정한 평균값을 말한다.

도체(14)의 돌출부의 높이를 엄밀하게 제어하는 경우는, 미세 구멍(13)의 내부에, 금속 등의 도전성 물질을 충전한 후, 절연막(12)과, 금속 등의 도전성 물질의 단부를 동일 평면상이 되도록 가공한 후, 양극 산화막을 선택적으로 제거하는 것이 바람직하다.

또, 상술한 금속의 충전 후, 또는 돌출 공정 후에, 금속의 충전에 따라 발생한 도체(14) 내의 왜곡을 경감할 목적으로, 가열 처리를 실시할 수 있다.

가열 처리는, 금속의 산화를 억제하는 관점에서 환원성 분위기에서 실시하는 것이 바람직하고, 구체적으로는, 산소 농도가 20Pa 이하에서 행하는 것이 바람직하며, 진공하에서 행하는 것이 보다 바람직하다. 여기에서, 진공이란, 대기보다, 기체 밀도 및 기압 중, 적어도 일방이 낮은 공간의 상태를 말한다.

또, 가열 처리는, 교정의 목적으로, 절연막(12)에 응력을 가하면서 행하는 것이 바람직하다.

[접합체의 제조 방법]

본 발명의 다른 양태는, 도전성을 갖는 도전부를 갖는 도전 부재와, 상술한 구조체를, 도전부에 구조체의 도체를 접촉시켜 접합하는 접합 공정을 하는, 접합체의 제조 방법을 제공하는 것이다.

접합체의 제조 방법으로서, 도 10에 나타내는 이방 도전성 부재(45)를 갖는 적층 디바이스(40)의 제조 방법에 대하여 설명한다.

도 12 및 도 13은 본 발명의 실시형태의 접합체의 제조 방법의 일례를 공정순으로 나타내는 모식적 단면도이다. 도 12 및 도 13에 있어서, 도 10 및 도 11에 나타내는 적층 디바이스(40) 및 반도체 소자(42, 44)와 동일 구성물에는 동일 부호를 붙여 그 상세한 설명은 생략한다.

또한, 도 12 및 도 13에 나타내는 적층 디바이스(40)의 제조 방법은, 칩 온 칩에 관한 것이다.

이방 도전성 부재(45)를 갖는 적층 디바이스(40)의 제조 시에 있어서, 먼저, 도 12에 나타내는 반도체 소자(42), 반도체 소자(44) 및 이방 도전성 부재(45)를 준비한다. 반도체 소자(42)는, 예를 들면, 반도체 소자부(50)에, 외부와의 신호의 교환, 또는 전압 혹은 전류의 수수를 행하기 위한 전극(52)이 복수 마련된 것이다. 각 전극(52)은 절연층(54)에 의하여 전기적으로 절연되어 있다. 전극(52)은, 예를 들면, 절연층(54)의 표면(54a)보다 돌출되어 있다.

반도체 소자(44)는, 반도체 소자(42)와 동일한 구성이다. 반도체 소자(44)는, 예를 들면, 인터포저 기판(51)에, 외부와의 신호의 교환, 또는 전압 혹은 전류의 수수를 행하기 위한 전극(53)이 복수 마련된 것이다. 각 전극(53)은 절연층(55)에 의하여 전기적으로 절연되어 있다. 전극(53)은, 예를 들면, 절연층(55)의 표면(55a)보다 돌출되어 있다. 인터포저 기판(51)은, 예를 들면, 인출 배선층을 갖고 있고, 또, 전극(53)에 의하여, 적층 디바이스(40)는, 외부와 전기적으로 접속된다.

이방 도전성 부재(45)는, 도체(14)를 복수 구비하고, 도체(14)는 절연막(12)의 표면(12a)으로부터 돌출되는 돌출부(14a)와, 이면(12b)으로부터 돌출되는 돌출부(14b)를 갖는다. 또한, 수지층(20)이, 절연막(12)의 표면(12a) 및 이면(12b)에 각각 부분적으로 마련되어 있다. 또한, 이방 도전성 부재(45)는, 상술한 구조체(10)와 동일한 구성이기 때문에, 그 상세한 설명은 생략한다.

도 12에 나타내는 바와 같이, 이방 도전성 부재(45)를 사이에 두고, 반도체 소자(42)와 반도체 소자(44)를, 전극(53)과 전극(52)을 대향하여 배치한다.

이때, 반도체 소자(42, 44)와 이방 도전성 부재(45)에, 각각 마련된 얼라인먼트 마크(도시하지 않음)를 이용하여 위치 맞춤되어 있다.

또한, 얼라인먼트 마크를 이용한 위치 맞춤은, 예를 들면, 얼라인먼트 마크의 화상 또는 반사상을 취득하고, 얼라인먼트 마크의 위치 정보를 구할 수 있으면, 특별히 한정되는 것은 아니며, 공지의 위치 맞춤의 수법을 적절히 이용 가능하다.

다음으로, 반도체 소자(42)와 이방 도전성 부재(45)와 반도체 소자(44)를 접근시키고, 도 13에 나타내는 바와 같이 반도체 소자(42)와 이방 도전성 부재(45)와 반도체 소자(44)를 적층하며, 반도체 소자(42)와 이방 도전성 부재(45)와 반도체 소자(44)를 위치 맞춤한 상태에서, 반도체 소자(42)와 이방 도전성 부재(45)와 반도체 소자(44)를 접합한다. 이로써, 반도체 소자(42)와 이방 도전성 부재(45)와 반도체 소자(44)가 접합되어, 적층 디바이스(40)를 얻을 수 있다.

이와 같이, 도전성을 갖는 도전부를 갖는 도전 부재와, 구조체를, 도전부에 구조체의 도체를 접촉시켜 접합하는 접합 공정을 거쳐 접합체를 얻을 수 있다.

또한, 이방 도전성 부재(45)에서는, 수지층(20)이, 절연막(12)의 표면(12a) 및 이면(12b)에 각각 부분적으로 마련되어 있다. 이 때문에, 이방 도전성 부재(45)를 반송할 때에 대전이 억제되어, 핸들링이 용이해지고, 반도체 소자(42)와 반도체 소자(44)의 사이에, 이방 도전성 부재(45)를 용이하게 배치할 수 있다.

또, 접합 시에, 수지층(20)이 부분적으로 마련되어 있기 때문에, 접합에 필요로 하는 힘을 작게 할 수 있다.

[적층 디바이스의 제조 방법의 일례]

다음으로, 구조체를 이용한 디바이스의 제조 방법의 일례에 대하여, 상술한 도 10에 나타내는 적층 디바이스(40)를 예로 하여 설명한다.

구조체를 이용한 적층 디바이스의 제조 방법의 일례는, 칩 온 웨이퍼에 관한 것이다.

도 14~도 16은 본 발명의 실시형태의 구조체를 이용한 적층 디바이스의 제조 방법의 일례를 공정순으로 나타내는 모식도이다.

구조체를 이용한 적층 디바이스의 제조 방법의 일례에 있어서, 제1 반도체 웨이퍼(60)의 표면(60a)에 복수의 소자 영역(도시하지 않음)이 있고, 각 소자 영역에 대하여 이방 도전성 부재(45)가 마련되어 있다.

다음으로, 제1 반도체 웨이퍼(60)의 c를 향하여 반도체 소자(44)를 배치한다. 반도체 소자(44)는 전극(도시하지 않음)을 갖는다.

다음으로, 반도체 소자(44)의 얼라인먼트 마크와, 제1 반도체 웨이퍼(60)의 얼라인먼트 마크를 이용하여, 제1 반도체 웨이퍼(60)에 대하여, 반도체 소자(44)의 위치 맞춤을 행한다.

또한, 위치 맞춤에 대해서는, 제1 반도체 웨이퍼(60)의 얼라인먼트 마크의 화상 또는 반사상과, 반도체 소자(44)의 얼라인먼트 마크의 화상 또는 반사상에 대하여, 디지털 화상 데이터를 얻을 수 있으면, 그 구성은 특별히 한정되는 것은 아니고, 공지의 촬상 장치를 적절히 이용 가능하다.

다음으로, 반도체 소자(44)를, 제1 반도체 웨이퍼(60)의 소자 영역에 마련된 이방 도전성 부재(45) 상에 재치하고, 예를 들면, 미리 정해진 압력을 가하며, 미리 정해진 온도로 가열하고, 미리 정해진 시간 유지하여 가접합한다. 이것을 모든 반도체 소자(44)에 대하여 행하고, 도 15에 나타내는 바와 같이, 모든 반도체 소자(44)를 제1 반도체 웨이퍼(60)의 소자 영역에 가접합한다.

가접합은, 예를 들면, 부분적으로 마련된 수지층(20)(도 1 참조)이 이용된다. 그러나, 수지층(20)(도 1 참조)을 이용하는 것에 한정되는 것은 아니다. 예를 들면, 밀봉 수지 등을 디스펜서 등으로 제1 반도체 웨이퍼(60)의 이방 도전성 부재(45) 상에 공급하여, 반도체 소자(44)를 제1 반도체 웨이퍼(60)의 소자 영역에 가접합해도 되고, 제1 반도체 웨이퍼(60) 상에, 사전에 공급한 절연성 수지 필름(NCF(Non-conductive Film))을 사용하여 반도체 소자(44)를 소자 영역에 가접합해도 된다.

다음으로, 모든 반도체 소자(44)를 제1 반도체 웨이퍼(60)의 소자 영역에 가접합한 상태에서, 반도체 소자(44)에 대하여, 미리 정해진 압력을 가하고, 미리 정해진 온도로 가열하며, 미리 정해진 시간 유지하고, 복수의 반도체 소자(44)를 모두 일괄하여, 제1 반도체 웨이퍼(60)의 소자 영역에 이방 도전성 부재(45)를 개재하여 접합한다. 이 접합은 본접합이라고 불리는 것이다. 이로써, 반도체 소자(44)의 단자(도시하지 않음)가 제1 반도체 웨이퍼(60)의 이방 도전성 부재(45)에 접합된다. 본접합 시에는, 수지층(20)(도 1 참조)이 부분적으로 마련되어 있기 때문에, 접합에 필요로 하는 힘을 작게 할 수 있다. 본접합이, 반도체 소자(44)의 전극과, 이방 도전성 부재(45), 즉, 구조체(10)를, 반도체 소자(44)의 전극에 구조체의 도체를 접촉시켜 접합하는 접합 공정에 상당한다.

다음으로, 도 16에 나타내는 바와 같이, 반도체 소자(44)가 접합된 제1 반도체 웨이퍼(60)를, 소자 영역마다, 다이싱 또는 레이저 스크라이빙 등에 의하여 개편화(個片化)한다. 이로써, 반도체 소자(42)와 반도체 소자(44)가 접합된 적층 디바이스(40)를 얻을 수 있다.

또한, 가접합할 때에, 가접합 강도가 약하면, 반송 공정 등 및 접합할 때까지의 공정에서 위치 어긋남이 발생해 버리기 때문에, 가접합 강도는 중요해진다.

또, 가접합 공정에 있어서의 온도 조건 및 가압 조건은, 특별히 한정되는 것은 아니고, 후술하는 온도 조건 및 가압 조건이 예시된다.

본접합에 있어서의 온도 조건 및 가압 조건은, 특별히 한정되는 것은 아니다. 적절한 조건에서 본접합을 행함으로써, 수지층이, 반도체 소자(44)의 전극 간에 유동하여, 접합부에 잔존하기 어려워진다. 상술한 바와 같이 본접합에서는, 복수의 반도체 소자(44)의 접합을 일괄하여 햄함으로써, 택트 타임을 저감시킬 수 있어, 생산성을 높일 수 있다.

또한, 도 11에 나타내는 구성의 적층 디바이스(40)도, 상술한 바와 같이 하여 제조할 수 있다. 또, 도 10 및 도 11에 나타내는 적층 디바이스(40)는, 모두 웨이퍼 온 웨이퍼를 이용한 제조 방법에서도 제조할 수 있다.

또한, 상술한 반도체 소자(42), 반도체 소자(44) 및 반도체 소자(46)는, 소자 영역(도시하지 않음)을 갖는다. 소자 영역에 대해서는 상술한 바와 같다. 상술한 바와 같이 소자 영역은 소자 구성 회로 등이 형성되어 있고, 반도체 소자에는, 예를 들면, 재배선층(도시하지 않음)이 마련되어 있다.

적층 디바이스에서는, 예를 들면, 논리 회로를 갖는 반도체 소자와, 메모리 회로를 갖는 반도체 소자의 조합으로 할 수 있다. 또, 반도체 소자를 모두 메모리 회로를 갖는 것으로 해도 되고, 또, 모두 논리 회로를 갖는 것으로 해도 된다. 또, 적층 디바이스(40)에 있어서의 반도체 소자의 조합으로서는, 센서, 액추에이터 및 안테나 등과, 메모리 회로와 논리 회로의 조합이어도 되고, 적층 디바이스(40)의 용도 등에 따라 적절히 결정되는 것이다.

〔구조체의 접합 대상물〕

구조체의 접합 대상물은, 상술한 바와 같이 반도체 소자를 예시했지만, 예를 들면, 전극 또는 소자 영역을 갖는 것이다. 전극을 갖는 것으로서는, 예를 들면, 단체(單體)로 특정 기능을 발휘하는 반도체 소자 등이 예시되지만, 복수의 것이 모여 특정 기능을 발휘하는 것도 포함된다. 나아가서는, 배선 부재 등의 전기 신호를 전달하기만 하는 것도 포함되고, 프린트 배선판 등도 전극을 갖는 것에 포함된다.

소자 영역이란, 전자 소자로서 기능하기 위한 각종 소자 구성 회로 등이 형성된 영역이다. 소자 영역에는, 예를 들면, 플래시 메모리 등과 같은 메모리 회로, 마이크로프로세서 및 FPGA(field-programmable gate array) 등과 같은 논리 회로가 형성된 영역, 무선 태그 등의 통신 모듈 및 배선이 형성된 영역이다. 소자 영역에는, 이것 이외에 MEMS(Micro Electro Mechanical Systems)가 형성되어도 된다. MEMS로서는, 예를 들면, 센서, 액추에이터 및 안테나 등을 들 수 있다. 센서에는, 예를 들면, 가속도, 소리, 및 광 등의 각종 센서가 포함된다.

상술한 바와 같이, 소자 영역은 소자 구성 회로 등이 형성되어 있고, 반도체 칩을 외부와 전기적으로 접속하기 위하여 전극(도시하지 않음)이 마련되어 있다. 소자 영역은 전극이 형성된 전극 영역을 갖는다. 또한, 소자 영역의 전극이란, 예를 들면, Cu 포스트이다. 전극 영역이란, 기본적으로는, 형성된 모든 전극을 포함하는 영역이다. 그러나, 전극이 이산(離散)하여 마련되어 있으면, 각 전극이 마련되어 있는 영역도 전극 영역이라고 한다.

구조체의 형태로서는, 반도체 칩과 같이 개편화된 것이어도 되고, 반도체 웨이퍼와 같은 형태여도 되며, 배선층의 형태여도 된다.

또, 구조체는, 접합 대상물과 접합되지만, 접합 대상물은, 상술한 반도체 소자 등에 특별히 한정되는 것은 아니고, 예를 들면, 웨이퍼 상태의 반도체 소자, 칩 상태의 반도체 소자, 프린트 배선판, 및 히트싱크 등이 접합 대상물이 된다.

〔반도체 소자〕

상술한 반도체 소자(42), 반도체 소자(44) 및 반도체 소자(46)는, 상술한 것 이외에, 예를 들면, 로직 LSI(Large Scale Integration)(예를 들면, ASIC(Application Specific Integrated Circuit), FPGA(Field Programmable Gate Array), ASSP(Application Specific Standard Product) 등), 마이크로 프로세서(예를 들면, CPU(Central Processing Unit), GPU(Graphics Processing Unit) 등), 메모리(예를 들면, DRAM(Dynamic Random Access Memory), HMC(Hybrid Memory Cube), MRAM(MagneticRAM: 자기 메모리)과 PCM(Phase-Change Memory: 상변화 메모리), ReRAM(Resistive RAM: 저항 변화형 메모리), FeRAM(Ferroelectric RAM: 강유전체 메모리), 플래시 메모리(NAND(Not AND) 플래시) 등), LED(Light Emitting Diode)(예를 들면, 휴대단말의 마이크로 플래시, 차재용, 프로젝터 광원, LCD 백 라이트, 일반 조명 등), 파워·디바이스, 아날로그 IC(Integrated Circuit)(예를 들면, DC(Direct Current)-DC(Direct Current) 컨버터, 절연 게이트 바이폴라 트랜지스터(IGBT) 등), MEMS(Micro Electro Mechanical Systems)(예를 들면, 가속도 센서, 압력센서, 진동자, 자이로 센서 등), 와이어리스(예를 들면, GPS(Global Positioning System), FM(Frequency Modulation), NFC(Nearfieldcommunication), RFEM(RF Expansion Module), MMIC(Monolithic Microwave Integrated Circuit), WLAN(WirelessLocalAreaNetwork) 등), 디스크리트 소자, BSI(Back Side Illumination), CIS(Contact Image Sensor), 카메라 모듈, CMOS(Complementary Metal Oxide Semiconductor), Passive 디바이스, SAW(Surface Acoustic Wave) 필터, RF(Radio Frequency) 필터, RFIPD(Radio Frequency Integrated Passive Devices), BB(Broadband) 등을 들 수 있다.

반도체 소자는, 예를 들면, 하나로 완결된 것이며, 반도체 소자 단체로, 회로 또는 센서 등의 특정 기능을 발휘하는 것이다. 반도체 소자는, 인터포저 기능을 갖는 것이어도 된다. 또, 예를 들면, 인터포저 기능을 갖는 디바이스 상에, 논리 회로를 갖는 논리 칩, 및 메모리 칩 등의 복수의 디바이스를 적층하는 것도 가능하다. 또, 이 경우, 각각의 디바이스마다 전극 사이즈가 상이해도 접합할 수 있다.

또한, 적층 디바이스로서는, 하나의 반도체 소자에 복수의 반도체 소자를 접합하는 형태인 1 대 복수의 형태에 한정되는 것은 아니고, 복수의 반도체 소자와 복수의 반도체 소자를 접합하는 형태인 복수 대 복수의 형태여도 된다.

본 발명은, 기본적으로 이상과 같이 구성되는 것이다. 이상, 도금액, 구조체, 구조체의 제조 방법, 접합체의 제조 방법 및 디바이스의 제조 방법에 대하여 상세하게 설명했지만, 본 발명은 상술한 실시형태에 한정되지 않고, 본 발명의 주지를 벗어나지 않는 범위에 있어서, 다양한 개량 또는 변경을 해도 되는 것은 물론이다.

실시예

이하에 실시예를 나타내 본 발명을 구체적으로 설명한다. 단, 본 발명은 이들에 한정되지 않는다.

[실시예 1]

<알루미늄 기판의 제작>

Si: 0.06질량%, Fe: 0.30질량%, Cu: 0.005질량%, Mn: 0.001질량%, Mg: 0.001질량%, Zn: 0.001질량%, Ti: 0.03질량%를 함유하고, 잔부는 Al과 불가피적 불순물의 알루미늄 합금을 이용하여 용탕을 조제하며, 용탕 처리 및 여과를 행한 후에, 두께 500mm, 폭 1200mm의 주괴(鑄塊)를 DC(Direct Chill) 주조법으로 제작했다.

이어서, 표면을 평균 10mm의 두께로 면삭기에 의하여 연삭한 후, 550℃에서, 약 5시간 균열(均熱) 유지하고, 온도 400℃로 내려갔을 때, 열간 압연기를 이용하여 두께 2.7mm의 압연판으로 했다.

또한, 연속 소둔기(燒鈍機)를 이용하여 열처리를 500℃에서 행한 후, 냉간 압연으로, 두께 1.0mm로 마무리하여, JIS 1050재의 알루미늄 기판을 얻었다.

이 알루미늄 기판을 폭 1030mm로 한 후, 이하에 나타내는 각 처리를 실시했다.

<전해 연마 처리>

상기 알루미늄 기판에 대하여, 이하 조성의 전해 연마액을 이용하여, 전압 25V, 액온도 65℃, 액유속 3.0m/min의 조건에서 전해 연마 처리를 실시했다.

음극은 카본 전극으로 하고, 전원은, GP0110-30R(주식회사 다카사고 세이사쿠쇼제)을 이용했다. 또, 전해액의 유속은 와류식 플로 모니터 FLM22-10PCW(애즈원 주식회사제)를 이용하여 계측했다.

(전해 연마액 조성)

·85질량% 인산(와코 준야쿠사제 시약) 660mL

·순수 160mL

·황산 150mL

·에틸렌글라이콜 30mL

<양극 산화 처리 공정>

이어서, 전해 연마 처리 후의 알루미늄 기판에, 일본 공개특허공보 2007-204802호에 기재된 수순에 따라 자기 규칙화법에 의한 양극 산화 처리를 실시했다.

전해 연마 처리 후의 알루미늄 기판에, 0.50mol/L 옥살산의 전해액으로, 전압 40V, 액온도 16℃, 액유속 3.0m/min의 조건에서, 5시간의 프리 양극 산화 처리를 실시했다.

그 후, 프리 양극 산화 처리 후의 알루미늄 기판을, 0.2mol/L 무수 크로뮴산, 0.6mol/L 인산의 혼합 수용액(액온: 50℃)에 12시간 침지시키는 탈막 처리를 실시했다.

그 후, 0.50mol/L 옥살산의 전해액으로, 전압 40V, 액온도 16℃, 액유속 3.0m/min의 조건에서 재(再)양극 산화 처리를 실시하여, 막두께 30μm의 양극 산화막을 얻었다.

또한, 프리 양극 산화 처리 및 재양극 산화 처리는, 모두 음극은 스테인리스 전극으로 하고, 전원은 GP0110-30R(주식회사 다카사고 세이사쿠쇼제)을 이용했다. 또, 냉각 장치에는 NeoCool BD36(야마토 가가쿠 주식회사제), 교반 가온 장치에는 페어스터러 PS-100(EYELA 도쿄 리카 기카이 주식회사제)을 이용했다. 또한, 전해액의 유속은 와류식 플로 모니터 FLM22-10PCW(애즈원 주식회사제)를 이용하여 계측했다.

<배리어층 제거 공정>

이어서, 양극 산화 처리 공정 후에, 수산화 나트륨 수용액(50g/L)에 산화 아연을 2000ppm이 되도록 용해한 알칼리 수용액을 이용하여, 30℃에서 150초간 침지시키는 에칭 처리를 실시하여, 양극 산화막의 마이크로포어의 바닥부에 있는 배리어층을 제거하고, 또한, 노출된 알루미늄 기판의 표면에 동시에 아연을 석출시켰다.

또, 배리어층 제거 공정 후의 양극 산화막의 평균 두께(즉, 마이크로포어에 의한 관통 구멍의 평균 깊이)는 30μm였다. 또한, 마이크로포어의 평균 개구 직경이 60nm이기 때문에, 애스펙트비(평균 깊이/평균 개구 직경)는, 500이었다.

<금속 충전 공정>

이어서, 알루미늄 기판을 음극으로 하고, 백금을 양극으로 하여 전해 도금 처리를 실시했다.

구체적으로는, 이하에 나타내는 조성의 구리 도금액을 사용하여, 정전류 전해를 실시함으로써, 마이크로포어의 내부에 구리가 충전된 금속 충전 구조체를 제작했다.

여기에서, 정전류 전해는, 주식회사 야마모토 멧키 시켄키사제의 도금 장치를 이용하고, 호쿠토 덴코 주식회사제의 전원(HZ-3000)을 이용하여, 도금액 중에서 사이클릭 볼타메트리를 행하여 석출 전위를 확인한 후에, 이하에 나타내는 조건에서 처리를 실시했다.

(구리 도금액 조성 및 조건)

·황산 구리 100g/L

·황산 50g/L

·염산 15g/L

·3-머캅토-1-프로페인설폰산 나트륨(MPS) 50mg/L

·온도 25℃

·전류 밀도 10A/dm²

[실시예 2]

금속 충전 공정에 있어서 구리 도금액 조성에 있어서의 MPS의 함유량을 10mg/L로 한 것 이외에는, 실시예 1과 동일한 방법으로 금속 충전 구조체를 제작했다.

[실시예 3]

금속 충전 공정에 있어서 구리 도금액 조성에 있어서의 MPS의 함유량을 3mg/L로 한 것 이외에는, 실시예 1과 동일한 방법으로 금속 충전 구조체를 제작했다.

[실시예 4]

금속 충전 공정에 있어서 구리 도금액 조성에 있어서의 MPS를 2-머캅토-5-벤즈이미다졸설폰산 나트륨으로 변경한 것 이외에는, 실시예 1과 동일한 방법으로 금속 충전 구조체를 제작했다.

[실시예 5]

금속 충전 공정에 있어서 구리 도금액 조성에 있어서의 MPS를 3-머캅토-1,2-프로페인다이올로 변경한 것 이외에는, 실시예 1과 동일한 방법으로 금속 충전 구조체를 제작했다.

[실시예 6]

금속 충전 공정에 있어서 구리 도금액 조성에 있어서, 3,3'-다이싸이오비스(프로페인설폰산 나트륨)를 50mg/L 추가한 것 이외에는, 실시예 1과 동일한 방법으로 금속 충전 구조체를 제작했다.

[실시예 7]

금속 충전 공정에 있어서 구리 도금액 조성에 있어서의 MPS의 함유량을 300mg/L로 한 것 이외에는, 실시예 1과 동일한 방법으로 금속 충전 구조체를 제작했다.

[실시예 8]

금속 충전 공정에 있어서 구리 도금액 조성에 있어서의 MPS의 함유량을 500mg/L로 한 것 이외에는, 실시예 1과 동일한 방법으로 금속 충전 구조체를 제작했다.

[실시예 9]

금속 충전 공정에 있어서 구리 도금액 조성에 있어서의 MPS의 함유량을 1000mg/L로 한 것 이외에는, 실시예 1과 동일한 방법으로 금속 충전 구조체를 제작했다.

[실시예 10]

금속 충전 공정에 있어서 구리 도금액 조성에 있어서의 MPS의 함유량을 0.1mg/L로 한 것 이외에는, 실시예 1과 동일한 방법으로 금속 충전 구조체를 제작했다.

[실시예 11~14]

금속 충전 공정에 있어서 구리 도금액 조성에 있어서의 MPS와 3,3'-다이싸이오비스(프로페인설폰산 나트륨)의 함유량을 하기 표 1에 나타내는 값으로 한 것 이외에는, 실시예 1과 동일한 방법으로 금속 충전 구조체를 제작했다.

[실시예 15]

양극 산화 처리 공정에 있어서, 재양극 산화 처리의 시간을 단축하고, 막두께 10μm의 양극 산화막을 형성한 것 이외에는, 실시예 1과 동일한 방법으로 금속 충전 구조체를 제작했다. 또한, 실시예 1과 동일하게, 마이크로포어의 평균 개구 직경이 60nm였기 때문에, 애스펙트비(평균 깊이/평균 개구 직경)는, 167이었다.

[실시예 16]

금속 충전 공정에서 이용한 도금액을 이하의 조성 및 조건으로 변경한 것 이외에는, 실시예 1과 동일한 방법으로 금속 충전 구조체를 제작했다.

(니켈 도금액 조성 및 조건)

·황산 니켈 300g/L

·염화 니켈 60g/L

·붕산 40g/L

·3-머캅토-1-프로페인설폰산 나트륨(MPS) 50mg/L

·온도 50℃

·전류 밀도 10A/dm²

[비교예 1]

금속 충전 공정에 있어서 구리 도금액 조성에 있어서의 MPS를 첨가하지 않는 것으로 한 것 이외에는, 실시예 1과 동일한 방법으로 금속 충전 구조체를 제작했다.

[비교예 2]

금속 충전 공정에 있어서 구리 도금액 조성에 있어서의 MPS의 함유량을 2000mg/L로 한 것 이외에는, 실시예 1과 동일한 방법으로 금속 충전 구조체를 제작했다.

[비교예 3]

금속 충전 공정에 있어서 구리 도금액 조성에 있어서의 MPS의 함유량을 0.01mg/L로 한 것 이외에는, 실시예 1과 동일한 방법으로 금속 충전 구조체를 제작했다.

[평가]

<충전 높이 편차>

실시예 1~16 및 비교예 1~3에서 제작한 금속 충전 구조체를 두께 방향에 대하여 FIB로 절삭 가공하고, 그 단면을 FE-SM로 촬영하여, 가장 충전 높이가 높은 개소와 가장 낮은 개소의 높이를 측정하여, 차분을 산출했다. 동일한 측정과 산출을 5개의 단면에서 행하여, 차분의 평균값을 충전 높이의 편차로 했다. 결과를 하기 표 1에 나타낸다.

[표 1]

표 1에 나타내는 결과로부터, 머캅토기를 갖는 화합물을 함유하지 않는 도금액을 이용한 경우는, 충전 높이의 편차가 20μm를 초과하는 것을 알 수 있었다(비교예 1).

또, 머캅토기를 갖는 화합물의 함유량이 2000mg/L이면, 충전 불량이 일어나는 것을 알 수 있었다(비교예 2).

또, 머캅토기를 갖는 화합물의 함유량이 0.01mg/L이면, 충전 높이의 편차가 20μm를 초과하는 것을 알 수 있었다(비교예 3).

이것에 대하여, 머캅토기를 갖는 화합물을 함유하는 도금액을 이용한 경우는, 충전 높이의 편차가 20μm 이하가 되는 것을 알 수 있었다(실시예 1~16).

또, 실시예 1, 4 및 5의 대비로부터, 머캅토기를 갖는 화합물이, 설폰산 또는 그 염이면, 충전 높이의 편차를 보다 억제할 수 있는 것을 알 수 있었다.

또, 실시예 1과 실시예 4의 대비로부터, 머캅토기를 갖는 화합물이, 3-머캅토-1-프로페인설폰산 나트륨이면, 충전 높이의 편차를 더 억제할 수 있는 것을 알 수 있었다.

또, 실시예 1~3 및 7~10의 대비로부터, 머캅토기를 갖는 화합물의 함유량이 0.1~1000mg/L이면, 충전 높이의 편차를 보다 억제할 수 있는 것을 알 수 있었고, 동일한 이유에서, 머캅토기를 갖는 화합물의 함유량이 1~500mg/L인 것이 보다 바람직하며, 10~400mg/L인 것이 더 바람직하고, 20~300mg/L인 것이 가장 바람직한 것을 알 수 있었다.

또, 실시예 1과 실시예 15의 대비로부터, 금속을 충전하는 관통 구멍의 애스펙트비(평균 깊이/평균 개구 직경)가 500~5000이면, 관통 구멍에 충전되는 금속의 충전 높이의 편차의 억제 효과가 보다 현저해지는 것을 알 수 있었다.

10 구조체
12 절연막
12a 표면
12b 이면
13 미세 구멍
14 도체
14a 돌출부
14b 돌출부
15 양극 산화막
20, 21, 22 수지층
20a, 22a 수지층부
20b, 22b 스페이스
30 알루미늄 기판
30a 표면
31 배리어층
32c 바닥부
32d 면
35 금속
35a 금속층
35b 금속
40 적층 디바이스
41 접합체
42, 44, 46 반도체 소자
45 이방 도전성 부재
50 반도체 소자부
51 인터포저 기판
52, 53 전극
54, 55 절연층
54a, 55a, 60a 표면
60 제1 반도체 웨이퍼
Ds 적층 방향
Dt 두께 방향
d 평균 직경
H 높이
hm 평균 두께
ht 두께
p 중심 간 거리

Claims (6)

1. 복수의 관통 구멍을 갖는 구조체의 상기 관통 구멍에 금속을 충전할 때에 사용하는 도금액으로서,
   상기 관통 구멍에 충전하는 금속의 염과, 머캅토기를 갖는 화합물을 함유하고,
   상기 머캅토기를 갖는 화합물의 함유량이, 0.01mg/L 초과 2000mg/L 미만인, 도금액.
2. 청구항 1에 있어서,
   상기 머캅토기를 갖는 화합물이, 설폰산 또는 그 염을 포함하는, 도금액.
3. 청구항 1 또는 청구항 2에 있어서,
   상기 머캅토기를 갖는 화합물의 함유량이, 0.1~1000mg/L인, 도금액.
4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
   상기 머캅토기를 갖는 화합물이, 3-머캅토-1-프로페인설폰산 나트륨을 포함하는, 도금액.
5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
   상기 복수의 관통 구멍의 개구 직경에 대한 깊이의 비율이 10 이상인, 도금액.
6. 복수의 관통 구멍을 갖는 구조체의 상기 관통 구멍에 금속을 충전하여 제작되는 금속 충전 구조체의 제조 방법으로서,
   상기 구조체의 상기 관통 구멍에 금속을 충전할 때에, 청구항 1 내지 청구항 5 중 어느 한 항에 기재된 도금액을 이용하는, 금속 충전 구조체의 제조 방법.