TWI774841B - 半導體元件的製造方法及接合構件 - Google Patents

半導體元件的製造方法及接合構件 Download PDF

Info

Publication number
TWI774841B
TWI774841B TW107131960A TW107131960A TWI774841B TW I774841 B TWI774841 B TW I774841B TW 107131960 A TW107131960 A TW 107131960A TW 107131960 A TW107131960 A TW 107131960A TW I774841 B TWI774841 B TW I774841B
Authority
TW
Taiwan
Prior art keywords
bonding
adhesive layer
semiconductor
manufacturing
electrode
Prior art date
Application number
TW107131960A
Other languages
English (en)
Other versions
TW201916128A (zh
Inventor
齋江俊之
黒岡俊次
堀田吉則
山下広祐
Original Assignee
日商富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商富士軟片股份有限公司 filed Critical 日商富士軟片股份有限公司
Publication of TW201916128A publication Critical patent/TW201916128A/zh
Application granted granted Critical
Publication of TWI774841B publication Critical patent/TWI774841B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/27602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/2761—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29286—Material of the matrix with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/3207—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明提供一種電阻小，且接合強度高的半導體元件的製造方法及接合構件。半導體元件的製造方法具有接合製程，前述製程對如下構件進行接合：接合構件，其具有電極和黏結層，且電極從黏結層露出；以及各向異性導電性構件，其具有絕緣性基材、及沿絕緣性基材的厚度方向貫通並以彼此電絕緣之狀態設置之複數個導通路。在接合製程之前具有使接合構件的電極露出之露出製程為較佳。

Description

半導體元件的製造方法及接合構件
本發明係有關一種使用各向異性導電性構件之半導體元件的製造方法、及在半導體元件的製造方法中使用之接合構件，尤其有關一種兼顧實現降低電阻和提高接合強度的半導體元件的製造方法及接合構件。
在設置於絕緣性基材上的複數個貫通孔內填充金屬等導電性物質而形成的結構體係近年來在納米技術中亦受到關註的領域之一，例如期待作為各向異性導電性構件的用途。
由於各向異性導電性構件僅藉由插入到半導體元件等電子部件與電路基板之間並加壓就可實現電子部件與電路基板之間的電連接，因此廣泛用作半導體元件等電子部件等的電連接構件及進行功能檢查時的檢查用連接器等。
尤其，半導體元件等電子部件的小型化顯著。在如習之打線接合般直接連接配線基板之方式、倒裝晶片接合及壓熱接合等中，無法充分保障電子部件的電連接的穩定性，因此各向異性導電性構件作為電子連接構件受到關註。
專利文獻1中記載有一種各向異性導電性構件，前述各向異性導電性構件具備：複數個導通路，其沿絕緣性基材的厚度方 向貫通，以彼此絕緣之狀態設置且由導電性構件構成；黏結層，其設置在絕緣性基材的表面，各導通路具有從絕緣性基材的表面突出之突出部分，各導通路的突出部分的端部從黏結層的表面露出或突出。並且，專利文獻1中記載有一種多層配線基板，其層疊有各向異性導電性構件及經由電極與各向異性導電性構件的導電材料電連接之配線基板。
並且，作為電子連接構件使用上述各向異性導電性構件之外，還有例如專利文獻2的半導體晶片。專利文獻2的半導體晶片具有：半硬化狀態樹脂層，配置在形成有積體電路之半導體基板上；及突起電極，與積體電路連接且貫通樹脂層，突起電極具有位於內側之中央部及包圍中央部且自中央部的高度較低的外周部，在中央部與樹脂層之間藉由外周部形成槽。
[先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2016/006660號
[專利文獻2]日本特開2014-033067號公報
無論在上述專利文獻1的各向異性導電性構件及專利文獻2的半導體晶片的哪一個中，在其表面若殘留有用於黏結的樹脂則成為導通阻抗的原因。並且，因用於黏結黏結的樹脂夾在電極與導通路之間從而金屬彼此的接合受到阻礙。藉此，電阻變大，且很難得到充分的接合強度。
本發明的目的在於提供一種消除基於上述先前技術之問題點，並且電阻小且接合強度高的半導體元件的製造方法及接合構件。
為實現上述目的，本發明提供一種具有接合製程之半導體元件的製造方法，前述接合製程對如下構件進行接合：接合構件，具有電極和黏結層且電極從黏結層露出；以及各向異性導電性構件，具有絕緣性基材、及沿絕緣性基材的厚度方向貫通並以彼此電絕緣之狀態設置之複數個導通路。
在接合製程之前具有使其露出接合構件的電極之露出製程為較佳。
露出製程為使用切削、磨削、研磨、乾法蝕刻及濕法蝕刻中任一個來使其露出電極之製程為較佳。
接合構件為黏結層比電極更突出配置之構件為較佳。
導通路從絕緣性基材向厚度方向突出，將各向異性導電性構件的導通部的突出之突出部分的高度設為Hd，將接合構件的黏結層的高度設為Ha，將電極的高度設為Hs時，Hd
Figure 107131960-A0305-02-0004-15
Ha-Hs為較佳。
接合製程為經由黏結層對接合構件及各向異性導電性構件進行接合之製程為較佳。
黏結層包含熱硬化性樹脂，露出製程為在熱硬化性樹脂不進 行熱硬化之條件下進行之製程為較佳。
並且，本發明提供一種在上述半導體元件的製造方法中所使用之接合構件。
依本發明，能夠製造電阻小且接合強度高的半導體元件。
10:半導體元件
12、14、16:半導體構件
15:各向異性導電性構件
20:半導體元件
22、32:電極
20a、22a、24a、26a、32a、34a:表面
24:絕緣層
26:黏結層
30:內插基板
34:絕緣層
40:絕緣性基材
40a:表面
40b:背面
41:貫通孔
42:導通路
42a、42b:突出部分
43:樹脂層
44:剝離層
45:支撐層
46:剝離劑
47:支撐體
D:厚度方向
Ha:黏結層的高度
Hd:突出部分的高度
Hs:電極的高度
h:厚度
p:中心間距離
x:方向
圖1係表示由本發明的實施形態的半導體元件的製造方法所製造之半導體元件的第一例之示意圖。
圖2係表示由本發明的實施形態的半導體元件的製造方法所製造之半導體元件的第二例之示意圖。
圖3係表示本發明的實施形態的半導體元件的製造方法的一製程之示意圖。
圖4係表示本發明的實施形態的半導體元件的製造方法的一製程之示意圖。
圖5係表示本發明的實施形態的半導體元件的製造方法的一製程之示意圖。
圖6係表示本發明的實施形態的半導體元件的製造方法的一製程之示意圖。
圖7係表示本發明的實施形態的半導體元件的製造方法的一製程之示意圖。
圖8係表示本發明的實施形態的半導體元件的製造方法的一 製程之示意圖。
圖9係放大表示由本發明的實施形態的半導體元件的製造方法所製造之半導體元件的一部分之示意圖。
圖10係表示在本發明的實施形態的半導體元件的製造方法中所使用之半導體構件之模式剖面圖。
圖11係表示在本發明的實施形態的半導體元件的製造方法中所使用之各向異性導電性構件的一例之示意的平面圖。
圖12係表示在本發明的實施形態的半導體元件的製造方法中使用之各向異性導電性構件的一例之示意的剖面圖。
以下，根據附圖中所示之較佳實施形態，對本發明的半導體元件的製造方法及接合構件進行詳細說明。
另外，以下進行說明的圖為用於說明本發明的例示性的圖，本發明並不限定於以下所示的圖。
另外，在以下表示數值範圍之“~”係指包含在記載於兩側之數值。例如，ε為數值α~數值β係指，ε的範圍為包含數值α和數值β之範圍，若由數學符號表示則為α
Figure 107131960-A0305-02-0006-16
ε
Figure 107131960-A0305-02-0006-17
β。
若“正交”等的角度並無特別記載，則包含在該技術領域中一般容許之誤差範圍。
以下，作為接合構件，以半導體構件為例對半導體元件的製造方法進行說明。接合構件係指構成半導體元件之構件，例如以 單體發揮特定功能。另外，複數個構件聚集發揮特定功能者亦包含於接合構件。
圖1係表示由本發明的實施形態的半導體元件的製造方法製造之半導體元件的第一例之示意圖，圖2係表示由本發明的實施形態的半導體元件的製造方法製造之半導體元件的第二例之示意圖。
圖1所示之半導體元件10係例如半導體構件12與半導體構件14使用各向異性導電性構件15接合且電連接者。
半導體構件12、14均為接合構件，這些可以為相同結構，亦可以為不同結構。
另外，半導體元件10只要是至少半導體構件12或半導體構件14與各向異性導電性構件15接合且電連接之形態即可。
並且，半導體元件10為對於一個半導體構件12接合一個半導體構件14之形態，但並不限定於此。
如圖2所示之半導體元件10亦可為使用各向異性導電性構件15來接合三個半導體構件12、14、16之形態。藉由三個半導體構件12、14、16和兩個各向異性導電性構件15構成半導體元件10。
如圖2所示之半導體元件10中，半導體構件12、14、16可均為相同結構，亦可為不同結構。
在半導體元件10中，半導體構件12、14、16均為具有電極和黏結層者，並且電極從黏結層露出。另外，關於半導體構件 在後面進行詳細說明。
半導體元件10係例如由一個完成者，並且係由單體發揮特定功能者。
半導體構件12、14、16係由單體發揮傳遞訊號等之配線、電路或感測器等的特定功能者，作為結構包含半導體元件、電路元件及感測器元件等。半導體元件包含無源元件及有源元件。半導體元件亦稱作半導體晶片。除此以外，半導體構件還包括為了進行發送和接收配線基板、及內插器等的信號或者發送和接收電壓或電流者。
關於各向異性導電性構件15在後面會詳細說明，其係具有絕緣性基材及向絕緣性基材的厚度方向貫穿並以相互電絕緣之狀態設置之複數個導通路者。
接著對半導體元件的製造方法進行說明。
圖3至圖8係依次表示本發明的實施形態的半導體元件的製造方法之示意圖。圖9係放大表示由本發明的實施形態的半導體元件的製造方法製造之半導體元件的一部之示意圖。
首先，如圖3所示準備半導體構件12。半導體構件12係例如在半導體元件20設置複數個用於與外部交換訊號或者發送和接受電壓或電流的電極22者。各電極22藉由絕緣層24電絕緣。電極22例如比絕緣層24的表面24a更突出。半導體構件12具有覆蓋電極22和絕緣層24之黏結層26。黏結層26係用於接合半導體 構件12與各向異性導電性構件15者。並且，黏結層26例如藉由旋塗形成。
對圖3所示之半導體構件12的黏結層26進行加工，且如圖4所示般使半導體構件12的電極22從黏結層26露出。
從黏結層26使其露出電極22係指，相對於黏結層26至少在電極22的表面22a不存在黏結層26之狀態。電極22的表面22a相對於黏結層26的表面26a可位於相同平面，可位於突出部，亦可位於凹陷部。
使電極22從黏結層26露出之製程係露出製程。關於露出製程，只要能夠使電極22從黏結層26露出就可以利用任何製程，包含切削、磨削、研磨、乾法蝕刻及濕法蝕刻中至少任一個之製程為較佳。
再者，露出製程可以係藉由例如由相對於黏結層26顯示撥液性者構成從而呈現不用黏結層26覆蓋電極22的表面22a之態樣者。並且，亦可以係形成黏結層26之後形成基於埋入等之電極22之態樣。
並且，可以藉由在露出製程之後蝕刻電極，降低電極高度，使電極高度比黏結層26的表面26a更低。
接著，準備圖5所示之半導體構件14。半導體構件14與半導體構件12為相同結構。半導體構件14係例如在內插基板30設置有複數個用於與外部進行交換訊號或者發送和接收電壓或電 流之電極32者。各電極32藉由絕緣層34電絕緣。電極32例如比絕緣層34的表面34a更突出。半導體構件14具有覆蓋電極32和絕緣層34之黏結層26。內插基板30例如具有引出配線層，並且，半導體元件10藉由電極32與外部電連接。半導體構件14的黏結層26係用於接合半導體構件14與各向異性導電性構件15者。
接著，如圖6所示，與半導體構件12同樣地藉由上述露出製程使電極32從黏結層26露出。此時，於電極32的表面32a不存在黏結層26。
接著，準備各向異性導電性構件15。各向異性導電性構件15具備複數個具有導電性之導通路42(參閱圖9及圖12)。例如，各向異性導電性構件15中沒有如半導體構件12的黏結層26般具有接合之功能之構件。再者，只要不在突出部分42a(參閱圖12)的前端部、突出部分42b(參閱圖12)的前端部，亦可以存在如黏結層26般具有接合之機能之樹脂層43(參閱圖12)。關於各向異性導電性構件15在後面進行詳細說明。
接著，如圖7所示，夾著各向異性導電性構件15配置半導體構件12與半導體構件14。此時，例如使用分別設置於半導體構件12、14與各向異性導電性構件15之對準標誌(未圖示)進行對位。
再者，使用對準標誌之對位例如只要能夠獲取對準標誌的圖像或反射圖像，從而求出對準標誌的位置信息，則並無特別限定， 就能夠適當利用公知的對位手段。
接著，接合半導體構件12與各向異性導電性構件15，且接合半導體構件14與各向異性導電性構件15。藉此，如圖8所示，能夠製造半導體元件10。
再者，經由黏結層26接合上述半導體構件12與各向異性導電性構件15，且接合半導體構件14與各向異性導電性構件15為接合製程。接合製程中，例如可以以臨時接合之狀態在預定之條件下接合，亦可以省略臨時接合。再者，接合製程的接合還稱作正式接合。
臨時接合係指，在使半導體構件12、14與各向異性導電性構件15對位之狀態下進行固定。
臨時接合製程中的溫度條件並無特別限定，但0℃~300℃為較佳，10℃~200℃為更佳，常溫(23℃)~100℃為特佳。
同樣，臨時接合製程中的加壓條件並無特別限定，但10MPa以下為較佳，5MPa以下為更佳，1MPa以下為特佳。
正式接合中的溫度條件並無特別限定，但高於臨時接合的溫度的溫度為較佳，具體而言，150℃~350℃為更佳，200℃~300℃為特佳。
又，正式接合中的加壓條件並無特別限定，但30MPa以下為較佳，0.1MPa~20MPa為更佳。
又，正式接合的時間並無特別限定，但1秒~60分鐘為較佳， 5秒~10分鐘為更佳。
藉由以上述條件進行正式接合，從而黏結層26流動，不易殘留在電極22、32內。
圖9放大表示圖8所示之半導體元件10的一部分。如圖9所示，由上述接合製程製造之半導體元件10在電極22與各向異性導電性構件15的導通路42之間不存在黏結層26，藉由該結構，電極22與導通路42直接接觸從而電阻變小。另一方面，半導體構件12中，在電極22的表面22a不存在黏結層26，且即使黏結層26的範圍狹小，於絕緣層24與各向異性導電性構件15的導通路42之間存在黏結層26，因此接合不良得到抑制，且接合強度變高。
又，藉由存在黏結層26，在進行上述臨時接合時，對準偏差得到抑制，半導體構件12與各向異性導電性構件15的對位精確度變高。
再者，在半導體構件14與各向異性導電性構件15中，與半導體構件12和各向異性導電性構件15的接合亦相同，電極32與導通路42直接接觸從而電阻變小，且於絕緣層34與各向異性導電性構件15的導通路42之間存在黏結層26，因此接合不良得到抑制，且接合強度變高。
再者，黏結層26包含熱硬化性樹脂之情況下，露出製程以包含在黏結層26之熱硬化性樹脂不進行熱硬化之條件進行為較 佳。例如，若熱硬化溫度為200℃，則露出製程在低於200℃下進行為較佳。其中，熱硬化性樹脂不進行熱硬化之條件係指，只要低於熱硬化性樹脂的熱硬化溫度，則並無限定，若熱硬化性樹脂的熱硬化溫度設為T℃，則T-50℃為較佳，T-100℃為更佳。
又，半導體構件係黏結層比電極更突出配置之構件為較佳。如圖10所示，將半導體構件12的黏結層26的高度設為Ha，電極22的高度設為Hs時，半導體構件12中黏結層26的高度Ha為電極22的高度Hs以上為較佳。亦即，Ha
Figure 107131960-A0305-02-0013-18
Hs為較佳。
黏結層26的高度Ha係從半導體元件20的表面20a至黏結層的表面26a的距離。
電極22的高度Hs係從半導體元件20的表面20a至電極22的表面22a的距離。
再者，黏結層26的高度Ha與電極22的高度Hs能夠藉由切片來切斷半導體構件，並觀察半導體構件的剖面形狀而求出。
以下對半導體構件中使用之半導體元件進行說明。
半導體構件中使用之半導體元件並無特別限定，具體可舉出以下者。作為半導體元件，例如可舉出ASIC(Application Specific Integrated Circuit(專用集成電路))、FPGA(Field Programmable Gate Array(現場可編程門陣列))、ASSP(Application Specific Standard Product(應用專用標準產品))等邏輯積體電路。又，例如可舉出CPU(Central Processing Unit(中央處理單元))、GPU (Graphics Processing Unit(圖形處理單元))等微處理器。又，例如可舉出DRAM(Dynamic Random Access Memory(動態隨機存取記憶體))、HMC(Hybrid Memory Cube(混合內存立方體))、MRAM(Magnetoresistive Random Access Memory(磁阻式隨機存取記憶體))、PCM(Phase-Change Memory(相變化記憶體))、ReRAM(Resistance Random Access Memory(阻變記憶體))、FeRAM(Ferroelectric Random Access Memory(鐵電隨機存取記憶體))、閃速記憶體等記憶體。又，例如可舉出LED(Light Emitting Diode(發光二極管))、動力元件、DC(Direct Current)-DC(Direct Current(直流-直流))轉換器、絕緣柵雙極型晶體管(Insulated Gate Bipolar Transistor：IGBT)等模擬積體電路。又，例如可舉出加速度感測器、壓力感測器、振動器、陀螺儀感測器等MEMS(Micro Electro Mechanical Systems(微電子機械系統))。又，例如可舉出GPS(Global Positioning System(全球定位系統))、FM(Frequency Modulation(頻率調製))、NFC(Near Field Communication(近場通訊))、RFEM(RF Expansion Module(射頻擴展模塊))、MMIC(Monolithic Microwave Integrated Circuit (單片微波集成電路))、WLAN(Wireless Local Area Network (無線局域網))等無線元件、離散元件、CMOS(Complementary Metal Oxide Semiconductor(互補金屬氧化物半導體))、CMOS圖像感測器、CCD(Charge Coupled Device(電荷耦合元件))圖 像感測器、攝像機模塊、Passive(無源)元件、SAW(Surface Acoustic Wave(表面聲波))濾波器、RF(Radio Frequency(射頻))濾波器、IPD(Integrated Passive Devices(無源元件))等。
半導體構件具有複數個電極為較佳，電極的直徑為5~15μm為較佳，電極彼此的間距為10~25μm為較佳。電極的高寬比為1.0~1.8為較佳。又，電極的材質從電傳導性觀點而言，銅、金、鋁及鎳為較佳，銅及金為更佳。
經由各向異性導電性構件互相電連接之電極的組為100萬~500萬個為較佳。該情況下，每個模具的連接密度高，從而能夠促進微細化。又，連接率為90%以上為較佳。該情況下，能夠提高可靠性。
半導體構件中如上述還包含內插器。內插器係薄型配線結構體，並負責半導體元件之間電連接者。又，亦係負責半導體元件與配線基板等的電連接者。藉由使用內插器，能夠減小配線長度及配線寬度，並能夠降低寄生電容以及減少配線長度的偏差等。
內插器的結構只要能夠實現上述功能，其結構並無特別限定，能夠適當利用包括公知在內者。內插器例如能夠使用聚醯亞胺等有機材料、玻璃、陶瓷、金屬、矽及多晶矽等而構成。
以下對半導體構件的黏結層進行說明。
[黏結層]
黏結層係對連接對象賦予接合性者，設置於半導體構件並露 出電極。
黏結層係例如在50℃~200℃的溫度範圍內顯示流動性，並在200℃以上進行硬化者為較佳。
以下對黏結層的組成進行說明。黏結層係含有高分子材料者。黏結層可以含有抗氧化材料。
其中，作為形成黏結層之方法，例如可舉出在上述半導體構件的表面塗佈含有抗氧化材料、高分子材料、溶劑(例如甲乙酮等)等之樹脂組成物，進行乾燥，並依據需要進行燒結之方法等。
關於上述樹脂組成物的塗佈方法，並無特別限定，能夠使用例如旋塗法、凹版塗佈法、反轉塗佈法、鑄模塗佈、刮刀塗佈、輥塗、氣刀塗佈、網版塗佈、棒式塗佈及簾式塗佈等以往公知的塗佈方法。
又，關於塗佈後的乾燥方法，並無特別限定，例如可舉出大氣下於0℃~100℃溫度下保持數秒鐘~數十分鐘之處理或減壓下於0℃~80℃溫度下保持十數分鐘~數小時之處理等。又，乾燥後的燒結方法藉由使用之高分子材料不同，因此並無特別限定，但例如可舉出於160~240℃溫度下保持2分鐘~1小時之處理及於30~80℃溫度下保持2~60分鐘之處理等。
<高分子材料>
作為黏結層所包含之高分子材料，並無特別限定，從能夠有效填補半導體構件與各向異性導電性構件之間的間隙，且與半導體 構件的密合性變得更高之理由而言，熱硬化性樹脂為較佳。
作為熱硬化性樹脂，具體而言，例如可舉出環氧樹脂、酚醛樹脂、聚醯亞胺樹脂、聚酯樹脂、聚胺基甲酸酯樹脂、雙馬來亞醯胺樹脂、三聚氰胺樹脂、異氰酸酯系樹脂及丙烯酸樹脂等。
其中，從更佳提高絕緣可靠性，耐化學性優異之理由而言，使用聚醯亞胺樹脂及/或環氧樹脂為較佳。
<抗氧化材料>
作為黏結層所含之抗氧化材料，具體而言，例如可舉出1,2,3,4-四唑、5-胺基-1,2,3,4-四唑、5-甲基-1,2,3,4-四唑、1H-四唑-5-乙酸、1H-四唑-5-琥珀酸、1,2,3-三唑、4-胺基-1,2,3-三唑、4,5-二胺基-1,2,3-三唑、4-羧基-1H-1,2,3-三唑、4,5-二羧基-1H-1,2,3-三唑、1H-1,2,3-三唑-4-乙酸、4-羧基-5-羧甲基-1H-1,2,3-三唑、1,2,4-三唑、3-胺基-1,2,4-三唑、3,5-二胺基-1,2,4-三唑、3-羧基-1,2,4-三唑、3,5-二羧基-1,2,4-三唑、1,2,4-三唑-3-乙酸、1H-苯並三唑、1H-苯並三唑-5-羧酸、苯並呋喃、2,1,3-苯並噻唑、鄰苯二胺、間苯二胺、鄰苯二酚、鄰胺基苯酚、2-巰基苯並噻唑、2-巰基苯並咪唑、2-巰基苯並噁唑、三聚氰胺及該些的衍生物。
該些中，苯並三唑及其衍生物為較佳。
作為苯並三唑衍生物，可舉出在苯並三唑的苯環具有羥基、烷氧基(例如，甲氧基、乙氧基等)、胺基、硝基、烷基(例如，甲基、乙基、丁基等)、鹵原子(例如，氟、氯、溴、碘等)等之取 代苯並三唑。又，還能夠舉出萘三唑、萘雙三唑和相同地取代之取代萘三唑、取代萘雙三唑等。
又，作為黏結層所包含之抗氧化材料的其他例子，可舉出作為一般的抗氧化劑之、高級脂肪酸、高級脂肪酸銅、酚化合物、烷醇胺、對苯二酚類、銅螯合劑、有機胺、有機銨鹽等。
關於黏結層所包含之抗氧化材料的含有量，並無特別限定，但從防腐效果的觀點來看，相對於黏結層的總質量為0.0001質量%以上為較佳，0.001質量%以上為更佳。又，從在正式接合製程中獲得適當的電阻之理由而言，5.0質量%以下為較佳，2.5質量%以下為更佳。
<遷移防止材料>
黏結層中，從藉由捕集可包含在黏結層中之金屬離子、鹵離子以及源自半導體元件及半導體晶圓之金屬離子，更加提高絕緣可靠性之理由而言，含有遷移防止材料為較佳。
作為遷移防止材料，例如，能夠使用離子交換體，具體而言，能夠使用陽離子交換體和陰離子交換體的混合物或僅使用陽離子交換體。
其中，陽離子交換體及陰離子交換體能夠分別從例如後述之無機離子交換體及有機離子交換體中適當選擇。
(無機離子交換體)
作為無機離子交換體，例如可舉出以含水氧化鋯為代表之金 屬的含水氧化物。
作為金屬的種類，例如除了鋯之外，已知有鐵、鋁、錫、鈦、銻、鎂、鈹、銦、鉻、鉍等。
其中，關於鋯系者，對陽離子的Cu2+、Al3+具有交換能力。又，關於鐵系者，亦對Ag+、Cu2+具有交換能力。
同樣，錫系、鈦系、銻系者係陽離子交換體。
另一方面，關於鉍系者，對陰離子的Cl-具有交換能力。
又，鋯系者依據條件顯示陰離子的交換能力。
鋁系、錫系者亦相同。
作為除此以外的無機離子交換體，已知有以磷酸鋯為代表之多價金屬的酸性鹽、以磷鉬酸銨為代表之雜多酸鹽、不溶性亞鐵氰化物等合成物。
該等無機離子交換體的一部分已有市售，例如已知有TOAGOSEI CO.,LTD.的商品名稱為“IXE”中之各種等級。
再者，除了合成品之外，還能夠使用如天然物的沸石或蒙脫石等無機離子交換體的粉末。
(有機離子交換體)
有機離子交換體中，作為陽離子交換體，可舉出具有磺酸基之交聯聚苯乙烯，除此以外，還可舉出具有羧酸基、膦酸基或次膦酸基者。
又，作為陰離子交換體，可舉出具有四級銨基、四級鏻基或三 級鏻基之交聯聚苯乙烯。
關於該些的無機離子交換體及有機離子交換體，考慮慾捕捉之陽離子、陰離子的種類、對該離子的交換容量而適當選擇即可。當然，可以混合使用無機離子交換體與有機離子交換體自不必說。
電子元件的製造製程中包含加熱之製程，因此無機離子交換體為較佳。
又，關於遷移防止材料與上述之高分子材料的混合比，例如從機械強度的觀點來看，將遷移防止材料設為10質量%以下為較佳，將遷移防止材料設為5質量%以下為更佳，再者，將遷移防止材料設為2.5質量%以下為進一步較佳。又，從抑制對半導體元件或半導體晶圓與各向異性導電性構件進行接合時的遷移之觀點而言，將遷移防止材料設為0.01質量%以上為較佳。
<無機填充劑>
黏結層含有無機填充劑為較佳。
作為無機填充劑，並無特別限定，能夠從公知者中適當選擇，可舉出例如高嶺土、硫酸鋇、鈦酸鋇、氧化矽粉末、微粉狀氧化矽、氣相二氧化矽、無定形二氧化矽、結晶性二氧化矽、熔融二氧化矽、球狀二氧化矽、滑石、黏土、碳酸鎂、碳酸鈣、氧化鋁、氫氧化鋁、雲母、氮化鋁、氧化鋯、氧化釔、碳化矽、氮化矽等。
接合時，從防止無機填充劑進入導通路之間，且更加提高 導通可靠性之理由而言，無機填充劑的平均粒徑比各導通路的間隔更大為較佳。
無機填充劑的平均粒徑為30nm~10μm為較佳，80nm~1μm為更佳。
其中，關於平均粒徑，將利用雷射繞射散射式粒徑測定裝置(NIKKISO CO.,LTD.製Microtrac MT3300)測定之一次粒徑設為平均粒徑。
<硬化劑>
黏結層可以含有硬化劑。
含有硬化劑之情況下，從抑制與連接對象的各向異性導電性構件的表面形狀之間的接合不良之觀點而言，不使用於常溫下為固體的硬化劑，而含有於常溫下為液體的硬化劑為更佳。
其中，“在常溫下為固體”係指，於25℃下為固體，例如，熔融點高於25℃的溫度之物質。
作為硬化劑，具體而言，例如可舉出二胺基二苯甲烷、二胺基二苯碸等芳香族胺、脂肪族胺、4-甲基咪唑等咪唑衍生物、二氰二胺、四甲基胍、硫脲加成胺、甲基六氫鄰苯二甲酸酐等羧酸酐、羧酸醯肼、羧酸醯胺、多酚化合物、酚醛清漆樹脂、多硫醇等，從該些硬化劑，能夠適當選擇利用於25℃下為液體者。再者，關於硬化劑，可以單獨使用一種，亦可以同時使用兩種以上。
黏結層中，在不會損害其特性的範圍內，可以含有廣泛地 通常添加於半導體封裝體的樹脂絕緣膜中之分散劑、緩衝劑、黏度調節劑等各種添加劑。黏結層中可包含熱酸產生劑，作為熱酸產生劑，可舉出銨鹽、三苯基鋶鹽、三對甲苯基鋶鹽、4-(苯硫基)苯基二苯基鋶鹽等鋶鹽；二苯基碘鎓鹽、二(對甲苯基)碘鎓鹽、雙(4-十二烷基苯基)碘鎓鹽、雙(4-甲氧基苯基)碘鎓鹽、(4-辛氧基苯基)苯基碘鎓鹽、雙(4-癸氧基)苯基碘鎓鹽、4-(2-羥基十四烷基)苯基苯基碘鎓鹽、4-異丙基苯基(對甲苯基)碘鎓鹽、4-異丁基苯基對甲苯基)碘鎓鹽等碘鎓鹽等。
<形狀>
黏結層的厚度Ts(參閱圖10)為2~500nm為較佳。黏結層的厚度Ts能夠藉由切片來切斷半導體構件，並觀察半導體構件的剖面形狀而求出。
以下對各向異性導電性構件15進行說明。再者，各向異性導電性構件15能夠由國際公開第2015/029881號中記載製造方法製造。
圖11係表示本發明的實施形態的半導體元件的製造方法中使用之各向異性導電性構件的一例之模式平面圖，圖12係表示本發明的實施形態的半導體元件的製造方法中使用之各向異性導電性構件的一例之模式剖面圖。
如圖11及圖12所示，各向異性導電性構件15具有：絕緣性基材40，其包括無機材料；複數個導通路42，其向絕緣性基 材40的厚度方向D(參閱圖12)貫通，並以互相電絕緣之狀態設置。導通路42在形成於絕緣性基材40上之向厚度方向D延長之貫通孔41內填充導電材料而形成，並具有導電性。
其中，“互相電絕緣之狀態”係指，存在於絕緣性基材的內部之各導通路在絕緣性基材的內部中，各導通路彼此之間的導通性充分低的狀態。
各向異性導電性構件15的導通路42互相電絕緣，在與絕緣性基材40的厚度方向D(參閱圖12)正交之方向x上導電性非常低，並在厚度方向D具有導電性。如上述，各向異性導電性構件15係顯示各向異性導電性之構件。
如圖12所示，導通路42在相互電絕緣之狀態下，絕緣性基材40向厚度方向D貫通設置。
並且，如圖12所示，導通路42具有從絕緣性基材40的表面40a向厚度方向D突出之突出部分42a及從背面40b向厚度方向D突出之突出部分42b。各向異性導電性構件15還可以具備設置於絕緣性基材40的表面40a及背面40b之樹脂層43。樹脂層43不與突出部分42a的前端部、突出部分42b的前端部相接為較佳。
突出部分42a的高度Hd及突出部分42b的高度Hd為6nm以上為較佳，30nm~500nm為更佳。
突出部分42a的高度Hd為從絕緣性基材40的表面40a開始的長度。突出部分42b的高度Hd為從絕緣性基材40的背面40b 開始的長度。
關於突出部分42a的高度Hd及突出部分42b的高度Hd，半導體構件的黏結層的高度Ha(參閱圖10)與電極的高度Hs(圖10參閱)的關係為Hd
Figure 107131960-A0305-02-0024-19
Ha-Hs為較佳。突出部分42a的高度Hd及突出部分42b的高度Hd滿足Hd
Figure 107131960-A0305-02-0024-20
Ha-Hs之情況下，突出部分42a的高度Hd及突出部分42b的高度Hd變得大於電極上的黏結層的高度Ha，電極與導通路可靠地接觸，因此電導通變得良好，從而較佳。
作為從樹脂層使導通路突出之方法有蝕刻，可為乾法蝕刻與濕法蝕刻中任一個。作為藉由濕法蝕刻使導通路突出之方法的例子可舉出使用黏結層的溶劑並利用與單片顯影相同的方法去除導通路上部的黏結層之方法。又，作為藉由乾法蝕刻進行之方法的例子可舉出藉由氧等離子體去除黏結層，從而去除導通路上部的黏結層之方法。
又，在圖12中，在絕緣性基材40的表面40a及背面40b示出具有樹脂層43者，但並不限定於此，可以為於絕緣性基材40的至少一個表面具有樹脂層43之結構，亦可以為在絕緣性基材40的兩表面均不具有樹脂層43之結構。
同樣，圖12的導通路42在兩端具有突出部分42a及突出部分42b，但並不限定於此，可以為絕緣性基材40的至少具有樹脂層43之一側的表面具有突出部分之結構。
圖12所示之各向異性導電性構件15的厚度h例如為30μm以下。又，各向異性導電性構件15的TTV(Total Thickness Variation(總厚度變異值))為10μm以下為較佳。再者，TTV(Total Thickness Variation)=TMax-TMin。TMax為平坦度適用區域中自背面基準的距離(厚度)的最大值。TMin為平坦度適用區域中自背面基準的距離(厚度)的最小值。
其中，各向異性導電性構件15的厚度h係對相當於厚度h之區域測定10點之平均值。
作為各向異性導電性構件15的厚度h的較佳測定方法，可舉出藉由電場發射型掃描電子顯微鏡以20萬倍的倍率觀察，而獲取各向異性導電性構件15的輪廓形狀，並在輪廓形狀中對各向異性導電性構件15的相當於厚度h之區域測定10點，從而求出10點測定值的平均值之方法。
又，各向異性導電性構件15的TTV(Total Thickness Variation)係用切片按每個支撐體47切斷各向異性導電性構件15，並觀察各向異性導電性構件15的剖面形狀而求出之值。
各向異性導電性構件15為了移送、傳送、搬運及保管等如圖12所示設置在支撐體47上。於支撐體47與各向異性導電性構件15之間設置有剝離層44。支撐體47和各向異性導電性構件15藉由剝離層44可分離地黏結。如上述，將各向異性導電性構件15經由剝離層44設置在支撐體47上者稱作各向異性導電材料。
支撐體47係支撐各向異性導電性構件15者，例如由矽基板構成。作為支撐體47，除了矽基板以外，例如能夠使用SiC、SiN、GaN及氧化鋁(Al2O3)等陶瓷基板、玻璃基板、纖維強化塑膠基板以及金屬基板。纖維強化塑膠基板中還包含作為印刷配線基板之FR-4(Flame Retardant Type 4(阻燃型4))基板等。
又，作為支撐體47，能夠使用具有撓性且透明者。作為具有撓性且透明的支撐體47，可舉出例如PET(聚對苯二甲酸乙二酯)、聚環烯烴、聚碳酸酯、丙烯酸樹脂、PEN(聚萘二甲酸乙二酯)、PE(聚乙烯)、PP(聚丙烯)、聚苯乙烯、聚氯乙烯、聚偏二氯乙烯及TAC(三醋酸纖維素)等塑膠薄膜。
其中，透明係指，以在對位中使用之波長的光為基準透射率為80%以上。因此，在波長400~800nm的可見光整個區域內透過率亦可較低，但在波長400~800nm的可見光整個區域內透過率為80%以上為較佳。透過率藉由分光光度計進行測定。
剝離層44係積層有支撐層45及剝離劑46者為較佳。剝離劑46與各向異性導電性構件15相接，支撐體47與各向異性導電性構件15以剝離層44為起點分離。例如，加熱成預定之溫度，藉此剝離劑46的黏結力減弱，從而從各向異性導電構件15移除支撐體47。
剝離劑46中例如能夠使用NITTO DENKO CORPORATION.製REVALPHA(註冊商標)及SOMAR Corporation.製SOMATAC (註冊商標)等。
以下對各向異性導電性構件15進一步具體說明。
[絕緣性基材]
絕緣性基材由無機材料構成，只要係具有與構成以往公知的各向異性導電性薄膜等之絕緣性基材相同程度的電阻率(1014Ω．cm左右)者，則並無特別限定。
再者，“由無機材料構成”係指，用於與構成後述之樹脂層之高分子材料進行區別之規定，而並不是限定為僅由無機材料構成之絕緣性基材之規定，係將無機材料設為主成分(50質量%以上)之規定。
作為絕緣性基材，可舉出例如金屬氧化物基材、金屬氮化物基材、玻璃基材、碳化矽、氮化矽等陶瓷基材、類鑽碳等碳基材、聚醯亞胺基材及該些的複合材料等。作為絕緣性基材，除此以外，亦可為例如在具有貫穿孔之有機原料上，由包含50質量%以上陶瓷材料或碳材料之無機材料進行成膜者。
作為絕緣性基材，從作為貫穿孔形成具有所需平均孔徑之微孔，從而容易形成後述之導通路之理由而言，金屬氧化物基材為較佳，閥金屬的陽極氧化膜為更佳。
其中，作為閥金屬，具體而言，可舉出例如鋁、鉭、鈮、鈦、鉿、鋯、鋅、鎢、鉍、銻等。該些中，從尺寸穩定性良好，比較廉價來看，鋁的陽極氧化膜(基材)為較佳。
絕緣性基材中的各導通路的間隔為5nm~800nm為較佳，10nm~200nm為更佳，50nm~140nm為進一步較佳。若絕緣性基材中的各導通路的間隔在該範圍內，則絕緣性基材作為絕緣性分隔壁充分發揮作用。
其中，各導通路的間隔係指，相鄰之導通路之間的寬度稱作w，利用電場發射型掃瞄電子顯微鏡以20萬倍的倍率觀察各向異性導電性構件的剖面，並對相鄰之導通路之間的寬度測定10點之平均值。
[導通路]
複數個導通路由導電材料構成。
<導電材料>
構成導通路之導電材料只要係電阻率為103Ω．cm以下的材料，則並無特別限定，作為其具體例，較佳地例示有金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎂(Mg)、鎳(Ni)、銦摻雜錫氧化物(ITO)等。
其中，從導電性的觀點而言，銅、金、鋁及鎳為較佳，銅及金為更佳。
<突出部分>
藉由壓接等方法電連接或物理接合各向異性導電性構件與電極時，從能夠充分確保突出部分在倒塌之情況下的面方向的絕緣性之理由而言，導通路的突出部分的縱橫比(突出部分的高度/突 出部分的直徑)為0.5以上且小於50為較佳，0.8~20為更佳，1~10為進一步較佳。
又，從追隨作為連接對象的半導體構件的表面形狀之觀點而言，導通路的突出部分的高度如上述，20nm以上為較佳，100nm~500nm為更佳。
導通路的突出部分的高度係指，利用電場發射型掃瞄電子顯微鏡以2萬倍的倍率觀察各向異性導電性部件的剖面，並對導通路的突出部分的高度測定10點之平均值。
導通路的突出部分的直徑係指，利用電場發射型掃瞄電子顯微鏡觀察各向異性導電性構件的剖面，並對導通路的突出部分的直徑測定10點之平均值。
<其他形狀>
導通路為柱狀，導通路的直徑d與突出部分的直徑相同，超過5nm且10μm以下為較佳，20nm~1000nm為更佳，100nm以下為進一步較佳。
又，導通路係在藉由絕緣性基材相互電絕緣之狀態下存在者，但其密度為2萬個/mm2以上為較佳，200萬個/mm2以上為更佳，1000萬個/mm2以上為進一步較佳，5000萬個/mm2以上為特佳，1億個/mm2以上為最佳。
再者，相鄰之各導通路的中心之間的距離p為20nm~500nm為較佳，40nm~200nm為更佳，50nm~140nm為進一步較佳。
[樹脂層]
樹脂層例如可以設置在絕緣性基材的表面及背面，而埋設上述導通路。樹脂層能夠使用與上述黏結層相同者。因此，樹脂層亦可以存在具有與黏結層相同地接合之功能之構件。
<形狀>
從保護導通路之理由而言，樹脂層的厚度大於導通路的突出部分的高度，1μm~5μm為較佳。
本發明係基本上如上構成者。以上，對本發明的半導體元件的製造方法及半導體構件進行了詳細說明，但本發明並不限定於上述實施形態，在不脫離本發明的主旨之範圍內，亦可進行各種改良或變更自不必說。
[實施例]
以下，舉出實施例對本發明進行進一步詳細的說明。以下的實施例中所示出之材料、試劑、使用量、物質量、比例、處理內容、處理步驟等在不脫離本揭示的宗旨的範圍內，能夠適當進行變更。因此本發明的範圍並不應為藉由以下所示之具體例而被限定地解釋者。
本實施例中，使用下述所示之各向異性導電性構件接合半導體構件，來製作以下所示之實施例1~實施例6以及比較例1和比較例2的半導體元件，並評價導通性和接合強度。
半導體構件中使用TEG晶片。
<TEG晶片>
準備具有Cu焊墊之TEG晶片(Test Element Group chip)和內插器。在該些的內部包含測定導通阻抗之菊鏈圖案和測定絕緣阻抗之梳齒圖案。該些絕緣層為SiN。TEG晶片準備了晶片尺寸為8mm四方，且電極面積(銅柱)相對於晶片面積之比率為25%的晶片。電極的直徑設為5μm、高度設為7μm，在電極之間存在之絕緣層的厚度設為2μm。TEG晶片相當於半導體構件。內插器在周圍包含取出配線因此準備了晶片尺寸為10mm四方者。
接著，使用晶片鍵合器(DB250、Shibuya Kogyo Co.,Ltd.製)且在溫度270℃、10分鐘的條件下進行接合，以使TEG晶片、各向異性導電性構件及內插器以如上順序積層。此時藉由預先形成在晶片的邊角上之對準標誌進行對位並接合，以免TEG晶片與內插器的Cu焊墊的位置偏離。
本實施例中，如以下說明，將TEG晶片的電極作為半導體構件的電極，在TEG晶片的表面設置以下所示之黏結層。
以下對各向異性導電性構件進行說明。
[各向異性導電性構件]
<鋁基板的製作>
使用含有Si：0.06質量%、Fe：0.30質量%、Cu：0.005質量%、Mn：0.001質量%、Mg：0.001質量%、Zn：0.001質量%、Ti：0.03質量%，且剩餘部分為使Al與不可避免雜質的鋁合金來製備 熔融金屬，在進行熔融金屬處理及過濾之後，用DC(Direct Chill(直接激冷))鑄造法製作厚度500mm、寬度1200mm的鑄塊。
接著，以平均10mm厚度藉由面切削機對表面進行切除之後，以550℃均熱保持5小時，並在降到溫度400℃時，使用熱軋機做出厚度2.7mm的軋板。
並且，使用連續退火機以500℃進行熱處理之後，利用冷軋完成厚度1.0mm，從而得到JIS 1050材料的鋁基板。
將鋁基板形成為直徑200mm(8英呎)的晶圓狀之後，實施以下所示之各處理。
<電解研磨處理>
相對於上述鋁基板使用以下組成的電解研磨液，並在電壓25V、液體溫度65℃、液體流速3.0m/分鐘的條件實施電解研磨處理。
陰極設為碳電極，電源使用GP0110-30R(Takasago，Ltd.製)。又，電解液的流速使用渦流流量監測器FLM22-10PCW(As One Corporation製)來檢測。
(電解研磨液組成)
．85質量%磷酸(Wako Pure Chemical Industries，Ltd.製試劑)．．．660mL
．純水．．．160mL
．硫酸．．．150mL
．乙二醇酯．．．30mL
<陽極氧化處理製程>
接著，根據日本特開2007-204802號公報中記載的順序對電解研磨處理後的鋁基板實施基於自規則化法之陽極氧化處理。
對電解研磨處理後的鋁基板用0.50mol/L草酸的電解液在電壓40V、液體溫度16℃、液體流速3.0m/分鐘的條件下實施5小時的預陽極氧化處理。
之後，在0.2mol/L鉻酸酐、0.6mol/L磷酸的混合水溶液(液體溫度：50℃)中對預陽極氧化處理後的鋁基板實施浸漬12小時之脫膜處理。
之後，用0.50mol/L草酸的電解液在電壓40V、液體溫度16℃、液體流速3.0m/分鐘的條件下實施3小時45分鐘的再陽極氧化處理，從而得到膜厚30μm的陽極氧化膜。
再者，預陽極氧化處理及再陽極氧化處理中，陰極均設為不鏽鋼電極，電源使用GP0110-30R(Takasago，Ltd.製)。又，冷卻裝置使用NeoCool BD36(Yamato Scientific Co.,Ltd.製)，攪拌加溫裝置使用Pairstirrer PS-100(TOKYO RIKAKIKAI CO.,LTD.製)。另外，電解液的流速使用渦流流量監測器FLM22-10PCW(As One Corporation製)來檢測。
<阻擋層去除製程>
接著，在與上述陽極氧化處理相同的處理液及處理條件下，使 電壓以電壓下降速度0.2V/sec從40V持續下降至0V，並且實施電解處理(電解去除處理)。
之後，實施在5質量%磷酸中以30℃浸漬30分鐘之蝕刻處理(蝕刻去除處理)，去除存在於陽極氧化膜的微孔底部之阻擋層，並經由微孔露出鋁。
其中，存在於阻擋層去除製程後的陽極氧化膜之微孔的平均孔徑為60nm。再者，平均孔徑係藉由FE-SEM(Field emission-Scanning Electron Microscope(場致發射掃描電子顯微鏡))拍攝表面相片(倍率50000倍)並作為測定50點之平均值來計算。
又，阻擋層去除製程後的陽極氧化膜的平均厚度為80μm。再者，平均厚度係相對於厚度方向用FIB(Focused Ion Beam(聚焦離子束))將陽極氧化膜切削加工，對其剖面藉由FE-SEM拍攝表面相片(倍率50000倍)並作為測定10點之平均值來計算。
又，存在於陽極氧化膜之微孔的密度為約1億個/mm2。再者，微孔的密度由日本特開2008-270158號公報的<0168>及<0169>段中記載之方法進行測定並計算。
又，存在於陽極氧化膜之微孔的規則化度為92%。再者，規則化度藉由FE-SEM拍攝表面相片(倍率20000倍)，由日本特開2008-270158號公報的<0024>~<0027>段中記載之方法進行測定並計算。
<金屬填充製程>
接著，將鋁基板作為陰極，將鉑作為正極來實施電解電鍍處理。
具體而言，使用以下所示之組成的鍍銅液，並實施恆定電流電解，藉此製作微孔的內部填充有銅之金屬填充微細結構體。
在此，恆定電流電解使用Yamamoto-MS Co.,Ltd製電鍍裝置，並使用HOKUTO DENKO CORPORATION製電源(HZ-3000)，且在電鍍液中進行循環伏安法來確認析出電位之後，在以下所示之條件下實施處理。
(鍍銅液組成及條件)
．硫酸銅 100g/L
．硫酸 50g/L
．鹽酸 15g/L
．溫度 25℃
．電流密度 10A/dm2
由FE-SEM觀察在微孔內填充金屬之後的陽極氧化膜的表面，觀察有無因1000個微孔中的金屬引起的封孔來計算封孔率(封孔微孔的個數/1000個)，其為96%。
又，相對於厚度方向用FIB對在微孔內填充金屬之後的陽極氧化膜進行切削加工，並藉由FE-SEM對其剖面拍攝表面相片(倍率50000倍)來確認微孔內部，由此可知在被封孔之微孔中，其內部完全填充有金屬。
<基板去除製程>
接著，藉由在20質量%氯化汞水銀水溶液(升汞)以20℃浸漬3小時來溶解鋁基板並去除，藉此製作金屬填充微細結構體。
<修整製程>
在氫氧化鈉水溶液(濃度：5質量%、液體溫度：20℃)中浸漬基板去除製程後的金屬填充微細結構體，以突出部分的高度成500nm的方式調整浸漬時間並選擇性溶解鋁的陽極氧化膜的表面，接著，水洗，乾燥，來製作使導通路即銅圓柱突出之各向異性導電性構件。
(實施例1)
實施例1使用在TEG晶片的電極整面形成黏結層之後，藉由切削使電極的表面和黏結層的表面設為相同面使電極露出者。切削後的電極高度呈4μm。藉由以下所示之配合將在甲乙酮(MEK)中溶解之液體利用旋塗塗佈於上述TEG晶片的表面，在溫度130℃下烘烤2分鐘來形成厚度5μm的黏結層。黏結層的厚度用溶劑(MEK：methyl ethyl ketone甲乙酮)的量來調整。
<塗佈液組成>
．彈性體：以丙烯酸丁基酯-丙烯腈為主要成分之丙烯酸酯系聚合物(產品名稱：SG-28GM、NAGASE & CO.,LTD.製)．．．5質量份
．環氧樹脂1：jER(註冊商標)828(Mitsubishi Chemical Corporation製)．．．33質量份
．環氧樹脂2：jER(註冊商標)1004(Mitsubishi Chemical Corporation製)．．．11質量份
．酚樹脂：MIREX XLC-4L(Mitsui Chemicals，Inc.製)．．．44質量份
．有機酸：o-茴香酸(原茴香酸、Tokyo Chemical Industry Co.,Ltd.製)．．．0.5質量份
．硬化劑：咪唑觸媒(2PHZ-PW、Shikoku Kasei K.K.製)．．．0.5質量份
作為切削裝置使用DISCO公司製Surface Planer。轉速設為1500rpm(revolution per minute(每分鐘轉速))，進給速度設為0.5mm/sec來將電極的表面和黏結層的表面設為相同面。
(實施例2)
實施例2與實施例1相比，除了在切削後藉由濕法蝕刻將黏結層的高度設為比電極的高度低500nm這一點之外，設為與實施例1相同。
作為蝕刻液使用MEK(甲乙酮)，使用單片顯影裝置並藉由噴塗法進行濕法蝕刻。蝕刻液噴出壓力設為0.5mL/sec/mm2，蝕刻時間進行20sec。
(實施例3)
實施例3與實施例1相比，除了在切削後藉由濕法蝕刻將電極蝕刻200nm並將電極的高度設為比黏結層的高度低這一點之 外，設為與實施例1相同。
電極的蝕刻液及蝕刻條件成為如下述。
．蝕刻液：0.1%過氧化氫、0.1%亞胺基二乙酸及99.8%超純水
．蝕刻條件(浸漬時間)：20sec
(實施例4)
實施例4與實施例3相比，除了將電極的濕法蝕刻時間設為100sec，藉此將黏結層的高度與電極的高度之差設為1000nm，並設為比導通路的突出部的高度長500nm這一點之外，設為與實施例3相同。
(實施例5)
實施例5除了在TEG晶片的電極之間使用無絕緣膜者，並將切削後的電極高度設為3μm這一點之外，設為於實施例1相同。
(實施例6)
實施例6除了使用如下者的黏結層這一點之外設為與實施例1相同。
<塗佈液組成>
．苯氧基樹脂(YP-50、NIPPON STEEL & SUMIKIN CHEMICAL CO.,LTD.) 60質量份
．二環氧二環己烷化合物(CELLOXIDE8000、Daicel Corporation) 10質量份
．低極性氧環丁烷化合物(OXBP、Ube Industries，Ltd.) 20質量份
．季銨鹽系熱酸產生劑(產品名稱CXC-1612、Kusumoto Chemicals，Ltd.) 2質量份
黏結層的厚度用溶劑(MEK：methyl ethyl ketone甲乙酮)的量調整。
(比較例1)
比較例1除了在TEG晶片的電極整面形成黏結層並且使電極未露出這一點之外，設為與實施例1相同。以電極上的黏結層高度成為5μm的方式調整稀釋倍率並進行塗佈。
(比較例2)
比較例2除了在TEG晶片不設置黏結層，而在各向異性導電構件設置黏結層這一點之外設為與實施例1相同。以各向異性導電構件上的黏結層高度成為5μm的方式調整稀釋倍率並進行塗佈。
以下對導通性與接合強度進行說明。
導通性利用導通阻抗進行評價。對導通阻抗進行說明。
<導通性的評價>
使探針與內插器的菊鏈圖案部分的引線焊盤接觸，在大氣中進行導通評價。作為測定裝置使用KEITHLEY公司SourceMeter，來進行阻抗值的測定。
根據阻抗值的結果，利用以下所示之評價基準進行評價。將評價結果示於下述表1的導通性欄。
“A”：阻抗值低於設計阻抗的10倍
“B”：阻抗值為設計阻抗的10倍以上且低於100倍
“C”：阻抗值為設計阻抗的100倍以上且低於1000倍
“D”：阻抗值為設計阻抗的1000倍以上
接合強度使用萬能焊接測試儀Dage-4000(Nordson Advanced Technology(Japan)K.K.)測定剪切強度來進行評價。
接合強度由獲得的破壞荷重求出半導體元件的每單位面積的接合強度值。接合強度根據以下所示的評價基準進行評價。
“A”：20MPa
Figure 107131960-A0305-02-0040-21
接合強度
“B”：10MPa
Figure 107131960-A0305-02-0040-22
接合強度<20MPa
“C”：接合強度<10MPa
Figure 107131960-A0305-02-0040-1
如表1所示，實施例1~實施例6與未露出電極之比較例1及比較例2相比，導通性及接合強度優異。
又，如實施例4，若導通路的突出部長於黏結層的高度與電極 的高度之差，則導通性及接合強度均係非常優異者。
10‧‧‧半導體元件
12、14‧‧‧半導體構件
15‧‧‧各向異性導電性構件

Claims (9)

  1. 一種半導體元件的製造方法，其具有接合製程，該接合製程對如下構件進行接合：接合構件，具有電極和黏結層且該電極從該黏結層露出；以及各向異性導電性構件，具有絕緣性基材、及沿該絕緣性基材的厚度方向貫通並以彼此電絕緣之狀態設置之複數個導通路，且該導通路藉由在形成於該絕緣性基材上之向厚度方向延長之貫通孔內填充導電材料而形成。
  2. 如申請專利範圍第1項所述之半導體元件的製造方法，其中在該接合製程之前具有使該接合構件的該電極露出之露出製程。
  3. 如申請專利範圍第2項所述之半導體元件的製造方法，其中該露出製程為使用切削、磨削、研磨、乾法蝕刻及濕法蝕刻中任一個來使該電極露出之製程。
  4. 如申請專利範圍第1項至第3項中任一項所述之半導體元件的製造方法，其中該接合構件為該電極比該黏結層更突出配置之構件。
  5. 如申請專利範圍第4項所述之半導體元件的製造方法，其中該導通路從該絕緣性基材向該厚度方向突出， 將該導通路的突出之突出部分的高度設為Hd，將該黏結層的高度設為Ha，將該電極的高度設為Hs時，Hd
    Figure 107131960-A0305-02-0044-23
    Ha-Hs。
  6. 如申請專利範圍第1項至第3項中任一項所述之半導體元件的製造方法，其中該接合製程為該接合構件及該各向異性導電性構件經由該黏結層進行接合之製程。
  7. 如申請專利範圍第2項或第3項所述之半導體元件的製造方法，其中該黏結層包含熱硬化性樹脂，該露出製程為在該熱硬化性樹脂不進行熱硬化之條件下進行之製程。
  8. 如申請專利範圍第1項至第3項中任一項所述之半導體元件的製造方法，其中該各向異性導電性構件不包括該黏結層。
  9. 一種接合構件，其在如申請專利範圍第1項至第8項中任一項所述之半導體元件的製造方法中使用。
TW107131960A 2017-09-29 2018-09-12 半導體元件的製造方法及接合構件 TWI774841B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-189945 2017-09-29
JP2017189945 2017-09-29

Publications (2)

Publication Number Publication Date
TW201916128A TW201916128A (zh) 2019-04-16
TWI774841B true TWI774841B (zh) 2022-08-21

Family

ID=65901242

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107131960A TWI774841B (zh) 2017-09-29 2018-09-12 半導體元件的製造方法及接合構件

Country Status (3)

Country Link
JP (1) JP6886030B2 (zh)
TW (1) TWI774841B (zh)
WO (1) WO2019065118A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147231A (ja) * 2007-12-17 2009-07-02 Hitachi Chem Co Ltd 実装方法、半導体チップ、及び半導体ウエハ
WO2016006660A1 (ja) * 2014-07-11 2016-01-14 富士フイルム株式会社 異方導電性部材および多層配線基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2895570B2 (ja) * 1990-05-11 1999-05-24 キヤノン株式会社 電気的接続部材および電気回路部材
JP2002151549A (ja) * 2000-11-09 2002-05-24 Nitto Denko Corp 異方導電性フィルム
JP2009140869A (ja) * 2007-12-10 2009-06-25 Fujifilm Corp 異方導電性部材
WO2013089199A1 (ja) * 2011-12-16 2013-06-20 旭化成イーマテリアルズ株式会社 異方導電性フィルム付き半導体チップ、異方導電性フィルム付き半導体ウェハ、及び半導体装置
JP5853896B2 (ja) * 2012-08-03 2016-02-09 富士通株式会社 半導体チップ、半導体装置、および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147231A (ja) * 2007-12-17 2009-07-02 Hitachi Chem Co Ltd 実装方法、半導体チップ、及び半導体ウエハ
WO2016006660A1 (ja) * 2014-07-11 2016-01-14 富士フイルム株式会社 異方導電性部材および多層配線基板

Also Published As

Publication number Publication date
JP6886030B2 (ja) 2021-06-16
TW201916128A (zh) 2019-04-16
WO2019065118A1 (ja) 2019-04-04
JPWO2019065118A1 (ja) 2020-10-15

Similar Documents

Publication Publication Date Title
JP6808815B2 (ja) 積層デバイス、積層体および積層デバイスの製造方法
CN113423872B (zh) 阳极氧化处理方法及各向异性导电性部件的制造方法
TWI758274B (zh) 異向導電性接合構件、半導體元件、半導體封裝及半導體元件的製造方法
TWI758510B (zh) 結構體、結構體的製造方法、積層體及半導體封裝體
JP2019153415A (ja) 異方導電性部材、異方導電性部材の製造方法、および接合体の製造方法
JP6976883B2 (ja) 異方導電性部材、異方導電性部材の製造方法、接合体および電子デバイス
JP7220796B2 (ja) 構造体の製造方法
TWI729267B (zh) 半導體器件、積層體及半導體器件的製造方法以及積層體的製造方法
CN115135809B (zh) 金属填充微细结构体、金属填充微细结构体的制造方法及结构体
CN116830391A (zh) 结构体、各向异性导电性部件的制造方法及保护层形成用组合物
CN109155259B (zh) 电子元件、包含半导体元件的结构体及电子元件的制造方法
TWI774841B (zh) 半導體元件的製造方法及接合構件
JP7493039B2 (ja) 構造体、構造体の製造方法、接合体の製造方法及びデバイスの製造方法
CN115003864B (zh) 金属填充微细结构体的制造方法
JP7357142B2 (ja) 充填微細構造体および搬送方法
TWI765092B (zh) 金屬填充微細結構體的製造方法及絕緣性基材
WO2019163575A1 (ja) 接合体の製造方法、仮固定部材、および積層体
TW202305839A (zh) 結構體之製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent