JP2009140869A

JP2009140869A - 異方導電性部材

Info

Publication number: JP2009140869A
Application number: JP2007318662A
Authority: JP
Inventors: Yusuke Hatanaka; 優介畠中
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2007-12-10
Filing date: 2007-12-10
Publication date: 2009-06-25

Abstract

【課題】導通路の設置密度を飛躍的に向上させ、半導体素子等の電子部品の検査用コネクタ、異方導電接続部材等として使用することができる異方導電性部材、および、その製造方法を提供する。
【解決手段】絶縁部材中に、互いに離隔した、深さ方向に対して分岐構造をもたない複数の貫通孔を規則的な配置で有し、流動性のある材料を選択的に積層することにより、該３次元構造体を層ごとに形成する貫通構造体の製造方法であって、複数のオリフィスを有するプリントヘッドを、該第１の方向に移動させながら、該複数のオリフィスから前記材料を選択的に供給することにより、第１の走査経路上に前記材料を供給する工程と、前記プリントヘッドを、前記第１の方向と所定の角度をなす第２の方向に移動させる工程と、前記第１の走査経路からオフセットされた第２の走査経路上に前記材料を供給する工程を含むことを特徴とする貫通構造体の製造方法。
【選択図】図４

Description

本発明は、導電部材充填微細構造体およびその製造方法に関する。詳細には、金属充填微細構造体およびその製造方法に関する。更に詳細には、金属充填微細構造体を用いた異方導電性部材およびその製造方法に関する。

異方導電性部材は、半導体素子等の電子部品と回路基板との間に挿入し、加圧して電子部品と回路基板間の電気的接続が得られるため、半導体素子等の電子部品等の接続部材及び機能検査を行う際の検査用コネクタ等、広く使用されているほか、光伝送素材の用途としても応用が期待でき、注目度が高い部材である。

特に半導体素子等の電子接続部材は、そのダウンサイジング化が顕著であり、従来のワイヤーボンディングのような直接配線基板を接続するような方式では、接続の安定性を十分に保証することができない。これに代わり近年注目されているのが異方導電部材であり、絶縁素材の皮膜中に導電部材が貫通林立したタイプや、金属球を配置したタイプのものが注目されている。

また、検査用コネクタは、半導体素子等の電子部品を回路基板に実装した後に機能検査を行うと、電子部品が不良であった場合に、回路基板もともに処分されることとなり、金額的な損失が大きくなってしまうという問題を回避するためである。
即ち、半導体素子等の電子部品を、実装時と同様のポジションで回路基板に異方導電性部材を介して接触させて機能検査を行うことで、電子部品を回路基板上に実装せずに、機能検査を実施でき、上記の問題を回避することができる。

このような異方導電性部材として、特許文献１には、「接着性絶縁材料からなるフィルム基板中に、導電性材料からなる複数の導通路が、互いに絶縁された状態で、かつ該フィルム基板を厚み方向に貫通した状態で配置され、フィルム基板の長手方向と平行な導通路の断面における形状の外周上の２点間の最大長の平均が１０〜３０μｍであり、隣接する導通路の間隔が、上記最大長の平均の０．５〜３倍であることを特徴とする異方導電性フィルム。」が開示されている。

また、特許文献２には、「絶縁性樹脂よりなるフィルム基材中に、複数の導通路が、互いに絶縁されて、該フィルム基材を厚み方向に貫通し、かつ、千鳥配列で配置されている、異方導電性フィルムであって、導通路列内の導通路間距離よりも、隣り合う導通路列間での導通路間距離が小さいことを特徴とする、異方導電性フィルム。」が開示されている。

このような異方導電性フイルムの製造方法として、特許文献１および２には、異方導電性材料の細線を絶縁性フィルム上に挟み込んだ後、加熱及び加圧により一体化し、厚み方向にスクライブする方法が開示されている。
また、特許文献３には、レジストとマスクを用いて導電性の柱を電鋳で作製し、これに絶縁性素材を流し込み硬化させることで異方導電性フイルムを製造する方法が検討されている。

一方、特許文献４には、「電気的絶縁材からなる保持体と、該保持体中に互いに絶縁状態にて備えられた複数の導電部材とを有し、前記各導電部材の一端が前記保持体の一方の面において露出しており、前記各導電部材の他端が前記保持体の他方の面において露出している電気的接続部材を製造する方法において、
基体と、該基体に積層されて設けられるところの前記保持体となる絶縁層とを有する母材に対し前記絶縁層側から高エネルギビームを照射して、複数の領域において前記絶縁層の全部と前記基体の一部とを除去し、前記母材に複数の穴を形成する第１の工程と、
形成された複数の穴に、前記絶縁層の面と面一またはこの面より突出させて、前記導電部材となる導電材料を充填する第２の工程と、前記基体を除去する第３の工程と、を有することを特徴とする電気的接続部材の製造方法。」が開示されており、絶縁層として、ポリイミド樹脂、エポキシ樹脂、シリコン樹脂等の種々の材質に関する検討も行なわれている。

ところで、近年、半導体素子等の電子部品は、高集積化が一層進むことに伴い、電極（端子）サイズはより小さくなり、電極（端子）数はより増加し、端子間の距離もより狭くなってきている。また、狭ピッチで多数配置されている各端子の表面が本体表面よりも奥まった位置にある表面構造の電子部品も現れてきている。
そのため、このような電子部品に対応できるよう、異方導電性部材における導通路もその外径（太さ）をより小さくし、かつ、狭ピッチで配列させる必要が生じている。
しかしながら、上記特許文献１〜４等に記載されている異方導電性フイルムや電気的接続部材を製造する方法では、導通路のサイズを小さくすることは非常に困難であり、狭ピッチに対応した導電部材を高密度で充填させる方法が期待されている。

特開２０００−０１２６１９号公報特開２００５−０８５６３４号公報特開２００２−１３４５７０号公報特開平０３−１８２０８１号公報

したがって、本発明は、導通路の設置密度を飛躍的に向上させ、高集積化が一層進んだ現在においても半導体素子等の電子部品の検査用コネクタ、電気的接続部材等として使用することができる異方導電性部材、および、その製造方法を提供することを目的とする。

本発明者は、上記目的を達成すべく鋭意研究した結果、絶縁部材の製造に３次元造型を利用し、導通路の密度を飛躍的に向上できることを見出し、本発明を完成させた。

すなわち、本発明は、以下の（１）〜（７）を提供する。
（１）絶縁部材中に、互いに離隔した、深さ方向に対して分岐構造をもたない複数の貫通孔を規則的な配置で有し、面に対し前記貫通孔の密度が１０００万個／ｍｍ²以上である３次元貫通構造体を、コンピュータを用いて計算し記憶され制御された、設計され規定したデータに従って流動性のある材料を選択的に積層することにより、該３次元構造体を層ごとに形成する貫通構造体の製造方法であって、
第１の方向に対して所定の角度をなすように整列している複数のオリフィスを有するプリントヘッドを、該第１の方向に移動させながら、選択されたスタイルに従って該複数のオリフィスから前記材料を選択的に供給することにより、第１の走査経路上に前記材料を供給する工程と、前記プリントヘッドを、前記第１の方向と所定の角度をなす第２の方向に移動させる工程と、前記プリントヘッドを前記第１の方向に移動させながら、前記複数のオリフィスから前記材料を選択的に供給することにより、前記第１の走査経路からオフセットされた第２の走査経路上に前記材料を供給する工程を含むことを特徴とする貫通構造体の製造方法。
（２）前記流動性のある材料が、
（Ａ）光重合体または光重合体を含む結合材料、および
（Ｂ）熱重合体または熱重合体を含む結合材料、
からなる群から選択される少なくとも１種である、（１）に記載の貫通構造体の製造方法。
（３）前記貫通構造体の貫通孔内に導電部材を充填せしめる処理を行うことを特徴とする、（１）または（２）記載の貫通構造体の製造方法によって得られた貫通孔内に導電部材を充填した導電部材充填構造体の製造方法。
（４）（３）に記載の製造方法を用いて得られる異方導電部材。
（５）前記選択されたスタイルが造形スタイルである（１）〜（３）いずれか１項記載の方法。
（６）前記選択されたスタイルが支持スタイルである（１）〜（３）いずれか１項記載の方法。
（７）前記３次元物体の形成中において、気体または気化可能な液体を吹き付けることにより、供給された前記材料を冷却する工程をさらに含む（１）〜（６）いずれか１項記載の方法。

以下に示すように、本発明によれば、導通路の設置密度を飛躍的に向上させ、高集積化が一層進んだ現在においても半導体素子等の電子部品の検査用コネクタ、異方導電接続部材等として使用することができる異方導電性部材、および、その製造方法を提供することができる。

また、本発明の異方導電性部材は、電子部品の電極(パッド)部分に接合される導通路の数が多く、圧力が分散されるため、接触される電極へのダメージを軽減することが可能である。また、単一の電極に多くの導通路が接合（接触）できるので、導通路の一部分に異常が起きても全体の導電性への影響は極めて小さくなる。更に、評価用、接続用の回路基板の位置決めに対する負荷を大幅に低減することができる。
更に、本発明の異方導電性部材の製造方法は、本発明の異方導電性部材を効率的に製造することができるため非常に有用である。

以下に、本発明の異方導電性部材の製造方法を詳細に説明する。
本発明の製造方法で得られる異方導電性部材は、絶縁部材中に、密度が１０００万個／ｍｍ²以上である導電性部材からなる複数の導通路が、互いに絶縁された状態で前記絶縁部材を厚み方向に貫通し、かつ、前記各導通路の一端が前記絶縁部材の一方の面において露出または突出し、前記各導通路の他端が前記絶縁部材の他方の面において露出または突出した状態で設けられる異方導電性部材である。
本発明の製造方法においては、上記導通路を設けるために、絶縁基材に貫通孔を形成せしめる処理を施したのち、該貫通孔に導電性部材を設ける方法が好ましく、その絶縁部材は、有機物／無機物にこだわらないが、電気抵抗としては１×１０^３Ω・ｃｍ以上が好ましく、１×１０^５Ω・ｃｍ以上がより好ましく、１×１０^７Ω・ｃｍ以上が特に好ましい。
本発明の製造方法は、その絶縁部材を積み上げることにより形成させることから、３Ｄ造形方式、インクジェット方式、等の技術が好適な例として挙げられ、ある程度の厚膜な微細構造形状を制御できる観点から、３Ｄ造形方式がより好ましい。

３Ｄ造形方式としては、例えば、特開２００２−１２７２６０号公報、特開２００２−１７８４１３号公報、特開２００４−１３０８１７号公報、等に記載の方法で形成することができる。

［選択積層造形（ＳＤＭ）システムにおいて、特に好ましいＳＤＭシステムであるサーマルステレオリソグラフィー（ＴＳＬ）システムを実行する好適な装置］
ＳＤＭ／ＴＳＬを実行する装置の好適な例を図２に示す。その装置は、材料供給台１８、供給ヘッド１０（例えばマルチオリフィスインクジェットヘッド）を備え、供給ヘッド１０は材料供給台１８上に位置されている。材料供給台１８は、結合部材１３を介してＸ−ステージ１２に摺動可能に結合されている。Ｘ−ステージ１２は、制御コンピュータあるいはマイクロプロセッサ（図示せず）により制御され、材料供給台１８をＸ軸方向すなわち主走査方向に前後動させる。さらに、材料供給台１８の両側や供給ヘッド１０とプラナライザー１１の間にファン（図示せず）が配され、所望の造形温度が維持されるよう、供給された材料および造形台１９を冷却する空気を垂直下方向に吹き付ける。ファンおよび／または他の冷却システム用の他の適切な取付構造としては、気化可能な液体（例えば水、アルコール、溶剤）を物体の表面に向けて噴射するミスト装置等他のものも可能である。冷却システムは、供給された材料を所望の造形温度範囲内に維持するように熱を奪う、温度感知装置とコンピュータによって制御される、能動型あるいは受動型技術を含んでもよい。

供給ヘッド（プリントヘッド）１０は、例えば熱可塑樹脂、熱硬化性樹脂あるいはワックス等の材料のような樹脂組成物インクを噴出するように形成された市販のものであり、プリントヘッドの前後動および加速を必要とする３次元造形システムに使用できるように改造されている。プリントヘッドの改造と同時に、付属の材料タンクを、プリントヘッドの加速によってタンク内に残される材料ができるだけ少なくなるように形成する必要がある。望ましい実施の形態では、各オリフィス（すなわちジェット）が材料滴を所望の位置に供給するよう適切に配置され、ヘッド上のジェットの全てがコンピュータ制御され、オリフィスプレート１５を通じて選択的に材料滴を射出する。実際には、１秒間に約１２、０００から１６、０００の命令が、各ジェットの位置と所望の材料供給位置に応じて、各ジェットに対し発射する（材料滴を供給）、しない（材料滴を供給しない）を制御するために送り出される。また、実際には、発射命令は全てのジェットに対して同時に出されるのが望ましい。ヘッドはジェットを選択的に発射させ、溶融材料滴をオリフィスプレート１５の１個ないし数個のオリフィスを通って同時に吐出させるようコンピュータ制御される。

オリフィスプレート１５は、材料供給台１８の下面から材料滴が射出されるように材料供給台１８に取り付けられている。
各層のプリント工程は、目標滴下位置に対するプリントヘッド１０の一連の動きによってなされる。プリントヘッド１０が主走査方向へ動くときに造形材料の噴射がなされるのが普通である。次にプリントヘッド１０を副走査方向にわずかに動かし（この間材料滴は発射されない）、次に材料滴を発射しながらプリントヘッド１０を主走査方向反対向きに動かす。この主走査と副走査はその層が形成し終わるまで交互に繰り返される。

図２に示すように造形台１９が使用される。３次元物体または部品１４がその造形台１９上で形成される。その造形台１９はＹステージ１６ａ、１６ｂに摺動自在に取り付けられており、そのＹステージはコンピュータの制御下に造形台１９をＹ方向に（割送り方向、副走査方向）前後動させる。その造形台１９はＺステージ１７にも取り付けられており、そのＺステージはコンピュータの制御下に造形台１９をＺ方向に（一般に造形中に徐々に下方に）上下動させる。

物体の断面を形成するため、Ｚステージは３次元物体または部品１４の、直前に形成された（供給され、場合によっては平滑化された）断面がプリントヘッド１０のオリフィスプレート１５の下方所定の距離に位置するように、造形台１９をプリントヘッド１０に対して移動させる。プリントヘッド１０はＹステージ１６ａ、１６ｂと協働してＸーＹ造形領域を１回ないし数回走査する（プリントヘッドはＸ方向に前後動し、Ｙステージ１６ａ、１６ｂは造形中の物体をＹ方向に平行移動させる。）。直前に形成された物体の層とその支持体が次の層とその支持体用の材料を供給するための作業面を形成する。ＸＹ方向の平行移動の間に、プリントヘッドのジェットが先行層に対して、所定の位置でそれぞれ発射し、物体の次の断面の層を形成するためのパターンと順序で材料を供給する。上述のＸ、Ｙ、Ｚ方向の移動と材料供給と平滑化を繰り返して、選択的に供給積層された複数の層から物体を造形する。

［データ処理］
プリントヘッド１０はラスターパターン（点を集合させてつくられる画像）で走査する。インクジェットの発射は制御コンピュータもしくは他のメモリーに記憶されている長方形のビットマップによって制御される。そのビットマップはメモリーセルのグリッドからなっており、そのグリッドにおいては、各メモリーセルが作業面上の１画素に対応し、セルの行は主走査方向（Ｘ方向）に延び、列は副走査方向（Ｙ方向）に延びている。ある断面を形成するためにはその断面（支持部も含めて）を表すデータがまずビットマップにロードされる。ここで、いくつかの望ましい実施の形態においてそうであるように、物体部も支持部も同じ材料で形成されると仮定する。ある画素位置に材料を供給すべきときには、その画素位置に対応するメモリーセルにフラグを立てる（例えば２進数字”１”をロードする）。また材料を供給しない画素位置に対応するメモリーセルには反対のフラグを立てる（例えば２進数字”０”をロードする）。そして、ビットマップ内の対応するセルのフラグに応じて、ある画素に発射するかどうかが各オリフィスに指示される。

データが形成された後のステップはそのデータを制御コンピュータに出力するためにフォーマットすることである。上述のように、制御コンピュータはこのデータを物体データとともにビットマップにロードし、プリントヘッドおよびＸー、Ｙー、Ｚーステージを駆動する。

［貫通孔を有する３次元構造体］
形成される貫通孔の大きさとしては、直径５〜１０００ｎｍが好ましく、２０〜５００ｎｍがより好ましい。また異方導電部材として使用する際には、その貫通構造が分岐していない直管構造をとっていることが好ましく、貫通孔を有する絶縁部材の厚さ（すなわち貫通孔の長さ）としては、５〜１０００μｍが好ましく、１０〜５００μｍがより好ましい。

［導通路形成］
本発明の異方導電性部材を構成する導通路は導電性部材からなるものである。
導電性部材は、電気抵抗率が１０³Ω・ｃｍ以下の材料であれば特に限定されず、
その具体例としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ニッケル（Ｎｉ）等が好適に例示される。
中でも、電気伝導性の観点から、銅、金、アルミニウム、ニッケルが好ましく、銅、金がより好ましい。
また、コストの観点から、導通路の上記絶縁部材の両面から露出した面や突出した面（以下、「端面」ともいう。）の表面だけが金で形成されるのがより好ましい。

本発明の導電材充填構造体においては、上記導通路は柱状であり、その直径（図１（Ｂ）においては符号８で表される部分）は５〜１０００ｎｍであるのが好ましく、２０〜５００ｎｍであるのがより好ましい。導通路の直径がこの範囲であると、電気信号を流した際に十分な応答が得ることができるため、本発明の異方導電性部材を電子部品の検査用コネクタ、電気的接続部材として、より好適に用いることができる。

また、本発明においては、上記導通路の両端が上記絶縁部材の両面から突出している場合、その突出した部分（図１（Ｂ）においては符号４ａおよび４ｂで表される部分。以下、「バンプ」ともいう。）の高さは、５〜５００ｎｍであるのが好ましく、１０〜２００ｎｍであるのがより好ましい。バンブの高さがこの範囲であると、電子部品の電極(パッド)部分との接合性が向上する。

本発明においては、上記導通路は上記絶縁部材によって互いに絶縁された状態で存在するものであるが、その密度は２００万個／ｍｍ²以上、１０００万個／ｍｍ²以上であり、５０００万個／ｍｍ²以上であるのが好ましく、１億個／ｍｍ²以上であるのがより好ましい。
上記導通路の密度がこの範囲にあることにより、本発明の異方導電性部材は高集積化が一層進んだ現在においても半導体素子等の電子部品の検査用コネクタ、電気的接続部材等として使用することができる。
本発明の異方導電性部材は、上述したように、上記絶縁部材の厚みが１〜１０００μｍであり、かつ、導通路の直径が５〜５００ｎｍであるのが、高い絶縁性を維持しつつ、かつ、高密度で導通が確認できる、または高密度で電気的接続が可能となる理由から好ましい。

本発明においては、上記導通路は、例えば、上記絶縁部材における貫通孔の内部に導電性部材である金属を充填することにより製造することができる。
導通部材充填工程は、得られた上記絶縁部材における貫通化した孔の内部に導電性部材である金属を充填して上記異方導電性部材を得る工程である。
ここで、充填する金属は、異方導電性部材の導通路を構成するものであり、本発明の異方導電性部材において説明したものと同様である。

本発明の製造方法においては、金属の充填方法として、電解メッキ法または無電解メッキ法を用いることができる。
ここで、着色などに用いられる従来公知の電解メッキ法では、選択的に孔中に金属を高アスペクトで析出（成長）させることは困難である。これは、析出金属が孔内で消費され一定時間以上電解を行なってもメッキが成長しないためと考えられる。

そのため、本発明の製造方法においては、電解メッキ法により金属を充填する場合は、パルス電解または定電位電解の際に休止時間をもうける必要がある。休止時間は、１０秒以上必要で、３０〜６０秒が好ましい。
また、電解液のかくはんを促進するため、超音波を加えることも望ましい。
更に、電解電圧は、通常２０Ｖ以下であって望ましくは１０Ｖ以下であるが、使用する電解液における目的金属の析出電位を予め測定し、その電位＋１Ｖ以内で定電位電解を行なうことが好ましい。なお、定電位電解を行なう際には、サイクリックボルタンメトリを併用できるものが望ましく、Ｓｏｌａｒｔｒｏｎ社、ＢＡＳ社、北斗電工社、ＩＶＩＵＭ社等のポテンショスタット装置を用いることができる。

メッキ液は、従来公知のメッキ液を用いることができる。
具体的には、銅を析出させる場合には硫酸銅水溶液が一般的に用いられるが、硫酸銅の濃度は、１〜３００ｇ／Ｌであるのが好ましく、１００〜２００ｇ／Ｌであるのがより好ましい。また、電解液中に塩酸を添加すると析出を促進することができる。この場合、塩酸濃度は１０〜２０ｇ／Ｌであるのが好ましい。
また、金を析出させる場合、テトラクロロ金の硫酸溶液を用い、交流電解でメッキを行なうのが望ましい。

なお、無電解メッキ法では、アスペクトの高いマイクロポアからなる孔中に金属を完全に充填するには長時間を要するので、本発明の製造方法においては、電解メッキ法により金属を充填するのが望ましい。

この金属充填工程により、図３（Ｂ）に示される絶縁部材１４ｄ中に導通路３を備えた異方導電性部材２１が得られる。

また、この充填物についても上述した３Ｄ造形あるいはインクジェット方式を適宜用いて孔内に充填することもできる。

［表面平滑化処理］
本発明の製造方法においては、上記金属充填工程の後に、化学機械研磨処理によって表面および裏面を平滑化する表面平滑処理工程を具備するのが好ましい。
化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）処理を行うことにより、金属を充填させた後の表面および裏面の平滑化と表面に付着した余分な金属を除去することができる。
ＣＭＰ処理には、フジミインコーポレイテッド社製のＰＮＡＮＥＲＬＩＴＥ−７０００、日立化成社製のＧＰＸＨＳＣ８００、旭硝子（セイミケミカル）社製のＣＬ−１０００等のＣＭＰスラリーを用いることができる。

［トリミング処理］
本発明の製造方法においては、上記金属充填工程または上記ＣＭＰ処理を施した場合は上記表面平滑処理工程の後に、トリミング処理工程を具備するのが好ましい。
上記トリミング処理工程は、上記金属充填工程または上記ＣＭＰ処理を施した場合は上記表面平滑処理工程の後に、異方導電性部材表面の絶縁部材のみを一部除去し、導通路を突出させる工程である。
このトリミング工程により、図３（Ｃ）に示される異方導電性部材２１が得られる。

本発明の製造方法においては、上記トリミング処理工程に代えて、図３（Ｂ）に示される導通路３の表面にのみ、更に同一のまたは異なる導電性金属を析出させる電着処理工程を具備するものであってもよい（図３（Ｄ））。

（実施例１）
（Ａ）貫通充填構造体
実施例１として、特開２００４−１３０８１７号公報に記載された実施例に相当する例に準じて貫通構造体を形成した。このとき、絶縁部材用の材料としてはエポキシ樹脂（ＧＭ−９００２−１２５；ブレニー技研製）を使用した。

（Ｂ）金属充填処理工程
次いで、上記貫通構造体の一方の表面に銅電極を密着させ、該銅電極を陰極にし、白金を正極にして電解メッキを行なった。
硫酸銅／硫酸／塩酸＝２００／５０／１５（ｇ／Ｌ）の混合溶液を２５℃に保った状態で電解液として使用し、定電圧パルス電解を実施することにより、貫通孔に銅が充填された構造体（異方導電性部材）を製造した。
ここで、定電圧パルス電解は、山本鍍金社製のメッキ装置を用い、北斗電工社製の電源（ＨＺ−３０００）を用い、メッキ液中でサイクリックボルタンメトリを行なって析出電位を確認した後、皮膜側の電位を−２Ｖに設定して行った。また、定電圧パルス電解のパルス波形は矩形波であった。具体的には、電解の総処理時間が３００秒になるように、１回の電解時間が６０秒の電解処理を、各電解処理の間に４０秒の休止時間を設けて５回施した。
銅を充填した後の表面をＦＥ−ＳＥＭで観察すると、貫通構造体の表面から一部あふれるような形になっていた。

（Ｃ）表面平滑化処理工程
次いで、銅が充填された構造体の表面および裏面に、ＣＭＰ処理を施した。
ＣＭＰスラリーとしては、フジミインコーポレイテッド社製のＰＮＡＮＥＲＬＩＴＥ−７０００を用いた。

（Ｄ）トリミング処理
次いで、ＣＭＰ処理後の構造体をトルエンに１時間浸漬し、ポリマー部を選択的に溶解することで、導通路である銅の円柱を突出させた。

次いで、水洗し、乾燥した後に、ＦＥ−ＳＥＭで観察した。
その結果、導通路の突出部の高さ（バンプ高さ）が１０ｎｍであり、電極部サイズである導通路の直径が４００ｎｍであり、部材の厚みが８００μｍであること、および導通路は分岐構造がないことを確認した。導通路の密度は、１０００万個／ｍｍ²以上であった。

（比較例１）
比較例１として、特許文献３（特開２００２−１３４５７０号公報）に記載された実施例に相当する例を行った。

具体的には、まず、図４（Ａ）に示すように、厚み０．５ｍｍ×幅３０ｍｍ×長さ３０ｍｍの方形の銅基板４１に、厚み１５０μｍの均一な厚みのレジスト層（膜）４２を形成した。
レジスト材料は、ポリメチルメタアクリレート樹脂（ＰＭＭＡ樹脂）を用い、塗膜形成後、常温で４時間の乾燥を行った。

次いで、図４（Ｂ）に示すように、直径２０μｍの円形同士がピッチ４０μｍで細密充填状に配列されたマスク（ドイツ国カールスルーエ社製）４３を銅基板４１上に重ねて、垂直方向上方よりＸ線４４を照射し、マスク４３によって遮蔽されていないレジスト膜部分をＸ線に露光させた。
ここでは、レジスト側壁面の形状精度が優れているシンクロトロン放射Ｘ線を用いた。

次いで、図４（Ｃ）に示すように、レジスト膜のＸ線露光部分を現像により溶解除去することにより、アスペクト比（（長さ／直径）の値）が１０であるポーラスな構造が形成された微細構造レジスト膜４５を有してなる母型Ｍを形成した。

次いで、図４（Ｄ）に示すように、前記溶解除去部分に、電鋳法により、ニッケル導電性極細線群４６を形成した。メッキ液としてスルファミン酸浴を用い、ニッケル電極をプラス側の電極とし、銅基板をマイナス側の電極として電鋳を行った。

電鋳工程後、図４（Ｅ）に示すように、形成されたニッケル導電性極細線群４６の周りの残存レジスト膜（微細構造レジスト膜）４５を溶解除去し、銅基板４１上にニッケル導電性極細線群４６が形成された基体Ｖを得た。

次いで、この基体Ｖを型枠内に収容し、図４（Ｆ）に示すように、ニッケル導電性極細線群４６の周りにシート状基材材料４８（本例ではシリコーン樹脂）を充填し、これを硬化させることにより、銅基板上に、シリコーン樹脂製のシート状基材を作製した。

次いで、前記作製したものから銅基板を取り外し、更に表面・裏面をエキシマレーザーにてトリミング処理することにより、図４（Ｇ）に示すような異方性導電フィルム４９を作製した。本例ではシリコーン樹脂層の厚みは約１００μｍ、導電性部の突出部の高さ（バンプ高さ）は平均１０μｍであった。なお、得られた異方性導電フィルム４９において各導電性極細線の露出している端部は研磨して尖らせ、更に電気抵抗を下げるため端部に金メッキを施した。

また、ＦＥ−ＳＥＭで観察した結果、導通路の突出部の高さ（バンプ高さ）が１０μｍであり、電極部サイズである導通路の直径が２０μｍであることを確認した。

実施例１ならびに比較例１で得られた異方導電性部材（フィルム）を用いて、その異方導通性を評価した。
デバイスの深さ方向の導電性については、作製した実施例１ならびに比較例１で作製したデバイスを１．５ｍｍ×６．０ｍｍの大きさにカットし、Ａｕより構成される同大きさの電極に挟み込み、２００℃／０．５ＭＰａ／１分の条件で加圧圧着させ、その電気抵抗を測定した。抵抗値が小さいほど良好であることを表す。結果を表１に示す。
また、デバイスの面方向の絶縁性に関しては、図５に示すように、同大きさのデバイスの同じ面に１０μｍのピッチを空けてＡｕより構成される電極を設け、その電気抵抗を測定した。抵抗値が大きいほど良好であることを表す。結果を表１に示す。

本発明の異方導電性部材は、ＣＰＵなどのマザーボードとインターポーザーの間の電気的接点として用いることもでき、インターポーザーとＳｉウェハとの間の電気的接点として用いることができる。このような場合には、プローブではなく、信号取り出し用パッドを配線した基板上に本発明の異方導電性部材を組み合わせることで、検査プローブとしても用いることが可能であり、電気的接続部材としても用いることができる。
なお、Ｓｉウェハの信号取り出し面に本発明の異方導電性部材を一体化させておくことにより、配線構造へのダメージを与えることなく、また製法上も非常に精密なアライメントを必要とすることなく電気信号の取り出しが可能となる。半導体素子等の電子部品等の機能検査を行う際の検査用コネクタ、電子部品等の電気的接続部材として用いることができる。

図１は、本発明の異方導電性部材の好適な実施態様の一例を示す模式図である。図１（Ａ）は、平面図であり、図１（Ｂ）は、ＩＢ−ＩＢ線で断面図である。図２は、ＳＤＭ／ＴＳＬを実行する装置の好適な例を示す斜視図である。図３は、本発明の製造方法における金属充填工程等の一例を説明する模式的な断面図である。図３（Ａ）、図３（Ｂ）、図３（Ｃ）、図３（Ｄ）は、それぞれの製造工程を説明している。図４は、比較例1の異方性導電部材の製造方法の手順を説明する模式的な断面図である。図４（Ａ）、図４（Ｂ）、図４（Ｃ）、図４（Ｄ）、図４（Ｅ）、図４（Ｆ）、図４（Ｇ）は、工程ごとの図である。図５は、実施例、比較例の面方向の絶縁抵抗を測定する状態を示す模式図である。

符号の説明

１異方導電性部材
２，２０、１４ｄ絶縁部材
３導通路
４ａ，４ｂ突出部
５基材内導通部
６絶縁部材の厚み
７導通路間の幅
８導通路の直径
９導通路の中心間距離（ピッチ）
１０供給ヘッド（プリントヘッド）
１１プラナライザー
１２Ｘ−ステージ
１３結合部材
１４３次元物体または部品
１５オリフィスプレート
１６ａ，１６ｂＹステージ
１６ｄ貫通孔
１７Ｚステージ
１８材料供給台
１９造形台
２１異方導電性部材
４１銅基板
４２レジスト層
４３マスク
４４Ｘ線
Ｍ母型
４５微細構造レジスト膜（残存レジスト膜）
４６ニッケル導電性極細線群
４７メッキ浴
Ｖ基体
４８シート状基材材料
４９異方性導電フィルム

Claims

絶縁部材中に、互いに離隔した、深さ方向に対して分岐構造をもたない複数の貫通孔を規則的な配置で有し、面に対し前記貫通孔の密度が１０００万個／ｍｍ²以上である３次元貫通構造体を、コンピュータを用いて計算し記憶され制御された、設計され規定したデータに従って流動性のある材料を選択的に積層することにより、該３次元構造体を層ごとに形成する貫通構造体の製造方法であって、
第１の方向に対して所定の角度をなすように整列している複数のオリフィスを有するプリントヘッドを、該第１の方向に移動させながら、選択されたスタイルに従って該複数のオリフィスから前記材料を選択的に供給することにより、第１の走査経路上に前記材料を供給する工程と、
前記プリントヘッドを、前記第１の方向と所定の角度をなす第２の方向に移動させる工程と、
前記プリントヘッドを前記第１の方向に移動させながら、前記複数のオリフィスから前記材料を選択的に供給することにより、前記第１の走査経路からオフセットされた第２の走査経路上に前記材料を供給する工程を含むことを特徴とする貫通構造体の製造方法。
前記流動性のある材料が、
（Ａ）光重合体または光重合体を含む結合材料、および
（Ｂ）熱重合体または熱重合体を含む結合材料、
からなる群から選択される少なくとも１種である、請求項１に記載の貫通構造体の製造方法。
前記貫通構造体の貫通孔内に導電部材を充填せしめる処理を行うことを特徴とする、請求項１または２記載の貫通構造体の製造方法によって得られた貫通孔内に導電部材を充填した導電部材充填構造体の製造方法。
請求項３に記載の製造方法を用いて得られる異方導電部材。