JP2009147241A - 回路基板およびその製造方法並びに回路モジュール - Google Patents
回路基板およびその製造方法並びに回路モジュール Download PDFInfo
- Publication number
- JP2009147241A JP2009147241A JP2007325333A JP2007325333A JP2009147241A JP 2009147241 A JP2009147241 A JP 2009147241A JP 2007325333 A JP2007325333 A JP 2007325333A JP 2007325333 A JP2007325333 A JP 2007325333A JP 2009147241 A JP2009147241 A JP 2009147241A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- base material
- circuit board
- hole conductors
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 113
- 239000004020 conductor Substances 0.000 claims abstract description 112
- 239000000758 substrate Substances 0.000 claims abstract description 53
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229920005989 resin Polymers 0.000 claims description 19
- 239000011347 resin Substances 0.000 claims description 19
- 238000009713 electroplating Methods 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 71
- 239000002184 metal Substances 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 29
- 239000011295 pitch Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 21
- 239000010949 copper Substances 0.000 description 16
- 238000005530 etching Methods 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 9
- 238000007743 anodising Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000003486 chemical etching Methods 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000002048 anodisation reaction Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 235000006408 oxalic acid Nutrition 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- RCTYPNKXASFOBE-UHFFFAOYSA-M chloromercury Chemical compound [Hg]Cl RCTYPNKXASFOBE-UHFFFAOYSA-M 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
Landscapes
- Combinations Of Printed Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】複数の貫通孔15cを備えたポーラスアルミナ基板からなる板状の基材14と、貫通孔内にそれぞれ形成された柱状のスルーホール導体16と、基材の一方の主面及び他方の主面にそれぞれ設けられた絶縁層18a,18b及び少なくとも一部が互いに対向するように設けられた配線12a,12bとを有する。そして、前記配線は少なくとも複数のスルーホール導体により互いに導電接続されている。このため、配線を高密度化しても、スルーホール導体と配線との接続の不具合が生じることなく安定生産することができる。
【選択図】図2
Description
その後、表裏にエッチングレジストを塗布し、露光現像し、エッチングを行なうことで、例えば厚さ18μm程度の配線やスルーホールランドを設けて表裏の接続部を構成する。
上記回路基板110の製造方法の概要は、まず、例えば図示省略した厚さ数百μmの直方体の金属ブロックの一方の主面に、ダイシングソーやワイヤーソー等でX方向およびこれと直交するY方向にそれぞれ溝加工を施すことにより、台座部上に例えば100μm□で長さが200μmの棒状の金属116が例えば100μm間隔で配列された構造体を得る。次に該構造体の棒状の金属116の隙間に例えば熱硬化型エポキシ樹脂を流し込み、熱処理により硬化させ、さらに前記台座部を切削加工等により除去して、母材基板を得る。
こうして得られた母材基板の上下面全面に感光性樹脂を塗布し、露光現像により開口部を備えた絶縁膜118a,118bを形成する。得られた母材基板の表面に触媒金属を吸着させた後、無電解メッキ液中に浸漬して金属膜を形成した後、該金属膜上にエッチングレジストを塗布し、露光現像したのち、金属膜をエッチングして配線層112a,112bを形成し、さらに前記エッチングレジストを除去する。
こうして得られた基板の上下面全面に感光性樹脂を塗布し、露光現像により開口部を設けた保護層118a’,118b’を形成する。さらに、前記保護層118a’,118b’の開口部から露出する前記金属膜の表面にニッケルメッキ、金メッキを順次施し、回路基板110を得る。
また、上記棒状の金属116の形成方法の他の例として、金属、ガラス、プラスチックなどからなる台座部の一方の主面上にワックスや接着剤等を用いて、複数の棒状の金属116を配列した状態に貼り付けることが提案されている。
また本発明は、配線を高密度化しても、スルーホール導体と配線との接続の不具合が生じることなく安定生産可能な回路基板の製造方法を提供することを目的とする。
また本発明は、回路基板の一方の主面側の電子部品と、他方の主面側の配線との接続の不具合が生じることなく安定生産可能な回路モジュールを提供することを目的とする。
まず、図4(a)に示すように、例えば長さ50mm×幅50mm×厚さ0.3mmの板状のAl地金13を準備する。次に、前記Al地金13を例えば所定濃度のシュウ酸溶液等の陽極酸化浴中で所定電圧(例えば50V)を印加する陽極酸化処理を施し、図4(b)に示すように、例えば、直径約40nm、深さ約300μmの複数の凹部15bを形成する。このとき、前記凹部15bの表面から前記Al地金13の内部に向かって、前記Alの酸化物であるAl2O3からなる所定の厚さの絶縁体層dが形成される。
次に、図4(c)に示すように、前記複数の凹部15bのそれぞれ底部をエッチングにより除去して他方の主面14b側に開口する複数の貫通孔15cを備えたポーラスアルミナ基板からなる基材14を形成する。次に、図4(d)に示すように、前記基材14の端面を絶縁性樹脂17で被覆する。次に、図5(e)に示すように、前記基材14の例えば他方の主面14bに例えばスパッタにより例えばNiからなるシード層Sを形成する。次に、図5(f)に示すように、前記シード層Sを給電電極として例えばCuの電解メッキにより前記複数の貫通孔15c内に前記給電電極S側を基端b、前記一方の主面14a側を先端tとするそれぞれ柱状のスルーホール導体16を形成する。次に、図5(g)に示すように、前記基材14から前記シード層S及び前記基材14の一方の主面14a側を例えば化学エッチングにより除去して、前記スルーホール導体16の両端を前記基材14の一方の主面14a及び他方の主面14bにそれぞれ露出させる。
次に、図5(h)に示すように、前記基材14の一方の主面14a及び他方の主面14bに、前記複数のスルーホール導体16のうちの選択された複数のスルーホール導体16の端部を露出する開口OPを備えた絶縁層18a,18bを形成する。上記絶縁層18a,18bの形成は、前記基材14の一方の主面および他方の主面に、例えばスピンコート法により一様な厚さで感光性絶縁樹脂を塗布した後、露光現像して、所定の箇所に前記選択された複数のスルーホール導体の端部を露出する開口を形成する。ここで、前記基材14の一方および他方の主面14a、1 4bにおいて前記複数のスルーホール導体の端部を露出する開口OPの一辺の寸法は、それぞれ前記スルーホール導体の配列ピッチPの2倍以上(例えば縦Wa×横Wb)であることが好ましい。
次に、図5(i)に示すように、前記基材14の一方の主面14aに、前記絶縁層18aの開口OPに露出する少なくとも複数のスルーホール導体16の端部に接続するように幅Waの配線12aを形成する。同様に前記基材14の他方の主面14bに、前記絶縁層18bの開口OPに露出する少なくとも複数のスルーホール導体16の端部に接続するように幅Wbの配線12bを形成する。上記配線12a,12bの形成は、上記絶縁層18a、18bが形成された前記基材14の一方の主面14aおよび他方の主面14bに、例えばスパッタによりNi等のシード層を形成した後、前記シード層上に例えば電解メッキによりCu層を形成する。次に、前記Cu層上にエッチングレジストを塗布し、露光現像した後、不要なCu層をエッチングするとともに、前記エッチングレジストを除去することによりが形成される。
こうして、本実施形態の回路基板10を得る。
まず、長さ50mm、幅50mm、厚さ500μmのAl製の地金13を準備した。次に、該Al地金13の前記一方の主面13aを陽極酸化浴(濃度0.5mol/lのシュウ酸溶液、温度20℃)中に浸漬して酸化電圧50V一定の条件で陽極酸化処理を施し、それぞれ内径40nm、配列ピッチが80nmの複数の凹部15bを形成した。次に、前記凹部15bの底部をそれぞれ化学エッチングにより除去して他方の主面側14bに開口した複数の貫通孔15cを備えたポーラスアルミナ基板からなる基材14を形成した。次に、前記基材14の他方の主面にスパッタによりNiからなる厚さ1μmのシード層Sを形成した。次に、前記シード層Sを給電電極として、Cu電解メッキにより、前記複数の貫通孔15c内にそれぞれ前記シード層Sを基端bとする柱状のスルーホール導体16を形成した。次に、前記シード層Sおよび前記基材14の一方の主面14a側をそれぞれ化学エッチングにより除去して、前記複数のスルーホール導体16の両端を前記基材14の一方の主面および他方の主面にそれぞれ露出させた。次に、前記基材14の一方の主面14a及び他方の主面14bにそれぞれスピンコート法によりエポキシ樹脂系の感光性絶縁性レジストを塗布し、露光現像して、選択された複数のスルーホール導体16の端部を露出する開口OP備えた厚さ10μmの絶縁層18a,18bを形成した。次に、前記絶縁層18a、18bが形成された前記基材14の一方の主面14a及び他方の主面14b上にスパッタによりNiからなる厚さ1μmのシード層Sを形成した後、電解メッキにより厚さ18μmのCu層を形成した。さらにこのCu層上にレジストを形成し、露光現像したのち、エッチングして前記Cu層の不要部分及び前記レジストを除去して配線12a,12bを形成し、本発明の実施例の回路基板10を得た。
前記陽極酸化処理により複数の凹部15bを形成する工程と前記凹部15bの底部をエッチング等により除去する工程との間に、前記基材14の他方の主面側の残部のAl地金を除去する工程を付加してもよい。
そして、前記回路基板10の一方の主面14aの配線12aに、それぞれ例えば半田や導電性接着剤等の導電性接合材23を介して前記電子部品21a,21b,21cが実装されている。これにより、前記回路基板10の一方の主面に搭載された電子部品21a,21b,21cと前記回路基板の他方の主面の配線12bとがそれぞれ複数のスルーホール導体16を介して接続されている。尚、回路基板10の他方の主面に設けられた配線12bは、実装用ランドとしての機能を有し、例えば、図示省略したマザーボード等の表面のランド上に導電性接合材を介して導電接続される。
11:支持体
11a,11b:押型
11a,11b:微小突起
12a,12a1,12a2,12b,12b1,12b2:配線
12c1,12c2:接続電極
13:Al地金
13a:一方の主面
13b:他方の主面
14:基材
14a:一方の主面
14b:他方の主面
15a:微小凹部
15b:凹部
15c:貫通孔
16:スルーホール導体
17:絶縁性樹脂層
18a,18a1,18a2,18b,18b1,18b2:絶縁性樹脂層
20:回路モジュール
21a、21b、21c:電子部品
23:導電性接合材
30:回路モジュール
31a1,31a2,31b1,31b2,31c1,31c2:電子部品
33:導電性接合材
40:回路モジュール
41a,41b,41c:電子部品
43:導電性接合材
b:基端
d:絶縁体層(Al2O3)
OP:開口
P:配列ピッチ
S:シード層
t:先端
Wa,Wb:幅寸法
Claims (8)
- 板状の基材と、該基材を厚み方向に貫通するように設けられた複数のスルーホール導体と、前記基材の一方の主面及び他方の主面に、それぞれ設けられた絶縁層と配線と、を有する回路基板において、前記基材は複数の貫通孔を備えたポーラスアルミナ基板であり、前記絶縁層は、前記複数のスルーホール導体の端部のうちの選択された複数のスルーホール導体の端部を除いて被覆するとともに、前記配線は、前記基材の一方の主面および他方の主面に、少なくとも一部が互いに対向するように設けられ、前記選択されたスルーホール導体のうちの少なくとも複数のスルーホール導体により互いに導電接続されていることを特徴とする回路基板。
- 前記配線の互いに対向する部分の幅寸法が前記スルーホール導体の配列ピッチの2倍以上であることを特徴とする請求項1記載の回路基板。
- 前記基材の端面は絶縁性樹脂で被覆されていることを特徴とする請求項1記載の回路基板。
- 板状のAl地金を準備し、該Al地金に陽極酸化処理を施して該Al地金の一方の主面から他方の主面に向かって前記Al地金の厚さ方向に複数の凹部を形成する工程と、前記凹部の底部を除去して他方の主面側に開口する複数の貫通孔を備えたポーラスアルミナ基板からなる基材を形成する工程と、前記基材の一方の主面または他方の主面にシード層を形成する工程と、前記シード層を給電電極として電解メッキにより前記複数の貫通孔内にそれぞれ柱状のスルーホール導体を形成する工程と、前記基材からシード層を除去してスルーホール導体の両端を前記基材の一方の主面及び他方の主面にそれぞれ露出させる工程と、得られた基材の一方の主面及び他方の主面に、前記複数のスルーホール導体のうちの選択された複数のスルーホール導体の端部を露出する開口を備えた絶縁層を形成する工程と、得られた基材の一方の主面及び他方の主面に、前記絶縁層の開口に露出する少なくとも複数のスルーホール導体に接続するように配線を形成する工程と、を有することを特徴とする回路基板の製造方法。
- 請求項1記載の回路基板上に電子部品が実装されたことを特徴とする回路モジュール。
- 前記回路基板が複数積層され、互いに隣接する前記回路基板の相対向する配線同士が導電性接合材により接続されていることを特徴とする請求項5記載の回路モジュール。
- 枠型板状の基材と、該基材を厚み方向に貫通するように設けられた複数のスルーホール導体と、前記基材の一方の主面および他方の主面にそれぞれ設けられた接続電極と、を有する接続基板上に、請求項1記載の回路基板が積層されていることを特徴とする回路モジュール。
- 前記枠型の基材は複数の貫通孔を備えたポーラスアルミナ基板であり、前記接続電極は、前記基材の一方の主面および他方の主面に少なくとも一部が互いに対向するように設けられ、前記複数のスルーホール導体のうちの少なくとも複数のスルーホール導体により互いに導電接続されていることを特徴とする請求項7記載の回路モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007325333A JP5344667B2 (ja) | 2007-12-18 | 2007-12-18 | 回路基板およびその製造方法並びに回路モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007325333A JP5344667B2 (ja) | 2007-12-18 | 2007-12-18 | 回路基板およびその製造方法並びに回路モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009147241A true JP2009147241A (ja) | 2009-07-02 |
JP5344667B2 JP5344667B2 (ja) | 2013-11-20 |
Family
ID=40917487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007325333A Expired - Fee Related JP5344667B2 (ja) | 2007-12-18 | 2007-12-18 | 回路基板およびその製造方法並びに回路モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5344667B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010283056A (ja) * | 2009-06-03 | 2010-12-16 | Shinko Electric Ind Co Ltd | 配線基板 |
JP2011023439A (ja) * | 2009-07-14 | 2011-02-03 | Shinko Electric Ind Co Ltd | キャパシタ及びその製造方法 |
JP2011023627A (ja) * | 2009-07-17 | 2011-02-03 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2011082346A (ja) * | 2009-10-07 | 2011-04-21 | Shinko Electric Ind Co Ltd | インダクタ及びインダクタの製造方法 |
JP2011151185A (ja) * | 2010-01-21 | 2011-08-04 | Shinko Electric Ind Co Ltd | 配線基板及び半導体装置 |
JP2011171531A (ja) * | 2010-02-19 | 2011-09-01 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2011187863A (ja) * | 2010-03-11 | 2011-09-22 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
US8138609B2 (en) | 2009-07-17 | 2012-03-20 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US8242612B2 (en) | 2009-07-21 | 2012-08-14 | Shinko Electric Industries Co., Ltd. | Wiring board having piercing linear conductors and semiconductor device using the same |
US8304664B2 (en) | 2009-05-19 | 2012-11-06 | Shinko Electric Industries Co., Ltd. | Electronic component mounted structure |
US9204544B2 (en) | 2013-03-14 | 2015-12-01 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing the same |
CN107492537A (zh) * | 2016-06-09 | 2017-12-19 | 日月光半导体制造股份有限公司 | 中介层、半导体封装结构及半导体工艺 |
JP2018152565A (ja) * | 2017-03-14 | 2018-09-27 | 京セラディスプレイ株式会社 | 配線基板および発光装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334298A (ja) * | 1993-05-27 | 1994-12-02 | Fujitsu Ltd | 表面実装部品の搭載構造 |
JPH10308565A (ja) * | 1997-05-02 | 1998-11-17 | Shinko Electric Ind Co Ltd | 配線基板 |
JP2004273480A (ja) * | 2003-03-05 | 2004-09-30 | Sony Corp | 配線基板およびその製造方法および半導体装置 |
JP2007103508A (ja) * | 2005-09-30 | 2007-04-19 | Toshiba Corp | 電子機器 |
-
2007
- 2007-12-18 JP JP2007325333A patent/JP5344667B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334298A (ja) * | 1993-05-27 | 1994-12-02 | Fujitsu Ltd | 表面実装部品の搭載構造 |
JPH10308565A (ja) * | 1997-05-02 | 1998-11-17 | Shinko Electric Ind Co Ltd | 配線基板 |
JP2004273480A (ja) * | 2003-03-05 | 2004-09-30 | Sony Corp | 配線基板およびその製造方法および半導体装置 |
JP2007103508A (ja) * | 2005-09-30 | 2007-04-19 | Toshiba Corp | 電子機器 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8304664B2 (en) | 2009-05-19 | 2012-11-06 | Shinko Electric Industries Co., Ltd. | Electronic component mounted structure |
US8362369B2 (en) | 2009-06-03 | 2013-01-29 | Shinko Electric Industries Co., Ltd. | Wiring board |
JP2010283056A (ja) * | 2009-06-03 | 2010-12-16 | Shinko Electric Ind Co Ltd | 配線基板 |
JP2011023439A (ja) * | 2009-07-14 | 2011-02-03 | Shinko Electric Ind Co Ltd | キャパシタ及びその製造方法 |
US8638542B2 (en) | 2009-07-14 | 2014-01-28 | Shinko Electric Industries Co., Ltd. | Capacitor containing a large number of filamentous conductors and method of manufacturing the same |
US8138609B2 (en) | 2009-07-17 | 2012-03-20 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2011023627A (ja) * | 2009-07-17 | 2011-02-03 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US8242612B2 (en) | 2009-07-21 | 2012-08-14 | Shinko Electric Industries Co., Ltd. | Wiring board having piercing linear conductors and semiconductor device using the same |
JP2011082346A (ja) * | 2009-10-07 | 2011-04-21 | Shinko Electric Ind Co Ltd | インダクタ及びインダクタの製造方法 |
US8324513B2 (en) | 2010-01-21 | 2012-12-04 | Shinko Electric Industries Co., Ltd. | Wiring substrate and semiconductor apparatus including the wiring substrate |
JP2011151185A (ja) * | 2010-01-21 | 2011-08-04 | Shinko Electric Ind Co Ltd | 配線基板及び半導体装置 |
JP2011171531A (ja) * | 2010-02-19 | 2011-09-01 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2011187863A (ja) * | 2010-03-11 | 2011-09-22 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
US8729401B2 (en) | 2010-03-11 | 2014-05-20 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing the same |
US9204544B2 (en) | 2013-03-14 | 2015-12-01 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing the same |
CN107492537A (zh) * | 2016-06-09 | 2017-12-19 | 日月光半导体制造股份有限公司 | 中介层、半导体封装结构及半导体工艺 |
US10388598B2 (en) | 2016-06-09 | 2019-08-20 | Advanced Semiconductor Engineering, Inc. | Interposer, semiconductor package structure, and semiconductor process |
JP2018152565A (ja) * | 2017-03-14 | 2018-09-27 | 京セラディスプレイ株式会社 | 配線基板および発光装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5344667B2 (ja) | 2013-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5344667B2 (ja) | 回路基板およびその製造方法並びに回路モジュール | |
US7727802B2 (en) | Method for fabricating an electronic component embedded substrate | |
US7761982B2 (en) | Method for manufacturing IC-embedded substrate | |
JP5224784B2 (ja) | 配線基板及びその製造方法 | |
KR100304317B1 (ko) | 전기회로상에영구결속을위한융기된금속접촉부형성방법 | |
US8324513B2 (en) | Wiring substrate and semiconductor apparatus including the wiring substrate | |
US8099865B2 (en) | Method for manufacturing a circuit board having an embedded component therein | |
KR20080100785A (ko) | 배선 기판 제조 방법 및 배선 기판 | |
JP2011187863A (ja) | 配線基板及びその製造方法 | |
CN110211943A (zh) | 半导体装置及其制造方法 | |
CN110612452B (zh) | 用于电子器件的测试设备的探针卡多层结构的制造方法 | |
JP4227973B2 (ja) | 基板、電子部品、及び、これらの製造方法 | |
US10340214B2 (en) | Carrier base material-added wiring substrate | |
US7670874B2 (en) | Plated pillar package formation | |
JP2009231635A (ja) | 配線基板及びその製造方法、及び半導体装置及びその製造方法 | |
US9837342B2 (en) | Multilayer wiring board and method for manufacturing same | |
US11037869B2 (en) | Package structure and preparation method thereof | |
US8927880B2 (en) | Printed circuit board and method for manufacturing the same | |
KR101158213B1 (ko) | 전자부품 내장형 인쇄회로기판 및 이의 제조 방법 | |
JP4227967B2 (ja) | 基板及び電子部品の製造方法 | |
JP2006253574A (ja) | 配線基板の製造方法 | |
JP5386647B2 (ja) | 配線基板 | |
KR101558579B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101133120B1 (ko) | 반도체 패키지용 기판의 제조방법 | |
CN117677045A (zh) | 电路板的制备方法及电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5344667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |