WO2019065118A1 - 半導体デバイスの製造方法および接合部材 - Google Patents

半導体デバイスの製造方法および接合部材 Download PDF

Info

Publication number
WO2019065118A1
WO2019065118A1 PCT/JP2018/032711 JP2018032711W WO2019065118A1 WO 2019065118 A1 WO2019065118 A1 WO 2019065118A1 JP 2018032711 W JP2018032711 W JP 2018032711W WO 2019065118 A1 WO2019065118 A1 WO 2019065118A1
Authority
WO
WIPO (PCT)
Prior art keywords
adhesive layer
electrode
semiconductor device
bonding
semiconductor
Prior art date
Application number
PCT/JP2018/032711
Other languages
English (en)
French (fr)
Inventor
齋江　俊之
俊次 黒岡
堀田　吉則
広祐 山下
Original Assignee
富士フイルム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士フイルム株式会社 filed Critical 富士フイルム株式会社
Priority to JP2019544486A priority Critical patent/JP6886030B2/ja
Publication of WO2019065118A1 publication Critical patent/WO2019065118A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/27602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/2761—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29286—Material of the matrix with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/3207—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive

Definitions

  • the present invention relates to a method of manufacturing a semiconductor device using an anisotropically conductive member, and a bonding member used in a method of manufacturing a semiconductor device, and in particular, a semiconductor device which achieves both reduction in electrical resistance and improvement in bonding strength.
  • the present invention relates to a manufacturing method and a joining member.
  • a structure in which a plurality of through holes provided in an insulating base material is filled with a conductive substance such as metal is one of the fields that has recently received attention in nanotechnology, for example, as an anisotropic conductive member Its use is expected.
  • the anisotropic conductive member is inserted between an electronic component such as a semiconductor element and the circuit board, and an electrical connection between the electronic component and the circuit board can be obtained simply by applying pressure. It is widely used as an electrical connection member, a connector for inspection at the time of performing a functional inspection, and the like. In particular, downsizing of electronic components such as semiconductor elements is remarkable. In the conventional method of directly connecting wiring boards such as wire bonding, flip chip bonding, and thermocompression bonding, etc., the stability of the electrical connection of the electronic component can not be sufficiently ensured.
  • Anisotropically conductive members have attracted attention.
  • Patent Document 1 a plurality of conductive paths made of a conductive member are provided in a state of being insulated from each other by penetrating in the thickness direction of the insulating base, and an adhesive layer provided on the surface of the insulating base And each conductive path has a projecting portion projecting from the surface of the insulating substrate, and the end of the projecting portion of each conductive path is exposed or projected from the surface of the adhesive layer.
  • Conductive members are described.
  • Patent Document 1 describes a multilayer wiring board in which an anisotropic conductive member and a wiring substrate electrically connected to the conductive material of the anisotropic conductive member through an electrode are stacked. .
  • the semiconductor chip of Patent Document 2 has a semi-cured resin layer disposed on a semiconductor substrate on which an integrated circuit is formed, and a protruding electrode connected to the integrated circuit and penetrating the resin layer, and the protruding electrode is positioned inside And a peripheral portion surrounding the central portion and having a low height from the central portion, and a groove is formed by the peripheral portion between the central portion and the resin layer.
  • any of the anisotropically conductive member of Patent Document 1 described above and the semiconductor chip of Patent Document 2 if the resin for bonding remains on the surface, it causes the conduction resistance. Further, the resin for bonding is sandwiched between the electrode and the conduction path, so that the bonding of the metals is inhibited. As a result, the electrical resistance increases and it is difficult to obtain sufficient bonding strength.
  • An object of the present invention is to solve the above-mentioned problems based on the prior art, and to provide a method of manufacturing a semiconductor device having a small electric resistance and a high bonding strength and a bonding member.
  • the present invention penetrates in the thickness direction of the joining member which has an electrode and a pressure sensitive adhesive layer, the electrode is exposed from the pressure sensitive adhesive layer, the insulating base, and the insulating base
  • a method of manufacturing a semiconductor device comprising a bonding step of bonding with an anisotropically conductive member having a plurality of conductive paths provided in a state of being electrically insulated from each other. It is preferable to have the exposure process which exposes the electrode of a joining member before a joining process.
  • the exposure step is preferably a step of exposing the electrode using any of cutting, grinding, polishing, dry etching, and wet etching.
  • the bonding member is a member in which the adhesive layer is disposed so as to protrude from the electrode.
  • the conductive path protrudes in the thickness direction from the insulating base material, the height of the protruding portion of the conductive portion of the anisotropic conductive member is Hd, the height of the adhesive layer of the bonding member is Ha, and the height of the electrode is high. It is preferable that Hd ⁇ Ha-Hs, where Hs is the height.
  • the bonding step is preferably a step in which the bonding member and the anisotropically conductive member are bonded via the adhesive layer.
  • the adhesive layer preferably contains a thermosetting resin, and the exposing step is preferably performed under the condition that the thermosetting resin does not thermally cure.
  • the present invention also provides a bonding member used in the method of manufacturing a semiconductor device described above.
  • FIG. 1 is a schematic view showing a first example of a semiconductor device manufactured by a method of manufacturing a semiconductor device according to an embodiment of the present invention, which is a semiconductor device manufactured by a method of manufacturing a semiconductor device according to an embodiment of the present invention It is a schematic diagram which shows a 2nd example.
  • the semiconductor device 10 shown in FIG. 1 is a schematic view showing a first example of a semiconductor device manufactured by a method of manufacturing a semiconductor device according to an embodiment of the present invention, which is a semiconductor device manufactured by a method of manufacturing a semiconductor device according to an embodiment of the present invention It is a schematic diagram which shows a 2nd example.
  • the semiconductor device 10 is, for example, one in which a semiconductor member 12 and a semiconductor member 14 are bonded using an anisotropic conductive member 15 and electrically connected.
  • the semiconductor members 12 and 14 are all bonding members, and they may have the same configuration or different configurations.
  • the semiconductor device 10 may have a form in which at least the semiconductor member 12 or the semiconductor member 14 and the anisotropic conductive member 15 are joined and electrically connected.
  • the semiconductor device 10 is a form which joins one semiconductor member 14 with respect to one semiconductor member 12, it is not limited to this.
  • the semiconductor device 10 shown in FIG. 2 the three semiconductor members 12, 14 and 16 may be joined using an anisotropic conductive member 15.
  • the semiconductor device 10 is constituted by the three semiconductor members 12, 14, 16 and the two anisotropic conductive members 15. In the semiconductor device 10 shown in FIG. 2, the semiconductor members 12, 14 and 16 may have the same configuration or different configurations.
  • each of the semiconductor members 12, 14 and 16 has an electrode and an adhesive layer, and the electrode is exposed from the adhesive layer.
  • the semiconductor member will be described in detail later.
  • the semiconductor device 10 is, for example, one completed, and a single device exhibits a specific function.
  • the semiconductor members 12, 14, and 16 alone exhibit specific functions such as wires, circuits, or sensors that transmit signals and the like, and include semiconductor elements, circuit elements, sensor elements, and the like as components.
  • Semiconductor devices include passive devices and active devices.
  • the semiconductor element is also referred to as a semiconductor chip.
  • the semiconductor members also include those for transmitting and receiving signals such as a wiring board and an interposer, or for transmitting and receiving voltage or current.
  • the anisotropic conductive member 15, which will be described in detail later, includes an insulating base, and a plurality of conductive paths which penetrate in the thickness direction of the insulating base and are electrically insulated from each other.
  • FIG. 3 to 8 are schematic views showing the method of manufacturing the semiconductor device according to the embodiment of the present invention in the order of steps.
  • FIG. 9 is a schematic view showing an enlarged part of a semiconductor device manufactured by the method for manufacturing a semiconductor device according to the embodiment of the present invention.
  • the semiconductor member 12 is prepared.
  • the semiconductor member 12 is, for example, a semiconductor element 20 provided with a plurality of electrodes 22 for exchanging signals with the outside, or exchanging voltage or current.
  • Each electrode 22 is electrically insulated by an insulating layer 24.
  • the electrode 22 protrudes, for example, beyond the surface 24 a of the insulating layer 24.
  • the semiconductor member 12 has an adhesive layer 26 covering the electrode 22 and the insulating layer 24.
  • the adhesive layer 26 is used for bonding the semiconductor member 12 and the anisotropic conductive member 15.
  • the adhesive layer 26 is formed by spin coating, for example.
  • the adhesive layer 26 of the semiconductor member 12 shown in FIG. 3 is processed to expose the electrode 22 of the semiconductor member 12 from the adhesive layer 26 as shown in FIG. Exposing the electrode 22 from the adhesive layer 26 means that the adhesive layer 26 does not exist on at least the surface 22 a of the electrode 22 with respect to the adhesive layer 26.
  • the surface 22 a of the electrode 22 may be located in the same plane with respect to the surface 26 a of the adhesive layer 26, may be located in the protrusion, or may be located in the recess.
  • the step of exposing the electrode 22 from the adhesive layer 26 is the exposing step.
  • any step may be used as long as the electrode 22 can be exposed from the adhesive layer 26, and is preferably a step including at least one of cutting, grinding, polishing, dry etching and wet etching. .
  • the surface 22 a of the electrode 22 may not be covered with the adhesive layer 26 by forming the adhesive layer 26 with liquid repellency.
  • the electrode 22 may be formed by embedding or the like after the adhesive layer 26 is formed.
  • the electrode height may be lowered to make the electrode height lower than the surface 26 a of the adhesive layer 26 by etching the electrode after the exposure step.
  • the semiconductor member 14 shown in FIG. 5 is prepared.
  • the semiconductor member 14 has the same configuration as the semiconductor member 12.
  • the semiconductor member 14 has, for example, a plurality of electrodes 32 for exchanging signals with the outside, or exchanging voltage or current, on the interposer substrate 30.
  • Each electrode 32 is electrically insulated by an insulating layer 34.
  • the electrode 32 protrudes, for example, beyond the surface 34 a of the insulating layer 34.
  • the semiconductor member 14 has an adhesive layer 26 covering the electrode 32 and the insulating layer 34.
  • the interposer substrate 30 has, for example, a lead wiring layer, and the semiconductor device 10 is electrically connected to the outside by the electrode 32.
  • the adhesive layer 26 of the semiconductor member 14 is used for bonding the semiconductor member 14 and the anisotropic conductive member 15.
  • the electrode 32 is exposed from the adhesive layer 26 as shown in FIG. At this time, the adhesive layer 26 is not present on the surface 32 a of the electrode 32.
  • the anisotropic conductive member 15 includes a plurality of conductive paths 42 (see FIGS. 9 and 12) having conductivity.
  • the anisotropic conductive member 15 does not have a member having a bonding function such as the adhesive layer 26 of the semiconductor member 12. It should be noted that there is a resin layer 43 (see FIG. 12) having a bonding function like the adhesive layer 26 if it is not on the tip of the projecting portion 42a (see FIG. 12) or the tip of the projecting portion 42b (see FIG. 12). It is also good.
  • the anisotropic conductive member 15 will be described in detail later.
  • the semiconductor member 12 and the semiconductor member 14 are disposed with the anisotropic conductive member 15 interposed therebetween.
  • alignment is performed on the semiconductor members 12 and 14 and the anisotropic conductive member 15 using alignment marks (not shown) respectively provided.
  • the alignment using the alignment mark is not particularly limited as long as, for example, an image or a reflection image of the alignment mark can be obtained and position information of the alignment mark can be obtained, and a known alignment method may be used. Appropriately available.
  • the semiconductor member 12 and the anisotropic conductive member 15, and the semiconductor member 14 and the anisotropic conductive member 15 are joined.
  • the semiconductor device 10 can be manufactured.
  • it is a bonding process to bond the above-mentioned semiconductor member 12 and the anisotropically conductive member 15, and the semiconductor member 14 and the anisotropically conductive member 15 through the adhesion layer 26.
  • bonding step for example, in a temporarily bonded state, bonding may be performed under predetermined conditions, but temporary bonding may be omitted.
  • the bonding in the bonding step is also referred to as main bonding.
  • the temporary bonding means fixing the semiconductor members 12 and 14 and the anisotropic conductive member 15 in a state of being aligned.
  • the temperature condition in the temporary bonding process is not particularly limited, but is preferably 0 ° C. to 300 ° C., more preferably 10 ° C. to 200 ° C., and particularly preferably normal temperature (23 ° C.) to 100 ° C.
  • pressure conditions in the temporary bonding process are not particularly limited, but are preferably 10 MPa or less, more preferably 5 MPa or less, and particularly preferably 1 MPa or less.
  • the temperature condition in this bonding is not particularly limited, but is preferably higher than the temperature of temporary bonding, specifically, more preferably 150 ° C. to 350 ° C., and 200 ° C. to 300 ° C. Is particularly preferred.
  • the pressure condition in the main bonding is not particularly limited, but is preferably 30 MPa or less, and more preferably 0.1 MPa to 20 MPa.
  • the time of main bonding is not particularly limited, but is preferably 1 second to 60 minutes, and more preferably 5 seconds to 10 minutes.
  • FIG. 9 shows an enlarged part of the semiconductor device 10 shown in FIG.
  • the semiconductor device 10 manufactured in the above-mentioned bonding step does not have the adhesive layer 26 between the electrode 22 and the conduction path 42 of the anisotropic conductive member 15 as shown in FIG. Direct contact with the passage 42 reduces the electrical resistance.
  • the adhesive layer 26 is not present on the surface 22 a of the electrode 22, and even if the range of the adhesive layer 26 is narrow, the adhesive layer 26 exists between the insulating layer 24 and the conduction path 42 of the anisotropic conductive member 15. Because of the presence of the metal, bonding failure is suppressed and bonding strength is increased.
  • the presence of the adhesive layer 26 suppresses misalignment during alignment in the above-described temporary bonding, and the accuracy of alignment between the semiconductor member 12 and the anisotropic conductive member 15 is enhanced. Also in the semiconductor member 14 and the anisotropic conductive member 15, as in the bonding of the semiconductor member 12 and the anisotropic conductive member 15, the electrode 32 and the conduction path 42 are in direct contact to reduce the electrical resistance and insulation Since the adhesive layer 26 is present between the layer 34 and the conduction path 42 of the anisotropic conductive member 15, bonding failure is suppressed and bonding strength is increased.
  • the adhesion layer 26 contains a thermosetting resin
  • the thermosetting temperature is 200 ° C.
  • the exposure step is preferably performed at less than 200 ° C.
  • the condition under which the thermosetting resin does not thermally cure is not limited as long as it is less than the thermosetting temperature of the thermosetting resin, assuming that the thermosetting temperature of the thermosetting resin is T ° C., T-50 ° C. is preferred, and T-100 ° C. is more preferred.
  • a semiconductor member is a member by which the adhesion layer is protruded and arrange
  • the height of the adhesive layer 26 of the semiconductor member 12 is Ha and the height of the electrode 22 is Hs as shown in FIG. 10
  • the height Ha of the adhesive layer 26 of the semiconductor member 12 is the height Hs of the electrode 22. It is preferable that it is more than. That is, it is preferable that Ha ⁇ Hs.
  • the height Ha of the adhesive layer 26 is the distance from the surface 20 a of the semiconductor element 20 to the surface 26 a of the adhesive layer.
  • the height Hs of the electrode 22 is the distance from the surface 20 a of the semiconductor element 20 to the surface 22 a of the electrode 22.
  • the height Ha of the adhesive layer 26 and the height Hs of the electrode 22 can be obtained by cutting the semiconductor member by dicing and observing the cross-sectional shape of the semiconductor member.
  • the semiconductor element used for a semiconductor member is demonstrated.
  • the semiconductor element used for a semiconductor member is not specifically limited, Specifically, the following are mentioned.
  • Examples of the semiconductor element include logic integrated circuits such as application specific integrated circuits (ASICs), field programmable gate arrays (FPGAs), and application specific standard products (ASSPs).
  • microprocessors such as CPU (Central Processing Unit) and GPU (Graphics Processing Unit), are mentioned, for example.
  • DRAM dynamic random access memory
  • HMC hybrid memory cube
  • MRAM magnetoresistive random access memory
  • PCM phase-change memory
  • ReRAM resistance random access memory
  • FeRAM ferroelectric random access memory
  • Flash memory and the like.
  • analog integrated circuits such as light emitting diodes (LEDs), power devices, direct current (DC) -direct current (DC) converters, and insulated gate bipolar transistors (IGBTs) can be cited.
  • MEMS Micro Electro Mechanical Systems
  • MEMS Micro Electro Mechanical Systems
  • an acceleration sensor a pressure sensor, a vibrator, a gyro sensor, etc.
  • wireless elements such as GPS (Global Positioning System), FM (Frequency Modulation), NFC (Near Field Communication), RFEM (RF Expansion Module), MMIC (Monolithic Microwave Integrated Circuit), WLAN (Wireless Local Area Network), etc.
  • the semiconductor member preferably has a plurality of electrodes, the diameter of the electrodes is preferably 5 to 15 ⁇ m, and the pitch between the electrodes is preferably 10 to 25 ⁇ m.
  • the aspect ratio of the electrode is preferably 1.0 to 1.8.
  • the material of the electrode is preferably copper, gold, aluminum, and nickel, and more preferably copper and gold.
  • the number of sets of electrodes electrically connected to each other through the anisotropic conductive member is preferably 1,000,000 to 5,000,000.
  • the connection density per die is high, and miniaturization can be promoted.
  • the connection rate is preferably 90% or more. In this case, the reliability can be improved.
  • the semiconductor member also includes an interposer as described above.
  • the interposer is a thin wiring structure and is responsible for electrical connection between semiconductor elements. In addition, it is responsible for the electrical connection between the semiconductor element and the wiring board or the like.
  • the configuration of the interposer is not particularly limited as long as the above-described function can be realized, and the configuration including the known ones can be appropriately used.
  • the interposer can be made of, for example, an organic material such as polyimide, glass, ceramics, metal, silicon, polycrystalline silicon, or the like.
  • the adhesive layer of the semiconductor member will be described below.
  • the pressure-sensitive adhesive layer imparts bonding to the connection target, is provided on the semiconductor member, and the electrode is exposed.
  • the adhesive layer preferably exhibits fluidity at a temperature range of 50 ° C. to 200 ° C., for example, and cures at a temperature of 200 ° C. or higher.
  • the composition of the adhesive layer is described below.
  • the adhesive layer contains a polymer material.
  • the adhesive layer may contain an antioxidant material.
  • a resin composition containing an antioxidant material, a polymer material, a solvent (for example, methyl ethyl ketone etc.) and the like is applied to the surface of the above-mentioned semiconductor member and dried.
  • the method of baking as needed etc. is mentioned.
  • the coating method of the above-mentioned resin composition is not particularly limited.
  • Conventionally known coating methods such as curtain coating can be used.
  • the drying method after application is not particularly limited.
  • a treatment of holding for several seconds to several tens of minutes at a temperature of 0 to 100 ° C. in the atmosphere, or at a temperature of 0 to 80 ° C. under reduced pressure The processing etc. which hold for minutes-several hours are mentioned.
  • the firing method after drying is not particularly limited because it varies depending on the polymer material to be used, but for example, a treatment of holding at a temperature of 160 to 240 ° C. for 2 minutes to 1 hour, and 2 at a temperature of 30 to 80 ° C.
  • maintain for-60 minutes are mentioned.
  • the polymer material contained in the adhesive layer is not particularly limited, but it is possible to efficiently fill the gap between the semiconductor member and the anisotropically conductive member, and the thermosetting property can be obtained because the adhesion with the semiconductor member is further enhanced. It is preferably a resin.
  • the thermosetting resin include epoxy resin, phenol resin, polyimide resin, polyester resin, polyurethane resin, bismaleimide resin, melamine resin, isocyanate resin, acrylic resin and the like. Among them, it is preferable to use a polyimide resin and / or an epoxy resin because the insulation reliability is further improved and the chemical resistance is excellent.
  • benzotriazole and its derivatives are preferred.
  • a benzotriazole derivative a hydroxyl group, an alkoxy group (for example, a methoxy group, an ethoxy group, etc.), an amino group, a nitro group, an alkyl group (eg, a methyl group, an ethyl group, a butyl group etc.) on the benzene ring of benzotriazole
  • substituted benzotriazoles having a halogen atom eg, fluorine, chlorine, bromine, iodine etc.
  • naphthalene triazole, substituted naphthalene triazole substituted similarly to naphthalene bis triazole, substituted naphthalene bis triazole and the like can also be mentioned.
  • antioxidant material contained in the adhesive layer higher fatty acids, higher fatty acid copper, phenol compounds, alkanolamines, hydroquinones, copper chelating agents, organic amines, organic acids which are general antioxidants Ammonium salts and the like can be mentioned.
  • the content of the antioxidant material contained in the adhesive layer is not particularly limited, but from the viewpoint of the anticorrosion effect, 0.0001 mass% or more is preferable with respect to the total mass of the adhesive layer, and 0.001 mass% or more is more preferable. Moreover, 5.0 mass% or less is preferable, and 2.5 mass% or less is more preferable in order to obtain an appropriate electrical resistance in this joining process.
  • the adhesive layer contains a migration preventing material for the purpose of further improving the insulation reliability by trapping metal ions which can be contained in the adhesive layer, halogen ions, and metal ions derived from the semiconductor element and the semiconductor wafer. Is preferred.
  • an ion exchanger specifically, a mixture of a cation exchanger and an anion exchanger, or only a cation exchanger can be used.
  • the cation exchanger and the anion exchanger can each be appropriately selected from, for example, an inorganic ion exchanger and an organic ion exchanger described later.
  • inorganic ion exchanger examples include hydrous oxides of metals represented by hydrous zirconium oxide.
  • metals for example, iron, aluminum, tin, titanium, antimony, magnesium, beryllium, indium, chromium, bismuth and the like are known besides zirconium.
  • zirconium As types of metals, for example, iron, aluminum, tin, titanium, antimony, magnesium, beryllium, indium, chromium, bismuth and the like are known besides zirconium.
  • zirconium have exchange ability for cations Cu 2+ and Al 3+ .
  • iron-based ones also have an exchange capacity for Ag + and Cu 2+ .
  • tin-based, titanium-based and antimony-based ones are cation exchangers.
  • those of bismuth-based, anion Cl - has exchange capacity for.
  • zirconium-based ones exhibit anion exchange ability depending on the production conditions.
  • aluminum-based and tin-based ones As inorganic ion exchangers other than these, synthetic products such as acid salts of polyvalent metals represented by zirconium phosphate, heteropolyacid salts represented by ammonium molybdophosphate, insoluble ferrocyanides and the like are known. Some of these inorganic ion exchangers are already commercially available, and, for example, various grades under the trade name “IXE” by Toa Gosei Co., Ltd. are known. Besides synthetic products, it is also possible to use natural zeolite or powder of inorganic ion exchanger such as montmorillonite.
  • organic ion exchanger examples include crosslinked polystyrene having a sulfonic acid group as a cation exchanger, and in addition, those having a carboxylic acid group, a phosphonic acid group or a phosphinic acid group.
  • cross-linked polystyrene having a quaternary ammonium group, a quaternary phosphonium group or a tertiary sulfonium group can be mentioned as the anion exchanger.
  • inorganic ion exchangers and organic ion exchangers may be appropriately selected in consideration of the type of cation and anion to be captured and the exchange capacity for the ion.
  • an inorganic ion exchanger and an organic ion exchanger may be used as a mixture. Since the manufacturing process of the electronic device includes a heating process, an inorganic ion exchanger is preferable.
  • the mixing ratio of the migration preventing material to the above-mentioned polymer material is, for example, preferably 10% by mass or less from the viewpoint of mechanical strength, and 5% by mass or less from the migration preventing material It is more preferable that the migration prevention material be 2.5 mass% or less. Further, from the viewpoint of suppressing migration at the time of bonding the semiconductor element or the semiconductor wafer and the anisotropic conductive member, the migration prevention material is preferably 0.01 mass% or more.
  • the adhesive layer preferably contains an inorganic filler.
  • an inorganic filler There is no restriction
  • the average particle diameter of the inorganic filler is larger than the interval between the conductive paths, for the purpose of preventing the inorganic filler from entering between the conductive paths at the time of bonding and further improving the conduction reliability.
  • the average particle size of the inorganic filler is preferably 30 nm to 10 ⁇ m, and more preferably 80 nm to 1 ⁇ m.
  • the average particle size is defined as the primary particle size, which is measured by a laser diffraction / scattering particle size measuring device (Microtrac MT3300 manufactured by Nikkiso Co., Ltd.).
  • the adhesive layer may contain a curing agent.
  • a curing agent which is liquid at normal temperature is contained without using a curing agent which is solid at normal temperature, from the viewpoint of suppressing bonding failure with the surface shape of the anisotropic conductive member to be connected. Is more preferred.
  • solid at normal temperature means being solid at 25 ° C., for example, a substance having a melting point higher than 25 ° C.
  • the curing agent include, for example, aromatic amines such as diaminodiphenylmethane and diaminodiphenyl sulfone, aliphatic amines, imidazole derivatives such as 4-methylimidazole, dicyandiamide, tetramethylguanidine, thiourea addition amine, methyl Carboxylic anhydrides such as hexahydrophthalic anhydride, carboxylic acid hydrazides, carboxylic acid amides, polyphenol compounds, novolac resins, polymercaptans, etc. may be mentioned. From these curing agents, those which are liquid at 25 ° C. are appropriately selected Can be used. In addition, a hardening agent may be used individually by 1 type, and may use 2 or more types together.
  • the adhesive layer may contain various additives such as a dispersant, a buffer, a viscosity modifier and the like which are widely added to the resin insulating film of the semiconductor package, as long as the characteristics are not impaired.
  • the adhesive layer may contain a thermal acid generator, and as the thermal acid generator, ammonium salts; triphenylsulfonium salts, tri-p-tolylsulfonium salts, 4- (phenylthio) phenyldiphenylsulfonium salts, etc.
  • Sulfonium salt diphenyl iodonium salt, di-p-tolyll iodonium salt, bis (4-dodecylphenyl) iodonium salt, bis (4-methoxyphenyl) iodonium salt, (4-octyloxyphenyl) phenyl iodonium salt, bis (4- Iodonium salts such as decyloxy) phenyliodonium salt, 4- (2-hydroxytetradecyloxy) phenylphenyliodonium salt, 4-isopropylphenyl (p-tolyl) iodonium salt, 4-isobutylphenyl (p-tolyl) iodonium salt, etc. It can be mentioned.
  • the thickness Ts (see FIG. 10) of the adhesive layer is preferably 2 to 500 nm.
  • the thickness Ts of the adhesive layer can be obtained by cutting the semiconductor member by dicing and observing the cross-sectional shape of the semiconductor member.
  • FIG. 11 is a schematic plan view showing an example of an anisotropic conductive member used in the method of manufacturing a semiconductor device according to an embodiment of the present invention
  • FIG. 12 is used in the method of manufacturing a semiconductor device according to an embodiment of the present invention It is a schematic cross section which shows an example of an anisotropically conductive member.
  • the anisotropic conductive member 15 penetrates the insulating base 40 made of an inorganic material and the thickness direction D (see FIG. 12) of the insulating base 40 and electrically connects each other. And a plurality of conductive paths 42 provided in an insulated state.
  • the conduction path 42 is formed by filling a conductive material in a through hole 41 extending in the thickness direction D formed in the insulating base material 40, and has conductivity.
  • electrically isolated from each other means that the respective conducting paths existing inside the insulating substrate have sufficiently low conductivity between the respective conducting paths inside the insulating substrate. It means being in the state.
  • the conductive paths 42 are electrically insulated from each other, and the conductivity is sufficiently low in the direction x orthogonal to the thickness direction D (see FIG. 12) of the insulating base material 40. It has conductivity in the direction D.
  • the anisotropically conductive member 15 is a member exhibiting anisotropic conductivity.
  • the conductive paths 42 are provided so as to penetrate the insulating base material 40 in the thickness direction D in a state of being electrically insulated from each other. Furthermore, as shown in FIG. 12, the conduction path 42 has a projecting portion 42a projecting in the thickness direction D from the surface 40a of the insulating base material 40 and a projecting portion 42b projecting in the thickness direction D from the back surface 40b.
  • the anisotropic conductive member 15 may further include a resin layer 43 provided on the surface 40 a and the back surface 40 b of the insulating base material 40. It is preferable that the resin layer 43 is not in contact with the tip of the protruding portion 42 a and the tip of the protruding portion 42 b.
  • the height Hd of the protruding portion 42a and the height Hd of the protruding portion 42b are preferably 6 nm or more, and more preferably 30 nm to 500 nm.
  • the height Hd of the protruding portion 42 a is a length from the surface 40 a of the insulating substrate 40.
  • the height Hd of the protruding portion 42 b is a length from the back surface 40 b of the insulating base material 40.
  • the height Hd of the projecting portion 42a and the height Hd of the projecting portion 42b are such that the relationship between the height Ha of the adhesive layer of the semiconductor member (see FIG. 10) and the height Hs of the electrode (see FIG. 10) is Hd ⁇ It is preferable that it is Ha-Hs.
  • the height Hd of the protruding portion 42a and the height Hd of the protruding portion 42b satisfy Hd ⁇ Ha-Hs
  • the height Hd of the protruding portion 42a and the height Hd of the protruding portion 42b are the height of the adhesive layer on the electrode Since it becomes larger than Ha and an electrode and a conduction path contact reliably, it is preferable in order to become good in electrical conduction.
  • the conductive path may be protruded from the resin layer by etching, which may be either dry etching or wet etching.
  • etching which may be either dry etching or wet etching.
  • the method of projecting the conduction path by wet etching there is a method of using a solvent of the adhesive layer and removing the adhesive layer on the conduction path in the same manner as in the single wafer development.
  • the method by dry etching the method of removing an adhesion layer with oxygen plasma and removing the adhesion layer of a conduction-path upper part is mentioned.
  • the present invention is not limited to this, and at least one surface of the insulating base material 40.
  • the resin layer 43 may be provided, or the resin layer 43 may not be provided on both surfaces of the insulating base 40.
  • the conductive path 42 in FIG. 12 has the projecting portion 42a and the projecting portion 42b at both ends, it is not limited to this, and the projecting portion on the side of the insulating substrate 40 having at least the resin layer 43. May be included.
  • the thickness h of the anisotropic conductive member 15 is an average value measured at 10 points in a region corresponding to the thickness h.
  • the thickness h of the anisotropically conductive member 15 As a preferable measurement method of the thickness h of the anisotropically conductive member 15, observation is performed with a magnification of 200,000 times with an electron emission scanning electron microscope, and the contour shape of the anisotropically conductive member 15 is obtained. There is a method of measuring an area corresponding to the thickness h of the conductive member 15 at ten points and determining an average value of the measured values at the ten points.
  • TTV (Total Thickness Variation) of the anisotropic conductive member 15 is a value obtained by cutting the anisotropic conductive member 15 together with the support 47 by dicing and observing the cross-sectional shape of the anisotropic conductive member 15 is there.
  • An anisotropic conductive member 15 is provided on a support 47 as shown in FIG. 12 for transfer, transport and conveyance, storage and the like.
  • a release layer 44 is provided between the support 47 and the anisotropic conductive member 15.
  • the support 47 and the anisotropic conductive member 15 are separably bonded by the peeling layer 44.
  • a material in which the anisotropic conductive member 15 is provided on the support 47 via the peeling layer 44 as described above is referred to as an anisotropic conductive material.
  • the support 47 supports the anisotropic conductive member 15, and is made of, for example, a silicon substrate.
  • the support body 47 in addition to the silicon substrate, for example, a ceramic substrate such as SiC, SiN, GaN and alumina (Al 2 O 3 ), a glass substrate, a fiber reinforced plastic substrate, and a metal substrate can be used.
  • the fiber-reinforced plastic substrate also includes an FR-4 (Flame Retardant Type 4) substrate which is a printed wiring board, and the like.
  • the support 47 one that is flexible and transparent can also be used.
  • the flexible and transparent support 47 for example, PET (polyethylene terephthalate), polycycloolefin, polycarbonate, acrylic resin, PEN (polyethylene naphthalate), PE (polyethylene), PP (polypropylene), Plastic films such as polystyrene, polyvinyl chloride, polyvinylidene chloride and TAC (triacetyl cellulose) can be mentioned.
  • “transparent” means that the transmittance of light of the wavelength used for alignment is 80% or more.
  • the transmittance may be low in the entire visible light having a wavelength of 400 to 800 nm, but the transmittance is preferably 80% or more in the entire visible light having a wavelength of 400 to 800 nm.
  • the transmittance is measured by a spectrophotometer.
  • the release layer 44 is preferably a laminate of the support layer 45 and the release agent 46.
  • the release agent 46 is in contact with the anisotropic conductive member 15, and the support 47 and the anisotropic conductive member 15 are separated from the release layer 44 as a starting point. For example, by heating to a predetermined temperature, the adhesion of the release agent 46 is weakened, and the support 47 is removed from the anisotropic conductive member 15.
  • the peeling agent 46 for example, Riba Alpha (registered trademark) manufactured by Nitto Denko Corporation, and Somatuck (registered trademark) manufactured by Somar Corporation can be used.
  • the insulating substrate is particularly limited as long as it is made of an inorganic material and has an electric resistivity (about 10 14 ⁇ ⁇ cm) similar to that of the insulating substrate constituting a conventionally known anisotropic conductive film or the like. I will not.
  • "made of an inorganic material” is a rule for distinguishing from the polymer material which comprises the resin layer mentioned later, It is not the rule limited to the insulating base material comprised only from the inorganic material, and an inorganic material Is a main component (50% by mass or more).
  • the insulating substrate examples include metal oxide substrates, metal nitride substrates, glass substrates, ceramic substrates such as silicon carbide and silicon nitride, carbon substrates such as diamond like carbon, polyimide substrates, These composite materials etc. are mentioned.
  • an inorganic material containing 50 mass% or more of a ceramic material or a carbon material may be formed on an organic material having through holes.
  • the insulating substrate is preferably a metal oxide substrate because micropores having a desired average opening diameter are formed as through holes and it is easy to form a conduction path described later, and the anode of valve metal is preferable. More preferably, it is an oxide film.
  • specific examples of the valve metal include aluminum, tantalum, niobium, titanium, hafnium, zirconium, zinc, tungsten, bismuth, antimony and the like. Among them, an anodized film (base material) of aluminum is preferable because of its good dimensional stability and relatively low cost.
  • the distance between the conductive paths in the insulating substrate is preferably 5 nm to 800 nm, more preferably 10 nm to 200 nm, and still more preferably 50 nm to 140 nm.
  • the insulating substrate sufficiently functions as an insulating partition.
  • the distance between the conductive paths means the width w between the adjacent conductive paths, and the cross section of the anisotropic conductive member is observed by an electron emission scanning electron microscope at a magnification of 200,000 and the adjacent conductive paths are observed. The average value of the width between passages measured at 10 points.
  • the plurality of conductive paths are made of a conductive material.
  • the conductive material constituting the conduction path is not particularly limited as long as the material has an electrical resistivity of 10 3 ⁇ ⁇ cm or less, and specific examples thereof include gold (Au), silver (Ag), copper (Cu), Aluminum (Al), magnesium (Mg), nickel (Ni), indium oxide-doped tin oxide (ITO), and the like are preferably exemplified.
  • gold, gold, aluminum and nickel are preferred, and copper and gold are more preferred, from the viewpoint of electrical conductivity.
  • the aspect ratio of the projecting portion is preferably 0.5 or more and less than 50, more preferably 0.8 to 20, and still more preferably 1 to 10. preferable.
  • the height of the projecting portion of the conduction path is preferably 20 nm or more as described above, and more preferably 100 nm to 500 nm.
  • the height of the projecting portion of the conduction path is the average of the height of the projecting portion of the conduction path measured at 10 points by observing the cross section of the anisotropic conductive member at a magnification of 20,000 times with a field emission scanning electron microscope It says the value.
  • the diameter of the projecting portion of the conduction path refers to an average value obtained by observing the cross section of the anisotropic conductive member with a field emission scanning electron microscope and measuring the diameter of the projecting portion of the conduction path at 10 points.
  • the conduction path is columnar, and the diameter d of the conduction path is preferably more than 5 nm and 10 ⁇ m or less, more preferably 20 nm to 1000 nm, and still more preferably 100 nm or less.
  • a density of 20,000 pieces / mm is preferably 2 or more, 2 million / mm 2 or more more preferably, still more preferably 10,000,000 / mm 2 or more, particularly preferably at 50 million / mm 2 or more, and most preferably 100 million / mm 2 or more.
  • center-to-center distance p between adjacent conduction paths is preferably 20 nm to 500 nm, more preferably 40 nm to 200 nm, and still more preferably 50 nm to 140 nm.
  • the resin layer may be provided, for example, on the front and back surfaces of the insulating base material, and may embed the above-mentioned conduction path.
  • the resin layer the same one as the above-mentioned adhesive layer can be used.
  • the resin layer may have a member having a function of bonding in the same manner as the adhesive layer.
  • the thickness of the resin layer is preferably 1 ⁇ m to 5 ⁇ m, which is larger than the height of the protrusion of the conduction path.
  • the present invention is basically configured as described above. As mentioned above, although the manufacturing method and semiconductor member of a semiconductor device of the present invention were explained in detail, the present invention is not limited to the above-mentioned embodiment, In the range which does not deviate from the main point of the present invention, various improvement or change Of course it is also good.
  • a TEG chip was used as the semiconductor member.
  • ⁇ TEG chip> A TEG chip (Test Element Group chip) having a Cu pad and an interposer were prepared. The inside includes a daisy chain pattern for measuring the conduction resistance and a comb tooth pattern for measuring the insulation resistance. These insulating layers are SiN.
  • the chip size was 8 mm square and the ratio of the electrode area (copper post) to the chip area was 25%. The electrodes had a diameter of 5 ⁇ m and a height of 7 ⁇ m, and the thickness of the insulating layer present between the electrodes was 2 ⁇ m.
  • a TEG chip corresponds to a semiconductor member. The chip size of 10 mm square is prepared because the interposer includes a lead wire around the periphery.
  • a TEG chip, an anisotropic conductive member, and an interposer were bonded in this order using a chip bonder (DB250, manufactured by Tsuchiya Kogyo Co., Ltd.) at a temperature of 270 ° C. for 10 minutes.
  • bonding was performed by aligning the positions of the TEG chip and the Cu pad of the interposer with alignment marks formed in advance at the corners of the chip so as not to be displaced.
  • the adhesive layer shown below was provided on the surface of the TEG chip, with the electrode of the TEG chip as the electrode of the semiconductor member.
  • a molten metal is prepared using aluminum alloy of 0.03% by mass and the balance is aluminum and inevitable impurities, and after processing and filtering the molten metal, an ingot having a thickness of 500 mm and a width of 1200 mm is DC (Direct Chill) ) Made by casting method.
  • the surface is scraped off with an average thickness of 10 mm using a facing machine, and isothermally held at 550 ° C. for about 5 hours, and when the temperature falls to 400 ° C., the thickness is 2.7 mm using a hot rolling mill Of the rolling plate. Further, heat treatment was performed at 500 ° C. using a continuous annealing machine, and then cold rolling was performed to a thickness of 1.0 mm to obtain an aluminum substrate of JIS 1050 material. After the aluminum substrate was formed into a wafer having a diameter of 200 mm (8 inches), each process shown below was performed.
  • the above-described aluminum substrate was subjected to an electropolishing treatment under the conditions of a voltage of 25 V, a liquid temperature of 65 ° C., and a liquid flow rate of 3.0 m / min using an electrolytic polishing solution having the following composition.
  • the cathode was a carbon electrode, and the power source was GP0110-30R (manufactured by Takasago Mfg. Co., Ltd.). Further, the flow velocity of the electrolyte was measured using a vortex flow monitor FLM 22-10 PCW (manufactured by As One Corporation). (Electrolytic polishing composition) -85% by mass phosphoric acid (Wako Pure Chemical Industries, Ltd. reagent)-660 mL Pure water: 160 mL Sulfuric acid: 150 mL -Ethylene glycol-30 mL
  • ⁇ Anodizing step> the aluminum substrate after the electropolishing treatment was subjected to anodizing treatment by a self-ordering method in accordance with the procedure described in JP-A-2007-204802.
  • the aluminum substrate after the electropolishing treatment was subjected to pre-anodizing treatment for 5 hours with an electrolyte solution of 0.50 mol / L oxalic acid at a voltage of 40 V, a liquid temperature of 16 ° C. and a liquid flow rate of 3.0 m / min. .
  • the aluminum substrate after the pre-anodizing treatment was subjected to a film removal treatment of being immersed in a mixed aqueous solution (liquid temperature: 50 ° C.) of 0.2 mol / L chromic anhydride and 0.6 mol / L phosphoric acid for 12 hours.
  • NeoCool BD36 manufactured by Yamato Scientific Co., Ltd.
  • a pair stirrer PS-100 manufactured by EYELA Tokyo Rika Kikai Co., Ltd.
  • the flow velocity of the electrolyte was measured using a vortex flow monitor FLM22-10PCW (manufactured by As One Corporation).
  • the average opening diameter of the micropores present in the anodic oxide film after the barrier layer removing step was 60 nm.
  • the average aperture diameter was calculated as an average value obtained by photographing a surface photograph (50000 magnifications) by FE-SEM (Field emission-Scanning Electron Microscope) and measuring 50 points.
  • the average thickness of the anodic oxide film after the barrier layer removing step was 80 ⁇ m. The average thickness is obtained by cutting the anodized film in the thickness direction with FIB (Focused Ion Beam), taking a cross-sectional photograph of the surface with FE-SEM (magnification 50000 times), and measuring 10 points Calculated as a value.
  • FIB Fluorused Ion Beam
  • the density of micropores present in the anodic oxide film was about 100 million pieces / mm 2 .
  • the density of the micropores was measured and calculated by the method described in paragraphs ⁇ 0168> and ⁇ 0169> of JP-A-2008-270158.
  • the degree of order of micropores present in the anodic oxide film was 92%. The degree of ordering was calculated by photographing a surface photograph (20,000 ⁇ magnification) by FE-SEM and measuring it according to the method described in paragraphs ⁇ 0024> to ⁇ 0027> of JP 2008-270158A.
  • the surface of the anodized film after the micropores are filled with metal is observed by FE-SEM, and the presence or absence of metal sealing in 1000 micropores is observed to confirm the sealing ratio (number of sealed micropores / 1000 When it was calculated, it was 96%.
  • the anodic oxide film after the micropores are filled with metal is cut with FIB in the thickness direction, and the cross-section is photographed by FE-SEM with a surface photograph (50000 ⁇ magnification) to show the inside of the micropores. It was confirmed that in the sealed micropores, the inside was completely filled with metal.
  • ⁇ Trimming process> The metal-filled microstructure after the substrate removal step is immersed in an aqueous solution of sodium hydroxide (concentration: 5% by mass, solution temperature: 20 ° C.), and the immersion time is adjusted so that the height of the protruding portion is 500 nm.
  • the surface of the anodic oxide film of aluminum was selectively dissolved, then washed with water, and dried to produce an anisotropically conductive member in which a copper cylinder serving as a conduction path was protruded.
  • Example 1 In Example 1, after forming the adhesive layer on the entire surface of the electrode of the TEG chip, the electrode was exposed by making the surface of the electrode and the surface of the adhesive layer flush with each other by cutting. The electrode height after cutting was 4 ⁇ m. A solution dissolved in methyl ethyl ketone (MEK) with the composition shown below was spin coated on the surface of the above TEG chip, and baked for 2 minutes at a temperature of 130 ° C. to form a 5 ⁇ m thick adhesive layer. The thickness of the adhesive layer was adjusted with the amount of solvent (MEK: methyl ethyl ketone methyl ethyl ketone).
  • MEK methyl ethyl ketone
  • Elastomer Acrylic acid ester-based polymer having butyl acrylate-acrylonitrile as a main component (trade name: SG-28 GM, manufactured by Nagase Chemtex Co., Ltd.) 5 parts by weight
  • Epoxy resin 1 jER (registered trademark) 828 (trade name) Mitsubishi Chemical Co., Ltd .: 33 parts by mass
  • Epoxy resin 2 jER (registered trademark) 1004 (Mitsubishi Chemical Co., Ltd.): 11 parts by mass Phenolic resin: Mirex XLC-4L (Mitsui Chemical Co., Ltd.) ) ⁇ ⁇ ⁇ 44 parts by weight
  • organic acid o-anisic acid (ortho anis acid, manufactured by Tokyo Chemical Industry Co., Ltd.) ⁇ ⁇ ⁇ 0.5 parts by weight
  • curing agent imidazole catalyst (2PHZ-PW, Shikoku Chemical Industries, Ltd.
  • a surface planer manufactured by DISCO was used as a cutting apparatus.
  • the rotation speed was 1500 rpm (revolution per minute)
  • the feed rate was 0.5 mm / sec
  • the surfaces of the electrode and the adhesive layer were identical.
  • Example 2 was the same as Example 1 except that the height of the adhesive layer was made 500 nm lower than the height of the electrode by wet etching after cutting, as compared with Example 1.
  • Wet etching was performed by a spray method using a single-wafer developing device, using MEK (methyl ethyl ketone) as an etching solution.
  • the etching solution discharge pressure was 0.5 mL / sec / mm 2 , and the etching time was 20 seconds.
  • Example 3 was the same as Example 1 except that the electrode was etched by 200 nm by wet etching after cutting as compared with Example 1, and the height of the electrode was made lower than the height of the adhesive layer.
  • the etching solution and etching conditions of the electrode were as follows. Etching solution: 0.1% hydrogen peroxide, 0.1% iminodiacetic acid and 99.8% ultra pure water Etching conditions (immersion time): 20 sec
  • Example 4 In Example 4, the difference between the height of the adhesive layer and the height of the electrode is set to 1000 nm by setting the wet etching time of the electrode to 100 seconds in comparison with Example 3, and the thickness of the protrusion of the conduction path is 500 nm. The same as in Example 3 except for the lengthening. (Example 5) Example 5 used the thing without an insulating film between the electrodes of a TEG chip, and made it the same as Example 1 except the point which made the electrode height after cutting 3 micrometers. (Example 6) Example 6 was the same as Example 1 except that the following adhesive layer was used.
  • MEK methyl ethyl ketone methyl ethyl ketone
  • Comparative Example 1 Comparative Example 1 was the same as Example 1 except that an adhesive layer was formed on the entire surface of the electrode of the TEG chip and the electrode was not exposed. The dilution ratio was adjusted so that the adhesive layer height on the electrode was 5 ⁇ m, and coating was performed.
  • Comparative example 2 Comparative Example 2 was the same as Example 1 except that the adhesive layer was not provided on the TEG chip, and the adhesive layer was provided on the anisotropic conductive member. The dilution ratio was adjusted so that the adhesive layer height on the anisotropic conductive member was 5 ⁇ m, and coating was performed.
  • the conductivity was evaluated using a conduction resistance.
  • the conduction resistance will be described.
  • ⁇ Evaluation of continuity> The probe was brought into contact with the lead-out wiring pad of the daisy chain pattern portion of the interposer, and the conduction was evaluated in the atmosphere.
  • the resistance value was measured using a Keithley source meter as a measuring device. Based on the result of resistance value, it evaluated by the evaluation criteria shown below. The evaluation results are shown in the column of conductivity in Table 1 below.
  • “A” resistance value less than 10 times design resistance
  • B” resistance value 10 times to less than 100 times design resistance
  • C resistance value 100 times to less than 1000 times design resistance
  • D resistance The value is more than 1000 times the designed resistance
  • the bonding strength was evaluated by measuring the shear strength using a universal bond tester Dage-4000 (manufactured by Nordson Advanced Technology Co., Ltd.). The bonding strength was determined from the obtained breaking load based on the bonding strength per area of the semiconductor element. Bonding strength was evaluated by the evaluation criteria shown below. "A”: 20 MPa ⁇ bonding strength "B”: 10 MPa ⁇ bonding strength ⁇ 20 MPa "C”: Bonding strength ⁇ 10 MPa
  • Examples 1 to 6 were superior in conductivity and bonding strength to Comparative Examples 1 and 2 in which the electrodes were not exposed. Further, as in Example 4, when the protrusion of the conduction path is longer than the difference between the height of the adhesive layer and the height of the electrode, both the conductivity and the bonding strength become very excellent.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Bipolar Transistors (AREA)

Abstract

電気抵抗が小さく、かつ接合強度が高い半導体デバイスの製造方法および接合部材を提供する。半導体デバイスの製造方法は、電極と粘着層を有し、電極が粘着層から露出している接合部材と、絶縁性基材と、絶縁性基材の厚み方向に貫通し、互いに電気的に絶縁された状態で設けられた複数の導通路とを有する異方導電性部材とを接合する接合工程を有する。接合工程の前に接合部材の電極を露出させる露出工程を有することが好ましい。

Description

半導体デバイスの製造方法および接合部材
　本発明は、異方導電性部材を用いた半導体デバイスの製造方法、および半導体デバイスの製造方法に用いられる接合部材に関し、特に、電気抵抗の低減と接合強度の向上の両立を図った半導体デバイスの製造方法および接合部材に関する。
　絶縁性基材に設けられた複数の貫通孔に金属等の導電性物質が充填されてなる構造体は、近年ナノテクノロジーでも注目されている分野のひとつであり、例えば、異方導電性部材としての用途が期待されている。
　異方導電性部材は、半導体素子等の電子部品と回路基板との間に挿入し、加圧するだけで電子部品と回路基板間の電気的接続が得られるため、半導体素子等の電子部品等の電気的接続部材、および機能検査を行う際の検査用コネクタ等として広く使用されている。
　特に、半導体素子等の電子部品は、ダウンサイジング化が顕著である。従来のワイヤーボンディングのような配線基板を直接接続する方式、フリップチップボンディング、およびサーモコンプレッションボンディング等では、電子部品の電気的な接続の安定性を十分に保証することができないため、電子接続部材として異方導電性部材が注目されている。
　特許文献１には、絶縁性基材の厚み方向に貫通し、互いに絶縁された状態で設けられた、導電性部材からなる複数の導通路と、絶縁性基材の表面に設けられた粘着層とを具備し、各導通路が、絶縁性基材の表面から突出した突出部分を有しており、各導通路の突出部分の端部が、粘着層の表面から露出または突出している、異方導電性部材が記載されている。また、特許文献１には、異方導電性部材と、異方導電性部材の導電性材料と電極を介して電気的に接続される配線基板とが積層された多層配線基板が記載されている。
　また、電子接続部材として上述の異方導電性部材を用いる以外のものとして、例えば、特許文献２の半導体チップがある。特許文献２の半導体チップは、集積回路が形成された半導体基板に配置された半硬化状態の樹脂層と集積回路に接続され樹脂層を貫通する突起電極とを有し、突起電極は内側に位置する中央部と中央部を囲み中央部からの高さが低い外周部とを有し、中央部と樹脂層の間に外周部によって溝が形成されている。
国際公開第２０１６／００６６６０号 特開２０１４－３３０６７号公報
　上述の特許文献１の異方導電性部材および特許文献２の半導体チップのいずれにおいても、その表面に、接着のための樹脂が残留していると導通抵抗の原因になる。また、接着のための樹脂が電極と導通路の間に挟まっていることにより金属同士の接合が阻害される。これにより、電気的な抵抗が大きくなり、かつ十分な接合強度が得られにくい。
　本発明の目的は、前述の従来技術に基づく問題点を解消し、電気抵抗が小さく、かつ接合強度が高い半導体デバイスの製造方法および接合部材を提供することにある。
　上述の目的を達成するために、本発明は、電極と粘着層を有し、電極が粘着層から露出している接合部材と、絶縁性基材と、絶縁性基材の厚み方向に貫通し、互いに電気的に絶縁された状態で設けられた複数の導通路とを有する異方導電性部材とを接合する接合工程を有する、半導体デバイスの製造方法を提供するものである。
　接合工程の前に接合部材の電極を露出させる露出工程を有することが好ましい。
　露出工程は、切削、研削、研磨、ドライエッチング、およびウェットエッチングのうち、いずれかを用いて電極を露出させる工程であることが好ましい。
　接合部材が粘着層が電極よりも突出して配置されている部材であることが好ましい。
　導通路は絶縁性基材から厚み方向に突出しており、異方導電性部材の導通部の突出した突出部分の高さをＨｄとし、接合部材の粘着層の高さをＨａとし、電極の高さをＨｓとするとき、Ｈｄ≧Ｈａ－Ｈｓであることが好ましい。
　接合工程は、粘着層を介して接合部材と異方導電性部材とが接合される工程であることが好ましい。
　粘着層は、熱硬化性樹脂を含み、露出工程は、熱硬化性樹脂が熱硬化しない条件で行う工程であることが好ましい。
　また、本発明は、上述の半導体デバイスの製造方法で用いられる接合部材を提供するものである。
　本発明によれば、電気抵抗が小さく、かつ接合強度が高い半導体デバイスを製造できる。
本発明の実施形態の半導体デバイスの製造方法で製造される半導体デバイスの第１の例を示す模式図である。 本発明の実施形態の半導体デバイスの製造方法で製造される半導体デバイスの第２の例を示す模式図である。 本発明の実施形態の半導体デバイスの製造方法の一工程を示す模式図である。 本発明の実施形態の半導体デバイスの製造方法の一工程を示す模式図である。 本発明の実施形態の半導体デバイスの製造方法の一工程を示す模式図である。 本発明の実施形態の半導体デバイスの製造方法の一工程を示す模式図である。 本発明の実施形態の半導体デバイスの製造方法の一工程を示す模式図である。 本発明の実施形態の半導体デバイスの製造方法の一工程を示す模式図である。 本発明の実施形態の半導体デバイスの製造方法で製造される半導体デバイスの一部を拡大して示す模式図である。 本発明の実施形態の半導体デバイスの製造方法に用いられる半導体部材を示す模式的断面図である。 本発明の実施形態の半導体デバイスの製造方法に用いられる異方導電性部材の一例を示す模式的平面図である。 本発明の実施形態の半導体デバイスの製造方法に用いられる異方導電性部材の一例を示す模式的断面図である。
　以下に、添付の図面に示す好適実施形態に基づいて、本発明の半導体デバイスの製造方法および接合部材を詳細に説明する。
　なお、以下に説明する図は、本発明を説明するための例示的なものであり、以下に示す図に本発明が限定されるものではない。
　なお、以下において数値範囲を示す「～」とは両側に記載された数値を含む。例えば、εが数値α～数値βとは、εの範囲は数値αと数値βを含む範囲であり、数学記号で示せばα≦ε≦βである。
　「直交」等の角度は、特に記載がなければ、該当する技術分野で一般的に許容される誤差範囲を含む。
　以下、接合部材として、半導体部材を例にして、半導体デバイスの製造方法を説明する。接合部材とは、半導体デバイスを構成する部材であり、例えば、単体で特定の機能を発揮するものである。なお、複数のものが集まって特定の機能を発揮するものも接合部材に含まれる。
　図１は本発明の実施形態の半導体デバイスの製造方法で製造される半導体デバイスの第１の例を示す模式図であり、本発明の実施形態の半導体デバイスの製造方法で製造される半導体デバイスの第２の例を示す模式図である。
　図１に示す半導体デバイス１０は、例えば、半導体部材１２と半導体部材１４とが異方導電性部材１５を用いて接合され、かつ電気的に接続されたものである。
　半導体部材１２、１４は、いずれも接合部材であり、これらは同じ構成でもよく、違う構成でもよい。
　なお、半導体デバイス１０は、少なくとも、半導体部材１２または半導体部材１４と異方導電性部材１５とが接合され、かつ電気的に接続されている形態であればよい。
　また、半導体デバイス１０は、１つの半導体部材１２に対して１つの半導体部材１４を接合する形態であるが、これ限定されるものではない。
　図２に示す半導体デバイス１０のように、異方導電性部材１５を用いて、３つの半導体部材１２、１４、１６を接合する形態でもよい。３つの半導体部材１２、１４、１６と２つの異方導電性部材１５とにより半導体デバイス１０が構成される。
　図２に示す半導体デバイス１０では、半導体部材１２、１４、１６は、いずれも同じ構成でもよく、違う構成でもよい。
　半導体デバイス１０において、半導体部材１２、１４、１６は、いずれも電極と粘着層を有するものであり、電極が粘着層から露出している。なお、半導体部材については、後に詳細に説明する。
　半導体デバイス１０は、例えば、１つで完結したものであり、単体で特定の機能を発揮するものである。
　半導体部材１２、１４、１６は、単体で、信号等を伝達する配線、回路またはセンサ等の特定の機能を発揮するものであり、半導体素子、回路素子、およびセンサ素子等を構成として含む。半導体素子には受動素子および能動素子が含まれる。半導体素子のことを半導体チップともいう。これ以外に、半導体部材には、配線基板、およびインターポーザー等の信号の授受、または電圧もしくは電流の授受を行うためのものも含まれる。
　異方導電性部材１５は、後に詳細に説明するが、絶縁性基材と、絶縁性基材の厚み方向に貫通し、互いに電気的に絶縁された状態で設けられた、複数の導通路とを有するものである。
　次に、半導体デバイスの製造方法について説明する。
　図３～図８は本発明の実施形態の半導体デバイスの製造方法の工程順に示す模式図である。図９は本発明の実施形態の半導体デバイスの製造方法で製造される半導体デバイスの一部を拡大して示す模式図である。
　まず、図３に示すように半導体部材１２を用意する。半導体部材１２は、例えば、半導体素子２０に、外部との信号のやり取り、または電圧もしくは電流の授受を行うための電極２２が複数設けられたものである。各電極２２は絶縁層２４により電気的に絶縁されている。電極２２は、例えば、絶縁層２４の表面２４ａよりも突出している。半導体部材１２は、電極２２と絶縁層２４を覆う粘着層２６を有する。粘着層２６は、半導体部材１２と異方導電性部材１５との接合に用いられるものである。また、粘着層２６は、例えば、スピンコートにより形成される。
　図３に示す半導体部材１２の粘着層２６を加工して、図４に示すように半導体部材１２の電極２２を粘着層２６から露出させる。
　電極２２を粘着層２６から露出させるとは、粘着層２６に対して少なくとも電極２２の表面２２ａに粘着層２６がない状態のことをいう。電極２２の表面２２ａは粘着層２６の表面２６ａに対して同一平面に位置していてもよく、突出部に位置していてもよく、凹み部に位置していてもよい。
　電極２２を粘着層２６から露出させる工程が露出工程である。露出工程では、電極２２を粘着層２６から露出させることができる限りどのような工程を用いてもよく、切削、研削、研磨、ドライエッチングおよびウェットエッチングの少なくともいずれかを含む工程であることが好ましい。
　なお、露出工程は、例えば、粘着層２６に対して撥液性を示すもので構成することにより電極２２の表面２２ａを粘着層２６で覆わない態様とするものであってもよい。また、粘着層２６を形成した後に埋め込み等による電極２２の形成を行なう態様であってもよい。
　また、露出工程後に電極をエッチングすることで、電極高さを低くして粘着層２６の表面２６aよりも電極高さを低くしてもよい。
　次に、図５に示す半導体部材１４を用意する。半導体部材１４は、半導体部材１２と同様の構成である。半導体部材１４は、例えば、インターポーザー基板３０に、外部との信号のやり取り、または電圧もしくは電流の授受を行うための電極３２が複数設けられたものである。各電極３２は絶縁層３４により電気的に絶縁されている。電極３２は、例えば、絶縁層３４の表面３４ａよりも突出している。半導体部材１４は、電極３２と絶縁層３４を覆う粘着層２６を有する。インターポーザー基板３０は、例えば、引出配線層を有しており、また、電極３２により、半導体デバイス１０は、外部と電気的に接続される。半導体部材１４の粘着層２６は、半導体部材１４と異方導電性部材１５との接合に用いられるものである。
　次に、半導体部材１２と同様に上述の露出工程により、図６に示すように粘着層２６から電極３２を露出させる。このとき、電極３２の表面３２ａには粘着層２６がない。
　次に、異方導電性部材１５を用意する。異方導電性部材１５は、導電性を有する導通路４２（図９および図１２参照）を複数備える。例えば、異方導電性部材１５には、半導体部材１２の粘着層２６のような接合する機能を有する部材はない。なお、突出部分４２ａ（図１２参照）の先端部、突出部分４２ｂ（図１２参照）の先端部になければ粘着層２６のような接合する機能を有する樹脂層４３（図１２参照）があってもよい。異方導電性部材１５については後に詳細に説明する。
　次に、図７に示すように、異方導電性部材１５を挟んで、半導体部材１２と半導体部材１４とを配置する。このとき、例えば、半導体部材１２、１４と異方導電性部材１５とに、それぞれ設けられたアライメントマーク（図示せず）を用いて位置合せを行う。
　なお、アライメントマークを用いた位置合せは、例えば、アライメントマークの画像または反射像を取得し、アライメントマークの位置情報を求めることができれば、特に限定されるものではなく、公知の位置合せの手法を適宜利用可能である。
　次に、半導体部材１２と異方導電性部材１５、半導体部材１４と異方導電性部材１５と接合する。これにより、図８に示すように半導体デバイス１０を製造することができる。
　なお、上述の半導体部材１２と異方導電性部材１５、半導体部材１４と異方導電性部材１５とを粘着層２６を介して接合することが接合工程である。接合工程では、例えば、仮接合した状態で、予め定めた条件にて接合してもよいが、仮接合を省略してもよい。なお、接合工程の接合のことを本接合ともいう。
　仮接合とは、半導体部材１２、１４と異方導電性部材１５とを位置合せした状態で固定することをいう。
　仮接合プロセスにおける温度条件は特に限定されないが、０℃～３００℃であることが好ましく、１０℃～２００℃であることがより好ましく、常温（２３℃）～１００℃であることが特に好ましい。
　同様に、仮接合プロセスにおける加圧条件は特に限定されないが、１０ＭＰａ以下であることが好ましく、５ＭＰａ以下であることがより好ましく、１ＭＰａ以下であることが特に好ましい。
　本接合における温度条件は特に限定されないが、仮接合の温度よりも高い温度であることが好ましく、具体的には、１５０℃～３５０℃であることがより好ましく、２００℃～３００℃であることが特に好ましい。
　また、本接合における加圧条件は特に限定されないが、３０ＭＰａ以下であることが好ましく、０．１ＭＰａ～２０ＭＰａであることがより好ましい。
　また、本接合の時間は特に限定されないが、１秒～６０分であることが好ましく、５秒～１０分であることがより好ましい。
　上述の条件で本接合を行うことにより、粘着層２６が流動し、電極２２、３２に残存し難くなる。
　図９は、図８に示す半導体デバイス１０の一部を拡大して示している。上述の接合工程で製造された半導体デバイス１０は、図９に示すように電極２２と異方導電性部材１５の導通路４２との間に粘着層２６がなく、この構成により、電極２２と導通路４２とが直接接触して電気抵抗が小さくなる。一方、半導体部材１２では電極２２の表面２２ａに粘着層２６がなく、粘着層２６の範囲が狭くとも、絶縁層２４と異方導電性部材１５の導通路４２との間には粘着層２６があるため、接合不良が抑制され、接合強度が高くなる。
　また、粘着層２６があることにより、上述の仮接合の際に、アライメントのずれが抑制され、半導体部材１２と異方導電性部材１５との位置合せの精度が高くなる。
　なお、半導体部材１４と異方導電性部材１５においても、半導体部材１２と異方導電性部材１５の接合と同じく、電極３２と導通路４２とが直接接触して電気抵抗が小さくなり、かつ絶縁層３４と異方導電性部材１５の導通路４２との間には粘着層２６があるため、接合不良が抑制され、接合強度が高くなる。
　なお、粘着層２６が熱硬化性樹脂を含む場合、露出工程は、粘着層２６に含まれる熱硬化性樹脂が熱硬化しない条件で行うことが好ましい。例えば、熱硬化温度が２００℃であれば、露出工程は２００℃未満で行うことが好ましい。ここで、熱硬化性樹脂が熱硬化しない条件とは、熱硬化性樹脂の熱硬化温度未満であれば、限定的ではなく、熱硬化性樹脂の熱硬化温度をＴ℃とすると、Ｔ－５０℃が好ましく、Ｔ－１００℃がより好ましい。
　また、半導体部材は、粘着層が電極よりも突出して配置されている部材であることが好ましい。図１０に示すように半導体部材１２の粘着層２６の高さをＨａとし、電極２２の高さをＨｓとするとき、半導体部材１２は、粘着層２６の高さＨａが電極２２の高さＨｓ以上であることが好ましい。すなわち、Ｈａ≧Ｈｓであることが好ましい。
　粘着層２６の高さＨａは、半導体素子２０の表面２０ａから粘着層の表面２６ａまでの距離のことである。
　電極２２の高さＨｓは、半導体素子２０の表面２０ａから電極２２の表面２２ａまでの距離のことである。
　なお、粘着層２６の高さＨａと電極２２の高さＨｓは、ダイシングにより半導体部材を切断し、半導体部材の断面形状を観察して求めることができる。
　以下、半導体部材に用いられる半導体素子について説明する。
　半導体部材に用いられる半導体素子は、特に限定されず、具体的に以下のものが挙げられる。半導体素子としては、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＳＰ（Application Specific Standard Product）等のロジック集積回路が挙げられる。また、例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）等のマイクロプロセッサが挙げられる。また、例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＨＭＣ（Hybrid Memory Cube）、ＭＲＡＭ（Magnetoresistive Random Access Memory）、ＰＣＭ（Phase-Change Memory）、ＲｅＲＡＭ（Resistance Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、フラッシュメモリ等のメモリが挙げられる。また、例えば、ＬＥＤ（Light Emitting Diode）、パワーデバイス、ＤＣ（Direct Current）－ＤＣ（Direct Current）コンバータ、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）等のアナログ集積回路が挙げられる。また、例えば、加速度センサ、圧力センサ、振動子、ジャイロセンサ等のＭＥＭＳ（Micro Electro Mechanical Systems）が挙げられる。また、例えば、ＧＰＳ（Global Positioning System）、ＦＭ（Frequency Modulation）、ＮＦＣ（Near Field Communication）、ＲＦＥＭ（RF Expansion Module）、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、ＷＬＡＮ（Wireless Local Area Network）等のワイヤレス素子、ディスクリート素子、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）、ＣＭＯＳイメージセンサー、ＣＣＤ（Charge Coupled Device）イメージセンサー、カメラモジュール、Passiveデバイス、ＳＡＷ（Surface Acoustic Wave）フィルタ、ＲＦ（Radio Frequency）フィルタ、ＩＰＤ（Integrated Passive Devices）等が挙げられる。
　半導体部材は複数の電極を有することが好ましく、電極の直径は５～１５μｍであることが好ましく、電極同士のピッチは１０～２５μｍであることが好ましい。電極のアスペクト比は１．０～１．８であることが好ましい。また、電極の材質は電気伝導性の観点から、銅、金、アルミニウム、およびニッケルが好ましく、銅および金がより好ましい。
　異方導電性部材を介して互いに電気的に接続された電極の組が１００万乃至５００万個であることが好ましい。この場合、ダイあたりの接続密度が高く、微細化を促進することができる。また、接続率９０％以上であることが好ましい。この場合、信頼性を高めることができる。
　半導体部材には、上述のようにインターポーザーも含まれる。インターポーザーは薄型配線構造体のことであり、半導体素子間の電気的な接続を担うものである。また、半導体素子と配線基板等との電気的な接続を担うものでもある。インターポーザーを用いることにより、配線長および配線幅を小さくでき、寄生容量の低減、および配線長のバラつき等を減らすことができる。
　インターポーザーの構成は、上述の機能を実現することができれば、その構成は特に限定されるものではなく、公知のものを含め適宜利用可能である。インターポーザーは、例えば、ポリイミド等の有機材料、ガラス、セラミックス、金属、シリコン、および多結晶シリコン等を用いて構成することができる。
　以下、半導体部材の粘着層について説明する。
　〔粘着層〕
　粘着層は接続対象に対して接合性を付与するものであり、半導体部材に設けられ、電極が露出している。
　粘着層は、例えば、５０℃～２００℃の温度範囲で流動性を示し、２００℃以上で硬化するものであることが好ましい。
　以下、粘着層の組成について説明する。粘着層は、高分子材料を含有するものである。粘着層は酸化防止材料を含有してもよい。
　ここで、粘着層を形成する方法としては、例えば、酸化防止材料、高分子材料、溶媒（例えば、メチルエチルケトン等）等を含有する樹脂組成物を上述の半導体部材の表面に塗布し、乾燥させ、必要に応じて焼成する方法等が挙げられる。
　上述の樹脂組成物の塗布方法は特に限定されず、例えば、スピンコート法、グラビアコート法、リバースコート法、ダイコート法、ブレードコート法、ロールコート法、エアナイフコート法、スクリーンコート法、バーコート法、カーテンコート法等、従来公知のコーティング方法が使用できる。
　また、塗布後の乾燥方法は特に限定されず、例えば、大気下において０～１００℃の温度で、数秒～数十分間保持する処理、または減圧下において０～８０℃の温度で、十数分～数時間保持する処理等が挙げられる。また、乾燥後の焼成方法は、使用する高分子材料により異なるため、特に限定されないが、例えば、１６０～２４０℃の温度で２分間～１時間保持する処理、および３０～８０℃の温度で２～６０分間保持する処理等が挙げられる。
　＜高分子材料＞
　粘着層に含まれる高分子材料としては特に限定されないが、半導体部材と異方導電性部材との隙間を効率よく埋めることができ、半導体部材との密着性がより高くなる理由から、熱硬化性樹脂であることが好ましい。
　熱硬化性樹脂としては、具体的には、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリウレタン樹脂、ビスマレイミド樹脂、メラミン樹脂、イソシアネート系樹脂、アクリル樹脂等が挙げられる。
　なかでも、絶縁信頼性がより向上し、耐薬品性に優れる理由から、ポリイミド樹脂および／またはエポキシ樹脂を用いるのが好ましい。
　＜酸化防止材料＞
　粘着層に含まれる酸化防止材料としては、具体的には、例えば、１，２，３，４－テトラゾール、５－アミノ－１，２，３，４－テトラゾール、５－メチル－１，２，３，４－テトラゾール、１Ｈ－テトラゾール－５－酢酸、１Ｈ－テトラゾール－５－コハク酸、１，２，３－トリアゾール、４－アミノ－１，２，３－トリアゾール、４，５－ジアミノ－１，２，３－トリアゾール、４－カルボキシ－１Ｈ－１，２，３－トリアゾール、４，５－ジカルボキシ－１Ｈ－１，２，３－トリアゾール、１Ｈ－１，２，３－トリアゾール－４－酢酸、４－カルボキシ－５－カルボキシメチル－１Ｈ－１，２，３－トリアゾール、１，２，４－トリアゾール、３－アミノ－１，２，４－トリアゾール、３，５－ジアミノ－１，２，４－トリアゾール、３－カルボキシ－１，２，４－トリアゾール、３，５－ジカルボキシ－１，２，４－トリアゾール、１，２，４－トリアゾール－３－酢酸、１Ｈ－ベンゾトリアゾール、１Ｈ－ベンゾトリアゾール－５－カルボン酸、ベンゾフロキサン、２，１，３－ベンゾチアゾール、ｏ－フェニレンジアミン、ｍ－フェニレンジアミン、カテコール、ｏ－アミノフェノール、２－メルカプトベンゾチアゾール、２－メルカプトベンゾイミダゾール、２－メルカプトベンゾオキサゾール、メラミン、およびこれらの誘導体が挙げられる。
　これらのうち、ベンゾトリアゾールおよびその誘導体が好ましい。
　ベンゾトリアゾール誘導体としては、ベンゾトリアゾールのベンゼン環に、ヒドロキシル基、アルコキシ基（例えば、メトキシ基、エトキシ基等）、アミノ基、ニトロ基、アルキル基（例えば、メチル基、エチル基、ブチル基等）、ハロゲン原子（例えば、フッ素、塩素、臭素、ヨウ素等）等を有する置換ベンゾトリアゾールが挙げられる。また、ナフタレントリアゾール、ナフタレンビストリアゾール、と同様に置換された置換ナフタレントリアゾール、置換ナフタレンビストリアゾール等も挙げることができる。
　また、粘着層に含まれる酸化防止材料の他の例としては、一般的な酸化防止剤である、高級脂肪酸、高級脂肪酸銅、フェノール化合物、アルカノールアミン、ハイドロキノン類、銅キレート剤、有機アミン、有機アンモニウム塩等が挙げられる。
　粘着層に含まれる酸化防止材料の含有量は特に限定されないが、防食効果の観点から、粘着層の全質量に対して０．０００１質量％以上が好ましく、０．００１質量％以上がより好ましい。また、本接合プロセスにおいて適切な電気抵抗を得る理由から、５．０質量％以下が好ましく、２．５質量％以下がより好ましい。
　＜マイグレーション防止材料＞
　粘着層は、粘着層に含有し得る金属イオン、ハロゲンイオン、ならびに半導体素子および半導体ウエハに由来する金属イオンをトラップすることによって絶縁信頼性がより向上する理由から、マイグレーション防止材料を含有しているのが好ましい。
　マイグレーション防止材料としては、例えば、イオン交換体、具体的には、陽イオン交換体と陰イオン交換体との混合物、または、陽イオン交換体のみを使用することができる。
　ここで、陽イオン交換体および陰イオン交換体は、それぞれ、例えば、後述する無機イオン交換体および有機イオン交換体の中から適宜選択することができる。
　（無機イオン交換体）
　無機イオン交換体としては、例えば、含水酸化ジルコニウムに代表される金属の含水酸化物が挙げられる。
　金属の種類としては、例えば、ジルコニウムのほか、鉄、アルミニウム、錫、チタン、アンチモン、マグネシウム、ベリリウム、インジウム、クロム、ビスマス等が知られている。
　これらの中でジルコニウム系のものは、陽イオンのＣｕ2+、Ａｌ3+について交換能を有している。また、鉄系のものについても、Ａｇ+、Ｃｕ2+について交換能を有している。
同様に、錫系、チタン系、アンチモン系のものは、陽イオン交換体である。
　一方、ビスマス系のものは、陰イオンのＣｌ-について交換能を有している。
　また、ジルコニウム系のものは条件に製造条件によっては陰イオンの交換能を示す。アルミニウム系、錫系のものも同様である。
　これら以外の無機イオン交換体としては、リン酸ジルコニウムに代表される多価金属の酸性塩、モリブドリン酸アンモニウムに代表されるヘテロポリ酸塩、不溶性フェロシアン化物等の合成物が知られている。
　これらの無機イオン交換体の一部は既に市販されており、例えば、東亜合成株式会社の商品名イグゼ「ＩＸＥ」における各種のグレードが知られている。
　なお、合成品のほか、天然物のゼオライト、またはモンモリロン石のような無機イオン交換体の粉末も使用可能である。
　（有機イオン交換体）
　有機イオン交換体には、陽イオン交換体としてスルホン酸基を有する架橋ポリスチレンが挙げられ、そのほかカルボン酸基、ホスホン酸基またはホスフィン酸基を有するものも挙げられる。
　また、陰イオン交換体として四級アンモニウム基、四級ホスホニウム基または三級スルホニウム基を有する架橋ポリスチレンが挙げられる。
　これらの無機イオン交換体および有機イオン交換体は、捕捉したい陽イオン、陰イオンの種類、そのイオンについての交換容量を考慮して適宜選択すればよい。勿論、無機イオン交換体と有機イオン交換体とを混合して使用してもよいことはいうまでもない。
　電子素子の製造工程では加熱するプロセスを含むため、無機イオン交換体が好ましい。
　また、マイグレーション防止材料と上述した高分子材料との混合比は、例えば、機械的強度の観点から、マイグレーション防止材料を１０質量％以下とすることが好ましく、マイグレーション防止材料を５質量％以下とすることがより好ましく、さらにマイグレーション防止材料を２．５質量％以下とすることがさらに好ましい。また、半導体素子または半導体ウエハと異方導電性部材とを接合した際のマイグレーションを抑制する観点から、マイグレーション防止材料を０．０１質量％以上とすることが好ましい。
　＜無機充填剤＞
　粘着層は、無機充填剤を含有しているのが好ましい。
　無機充填剤としては特に制限はなく、公知のものの中から適宜選択することができ、例えば、カオリン、硫酸バリウム、チタン酸バリウム、酸化ケイ素粉、微粉状酸化ケイ素、気相法シリカ、無定形シリカ、結晶性シリカ、溶融シリカ、球状シリカ、タルク、クレー、炭酸マグネシウム、炭酸カルシウム、酸化アルミニウム、水酸化アルミニウム、マイカ、窒化アルミニウム、酸化ジルコニウム、酸化イットリウム、炭化ケイ素、窒化ケイ素等が挙げられる。
　接合の際に導通路間に無機充填剤が入ることを防ぎ、導通信頼性がより向上する理由から、無機充填剤の平均粒子径が、各導通路の間隔よりも大きいことが好ましい。
　無機充填剤の平均粒子径は、３０ｎｍ～１０μｍであることが好ましく、８０ｎｍ～１μｍであることがより好ましい。
　ここで、平均粒子径は、レーザー回折散乱式粒子径測定装置(日機装（株）製マイクロトラックＭＴ３３００)で測定される、一次粒子径を平均粒子径とする。
　＜硬化剤＞
　粘着層は、硬化剤を含有していてもよい。
　硬化剤を含有する場合、接続対象の異方導電性部材の表面形状との接合不良を抑制する観点から、常温で固体の硬化剤を用いず、常温で液体の硬化剤を含有しているのがより好ましい。
　ここで、「常温で固体」とは、２５℃で固体であることをいい、例えば、融点が２５℃より高い温度である物質をいう。
　硬化剤としては、具体的には、例えば、ジアミノジフェニルメタン、ジアミノジフェニルスルホンのような芳香族アミン、脂肪族アミン、４－メチルイミダゾール等のイミダゾール誘導体、ジシアンジアミド、テトラメチルグアニジン、チオ尿素付加アミン、メチルヘキサヒドロフタル酸無水物等のカルボン酸無水物、カルボン酸ヒドラジド、カルボン酸アミド、ポリフェノール化合物、ノボラック樹脂、ポリメルカプタン等が挙げられ、これらの硬化剤から、２５℃で液体のものを適宜選択して用いることができる。なお、硬化剤は１種単独で用いてもよく、２種以上を併用してもよい。
　粘着層には、その特性を損なわない範囲内で、広く一般に半導体パッケージの樹脂絶縁膜に添加されている分散剤、緩衝剤、粘度調整剤等の種々の添加剤を含有させてもよい。粘着層には、熱酸発生剤が含まれていてもよく、熱酸発生剤としてはアンモニウム塩；トリフェニルスルホニウム塩、トリ－ｐ－トリルスルホニウム塩、４－（フェニルチオ）フェニルジフェニルスルホニウム塩等のスルホニウム塩；ジフェニルヨードニウム塩、ジ－ｐ－トリルヨードニウム塩、ビス（４－ドデシルフェニル）ヨードニウム塩、ビス（４－メトキシフェニル）ヨードニウム塩、（４－オクチルオキシフェニル）フェニルヨードニウム塩、ビス（４－デシルオキシ）フェニルヨードニウム塩、４－（２－ヒドロキシテトラデシルオキシ）フェニルフェニルヨードニウム塩、４－イソプロピルフェニル（ｐ－トリル）ヨードニウム塩、４－イソブチルフェニル（ｐ－トリル）ヨードニウム塩等のヨードニウム塩等が挙げられる。
　＜形状＞
　粘着層の厚みＴｓ（図１０参照）は、２～５００ｎｍであることが好ましい。粘着層の厚みＴｓは、ダイシングにより半導体部材を切断し、半導体部材の断面形状を観察して求めることができる。
　以下、異方導電性部材１５について説明する。なお、異方導電性部材１５は、国際公開第２０１５／０２９８８１号に記載の製造方法で製造することができる。
　図１１は本発明の実施形態の半導体デバイスの製造方法に用いられる異方導電性部材の一例を示す模式的平面図であり、図１２は本発明の実施形態の半導体デバイスの製造方法に用いられる異方導電性部材の一例を示す模式的断面図である。
　図１１および図１２に示すように異方導電性部材１５は、無機材料からなる絶縁性基材４０と、絶縁性基材４０の厚み方向Ｄ（図１２参照）に貫通し、互いに電気的に絶縁された状態で設けられた複数の導通路４２とを有する。導通路４２は絶縁性基材４０に形成された厚み方向Ｄに延在する貫通孔４１内に導電材が充填されて形成されており、導電性を有する。
　ここで、「互いに電気的に絶縁された状態」とは、絶縁性基材の内部に存在している各導通路が絶縁性基材の内部において互いに各導通路間の導通性が十分に低い状態であることを意味する。
　異方導電性部材１５は、導通路４２が互いに電気的に絶縁されており、絶縁性基材４０の厚み方向Ｄ（図１２参照）と直交する方向ｘには導電性が十分に低く、厚み方向Ｄに導電性を有する。このように異方導電性部材１５は異方導電性を示す部材である。
　導通路４２は、図１２に示すように、互いに電気的に絶縁された状態で絶縁性基材４０が厚み方向Ｄに貫通して設けられている。
　さらに、導通路４２は、図１２に示すように、絶縁性基材４０の表面４０ａから厚み方向Ｄに突出した突出部分４２ａ、および裏面４０ｂから厚み方向Ｄに突出した突出部分４２ｂを有する。異方導電性部材１５は、さらに、絶縁性基材４０の表面４０ａおよび裏面４０ｂに設けられた樹脂層４３を具備してもよい。樹脂層４３は、突出部分４２ａの先端部、突出部分４２ｂの先端部に接していないことが好ましい。
　突出部分４２ａの高さＨｄおよび突出部分４２ｂの高さＨｄは、６ｎｍ以上であることが好ましく、より好ましくは３０ｎｍ～５００ｎｍである。
　突出部分４２ａの高さＨｄは、絶縁性基材４０の表面４０ａからの長さである。突出部分４２ｂの高さＨｄは、絶縁性基材４０の裏面４０ｂからの長さである。
　突出部分４２ａの高さＨｄおよび突出部分４２ｂの高さＨｄは、半導体部材の粘着層の高さＨａ（図１０参照）と、電極の高さＨｓ（図１０参照）との関係が、Ｈｄ≧Ｈａ－Ｈｓであることが好ましい。突出部分４２ａの高さＨｄおよび突出部分４２ｂの高さＨｄがＨｄ≧Ｈａ－Ｈｓを満たす場合、突出部分４２ａの高さＨｄおよび突出部分４２ｂの高さＨｄが、電極上の粘着層の高さＨａよりも大きくなり、電極と導通路とが確実に接触するため、電気的な導通が良好になるため好ましい。
　樹脂層から導通路を突出させる方法としてはエッチングがあり、ドライエッチングとウェットエッチングのどちらでもよい。ウェットエッチングによる導通路を突出させる方法の例としては粘着層の溶媒を用い、枚葉現像と同様の方法で導通路上部の粘着層を除去する方法が挙げられる。また、ドライエッチングによる方法の例としては粘着層を酸素プラズマにより除去し、導通路上部の粘着層を除去する方法が挙げられる。
　また、図１２においては、絶縁性基材４０の表面４０ａおよび４０ｂに樹脂層４３を有するものを示しているが、これに限定されるものではなく、絶縁性基材４０の少なくとも一方の表面に、樹脂層４３を有する構成でもよいし、絶縁性基材４０の両表面に樹脂層４３を有しない構成でもよい。
　同様に、図１２の導通路４２は両端に突出部分４２ａおよび突出部分４２ｂがあるが、これに限定されるものではなく、絶縁性基材４０の少なくとも樹脂層４３を有する側の表面に突出部分を有する構成でもよい。
　図１２に示す異方導電性部材１５の厚みｈは、例えば、３０μｍ以下である。また、異方導電性部材１５は、ＴＴＶ（Total Thickness Variation）が１０μｍ以下であることが好ましい。なお、ＴＴＶ（Total Thickness Variation）＝ＴＭａｘ－ＴＭｉｎである。ＴＭａｘは、平坦度適用領域での裏面基準からの距離(厚み）の最大値である。ＴＭｉｎは、平坦度適用領域での裏面基準からの距離(厚み）の最小値である。
　ここで、異方導電性部材１５の厚みｈは、厚みｈに相当する領域について１０点測定した平均値のことである。
　異方導電性部材１５の厚みｈの好ましい測定方法としては、電解放出形走査型電子顕微鏡により２０万倍の倍率で観察し、異方導電性部材１５の輪郭形状を取得し、輪郭形状において異方導電性部材１５を厚みｈに相当する領域を１０点測定し、１０点の測定値の平均値を求める方法が挙げられる。
　また、異方導電性部材１５のＴＴＶ（Total Thickness Variation）は、異方導電性部材１５をダイシングで支持体４７ごと切断し、異方導電性部材１５の断面形状を観察して求めた値である。
　異方導電性部材１５は、移送、搬送および運搬ならびに保管等のために図１２に示すように支持体４７の上に設けられる。支持体４７と異方導電性部材１５の間に剥離層４４が設けられている。支持体４７と異方導電性部材１５は剥離層４４により、分離可能に接着されている。上述のように異方導電性部材１５が支持体４７の上に剥離層４４を介して設けられたものを異方導電材という。
　支持体４７は、異方導電性部材１５を支持するものであり、例えば、シリコン基板で構成されている。支持体４７としては、シリコン基板以外に、例えば、ＳｉＣ、ＳｉＮ、ＧａＮおよびアルミナ（Ａｌ２Ｏ３）等のセラミックス基板、ガラス基板、繊維強化プラスチック基板、ならびに金属基板を用いることができる。繊維強化プラスチック基板には、プリント配線基板であるＦＲ－４（Flame Retardant Type 4）基板等も含まれる。
　また、支持体４７としては、可撓性を有し、かつ透明であるものを用いることもできる。可撓性を有し、かつ透明な支持体４７としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）、ポリシクロオレフィン、ポリカーボネート、アクリル樹脂、ＰＥＮ（ポリエチレンナフタレート）、ＰＥ（ポリエチレン）、ＰＰ（ポリプロピレン）、ポリスチレン、ポリ塩化ビニル、ポリ塩化ビニリデンおよびＴＡＣ（トリアセチルセルロース）等のプラスチックフィルムが挙げられる。
　ここで、透明とは、位置合せに使用する波長の光で透過率が８０%以上であることをいう。このため、波長４００～８００ｎｍの可視光全域で透過率が低くてもよいが、波長４００～８００ｎｍの可視光全域で透過率が８０％以上であることが好ましい。透過率は、分光光度計により測定される。
　剥離層４４は、支持層４５と剥離剤４６が積層されたものであることが好ましい。剥離剤４６が異方導電性部材１５に接しており、剥離層４４を起点にして、支持体４７と異方導電性部材１５が分離する。例えば、予め定められた温度に加熱することで、剥離剤４６の接着力が弱まり、異方導電性部材１５から支持体４７が取り除かれる。
　剥離剤４６には、例えば、日東電工社製リバアルファ（登録商標）、およびソマール株式会社製ソマタック（登録商標）等を用いることができる。
　以下、異方導電性部材１５についてより具体的に説明する。
〔絶縁性基材〕
　絶縁性基材は、無機材料からなり、従来公知の異方導電性フィルム等を構成する絶縁性基材と同程度の電気抵抗率（１０14Ω・ｃｍ程度）を有するものであれば特に限定されない。
　なお、「無機材料からなり」とは、後述する樹脂層を構成する高分子材料と区別するための規定であり、無機材料のみから構成された絶縁性基材に限定する規定ではなく、無機材料を主成分（５０質量％以上）とする規定である。
　絶縁性基材としては、例えば、金属酸化物基材、金属窒化物基材、ガラス基材、シリコンカーバイド、シリコンナイトライド等のセラミックス基材、ダイヤモンドライクカーボン等のカーボン基材、ポリイミド基材、これらの複合材料等が挙げられる。絶縁性基材としては、これ以外に、例えば、貫通孔を有する有機素材上に、セラミックス材料またはカーボン材料を５０質量％以上含む無機材料で成膜したものであってもよい。
　絶縁性基材としては、所望の平均開口径を有するマイクロポアが貫通孔として形成され、後述する導通路を形成しやすいという理由から、金属酸化物基材であることが好ましく、バルブ金属の陽極酸化膜であることがより好ましい。
　ここで、バルブ金属としては、具体的には、例えば、アルミニウム、タンタル、ニオブ、チタン、ハフニウム、ジルコニウム、亜鉛、タングステン、ビスマス、アンチモン等が挙げられる。これらのうち、寸法安定性がよく、比較的安価であることからアルミニウムの陽極酸化膜（基材）であることが好ましい。
　絶縁性基材における各導通路の間隔は、５ｎｍ～８００ｎｍであることが好ましく、１０ｎｍ～２００ｎｍであることがより好ましく、５０ｎｍ～１４０ｎｍであることがさらに好ましい。絶縁性基材における各導通路の間隔がこの範囲であると、絶縁性基材が絶縁性の隔壁として十分に機能する。
　ここで、各導通路の間隔とは、隣接する導通路間の幅ｗをいい、異方導電性部材の断面を電解放出形走査型電子顕微鏡により２０万倍の倍率で観察し、隣接する導通路間の幅を１０点で測定した平均値をいう。
　〔導通路〕
　複数の導通路は、導電材からなる。
　＜導電材＞
　導通路を構成する導電材は、電気抵抗率が１０3Ω・ｃｍ以下の材料であれば特に限定されず、その具体例としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ニッケル（Ｎｉ）、インジウムがドープされたスズ酸化物（ＩＴＯ）等が好適に例示される。
　中でも、電気伝導性の観点から、銅、金、アルミニウム、およびニッケルが好ましく、銅および金がより好ましい。
　＜突出部分＞
　異方導電性部材と電極とを圧着等の手法により電気的接続、または物理的に接合する際に、突出部分が潰れた場合の面方向の絶縁性を十分に確保できる理由から、導通路の突出部分のアスペクト比（突出部分の高さ／突出部分の直径）が０．５以上５０未満であることが好ましく、０．８～２０であることがより好ましく、１～１０であることがさらに好ましい。
　また、接続対象の半導体部材の表面形状に追従する観点から、導通路の突出部分の高さは、上述のように２０ｎｍ以上であることが好ましく、より好ましくは１００ｎｍ～５００ｎｍである。
　導通路の突出部分の高さは、異方導電性部材の断面を電解放出形走査型電子顕微鏡により２万倍の倍率で観察し、導通路の突出部分の高さを１０点で測定した平均値をいう。
　導通路の突出部分の直径は、異方導電性部材の断面を電解放出形走査型電子顕微鏡により観察し、導通路の突出部分の直径を１０点で測定した平均値をいう。
　＜他の形状＞
　導通路は柱状であり、導通路の直径ｄは、突出部分の直径と同様、５ｎｍ超１０μｍ以下であることが好ましく、２０ｎｍ～１０００ｎｍであることがより好ましく、１００ｎｍ以下であることがさらに好ましい。
　また、導通路は絶縁性基材によって互いに電気的に絶縁された状態で存在するものであるが、その密度は、２万個／ｍｍ2以上であることが好ましく、２００万個／ｍｍ2以上であることがより好ましく、１０００万個／ｍｍ2以上であることがさらに好ましく、５０００万個／ｍｍ2以上であることが特に好ましく、１億個／ｍｍ2以上であることが最も好ましい。
　さらに、隣接する各導通路の中心間距離ｐは、２０ｎｍ～５００ｎｍであることが好ましく、４０ｎｍ～２００ｎｍであることがより好ましく、５０ｎｍ～１４０ｎｍであることがさらに好ましい。
　〔樹脂層〕
　樹脂層は、例えば、絶縁性基材の表面および裏面に設けられ、上述の導通路を埋設してもよい。樹脂層は、上述の粘着層と同じものを用いることができる。このため、樹脂層も粘着層と同様に接合する機能を有する部材があってもよい。
　＜形状＞
　導通路を保護する理由から、樹脂層の厚みは、導通路の突出部の高さより大きく、１μｍ～５μｍであることが好ましい。
　本発明は、基本的に以上のように構成されるものである。以上、本発明の半導体デバイスの製造方法および半導体部材について詳細に説明したが、本発明は上述の実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良または変更をしてもよいのはもちろんである。
　以下に実施例を挙げて本発明をさらに具体的に説明する。以下の実施例に示す材料、試薬、使用量、物質量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り適宜変更することができる。従って、本発明の範囲は以下に示す具体例により限定的に解釈されるべきものではない。
　本実施例では、下記に示す異方導電性部材を用いて半導体部材を接合し、以下に示す実施例１～実施例６ならびに比較例１および比較例２の半導体デバイスを作製し、導通性と接合強度を評価した。
　半導体部材には、ＴＥＧチップを用いた。
　＜ＴＥＧチップ＞
　Ｃｕパッドを有するＴＥＧチップ（Test Element Group chip）とインターポーザーを用意した。これらの内部には、導通抵抗を測定するデイジーチェインパターンと絶縁抵抗を測定する櫛歯パターンを含む。これらの、絶縁層はＳｉＮである。ＴＥＧチップは、チップサイズが８ｍｍ四方であり、チップ面積に対する電極面積（銅ポスト）の比率が２５％のチップを用意した。電極は直径５μｍ、高さ７μｍとし、電極間に存在する絶縁層の厚みを２μｍとした。ＴＥＧチップが半導体部材に相当する。インターポーザーは周囲に取出し配線を含むためチップサイズは１０ｍｍ四方のものを用意した。
　次いで、ＴＥＧチップ、異方導電性部材およびインターポーザーをこの順で積層するように、チップボンダー（ＤＢ２５０、澁谷工業株式会社製）を用いて温度２７０℃、１０分の条件で接合した。この際ＴＥＧチップとインターポーザーのＣｕパッドの位置がズレないよう予めチップの角に形成したアライメントマークにより位置を合わせて接合した。
　本実施例では、以下に説明するように、ＴＥＧチップの電極を半導体部材の電極として、ＴＥＧチップの表面に、以下に示す粘着層を設けた。
　以下、異方導電性部材について説明する。
［異方導電性部材］
＜アルミニウム基板の作製＞
　Ｓｉ：０．０６質量％、Ｆｅ：０．３０質量％、Ｃｕ：０．００５質量％、Ｍｎ：０．００１質量％、Ｍｇ：０．００１質量％、Ｚｎ：０．００１質量％、Ｔｉ：０．０３質量％を含有し、残部はＡｌと不可避不純物のアルミニウム合金を用いて溶湯を調製し、溶湯処理およびろ過を行った上で、厚さ５００ｍｍ、幅１２００ｍｍの鋳塊をＤＣ（Direct Chill）鋳造法で作製した。
　次いで、表面を平均１０ｍｍの厚さで面削機により削り取った後、５５０℃で、約５時間均熱保持し、温度４００℃に下がったところで、熱間圧延機を用いて厚さ２．７ｍｍの圧延板とした。
　さらに、連続焼鈍機を用いて熱処理を５００℃で行った後、冷間圧延で、厚さ１．０ｍｍに仕上げ、ＪＩＳ １０５０材のアルミニウム基板を得た。
　アルミニウム基板を、直径２００ｍｍ（８インチ）のウエハ状に形成した後、以下に示す各処理を施した。
＜電解研磨処理＞
　上述のアルミニウム基板に対して、以下組成の電解研磨液を用いて、電圧２５Ｖ、液温度６５℃、液流速３．０ｍ／分の条件で電解研磨処理を施した。
　陰極はカーボン電極とし、電源は、ＧＰ０１１０－３０Ｒ（株式会社高砂製作所社製）を用いた。また、電解液の流速は渦式フローモニターＦＬＭ２２－１０ＰＣＷ（アズワン株式会社製）を用いて計測した。
　（電解研磨液組成）
　・８５質量％リン酸（和光純薬社製試薬）・・・６６０ｍＬ
　・純水・・・１６０ｍＬ
　・硫酸・・・１５０ｍＬ
　・エチレングリコール・・・３０ｍＬ
＜陽極酸化処理工程＞
　次いで、電解研磨処理後のアルミニウム基板に、特開２００７－２０４８０２号公報に記載の手順にしたがって自己規則化法による陽極酸化処理を施した。
　電解研磨処理後のアルミニウム基板に、０．５０ｍｏｌ／Ｌシュウ酸の電解液で、電圧４０Ｖ、液温度１６℃、液流速３．０ｍ／分の条件で、５時間のプレ陽極酸化処理を施した。
　その後、プレ陽極酸化処理後のアルミニウム基板を、０．２ｍｏｌ／Ｌ無水クロム酸、０．６ｍｏｌ／Ｌリン酸の混合水溶液（液温：５０℃）に１２時間浸漬させる脱膜処理を施した。
　その後、０．５０ｍｏｌ／Ｌシュウ酸の電解液で、電圧４０Ｖ、液温度１６℃、液流速３．０ｍ／分の条件の条件で、３時間４５分の再陽極酸化処理を施し、膜厚３０μｍの陽極酸化膜を得た。
　なお、プレ陽極酸化処理および再陽極酸化処理は、いずれも陰極はステンレス電極とし、電源はＧＰ０１１０－３０Ｒ（株式会社高砂製作所製）を用いた。また、冷却装置にはＮｅｏＣｏｏｌ ＢＤ３６（ヤマト科学株式会社製）、かくはん加温装置にはペアスターラー ＰＳ－１００（ＥＹＥＬＡ東京理化器械株式会社製）を用いた。さらに、電解液の流速は渦式フローモニターＦＬＭ２２－１０ＰＣＷ（アズワン株式会社製）を用いて計測した。
＜バリア層除去工程＞
　次いで、上述の陽極酸化処理と同様の処理液および処理条件で、電圧を４０Ｖから０Ｖまで連続的に電圧降下速度０．２Ｖ／ｓｅｃで降下させながら電解処理（電解除去処理）を施した。
　その後、５質量％リン酸に３０℃、３０分間浸漬させるエッチング処理（エッチング除去処理）を施し、陽極酸化膜のマイクロポアの底部にあるバリア層を除去し、マイクロポアを介してアルミニウムを露出させた。
　ここで、バリア層除去工程後の陽極酸化膜に存在するマイクロポアの平均開口径は６０ｎｍであった。なお、平均開口径は、ＦＥ－ＳＥＭ（Field emission - Scanning Electron Microscope）により表面写真（倍率５００００倍）を撮影し、５０点測定した平均値として算出した。
　また、バリア層除去工程後の陽極酸化膜の平均厚みは８０μｍであった。なお、平均厚みは、陽極酸化膜を厚さ方向に対してＦＩＢ（Focused Ion Beam）で切削加工し、その断面をＦＥ－ＳＥＭにより表面写真（倍率５００００倍）を撮影し、１０点測定した平均値として算出した。
　また、陽極酸化膜に存在するマイクロポアの密度は、約１億個／ｍｍ2であった。なお、マイクロポアの密度は、特開２００８－２７０１５８号公報の＜０１６８＞および＜０１６９＞段落に記載された方法で測定し、算出した。
　また、陽極酸化膜に存在するマイクロポアの規則化度は、９２％であった。なお、規則化度は、ＦＥ－ＳＥＭにより表面写真（倍率２００００倍）を撮影し、特開２００８－２７０１５８号公報の＜００２４＞～＜００２７＞段落に記載された方法で測定し、算出した。
＜金属充填工程＞
　次いで、アルミニウム基板を陰極にし、白金を正極にして電解めっき処理を施した。
　具体的には、以下に示す組成の銅めっき液を使用し、定電流電解を施すことにより、マイクロポアの内部に銅が充填された金属充填微細構造体を作製した。
　ここで、定電流電解は、株式会社山本鍍金試験器社製のめっき装置を用い、北斗電工株式会社製の電源（ＨＺ－３０００）を用い、めっき液中でサイクリックボルタンメトリを行って析出電位を確認した後に、以下に示す条件で処理を施した。
　（銅めっき液組成および条件）
　・硫酸銅 １００ｇ／Ｌ
　・硫酸 ５０ｇ／Ｌ
　・塩酸 １５ｇ／Ｌ
　・温度 ２５℃
　・電流密度 １０Ａ／ｄｍ2
　マイクロポアに金属を充填した後の陽極酸化膜の表面をＦＥ－ＳＥＭで観察し、１０００個のマイクロポアにおける金属による封孔の有無を観察して封孔率（封孔マイクロポアの個数／１０００個）を算出したところ、９６％であった。
　また、マイクロポアに金属を充填した後の陽極酸化膜を厚さ方向に対してＦＩＢで切削加工し、その断面をＦＥ－ＳＥＭにより表面写真（倍率５００００倍）を撮影し、マイクロポアの内部を確認したところ、封孔されたマイクロポアにおいては、その内部が金属で完全に充填されていることが分かった。
＜基板除去工程＞
　次いで、２０質量％塩化水銀水溶液（昇汞）に２０℃、３時間浸漬させることによりアルミニウム基板を溶解して除去することにより、金属充填微細構造体を作製した。
＜トリミング工程＞
　基板除去工程後の金属充填微細構造体を、水酸化ナトリウム水溶液（濃度：５質量％、液温度：２０℃）に浸漬させ、突出部分の高さが５００ｎｍとなるように浸漬時間を調整してアルミニウムの陽極酸化膜の表面を選択的に溶解し、次いで、水洗し、乾燥して、導通路である銅の円柱を突出させた異方導電性部材を作製した。
（実施例１）
　実施例１は、ＴＥＧチップの電極の全面に粘着層を形成した後、切削により、電極の表面と粘着層の表面とを同一面にして電極を露出させたものを用いた。切削後の電極高さは４μｍとした。以下に示す配合でメチルエチルケトン（ＭＥＫ）に溶解した液を上述のＴＥＧチップの表面にスピンコートで塗布し、温度１３０℃で２分間ベークして厚み５μｍの粘着層を形成した。粘着層の厚みは、溶媒（ＭＥＫ：methyl ethyl ketone　メチルエチルケトン）の量で調整した。
＜塗布液組成＞
・エラストマー：アクリル酸ブチルーアクリロニトリルを主成分とするアクリル酸エステル系ポリマー（商品名：ＳＧ－２８ＧＭ、長瀬ケムテックス株式会社製）・・・５重量部
・エポキシ樹脂１：ｊＥＲ（登録商標）８２８（三菱化学株式会社製）・・・３３質量部
・エポキシ樹脂２：ｊＥＲ（登録商標）１００４（三菱化学株式会社製）・・・１１質量部
・フェノール樹脂：ミレックスＸＬＣ－４Ｌ（三井化学株式会社製）・・・４４質量部
・有機酸：ｏ－アニス酸（オルトアニス酸、東京化成工業株式会社製）・・・０．５質量部
・硬化剤：イミダゾール触媒（２ＰＨＺ－ＰＷ、四国化成工業株式会社製）・・・０．５質量部
　切削装置としてはＤＩＳＣＯ社製Ｓｕｒｆａｃｅ　Ｐｌａｎｅｒを使用した。回転数を１５００ｒｐｍ（revolution per minute）とし、送り速度を０．５ｍｍ／ｓｅｃとして電極の表面と粘着層の表面を同一にした。
（実施例２）
　実施例２は、実施例１に比して、切削後にウェットエッチングにより、粘着層の高さを電極の高さよりも５００ｎｍ低くした点以外は、実施例１と同じとした。
　エッチング液としてはＭＥＫ（メチルエチルケトン）を用い、枚葉現像装置を用いてスプレー法によりウェットエッチングを行った。エッチング液吐出圧は０．５ｍＬ／ｓｅｃ／ｍｍ２とし、エッチング時間は２０ｓｅｃで行った。
（実施例３）
　実施例３は、実施例１に比して、切削後にウェットエッチングにより、電極を２００ｎｍエッチングして電極の高さを粘着層の高さよりも低くした点以外は、実施例１と同じとした。
　電極のエッチング液およびエッチング条件は下記の通りとした。
・エッチング液：０．１％　過酸化水素、０．１％　イミノ二酢酸及び９９．８%　超純水
・エッチング条件（浸漬時間）:２０ｓｅｃ
（実施例４）
　実施例４は、実施例３に比して、電極のウェットエッチング時間を１００ｓｅｃとすることにより、粘着層の高さと電極の高さの差を１０００ｎｍとし、導通路の突出部の高さよりも５００ｎｍ長くした点以外は、実施例３と同じとした。
（実施例５）
　実施例５は、ＴＥＧチップの電極間に絶縁膜がないものを使用し、切削後の電極高さを３μｍとした点以外は実施例１と同じとした。
（実施例６）
　実施例６は粘着層を下記のものを使用した点以外は実施例１と同じとした。
＜塗布液組成＞
・フェノキシ樹脂（ＹＰ－５０、新日鉄住金化学（株））６０質量部
・ジエポキシビシクロヘキシル（セロキサイド８０００、（株）ダイセル）１０質量部
・低極性オキセタン化合物（ＯＸＢＰ、宇部興産（株））２０質量部
・第４級アンモニウム塩系熱酸発生剤（商品名ＣＸＣ－１６１２、楠本化成（株））２質量部
　粘着層の厚みは、溶媒（ＭＥＫ：methyl　ethyl　ketone　メチルエチルケトン）の量で調整した。
（比較例１）
　比較例１は、ＴＥＧチップの電極の全面に粘着層を形成し、電極を露出させていない点以外は、実施例１と同じとした。電極上の粘着層高さは５μｍになるように希釈倍率を調整し、塗布を行った。
（比較例２）
　比較例２はＴＥＧチップに粘着層を設けず、異方導電部材に粘着層を設けた点以外は実施例１と同じとした。異方導電部材上の粘着層高さは５μｍになるように希釈倍率を調整し、塗布を行った。
　以下、導通性と接合強度について説明する。
　導通性は、導通抵抗を用いて評価した。導通抵抗について説明する。
　＜導通性の評価＞
　インターポーザーのデイジーチェインパターン部分の引出し配線パッドにプローブを接触させ、大気中で導通評価を行った。測定装置としてケースレー社ソースメーターを用い、抵抗値の測定を行った。
　抵抗値の結果に基づき、以下に示す評価基準にて評価した。評価結果を下記表１の導通性の欄に示す。
　「Ａ」：抵抗値が設計抵抗の１０倍未満
　「Ｂ」：抵抗値が設計抵抗の１０倍以上１００倍未満
　「Ｃ」：抵抗値が設計抵抗の１００倍以上１０００倍未満
　「Ｄ」：抵抗値が設計抵抗の１０００倍以上
　接合強度は、万能型ボンドテスターDage-4000（ノードソンアドバンストテクノロジー株式会社製）を用いてシェア強度を測定して評価した。
　接合強度は、得られた破壊荷重から半導体素子の面積当たりの接合強度値を求めた。接合強度は、以下に示す評価基準により評価した。
　「Ａ」：２０ＭＰａ≦接合強度
　「Ｂ」：１０ＭＰａ≦接合強度＜２０ＭＰａ
　「Ｃ」：接合強度＜１０ＭＰａ
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、実施例１～実施例６は、電極が露出していない比較例１および比較例２に比して、導通性および接合強度が優れていた。
　また、実施例４のように、粘着層の高さと電極の高さの差よりも、導通路の突出部が長いと、導通性および接合強度がいずれも、とても優れたものとなる。
　１０　半導体デバイス
　１２、１４、１６　半導体部材
　１５　異方導電性部材
　２０　半導体素子
　２２、３２　電極
　２０ａ、２２ａ、２４ａ、２６ａ、３２ａ、３４ａ　表面
　２４　絶縁層
　２６　粘着層
　３０　インターポーザー基板
　３４　絶縁層
　４０　絶縁性基材
　４０ａ　表面
　４０ｂ　裏面
　４１　貫通孔
　４２　導通路
　４２ａ、４２ｂ　突出部分
　４３　樹脂層
　４４　剥離層
　４５　支持層
　４６　剥離剤
　４７　支持体
　Ｄ　厚み方向
　Ｈａ　粘着層の高さ
　Ｈｄ　突出部分の高さ
　Ｈｓ　電極の高さ
　ｈ　厚み
　ｐ　中心間距離
　ｘ　方向
 

Claims (8)

  1. 　電極及び粘着層を有し、前記電極が前記粘着層から露出している接合部材と、
    　絶縁性基材、及び、前記絶縁性基材の厚み方向に貫通し、互いに電気的に絶縁された状態で設けられた複数の導通路、を有する異方導電性部材と、
    　を接合する接合工程を有する、半導体デバイスの製造方法。
  2. 　前記接合工程の前に前記接合部材の前記電極を露出させる露出工程を有する、請求項１に記載の半導体デバイスの製造方法。
  3. 　前記露出工程は、切削、研削、研磨、ドライエッチング、およびウェットエッチングのうち、いずれかを用いて前記電極を露出させる工程である、請求項２に記載の半導体デバイスの製造方法。
  4. 　前記接合部材が、前記電極が前記粘着層よりも突出して配置されている部材である、請求項１～３のいずれか１項に記載の半導体デバイスの製造方法。
  5. 　前記導通路は前記絶縁性基材から前記厚み方向に突出しており、
    　前記導通部の突出した突出部分の高さをＨｄとし、前記粘着層の高さをＨａとし、前記電極の高さをＨｓとするとき、Ｈｄ≧Ｈａ－Ｈｓである、請求項４に記載の半導体デバイスの製造方法。
  6. 　前記接合工程は、前記粘着層を介して前記接合部材と前記異方導電性部材とが接合する工程である、請求項１～５のいずれか１項に記載の半導体デバイスの製造方法。
  7. 　前記粘着層は、熱硬化性樹脂を含み、
    　前記露出工程は、前記熱硬化性樹脂が熱硬化しない条件で行う工程である、請求項２～６のいずれか１項に記載の半導体デバイスの製造方法。
  8. 　請求項１～７のいずれか１項に記載の半導体デバイスの製造方法に用いられる接合部材。
PCT/JP2018/032711 2017-09-29 2018-09-04 半導体デバイスの製造方法および接合部材 WO2019065118A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019544486A JP6886030B2 (ja) 2017-09-29 2018-09-04 半導体デバイスの製造方法および接合部材

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-189945 2017-09-29
JP2017189945 2017-09-29

Publications (1)

Publication Number Publication Date
WO2019065118A1 true WO2019065118A1 (ja) 2019-04-04

Family

ID=65901242

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/032711 WO2019065118A1 (ja) 2017-09-29 2018-09-04 半導体デバイスの製造方法および接合部材

Country Status (3)

Country Link
JP (1) JP6886030B2 (ja)
TW (1) TWI774841B (ja)
WO (1) WO2019065118A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0419972A (ja) * 1990-05-11 1992-01-23 Canon Inc 電気的接続部材および電気回路部材
JP2002151549A (ja) * 2000-11-09 2002-05-24 Nitto Denko Corp 異方導電性フィルム
JP2009140869A (ja) * 2007-12-10 2009-06-25 Fujifilm Corp 異方導電性部材
JP2009147231A (ja) * 2007-12-17 2009-07-02 Hitachi Chem Co Ltd 実装方法、半導体チップ、及び半導体ウエハ
WO2013089199A1 (ja) * 2011-12-16 2013-06-20 旭化成イーマテリアルズ株式会社 異方導電性フィルム付き半導体チップ、異方導電性フィルム付き半導体ウェハ、及び半導体装置
WO2016006660A1 (ja) * 2014-07-11 2016-01-14 富士フイルム株式会社 異方導電性部材および多層配線基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5853896B2 (ja) * 2012-08-03 2016-02-09 富士通株式会社 半導体チップ、半導体装置、および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0419972A (ja) * 1990-05-11 1992-01-23 Canon Inc 電気的接続部材および電気回路部材
JP2002151549A (ja) * 2000-11-09 2002-05-24 Nitto Denko Corp 異方導電性フィルム
JP2009140869A (ja) * 2007-12-10 2009-06-25 Fujifilm Corp 異方導電性部材
JP2009147231A (ja) * 2007-12-17 2009-07-02 Hitachi Chem Co Ltd 実装方法、半導体チップ、及び半導体ウエハ
WO2013089199A1 (ja) * 2011-12-16 2013-06-20 旭化成イーマテリアルズ株式会社 異方導電性フィルム付き半導体チップ、異方導電性フィルム付き半導体ウェハ、及び半導体装置
WO2016006660A1 (ja) * 2014-07-11 2016-01-14 富士フイルム株式会社 異方導電性部材および多層配線基板

Also Published As

Publication number Publication date
JP6886030B2 (ja) 2021-06-16
TW201916128A (zh) 2019-04-16
TWI774841B (zh) 2022-08-21
JPWO2019065118A1 (ja) 2020-10-15

Similar Documents

Publication Publication Date Title
WO2018173764A1 (ja) 積層デバイス、積層体および積層デバイスの製造方法
TWI829851B (zh) 陽極氧化處理方法及各向異性導電性構件的製造方法
JP6887396B2 (ja) 異方導電性部材の製造方法
TWI758274B (zh) 異向導電性接合構件、半導體元件、半導體封裝及半導體元件的製造方法
US11355439B2 (en) Structure, method for manufacturing structure, laminate, and semiconductor package
JP7220796B2 (ja) 構造体の製造方法
JP6976883B2 (ja) 異方導電性部材、異方導電性部材の製造方法、接合体および電子デバイス
JP6773884B2 (ja) 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法
TW202239592A (zh) 結構體、各向異性導電性構件之製造方法及保護層形成用組成物
JP6663487B2 (ja) 電子素子、半導体素子を含む構造体
JP7493039B2 (ja) 構造体、構造体の製造方法、接合体の製造方法及びデバイスの製造方法
JP7369797B2 (ja) 金属充填微細構造体の製造方法
JP7305770B2 (ja) 構造体の製造方法および接合体の製造方法
JP6886030B2 (ja) 半導体デバイスの製造方法および接合部材
WO2019163575A1 (ja) 接合体の製造方法、仮固定部材、および積層体
WO2019065095A1 (ja) 金属充填微細構造体の製造方法および絶縁性基材
TW202319223A (zh) 各向異性導電性構件、各向異性導電性構件之製造方法、結構體及結構體之製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18862915

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019544486

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18862915

Country of ref document: EP

Kind code of ref document: A1