TWI829851B - 陽極氧化處理方法及各向異性導電性構件的製造方法 - Google Patents

陽極氧化處理方法及各向異性導電性構件的製造方法 Download PDF

Info

Publication number
TWI829851B
TWI829851B TW109101275A TW109101275A TWI829851B TW I829851 B TWI829851 B TW I829851B TW 109101275 A TW109101275 A TW 109101275A TW 109101275 A TW109101275 A TW 109101275A TW I829851 B TWI829851 B TW I829851B
Authority
TW
Taiwan
Prior art keywords
anisotropic conductive
conductive member
current
anodizing
micropores
Prior art date
Application number
TW109101275A
Other languages
English (en)
Other versions
TW202041722A (zh
Inventor
堀田吉則
黒岡俊次
Original Assignee
日商富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商富士軟片股份有限公司 filed Critical 日商富士軟片股份有限公司
Publication of TW202041722A publication Critical patent/TW202041722A/zh
Application granted granted Critical
Publication of TWI829851B publication Critical patent/TWI829851B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/18—After-treatment, e.g. pore-sealing
    • C25D11/20—Electrolytic after-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/024—Anodisation under pulsed or modulated current or potential
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/12—Anodising more than once, e.g. in different baths
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/18—After-treatment, e.g. pore-sealing
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/20—Electroplating using ultrasonics, vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0036—Details

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

本發明提供一種能夠形成筆直的微孔之陽極氧化處理方法及抑制導電性材料的填充缺陷之各向異性導電性構件的製造方法。該陽極氧化處理方法係對閥金屬板的表面實施複數次陽極氧化處理且在閥金屬板的表面形成具有存在於閥金屬板的厚度方向上之微孔和存在於微孔的底部之阻擋層之陽極氧化膜。在複數次陽極氧化處理中，第2次以後的陽極氧化處理製程的電流增加期間和電流維持期間是連續的。電流增加期間係電流增加量超過每秒0安培每平方公尺且每秒0.2安培每平方公尺以下，並且10分鐘以下的期間。在電流維持期間，電流維持固定值，固定值係電流增加期間的最大電流值以下。

Description

陽極氧化處理方法及各向異性導電性構件的製造方法
本發明有關一種閥金屬的陽極氧化處理方法及在藉由陽極氧化處理獲得之陽極氧化膜的微孔中填充有導電性材料之各向異性導電性構件的製造方法，尤其有關一種陽極氧化膜的微孔的真直度良好的陽極氧化處理方法及各向異性導電性構件的製造方法。
在設置於絕緣性基材之複數個貫穿孔中填充金屬等導電性物質而成之結構體係近年來在奈米科技中亦受到關注之領域之一，例如，期待作為各向異性導電性構件的用途。
各向異性導電性構件只要插入半導體元件等電子元件與電路基板之間並加壓即可獲得電子元件與電路基板之間的電連接，因此廣泛用作半導體元件等電子元件等的電連接構件及進行功能檢查時的檢查用連接器等。
尤其，半導體元件等電子元件的小型化顯著。在現有的打線等直接連接配線基板的方式、覆晶接合及熱壓接合等中，無法充分保證電子元件的電連接穩定性，因此各向異性導電性構件作為電子 連接構件而受到關注。
例如，在專利文獻1中，記載有一種微細結構體的製造方法，該微細結構體由以1000萬個/mm2以上的密度具有微孔貫穿孔之基材構成，一部分微孔貫穿孔被除基材的材料以外的物質填充。在專利文獻1的微細結構體的製造方法中，基材係氧化鋁，並在鋁基板上至少依次實施(A)藉由陽極氧化處理形成具有微孔之氧化覆膜之處理、(B)從在上述(A)處理中獲得之氧化覆膜去除鋁之處理、(C)貫穿存在於在上述(B)處理中去除了鋁之氧化覆膜之微孔的一部分之處理、(D)在上述(C)處理中貫穿的微孔內填充除氧化覆膜以外的物質之處理、(E)將上述(D)處理後的氧化覆膜的表面及背面藉由化學機械研磨處理進行平滑化之表面平滑化處理。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2013-167023號公報
在上述專利文獻1的微細結構體的製造方法中，能夠藉由陽極氧化處理形成具有微孔之氧化覆膜。
然而，根據陽極氧化處理的條件，微孔分叉或變斜等難以形成筆直的微孔。在微孔分叉或變斜的情況下，即使試圖在微孔內填充除氧化覆膜以外的物質，亦無法充分填充於微孔內而產生填充缺陷。因此，例如在填充金屬等導電性材料時，由於填充缺陷而無法獲得健全的導通路。
本發明的目的在於提供一種能夠形成筆直的微孔之陽極氧化處理方法及抑制導電性材料的填充缺陷之各向異性導電性構件的製造方法。
為了實現上述目的，本發明的第1態樣提供一種陽極氧化處理方法，其對閥金屬板的表面實施複數次陽極氧化處理且在閥金屬板的表面形成具有存在於閥金屬板的厚度方向上之微孔和存在於微孔的底部之阻擋層之陽極氧化膜，在複數次陽極氧化處理中，第2次以後的陽極氧化處理製程的電流增加期間和電流維持期間為連續，電流增加期間係電流增加量超過每秒0安培每平方公尺且每秒0.2安培每平方公尺以下，並且10分鐘以下的期間，電流維持期間的電流維持固定值，固定值係電流增加期間的最大電流值以下。
在電流增加期間，使對閥金屬板施加的電壓逐步增加為較佳。
與閥金屬板對向而配置有相對電極，導電性負載構件與閥金屬板電性並聯連接為較佳。
在複數次陽極氧化處理中，第1次陽極氧化處理製程在恆壓下實施為較佳。
閥金屬板係鋁基板為較佳。
本發明的第2態樣提供一種各向異性導電性構件的製造方法，其具有如下製程：針對藉由本發明的第1態樣的陽極氧化 處理方法獲得之具有微孔之陽極氧化膜，在將導電性材料填充於陽極氧化膜的微孔中。
具有在將導電性材料填充於陽極氧化膜的微孔中之製程之前，從陽極氧化膜去除閥金屬板之製程和貫穿存在於閥金屬板被去除之陽極氧化膜之微孔之製程為較佳。
根據本發明，能夠獲得具有筆直的微孔之陽極氧化膜。又，能夠獲得抑制了導電性材料的填充缺陷之各向異性導電性構件。
10:鋁基板
10a、20a、40a、72a、74a、75a:表面
12:微孔
13:阻擋層
14:陽極氧化膜
15:金屬
15a:金屬層
15b:金屬
16:導通路
16a、16b:突出部分
17:結構體
19、44:樹脂層
20:各向異性導電性構件
20b、40b:背面
21:捲芯
28:各向異性導電材
30:陽極氧化處理裝置
32:電解槽
34:相對電極
35:金屬基板
36:電源部
38:控制部
39:電流計
40:絕緣性基材
46:支撐體
47:剝離層
48:支撐層
49:剝離劑
60:積層裝置
61:PoP基板
62、64、66、82、134、136、138、140、146、147、151:半導體元件
70:半導體元件部
71:中介層基板
72、73、105、106、148:電極
74、75、88、97、124:絕緣層
80:半導體封裝
80a、80b:半導體封裝基板
83、99:樹脂
84:鑄模樹脂
85、95、108:焊錫球
86、89、152:孔
87:配線
90:配線基板
92、101、112、121:絕緣性基材
94、100、114、125:配線層
98、102:配線
104:基板
110:印刷配線基板
120:線狀導體
122:訊號配線
123:接地配線
130、130a、130b、130c、130d:電子裝置
137:中介層
142:感測器晶片
144:透鏡
153:光波導
155:發光元件
156:受光元件
AQ:電解液
B1:第1次陽極氧化處理
B2:第2次陽極氧化處理
Ds:積層方向
Dt:厚度方向
Im、Vm:最大值
Ld:射出光
Lo:光
Pe:區域
Rs:穩態部
Ru:上升部
T:陽極氧化處理時間
Tm:期間
Ts:穩態時間
Tu:上升時間
h、ht:厚度
p:中心間距離
x:方向
圖1係表示陽極氧化處理時的電流變化之圖表。
圖2係表示本發明的實施形態的陽極氧化處理時的電流變化之圖表。
圖3係表示本發明的實施形態的各向異性導電性構件的製造方法的第1態樣的一製程之示意性剖面圖。
圖4係表示本發明的實施形態的各向異性導電性構件的製造方法的第1態樣的一製程之示意性剖面圖。
圖5係表示本發明的實施形態的各向異性導電性構件的製造方法的第1態樣的一製程之示意性剖面圖。
圖6係表示本發明的實施形態的各向異性導電性構件的製造方法的第1態樣的一製程之示意性剖面圖。
圖7係表示本發明的實施形態的各向異性導電性構件的製造 方法的第1態樣的一製程之示意性剖面圖。
圖8係表示本發明的實施形態的各向異性導電性構件的製造方法的第2態樣的一製程之示意性剖面圖。
圖9係表示本發明的實施形態的各向異性導電性構件的製造方法的第2態樣的一製程之示意性剖面圖。
圖10係表示本發明的實施形態的各向異性導電性構件的製造方法的第2態樣的一製程之示意性剖面圖。
圖11係表示本發明的實施形態的各向異性導電性構件的製造方法的第3態樣的一製程之示意性剖面圖。
圖12係表示本發明的實施形態的各向異性導電性構件的製造方法的第3態樣的一製程之示意性剖面圖。
圖13係表示在本發明的實施形態的各向異性導電性構件的製造方法的第3態樣中製造之各向異性導電性構件的供給形態的一例之示意圖。
圖14係放大表示在本發明的實施形態的各向異性導電性構件的製造方法的第3態樣中製造之各向異性導電性構件的供給形態的一例的重要部分之示意圖。
圖15係表示在本發明的實施形態的各向異性導電性構件的製造方法中用於陽極氧化處理製程之陽極氧化處理裝置的一例之示意圖。
圖16係表示本發明的實施形態的各向異性導電性構件的製造方法中陽極氧化處理製程的電流模式的第1例之圖表。
圖17係表示本發明的實施形態的各向異性導電性構件的製造方法中陽極氧化處理製程的電流模式的第2例之圖表。
圖18係表示本發明的實施形態的各向異性導電性構件的製造方法中陽極氧化處理製程的電壓模式的一例之圖表。
圖19係表示本發明的實施形態的各向異性導電性構件的製造方法中用於陽極氧化處理製程之陽極氧化處理裝置的另一例之示意圖。
圖20係表示本發明的實施形態的各向異性導電性構件的一例之俯視圖。
圖21係表示本發明的實施形態的各向異性導電性構件的一例之示意性剖面圖。
圖22係表示使用了本發明的實施形態的各向異性導電性構件之各向異性導電材料的結構的一例之示意性剖面圖。
圖23係表示具有本發明的實施形態的各向異性導電性構件之積層裝置的第1例之示意圖。
圖24係表示具有本發明的實施形態的各向異性導電性構件之積層裝置的第2例之示意圖。
圖25係表示具有本發明的實施形態的各向異性導電性構件之積層裝置的製造方法的一製程之示意性剖面圖。
圖26係表示具有本發明的實施形態的各向異性導電性構件之積層裝置的製造方法的一製程之示意性剖面圖。
圖27係放大表示具有本發明的實施形態的各向異性導電性構 件之積層裝置的製造方法的一製程之示意性剖面圖。
圖28係表示具有本發明的實施形態的各向異性導電性構件之積層裝置的正式接合條件的第1例之圖表。
圖29係表示具有本發明的實施形態的各向異性導電性構件之積層裝置的正式接合條件的第2例之圖表。
圖30係表示具有本發明的實施形態的各向異性導電性構件之積層裝置的正式接合條件的第3例之圖表。
圖31係表示具有本發明的實施形態的各向異性導電性構件之積層裝置的正式接合條件的第4例之圖表。
圖32係表示具有本發明的實施形態的各向異性導電性構件之積層裝置的正式接合條件的第5例之圖表。
圖33係表示具有本發明的實施形態的各向異性導電性構件之積層裝置的正式接合條件的第6例之圖表。
圖34係表示具有本發明的實施形態的各向異性導電性構件之積層裝置的正式接合條件的第7例之圖表。
圖35係表示半導體封裝的第1例之示意性剖面圖。
圖36係表示半導體封裝的第2例之示意性剖面圖。
圖37係表示半導體封裝的第3例之示意性剖面圖。
圖38係表示半導體封裝的第4例之示意性剖面圖。
圖39係表示半導體封裝的第5例之示意性剖面圖。
圖40係表示積層了半導體封裝基板之結構之示意性剖面圖。
圖41係表示半導體封裝的第6例之示意性剖面圖。
圖42係表示半導體封裝的第7例之示意性剖面圖。
圖43係用於說明同軸結構之示意性剖面圖。
圖44係用於說明同軸結構之示意性俯視圖。
圖45係表示使用了本發明的實施形態的各向異性導電性構件之電子裝置的第1例之示意圖。
圖46係表示使用了本發明的實施形態的各向異性導電性構件之電子裝置的第2例之示意圖。
圖47係表示使用了本發明的實施形態的各向異性導電性構件之電子裝置的第3例之示意圖。
圖48係表示使用了本發明的實施形態的各向異性導電性構件之電子裝置的第4例之示意圖。
圖49係表示使用了本發明的實施形態的各向異性導電性構件之電子裝置的第5例之示意圖。
圖50係表示使用了本發明的實施形態的各向異性導電性構件之電子裝置的第6例之示意圖。
以下，根據附圖所示之較佳實施形態，對本發明的陽極氧化處理方法及各向異性導電性構件的製造方法進行詳細說明。
另外，以下所說明的圖係用於說明本發明之例示性圖，本發明並不限定於以下所示之圖。
另外，以下，表示數值範圍之“~”包括記載於兩側之數值。例如，ε係數值α~數值β表示ε的範圍包括數值α和數值β之範 圍，若以數學符號表示，則為α
Figure 109101275-A0305-02-0010-4
ε
Figure 109101275-A0305-02-0010-5
β。
若無特別記載，則“正交”等的角度包括相關技術領域中通常容許的誤差範圍。又，若無特別記載，則溫度包括相關技術領域中通常容許的誤差範圍。
圖1係表示陽極氧化處理時的電流變化之圖表，圖2係表示本發明的實施形態的陽極氧化處理時的電流變化之圖表。
實施陽極氧化處理時，如圖1所示，輸入電壓時電流急劇上升，產生比穩態電流值高的電流值的區域Pe。藉由對閥金屬進行陽極氧化處理來形成微孔時，該電流的急劇上升會導致無法形成筆直的微孔。針對該現象，獲得了如下見解：如圖2所示，藉由使輸入電壓時的電流的上升緩慢，具體而言，藉由將電流增加量設為超過每秒0安培每平方公尺(0A/(m2．秒))且每秒0.2安培每平方公尺(0.2A/(m2．秒))以下而能夠形成筆直的微孔。進而，藉由形成筆直的微孔，能夠實現向微孔填充金屬時的填充缺陷的抑制。
以下，對陽極氧化處理方法及各向異性導電性構件的製造方法進行具體說明。
<第1態樣>
圖3~圖7係按製程順序表示本發明的實施形態的各向異性導電性構件的製造方法的第1態樣之示意性剖面圖。
各向異性導電性構件係對閥金屬板的表面實施複數次陽極氧化處理來獲得者。各向異性導電性構件係具有由閥金屬的陽極氧化膜構成之絕緣性基材者。閥金屬係鋁等，但並不特別限定於鋁， 作為絕緣性基材，以鋁的陽極氧化膜為例進行說明。因此，在以下說明中，作為閥金屬板，以鋁基板為例進行說明。
首先，如圖3所示，準備鋁基板10。
鋁基板10係根據最終獲得之各向異性導電性構件20(參考圖7)的陽極氧化膜14的厚度亦即絕緣性基材的厚度、所加工的裝置等來適當確定大小及厚度者。鋁基板10例如為矩形形狀的板材。
接著，對鋁基板10的一側的表面10a(參考圖3)實施複數次陽極氧化處理。亦即，重複實施陽極氧化處理。藉此，鋁基板10的一側的表面10a(如圖3)被陽極氧化，如圖4所示，具有存在於沿鋁基板10的厚度方向Dt延伸存在之複數個微孔12的底部之阻擋層13之陽極氧化膜14形成於鋁基板10的表面10a。將上述之實施複數次陽極氧化處理之製程稱為陽極氧化處理製程。關於陽極氧化處理製程，以下進行詳細說明。
在具有複數個微孔12之陽極氧化膜14，如上所述，在微孔12的底部存在阻擋層13，但如圖5所示，去除阻擋層13。將去除該阻擋層13之製程稱為阻擋層去除製程。
在阻擋層去除製程中，藉由使用包含氫過電壓比鋁更高的金屬M1的離子之鹼水溶液，去除陽極氧化膜14的阻擋層13的同時，在微孔12的底部例如形成導電性材料亦即由金屬(金屬M1)構成之金屬層15a。藉此，微孔12的底部的鋁基板10被金屬層15a包覆。
將具有圖5所示之複數個微孔12之陽極氧化膜14亦即具有 複數個微孔之絕緣性基材稱為結構體17。
接著，如圖6所示，在陽極氧化膜14的微孔12的內部，例如填充金屬15b作為導電性材料。藉由在微孔12的內部填充金屬15b來形成具有導電性之導通路16。此時，能夠將由金屬(金屬M1)構成之金屬層15a用作電解電鍍的電極。
將在微孔12的內部填充金屬15b之製程稱為金屬填充製程。在金屬填充製程中利用電解電鍍，以下對金屬填充製程進行詳細說明。另外，所填充者只要為導電性材料即可，並不限定於金屬。
在金屬填充製程之後，如圖7所示，去除鋁基板10。藉此，獲得各向異性導電性構件20。將去除鋁基板10之製程稱為基板去除製程。
藉由在金屬填充製程之前的阻擋層去除製程中使用包含氫過電壓比鋁更高的金屬M1的離子之鹼水溶液來去除阻擋層，不僅去除阻擋層13，亦在暴露於微孔12的底部之鋁基板10形成比鋁還不易產生氫氣之金屬M1的金屬層15a。其結果，金屬填充的面內均勻性變良好。認為這是因為因電鍍液導致的氫氣的產生得到抑制而變得容易進行基於電解電鍍之金屬填充。
又，發現在阻擋層去除製程中，設置在選自未達陽極氧化處理製程中的電壓的30%的範圍之電壓(保持電壓)中的95%以上且105%以下的電壓下保持合計5分鐘以上之保持製程，組合適用包含金屬M1的離子之鹼水溶液之製程，藉此電鍍處理時的金屬填充的均勻性得到顯著改善。
詳細機制尚不清楚，但認為出於如下理由：藉由在阻擋層去除製程中使用包含金屬M1的離子之鹼水溶液而在阻擋層下部形成金屬M1的層，藉此能夠抑制鋁基板與陽極氧化膜之間的界面受到損傷，且阻擋層的溶解均勻性得到了提高。
另外，在阻擋層去除製程中，在微孔12的底部形成有由金屬(金屬M1)構成之金屬層15a，但並不限定於此，僅去除阻擋層13，使鋁基板10暴露於微孔12的底部。亦可以在暴露鋁基板10的狀態下，將鋁基板10用作電解電鍍的電極。
<第2態樣>
圖8~圖10係按製程順序表示本發明的實施形態的各向異性導電性構件的製造方法的第2態樣之示意性剖面圖。
另外，在圖8~圖10中，對與圖3~圖7所示之結構相同的結構物標註相同符號，並省略其詳細說明。另外，圖8表示上述圖6之後的狀態。
相較於上述第1態樣，在第2態樣中，以下所示之製程不同。如圖8所示，在金屬填充製程之後，將陽極氧化膜14的未設置有鋁基板10一側的表面沿厚度方向去除一部分，使在金屬填充製程中填充的金屬15比陽極氧化膜14的表面更突出。亦即，使導通路16比陽極氧化膜14的表面更突出。將使所填充之金屬15比陽極氧化膜14的表面更突出之製程稱為表面金屬突出製程。
如圖9所示，在表面金屬突出製程之後去除鋁基板10(基板去除製程)。
接著，如圖10所示，在基板去除製程之後，將陽極氧化膜14的未設置有鋁基板10一側的表面沿厚度方向去除一部分，使在金屬填充製程中填充的金屬15，亦即導通路16比陽極氧化膜14的表面更突出。藉此，獲得圖10所示之各向異性導電性構件20。
關於上述之表面金屬突出製程及背面金屬突出製程，可以為具有兩個製程之態樣，亦可以為具有表面金屬突出製程及背面金屬突出製程中的一個製程之態樣。亦將表面金屬突出製程及背面金屬突出製程統稱為“金屬突出製程”。
<第3態樣>
圖11及圖12係按製程順序表示本發明的實施形態的各向異性導電性構件的製造方法的第3態樣之示意性剖面圖。
另外，在圖11及圖12中，對與圖3~圖7所示之結構相同的結構物標註相同符號，並省略其詳細說明。另外，圖11表示上述圖6之後的狀態。
相較於上述第1態樣，在第3態樣中，以下所示之製程不同。如圖11所示，在金屬填充製程之後，在陽極氧化膜14的未設置有鋁基板10一側的表面設置樹脂層19。將設置樹脂層19之製程稱為樹脂層形成製程。
接著，如圖12所示，在樹脂層形成製程之後去除鋁基板10(基板去除製程)。藉此，獲得圖7所示之各向異性導電性構件20。
在第3態樣中，如圖13所示，試圖將所製造的各向異性導電性構件20在以捲狀捲取在捲芯21之狀態下供給。藉由在使用各向異性導電性構件20時剝離樹脂層19(參考圖14)，例如能夠用作各向異性導電性構件。
<其他態樣>
作為製造方法，例如，亦可以依次實施上述之陽極氧化處理製程、保持製程、阻擋層去除製程、金屬填充製程、表面金屬突出製程、樹脂層形成製程、基板去除製程及背面金屬突出製程。
又，亦可以使用所需形狀的遮罩層來對鋁基板的表面的一部分實施陽極氧化處理。
[絕緣性基材]
絕緣性基材由閥金屬的陽極氧化膜構成。在閥金屬的陽極氧化膜中，具有所需平均開口直徑之微孔形成為貫穿孔並容易形成具有導電性之導通路，因此較佳。
具體而言，閥金屬可舉出鋁、鉭、鈮、鈦、鉿、鋯、鋅、鎢、鉍、銻等。其中，從尺寸穩定性良好，相對廉價的方面考慮，鋁的陽極氧化膜(基材)為較佳。因此，利用鋁基板來形成絕緣性基材亦即陽極氧化膜，並製造各向異性導電性構件為較佳。
[鋁基板]
鋁基板並無特別限定，作為其具體例，可舉出純鋁板；將鋁作為主成分，包含微量的異元素之合金板；將高純度鋁蒸鍍於低純度的鋁(例如，回收材料)之基板；藉由蒸鍍、濺射等方法在矽晶圓、 石英、玻璃等的表面包覆高純度鋁之基板；將鋁貼合之樹脂基板；等。
鋁基板中，藉由陽極氧化處理製程設置陽極氧化膜之表面的鋁純度為99.5質量%以上為較佳，99.9質量%以上為更佳，99.99質量%以上為進一步較佳。若鋁純度在上述範圍，則微孔排列的規則性變充分。
又，在本發明中，對鋁基板中實施陽極氧化處理製程一側的表面預先實施熱處理、脫脂處理及鏡面拋光處理為較佳。
其中，關於熱處理、脫脂處理及鏡面拋光處理，能夠實施與日本特開2008-270158號公報的[0044]~[0054]段中記載之各處理相同的處理。
[陽極氧化處理製程]
陽極氧化製程係藉由在上述閥金屬板的表面實施複數次陽極氧化處理而將在上述閥金屬板的表面具有存在於閥金屬板的厚度方向之微孔和存在於微孔的底部之阻擋層之陽極氧化膜形成於閥金屬板的表面之製程。具體而言，如上所述，陽極氧化製程係藉由在閥金屬板亦即鋁基板的表面實施複數次陽極氧化處理而在上述鋁基板的表面形成具有存在於鋁基板的厚度方向之微孔和存在於微孔的底部之阻擋層之陽極氧化膜之製程。
在陽極氧化製程中實施複數次陽極氧化處理，但在第2次以後的陽極氧化處理中，如上述圖2所示，調整電流的上升而使其變緩慢。
其中，圖15係表示在本發明的實施形態的各向異性導電性構件的製造方法中用於陽極氧化處理製程之陽極氧化處理裝置的一例之示意圖。
圖16係表示本發明的實施形態的各向異性導電性構件的製造方法中陽極氧化處理製程的電流模式的第1例之圖表，圖17係表示本發明的實施形態的各向異性導電性構件的製造方法中陽極氧化處理製程的電流模式的第2例之圖表。
圖18係表示本發明的實施形態的各向異性導電性構件的製造方法中陽極氧化處理製程的電壓模式的一例之圖表。
又，圖19係表示本發明的實施形態的各向異性導電性構件的製造方法中用於陽極氧化處理製程之陽極氧化處理裝置的另一例之示意圖。
圖15所示之陽極氧化處理裝置30具有電解槽32、相對電極34、電源部36、控制部38、電流計39。將上述鋁基板10與相對電極34對向配置於電解槽32。又，在電解槽32內充滿電解液AQ，且鋁基板10和相對電極34被浸漬。如上所述，鋁基板10係被陽極氧化處理的對象物。
電源部36係與鋁基板10和相對電極34電連接且對鋁基板10施加電流或電壓者。
控制部38係與電源部36連接且控制電源部36者。藉由控制部38控制電源部36所施加的電流的電流值、時刻及期間。
在控制部38中，例如儲存有複數種要施加的電流的電流模式， 並以任意電流模式從電源部36對鋁基板10施加電流。
另外，亦可以使電源部36具有控制部38的功能，此時，不需要控制部38。又，亦將要施加的電流的電流模式稱為電流控制模式。
又，亦可以是如下構成：在控制部38中，例如儲存有複數種要施加的電壓的電壓模式，並以任意電壓模式從電源部36對鋁基板10施加電壓。另外，如上所述，在施加電壓時，亦可以使電源部36具有控制部38的功能。亦將要施加的電壓的電壓模式稱為電壓控制模式。
又，在電源部36與鋁基板10之間設置有電流計39，藉由電流計39，能夠獲得流過鋁基板10的電流的電流值。亦能夠將來自電流計39的電流值輸出至控制部38，並根據來自電流計39的電流，利用控制部38實施調整施加到鋁基板10的電流或電壓之反饋控制。另外，除了電流計39，亦可以設置電壓計。
在陽極氧化處理製程中，在圖15所示之電解槽32內對向配置鋁基板10和相對電極34。然後，使電解槽32內充滿電解液AQ。
接著，根據從控制部38輸出的電流模式，從電源部36對鋁基板10及相對電極34施加電流。雖實施複數次陽極氧化處理，但在第2次以後的陽極氧化處理中，如上述圖1所示，需要避免電流急劇上升。在第2次以後的陽極氧化處理中，如上述圖2所示，使輸入電壓時的電流的上升緩慢。亦即，電流上升時，將電流 增加量設為超過每秒0安培每平方公尺且每秒0.2安培每平方公尺以下。
圖16及圖17表示兩次的陽極氧化處理的製程，但陽極氧化處理只要為複數次即可，並不限定於2次。另外，圖16及圖17所示之符號T係陽極氧化處理時間。
第1次陽極氧化處理B1並無特別限定，例如為與通常的陽極氧化處理相同者。此時，例如，以40V等恆壓實施。因此，如圖16所示，成為固定的電流值。
第2次陽極氧化處理B2的電流增加期間和電流維持期間為連續，且電流增加期間係10分鐘以下的期間。在第2次陽極氧化處理B2中，連續提高電流值來實施陽極氧化處理。
在第2次陽極氧化處理B2中，將上升部Ru的上升時間設為Tu，將穩態部Rs的穩態時間設為Ts時，陽極氧化處理時間T為T=Tu+Ts。
穩態部Rs表示預先設定的維持穩態電之區域。
上升部Ru係從電流為零的狀態到電流變為最大值Im為止的區域，係電流值以上述電流增加量增加之區域。
上升部Ru係電流增加期間，電流增加量如上所述為超過每秒0安培每平方公尺且每秒0.2安培每平方公尺以下。若在上升部Ru，亦即電流增加期間，電流增加量超過每秒0安培每平方公尺且每秒0.2安培每平方公尺以下，則不會發生如上述圖1所示之電流的急劇上升。藉此，形成筆直的微孔而不會存在微孔分叉或微 孔變斜等問題，因此能夠獲得具有筆直的微孔之陽極氧化膜。
另外，筆直的微孔無分叉且微孔未變斜，並表示微孔的陽極氧化膜的表面側的直徑與背面側的直徑之比為0.9~1.1。
在電流增加期間長的情況下，由於被陽極氧化處理一側的微孔直徑有時會變大，進而亦存在微孔分叉或微孔變斜等問題，因此將電流增加期間設為10分鐘以下。作為電流增加期間的下限值，無特別限定，下限值超過0分鐘。若電流增加期間為5分鐘以上且10分鐘以下，則可更進一步抑制上述微孔的直徑變大、微孔分叉及微孔變斜的問題，因此更佳。
穩態部Rs係在上升部Ru中增加的電流得到維持之區域。在穩態部Rs，亦即電流維持期間，電流被維持在固定值。固定值係電流增加期間內的最大電流值(亦即陽極氧化處理的電流值的最大值Im)以下。
另外，固定值不會增加或減少，表示變動在以絕對值計10%的範圍內。
在實施複數次陽極氧化處理時，可以連續實施陽極氧化處理，或亦可以在陽極氧化處理之間設置不施加電流的期間。不施加電流的期間係考慮陽極氧化處理製程的所需時間等而適當確定者。
實施複數次陽極氧化處理時，例如，以圖16所示之電流模式實施。圖16中連續重複，但並不限定於此。如圖17所示，陽極氧化處理亦可以以具有不施加電流的期間Tm之電流模式，實施 複數次陽極氧化處理。
另外，在陽極氧化處理製程中，預先設定陽極氧化處理的設定次數，並重複實施陽極氧化處理至達到設定次數為止。陽極氧化處理的次數只要為複數次，則其次數並無特別限定。
陽極氧化處理中的電流值的控制並不限定於連續提高電流值，只要電流增加量在上述範圍，亦可以階段性提高電流值。
又，以施加電壓控制陽極氧化處理時，可以連續提高施加電壓來連續提高電流值。又，如圖18所示，亦能夠階段性提高施加電壓來階段性提高電流值，藉此將上升中的電流增加量設於上述範圍內。
藉由電壓控制時，如圖18所示，從電壓為零的狀態到電壓變為最大值Vm為止的區域係上升部Ru，上升部Ru的時間係上升時間Tu。將在上升部Ru中增加的電壓維持在固定值的區域係穩態部Rs。
關於電流及電壓的增加模式，只要能夠將電流增加期間，亦即上升部Ru中的電流增加量設為上述範圍，則並無特別限定，並不限定於圖16及圖18所示者。例如，亦可以以增加程度不同的3個階段增加電流或電壓。此時，增加的程度用3個線性函數表示。增加的程度只要為複數個，則並不限定於3個。
又，亦可隨時間的經過加大電流或電壓的電流值或電壓值的增加程度。
另外，連續提高電流或電壓表示隨著電解時間的經過，增 加電流值或電壓值。此時，電流值或電壓值能夠由線性函數及二次函數等高階函數、複數個線性函數或線性函數與高階函數的組合來表示。另外，上述函數均為遞增函數，無反曲點。
分階段提高電流值或電壓值表示隨著電解時間的增加，階梯狀增加電流值或電壓值。因此，在分階段提高電流值或電壓值時，存在即使經過電解時間，電流值或電壓值亦不增加之電流值或電壓值為固定值的期間。
在連續提高電流或電壓時，能夠藉由上升時間Tu和電流的最大值Im或電壓的最大值Vm來求出電流增加量。
在階段性提高電壓時，能夠藉由上升時間Tu和電流的最大值Im或電壓的最大值Vm來求出電流增加量。另外，電流值能夠藉由上述電流計39獲得。例如，能夠將由電源部36輸出的電壓的值用作電壓值。
如上述圖2所示，使輸入電壓時的電流的上升變緩慢，並不限定於上述電流控制及電壓控制。例如，能夠利用與陽極氧化處理對象亦即閥金屬板電性並聯連接之導電性的負載構件來控制電流上升速度。
設置導電性的負載構件時，例如能夠利用圖19所示之陽極氧化處理裝置30。圖19所示之陽極氧化處理裝置30與圖15所示之陽極氧化處理裝置30相比，在具有與陽極氧化處理對象亦即鋁基板10電性並聯連接之金屬基板35作為導電性的負載構件這一點不同，除此以外的結構為與圖13所示之陽極氧化處理裝置30 相同的結構，因此省略其詳細說明。
金屬基板35與陽極氧化處理對象亦即鋁基板10一同被浸漬於電解槽32內的電解液AQ。
金屬基板35例如由純鈦、鈦合金、不鏽鋼等構成。
金屬基板35的形狀及大小並無特別限定，例如與作為陽極氧化處理對象的閥金屬板亦即鋁基板10相同。
在設置有金屬基板35時，無需調整要施加的電流或電壓，只要施加確定的電流值的電流或電壓值的電壓即可。此時，藉由金屬基板35，抑制電流的上升變得急劇而使電流的上升變緩慢，電流增加量在上述範圍內。
另外，負載構件只要具有導電性且與陽極氧化處理對象電性並聯連接，則並不限定於金屬基板35。
又，圖15所示之陽極氧化處理裝置30及圖19所示之陽極氧化處理裝置30均設為設置有平板狀的鋁基板10和相對電極34之結構，但並不限定於此。例如，亦可以為具有將陽極氧化處理對象亦即鋁基板10捲取之供電盤和與供電盤對向設置之相對電極之結構。進而，亦可以為如下結構：配置複數個供電盤並使其通過複數個供電盤，重複陽極氧化處理而實施複數次。
雖實施複數次陽極氧化處理，但如上所述，在第1次陽極氧化處理中能夠利用以往公知的方法。此時，作為陽極氧化處理，從提高貫穿孔排列的規則性，保證各向異性導電性構件的各向異性導電性的觀點考慮，利用自我規則化法或恆壓處理為較佳。
其中，關於陽極氧化處理的自我規則化法及恆壓處理，能夠實施與記載於日本特開2008-270158號公報的[0056]~[0108]段及[圖3]中的各處理相同的處理。
<陽極氧化處理>
陽極氧化處理中的電解液的平均流速為0.5~20.0m/min為較佳，1.0~15.0m/min為更佳，2.0~10.0m/min為進一步較佳。
又，使電解液在上述條件下流動的方法並無特別限定，例如，可利用攪拌器等通常的攪拌裝置。尤其，若使用能夠以數位顯示控制攪拌速度之攪拌器，則能夠控制平均流速，因此較佳。作為該種攪拌裝置，例如，可舉出“磁力攪拌器HS-50D(AS ONE Corporation.製)”等。
關於陽極氧化處理，例如能夠利用在酸濃度1~10質量%的溶液中，將鋁基板作為陽極來通電的方法。
作為用於陽極氧化處理之溶液，酸溶液為較佳，硫酸、磷酸、鉻酸、草酸、胺磺酸、苯磺酸、乙醇酸、酒石酸、蘋果酸、檸檬酸等為較佳，其中硫酸、磷酸、草酸為特佳。該等酸能夠單獨使用或組合兩種以上來使用。
陽極氧化處理的條件根據所使用的電解液而發生各種變化，因此無法一概而論，但通常電解液濃度為0.1~20質量%、液溫為-10~30℃、電流密度為0.01~20A/dm2、電壓為3~300V、電解時間為0.5~30小時為較佳，電解液濃度為0.5~15質量%、液溫為-5~25℃、電流密度為0.05~15A/dm2、電壓為5~250V、 電解時間為1~25小時為更佳，電解液濃度為1~10質量%、液溫為0~20℃、電流密度為0.1~10A/dm2、電壓為10~200V、電解時間為2~20小時為進一步較佳。
在上述陽極氧化處理製程中，從以將各向異性導電性構件20如圖13所示捲取在規定直徑及規定寬度的捲芯21之形狀供給的觀點考慮，藉由陽極氧化處理形成之陽極氧化膜的平均厚度為30μm以下為較佳，5~20μm為更佳。另外，關於平均厚度，利用聚焦離子束(Focused Ion Beam：FIB)沿厚度方向對陽極氧化膜進行切削加工，藉由場發射掃描電子顯微鏡(Field Emission Scanning Electron Microscope：FE-SEM)，拍攝其剖面的表面照片(倍率5萬倍)，並將測定10處之平均值作為平均厚度來算出。
[保持製程]
各向異性導電性構件的製造方法可具有保持製程。保持製程為如下製程：在上述陽極氧化處理製程之後，在選自1V以上且未達上述陽極氧化處理製程中的電壓的30%的範圍之保持電壓的95%以上且105%以下的電壓下保持合計5分鐘以上。換言之，保持製程為如下製程：在上述陽極氧化處理製程之後，在選自1V以上且未達上述陽極氧化處理製程中的電壓的30%的範圍之保持電壓的95%以上且105%以下的電壓下實施保持合計5分鐘以上的電解處理。
其中，“陽極氧化處理中的電壓”係施加於鋁基板與相對電極之間的電壓，例如，若基於陽極氧化處理之電解時間為30分鐘， 則為30分鐘期間保持的電壓的平均值。
從將阻擋層的厚度相對於陽極氧化膜的側壁厚度亦即微孔的深度控制在適當厚度的觀點考慮，保持製程中的電壓為陽極氧化處理中的電壓的5%以上且25%以下為較佳，5%以上且20%以下為更佳。
又，從進一步提高面內均勻性的理由考慮，保持製程中的保持時間的合計為5分鐘以上且20分鐘以下為較佳，5分鐘以上且15分鐘以下為更佳，5分鐘以上且10分鐘以下為進一步較佳。
又，保持製程中的保持時間為合計5分鐘以上即可，連續5分鐘以上為較佳。
進而，保持製程中的電壓可以設定為從陽極氧化處理製程中的電壓連續或階段性(階梯狀)降低至保持製程中的電壓，從進一步提高面內均勻性的理由考慮，在結束陽極氧化處理製程之後，在1秒以內設定為上述保持電壓的95%以上且105%以下的電壓為較佳。
關於上述保持製程，例如亦能夠藉由在結束上述陽極氧化處理製程時降低電解電位而與上述陽極氧化處理製程連續進行。
在上述保持製程中，關於除了電解電位以外的條件，能夠採用與上述以往公知的陽極氧化處理相同的電解液及處理條件。
尤其，連續實施保持製程與陽極氧化處理製程時，使用相同的電解液進行處理為較佳。
[阻擋層去除製程]
阻擋層去除製程例如為使用包含氫過電壓比鋁更高的金屬M1的離子之鹼水溶液來去除陽極氧化膜的阻擋層之製程。
藉由上述阻擋層去除製程，阻擋層被去除，且如圖5所示，在微孔12的底部形成由金屬M1構成之金屬層15a。
其中，氫過電壓(hydrogen overvoltage)表示產生氫所需的電壓，例如，鋁(Al)的氫過電壓為-1.66V(Journal of the Chemical Society of Japan，1982，(8)，1305-1313頁)。另外，以下示出氫過電壓比鋁更高的金屬M1的例子及其氫過電壓的值。
<金屬M1及氫(1N H2SO4)過電壓>
‧鉑(Pt)：0.00V
‧金(Au)：0.02V
‧銀(Ag)：0.08V
‧鎳(Ni)：0.21V
‧銅(Cu)：0.23V
‧錫(Sn)：0.53V
‧鋅(Zn)：0.70V
在本發明中，從在後述之陽極氧化處理製程中與所要填充的金屬M2引起取代反應且對填充至微孔的內部之金屬的電特性帶來的影響少的理由考慮，在上述阻擋層去除製程中使用的金屬M1係離子化傾向比金屬填充製程中使用的金屬M2更高的金屬為較佳。
具體而言，將銅(Cu)用作金屬填充製程的金屬M2時，作為 在上述阻擋層去除製程中使用的金屬M1，例如可舉出Zn、Fe、Ni、Sn等，其中，使用Zn、Ni為較佳，使用Zn為更佳。
又，將Ni用作金屬填充製程的金屬M2時，作為在上述阻擋層去除製程中使用的金屬M1，例如可舉出Zn、Fe等，其中，使用Zn為較佳。
使用包含該種金屬M1的離子之鹼水溶液來去除阻擋層的方法並無特別限定，例如可舉出與以往公知的化學蝕刻處理相同的方法。
<化學蝕刻處理>
關於藉由化學蝕刻處理去除阻擋層，例如，能夠藉由將陽極氧化處理製程後的結構物浸漬於鹼水溶液，在微孔的內部填充鹼水溶液之後，使陽極氧化膜的微孔的開口部側的表面與pH(氫離子指數)緩衝液接觸的方法等，僅使阻擋層選擇性溶解。
其中，作為包含上述金屬M1的離子之鹼水溶液，使用選自包括氫氧化鈉、氫氧化鉀及氫氧化鋰的群組中之至少一種鹼的水溶液為較佳。又，鹼水溶液的濃度為0.1~5質量%為較佳。鹼水溶液的溫度為10~60℃為較佳，15~45℃為進一步較佳，20~35℃為進一步較佳。
具體而言，例如，可較佳地使用50g/L、40℃的磷酸水溶液、0.5g/L、30℃的氫氧化鈉水溶液、0.5g/L、30℃的氫氧化鉀水溶液等。
另外，作為pH緩衝液，能夠適當使用與上述鹼水溶液對應之 緩衝液。
又，鹼水溶液中的浸漬時間為5~120分鐘為較佳，8~120分鐘為更佳，8~90分鐘為進一步較佳，10~90分鐘為特佳。其中，10~60分鐘為較佳，15~60分鐘為更佳。
[阻擋層去除製程的另一例]
阻擋層去除製程除了上述以外，亦可以為去除陽極氧化膜的阻擋層並在微孔的底部暴露鋁基板的一部分之製程。
此時，去除阻擋層的方法並無特別限定，例如，可舉出在比陽極氧化處理製程的陽極氧化處理中的電位更低的電位對阻擋層進行電化學溶解的方法(以下，亦稱為“電解去除處理”。)；藉由蝕刻去除阻擋層的方法(以下，亦稱為“蝕刻去除處理”。)；組合該等的方法(尤其，在實施電解去除處理之後，藉由蝕刻去除處理去除殘存之阻擋層的方法)；等。
〈電解去除處理〉
電解去除處理只要為在比陽極氧化處理製程的陽極氧化處理中的電位(電解電位)更低的電位實施的電解處理，則並無特別限定。
關於電解溶解處理，例如能夠藉由在結束陽極氧化處理製程時降低電解電位而與陽極氧化處理連續實施。
在電解去除處理中，關於除了電解電位以外的條件，能夠採用與上述之以往公知的陽極氧化處理相同的電解液及處理條件。
尤其，如上所述，連續實施電解去除處理和陽極氧化處理時，使用相同的電解液來進行處理為較佳。
(電解電位)
電解去除處理中的電解電位連續或階段性(階梯狀)降低至比陽極氧化處理中的電解電位更低的電位為較佳。
其中，從阻擋層的耐電壓的觀點考慮，階段性降低電解電位時的降低幅度(階梯寬度)為10V以下為較佳，5V以下為更佳，2V以下為進一步較佳。
又，從生產性等的觀點考慮，連續或階段性降低電解電位時的電壓降低速度均為1V/秒以下為較佳，0.5V/秒以下為更佳，0.2V/秒以下為進一步較佳。
〈蝕刻去除處理〉
蝕刻去除處理並無特別限定，可以為使用酸水溶液或鹼水溶液來溶解的化學蝕刻處理，亦可以為乾式蝕刻處理。
(化學蝕刻處理)
關於藉由化學蝕刻處理去除阻擋層，例如為將陽極氧化處理製程後的結構物浸漬於酸水溶液或鹼水溶液，在微孔的內部填充酸水溶液或鹼水溶液之後，使陽極氧化膜的微孔的開口部側的表面與pH(氫離子指數)緩衝液接觸的方法等，能夠僅使阻擋層選擇性溶解。
其中，使用酸水溶液時，使用硫酸、磷酸、硝酸、鹽酸等無機酸或該等的混合物的水溶液為較佳。又，酸水溶液的濃度為1質量%~10質量%為較佳。酸水溶液的溫度為15℃~80℃為較佳，20℃~60℃為進一步較佳，30℃~50℃為進一步較佳
另一方面，使用鹼水溶液時，使用選自包括氫氧化鈉、氫氧化鉀及氫氧化鋰的群組中之至少一種鹼的水溶液為較佳。又，鹼水溶液的濃度為0.1質量%~5質量%為較佳。鹼水溶液的溫度為10℃~60℃為較佳，15℃~45℃為進一步較佳，20℃~35℃為進一步較佳。另外，鹼水溶液中可以含有鋅及其他金屬。
具體而言，例如，可較佳地使用50g/L、40℃的磷酸水溶液、0.5g/L、30℃的氫氧化鈉水溶液、0.5g/L、30℃的氫氧化鉀水溶液等。
另外，作為pH緩衝液，能夠適當使用與上述之酸水溶液或鹼水溶液對應之緩衝液。
又，酸水溶液或鹼水溶液中的浸漬時間為8分鐘~120分鐘為較佳，10分鐘~90分鐘為更佳，15分鐘~60分鐘為進一步較佳。
(乾式蝕刻處理)
在乾式蝕刻處理中，例如使用Cl2/Ar混合氣體等氣體種類為較佳。
[金屬填充製程]
金屬填充製程係如下製程：在上述阻擋層去除製程之後，利用電解電鍍在陽極氧化膜的微孔的內部例如填充金屬M2作為導電性材料。藉由金屬填充製程形成導電性的導通路。
<金屬M2>
上述金屬M2係電阻率為103Ω‧cm以下的材料為較佳，作 為其具體例，可較佳地例示金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎂(Mg)、鎳(Ni)、鋅(Zn)等。
其中，從導電性的觀點考慮，Cu、Au、Al、Ni為較佳，Cu、Au為更佳，Cu為進一步較佳。
另外，在金屬填充製程中填充金屬，但導通路並不限定於金屬，只要為導電性材料，則亦可以為氧化物導電體等。因此，例如亦可以填充摻雜有銦的錫氧化物(ITO)等來代替金屬。
然而，由於相較於氧化物導電體，金屬的延展性等優異而容易變形，因此接合時的壓縮亦容易使其變形，因此導通路由金屬構成為較佳。在金屬中，由於Cu、Au係除了上述導電性以外，亦具有藉由壓縮而容易變形的性質之金屬，因此更佳，若考慮成本等，則Cu為進一步較佳。
<金屬填充方法>
作為將上述金屬M2填充於微孔的內部之電鍍處理的方法，例如，能夠利用電解電鍍法或無電解電鍍法。
其中，利用用於著色等的以往公知的電解電鍍法，難以將金屬選擇性在孔中以高縱橫比析出(生長)。認為這是出於如下理由：析出金屬在孔內被消耗，因此即使電解進行一定時間以上，電鍍亦未生長。
因此，在本發明的製造方法中，藉由電解電鍍法填充金屬的情況下，需要在脈衝電解或恆電位電解時設置休止時間。休止時間需要10秒以上，30~60秒為較佳。
又，為了促進電解液的攪拌，施加超音波亦較佳。
進而，電解電壓通常為20V以下，較佳為10V以下，預先測定要使用的電解液中的目的金屬的析出電位，並在該電位+1V以內進行恆電位電解為較佳。另外，進行恆電位電解時，能夠併用循環伏安法者為較佳，能夠利用SOLARTRON METROLOGY、BAS Inc.、HOKUTO DENKO CORPORATION、Ivium Technologies等的恆電位裝置。
電鍍液能夠使用以往公知的電鍍液。
具體而言，在析出銅時，通常使用硫酸銅水溶液，硫酸銅的濃度為1~300g/L為較佳，100~200g/L為更佳。又，若向電解液中添加鹽酸，則能夠促進析出。此時，鹽酸濃度為10~20g/L為較佳。
又，析出金時，使用四氯金的硫酸溶液，藉由交流電解進行電鍍為較佳。
另外，在無電解電鍍法中，在由縱橫比高的微孔構成之孔中填滿金屬需要長時間，因此在本發明的製造方法中，藉由電解電鍍法填充金屬為較佳。
認為在本發明中，藉由上述阻擋層去除製程去除阻擋層，且在微孔的底部形成有上述之由金屬M1構成之金屬層，因此，如上所述，抑制因電鍍液導致產生氫氣而變得容易進行藉由電鍍處理之金屬填充。
[基板去除製程]
基板去除製程係在金屬填充製程之後去除上述閥金屬板亦即鋁基板之製程。去除鋁基板的方法並無特別限定，例如，可較佳地舉出藉由溶解去除的方法等。另外，作為閥金屬板，以鋁基板為例進行說明，但被去除的基板為閥金屬板，並不限定於鋁基板。
<鋁基板的溶解>
在上述鋁基板的溶解中，使用不易溶解陽極氧化膜但容易溶解鋁之處理液為較佳。
該種處理液對鋁的溶解速度為1μm/分鐘以上為較佳，3μm/分鐘以上為更佳，5μm/分鐘以上為進一步較佳。同樣地，對陽極氧化膜的溶解速度變為0.1nm/分鐘以下為較佳，變為0.05nm/分鐘以下為更佳，變為0.01nm/分鐘以下為進一步較佳。
具體而言，包含至少一種離子化傾向比鋁更低的金屬化合物且pH成為4以下或8以上之處理液為較佳，該pH為3以下或9以上為更佳，2以下或10以上為進一步較佳。
作為溶解鋁的處理液，將酸或鹼水溶液作為基質，例如配合有錳、鋅、鉻、鐵、鎘、鈷、鎳、錫、鉛、銻、鉍、銅、汞、銀、鈀、鉑、金的化合物(例如，氯鉑酸)、該等的氟化物、該等的氯化物等者為較佳。
其中，酸水溶液基質為較佳，混合氯化物為較佳。
尤其，從處理範圍的觀點考慮，對鹽酸水溶液混合有氯化汞之處理液(鹽酸/氯化汞)、對鹽酸水溶液混合有氯化銅之處理液(鹽酸/氯化銅)為較佳。
另外，溶解鋁之處理液的組成並無特別限定，例如能夠使用溴/甲醇混合物、溴/乙醇混合物及王水等。
又，溶解鋁之處理液的酸或鹼濃度為0.01~10mol/L為較佳，0.05~5mol/L為更佳。
進而，使用溶解鋁之處理液的處理溫度為-10℃~80℃為較佳，0℃~60℃為更佳。
又，上述鋁基板的溶解藉由使上述金屬填充製程後的鋁基板與上述處理液接觸來進行。接觸的方法並無特別限定，例如可舉出浸漬法、噴塗法。其中，浸漬法為較佳。作為此時的接觸時間，10秒~5小時為較佳，1分鐘~3小時為更佳。
[突出製程]
為了設置突出部，具有表面突出製程及背面突出製程中的至少1個製程。
其中，表面突出製程係如下製程：在上述金屬填充製程之後且在上述基板去除製程之前，將上述陽極氧化膜的未設置有上述鋁基板一側的表面沿厚度方向去除一部分，使在上述金屬填充製程中填充的上述金屬M2比上述陽極氧化膜的表面更突出。
又，背面突出製程係如下製程：在上述基板去除製程之後，將上述陽極氧化膜的設置有上述鋁基板一側的表面沿厚度方向去除一部分，使在上述金屬填充製程中填充的上述金屬M2比上述陽極氧化膜的表面更突出。
關於去除突出製程中的陽極氧化膜的一部分，例如能夠 藉由使具有填充有金屬之微孔之陽極氧化膜接觸不溶解上述金屬M1及金屬M2(尤其金屬M2)但溶解陽極氧化膜亦即溶解氧化鋁之酸水溶液或鹼水溶液來進行。接觸方法並無特別限定，例如可舉出浸漬法、噴塗法。其中，浸漬法為較佳。
使用酸水溶液時，使用硫酸、磷酸、硝酸、鹽酸等無機酸或該等的混合物的水溶液為較佳。其中，不含有鉻酸之水溶液在安全性優異這一點上較佳。酸水溶液的濃度為1~10質量%為較佳。酸水溶液的溫度為25~60℃為較佳。
又，使用鹼水溶液時，使用選自包括氫氧化鈉、氫氧化鉀及氫氧化鋰的群組中之至少一種鹼的水溶液為較佳。鹼水溶液的濃度為0.1~5質量%為較佳。鹼水溶液的溫度為20~35℃為較佳。
具體而言，例如，可較佳地使用50g/L、40℃的磷酸水溶液、0.5g/L、30℃的氫氧化鈉水溶液或0.5g/L、30℃的氫氧化鉀水溶液。
酸水溶液或鹼水溶液中的浸漬時間為8~120分鐘為較佳，10~90分鐘為更佳，15~60分鐘為進一步較佳。其中，重複短時間的浸漬處理時，浸漬時間表示各浸漬時間的合計。另外，可以在各浸漬處理期間實施清洗處理。
[樹脂層形成製程]
從提高所製作的各向異性導電性構件20的搬送性的理由考慮，具有上述樹脂層形成製程為較佳。
其中，樹脂層形成製程係在上述金屬填充製程之後(具有上述 表面突出製程的情況下為表面突出製程之後)且在上述基板去除製程之前，在上述陽極氧化膜的未設置有上述鋁基板一側的表面設置樹脂層之製程。
作為構成上述樹脂層之樹脂材料，具體而言，例如能夠舉出乙烯系共聚物、聚醯胺樹脂、聚酯樹脂、聚胺酯樹脂、聚烯烴系樹脂、丙烯酸系樹脂及纖維素系樹脂等，從搬送性的觀點和易於用作各向異性導電性構件的觀點考慮，上述樹脂層係能夠剝離的帶黏著層的膜為較佳，黏著性會因加熱處理或紫外線曝光處理變弱且能夠剝離的帶黏著層的膜為更佳。
上述帶黏著層的膜並無特別限定，可舉出熱剝離型的樹脂層及紫外線(ultraviolet：UV)剝離型的樹脂層等。
其中，熱剝離型的樹脂層係在常溫下具有黏著力，僅藉由加熱即能夠容易剝離者，大多數為主要使用發泡性的微膠囊等者。
又，作為構成黏著層之黏著劑，具體而言，例如可舉出橡膠系黏著劑、丙烯酸系黏著劑、乙烯基烷基醚系黏著劑、聚矽氧系黏著劑、聚酯系黏著劑、聚醯胺系黏著劑、胺酯系黏著劑、苯乙烯-二烯嵌段共聚物系黏著劑等。
又，UV剝離型的樹脂層係具有UV硬化型的接著層者，係因硬化失去黏著力而能夠剝離者。
作為UV硬化型的接著層，可舉出對基質聚合物的聚合物側鏈或主鏈中或者主鏈末端導入碳-碳雙鍵之聚合物等。作為具有碳-碳雙鍵之基質聚合物，將丙烯酸系聚合物作為基本骨架為較佳。
進而，丙烯酸系聚合物為了使其交聯，根據需要亦能夠包含多官能性單體等來作為共聚用單體成分。
具有碳-碳雙鍵之基質聚合物能夠單獨使用，亦能夠配合使用UV硬化性的單體或寡聚物。
為了藉由UV照射來硬化，UV硬化型的接著層併用光聚合起始劑為較佳。作為光聚合起始劑，可舉出苯偶姻醚系化合物；縮酮系化合物；芳香族磺醯氯系化合物；光敏肟系化合物；二苯甲酮系化合物；噻噸酮系化合物；樟腦醌；鹵化酮；醯基膦氧化物；醯基膦酸酯等。
作為熱剝離型的樹脂層的市售品，例如可舉出WS5130C02、WS5130C10等Interimer[註冊商標]膠帶(NITTACorporation製)；Somatac[註冊商標]TE系列(Somar Corporation製)；No.3198、No.3198LS、No.3198M、No.3198MS、No.3198H、No.3195、No.3196、No.3195M、No.3195MS、No.3195H、No.3195HS、No.3195V、No.3195VS、No.319Y-4L、No.319Y-4LS、No.319Y-4M、No.319Y-4MS、No.319Y-4H、No.319Y-4HS、No.319Y-4LSC、No.31935MS、No.31935HS、No.3193M、No.3193MS等REVALPHA[註冊商標]系列(NITTO DENKO CORPORATION製)；等。
作為UV剝離型的樹脂層的市售品，例如，能夠利用ELP DU-300、ELP DU-2385KS、ELP DU-2187G、ELP NBD-3190K、ELP UE-2091J等ELEP HOLDER[註冊商標](NITTO DENKO CORPORATION製)；Adwill D-210、Adwill D-203、Adwill D-202、Adwill D-175、Adwill D-675(均為LINTEC Corporation製)；SUMILITE[註冊商標]FLS的N8000系列(Sumitomo Bakelite Co.,Ltd.製)；UC353EP-110(Furukawa Electric Co.,Ltd.製)；等切割膠帶、ELP RF-7232DB、ELP UB-5133D(均為NITTO DENKO CORPORATION製)；SP-575B-150、SP-541B-205、SP-537T-160、SP-537T-230(均為Furukawa Electric Co.,Ltd.製)；等背磨膠帶。
又，上述貼附帶黏著層的膜的方法並無特別限定，能夠利用以往公知的表面保護膠帶貼附裝置及貼合機來貼附。
[捲取製程]
從進一步提高所製作的各向異性導電性構件20的搬送性的理由考慮，具有在上述任意的樹脂層形成製程之後在具有上述樹脂層之狀態下以捲狀捲取各向異性導電性構件20之捲取製程為較佳。
其中，上述捲取製程中的捲取方法並無特別限定，例如，可舉出捲取在規定直徑及規定寬度的捲芯21(參考圖13)的方法。
又，從上述捲取製程中的捲取容易度的觀點考慮，除了樹脂層19(參考圖14)以外的各向異性導電性構件20的平均厚度為30μm以下為較佳，5~20μm為更佳。另外，關於平均厚度，利用FIB(Focused Ion Beam：聚焦離子束)沿厚度方向對除了樹脂層以外的各向異性導電性構件20進行切削加工，藉由FE-SEM(場發射掃描電子顯微鏡)，拍攝其剖面的表面照片(倍率50000倍)，並將測定10點之平均值作為平均厚度等方法來算出。
[其他處理製程]
除了上述各製程以外，本發明的製造方法亦可以具有國際公開第2015/029881號的[0049]~[0057]段中記載之研磨製程、表面平滑化製程、保護膜形成處理、水洗處理。
又，從製造上的操作性及將各向異性導電性構件20用作各向異性導電性構件的觀點考慮，能夠適用如下所示之各種步驟及形式。
<使用臨時接著劑的步驟例>
在本發明中，亦可以具有在藉由上述基板去除製程獲得各向異性導電性構件20之後，用臨時接著劑(Temporary Bonding Materials)將各向異性導電性構件20固定在矽晶圓上並藉由研磨進行薄層化之製程。
接著，在薄層化的製程之後，能夠在充分清洗表面之後進行上述表面突出製程。
接著，能夠在突出金屬之表面塗佈接著力比之前的臨時接著劑更強的臨時接著劑來固定在矽晶圓上之後，剝離用之前的臨時接著劑接著的矽晶圓，對所剝離的各向異性導電性構件20側的表面進行上述背面突出製程。
<使用石蠟的步驟例>
在本發明中，亦可以具有在藉由上述基板去除製程獲得各向異性導電性構件20之後，用石蠟將各向異性導電性構件20固定在矽晶圓上，藉由研磨進行薄層化之製程。
接著，在薄層化的製程之後，能夠在充分清洗表面之後進行上述表面突出製程。
接著，在突出金屬之表面塗佈臨時接著劑來固定在矽晶圓上之後，能夠藉由加熱溶解之前的石蠟並剝離矽晶圓並對所剝離的各向異性導電性構件20側的表面進行上述背面突出製程。
另外，雖可以使用固態石蠟，但若使用SKYCOAT(NIKKA SEIKO CO.,LTD.製)等液體石蠟，則能夠實現塗佈厚度均勻性的提高。
<後續進行基板去除處理之步驟例>
在本發明中，亦可以具有在上述金屬填充製程之後且在上述基板去除製程之前，用臨時接著劑、石蠟或功能性吸附膜將鋁基板固定在剛性基板(例如，矽晶圓、玻璃基板等)之後，藉由研磨對上述陽極氧化膜的未設置有上述鋁基板一側的表面進行薄層化之製程。
接著，在薄層化的製程之後，能夠在充分清洗表面之後進行上述表面突出製程。
接著，在突出金屬之表面塗佈絕緣性材料亦即樹脂材料(例如，環氧樹脂、聚醯亞胺樹脂等)之後，能夠藉由與上述方法相同的方法在其表面貼附剛性基板。基於樹脂材料之貼附能夠如下進行：選擇接著力比基於臨時接著劑等之接著力變更大者，在藉由樹脂材料進行貼附之後，剝離最初貼附的剛性基板，依次進行上述基板去除製程、研磨製程及背面突出處理製程。
另外，作為功能性吸附膜，能夠使用Q-chuck(註冊商標)(MARUISHI SANGYO CO.,LTD.製)等。
在本發明中，各向異性導電性構件20以藉由能夠剝離的層貼附在剛體基板(例如，矽晶圓、玻璃基板等)的狀態作為製品來提供為較佳。
在該種供給形態中，將各向異性導電性構件20用作接合構件時，將各向異性導電性構件20的表面臨時接著在裝置表面，在剝離剛體基板之後將成為連接對象之裝置設置於適當的位置來進行加熱壓接，藉此能夠藉由各向異性導電性構件20接合上下裝置。
又，能夠剝離的層可以使用熱剝離層，亦可以使用與玻璃基板的組合之光剝離層。
又，關於上述各製程，各製程能夠按單片進行，亦能夠將鋁線圈作為鋁料而用網模(web)連續處理。
又，在連續處理的情況下，在各製程之間設置適當的清洗製程、乾燥製程為較佳。
藉由具有上述各處理製程之製造方法，可獲得在源自設置於由鋁基板的陽極氧化膜構成之絕緣性基材之微孔之微孔的內部填充金屬而成之各向異性導電性構件20。
具體而言，藉由上述製造方法，能夠獲得如下各向異性導電性構件：例如，在日本特開2008-270158號公報中記載之各向異性導電性構件亦即絕緣性基材(具有微孔之鋁基板的陽極氧化膜)中，由導電性構件(金屬)構成之複數個導通路在彼此絕緣的狀態下沿 厚度方向貫穿上述絕緣性基材，且以上述各導通路的一端在上述絕緣性基材的一面暴露，上述各導通路的另一端在上述絕緣性基材的另一面暴露的狀態設置之各向異性導電性構件。
進而，如上所述，由於可獲得具有筆直的微孔之陽極氧化膜，因此在將導電性材料填充至微孔時，能夠獲得填充缺陷得到抑制之各向異性導電性構件20。因此，例如在填充金屬等導電性材料時，能夠獲得具有填充缺陷得到抑制之健全的導通路之各向異性導電性構件。
以下，對各向異性導電性構件20進行說明。
首先，對用上述製造方法製造的各向異性導電性構件20的一例進行說明。圖20係表示本發明的實施形態的各向異性導電性構件的一例之俯視圖，圖21係表示本發明的實施形態的各向異性導電性構件的一例之示意性剖面圖。圖21係圖20的切斷面線IB-IB剖面圖。又，圖22係表示使用了本發明的實施形態的各向異性導電性構件之各向異性導電材料的結構的一例之示意性剖面圖。
如圖20及圖21所示，如上所述製造的各向異性導電性構件20例如為具備由鋁的陽極氧化膜構成之絕緣性基材40和沿絕緣性基材40的厚度方向Dt(參考圖21)貫穿且以彼此電絕緣的狀態設置之複數個導通路16之構件。各向異性導電性構件20進而具備設置於絕緣性基材40的表面40a及背面40b之樹脂層44。
其中，“彼此電絕緣的狀態”表示存在於絕緣性基材的內部之各導通路在絕緣性基材的內部，各導通路之間的導通性彼此非常 低的狀態。
關於各向異性導電性構件20，具有導電性之導通路16彼此電絕緣，導電性在與絕緣性基材40的厚度方向Dt(參考圖21)正交之方向x上非常低，在厚度方向Dt(參考圖21)上具有導電性。如此，各向異性導電性構件20係顯示各向異性導電性之構件。例如，將各向異性導電性構件20配置成使厚度方向Dt(參考圖21)與積層裝置60(參考圖23)的積層方向Ds(參考圖23)匹配。
導通路16由導電性材料構成，並具有導電性。又，如圖20及圖21所示，將導通路16設置成以彼此電絕緣的狀態沿厚度方向Dt貫穿絕緣性基材40。
進而，如圖21所示，導通路16可以具有從絕緣性基材40的表面40a及背面40b突出的突出部分16a及突出部分16b。各向異性導電性構件20進而可以具備設置於絕緣性基材40的表面40a及背面40b之樹脂層44。樹脂層44具備黏著性，亦為賦予接合性者。突出部分16a及突出部分16b的長度為6nm以上為較佳，更佳為30nm~500nm。
又，在圖22及圖21中，示出了在絕緣性基材40的表面40a及背面40b具有樹脂層44者，但並不限定於此，亦可以為在絕緣性基材40的至少一個表面具有樹脂層44之結構。
同樣地，圖22及圖21的導通路16在兩端具有突出部分16a及突出部分16b，但並不限定於此，亦可以為在絕緣性基材40的至少具有樹脂層44一側的表面具有突出部分之結構。
圖21所示之各向異性導電性構件20的厚度h例如為30μm以下。又，各向異性導電性構件20的TTV(Total Thickness Variation：總厚度變異)為10μm以下為較佳。
其中，各向異性導電性構件20的厚度h係如下值：藉由場發射掃描電子顯微鏡以20萬倍的倍率觀察各向異性導電性構件20，獲得各向異性導電性構件20的輪廓形狀，在相當於厚度h的區域測定10處之平均值。
又，各向異性導電性構件20的TTV(Total Thickness Variation：總厚度變異)係切斷各向異性導電性構件20並觀察各向異性導電性構件20的剖面形狀來求出的值。
如圖22所示，各向異性導電性構件20為了進行移送、搬送及搬運以及保管等而設置於支撐體46上。在支撐體46與各向異性導電性構件20之間設置有剝離層47。藉由剝離層47可分離地接著支撐體46與各向異性導電性構件20。如上所述，將各向異性導電性構件20經由剝離層47設置於支撐體46上者稱為各向異性導電材料28。
支撐體46係支撐各向異性導電性構件20者，例如由矽基板構成。作為支撐體46，除了矽基板以外，例如亦能夠使用SiC、SiN、GaN及氧化鋁(Al2O3)等陶瓷基板、玻璃基板、纖維強化塑膠基板以及金屬基板。纖維強化塑膠基板中亦包括印刷配線基板亦即FR-4(Flame Retardant Type 4：阻燃類型4)基板等。
又，作為支撐體46，能夠使用具有撓性且透明者。作為 具有撓性且透明的支撐體46，例如可舉出PET(聚對酞酸乙二酯)、聚環烯烴、聚碳酸酯、丙烯酸樹脂、PEN(聚萘二甲酸乙二酯)、PE(聚乙烯)、PP(聚丙烯)、聚苯乙烯、聚氯乙烯、聚偏二氯乙烯及TAC(三乙酸纖維素)等塑膠膜。
其中，透明表示在用於對位的波長的光中透射率為80%以上。因此，雖然透射率在波長400~800nm的整個可見光區域可以較低，但透射率在波長400~800nm的整個可見光區域為80%以上為較佳。透射率可藉由分光光度計測定。
剝離層47係積層有支撐層48和剝離劑49者為較佳。剝離劑49與各向異性導電性構件20相接，以剝離層47為起點，支撐體46與各向異性導電性構件20分離。在各向異性導電材料28中，例如，藉由以預先確定的溫度加熱，剝離劑49的接著力減弱，從各向異性導電性構件20去除支撐體46。
關於剝離劑49，例如，能夠使用NITTO DENKO CORPORATION製REVALPHA(註冊商標)及Somar Corporation製Somatac(註冊商標)等。
又，可以在樹脂層44設置保護層(未圖示)。保護層係用於保護結構體表面不受損傷等者，因此易剝離膠帶為較佳。作為保護層，例如亦可以使用帶黏著層的膜。
作為帶黏著層的膜，例如，能夠使用以在聚乙烯樹脂膜表面形成有黏著劑層之SUNYTECT[註冊商標](Sun A.Kaken Co.,Ltd.製)、在聚對酞酸乙二酯樹脂膜表面形成有黏著劑層之E-MASK[註冊商 標](NITTO DENKO CORPORATION製)、在聚對酞酸乙二酯樹脂膜表面形成有黏著劑層之MASTACK[註冊商標](FUJIMORI KOGYO CO.,LTD.製)等系列名銷售之市售品。
又，貼附帶黏著層的膜的方法並無特別限定，能夠利用以往公知的表面保護膠帶貼附裝置及貼合機來貼附。
以下，對各向異性導電性構件20的結構進行更具體說明。
[絕緣性基材]
絕緣性基材的物性及組成如上所述。
絕緣性基材40的厚度ht在1~1000μm的範圍內為較佳，在5~500μm的範圍內為更佳，在10~300μm的範圍內為進一步較佳。若絕緣性基材的厚度在該範圍，則絕緣性基材的操作性變良好。
絕緣性基材40的厚度ht係如下值：利用聚焦離子束(Focused Ion Beam：FIB)沿厚度方向Dt對絕緣性基材40進行切削加工，藉由場發射掃描電子顯微鏡以20萬倍的倍率觀察其剖面，藉此獲得絕緣性基材40的輪廓形狀，在相當於厚度ht的區域測定10處之平均值。
絕緣性基材中的各微孔的間隔為5nm~800nm為較佳，10nm~200nm為更佳，50nm~140nm為進一步較佳。若絕緣性基材中的各微孔的間隔在該範圍，則絕緣性基材作為絕緣性隔壁而充分發揮功能。微孔的間隔與導通路的間隔相同。
其中，微孔的間隔亦即導通路的間隔表示相鄰導通路之間的 寬度w(參考圖21)，並表示藉由場發射掃描電子顯微鏡以20萬倍的倍率觀察各向異性導電性構件的剖面且在10處測定相鄰導通路之間的寬度之平均值。
[導通路]
導通路由填充至微孔的導電性材料構成。導電性材料只要為電阻率103Ωcm以下的材料，則並不特別限定，可使用金屬等。作為金屬的具體例，可較佳地例示金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎂(Mg)及鎳(Ni)等。除了金屬以外，亦可較佳地例示摻雜有銦之錫氧化物(ITO)等。另外，從導電性的觀點考慮，銅、金、鋁及鎳為較佳，銅及金為更佳。
<突出部分>
將各向異性導電性構件與電極藉由壓接等方法進行電連接或物理性接合時，從能夠充分確保突出部分被壓壞時的面方向的絕緣性的理由考慮，導通路的突出部分的縱橫比(突出部分的高度/突出部分的直徑)為0.5以上且未達50為較佳，0.8~20為更佳，1~10為進一步較佳。
又，從追隨連接對象的半導體構件的表面形狀的觀點考慮，導通路的突出部分的高度如上所述為20nm以上為較佳，更佳為100nm~500nm。
導通路的突出部分的高度表示藉由場發射掃描電子顯微鏡以2萬倍的倍率觀察各向異性導電性構件的剖面且在10處測定導通路的突出部分的高度之平均值。
導通路的突出部分的直徑表示藉由場發射掃描電子顯微鏡觀察各向異性導電性構件的剖面且在10處測定導通路的突出部分的直徑之平均值。
如上所述，導通路16係藉由絕緣性基材40以彼此電絕緣的狀態存在者，但其密度為2萬個/mm2以上為較佳，200萬個/mm2以上為更佳，1000萬個/mm2以上為進一步較佳，5000萬個/mm2以上為特佳，1億個/mm2以上為最佳。
進而，相鄰之各導通路16的中心間距離p(參考圖20)為20nm~500nm為較佳，40nm~200nm為更佳，50nm~140nm為進一步較佳。
[樹脂層]
如上所述，樹脂層係設置於絕緣性基材的表面和背面且如上所述埋設導通路的突出部者。亦即，樹脂層包覆從絕緣性基材突出的導通路的端部，並保護突出部。
樹脂層係藉由上述樹脂層形成製程形成者。樹脂層例如為在50℃~200℃的溫度範圍內顯示流動性且在200℃以上硬化者為較佳。
樹脂層係藉由上述樹脂層形成製程形成者，但亦能夠使用以下所示之樹脂劑的組成。以下，對樹脂層的組成進行說明。樹脂層係含有高分子材料者。樹脂層可以含有抗氧化材料。
<高分子材料>
作為樹脂層中包含的高分子材料，並無特別限定，從能夠有效 填埋半導體晶片或半導體晶圓與各向異性導電性構件之間的間隙，更加提與高半導體晶片或半導體晶圓的密接性的理由考慮，熱硬化性樹脂為較佳。
作為熱硬化性樹脂，具體而言，例如可舉出環氧樹脂、酚醛樹脂、聚醯亞胺樹脂、聚酯樹脂、聚胺酯樹脂、雙馬來亞醯胺樹脂、三聚氰胺樹脂、異氰酸酯系樹脂等。
其中，從進一步提高絕緣可靠性，耐藥品性優異之理由考慮，使用聚醯亞胺樹脂和/或環氧樹脂為較佳。
<抗氧化材料>
作為樹脂層中包含的抗氧化材料，具體而言，例如可舉出1,2,3,4-四唑、5-胺基-1,2,3,4-四唑、5-甲基-1,2,3,4-四唑、1H-四唑-5-乙酸、1H-四唑-5-琥珀酸、1,2,3-三唑、4-胺基-1,2,3-三唑、4,5-二胺基-1,2,3-三唑、4-羧基-1H-1,2,3-三唑、4,5-二羧基-1H-1,2,3-三唑、1H-1,2,3-三唑-4-乙酸、4-羧基-5-羧基甲基-1H-1,2,3-三唑、1,2,4-三唑、3-胺基-1,2,4-三唑、3,5-二胺基-1,2,4-三唑、3-羧基-1,2,4-三唑、3,5-二羧基-1,2,4-三唑、1,2,4-三唑-3-乙酸、1H-苯并三唑、1H-苯并三唑-5-羧酸、苯并呋喃、2,1,3-苯并噻唑、鄰苯二胺、間苯二胺、兒茶酚、鄰胺基苯酚、2-巰基苯并噻唑、2-巰基苯并咪唑、2-巰基苯并
Figure 109101275-A0305-02-0050-6
唑、三聚氰胺及該等的衍生物。
其中，苯并三唑及其衍生物為較佳。
作為苯并三唑衍生物，可舉出在苯并三唑的苯環上具有羥基、烷氧基(例如，甲氧基、乙氧基等)、胺基、硝基、烷基(例如， 甲基、乙基、丁基等)、鹵素原子(例如，氟、氯、溴、碘等)等之取代苯并三唑。又，亦能夠舉出萘三唑、萘雙三唑和同樣經取代之取代萘三唑、取代萘雙三唑等。
又，作為樹脂層中包含的抗氧化材料的其他例子，可舉出通常的抗氧化劑亦即高級脂肪酸、高級脂肪酸銅、酚化合物、烷醇胺、氫醌類、銅螯合劑、有機胺、有機銨鹽等。
樹脂層中包含的抗氧化材料的含量並無特別限定，從防腐蝕效果的觀點考慮，相對於樹脂層的總質量為0.0001質量%以上為較佳，0.001質量%以上為更佳。又，從在正式接合步驟中獲得適當電阻的理由考慮，5.0質量%以下為較佳，2.5質量%以下為更佳。
<防遷移材料>
從藉由捕獲樹脂層中可含有的金屬離子、鹵素離子以及源自半導體晶片及半導體晶圓之金屬離子而進一步提高絕緣可靠性的理由考慮，樹脂層含有防遷移材料為較佳。
作為防遷移材料，例如，能夠使用離子交換體，具體而言能夠使用陽離子交換體與陰離子交換體的混合物，或能夠僅使用陽離子交換體。
其中，關於陽離子交換體及陰離子交換體，例如分別能夠從後述之無機離子交換體及有機離子交換體中適當選擇。
(無機離子交換體)
作為無機離子交換體，例如可舉出以含氫氧化鋯為代表的金 屬的含氫氧化物。
作為金屬的種類，例如，除了鋯以外，還已知有鐵、鋁、錫、鈦、銻、鎂、鈹、銦、鉻、鉍等。
其中，鋯系金屬對陽離子的Cu2+、Al3+具有交換能力。又，鐵系金屬亦對Ag+、Cu2+具有交換能力。同樣地，錫系、鈦系、銻系金屬係陽離子交換體。
另一方面，鉍系金屬對陰離子的Cl-具有交換能力。
又，鋯系金屬根據條件顯示陰離子的交換能力。鋁系、錫系金屬亦相同。
作為除該等以外的無機離子交換體，已知有以磷酸鋯為代表的多價金屬的酸性鹽、以鉬酸銨為代表的雜多酸鹽、非溶性亞鐵氰化物等合成物。
該等無機離子交換體的一部分已在銷售，例如已知有TOAGOSEI CO.,LTD.的商品名“IXE”中的各種等級。
另外，除了合成品以外，亦能夠使用天然物沸石或蒙脫石等無機離子交換體的粉末。
(有機離子交換體)
關於有機離子交換體，可舉出作為陽離子交換體具有磺酸基之交聯聚苯乙烯，除此以外，亦可舉出具有羧酸基、膦酸基或次膦酸基者。
又，可舉出作為陰離子交換體具有四級銨基、四級鏻基或三級鋶基之交聯聚苯乙烯。
該等無機離子交換體及有機離子交換體可考慮欲捕捉之陽離子、陰離子的種類、對該離子的交換容量來適當選擇即可。當然，不用說亦可以混合使用無機離子交換體和有機離子交換體。
電子元件的製造製程中包括加熱步驟，因此無機離子交換體為較佳。
又，關於防遷移材料與上述高分子材料的混合比，例如，從機械強度的觀點考慮，將防遷移材料設為10質量%以下較佳，將防遷移材料設為5質量%以下為更佳，進而將防遷移材料設為2.5質量%以下為進一步較佳。又，從抑制將半導體晶片或半導體晶圓與各向異性導電性構件接合時的遷移的觀點考慮，將防遷移材料設為0.01質量%以上為較佳。
<無機填充劑>
樹脂層含有無機填充劑為較佳。
作為無機填充劑，無特別限制，能夠從公知的無機填充劑中適當選擇，例如可舉出高嶺土、硫酸鋇、鈦酸鋇、氧化矽粉末、微粉狀氧化矽、氣相二氧化矽、無定形二氧化矽、結晶性二氧化矽、熔融二氧化矽、球狀二氧化矽、滑石、黏土、碳酸鎂、碳酸鈣、氧化鋁、氫氧化鋁、雲母、氮化鋁、氧化鋯、氧化釔、碳化矽、氮化矽等。
從防止無機填充劑流入導通路之間，進一步提高導通可靠性的理由考慮，無機填充劑的平均粒徑大於各導通路的間隔為較佳。
無機填充劑的平均粒徑為30nm~10μm為較佳，80nm~1μm為更佳。
其中，關於平均粒徑，將利用雷射衍射散射式粒徑測定裝置(Nikkiso Co.,Ltd.製Microtrac MT3300)測定之一次粒徑作為平均粒徑。
<硬化劑>
樹脂層可以含有硬化劑。
含有硬化劑時，從抑制與連接對象的半導體晶片或半導體晶圓的表面形狀的接合不良的觀點考慮，含有在常溫下為液體的硬化劑者而不使用在常溫下為固體的硬化劑為更佳。
其中，“在常溫下為固體”表示在25℃為固體，例如表示熔點為高於25℃的溫度之物質。
作為硬化劑，具體而言，例如可舉出二胺基二苯甲烷、二胺基二苯碸等芳香族胺、脂肪族胺、4-甲基咪唑等咪唑衍生物、二氰二胺、四甲基胍、硫脲加成胺、甲基六氫鄰苯二甲酸酐等羧酸酐、羧酸醯肼、羧酸醯胺、多酚化合物、酚醛清漆樹脂、多硫醇等，能夠從該等硬化劑適當選擇使用在25℃為液體者。另外，硬化劑可以單獨使用一種，亦可以併用兩種以上。
在不損害其特性的範圍內，可以使樹脂層含有通常廣泛添加於半導體封裝的樹脂絕緣膜之分散劑、緩衝劑、黏度調整劑等各種添加劑。
<形狀>
從保護導通路的理由考慮，樹脂層的厚度大於導通路的突出部的高度，1μm~5μm為較佳。
以下，對各向異性導電性構件20的適用例進行說明。
[積層裝置]
接著，對積層裝置進行說明。積層裝置係具有導電構件(具備具有導電性之導電部)和各向異性導電性構件者，係使導電部與各向異性導電性構件的突出部接觸而接合者。積層裝置例如為單個發揮特定功能者。另外，聚合複數個積層裝置而發揮特定功能者亦包括在積層裝置中。
圖23係表示具有本發明的實施形態的各向異性導電性構件之積層裝置的第1例之示意圖，圖24係表示具有本發明的實施形態的各向異性導電性構件之積層裝置的第2例之示意圖。
關於圖23所示之積層裝置60，例如為半導體元件62、各向異性導電性構件20及半導體元件64依次沿積層方向Ds積層而被接合且電連接者。雖未圖示，但使負責半導體元件62的導電之電極或端子等的導電部與各向異性導電性構件20的突出部接觸來被接合。
積層裝置60係對1個半導體元件62接合1個半導體元件64之形態，但並不限定於此。如圖24所示之積層裝置60，亦可以為隔著各向異性導電性構件20，將3個半導體元件62、64、66沿積層方向Ds積層來接合之形態。雖未圖示，此時亦使負責半導體元件62、64、66的導電之電極或端子等與各向異性導電性構件20的 突出部接觸來被接合。
上述圖23及圖24所示之積層裝置60均為被稱作半導體裝置或電子裝置等者。
上述半導體元件62、64、66係具備具有導電性之導電部之導電構件。具備具有導電性之導電部之導電構件並不限定於半導體元件，亦可以為具有電極之基板。具有電極之基板例如為配線基板及中介層(interposer)等。
[積層裝置的製造方法]
接著，對具有圖23所示之各向異性導電性構件20之積層裝置60的製造方法進行說明。
圖25及圖26係按製程順序表示具有本發明的實施形態的各向異性導電性構件之積層裝置的製造方法之示意圖。圖27係放大表示具有本發明的實施形態的各向異性導電性構件之積層裝置的製造方法的一製程之示意性剖面圖。在圖25~圖27中，對與圖20~圖22所示之各向異性導電性構件20及圖23所示之積層裝置60相同的結構物標註相同符號，並省略其詳細說明。
另外，圖25及圖26所示之積層裝置60的製造方法的例子有關於晶片在晶片上(chip on chip)。
在製造圖23所示之積層裝置60時，首先準備圖25所示之半導體元件62、半導體元件64及各向異性導電性構件20。半導體元件62例如為在半導體元件部70設置有複數個用於進行與外部的訊號交換或者電壓或電流的發送接收之電極72者。各電極 72藉由絕緣層74被電絕緣。電極72的表面72a例如比絕緣層74的表面74a更突出。
半導體元件64為與半導體元件62相同的結構。半導體元件64例如為在中介層基板71設置有複數個用於進行與外部的訊號交換或者電壓或電流的發送接收之電極73者。各電極73藉由絕緣層75被電絕緣。電極73的表面73a例如比絕緣層75的表面75a更突出。中介層基板71例如具有引出配線層(lead wiring layer)，又，積層裝置60藉由電極73與外部電連接。
各向異性導電性構件20為上述圖21所示之結構，並具備複數個具有導電性之導通路16(參考圖21及圖22)。例如，各向異性導電性構件20中示出了接著樹脂層44(參考圖21)等具有接著功能之結構，但亦可以為不具有樹脂層44(參考圖21)之結構。
如圖25所示，夾著各向異性導電性構件20，對半導體元件62與半導體元件64將電極72與電極73對向配置。
此時，利用分別設置於半導體元件62、64和各向異性導電性構件20之對準標記(未圖示)來進行對位。
另外，關於利用對準標記之對位，例如，只要能夠獲得對準標記的圖像或反射像並求出對準標記的位置訊息，則並無特別限定，能夠適當利用公知的對位方法。
接著，使半導體元件62、各向異性導電性構件20及半導體元件64靠近並積層半導體元件62、各向異性導電性構件20及半導體元件64，在對半導體元件62、各向異性導電性構件20及 半導體元件64進行對位的狀態下，接合半導體元件62、各向異性導電性構件20及半導體元件64。藉此，如圖26所示，半導體元件62、各向異性導電性構件20及半導體元件64被接合，藉此能夠獲得積層裝置60。
另外，上接合述半導體元件62、各向異性導電性構件20及半導體元件64之製程係接合製程。在接合製程中，例如可以在進行了臨時接合的狀態下以預先確定的條件進行接合，但亦可以省略臨時接合。另外，將進行臨時接合之製程稱為臨時接合製程，亦將除了接合製程的臨時接合以外的接合稱為正式接合。
關於在上述接合製程中製造的積層裝置60，如圖27所示，電極72的表面72a與各向異性導電性構件20的導通路16的突出部分16a接觸，接觸狀態良好且確保充分的導通面積。另外，在圖27未圖示，但各向異性導電性構件20的導通路16的突出部分16b與電極73的表面73a接觸，接觸狀態良好且確保充分的導通面積。
在上述接合製程中，藉由使電極72等的導電部與各向異性導電性構件20的突出部分16a接觸，使電極73等的導電部與各向異性導電性構件20的突出部分16b接觸來接合。
以下，對積層裝置的製造方法進行更具體說明。
[臨時接合製程]
臨時接合製程的臨時接合表示在與要接合的對象物對位的狀態下，固定在要接合的對象物上。臨時接合保持經對位的狀態，但 並非是永久固定的狀態。在各向異性導電性構件和接合對象的半導體元件中，在被臨時固定的情況下，處於各向異性導電性構件在對位的狀態下固定在半導體元件之狀態。
在臨時接合製程中，藉由使至少2個構件靠近並接觸來實施。此時，加壓條件並無特別限定，10MPa以下為較佳，5MPa以下為更佳，1MPa以下為特佳。
同樣地，臨時接合製程中的溫度條件並無特別限定，0℃~300℃為較佳，10℃~200℃為更佳，常溫(23℃)~100℃為特佳。
在臨時接合製程中，能夠使用TORAY ENGINEERING Co.,Ltd、SHIBUYA KOGYO CO.,LTD.、SHINKAWA LTD.及Yamaha Motor Co.,Ltd.等各公司的裝置。
[接合製程]
如上所述，將接合製程的接合亦稱為正式接合。在進行正式接合時，作為控制因素可舉出正式接合時的氣氛、加熱溫度、加壓力(負載)及處理時間，但能夠選擇適於所使用的半導體元件等裝置之條件。
正式接合中的溫度條件並無特別限定，比臨時接合溫度高的溫度為較佳，具體而言，150℃~350℃為更佳，200℃~300℃為特佳。
又，正式接合中的加壓條件並無特別限定，30MPa以下為較佳，0.1MPa~20MPa為更佳。加壓條件的最大負載為1MN以下為較佳。更佳為0.1MN以下。
又，正式接合的時間並無特別限定，1秒~60分鐘為較佳，5秒~10分鐘為更佳。
又，作為在上述正式接合中使用的裝置，例如能夠使用Mitsubishi Heavy Industries Machine Tool Co.,Ltd.、bondtech公司、PMT CORPORATION、Ayumi INDUSTRY CO.,LTD.、Tokyo Electron Limited.(TEL)、EVG、SUSS MicroTec AG(SUSS)、Musashi Engineering,Inc.等各公司的晶圓接合裝置。
作為正式接合時的氣氛，以大氣環境為首，能夠從包括氮氣氣氛等非活性氣氛及真空氣氛之減壓氣氛選擇。
加熱溫度並不特別限定於上述者，能夠在溫度100℃~400℃中進行各種選擇，且關於升溫速度，亦能夠按照加熱階段的性能或加熱方式在10℃/分鐘~10℃/秒中選擇。關於冷卻亦相同。又，能夠進行階梯狀加熱，亦能夠分成數段，依次提高加熱溫度來進行接合。
壓力(負載)並不特別限定於上述者，能夠根據接合對象的強度等物理特性等，選擇迅速加壓或階梯狀加壓。
能夠適當設定正式接合時的氣氛、加熱及加壓各自的保持時間及變更時間。又，其順序亦能夠適當變更。例如，能夠設定組合順序：在變成真空狀態之後進行第1段的加壓，之後在加熱而升溫的情況改下進行第2段的加壓並保持一定時間，去除負載的同時進行冷卻，在達到一定溫度以下的階段返回大氣環境。
該種順序能夠進行各種替換，可以在大氣環境下加壓後設為 真空狀態來加熱，亦可以同時進行真空化、加壓、加熱。將該等的組合例示於圖28~圖34。
又，若利用在接合時個別控制面內的加壓分布、加熱分布之機構，則有可能提高接合的良率。
關於臨時接合，同樣能夠進行變更，例如藉由在非活性氣氛下進行而能夠抑制半導體元件的電極表面的氧化。進而，亦能夠一邊施加超音波一邊進行接合。
圖28~圖34係表示具有本發明的實施形態的各向異性導電性構件之積層裝置的正式接合條件的第1例~第7例之圖表。圖28~圖34表示接合時的氣氛、加熱溫度、加壓力(負載)及處理時間，符號V表示真空度。符號L表示負載，符號T表示溫度。在圖28~圖34，真空度高表示壓力變低。
關於接合時的氣氛、加熱溫度及負載，例如，如圖28~圖30所示，可以在減輕壓力的狀態下施加負載之後，使溫度上升。又，如圖31、圖33及圖34所示，亦可以使增加負載的時刻與提高溫度的時刻吻合。如圖32所示，亦可以在使溫度上升之後增加負載。又，如圖31及圖32所示，亦可以使壓力的減壓時刻與提高溫度的時刻吻合。
關於溫度的上升，可以如圖28、圖29及圖33所示，使溫度階梯狀上升，亦可以如圖34所示，分兩個段階進行加熱。負載亦可以如圖30及圖33所示，階梯狀增加。
又，關於減輕壓力的時刻，可以如圖28、圖30、圖32、圖33 及圖34所示，在減壓後增加負載，亦可以如圖29及圖31所示，使減壓的時刻與增加負載的時刻吻合。此時，同時進行減壓和接合。
[其他接合製程]
作為接合方法，並不限定於上述者。例如，經由至少包含錫之電極材料作為加熱熔融材料來對半導體元件62、各向異性導電性構件20及半導體元件64進行積層。此時，在圖25所示之突出部分16b上配置有電極材料，在電極73的表面73a上配置有電極材料。
接著，在壓力1×104Pa以上且在包含甲酸蒸氣等羧酸蒸氣之氣氛中，將含錫的加熱熔融材料加熱處理至加熱熔融材料的熔點以上而使其熔融。藉此，在突出部分16b上及電極73的表面73a上，將電極材料成形為電極。接著，使半導體元件62、各向異性導電性構件20及半導體元件64靠近，在加熱熔融材料固化之後，排出羧酸蒸氣而從1×104Pa以上的壓力狀態減壓至1×102Pa以下的壓力狀態。在電極材料的溫度為100℃以上且未達熔點時排出羧酸蒸氣。減壓後替換為不含羧酸之非活性氣體氣氛。藉此，如圖26所示，半導體元件62、各向異性導電性構件20及半導體元件64被接合，藉此能夠獲得積層裝置60。另外，羧酸作為還原劑發揮作用，能夠在更低的溫度下進行接合。又，含錫的電極材料例如為含錫的焊錫材料。
又，例如經由組成物層對半導體元件62、各向異性導電 性構件20及半導體元件64進行積層。此時，在圖25所示之突出部分16b上配置有組成物層，在電極73的表面73a上配置有組成物層。然後，在非活性氣體、還原性氣體或該等的混合氣體中的任一氣體氣氛下，以溫度120~250℃進行加熱並施加負載。藉此，如圖26所示，半導體元件62、各向異性導電性構件20及半導體元件64被接合而能夠獲得積層裝置60。
另外，氣體氣氛係包含氫氣或甲酸氣體之氣體氣氛。
導體形成用組成物含有含銅粒子、有機酸及分散介質。含銅粒子具有含銅的核粒子和包覆核粒子的表面的至少一部分之有機物。有機物包含具有碳數為7以下的烴基之烷基胺。
含銅粒子例如為日本特開2016-037627的含銅粒子。另外，含銅粒子至少包含銅，但作為除了銅以外的物質，亦可以包含金、銀、鉑、錫、鎳等金屬或包含該等金屬元素之化合物、還原性化合物或有機物等。
有機酸例如為用於焊接的焊劑成分之有機羧酸等。分散介質係通常用於導電油墨、導電漿料等的製造中之有機溶劑。
關於接合氣氛，可以利用除了真空氣氛以外，亦導入氮氣、氬氣等非活性氣體或者氫、羧酸等還原性氣體或者該等非活性氣體與還原性氣體的混合氣體中的任一氣體氣氛等公知的方法。尤其，使用包含還原性氣體之氣體為較佳。關於使用該等氣體的技術，能夠適用有關焊錫的熔融接合之技術或使用了微細金屬粒子之接合技術，能夠將含有以甲酸為首的羧酸之還原性氣氛氣體或 含有氫之還原性氣氛氣體導入腔室內並進行加熱加壓接合。氣氛氣體中的羧酸的濃度為爆炸界限以下且0.002%以上為較佳。在含氫氣體的情況下，亦為爆炸界限以下且1%以上為較佳。藉由在還原性氣氛下的接合，在本發明中製造的各向異性導電構件的表面突出之銅柱表面的有機物的脫離、氧化膜的去除變得容易，該銅柱與成為接合對象之銅電極的接合得到促進。
具體而言，將接合對象導入腔室內之後，暫且對腔室內進行真空排氣，並將上述還原性的氣氛氣體導入腔室內而維持一定的壓力。此時，導入腔室內之氣體係羧酸蒸氣與載氣(氮氣等)的混合氣體，藉由氣體的導入，腔室內壓力成為1×104Pa以上。在腔室內壓力不變的狀態下進行被加熱的接合對象彼此的接合。接合對象可以在真空排氣時加熱，亦可以在導入還原性氣體之後加熱。加熱製程中的腔室內的壓力並無特別限制，亦可為藉由設為減壓條件，趨於進一步促進低溫下的導體化，同時進行氣體的導入和排氣之“流動(flow)”的狀態。藉由設為“流動”的狀態，同時進行脫離氣體等排氣來減少腔室的污染。
以下，對使用了各向異性導電性構件20(參考圖20及圖21)之半導體封裝進行說明。
(半導體封裝)
[半導體封裝的製造方法1]
例如，藉由在上述[金屬填充製程]之後，依次具有在絕緣性基材的表面搭載半導體元件並接合上述金屬M2與半導體元件的電 極之半導體元件組裝製程、用樹脂鑄模之鑄模製程及上述[基板去除製程]之製造方法，能夠製作圖35所示之半導體封裝80。
圖35係表示半導體封裝的第1例之示意性剖面圖。另外，在以下所示之圖35~圖44中，對與上述圖20~圖22所示之各向異性導電性構件20相同的結構物標註相同符號，並省略其詳細說明。
在圖35所示之半導體封裝80中，半導體元件82載置於各向異性導電性構件20的表面20a，並藉由焊錫球85與各向異性導電性構件20電連接。各向異性導電性構件20的表面20a(包含半導體元件82在內)被鑄模樹脂84包覆。
[半導體元件組裝製程]
對本發明的各向異性導電性構件組裝半導體元件時，伴隨基於加熱之組裝，但在基於包括迴焊的熱壓接之組裝及基於覆晶(flip chip)之組裝中，從實施均勻且確實的組裝的觀點考慮，可達最高溫度為220~350℃為較佳，240~320℃為更佳，260~300℃為特佳。
作為維持該等可達最高溫度的時間，從實施均勻且確實的組裝的觀點考慮，2秒~10分鐘為較佳，5秒~5分鐘為更佳，10秒~3分鐘為特佳。
又，從抑制因鋁基板與陽極氧化膜的熱膨脹率差導致在陽極氧化膜內產生之裂紋的觀點考慮，亦能夠採用在達到上述可達最高溫度之前，以所需的一定溫度實施5秒~10分鐘的熱處理、更佳為10秒~5分鐘的熱處理、特佳為20秒~3分鐘的熱處理之方 法。作為所需的一定溫度，80~200℃為較佳，100~180℃為更佳，120~160℃為特佳。
又，作為藉由打線進行組裝時的溫度，從實施確實的組裝的觀點考慮，80~300℃為較佳，90~250℃為更佳，100~200℃為特佳。作為加熱時間，2秒~10分鐘為較佳，5秒~5分鐘為更佳，10秒~3分鐘為特佳。
[半導體封裝的製造方法2]
藉由在上述[金屬填充製程]之後，依次具有藉由焊錫或銀漿或填充有填料之樹脂漿料在上述絕緣性基材的表面搭載半導體元件之元件搭載製程、用樹脂鑄模之鑄模製程、在上述鑄模樹脂上開孔而暴露元件電極和上述金屬M2之開孔製程、使上述金屬M2與半導體元件的電極電性導通之配線形成製程、形成包覆上述配線之絕緣層之絕緣層形成製程及上述[基板去除製程]之製造方法，能夠製作圖36所示之半導體封裝80。
圖36係表示半導體封裝的第2例之示意性剖面圖。
在圖36所示之半導體封裝80中，半導體元件82載置於各向異性導電性構件20的表面20a而與其電連接。各向異性導電性構件20的表面20a(包含半導體元件82在內)被鑄模樹脂84包覆。在鑄模樹脂84形成有用於形成使半導體元件82的電極與各向異性導電性構件20的導通路16電性導通之配線之孔86。設置有穿過孔86之配線87。藉由配線87，使半導體元件82的電極與各向異性導電性構件20的金屬M2電性導通。又，在鑄模樹脂84的 上表面設置有包覆配線87之絕緣層88。
<配線形成製程>
上述配線形成製程係在上述各向異性導電性構件的至少一面形成配線之製程。
其中，關於形成上述配線的方法，例如，可舉出實施電解電鍍處理、無電解電鍍處理、取代電鍍處理等各種電鍍處理；濺射處理；蒸鍍處理；等之方法。其中，從耐熱性高的觀點考慮，形成僅由金屬構成的層為較佳，從厚膜、形成均勻及高密接性的觀點考慮，藉由電鍍處理形成層為特佳。上述電鍍處理為對非導電性物質(複合材料)的電鍍處理，因此使用在設置被稱為晶種層的還原金屬層之後，利用該金屬層來形成厚金屬層的方法為較佳。
上述晶種層藉由濺射處理來形成為較佳。又，在上述晶種層的形成中，可以利用無電解電鍍，作為電鍍液，例如使用由金屬鹽、還原劑等主成分和例如pH調整劑、緩衝劑、錯合劑、促進劑、穩定劑及改良劑等輔助成分構成之溶液為較佳。
另外，作為電鍍液，能夠適當使用SE-650‧666‧680、SEK-670‧797、SFK-63(均為JAPAN KANIGEN CO.,LTD.製)、MELPLATE NI-4128、ENPLATE NI-433、ENPLATE NI-411(均為Meltex Inc.社製)等市售品。
又，作為上述配線的材料，使用銅時，能夠使用將硫酸、硫酸銅、鹽酸、聚乙二醇及界面活性劑為主成分並添加有其他各種添加劑之各種電解液。
根據半導體元件等的組裝的設計，用公知的方法在如此形成的配線上形成圖案。又，在實際上要組裝半導體元件等的部位，能夠再次設置包含焊錫之金屬，並藉由熱壓接、覆晶或打線等適當加工成易於連接的狀態。
作為合適的金屬，焊錫或金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎂(Mg)、鎳(Ni)等金屬材料為較佳，從藉由加熱組裝半導體元件等的觀點考慮，並從連接可靠性的觀點考慮，經由焊錫或Ni設置Au或Ag的方法為較佳。
具體而言，作為在形成有圖案之銅(Cu)配線上經由鎳(Ni)來形成金(Au)的方法，可舉出實施Ni底鍍(strike)之後實施Au電鍍的方法。
其中，Ni底鍍以Cu配線的表面氧化層的去除和Au層密接性確保為目的來實施。
又，在Ni底鍍中，可以使用通常的Ni/鹽酸混合液，亦可以使用NIPS-100(Hitachi Chemical Co.,Ltd.製)等市售品。
另一方面，Au電鍍以在實施Ni底鍍之後提高打線或焊錫的潤濕性為目的來實施。又，Au電鍍在無電解電鍍中生成為較佳，能夠使用HGS-5400(Hitachi Chemical Co.,Ltd.製)、MICROFAB Au系列、GALVANOMEISTER GB系列、Precious IG系列(均為Tanaka Kikinzoku Kogyo K.K.製)等市售的處理液。
另外，作為用上述配線連接本發明的各向異性導電性構件與半導體元件等之態樣，例如，亦可舉出基於C4(Controlled Collapse Chip Connection：可控熔塌晶片連接)凸塊、焊錫球及Cu柱等之覆晶連接、以及使用了導電粒子排列型的各向異性導電膜(ACF)之連接等，但本發明的態樣並不限定於該等。
[同軸結構]
另外，例如，如圖43及圖44所示，亦能夠配置將上述配線在訊號電流所流經的複數個線狀導體120的周圍，隔著規定間隔與接地配線123連接之複數個線狀導體120。該結構由於是與同軸線路相同的結構，因此能夠發揮屏蔽(shield)效果。又，在相鄰配置且不同的訊號電流所流經的複數個線狀導體120之間，配置有與接地配線123連接的複數個線狀導體120。因此，能夠減少在相鄰配置之不同的訊號電流所流經的複數個線狀導體120之間產生之電耦合(電容耦合)，並能夠抑制訊號電流所流經的複數個線狀導體120本身成為雜訊源。在圖43中，訊號電流所流經的複數個線狀導體120形成於絕緣性基材121並彼此電絕緣，且與訊號配線122電連接。訊號配線122及接地配線123與分別藉由絕緣層124電絕緣的配線層125電連接。
<絕緣層形成製程>
上述絕緣層形成製程係形成上述絕緣層之製程。
作為形成上述絕緣層的方法，並無特別限定，將後述樹脂用作上述絕緣層時，例如，可舉出用貼合裝置在上述各向異性導電性構件上積層的方法、用旋塗裝置在上述各向異性導電性構件上塗佈之方法、用覆晶接合裝置將上述各向異性導電性構件與上述半導 體元件接合的同時形成絕緣層的方法等。
(絕緣層)
作為絕緣層的材料，只要為絕緣性高的材料，則並無特別限定，作為其具體例，例如可舉出空氣、玻璃、氧化鋁等無機絕緣體、樹脂等有機絕緣體等，可以將該等單獨使用一種，亦可以併用兩種以上。該等中，從廉價且導熱率高的理由考慮，使用樹脂為較佳。
上述樹脂的材質係熱硬化性樹脂為較佳。作為上述熱硬化性樹脂，選自包括環氧樹脂、改性環氧樹脂、聚矽氧樹脂、改性聚矽氧樹脂、丙烯酸樹脂、胺酯樹脂及聚醯亞胺樹脂的群組中之至少一種為較佳，環氧樹脂、改性環氧樹脂、聚矽氧樹脂、改性聚矽氧樹脂為更佳。
又，作為上述樹脂，使用耐熱性、耐候性、耐光性優異之樹脂為較佳。
又，為了使上述樹脂具有規定功能，亦能夠混合選自包括填料、擴散劑、顏料、螢光物質、反射性物質、紫外線吸收劑及抗氧化劑中的群組中之至少一種。
又，作為上述樹脂，亦能夠使用接著性組成物，例如可舉出通稱為底膠(underfill)材料(液體)、NCP(Non Conductive Paste：非導電膠)(漿料狀)、NCF(Non Conductive Film：非導電膜)(膜狀)之半導體用的接著劑，亦能夠使用乾膜抗蝕劑等。
進而，作為上述絕緣層，亦能夠使用作為上述配線記載之導電粒子排列型的各向異性導電膜(ACF)。
然而，在本發明中，作為上述絕緣層的態樣，並不限定於上述者。
<開孔製程>
開孔製程可考慮雷射加工、鑽孔加工、乾式蝕刻等物理方法及基於濕式蝕刻的化學方法，但並不限定於該等方法。
[半導體封裝的製造方法3]
藉由依次具有上述半導體封裝的製造方法1及半導體封裝的製造方法2中記載之上述金屬填充製程和上述半導體元件組裝製程或在半導體元件搭載製程之間在各向異性導電性構件的表面形成遮罩層之遮罩層形成製程、去除填充至上述陽極氧化膜之上述金屬M2、金屬M1之填充金屬去除製程及去除上述遮罩層之遮罩層去除製程之製造方法，能夠製作圖37所示之半導體封裝80。
圖37係表示半導體封裝的第3例之示意性剖面圖。
圖37所示之半導體封裝80與圖35所示之半導體封裝80相比，各向異性導電性構件20的結構不同，除此以外為相同的結構。在各向異性導電性構件20中，在藉由填充金屬去除製程去除了金屬M2、金屬M1的部分填充有樹脂83。藉由設置於未被去除的導通路16的焊錫球85，各向異性導電性構件20與半導體元件82電連接。
[半導體封裝的製造方法4]
藉由依次具有上述半導體封裝的製造方法1及半導體封裝2中記載之上述金屬填充製程和上述半導體元件組裝製程或在半導 體元件搭載製程之間在上述各向異性導電性構件的表面形成遮罩層之遮罩層形成製程、去除上述各向異性導電性構件的一部分之各向異性導電性構件去除製程、在上述各向異性導電性構件的一部分被去除之部分填充樹脂之樹脂填充製程、去除上述遮罩層之遮罩層去除製程之製造方法，能夠製作圖38所示之半導體封裝80。
圖38係表示半導體封裝的第4例之示意性剖面圖。
圖38所示之半導體封裝80與圖35所示之半導體封裝80相比，各向異性導電性構件20的結構不同，除此以外為相同的結構。在各向異性導電性構件20中，在藉由各向異性導電性構件去除製程被去除的部分藉由樹脂填充製程填充有樹脂99。藉由設置於未被去除的導通路16的焊錫球85，各向異性導電性構件20與半導體元件82電連接。
<遮罩層形成製程>
上述遮罩層形成製程係在上述[金屬填充製程]之後，在絕緣性基材的表面形成具有規定開口圖案(開口部)之遮罩層之製程。
關於上述遮罩層，例如，能夠藉由如下方法形成：在上述絕緣性基材的表面形成圖像記錄層之後，藉由曝光或加熱對上述圖像記錄層賦予能量而顯影成規定開口圖案之方法等。其中，形成上述圖像記錄層之材料並無特別限定，能夠使用形成以往公知的感光層(光阻層)或感熱層之材料，根據需要，亦可以含有紅外線吸收劑等添加劑。
<遮罩層去除製程>
上述遮罩層去除製程係去除上述遮罩層之製程。
其中，去除上述遮罩層之方法並無特別限定，例如可舉出使用溶解上述遮罩層且不溶解上述鋁基板及上述陽極氧化膜之液體來溶解並去除上述遮罩層的方法。作為該種液體，例如在上述遮罩層上使用感光層及感熱層時，可舉出公知的顯影液。
<填充金屬去除製程>
上述填充金屬去除製程係去除構成在上述遮罩層的開口部的下部存在之各向異性導電性構件中的導通路16之金屬M2、金屬M1之製程。其中，去除上述金屬M2、金屬M1的方法並無特別限定，例如可舉出使用過氧化氫水或酸性水溶液、或者該等的混合液來溶解金屬M2、金屬M1的方法等。
<各向異性導電性構件去除製程>
上述各向異性導電性構件去除製程係去除在上述遮罩層的開口部的下部存在之各向異性導電性構件之製程。
其中，去除上述各向異性導電性構件的方法並無特別限定，例如可舉出使用鹼蝕刻水溶液或酸性水溶液來溶解各向異性導電性構件的陽極氧化膜的方法等。
<水洗處理>
在結束上述各處理的製程之後，進行水洗為較佳。水洗中能夠使用純水、井水及自來水等。可以使用夾持(nipping)裝置，以防止將處理液帶入下一製程。
[半導體封裝的製造方法5]
藉由在上述[基板去除製程]之後，具有在所暴露的各向異性導電性構件的表面形成至少1層以上的配線層之配線層形成製程之製造方法，能夠製作圖39所示之半導體封裝80。
圖39係表示半導體封裝的第5例之示意性剖面圖。
圖39所示之半導體封裝80與圖35所示之半導體封裝80相比，在各向異性導電性構件20的背面20b設置有配線基板90這一點不同，除此以外為相同的結構。
關於配線基板90，在具有電絕緣性之絕緣性基材92上設置有配線層94。配線層94的一側與各向異性導電性構件20的導通路16電連接，另一側與焊錫球95電連接。藉此，能夠將訊號等從半導體元件82提取到半導體封裝80的外部。又，能夠從半導體封裝80的外部向半導體元件82提供訊號、電壓或電流等。
[半導體封裝的製造方法6]
藉由在上述[半導體封裝的製造方法5]的配線層形成製程之後，具有至少進行1次以上搭載有上述半導體封裝和半導體元件之封裝基板的接合之製程之製造方法，如圖40所示能夠製作積層了半導體封裝基板之PoP(Package on Package：層疊封裝)基板61。
圖40係表示積層了半導體封裝基板之結構之示意性剖面圖。
圖40所示之PoP基板61中積層有半導體封裝基板80a和半導體封裝基板80b，並藉由焊錫球108電連接。在半導體封裝基板80a中，在各向異性導電性構件20的表面20a設置有配線98。在 絕緣層97例如設置有2個配線98。各配線98藉由焊錫球85與1個半導體元件82電連接。配線98及1個半導體元件82被鑄模樹脂84包覆。
又，在各向異性導電性構件20的背面20b設置有配線層100。在配線層100中，在絕緣性基材101設置有2個配線102。各配線102分別經由各向異性導電性構件20的導通路16與焊錫球108電連接。
在半導體封裝基板80b中，例如在基板104的兩側設置有電極105，在中央部設置有2個電極106。中央部的各電極106分別經由焊錫球85與半導體元件82電連接。基板104的兩側的電極105分別經由焊錫球108與半導體封裝基板80a的配線102電連接。
[半導體封裝的製造方法7]
藉由在上述[半導體封裝的製造方法2]中記載之絕緣層形成製程之後，具有為了暴露位於上述絕緣層之下之上述配線而在絕緣層開孔之製程之製造方法，能夠製作圖41所示之半導體封裝80。如此，能夠製作內置組件基板。
圖41係表示半導體封裝的第6例之示意性剖面圖。
圖41所示之半導體封裝80與圖36所示之半導體封裝80相比，在在絕緣層88設置有暴露配線87之孔89這一點不同，除此以外為相同的結構。
另外，本發明並不限於上述實施形態，作為組裝形態，例 如可舉出SoC(System on a chip：單晶片系統)、SiP(System in Package：封裝體系)、PoP(Package on Package：層疊封裝)、PiP(Polysilicon Insulater Polysilicon：多晶矽絕緣體多晶矽)、CSP(Chip Scale Package：晶片級封裝)、TSV(Through Silicon Via：矽穿孔)等。
更詳細而言，例如，本發明的各向異性導電性構件不僅用於半導體元件單體的數據訊號及電源的連接，亦能夠用作接地部及導熱部。
又，本發明的各向異性導電性構件不僅用於2個以上的半導體元件之間的數據訊號或電源的連接，亦能夠用作接地部及導熱部。作為該種態樣，例如可舉出在以下例子中將本發明的各向異性導電性構件用作中介層者。
‧三維SoC的邏輯裝置(例如，均質基板(在中介層上積層有複數層FPGA(Field Programmable Gate Array：現場可程式閘陣列)者)、非均質基板(在中介層上積層有數字裝置、類比裝置、RF裝置、MEMS及記憶體者)等)
‧組合有邏輯和記憶體之三維SiP(Wide I/O：加寬輸入/輸出)(例如，在中介層之上或上下積層有CPU和DRAM者、在中介層之上或上下積層有GPU和DRAM者、在中介層之上或上下積層有ASIC/FPGA和WideI/O記憶體者、在中介層之上或上下積層有APE和加寬輸入/輸出記憶體者等)
‧組合有SoC和DRAM之2.5維非均質基板
又，如圖42所示，本發明的各向異性導電性構件亦能夠用於半導體封裝80與印刷配線基板110的電連接。印刷配線基板110設置於半導體封裝80的各向異性導電性構件20的背面20b。在印刷配線基板110上，例如在由樹脂構成之絕緣性基材112設置有配線層114。配線層114與各向異性導電性構件20的背面20b的導通路16電連接。
又，本發明的各向異性導電性構件亦能夠用於2個以上的半導體封裝彼此的連接(PoP；Package on Package：層疊封裝)，作為此時的態樣，例如可舉出本發明的各向異性導電性構件經由規定的配線與配置於其上下面側之2個半導體封裝連接之態樣。
又，本發明的各向異性導電性構件亦能夠用於藉由將2個以上的半導體元件層疊在基板上之態樣或平置在基板上之態樣來進行封裝之多晶片封裝，作為此時的態樣，例如可舉出在本發明的各向異性導電性構件上積層2個半導體元件並藉由規定的配線連接之態樣。
(電子裝置)
以下，對使用了各向異性導電性構件之電子裝置進行說明。電子裝置係積層裝置的一種。
圖45係表示使用了本發明的實施形態的各向異性導電性構件之電子裝置的第1例之示意圖，圖46係表示使用了本發明的實施形態的各向異性導電性構件之電子裝置的第2例之示意圖。
亦可以設為如圖45所示之電子裝置130用中介層137和各向 異性導電性構件20將半導體元件134、半導體元件136及半導體元件138沿積層方向Ds積層並接合且電連接之結構。
又，亦可以為如圖46所示之電子裝置130作為光學感測器發揮功能者。在圖46所示之電子裝置130中，經由各向異性導電性構件20沿積層方向Ds對半導體元件140和感測器晶片142進行積層。又，感測器晶片142上設置有透鏡144。
半導體元件140係形成有邏輯電路者，只要能夠處理在感測器晶片142獲得之訊號，則其結構並無特別限定。
感測器晶片142係具有檢測光之光感測器者。光感測器只要能夠檢測光，則並無特別限定，例如可使用CCD(Charge Coupled Device：電荷耦合裝置)影像感測器或CMOS(Complementary Metal Oxide Semiconductor：互補式金氧半導體)影像感測器。
透鏡144只要能夠將光聚集在感測器晶片142上，則其結構並無特別限定，例如可使用被稱為微透鏡者。
另外，上述半導體元件134、半導體元件136及半導體元件138具有元件區域(未圖示)。
元件區域係形成有用於發揮作為電子元件的功能之電容器、電阻及線圈等各種元件構成電路等之區域。關於元件區域，例如存在形成有快閃記憶體等記憶體電路、微處理器及FPGA(field-programmable gate array：現場可程式閘陣列)等之類的邏輯電路之區域、形成有無線標籤(wireless tag)等通信模組及配線之區域。除此以外，在元件區域亦可以形成有發信電路或MEMS(Micro Electro Mechanical Systems：微機電系統)。MEMS例如為感測器、致動器及天線等。感測器例如包括加速度、音及光等的各種感測器。
如上所述，在元件區域中形成有元件構成電路等，在半導體元件中例如設置有再配線層(未圖示)。
在積層裝置中，例如能夠設為具有邏輯電路之半導體元件和具有記憶體電路之半導體元件的組合。又，可以將半導體元件設為全部具有記憶體電路者，又，亦可以設為全部具有邏輯電路者。又，作為電子裝置130中的半導體元件的組合，可以為感測器、致動器及天線等與記憶體電路和邏輯電路的組合，係根據電子裝置130的用途等而適當確定者。
[半導體元件]
半導體元件係用於上述半導體封裝及電子裝置者。作為半導體元件，並無特別限定，除了上述者以外，例如可舉出邏輯LSI(Large Scale Integration：大型積體電路)(例如，ASIC(Application Specific Integrated Circuit：特殊應用積體電路)、FPGA(Field Programmable Gate Array：現場可程式閘陣列)、ASSP(Application Specific Standard Product：應用特定標準產品)等)、微處理器(例如，CPU(Central Processing Unit：中央處理單元)、GPU(Graphics Processing Unit：圖形處理單元)等)、記憶體(例如，DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)、HMC(Hybrid Memory Cube：混合記憶體立方體)、MRAM (MagneticRAM：磁記憶體)和PCM(Phase-Change Memory：相變化記憶體)、ReRAM(Resistive RAM：可變電阻式記憶體)、FeRAM(Ferroelectric RAM：鐵電式隨機存取記憶體)、快閃記憶體(NAND(Not AND)快閃)等)、LED(Light Emitting Diode：發光二極體)、(例如，可攜式終端的微快閃、車載用、投影儀光源、LCD背光、一般照明等)、功率裝置、類比IC(Integrated Circuit：積體電路)、(例如，DC(Direct Current：直流電)-DC(Direct Current：直流電)轉換器、絕緣閘雙極電晶體(IGBT)等)、MEMS(Micro Electro Mechanical Systems：微機電系統)(例如，加速度感測器、壓力感測器、振子、陀螺儀感測器等)、無線(例如，GPS(Global Positioning System：全球定位系統)、FM(Frequency Modulation：調頻)、NFC(Near field communication：近場通訊)、RFEM(RF Expansion Module：射頻擴展模組)、MMIC(Monolithic Microwave Integrated Circuit：單晶微波積體電路)、WLAN(Wireless Local Area Network：無線局域網路)等)、離散元件、BSI(Back Side Illumination：背部照明)、CIS(Contact Image Sensor：接觸式影像感測器)、相機模組、CMOS(Complementary Metal Oxide Semiconductor：互補式金氧半導體)、被動裝置、SAW(Surface Acoustic Wave：表面聲波)濾波器、RF(Radio Frequency：射頻)濾波器、RFIPD(Radio Frequency Integrated Passive Devices：射頻整合式被動元件)、BB(Broadband：寬頻)等。
半導體元件例如為自成一件者，係以半導體元件單體發揮電 路或感測器等特定功能者。
作為電子裝置，並不限定於對1個半導體元件接合複數個半導體元件之形態亦即1對複數個形態，亦可以為接合複數個半導體元件與複數個半導體元件之形態亦即複數對複數個形態。
圖47係表示使用了本發明的實施形態的各向異性導電性構件之電子裝置的第3例之示意圖，圖48係表示使用了本發明的實施形態的各向異性導電性構件之電子裝置的第4例之示意圖，圖49係表示使用了本發明的實施形態的各向異性導電性構件之電子裝置的第5例之示意圖，圖50係表示使用了本發明的實施形態的各向異性導電性構件之電子裝置的第6例之示意圖。
作為1對複數個形態，如圖47所示，例如可例示用各向異性導電性構件20對1個半導體元件134接合半導體元件136和半導體元件138且電連接之形態的電子裝置130a。半導體元件134亦可以為具有中介層功能者。
又，例如，能夠在具有中介層功能之裝置上積層具有邏輯電路之邏輯晶片及記憶體晶片等複數個裝置。又，此時，即使各裝置的電極尺分別不同，亦能夠接合。
在圖48所示之電子裝置130b中，電極148的大小並不相同，大小不同者混在，但用各向異性導電性構件20對1個半導體元件134接合半導體元件136和半導體元件138且電連接。進而，用各向異性導電性構件20將半導體元件136與半導體元件146接合且電連接。將半導體元件147橫跨半導體元件136和半導體元件138 而用各向異性導電性構件20進行接合且電連接。
又，如圖49所示之電子裝置130c，用各向異性導電性構件20對1個半導體元件134接合半導體元件136和半導體元件138且電連接。進而，亦能夠設為用各向異性導電性構件20將半導體元件146和半導體元件147與半導體元件136接合，用各向異性導電性構件20將半導體元件151與半導體元件138接合且電連接之結構。
在如上述結構的情況下，藉由在包含光波導(optical waveguide)之裝置表面積層VCSEL(Vertical Cavity Surface Emitting Laser：垂直共振腔表面發光雷射)等發光元件及CMOS(Complementary Metal Oxide Semiconductor：互補式金氧半導體)影像感測器等受光元件，亦能夠應對假設高頻之矽光子學。
例如，如圖50所示之電子裝置130d，用各向異性導電性構件20對1個半導體元件134接合半導體元件136和半導體元件138且電連接。進而，用各向異性導電性構件20將半導體元件146和半導體元件147與半導體元件136接合，用各向異性導電性構件20將半導體元件151與半導體元件138接合且電連接。在半導體元件134設置有光波導153。在半導體元件138設置有發光元件155，在半導體元件136設置有受光元件156。從半導體元件138的發光元件155輸出的光Lo通過半導體元件134的光波導153，並作為射出光Ld而射出至半導體元件136的受光元件156。藉此，能夠應對上述矽光學。
另外，在各向異性導電性構件20中，在相當於光Lo及射出光Ld的光路之位置形成有孔152。
本發明係基本上如以上構成者。以上，對本發明的陽極氧化處理方法及各向異性導電性構件的製造方法進行了詳細說明，但本發明並不限定於上述實施形態，在不脫離本發明的主旨的範圍內，當然可以進行各種改良或變更。
[實施例]
以下，舉出實施例來對本發明的特徵進行更具體說明。以下實施例所示之材料、試劑、物質量及其比例以及操作等能夠在不脫離本發明的主旨的範圍內進行適當變更。因此，本發明的範圍並不限定於以下實施例。
在本實施例中，製作了實施例1~實施例5的各向異性導電性構件及比較例1~比較例4的各向異性導電性構件。針對實施例1~實施例5的各向異性導電性構件及比較例1~比較例4的各向異性導電性構件，評價了異常部頻度、上下孔徑、缺陷頻度及接合。將異常部頻度、上下孔徑、缺陷頻度及接合的評價結果示於下述表2。
以下，對異常部頻度、上下孔徑、缺陷頻度及接合的各評價項目進行說明。
對異常部頻度的評價進行說明。
<異常部頻度的評價>
在藉由陽極氧化處理獲得之陽極氧化膜的表面照射光，用光 學顯微鏡進行觀察並試圖發現反射點。然後，計數反射點，並求出了每單位面積的反射點。將反射點的每單位面積的數量評價為異常部頻度。
對上下孔徑的評價進行說明。
<上下孔徑的評價>
對所製造的各向異性導電性構件切出10個剖面，並獲得了各剖面的FE-SEM(Field Emission Scanning Electron Microscope：場發射掃描電子顯微鏡)圖像。根據10個剖面的FE-SEM圖像測定各微孔的表面及底部的直徑，並求出了微孔的表面及底部的直徑的平均值。將該平均值作為微孔的表面及底部的直徑。
另外，利用聚焦離子束(Focused Ion Beam：FIB)進行切削加工來獲得剖面。
對缺陷頻度的評價進行說明。
<缺陷頻度的評價>
研磨所製造的各向異性導電性構件的一面之後，用光學顯微鏡觀察研磨面，試圖發現缺陷。然後，計數缺陷，並求出每單位面積的缺陷數，以下述表1所示之評價基準評價了缺陷頻度。在評價中，需要滿足直徑20~50μm的評價基準和直徑超過50μm的評價基準兩者。例如，將評價AA設為直徑20~50μm滿足0.001~0.1且未檢測出直徑超過50μm者。
另外，如下實施了上述一面研磨。首先，用Q-chuck(註冊商標)(MARUISHI SANGYO CO.,LTD.製)對4英吋晶圓貼附所製造 的各向異性導電性構件，用Material Automation(Thailand)Co.,Ltd.製研磨裝置將各向異性導電性構件研磨至算術平均粗糙度(JIS(日本工業標準)B0601：2001)成為0.02μm。研磨中使用了包含氧化鋁之磨粒。
Figure 109101275-A0305-02-0085-1
對接合的評價進行說明。
<接合的評價>
準備了能夠評價菊鍊之TEG晶片(Test Element Group chip：測試元件組晶片)。將TEG晶片設為具有1000個菊鍊者。
將各向異性導電性構件在2個TEG晶片上積層，並設置於晶圓接合機(wafer bonder)的腔室內。暫且將腔室內設為10-3Pa的真空之後，將含有5%氫之氮氣氣體導入腔室內並將腔室內的壓力穩定在5KPa。之後，在壓力20MPa、溫度200℃的條件下進行加壓加熱，保持30分鐘來進行了接合。
接合按以下所示之評價基準進行了評價。
評價基準
A：在接合品的1000個菊鍊中，全部相連。
B：在接合品的1000個菊鍊中，相連75%以上且未達100%。
C：在接合品的1000個菊鍊中，相連50%以上且未達75%。
D：在接合品的1000個菊鍊中，相連25%以上且未達50%。
以下，對實施例1~實施例5及比較例1~比較例4進行說明。
(實施例1)
對實施例1的各向異性導電性構件進行說明。
[各向異性導電性構件]
<鋁基板>
使用了純度99.999質量%的鋁基板。
<電解研磨處理>
用以下組成的電解研磨液，在電壓25V、液體溫度65℃、液體流速3.0m/分鐘的條件下，對上述鋁基板實施了電解研磨處理。另外，將電解處理的處理面積設為0.12m2。
陰極設為碳電極，電源使用了GP0110-30R(TAKASAGO LTD.製)。又，用渦流式流量監測器FLM22-10PCW(AS ONE Corporation製)測量了電解液的流速。
(電解研磨液組成)
‧85質量%磷酸(FUJIFILM Wako Pure Chemical Corporation製試劑) 660mL
‧純水 160mL
‧硫酸 150mL
‧乙二醇 30mL
<陽極氧化處理製程>
接著，在以下所示之陽極氧化處理條件下，對電解研磨處理後的鋁基板實施了陽極氧化處理。
(電解液)
草酸10%水溶液、液體溫度15℃。對電解液實施了液體攪拌。
(陽極氧化處理條件)
實施了2次陽極氧化處理。
在第1次初始陽極氧化處理中，在進行恆壓控制至成為電壓40V的恆壓的狀態下，實施了60分鐘的陽極氧化處理。
在第2次陽極氧化處理中，用可程式直流電源進行以下所示之電壓控制，藉此實施了陽極氧化處理。將電流增加期間設為6分鐘。將電流維持期間設為400分鐘。電流維持期間為400分鐘的情況下，電流密度為72A/m2。
關於電壓控制，在電壓20V保持4分鐘、在電壓30V保持1.5分鐘、在電壓35V保持0.5分鐘，最終階段性增加至電壓40V。
<阻擋層去除製程>
接著，以與上述陽極氧化處理相同的處理液及處理條件，一邊將電壓以電壓降下速度0.2V/sec從40V連續下降到0V，一邊實施了電解處理(電解去除處理)。
之後，實施在5質量%磷酸浸漬30℃、30分鐘之蝕刻處理(蝕刻去除處理)，去除在陽極氧化膜的微孔的底部存在之阻擋層，並經由微孔暴露鋁基板。
存在於陽極氧化膜之微孔的密度為約1億個/mm2。另外，利用日本特開2008-270158號公報的[0168]及[0169]段中記載之方法測定並算出了微孔的密度。
又，存在於陽極氧化膜之微孔的規則度為92%。另外，藉由FE-SEM拍攝表面照片(倍率20000倍)，並利用日本特開2008-270158號公報的[0024]~[0027]段中記載之方法測定並算出了規則度。
<金屬填充製程>
接著，將鋁基板作為陰極，將鉑作為正極來實施了電解電鍍處理。
具體而言，藉由使用以下所示之組成的銅電鍍液來實施恆電流電解，製作了在微孔的內部填充有銅之各向異性導電性構件。
其中，關於恆電流電解，利用YAMAMOTO-MS CO.,LTD.製的電鍍裝置，用HOKUTO DENKO CORPORATION.製的電源(HZ-3000)，在電鍍液中進行循環伏安法確認析出電位之後，在以下所示之條件下實施了處理。
(銅電鍍液組成及條件)
‧硫酸銅 100g/L
‧硫酸 50g/L
‧鹽酸 15g/L
‧溫度 25℃
‧電流密度 10A/dm2
<基板去除製程>
接著，藉由在20質量%氯化汞水溶液(升汞)中以20℃浸漬3小時來溶解並去除鋁基板，藉此製作了各向異性導電性構件。
<突出製程>
將基板去除製程後的各向異性導電性構件浸漬於氫氧化鈉水溶液(濃度：5質量%、液體溫度：20℃)，並調整浸漬時間至突出部分的高度成為300nm來選擇性溶解鋁的陽極氧化膜的表面，接著進行水洗，乾燥來使導通路亦即銅圓柱突出。
同樣地，在鋁的陽極氧化膜的背面，亦使導通路亦即銅圓柱突出，以使突出部分的高度成為300nm。
(實施例2)
相較於實施例1，實施例2的第2次陽極氧化處理不同，除此以外，將實施例2設為與實施例1相同。
實施例2在第2次陽極氧化處理時進行了電流控制。在第2次陽極氧化處理中，用可程式直流電源，以所設定的增加速度使電流上升。增加處理期間經過後，在電流維持期間維持了增加處理期間的最大電流值。
在實施例2中，將第2次陽極氧化處理中的電流增加量設為0.2(A/(m2．秒))，將電流增加期間設為8分鐘，將電流維持時間設為300分鐘。在電流維持時間為300分鐘的情況下，電流密度為96A/m2。
(實施例3)
相較於實施例2，實施例3在第2次陽極氧化處理中的電流增加量為0.15(A/(m2．秒))、電流維持時間為400分鐘這兩點不同，除此以外，設為與實施例2相同。在電流維持時間為400分鐘的情況下，電流密度為72A/m2。
(實施例4)
相較於實施例1，實施例4在電流增加量的控制方法中使用不鏽鋼板、將第2次陽極氧化處理中電流增加期間設為7分鐘、電流維持時間為350分鐘這三點不同，除此以外，設為與實施例1相同。在電流維持時間為350分鐘的情況下，電流密度為84A/m2。
在實施例4中，在第2次陽極氧化處理時，使用了與陽極氧化處理對象亦即鋁基板電性並聯連接之不鏽鋼板，而不是實施例1的電壓控制。不鏽鋼板具有與鋁基板的處理面積相同的面積，厚度設為0.2mm。在實施例4中，進行恆壓控制來使成為電壓40V的恆壓。
另外，在表2中，將不鏽鋼板標註為SUS(Steel Use Stainless：不鏽鋼)板。
(實施例5)
相較於實施例4，實施例5在使用Ti板來代替不鏽鋼板這一點不同，除此以外，設為與實施例4相同。Ti板具有與鋁基板的處理面積相同的面積，厚度設為0.2mm。
(比較例1)
相較於實施例1，比較例1在陽極氧化處理時進行恆壓控制至 成為電壓40V的恆壓，但在電流增加期間不進行電壓控制、電流維持時間為300分鐘且電流密度為96A/m2這兩點不同，除此以外，設為與實施例1相同。
在比較例1中，在電流增加期間一欄中標註為“無”。在比較例1中，雖無電流增加期間，但電壓達到40V所需的時間為1秒。
(比較例2)
相較於實施例2，比較例2在第2次陽極氧化處理中的電流增加量為1.0(A/(m2．秒))且電流增加期間為1.6分鐘這一點不同，除此以外，設為與實施例2相同。
(比較例3)
相較於實施例2，比較例3在第2次陽極氧化處理中的電流增加量為0.15(A/(m2．秒))且電流增加期間為12分鐘這一點不同，除此以外，設為與實施例2相同。
(比較例4)
相較於實施例1，在比較例4在電流增加期間為12分鐘這一點不同，除此以外，設為與實施例1相同。
Figure 109101275-A0305-02-0092-2
表2所示，相較於比較例1~比較例4，實施例1~實施例5在異常部頻度、缺陷頻度及接合上獲得了良好的結果。
在比較例1中，由於未控制電流增加量，因此異常部頻度高，且缺陷頻度亦差，進而接合亦不佳。
在比較例2中，電流增加量超過每秒0.2安培每平方公尺，異常部頻度高，且缺陷頻度亦差，進而接合亦不佳。
在比較例3及比較例4中，由於電流增加期間長，因此異常部頻度高，且缺陷頻度亦差，進而接合亦不佳。又，表面側的微孔的直徑變大。
根據實施例2和實施例3，關於異常部頻度及缺陷頻度，電流增加量更接近每秒0.2安培每平方公尺時獲得了的良好的結果。
根據實施例4和實施例5，設置導電性負載構件時，關於異常 部頻度、缺陷頻度及接合，Ti板比不鏽鋼獲得了更良好的結果。

Claims (7)

  1. 一種陽極氧化處理方法，其對閥金屬板的表面實施複數次陽極氧化處理且在該閥金屬板的該表面形成具有存在於該閥金屬板的厚度方向上之微孔和存在於該微孔的底部之阻擋層之陽極氧化膜，在該複數次陽極氧化處理中，第2次以後的陽極氧化處理製程的電流增加期間和電流維持期間為連續，電流增加期間係電流增加量超過每秒0安培每平方公尺且每秒0.2安培每平方公尺以下，並且10分鐘以下的期間，在該電流維持期間，電流維持固定值，該固定值係該電流增加期間的最大電流值以下，在該電流增加期間，階段性增加對該閥金屬板施加的電壓。
  2. 如請求項1所述之陽極氧化處理方法，其中與該閥金屬板對向而配置有相對電極，導電性負載構件與該閥金屬板電性並聯連接。
  3. 如請求項1或2所述之陽極氧化處理方法，其中在該複數次陽極氧化處理中，第1次陽極氧化處理製程在恆壓下實施。
  4. 如請求項1或2所述之陽極氧化處理方法，其中該閥金屬板係鋁基板。
  5. 如請求項3所述之陽極氧化處理方法，其中該閥金屬板係鋁基板。
  6. 一種各向異性導電性構件的製造方法，其具有：針對藉由如請求項1至5中任一項所述之陽極氧化處理方法獲得之具有微孔之陽極氧化膜，在將導電性材料填充於該陽極氧化膜的該微孔中之製程。
  7. 如請求項6所述之各向異性導電性構件的製造方法，其具有：在將導電性材料填充於該陽極氧化膜的該微孔中之製程之前，從該陽極氧化膜去除閥金屬板之製程；及貫穿存在於該閥金屬板被去除之陽極氧化膜之微孔之製程。
TW109101275A 2019-02-15 2020-01-15 陽極氧化處理方法及各向異性導電性構件的製造方法 TWI829851B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019025182 2019-02-15
JP2019-025182 2019-02-15

Publications (2)

Publication Number Publication Date
TW202041722A TW202041722A (zh) 2020-11-16
TWI829851B true TWI829851B (zh) 2024-01-21

Family

ID=72045543

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109101275A TWI829851B (zh) 2019-02-15 2020-01-15 陽極氧化處理方法及各向異性導電性構件的製造方法

Country Status (5)

Country Link
US (1) US20210363653A1 (zh)
JP (1) JP7100166B2 (zh)
CN (1) CN113423872B (zh)
TW (1) TWI829851B (zh)
WO (1) WO2020166240A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6558649B2 (ja) * 2017-08-23 2019-08-14 株式会社アルバック 表面処理方法及び表面処理装置
KR102608888B1 (ko) * 2019-06-04 2023-12-01 (주)포인트엔지니어링 전기접속용 양극산화막 및 광소자 디스플레이 및 광소자 디스플레이 제조 방법
JP7220796B2 (ja) * 2019-08-16 2023-02-10 富士フイルム株式会社 構造体の製造方法
US11317538B2 (en) * 2020-07-30 2022-04-26 Google Llc Reinforced graphite heat-spreader for a housing surface of an electronic device
CN116783331A (zh) * 2020-12-22 2023-09-19 富士胶片株式会社 金属填充微细结构体及金属填充微细结构体的制造方法
CN113209833B (zh) * 2021-04-25 2022-03-18 湖南万脉医疗科技有限公司 一种耐腐蚀混合基质分子筛膜及其制备方法
CN114369402B (zh) * 2021-12-18 2022-10-11 佛山市顺德区固得丽涂料有限公司 一种铝合金涂层材料
CN114290609B (zh) * 2021-12-30 2022-11-29 广东富盛达智能科技有限公司 一种高强度耐磨铝质手机中框及其加工工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5433573B2 (zh) * 1975-08-14 1979-10-22
JP5433573B2 (ja) 2007-07-19 2014-03-05 イステイチユート・デイ・リチエルケ・デイ・ビオロジア・モレコラーレ・ピ・アンジエレツテイ・エツセ・エルレ・エルレ 抗ウイルス剤としての大環状化合物

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5043617B2 (ja) * 2007-03-27 2012-10-10 富士フイルム株式会社 異方導電性部材およびその製造方法
EP1976007B1 (en) * 2007-03-27 2017-11-29 Fujifilm Corporation Method of manufacture of anisotropically conductive member
CN101104945A (zh) * 2007-04-19 2008-01-16 上海交通大学 具有厚阻挡层的阳极氧化铝薄膜的制备方法
CN105431987A (zh) 2013-07-22 2016-03-23 富士胶片株式会社 各向异性导电性部件的制造方法及各向异性导电性接合封装体的制造方法
EP3040450A4 (en) * 2013-08-30 2016-08-31 Fujifilm Corp METHOD FOR MANUFACTURING A METAL FILLED MICROSTRUCTURE
TW201528309A (zh) 2013-11-29 2015-07-16 Kuraray Co 各向異性導電體膜及其製造方法、裝置、電子放出元件、場發射燈、及場發射顯示器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5433573B2 (zh) * 1975-08-14 1979-10-22
JP5433573B2 (ja) 2007-07-19 2014-03-05 イステイチユート・デイ・リチエルケ・デイ・ビオロジア・モレコラーレ・ピ・アンジエレツテイ・エツセ・エルレ・エルレ 抗ウイルス剤としての大環状化合物

Also Published As

Publication number Publication date
JP7100166B2 (ja) 2022-07-12
CN113423872B (zh) 2024-06-04
CN113423872A (zh) 2021-09-21
TW202041722A (zh) 2020-11-16
JPWO2020166240A1 (ja) 2021-12-09
WO2020166240A1 (ja) 2020-08-20
US20210363653A1 (en) 2021-11-25

Similar Documents

Publication Publication Date Title
TWI829851B (zh) 陽極氧化處理方法及各向異性導電性構件的製造方法
JP6887396B2 (ja) 異方導電性部材の製造方法
TWI758510B (zh) 結構體、結構體的製造方法、積層體及半導體封裝體
JP2019147988A (ja) 金属膜、構造体、複合材料、金属膜の製造方法、構造体の製造方法、および複合材料の製造方法
JP7220796B2 (ja) 構造体の製造方法
TWI723250B (zh) 金屬填充微細構造體的製造方法
JP6976883B2 (ja) 異方導電性部材、異方導電性部材の製造方法、接合体および電子デバイス
WO2022163260A1 (ja) 構造体、異方導電性部材の製造方法、及び保護層形成用組成物
CN115135809B (zh) 金属填充微细结构体、金属填充微细结构体的制造方法及结构体
WO2021153112A1 (ja) 金属充填微細構造体の製造方法
JP7493039B2 (ja) 構造体、構造体の製造方法、接合体の製造方法及びデバイスの製造方法
TWI765092B (zh) 金屬填充微細結構體的製造方法及絕緣性基材
JP6580642B2 (ja) 金属充填微細構造体の製造方法
JP2023013811A (ja) 構造体の製造方法
TW202319223A (zh) 各向異性導電性構件、各向異性導電性構件之製造方法、結構體及結構體之製造方法
WO2019065118A1 (ja) 半導体デバイスの製造方法および接合部材