TWI758510B - 結構體、結構體的製造方法、積層體及半導體封裝體 - Google Patents

結構體、結構體的製造方法、積層體及半導體封裝體 Download PDF

Info

Publication number
TWI758510B
TWI758510B TW107123081A TW107123081A TWI758510B TW I758510 B TWI758510 B TW I758510B TW 107123081 A TW107123081 A TW 107123081A TW 107123081 A TW107123081 A TW 107123081A TW I758510 B TWI758510 B TW I758510B
Authority
TW
Taiwan
Prior art keywords
insulating
base material
insulating base
conductive
filled
Prior art date
Application number
TW107123081A
Other languages
English (en)
Other versions
TW201913934A (zh
Inventor
山下広祐
Original Assignee
日商富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商富士軟片股份有限公司 filed Critical 日商富士軟片股份有限公司
Publication of TW201913934A publication Critical patent/TW201913934A/zh
Application granted granted Critical
Publication of TWI758510B publication Critical patent/TWI758510B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

本發明提供一種能夠以無短路之狀態與其他構件接合且與其他構件接合時電導通優異之結構體、結構體的製造方法、積層體及半導體封裝體。結構體具有：複數個貫通孔，設置於絕緣性基材，且沿絕緣性基材的厚度方向貫通；導通路，由填充於複數個貫通孔中之導電性物質構成；絕緣性體，由填充於複數個貫通孔中且與絕緣性基材不同之絕緣性物質構成。導通路具備兩端從絕緣性基材的厚度方向的各面突出之突出部，絕緣性體的兩端相對於絕緣性基材的厚度方向的各面位於同一面上、或相對於厚度方向的面突出、或者比厚度方向的面凹陷。當絕緣性體突出時，絕緣性體的突出長度為導通路的突出部的突出長度的30%以下，當絕緣性體凹陷時，絕緣性體的凹陷長度為絕緣性基材的厚度方向的厚度的10%以下。

Description

結構體、結構體的製造方法、積層體及半導體封裝體
本發明係關於一種結構體、結構體的製造方法、積層體及半導體封裝體，該結構體具有由填充於沿絕緣性基材的厚度方向貫通之複數個貫通孔中之導電性物質構成之導通路和由填充於貫通孔中之絕緣性物質構成之絕緣性體。
在設置於絕緣性基材之複數個貫通孔中填充金屬等導電性物質而成之結構體係近年來在奈米技術中受到注目之領域之一，例如作為各向異性導電性構件之用途備受期待。 各向異性導電性構件僅藉由插入到半導體元件等電子組件與電路基板之間並進行加壓來得到電子組件與電路基板之間的電連接，因此作為半導體元件等電子組件等的電連接構件及進行功能檢查時之檢查用連接器等被廣泛使用。 尤其，半導體元件等電子組件的小型化明顯。在如習知之引線接合（wire bonding）那樣的直接連接配線基板之方式、倒裝焊接（flip chip bonding）及熱壓結合（thermo compression bonding）等，無法充分保證電子組件的電連接的穩定性，因此作為電子連接構件，各向異性導電性構件受到注目。
在專利文獻1中記載有能夠作為與狹窄間距對應之各向異性導電性構件而使用之由具有微孔（micro pore）貫通孔之絕緣性基材構成之微細結構體。專利文獻1的微細結構體由具有密度為1×106 ～1×1010 /mm2 且孔徑為10～500nm的貫通孔之絕緣性基材構成，在貫通孔的總數的20%以上的貫通孔內部填充有金屬，且在貫通孔的總數的1～80%的貫通孔內部填充有聚合物。
在專利文獻2中記載有在設置於絕緣性基材之貫通孔的內部填充有金屬及絕緣性物質之微細結構體。在專利文獻2的微細結構體中，絕緣性基材中之貫通孔的密度為1×106 ～1×1010 /mm2 ，貫通孔的平均開口直徑為10～5000nm，貫通孔的平均深度為10～1000μm，貫通孔的僅由金屬封孔之封孔率為80%以上，貫通孔的由金屬及絕緣性物質封孔之封孔率為99%以上。絕緣性物質係選自包括氫氧化鋁、二氧化矽、金屬醇鹽、氯化鋰、氧化鈦、氧化鎂、氧化鉭、氧化鈮及氧化鋯之組群中之至少1種。
在專利文獻3中記載有能夠作為半導體元件等電子組件的連接構件及檢查用連接器等而使用之具有柔軟性且適合於狹窄間距的電極之各向異性導電性構件。 專利文獻3的各向異性導電性構件，在絕緣性基材中，由導電性構件構成之複數個導通路以相互絕緣之狀態沿厚度方向貫通絕緣性基材，且各導通路的至少一端具有距絕緣性基材的至少一個面的表面5μm～100μm長度的突出部。突出部的長度相對於導通路的直徑之比為3以上，當各導通路的另一端不具有突出部時，在絕緣性基材的另一個面上以露出之狀態設置。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2010-33753號公報 [專利文獻2]日本特開2012-9146號公報 [專利文獻3]日本特開2010-177171號公報
在專利文獻1的結構中，如上所述，在貫通孔內部填充有金屬，且在貫通孔的總數的1～80%的貫通孔內部填充有聚合物，聚合物從絕緣性基材突出（參閱專利文獻1的圖1（B））。因此，當將專利文獻1的微細結構體用作各向異性導電性構件而進行接合時，存在聚合物妨礙從絕緣性基材突出之金屬的變形之問題點。其結果，有時產生與其他構件之物理接合不良等。 在專利文獻2的微細結構體中，在用絕緣性物質對貫通孔進行封孔時，有時絕緣性基材的表面被絕緣性物質覆蓋。當以該狀態用作多層配線基板的電子連接構件時，存在產生多層配線基板與微細結構體的電導通不良及物理接合不良等之問題點。 專利文獻3的各向異性導電性構件具有距絕緣性基材的至少一個面的表面5μm～100μm長度的突出部，但是，當突出部的長度長時，在因外力等而突出部倒塌的情況下，存在突出部彼此接觸而導致短路之問題點。
本發明的目的在於解除基於前述現有技術之問題點，並提供一種能夠以無短路之狀態與其他構件接合且與其他構件接合時電導通優異之結構體、結構體的製造方法、積層體及半導體封裝體。
為了達成上述目的，本發明係提供一種如下結構體者，其具有：絕緣性基材；複數個貫通孔，設置於絕緣性基材，且沿絕緣性基材的厚度方向貫通；導通路，由填充於複數個貫通孔中之導電性物質構成；及絕緣性體，由填充於複數個貫通孔中且與絕緣性基材不同之絕緣性物質構成，導通路具備兩端從絕緣性基材的厚度方向的各面突出之突出部，絕緣性體的兩端相對於絕緣性基材的厚度方向的各面位於同一面上、或相對於厚度方向的面突出、或者比厚度方向的面凹陷，當絕緣性體突出時，絕緣性體的突出長度為導通路的突出部的突出長度的30%以下，當絕緣性體凹陷時，絕緣性體的凹陷長度為絕緣性基材的厚度方向的厚度的10%以下。
突出部彼此接觸之比例係導通路的總數的10%以下為較佳。 構成導通路之導電性物質在施加壓縮負載時之彈性區域中之最大應力係100MPa以下為較佳。
本發明係提供一種結構體的製造方法，其係上述本發明的結構體的製造方法，具有：第1步驟，形成具備具有複數個沿厚度方向延伸之貫通孔之絕緣性基材之絕緣性結構體；第2步驟，在貫通孔的內部填充導電性物質；第3步驟，在複數個貫通孔中的在第2步驟中貫通孔未被導電性物質填滿之貫通孔中填充絕緣性物質；及第4步驟，對絕緣性物質進行蝕刻。 第4步驟係同時對絕緣性基材和絕緣性物質進行蝕刻，使在第2步驟中填充之導電性物質比絕緣性基材的表面突出之步驟為較佳。 在第4步驟之後，具有：使絕緣性基材與表面張力為30mN/m以下的液體接觸之步驟；及對液體進行乾燥之步驟為較佳。 在第4步驟之後，具有將絕緣性基材浸漬於超臨界流體中之步驟為較佳。
本發明係提供一種積層體者，該積層體具有：上述本發明的結構體；及具有電極之配線基板，結構體的導通路與電極電連接。 在結構體與配線基板的間隙中填充有絕緣性材料為較佳。 又，本發明係提供一種半導體封裝體者，該半導體封裝體具有積層體，該積層體具有：上述本發明的結構體；及具有電極之配線基板，結構體的導通路與電極電連接，且在結構體與配線基板的間隙中填充有絕緣性材料。 [發明效果]
依本發明，能夠以無短路之狀態與其他構件接合，且與其他構件接合時電導通優異。
以下，基於附圖所示之較佳實施形態，對本發明的結構體、結構體的製造方法、積層體及半導體封裝體進行詳細說明。 另外，以下說明之圖式係用於說明本發明之例示性者，本發明並不限定於以下所示之圖式。 另外，以下表示數值範圍之“～”包括兩側所記載之數值。例如，ε1為數值α1～數值β1係指ε1的範圍為包括數值α1和數值β1之範圍，若以數學記號表示，則為α1≤ε1≤β1。 “具體的數值”等只要沒有特別記載，就包括在相應技術領域中一般允許之誤差範圍。又，“同一”係包括在相應技術領域中一般允許之誤差範圍。
圖1係表示本發明的實施形態的結構體的一例之示意性剖面圖，圖2係表示本發明的實施形態的結構體的一例之示意性俯視圖。 圖1所示之結構體10具有絕緣性基材12；設置於絕緣性基材12，且沿絕緣性基材12的厚度方向Dt貫通之複數個貫通孔14；由填充於複數個貫通孔14中之導電性物質構成之導通路16；及由填充於複數個貫通孔14中且與絕緣性基材12不同之絕緣性物質構成之絕緣性體18。複數個導通路16係以利用絕緣性基材12相互電絕緣之狀態存在者。又，導通路16係具有導電性者，作為電的導通路發揮功能，能夠傳遞電訊號。絕緣性體18無導電性，不作為電的導通路發揮功能，無法傳遞電訊號等。
導通路16具備從絕緣性基材12的厚度方向Dt的表面12a突出之突出部17a和從背面12b突出之突出部17b。 關於構成絕緣性體18之與絕緣性基材12不同之絕緣性物質，絕緣性體18不由絕緣性基材12構成。 關於構成導通路16之導電性物質及構成絕緣性體18之絕緣性物質，將在後面進行說明。
如圖2所示，在結構體10中，在絕緣性基材12上設置有導通路16和絕緣性體18，導通路16與絕緣性體18混合存在。導通路16和絕緣性體18均係在設置於絕緣性基材12之貫通孔14中形成者。在複數個貫通孔14中的未被構成導通路16之導電性物質填滿之貫通孔14中填充絕緣性物質而形成絕緣性體18。
絕緣性體18的兩端相對於絕緣性基材12的厚度方向Dt的表面12a或背面12b的各面位於同一面上、或相對於厚度方向Dt的面突出、或者比厚度方向Dt的面凹陷。 絕緣性體18相對於絕緣性基材12的厚度方向Dt的表面12a或背面12b的各面位於同一面上，係絕緣性體18的端面18c與絕緣性基材12的表面12a或絕緣性基材12的背面12b一致之狀態，絕緣性體18的端面18c未從絕緣性基材12的表面12a或背面12b突出。
絕緣性體18可以包括該絕緣生體18的突出長度δ為從同一面突出之導通路16的突出部的突出長度的30%以下之絕緣突出部和/或絕緣性體18的凹陷長度（凹陷的深度）γ為絕緣性基材12的厚度方向Dt的厚度的10%以下之絕緣凹陷部。 當絕緣性體18相對於厚度方向Dt的表面12a或背面12b突出時，絕緣性體18的突出長度δ為導通路16的突出部17a、17b的突出長度的30%以下。當將導通路16的突出部17a、17b的突出長度設為Ld時，突出長度δ≤突出長度Ld×0.3。 若突出長度δ≤突出長度Ld×0.3，則將結構體10與其他構件接合時，絕緣性體18不會妨礙導通路16的變形。藉此，當將結構體10例如作為各向異性導電性構件而利用時，能夠得到良好的導通性，且能夠進一步減少短路的發生。 另外，絕緣性體18的突出長度δ的下限超過0，0＜突出長度δ≤突出長度Ld×0.3為更佳。
當絕緣性體18相對於厚度方向Dt的面凹陷時，絕緣性體18的凹陷長度（凹陷的深度）γ為絕緣性基材12的厚度方向Dt的厚度的10%以下。亦即，當將絕緣性基材12的厚度設為h時，凹陷長度γ≤絕緣性基材12的厚度h×0.1。若凹陷長度γ≤絕緣性基材12的厚度h×0.1，則將結構體10與其他構件接合時，可防止導通路16的倒塌。藉此，當將結構體10例如作為各向異性導電性構件而利用時，能夠得到良好的導通性，且能夠進一步減少短路的發生。 另外，絕緣性體18的凹陷長度γ的下限超過0，0＜凹陷長度γ≤絕緣性基材12的厚度h×0.1為更佳。
在結構體10中，有時在1個貫通孔14中導通路16和絕緣性體18混合存在。又，有時在1個貫通孔14中導通路16、絕緣性體18及空隙19混合存在。在任一種情況下，該貫通孔14均沒有導電性。
在結構體10中，藉由對導通路16和絕緣性體18設為滿足上述關係之構成，當將結構體10例如作為各向異性導電性構件而利用時，能夠得到良好的導通性，且能夠進一步減少短路的發生。
在複數個導通路16中，有時相鄰之突出部17a彼此和/或17b彼此接觸，在複數個導通路16中突出部17a彼此或突出部17b彼此接觸之比例係導通路16的總數的10%以下為較佳。 在複數個導通路16中，若突出部17a彼此或突出部17b彼此接觸之導通路的比例為導通路16的總數的10%以下，則將結構體10例如作為各向異性導電性構件而利用時，能夠進一步減少短路的發生。 另外，將突出部17a彼此或突出部17b彼此接觸之比例稱為接觸率。關於接觸率，利用FE-SEM（Field emission-Scanning Electron Microscope：場發射掃描電子顯微鏡）拍攝表面照片（倍率100000倍），對100條導通路確認相鄰之導通路彼此是否接觸。使用下述式計算接觸率。 接觸率=（（與相鄰之導通路接觸之導通路的數量）/100）×100（%）
另外，若考慮接合時之易變形性，則構成導通路16之導電性物質在施加壓縮負載時之彈性區域中之最大應力係100MPa以下為較佳。亦即，彈性變形最大應力係100MPa以下為較佳。另外，彈性區域係虎克定律所支配之負載範圍。另外，最大應力係在施加壓縮負載之前的狀態下之截面積除壓縮負載而得到之應力的最大值。
上述結構體10例如能夠作為各向異性導電性構件而利用。 圖3係表示本發明的實施形態的積層體的一例之示意圖，圖4係表示本發明的實施形態的積層體的另一例之示意圖。 圖3所示之積層體11具備結構體10和具有電極22之配線基板20。在積層體11中，結構體10的導通路16與電極22電連接。 作為積層體11，並不限定於圖3所示之構成，亦可以係如圖4所示之積層體11那樣，結構體10的導通路16與電極22電連接，且在結構體10與配線基板20的間隙21中填充有絕緣性材料之構成。在該情況下，由填充於結構體10與配線基板20的間隙21中之絕緣性材料構成絕緣層23。 藉由設置絕緣層23，結構體10的導通路16與電極22的電連接變得確實，適當的電訊號等輸入至電極22，且S/N比（signal-noiseratio：信噪比）變高。 構成絕緣層23之絕緣性材料只要是具有電絕緣性者，就沒有特別限定，例如由氮化矽（SiN）、氧化矽、聚醯亞胺或環氧樹脂構成。 配線基板20只要是具有電極22之構成，就沒有特別限定，例如為多層配線基板等。 上述圖3及圖4所示之積層體11均為具有1個結構體10和2個配線基板20之構成，但並不限定於此，例如可以為使用2個結構體10電連接3個配線基板20之構成。
上述結構體10亦能夠用於圖5所示之半導體封裝體24。半導體封裝體24具有上述結構體10和上述配線基板20，半導體元件26電連接於配線基板20的兩面。由填充於結構體10與配線基板20的間隙21中之絕緣性材料構成絕緣層23。 半導體封裝體24係例如由1個完成者，係半導體封裝體24單體發揮電路或感測器等的特定功能者。
半導體封裝體24中所使用之半導體元件並沒有特別限定，具體而言，可以舉出以下者。作為半導體元件，例如可以舉出ASIC（Application Specific Integrated Circuit：應用特定積體電路）、FPGA（Field Programmable Gate Array：現場可程式閘陣列）、ASSP（Application Specific Standard Product：應用特定標準產品）等邏輯積體電路。又，例如可以舉出CPU（Central Processing Unit：中央處理單元）、GPU（Graphics Processing Unit：圖形處理單元）等微處理器。又，例如可以舉出DRAM（Dynamic Random Access Memory：動態隨機存取記憶體）、HMC（Hybrid Memory Cube：混合記憶體立方體）、MRAM（Magnetoresistive Random Access Memory：磁性隨機存取記憶體）、PCM（Phase-Change Memory：相變記憶體）、ReRAM（Resistance Random Access Memory：電阻隨機存取記憶體）、FeRAM（Ferroelectric Random Access Memory：鐵電式隨機存取記憶體）、快閃記憶體等記憶體。又，例如可以舉出LED（Light Emitting Diode：發光二極體）、功率器件、DC（Direct Current：直流）-DC（Direct Current：直流）轉換器、絕緣閘變極電晶體（Insulated Gate Bipolar Transistor：IGBT）等模擬積體電路。又，例如可以舉出加速度感測器、壓力感測器、振蕩器、陀螺儀感測器等MEMS（Micro Electro Mechanical Systems：微機電系統）。又，例如可以舉出GPS（Global Positioning System：全球定位系統）、FM（Frequency Modulation：調頻）、NFC（Nearfieldcommunication：近場通訊）、RFEM（RF Expansion Module：RF擴充模組）、MMIC（MonolithicMicrowaveIntegratedCircuit：單石微波積體電路）、WLAN（WirelessLocalAreaNetwork：無線區域網絡）等無線元件、離散元件、CMOS（Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體）、CMOS影像感測器、攝像機模組、被動（Passive）器件、SAW（Surface Acoustic Wave：表面聲波）濾波器、RF（Radio Frequency：射頻）濾波器、IPD（Integrated Passive Devices：積體被動器件）等。
接著，對結構體10的製造方法進行說明。圖6～圖22係按步驟順序表示本發明的實施形態的結構體的製造方法的一例之示意圖。圖23～圖25係按步驟順序表示本發明的實施形態的結構體的製造方法的一例之示意性剖面圖。 在圖6～圖25中，對與圖1及圖2所示之結構體10相同之構成物標註相同符號，並省略其詳細說明。
首先，如圖6所示，例如準備鋁基板30。鋁基板30係其大小及厚度根據最終所得之結構體10（參閱圖1）的絕緣性基材12（參閱圖1）的厚度h（參閱圖1）、加工裝置等適當決定者。鋁基板30例如為矩形板材。另外，如圖1所示，只要能夠形成具有複數個貫通孔14之絕緣性基材12，就不限定於鋁基板30。 接著，如圖7所示，在鋁基板30的背面30b例如使用雙面黏合劑32安裝支撐構件34。支撐構件34例如為與鋁基板30相同之外形，發揮支撐體的作用。藉由將支撐構件34安裝於鋁基板30來增加處理性。
支撐構件34例如使用矽基板。作為支撐構件34，除了矽基板以外，例如能夠使用SiC、SiN、GaN及氧化鋁（Al2 O3 ）等陶瓷基板、玻璃基板、纖維強化塑膠基板及金屬基板。纖維強化塑膠基板中還包括作為印刷配線基板之FR-4（Flame Retardant Type 4：阻燃型4）基板等。 雙面黏合劑32只要能夠黏接鋁基板30和支撐構件34，其構成就沒有特別限定，例如能夠使用Nitto Denko Corporation製造之雙面型REVALPHA（註冊商標）。
〔鋁基板〕 鋁基板並沒有特別限定，作為其具體例，可以舉出純鋁板；以鋁為主成分且包含微量的雜元素之合金板；在低純度的鋁（例如再利用材料）上蒸鍍了高純度鋁之基板；藉由蒸鍍、濺射等方法在矽晶圓、石英、玻璃等的表面被覆了高純度鋁之基板；將鋁層壓而得到之樹脂基板；等。
在鋁基板中，藉由陽極氧化處理而形成陽極氧化膜之一側的表面的鋁純度係99.5質量%以上為較佳，99.9質量%以上為更佳，99.99質量%以上為進一步較佳。若鋁純度在上述範圍，則微孔排列的規則性變得充分。 鋁基板30只要能夠形成陽極氧化膜，就沒有特別限定，例如可以使用JIS（Japanese Industrial Standards：日本工業標準）1050材。
在鋁基板30中將被進行陽極氧化處理之一側的表面30a（參閱圖6及圖7）預先實施有熱處理、脫脂處理及鏡面精加工處理為較佳。 在此，關於熱處理、脫脂處理及鏡面精加工處理，能夠實施與日本特開2008-270158號公報的＜0044＞～＜0054＞段落中所記載之各處理相同之處理。 陽極氧化處理之前的鏡面精加工處理例如為電解研磨，電解研磨中例如使用含有磷酸之電解研磨液。
接著，對鋁基板30的一側的表面30a（參閱圖7）進行陽極氧化處理。藉此，鋁基板30的一側的表面30a（參閱圖7）被陽極氧化，如圖8所示，在鋁基材36和鋁基材36的表面36a形成具備具有複數個沿鋁基材36的厚度方向Dt延伸之微孔39之陽極氧化膜38之絕緣性結構體13。形成該絕緣性結構體13之步驟相當於第1步驟。將上述陽極氧化之步驟亦稱為陽極氧化處理步驟。微孔39係圖1所示之貫通孔14。
〔陽極氧化處理步驟〕 陽極氧化處理能夠使用以往公知的方法，但從提高微孔排列的規則性來擔保金屬填充微細結構體的各向異性導電性之觀點而言，使用自有序化法或恆壓處理為較佳。 在此，關於陽極氧化處理的自有序化法及恆壓處理，能夠實施與日本特開2008-270158號公報的＜0056＞～＜0108＞段落及[圖3]中所記載之各處理相同之處理。
在具有複數個微孔39之陽極氧化膜38中，在微孔39的底部存在阻層（barrier layer）（未圖示）。具有去除該阻層之阻層去除步驟。
〔阻層去除步驟〕 在陽極氧化處理之後，例如使用包含氫過電壓高於鋁的氫過電壓之金屬之鹼水溶液來去除陽極氧化膜38的阻層。藉由去除阻層，如圖9所示，在微孔39的底部形成由上述氫過電壓高於鋁的氫過電壓之金屬構成之金屬層40。
在此，氫過電壓（hydrogen overvoltage）係指產生氫所需之電壓，例如鋁（Al）的氫過電壓為-1.66V（日本化學學會誌，1982、（8），p1305-1313）。另外，以下示出高於鋁的氫過電壓的金屬的例子及其氫過電壓的值。 ＜金屬及氫（1N H2 SO4 ）過電壓＞ ・鉑（Pt）：0.00V ・金（Au）：0.02V ・銀（Ag）：0.08V ・鎳（Ni）：0.21V ・銅（Cu）：0.23V ・錫（Sn）：0.53V ・鋅（Zn）：0.70V
接著，如圖10及圖23所示，對於絕緣性結構體13，在陽極氧化膜38的微孔39的內部例如填充金屬作為導電性物質41。填充於微孔39的內部之導電性物質41並不限定於金屬。另外，向微孔39的內部之金屬的填充亦稱為金屬填充步驟，例如使用電解電鍍處理，關於作為導電性物質的一例之金屬的填充，將在後面進行詳細說明。 在上述微孔39的內部填充金屬之步驟相當於第2步驟。
〔金屬填充步驟〕 ＜被填充之金屬＞ 作為導電性物質而填充於上述微孔39的內部之金屬係電阻率為103 Ω・cm以下的材料為較佳，作為其具體例，可以適宜舉出金（Au）、銀（Ag）、銅（Cu）、鋁（Al）、鎂（Mg）、鎳（Ni）及鋅（Zn）。作為導電性物質，除了上述金屬以外，可以適宜例示銦摻雜之錫氧化物（ITO）等。 另外，作為導電性物質，從導電性的觀點而言，Cu、Au、Al、Ni為較佳，Cu、Au為更佳，Cu為進一步較佳。
＜金屬填充方法＞ 作為在微孔的內部填充金屬之電解電鍍處理方法，例如能夠使用電解電鍍法或無電解電鍍法。 在此，在著色等中所使用之以往公知的電解電鍍法中，難以在孔中選擇性地使金屬以高縱橫比析出（生長）。認為這是由於，析出金屬在孔內被消耗，即使進行一定時間以上的電解，電鍍亦不會生長。 因此，當藉由電解電鍍法填充金屬時，在脈衝電解或恆電位電解時需要設置停止時間。停止時間需為10秒以上，30～60秒為較佳。 又，為了促進電解液的攪拌，施加超音波亦較佳。
另外，電解電壓通常為20V以下，較佳為10V以下，但預先測定所使用之電解液中之目標金屬的析出電位，在該電位+1V以內進行恆電位電解為較佳。另外，在進行恆電位電解時，能夠併用循環伏安法者為較佳，能夠使用Solartron公司、BAS Co.,Ltd.、HOKUTO DENKO CORPORATION、IVIUM公司等的恆電位裝置。
電鍍液能夠使用以往公知的電鍍液。 具體而言，當使銅析出時一般使用硫酸銅水溶液，硫酸銅的濃度係1～300g/L為較佳，100～200g/L為更佳。又，若在電解液中添加鹽酸，則能夠促進析出。在該情況下，鹽酸濃度係10～20g/L為較佳。 又，當使金析出時，使用四氯化金的硫酸溶液，藉由交流電解進行電鍍為較佳。
另外，在無電解電鍍法中，在由縱橫比高的微孔構成之孔中完全填充金屬需要長時間，因此藉由電解電鍍法填充金屬為較佳。
如圖23所示，導電性物質41局部填充於複數個微孔39中。接著，如圖11及圖24所示，在陽極氧化膜38的微孔39的內部填充絕緣性物質42。如此，在複數個微孔39中的未被導電性物質41填滿之區域填充絕緣性物質42之步驟相當於第3步驟。 另外，若不以圖24所示之狀態在未被導電性物質41填滿之微孔39中填充絕緣性物質42，則周圍的導通路16朝向未填充絕緣性物質42之未填充的微孔39倒塌，相鄰之導通路16有可能接觸。
〔絕緣性物質填充步驟〕 ＜被填充之絕緣性物質＞ 作為填充於上述微孔39的內部之絕緣性物質，例如為選自包括氫氧化鋁、二氧化矽、金屬醇鹽、氯化鋰、氧化鈦、氧化鎂、氧化鉭、氧化鈮及氧化鋯之組群中之至少1種。 在該等之中，出於絕緣性優異之原因，氫氧化鋁、二氧化矽、金屬醇鹽及氯化鋰為較佳，當上述絕緣性基材為鋁的陽極氧化皮膜時，出於與氧化鋁之吸附性優異之原因，氫氧化鋁為特佳。 在此，作為上述金屬醇鹽，具體而言，例如可以舉出在後述之封孔處理（溶膠凝膠法）中例示者。 除了上述絕緣性物質以外，作為絕緣性物質，例如能夠使用聚乙烯、聚丙烯、聚-4-甲基戊烯及乙烯系離聚物等離聚物、聚氯乙烯、聚偏二氯乙烯、乙酸乙烯酯樹脂、ABS（Acrylonitrile Butadiene Styrene copolymer：丙烯腈-丁二烯-苯乙烯聚合物）樹脂、聚苯乙烯樹脂、AS樹脂（Stylene AcryloNitrille copolymer：苯乙烯-丙烯腈共聚物）、甲基丙烯酸樹脂、聚乙烯醇、EVA（Ethylene Vinylacetate copolymer：乙烯-乙酸乙烯酯共聚物）樹脂、纖維素系塑膠、聚苯乙烯系、聚烯烴系、聚氯乙烯系、聚胺酯系、聚酯系及聚醯胺系等熱塑性彈性體、環氧樹脂、不飽和聚酯樹脂、酚樹脂、尿素-三聚氰胺樹脂、聚胺酯樹脂、矽酮樹脂、聚丙烯酸樹脂、聚醯胺樹脂、聚甲醛、聚碳酸酯、改質聚苯醚、熱塑性聚酯樹脂、聚四氟乙烯、氟樹脂、聚苯硫醚、聚碸、非晶聚丙烯酸酯、聚醚醯亞胺、聚醚碸、聚醚酮、液晶聚酯、聚醯胺醯亞胺、聚醯亞胺、其他超級工程塑膠（Super engineering plastic）樹脂、以及聚合物合金等及該等物質的2種以上的組合。
＜絕緣性物質填充方法＞ 另外，在上述金屬填充步驟之後，在陽極氧化膜中，實施在微孔未被導電性物質填滿之微孔中填充絕緣性物質之絕緣性物質填充步驟。
絕緣性物質填充步驟能夠按照塗佈處理、浸漬處理、蒸鍍處理、沸騰水處理、熱水處理、蒸汽處理、矽酸鈉處理、亞硝酸鹽處理、乙酸銨處理等公知的方法來進行。絕緣性物質填充步驟例如可以利用日本特公昭56-12518號公報、日本特開平4-4194號公報、日本特開平5-202496號公報、日本特開平5-179482號公報等中所記載之裝置及方法來進行。
使沸騰水處理、熱水處理、矽酸鈉處理等的處理液滲透到未填充金屬之微孔39的內部而使構成微孔39的內部的內壁之物質例如氧化鋁等例如變質為氫氧化鋁等，藉此能夠對貫通孔進行封孔。
又，作為對貫通孔進行封孔之其他封孔處理，例如還可以適宜舉出日本特開平6-35174號公報的段落＜0016＞～＜0035＞中所記載之基於溶膠凝膠法之封孔處理等。 在此，溶膠凝膠法一般係將由金屬醇鹽構成之溶膠藉由水解縮聚反應製成失去了流動性之凝膠，並對該凝膠進行加熱而形成氧化物之方法。 上述金屬醇鹽並沒有特別限定，但從容易對微孔39的內部封孔之觀點而言，可以適宜例示出Al（O-R）n、Ba（O-R）n、B（O-R）n、Bi（O-R）n、Ca（O-R）n、Fe（O-R）n、Ga（O-R）n、Ge（O-R）n、Hf（O-R）n、In（O-R）n、K（O-R）n、La（O-R）n、Li（O-R）n、Mg（O-R）n、Mo（O-R）n、Na（O-R）n、Nb（O-R）n、Pb（O-R）n、Po（O-R）n、P（O-R）n、Sb（O-R）n、Si（O-R）n、Sn（O-R）n、Sr（O-R）n、Ta（O-R）n、Ti（O-R）n、V（O-R）n、W（O-R）n、Y（O-R）n、Zn（O-R）n、Zr（O-R）n等。另外，上述例示中，R表示可以具有取代基之直鏈狀、分支狀或環狀的烴基或氫原子，n表示任意的自然數。 在該等之中，當上述絕緣性基材為鋁的陽極氧化皮膜時，與氧化鋁之反應性優異、溶膠凝膠形成性優異之氧化鈦、氧化矽系的金屬醇鹽為較佳。 又，將溶膠凝膠形成於微孔39的內部之方法並沒有特別限定，但從容易對微孔39的內部封孔之觀點而言，塗佈溶膠液並進行加熱之方法為較佳。 又，溶膠液的濃度係0.1～90質量%為較佳，1～80質量%為更佳，5～70質量%為特佳。 又，為了提高封孔率，可以反覆進行處理。
另外，作為其他封孔處理，可以將進入微孔39中之大小的絕緣性粒子填充於貫通孔的內部。作為該種絕緣性粒子，從分散性及尺寸的觀點而言，膠體二氧化矽為較佳。 膠體二氧化矽能夠利用溶膠凝膠法進行製備來使用，亦能夠利用市售品。當利用溶膠凝膠法進行製備時，能夠參閱WernerStober et al;J.Colloid and Interface Sci., 26,62-69 （1968）、RickeyD.Badley et al;Lang muir 6,792-801（1990）、色材協會誌，61[9] 488-493（1988）等。 又，膠體二氧化矽係以二氧化矽為基本單位之二氧化矽的水或水溶性溶劑的分散體，其粒徑係1～400nm為較佳，1～100nm為更佳，5～50nm為特佳。當粒徑小於1nm時，塗液的儲存穩定性差，當大於400nm時，向微孔39中之填充性變差。
上述範圍的粒徑的膠體二氧化矽能夠使用水性分散液的狀態的酸性、鹼性中的任一種，並且能夠根據混合之水性分散體的穩定區域適當選擇。 作為以水為分散介質之酸性的膠體二氧化矽，例如能夠使用NISSAN CHEMICAL INDUSTRIES, LTD.製造之SNOWTEX（註冊商標。以下相同。）-O、SNOWTEX-OL、ADEKA CORPORATION製造之ADELITE（註冊商標。以下相同。）AT-20Ｑ、Clariant （Japan） KK製造之Crebosol（註冊商標。以下相同。）20H12、Crebosol 30CAL25等市售品。
作為鹼性的膠體二氧化矽，有鹼金屬離子、銨離子、藉由胺的添加而穩定化之二氧化矽，例如能夠使用NISSAN CHEMICAL INDUSTRIES, LTD.製造之SNOWTEX-20、SNOWTEX-30、SNOWTEX-C、SNOWTEX-C30、SNOWTEX-CM40、SNOWTEX-N、SNOWTEX-N30、SNOWTEX-K、SNOWTEX-XL、SNOWTEX-YL、SNOWTEX-ZL、SNOWTEXPS-M、SNOWTEXPS-L；ADEKA CORPORATION製造之ADELITE AT-20、ADELITE AT-30、ADELITE AT-20N、ADELITE AT-30N、ADELITE AT-20A、ADELITE AT-30A、ADELITE AT-40、ADELITE AT-50；Clariant （Japan） KK製造之Crebosol 30R9、Crebosol 30R50、Crebosol 50R50；E. I. du Pont de Nemours and Company製造之LUDOX（註冊商標。以下相同。）HS-40、LUDOX HS-30、LUDOX LS、LUDOX SM-30；等市售品。
又，作為以水溶性溶劑為分散介質之膠體二氧化矽，例如能夠使用NISSAN CHEMICAL INDUSTRIES, LTD.製造之MA-ST-M（粒徑：20～25nm，甲醇分散型）、IPA-ST（粒徑：10～15nm，異丙醇分散型）、EG-ST（粒徑：10～15nm，乙二醇分散型）、EG-ST-ZL（粒徑：70～100nm，乙二醇分散型）、NPC-ST（粒徑：10～15nm，乙二醇單丙醚分散型）等市售品。 又，該等膠體二氧化矽可以使用一種或組合兩種以上，可以包含氧化鋁、鋁酸鈉等作為少量成分。 又，膠體二氧化矽可以包含氫氧化鈉、氫氧化鉀、氫氧化鋰及氨等無機鹼或四甲基銨等有機鹼作為穩定劑。
在上述絕緣性物質填充步驟中，對上述微孔進行封孔時，有時絕緣性基材的表面被上述絕緣性物質覆蓋，在該情況下，當使較多的上述微孔作為各向異性導電性構件的導通路發揮功能時，去除覆蓋上述絕緣性基材的表面之上述絕緣性物質為較佳。 在此，去除覆蓋上述絕緣性基材的表面之上述絕緣性物質之方法並沒有特別限定，例如除了機械研磨處理以外，可以適宜舉出藉由化學機械研磨處理、酶電漿處理或使用氫氧化鈉水溶液等鹼性水溶液或硫酸等酸性水溶液之浸漬處理等僅去除上述絕緣性基材的表層部分之方法。
接著，對圖11所示之陽極氧化膜38的表面38a進行研磨，如圖12所示，弄薄陽極氧化膜38的膜厚。在該情況下，將支撐構件34作為支撐體而對陽極氧化膜38的表面38a進行研磨。研磨中例如使用化學機械研磨、離子銑削（ion milling）及電解研磨處理等。
接著，將陽極氧化膜38的表面38a沿厚度方向Dt去除一部分，如圖13及圖25所示，使上述填充之金屬比陽極氧化膜38的表面38a突出。亦即，使導通路16比陽極氧化膜38的表面38a突出。在該情況下，當去除陽極氧化膜38時，例如藉由蝕刻同時去除陽極氧化膜38和絕緣性物質42為較佳。例如藉由蝕刻同時去除陽極氧化膜38和絕緣性物質42之步驟相當於第4步驟。 又，使上述填充於微孔39中之金屬比陽極氧化膜38的表面38a突出之步驟亦相當於第4步驟。將上述突出步驟稱為修整（trimming）步驟。
〔修整步驟〕 在修整步驟之前，可以具有將陽極氧化膜38成形為特定形狀之步驟。在該情況下，例如使用湯姆森刀片將陽極氧化膜38成形為特定形狀。 修整步驟中之蝕刻只要是去除陽極氧化膜38且不溶解構成導通路之金屬之條件，就沒有特別限定，例如當使用酸水溶液時，使用硫酸、磷酸、硝酸、鹽酸等無機酸或該等的混合物的水溶液為較佳。其中，在安全性優異之觀點上，不含有鉻酸之水溶液為較佳。酸水溶液的濃度係1質量%～10質量%為較佳。酸水溶液的溫度係25℃～60℃為較佳。 另一方面，當使用鹼水溶液時，使用選自包括氫氧化鈉、氫氧化鉀及氫氧化鋰之組群中之至少一種鹼的水溶液為較佳。鹼水溶液的濃度係0.1質量%～5質量%為較佳。鹼水溶液的溫度係20℃～50℃為較佳。 具體而言，例如可以適宜使用50g/L、40℃的磷酸水溶液、0.5g/L、30℃的氫氧化鈉水溶液或0.5g/L、30℃的氫氧化鉀水溶液。 在酸水溶液或鹼水溶液中之浸漬時間係8分鐘～120分鐘為較佳，10分鐘～90分鐘為更佳，15分鐘～60分鐘為進一步較佳。在此，浸漬時間係指反覆進行短時間的浸漬處理（修整處理）時各浸漬時間的合計。另外，各浸漬處理之間可以實施清洗處理。
又，關於使金屬從陽極氧化膜38的表面38a突出之長度，出於將結構體10用作各向異性導電性構件時與配線基板等被黏接物之壓接性變良好之原因，使金屬比陽極氧化膜38的表面38a突出10nm～1000nm為較佳，突出50nm～500nm為更佳。亦即，突出部17a的突出長度係10nm～1000nm為較佳，更佳為50nm～500nm。
在修整步驟中，當嚴格控制導通路的突出部的高度時，向陽極氧化膜38中之金屬填充及絕緣性物質填充之後，加工成使絕緣性基材與導通路的端部成為同一平面狀之後，選擇性去除絕緣性基材為較佳。 在此，作為加工成同一平面狀之方法，例如可以舉出物理研磨（例如，自由磨粒研磨、背面研磨、平面鉋床（Surface Planer）等）、電化學研磨、組合該等之研磨等。
又，上述向陽極氧化膜38中之金屬填充及絕緣性物質填充之後或修整步驟之後，以減輕伴隨金屬填充及絕緣性物質填充而產生之微孔內的應變為目的，能夠對陽極氧化膜實施加熱處理。 從抑制金屬的氧化之觀點而言，加熱處理在還元性環境中實施為較佳，具體而言，在氧濃度為20Pa以下進行為較佳，在真空下進行為更佳。在此，真空係指氣體密度或氣壓低於大氣的空間的狀態。 又，以矯正為目的，一邊對陽極氧化膜進行加壓一邊進行加熱處理為較佳。
從製程的簡便性、製造時間的縮短化的觀點而言，修整步驟中同時對絕緣性基材和絕緣性物質進行蝕刻為較佳。 在修整步驟之後，具有清洗絕緣性基材之清洗步驟為較佳。
[控制絕緣填充部的突出高度之步驟] 在上述絕緣性物質填充步驟與後述之清洗步驟之間可以進一步具有控制絕緣填充部的突出高度之步驟。作為控制絕緣填充部的突出高度之步驟，例如可以舉出在溶解絕緣性物質42之液體中將陽極氧化膜38浸漬一定時間之步驟。
[清洗步驟] 清洗步驟係在修整步驟之後將絕緣性基材浸漬於液體中等而使該等接觸之後對液體進行乾燥之步驟。 清洗步驟包括例如與表面張力為30mN/m以下的液體接觸之步驟和對液體進行乾燥之步驟。藉由在清洗步驟中使用表面張力為30mN/m以下的液體，在進行清洗時能夠降低作用於導通路的突出部之毛細管力。藉此，能夠抑制相鄰之導通路的突出部彼此的接觸，能夠減小接觸率。 表面張力為30mN/m以下的液體例如為甲基乙基酮（MEK）、1-己醇、2-己酮、3-己酮、甲苯、己烷、甲醇、乙醇、1-丙醇、2-丙醇（IPA）、丙酮、乙酸乙酯、乙酸丁酯、丙二醇1-單甲醚2-乙酸酯（PGMEA）、丙二醇單甲醚（PGME）、環己烷等。又，亦可以為將表面張力為30mN/m以下的化合物與表面張力大於30mN/m的化合物混合而製作之表面張力為30mN/m以下的液體。
又，作為清洗步驟，可以具有將絕緣性基材浸漬於超臨界流體中之步驟。另外，將絕緣性基材浸漬於超臨界流體中之步驟可以在與上述表面張力為30mN/m以下的液體接觸之步驟之前或之後實施。作為浸漬於超臨界流體中之步驟，可以以浸漬於非超臨界流體的狀態的液體中之狀態，對液體改變溫度及壓力等使其成為超臨界狀態而製成超臨界流體。 另外，當使用超臨界流體時，與使用表面張力為30mN/m以下的液體相同，亦能夠抑制導通路的突出部彼此的接觸，能夠減小接觸率。 超臨界流體並沒有特別限定，例如可以使用二氧化碳（CO2 ）、甲烷、乙烷、丙烷、乙烯、丙烯、甲醇、乙醇、丙酮或水的超臨界流體。
如圖13所示，由於所填充之金屬比陽極氧化膜38的表面38a突出，因此保護突出之金屬亦即導通路16的突出部17a為較佳。因此，如圖14所示，將導通路16的突出部17a所埋設之樹脂層44形成於陽極氧化膜38的表面38a為較佳。 利用樹脂層44保護導通路16的突出部17a，能夠進一步提高陽極氧化膜38的輸送性，處理變得更容易。 樹脂層44例如能夠使用以往公知的表面保護膠帶貼附裝置及層壓機來形成。
〔樹脂層形成步驟〕 作為構成樹脂層44之樹脂材料，具體而言，例如能夠舉出乙烯系共聚物、聚醯胺樹脂、聚酯樹脂、聚胺酯樹脂、聚烯烴系樹脂、丙烯酸系樹脂及纖維素系樹脂等，但從輸送性的觀點和容易用作各向異性導電性構件之觀點而言，上述樹脂層係能夠剝離之附黏合層之薄膜為較佳，藉由加熱處理或紫外線曝光處理而黏合性變弱從而能夠剝離之附黏合層之薄膜為更佳。
上述附黏合層之薄膜並沒有特別限定，可以舉出熱剝離型樹脂層、及紫外線（ultraviolet：UV）剝離型樹脂層等。 在此，熱剝離型樹脂層係在常溫下具有黏合力，僅藉由加熱就能夠容易剝離者，主要使用發泡性微膠囊等者較多。 又，作為構成黏合層之黏合劑，具體而言，例如可以舉出橡膠系黏合劑、丙烯酸系黏合劑、乙烯基烷基醚系黏合劑、矽酮系黏合劑、聚酯系黏合劑、聚醯胺系黏合劑、胺基甲酸酯系黏合劑、苯乙烯-二烯嵌段共聚物系黏合劑等。 又，UV（ultraviolet：紫外線）剝離型樹脂層係具有UV硬化型黏接層者，係藉由硬化而失去黏合力從而能夠剝離者。
作為UV硬化型黏接層，可以舉出在基質聚合物中將碳-碳雙鍵導入到聚合物側鏈或主鏈中或主鏈末端之聚合物等。作為具有碳-碳雙鍵之基質聚合物，將丙烯酸系聚合物作為基本骨架為較佳。 另外，為了使丙烯酸系聚合物交聯，根據需要亦能夠包含多官能性單體等作為共聚合用單體成分。 具有碳-碳雙鍵之基質聚合物能夠單獨使用，但亦能夠調配UV硬化性的單體或低聚物。 為了使UV硬化型黏接層藉由UV照射而硬化，併用光聚合起始劑為較佳。作為光聚合起始劑，可以舉出苯偶姻醚系化合物；縮酮系化合物；芳香族磺醯氯系化合物；光活性肟系化合物；二苯甲酮系化合物；噻噸酮系化合物；樟腦醌；鹵化酮；醯基氧化膦；醯基膦酸酯（acyl phosphonate）等。
作為熱剝離型樹脂層的市售品，例如可以舉出WS5130C02、WS5130C10等Intelimer〔註冊商標〕膠帶（NITTA Corporation製造）；SOMATAC〔註冊商標〕TE系列（SOMAR Corp.製造）；No.3198、No.3198LS、No.3198M、No.3198MS、No.3198H、No.3195、No.3196、No.3195M、No.3195MS、No.3195H、No.3195HS、No.3195V、No.3195VS、No.319Y-4L、No.319Y-4LS、No.319Y-4M、No.319Y-4MS、No.319Y-4H、No.319Y-4HS、No.319Y-4LSC、No.31935MS、No.31935HS、No.3193M、No.3193MS等REVALPHA〔註冊商標〕系列（Nitto Denko Corporation製造）；等。
作為UV剝離型樹脂層的市售品，例如能夠利用ELP DU-300、ELP DU-2385KS、ELP DU-2187G、ELP NBD-3190K、ELP UE-2091J等ELEP HOLDER〔註冊商標〕（Nitto Denko Corporation製造）；Adwill D-210、Adwill D-203、Adwill D-202、Adwill D-175、Adwill D-675（均為LINTEC Corporation製造）；Sumilite〔註冊商標〕FLS的N8000系列（Sumitomo Bakelite Co.,Ltd.製造）；UC353EP-110（FURUKAWA ELECTRIC CO.,LTD.製造）；等切割膠帶。此外，作為UV剝離型樹脂層的市售品，例如能夠利用ELP RF-7232DB、ELP UB-5133D（均為Nitto Denko Corporation製造）；SP-575B-150、SP-541B-205、SP-537T-160、SP-537T-230（均為FURUKAWA ELECTRIC CO.,LTD.製造）；等背面研磨膠帶。 上述附黏合層之薄膜能夠使用公知的表面保護膠帶貼附裝置及層壓機進行貼附。
作為樹脂層44的形成方法，除了上述方法以外，例如可以舉出將含有後述的抗氧化材料、高分子材料、溶劑（例如，甲基乙基酮等）等之樹脂組成物塗佈於陽極氧化膜38的表面及背面以及導通路的突出部並進行乾燥，根據需要進行燒成之方法等。 樹脂組成物的塗佈方法並沒有特別限定，例如能夠使用旋塗法、凹版塗佈法、反轉塗佈法、模塗法、刮刀塗佈法、輥塗法、氣刀塗佈法、網版塗佈法、棒塗法、簾式塗佈法等以往公知的塗佈方法。 又，塗佈後的乾燥方法並沒有特別限定，例如可以舉出在大氣下於0℃～100℃的溫度下保持幾秒～幾十分鐘之處理、在減壓下於0℃～80℃的溫度下保持十幾分鐘～幾小時之處理等。 又，乾燥後的燒成方法因所使用之高分子材料而不同，因此並沒有特別限定，當使用聚醯亞胺樹脂時，例如可以舉出在160℃～240℃的溫度下加熱2分鐘～60分鐘之處理等，當使用環氧樹脂時，例如可以舉出在30℃～80℃的溫度下加熱2分鐘～60分鐘之處理等。
接著，如圖15所示，將雙面黏合劑46貼附於樹脂層44上。雙面黏合劑46為與上述雙面黏合劑32相同之構成，因此省略其詳細說明。 並且，將支撐構件48貼附於雙面黏合劑46上。支撐構件48為與支撐構件34相同之構成，因此省略其詳細說明。支撐構件48係發揮支撐體的作用者，藉由安裝支撐構件48而處理性增加。支撐構件48為與陽極氧化膜38相同之外形。
接著，藉由將雙面黏合劑32例如加熱至預先規定之溫度而使雙面黏合劑32的黏接力減弱，如圖16所示，從鋁基材36上去除支撐構件34。
接著，如圖17所示，將鋁基材36例如溶解去除而使陽極氧化膜38的背面38b露出。鋁基材36的溶解使用難以溶解陽極氧化膜38且容易溶解鋁之處理液為較佳。 另外，只要不使陽極氧化膜38破損等且能夠去除鋁基材36，就不限定於溶解。將去除鋁基材36稱為基板去除步驟。
〔基板去除步驟〕 溶解鋁基材36之處理液對鋁之溶解速度係1μm/分鐘以上為較佳，3μm/分鐘以上為更佳，5μm/分鐘以上為進一步較佳。同樣地，對陽極氧化膜之溶解速度成為0.1nm/分鐘以下為較佳，成為0.05nm/分鐘以下為更佳，成為0.01nm/分鐘以下為進一步較佳。
具體而言，包含至少1種離子化傾向低於鋁的金屬化合物且pH（氫離子指數）成為4以下或8以上之處理液為較佳，該pH係3以下或9以上為更佳，2以下或10以上為進一步較佳。 作為該種處理液，以酸水溶液或鹼水溶液為基質且例如調配有錳、鋅、鉻、鐵、鎘、鈷、鎳、錫、鉛、銻、鉍、銅、汞、銀、鈀、鉑、金的化合物（例如，氯化鉑酸）、該等的氟化物、該等的氯化物等者為較佳。 其中，酸水溶液基質為較佳，且摻混氯化物為較佳。 從處理寬容度的觀點而言，在鹽酸水溶液中摻混有氯化汞之處理液（鹽酸/氯化汞）、在鹽酸水溶液中摻混有氯化銅之處理液（鹽酸/氯化銅）為特佳。 另外，該種處理液的組成並沒有特別限定，例如能夠使用溴/甲醇混合物、溴/乙醇混合物、王水等。
又，該種處理液的酸或鹼濃度係0.01～10mol/L為較佳，0.05～5mol/L為更佳。 另外，使用該種處理液之處理溫度係-10℃～80℃為較佳，0℃～60℃為更佳。
又，上述鋁基材36的溶解藉由使上述金屬填充步驟後的鋁基材36與上述處理液接觸來進行。接觸方法並沒有特別限定，例如可以舉出浸漬法、噴射法。其中，浸漬法為較佳。作為此時的接觸時間，10秒～5小時為較佳，1分鐘～3小時為更佳。
接著，如圖18所示，從陽極氧化膜38的背面38b側向微孔39（參閱圖24）填充絕緣性物質。填充絕緣性物質之步驟為與上述絕緣性物質填充步驟相同之步驟，因此省略其詳細說明。
接著，如圖19所示，對陽極氧化膜38的背面38b進行研磨。陽極氧化膜38的背面38b的研磨與上述圖12所示之陽極氧化膜38的表面38a的研磨相同，因此省略其詳細說明。在該情況下，在對陽極氧化膜38的背面38b進行研磨時，亦可以不對填充於結構體內部之絕緣性物質進行研磨。 接著，如圖20所示，將陽極氧化膜38的背面38b沿厚度方向Dt去除一部分而使上述填充之金屬比陽極氧化膜38的背面38b突出。亦即，使導通路16從陽極氧化膜38的背面38b突出。導通路16從陽極氧化膜38的背面38b突出之部分為突出部17b。 上述使填充之金屬比陽極氧化膜38的背面38b突出之步驟與上述修整步驟相同，因此省略其詳細說明。
接著，如圖21所示，將陽極氧化膜38的背面38b的導通路16的突出部17b所埋設之樹脂層45形成於陽極氧化膜38的背面38b。樹脂層45係保護導通路16的突出部17b者。藉此，形成安裝有支撐構件48之狀態的結構體10。 另外，樹脂層45的形成方法與上述樹脂層44的樹脂層形成步驟相同，因此省略其詳細說明。 接著，在樹脂層45上形成保護層49。保護層49係從支撐構件48的相反側保護結構體10者。 另外，在上述任一製造方法中，均能夠單獨進行上述各步驟。
保護層49係用於保護結構體表面以免產生劃痕等者，因此易剝離膠帶為較佳。作為保護層49，例如亦可以使用附黏合層之薄膜。 作為附黏合層之薄膜，例如能夠使用在聚乙烯樹脂膜表面形成有黏合劑層之SUNYTECT〔註冊商標〕（Sun A.Kaken Co.,Ltd.製造）、在聚對苯二甲酸乙二酯樹脂膜表面形成有黏合劑層之E-MASK〔註冊商標〕（Nitto Denko Corporation製造）、在聚對苯二甲酸乙二酯樹脂膜表面形成有黏合劑層之MASTACK〔註冊商標〕（FUJIMORI KOGYO CO.,LTD.製造）等以系列名銷售之市售品。 又，貼附附黏合層之薄膜之方法並沒有特別限定，能夠使用以往公知的表面保護膠帶貼附裝置及層壓機進行貼附。
以下，對結構體10的構成進行更具體的說明。 〔絕緣性基材〕 絕緣性基材只要係由無機材料構成，且具有與構成以往公知的各向異性導電性薄膜等之絕緣性基材相同程度的電阻率（1014 Ω・cm左右）者，就沒有特別限定。 另外，“由無機材料構成”係用於與後述之構成樹脂層之高分子材料區別之規定，並不是限定於僅由無機材料構成之絕緣性基材之規定，係將無機材料作為主成分（50質量%以上）之規定。
作為絕緣性基材，例如可以舉出金屬氧化物基材、金屬氮化物基材、玻璃基材、碳化矽、氮化矽等陶瓷基材、類金剛石碳等碳基材、聚醯亞胺基材、該等的複合材料等。作為絕緣性基材，除此以外，例如可以為在具有貫通路之有機材料上由包含50質量%以上的陶瓷材料或碳材料之無機材料成膜者。
如上所述，絕緣性基材中以貫通孔14（參閱圖1）形式形成微孔39（參閱圖8）。出於容易形成貫通孔14之原因，金屬氧化物基材為較佳，閥金屬的陽極氧化膜為更佳。 在此，作為閥金屬，具體而言，例如可以舉出鋁、鉭、鈮、鈦、鉿、鋯、鋅、鎢、鉍、銻等。在該等之中，由於鋁的陽極氧化膜的尺寸穩定性良好，比較廉價，因此較佳。
絕緣性基材12的厚度h在1～1000μm的範圍內為較佳，在5～500μm的範圍內為更佳，在10～300μm的範圍內為進一步較佳。若絕緣性基材的厚度在該範圍，則絕緣性基材的處理性變良好。 絕緣性基材12的厚度h係用聚焦離子束（Focused Ion Beam：FIB）對絕緣性基材12沿厚度方向Dt進行切削加工，利用電場釋放型掃描電子顯微鏡以20萬倍的倍率觀察其截面，獲取絕緣性基材12的輪廓形狀，對相當於厚度h之區域進行10點測定而得到之平均值。
絕緣性基材中之各貫通孔的間隔係5nm～800nm為較佳，10nm～200nm為更佳，50nm～140nm為進一步較佳。若絕緣性基材中之各貫通孔的間隔在該範圍，則絕緣性基材作為絕緣性的間隔壁充分發揮功能。貫通孔的間隔與導通路的間隔相同。 在此，貫通孔的間隔亦即導通路的間隔係指相鄰之導通路之間的寬度w（參閱圖1），係指利用電場釋放型掃描電子顯微鏡以20萬倍的倍率觀察各向異性導電性構件的截面，在10點上測定相鄰之導通路之間的寬度而得到之平均值。
〔導通路〕 複數個導通路16沿陽極氧化膜38的厚度方向貫通，並以相互電絕緣之狀態設置。導通路16由金屬等導電性物質構成，具有從絕緣性基材12的表面12a突出之突出部17a和從背面12b突出之突出部17b。如圖21所示，可以為突出部17a埋設於樹脂層44中且突出部17b埋設於樹脂層45中之構成。 如上所述，複數個絕緣性體18沒有導電性。絕緣性體18的兩端相對於絕緣性基材12的厚度方向Dt的表面12a或背面12b的各面位於同一面上或相對於厚度方向Dt的面突出、或者比厚度方向Dt的面凹陷。當絕緣性體突出時，突出長度δ≤突出長度Ld×0.3。當絕緣性體凹陷時，凹陷長度γ≤絕緣性體的厚度h×0.1。 ＜導電性物質＞ 在上述金屬填充步驟中，構成導通路之導電性物質能夠使用例示之被填充之金屬。 ＜絕緣性物質＞ 在上述絕緣性物質填充步驟中，構成絕緣性體之絕緣性物質能夠使用例示之被填充之絕緣性物質。
＜突出部＞ 當將結構體10作為各向異性導電性構件而利用時，藉由壓接等方法將各向異性導電性構件與電極進行電連接或物理接合時，出於能夠充分確保導通路16的突出部被壓壞時的面方向的絕緣性之原因，導通路16的突出部的縱橫比（突出部的高度/突出部的直徑）係0.5以上且小於50為較佳，0.8～20為更佳，1～10為進一步較佳。
又，從追隨連接對象的半導體晶片或半導體晶圓的表面形狀之觀點而言，導通路16的突出部的高度係20nm以上為較佳，更佳為100nm～7000nm，進一步較佳為100nm～1000nm，進一步更佳為100nm～300nm。 導通路16的突出部的高度係指利用電場釋放型掃描電子顯微鏡以2萬倍的倍率觀察各向異性導電性構件的截面，在10點上測定導通路16的突出部的高度而得到之平均值。 導通路16的突出部的直徑係指利用電場釋放型掃描電子顯微鏡觀察各向異性導電性構件的截面，在10點上測定導通路16的突出部的直徑而得到之平均值。
＜其他形狀＞ 導通路16及絕緣性體為柱狀，與突出部的直徑相同，導通路的直徑d（參閱圖2）超過5nm且10μm以下為較佳，20nm～1000nm為更佳。導通路的直徑d相當於貫通孔14的內徑。
如上所述，導通路16係以利用絕緣性基材12相互電絕緣之狀態存在者，其密度係2萬個/mm2 以上為較佳，200萬個/mm2 以上為更佳，1000萬個/mm2 以上為進一步較佳，5000萬個/mm2 以上為特佳，1億個/mm2 以上為最佳。 另外，相鄰之各導通路16的中心間距離p（參閱圖2）係20nm～500nm為較佳，40nm～200nm為更佳，50nm～140nm為進一步較佳。
〔樹脂層〕 如上所述，樹脂層係設置於絕緣性基材的表面與背面，且如上所述，埋設導通路的突出部者。亦即，樹脂層被覆從絕緣性基材突出之導通路的端部而保護突出部。 樹脂層係藉由上述樹脂層形成步驟形成者。樹脂層係例如在50℃～200℃的溫度範圍內顯示出流動性且在200℃以上硬化者為較佳。 樹脂層係藉由上述樹脂層形成步驟形成者，但亦能夠使用如以下所示之樹脂劑的組成。以下，對樹脂層的組成進行說明。樹脂層係含有高分子材料者。樹脂層可以含有抗氧化材料。
＜高分子材料＞ 作為樹脂層中所包含之高分子材料並沒有特別限定，出於能夠高效率地填補半導體晶片或半導體晶圓與各向異性導電性構件的間隙、與半導體晶片或半導體晶圓之密著性變得更高之原因，熱硬化性樹脂為較佳。 作為熱硬化性樹脂，具體而言，例如可以舉出環氧樹脂、酚樹脂、聚醯亞胺樹脂、聚酯樹脂、聚胺酯樹脂、雙順丁烯二醯亞胺樹脂、三聚氰胺樹脂、異氰酸酯系樹脂等。 其中，出於絕緣可靠性進一步提高、耐藥品性優異之原因，使用聚醯亞胺樹脂和/或環氧樹脂為較佳。
＜抗氧化材料＞ 作為樹脂層中所包含之抗氧化材料，具體而言，例如可以舉出1,2,3,4-四唑、5-胺基-1,2,3,4-四唑、5-甲基-1,2,3,4-四唑、1H-四唑-5-乙酸、1H-四唑-5-琥珀酸、1,2,3-三唑、4-胺基-1,2,3-三唑、4,5-二胺基-1,2,3-三唑、4-羧基-1H-1,2,3-三唑、4,5-二羧基-1H-1,2,3-三唑、1H-1,2,3-三唑-4-乙酸、4-羧基-5-羧基甲基-1H-1,2,3-三唑、1,2,4-三唑、3-胺基-1,2,4-三唑、3,5-二胺基-1,2,4-三唑、3-羧基-1,2,4-三唑、3,5-二羧基-1,2,4-三唑、1,2,4-三唑-3-乙酸、1H-苯并三唑、1H-苯并三唑-5-羧酸、苯并呋呫、2,1,3-苯并噻唑、鄰苯二胺、間苯二胺、兒茶酚、鄰胺基苯酚、2-巰基苯并噻唑、2-巰基苯并咪唑、2-巰基苯并噁唑、三聚氰胺及該等的衍生物。 在該等之中，苯并三唑及其衍生物為較佳。 作為苯并三唑衍生物，可以舉出在苯并三唑的苯環上具有羥基、烷氧基（例如，甲氧基、乙氧基等）、胺基、硝基、烷基（例如,甲基、乙基、丁基等）、鹵素原子（例如，氟、氯、溴、碘等）等之取代苯并三唑。又，亦能夠舉出與萘三唑、萘雙三唑同樣地經取代之取代萘三唑、取代萘雙三唑等。
又，作為樹脂層中所包含之抗氧化材料的其他例子，可以舉出作為一般的抗氧化劑之高級脂肪酸、高級脂肪酸銅、酚化合物、烷醇胺、對苯二酚類、銅螯合劑、有機胺、有機銨鹽等。
樹脂層中所包含之抗氧化材料的含量並沒有特別限定，但從防蝕效果的觀點而言，相對於樹脂層的總質量，係0.0001質量%以上為較佳，0.001質量%以上為更佳。又，出於在正式接合製程中得到適當的電阻之原因，5.0質量%以下為較佳，2.5質量%以下為更佳。
＜防遷移材料＞ 出於藉由捕捉樹脂層中能夠含有之金屬離子、鹵素離子及來源於半導體晶片及半導體晶圓之金屬離子來進一步提高絕緣可靠性之原因，樹脂層含有防遷移材料為較佳。
作為防遷移材料，例如能夠使用離子交換體，具體而言，陽離子交換體與陰離子交換體的混合物或者僅使用陽離子交換體。 在此，陽離子交換體及陰離子交換體例如能夠分別從後述之無機離子交換體及有機離子交換體中適當選擇。
（無機離子交換體） 作為無機離子交換體，例如可以舉出以含水氧化鋯為代表之金屬的含水氧化物。 作為金屬的種類，例如除了鋯以外，已知有鐵、鋁、錫、鈦、銻、鎂、鈹、銦、鉻、鉍等。 該等之中，鋯系對陽離子的Cu2+ 、Al3+ 具有交換能力。又，關於鐵系，亦對Ag+ 、Cu2+ 具有交換能力。 同樣地，錫系、鈦系、銻系係陽離子交換體。 另一方面，鉍系對陰離子的Cl- 具有交換能力。 又，鋯系根據製造條件顯示出陰離子的交換能力。關於鋁系、錫系亦相同。 作為該等以外的無機離子交換體，已知有以磷酸鋯為代表之多價金屬的酸性鹽、以磷鉬酸銨為代表之異種多重酸鹽、不溶性亞鐵氰化物等合成物。 該等無機離子交換體的一部分已有市售，例如已知有TOAGOSEI CO.,LTD.的商品名“IXE”中之各種等級。 另外，除了合成品以外，亦能夠使用天然物的沸石或蒙脫石之類的無機離子交換體的粉末。
（有機離子交換體） 在有機離子交換體中，作為陽離子交換體，可以舉出具有磺酸基之交聯聚苯乙烯，此外，亦可以舉出具有羧酸基、膦酸基或次膦酸基者。 又，作為陰離子交換體，可以舉出具有四級銨基、四級鏻基或三級鋶基之交聯聚苯乙烯。
該等無機離子交換體及有機離子交換體只要考慮欲捕捉之陽離子、陰離子的種類、對該離子之交換容量來適當選擇即可。當然亦能夠混合使用無機離子交換體和有機離子交換體。 在電子元件的製造步驟中包括加熱製程，因此無機離子交換體為較佳。
又，關於防遷移材料與上述高分子材料的混合比，例如從機械強度的觀點而言，將防遷移材料設為10質量%以下為較佳，將防遷移材料設為5質量%以下為更佳，進一步地，將防遷移材料設為2.5質量%以下為進一步較佳。又，從抑制將半導體晶片或半導體晶圓與各向異性導電性構件接合時的遷移之觀點而言，將防遷移材料設為0.01質量%以上為較佳。
＜無機填充劑＞ 樹脂層含有無機填充劑為較佳。 作為無機填充劑並沒有特別制限，能夠從公知者中適當選擇，例如可以舉出高嶺土、硫酸鋇、鈦酸鋇、氧化矽粉、微粉狀氧化矽、氣相法二氧化矽、非晶二氧化矽、結晶二氧化矽、熔融二氧化矽、球狀二氧化矽、滑石、黏土、碳酸鎂、碳酸鈣、氧化鋁、氫氧化鋁、雲母、氮化鋁、氧化鋯、氧化釔、碳化矽、氮化矽等。
出於能夠防止無機填充劑進入導通路之間而進一步提高導通可靠性之原因，無機填充劑的平均粒徑大於各導通路的間隔為較佳。 無機填充劑的平均粒徑係30nm～10μm為較佳，80nm～1μm為更佳。 在此，關於平均粒徑，將用雷射衍射散射式粒徑測定裝置（Nikkiso Co.,Ltd.製造之Microtrac MT3300）測定之一次粒徑設為平均粒徑。
＜硬化劑＞ 樹脂層可以含有硬化劑。 當含有硬化劑時，從抑制與連接對象的半導體晶片或半導體晶圓的表面形狀之接合不良之觀點而言，不使用在常溫下為固體的硬化劑而含有在常溫下為液體的硬化劑為更佳。 在此，“在常溫下為固體”係指在25℃下為固體，例如融點為高於25℃的溫度之物質。
作為硬化劑，具體而言，例如可以舉出二胺基二苯基甲烷、二胺基二苯基碸之類的芳香族胺、脂肪族胺、4-甲基咪唑等咪唑衍生物、雙氰胺、四甲基胍、硫脲加成胺、甲基六氫鄰苯二甲酸酐等羧酸酐、羧酸醯肼、羧酸醯胺、多酚化合物、酚醛清漆樹脂、多硫醇等，能夠從該等硬化劑中適當選擇使用在25℃下為液體者。另外，硬化劑可以單獨使用1種，亦可以併用2種以上。
樹脂層中可以在不損害其特性之範圍內含有廣泛地一般添加於半導體封裝體的樹脂絕緣膜中之分散劑、緩衝劑、黏度調整劑等各種添加劑。
＜形狀＞ 出於保護導通路之原因，樹脂層的厚度大於導通路的突出部的高度，1μm～5μm為較佳。
本發明係基本上如以上那樣構成者。以上，對本發明的結構體、結構體的製造方法、積層體及半導體封裝體進行了詳細說明，但本發明並不限定於上述實施形態，當然可以在不脫離本發明的主旨之範圍內進行各種改良或變更。 [實施例]
以下，舉出實施例對本發明進行進一步具體的說明。以下實施例所示之材料、試劑、使用量、物質量、比例、處理內容、處理步驟等只要不脫離本發明的趣旨，則能夠適當進行變更。因此，本發明的範圍不應藉由以下所示之具體例作限定性解釋。 在本實施例中，製作出實施例1～實施例6的結構體及比較例1～比較例3的結構體。對於實施例1～實施例6及比較例1～比較例3的結構體，對短路和導通電阻進行了評價。將短路和導通電阻的評價結果示於下述表1。 以下，對短路和導通電阻進行說明。短路和導通電阻的評價中使用了以下所示之TEG晶片（Test Element Group chip：測試元件群晶片）。
〔評價〕 ＜TEG晶片＞ 準備了具有Cu墊（pad）之TEG晶片（測試元件群晶片）和中介層（interposer）。在該等的內部包含測定導通電阻之菊鍊（daisy chain）圖案和測定絕緣電阻之梳齒圖案。該等的絕緣層為SiN。TEG晶片準備了晶片尺寸為8mm見方且電極面積（銅柱）相對於晶片面積之比率為25%的晶片。TEG晶片相當於半導體晶片。中介層由於在周圍包括引出配線，因此準備了晶片尺寸為10mm見方者。 接著，使用晶片接合器（chip bonder）（DB250, SHIBUYA CORPORATION製造）在溫度270℃、10分鐘的條件下進行了接合，以使TEG晶片、所製作之結構體及中介層依次積層。此時，利用預先形成於晶片的角部之對準標誌（alignment mark）對位接合，以免TEG晶片與中介層的Cu墊的位置偏移。
接著，對短路的評價進行說明。 ＜短路的評價＞ 藉由焊接在中介層的梳齒圖案部分的引出配線墊上接合電阻測定用訊號線，並在常溫、大氣中進行了導通評價。 基於電阻值的結果，按以下所示之評價基準進行了評價。將評價結果示於下述表1的短路欄中。 “A”：電阻值為設計電阻的0.1倍以上 “B”：電阻值為設計電阻的0.01倍以上且小於0.1倍 “C”：電阻值為設計電阻的0.001倍以上且小於0.01倍 “D”：電阻值小於設計電阻的0.001倍
接著，對導通電阻的評價進行說明。 ＜導通電阻的評價＞ 藉由焊接在中介層的菊鍊圖案部分的引出配線墊上接合電阻測定用訊號線，並在常溫、大氣中進行了導通評價。 基於電阻值的結果，按以下所示之評價基準進行了評價。將評價結果示於下述表1的導通電阻的欄中。 “A”：電阻值小於設計電阻的10倍 “B”：電阻值為設計電阻的10倍以上且小於100倍 “C”：電阻值為設計電阻的100倍以上且小於1000倍 “D”：電阻值為設計電阻的1000倍以上
接著，對結構體的突出長度及接觸率進行說明。 ＜突出長度＞ 將背面側的修整步驟後的導電性物質的突出長度設為導通路的突出長度。又，將絕緣性物質的突出長度設為絕緣性體的突出長度。將導通路的突出長度及絕緣性物質的突出長度示於下述表1。 關於導通路的突出長度及絕緣性物質的突出長度，在背面側的修整步驟後，用FIB（聚焦離子束）在結構體的表面、背面這兩面部分的厚度方向上進行切削加工，利用FE-SEM（Field emission-Scanning Electron Microscope：場發射掃描電子顯微鏡）對其截面拍攝照片（倍率50000倍），對表面及背面分別進行10點測定並求出平均值，將平均值作為導通路的突出長度及絕緣性物質的突出長度。另外，下述表1中的負的數值表示絕緣性物質凹陷。
＜接觸率＞ 關於接觸率，利用FE-SEM拍攝結構體的表面照片（倍率100000倍），對100條導通路確認了相鄰之導通路彼此是否接觸。使用下述式計算出接觸率。 接觸率=（（與相鄰之導通路接觸之導通路的數量）/100）×100（%）
以下，對實施例1～實施例6及比較例1～比較例3進行說明。 （實施例1）
[結構體] ＜鋁基板的製作＞ 使用含有Si：0.06質量%、Fe：0.30質量%、Cu：0.005質量%、Mn：0.001質量%、Mg：0.001質量%、Zn：0.001質量%、Ti：0.03質量%且餘量為Al和不可避免雜質之鋁合金來製備溶湯，在進行溶湯處理及過濾之後，利用DC（Direct Chill：直接冷卻）鑄造法製作出厚度500mm、寬度1200mm的鑄塊。 接著，利用面削機以平均10mm的厚度切削表面之後，在550℃下均熱保持約5小時，在溫度下降至400℃之時刻，使用熱軋機製成厚度2.7mm的軋製板。 另外，使用連續退火機在500℃下進行熱處理之後，藉由冷軋精加工成厚度1.0mm，得到了JIS（Japanese Industrial Standard：日本工業標準）1050材的鋁基板。 將鋁基板形成為直徑200mm（8英吋）的晶圓狀之後，實施了以下所示之各處理。
＜電解研磨處理＞ 使用以下組成的電解研磨液，在電壓25V、液體溫度65℃、液體流速3.0m/分鐘的條件下對上述鋁基板實施了電解研磨處理。 陰極設為碳電極,電源使用了GP0110-30R（TAKASAGO LTD.製造）。又，電解液的流速使用旋渦式流量監控器FLM22-10PCW（AS ONE Corporation製造）進行了測量。 （電解研磨液組成） ・85質量%磷酸（Wako Pure Chemical Industries, Ltd.製造之試劑） 660mL ・純水 160mL ・硫酸 150mL ・乙二醇 30mL
＜陽極氧化處理步驟＞ 接著，按照日本特開2007-204802號公報中所記載之步驟，對電解研磨處理後的鋁基板實施了基於自有序化法之陽極氧化處理。 在0.50mol/L草酸的電解液中，在電壓40V、液體溫度16℃、液體流速3.0m/分鐘的條件下對電解研磨處理後的鋁基板實施了5小時的預陽極氧化處理。 然後，實施了將預陽極氧化處理後的鋁基板在0.2mol/L鉻酸酐、0.6mol/L磷酸的混合水溶液（液溫：50℃）中浸漬12小時之脫膜處理。 然後，在0.50mol/L草酸的電解液中，在電壓40V、液體溫度16℃、液體流速3.0m/分鐘的條件下實施3小時45分鐘的再陽極氧化處理，得到了膜厚30μm的陽極氧化膜。 另外，在預陽極氧化處理及再陽極氧化處理中，陰極均設為不銹鋼電極，電源均使用了GP0110-30R（TAKASAGO LTD.製造）。又，冷卻裝置使用了NeoCool BD36（Yamato Scientific co.,ltd.製造），攪拌加溫裝置使用了成對攪拌器PS-100（EYELA TOKYO RIKAKIKAI CO.,LTD.製造）。另外，電解液的流速使用旋渦式流量監控器FLM22-10PCW（AS ONE Corporation製造）進行了測量。
＜阻層去除步驟＞ 接著，在與上述陽極氧化處理相同之處理液及處理條件下，一邊將電壓由40V以0.2V/sec的電壓下降速度連續下降至0V一邊實施了電解處理（電解去除處理）。 然後，實施在5質量%磷酸中於30℃下浸漬30分鐘之蝕刻處理（蝕刻去除處理），去除位於陽極氧化膜的微孔底部之阻層，使鋁經由微孔露出。
在此，阻層去除步驟後的陽極氧化膜中所存在之微孔的平均開口直徑為60nm。另外，關於平均開口直徑，利用FE-SEM（場發射掃描電子顯微鏡）拍攝表面照片（倍率50000倍），計算為50點測定之平均值。 又，阻層去除步驟後的陽極氧化膜的平均厚度為10μm。亦即，絕緣性基材的厚度為10μm。另外，關於平均厚度，用FIB（聚焦離子束）對陽極氧化膜在厚度方向上進行切削加工，利用FE-SEM對其截面拍攝表面照片（倍率50000倍），計算為10點測定之平均值。 又，陽極氧化膜中所存在之微孔的密度為約1億個/mm2 。另外，微孔的密度利用日本特開2008-270158號公報的＜0168＞及＜0169＞段落中所記載之方法進行了測定、計算。 又，陽極氧化膜中所存在之微孔的有序化度為92%。另外，關於有序化度，利用FE-SEM拍攝照片（倍率20000倍），利用日本特開2008-270158號公報的＜0024＞～＜0027＞段落中所記載之方法進行了測定、計算。
＜金屬填充步驟＞ 接著，將鋁基板作為陰極，將鉑作為正極而實施了電解電鍍處理。 具體而言，使用以下所示之組成的銅電鍍液實施恆電流電解，藉此製作出在微孔的內部填充有銅之結構體。 在此，關於恆電流電解，使用YAMAMOTO-MS CO.,LTD.製造之電鍍裝置並使用HOKUTO DENKO CORPORATION製造之電源（HZ-3000），在電鍍液中進行循環伏安法來確認析出電位之後，在以下所示之條件下實施了處理。 （銅電鍍液組成及條件） ・硫酸銅 100g/L ・硫酸 50g/L ・鹽酸 15g/L ・溫度 25℃ ・電流密度 10A/dm2
＜絕緣性物質填充步驟＞ ＜半硬化環氧樹脂＞ 將以下所示之成分以以下所示之比例溶解於甲基乙基酮（MEK）中，製備出固體成分濃度成為15質量%之樹脂層塗佈液。 將該塗佈液塗佈於絕緣性基材的表面，並使其乾燥而進行了成膜。
＜塗佈液組成＞ ・彈性體：以丙烯酸丁酯-丙烯腈為主成分之丙烯酸酯系聚合物（商品名：SG-28GM，Nagase ChemteX Corporation製造） 5質量份 ・環氧樹脂1：jER（註冊商標）828（Mitsubishi Chemical Corporation製造） 33質量份 ・環氧樹脂2：jER（註冊商標）1004（Mitsubishi Chemical Corporation製造） 11質量份 ・酚樹脂：Mirex XLC-4L（Mitsui Chemicals, Inc.製造） 44質量份 ・有機酸：鄰甲氧苯甲酸（ortho anisic acid，Tokyo Chemical Industry Co.,Ltd.製造） 0.5質量份 ・抗氧化材料A：苯并三唑：0.01質量%（相對於黏合層的固體成分之量） ・防遷移材料A：商品名“IXE―100”（中值粒徑1μm，陽離子交換，耐熱溫度550℃，TOAGOSEI CO.,LTD.） 2.5質量% ・硬化劑（液體）：1-氰基乙基-2-乙基-4-甲基咪唑（2E4MZ-CN，SHIKOKU CHEMICALS CORPORATION製造） 0.5質量% 然後，將樹脂層加熱至80℃，將半硬化（B階段）狀態的環氧樹脂填充於結構體內部並形成於表面。在下述表1中，將半硬化（B階段）狀態的環氧樹脂標記為半硬化環氧樹脂。
＜研磨步驟＞ 接著，對填充有金屬之結構體的表面實施CMP（Chemical Mechanical Polishing：化學機械研磨）處理，將形成於表面之所有絕緣性物質和填充有金屬之結構體研磨5μm的量，藉此將表面平滑化。 作為CMP漿料，使用了Fujimi Incorporated製造之PNANERLITE-7000。
用FE-SEM觀察微孔中填充金屬之後的陽極氧化膜的表面，觀察1000個微孔中基於金屬之封孔的有無，計算出封孔率（封孔微孔的個數/1000個），其結果為80%。 又，用FIB對微孔中填充金屬之後的陽極氧化膜在厚度方向上進行切削加工，利用FE-SEM對其截面拍攝表面照片（倍率50000倍），確認了微孔的內部，其結果得知，在被封孔的微孔中，其內部完全被金屬填充。
＜修整步驟＞ 將結構體浸漬於氫氧化鉀水溶液（濃度：0.1mol/L、液體溫度：20℃）中，以使導通路的突出部的突出長度成為1000nm（參閱下述表1）之方式調整浸漬時間來選擇性溶解了鋁的陽極氧化膜的表面及絕緣性物質。 ＜去除絕緣性物質的一部分之步驟（控制絕緣填充部的突出高度之步驟）＞ 將結構體浸漬於甲基乙基酮（MEK）中，以使絕緣性物質的突出長度或凹陷長度成為表1中所記載之期望之值之方式調整浸漬時間來選擇性溶解了絕緣性物質。在表1中的“絕緣性物質的突出長度”欄中，以正值表示突出長度，以負值表示凹陷長度。亦即，實施例5的突出長度為300nm，比較例1的突出長度為1000nm，實施例4的凹陷長度為1000nm。實施例1～3、6～7及比較例2的絕緣性物質與陽極氧化膜位於同一面上。 ＜清洗步驟＞ 修整步驟後，用純水進行水洗之後，浸漬於下述表1的“清洗步驟的後半步驟”欄中所記載之流體中，並進行乾燥，使作為導通路之銅的圓柱突出。 ＜基板去除步驟＞ 接著，在20質量%氯化汞水溶液（升汞）中於20℃下浸漬3小時，藉此溶解去除鋁基板，使陽極氧化膜的背面露出。 ＜絕緣性物質填充步驟＞ 向陽極氧化膜的背面填充了絕緣性物質。向陽極氧化膜的背面之絕緣性物質的填充利用與將上述半硬化（B階段）狀態的環氧樹脂填充於結構體內部並形成於表面相同之方法來進行。
＜研磨步驟＞ 接著，對去除了鋁基板之一側的面亦即陽極氧化膜的背面實施CMP（化學機械研磨）處理，將形成於背面之絕緣性物質全部和填充有金屬之結構體研磨5μm的量，藉此將背面平滑化。 作為CMP漿料，使用了Fujimi Incorporated製造之PNANERLITE-7000。 ＜修整步驟＞ 利用與陽極氧化膜的表面相同之方法，對陽極氧化膜的背面側實施了修整步驟。 ＜清洗步驟＞ 利用與陽極氧化膜的表面相同之方法，對陽極氧化膜的背面側實施了清洗步驟。
（實施例2） 在清洗步驟中，除了將純水清洗後的浸漬流體由甲基乙基酮（MEK）變更為純水以外，利用與實施例1的方法相同之方法製作出實施例2的結構體。 （實施例3） 除了將所填充之導電性物質由Cu變更為Ni以外，利用與實施例1的方法相同之方法製作出實施例3的結構體。 在Ni填充方法中，使用以下所示之組成的鎳電鍍液來實施恆電流電解，藉此將鎳填充於微孔的內部。 ＜鎳電鍍液組成＞ ・硫酸鎳 300g/L ・氯化鎳 60g/L ・硼酸 40g/L ・溫度 50℃ ・電流密度 5A/dm2
（實施例4） 除了將所填充之絕緣性物質由半硬化（B階段）狀態的環氧樹脂變更為氫氧化鋁以外，利用與實施例1的方法相同之方法製作出實施例4的結構體。 在氫氧化鋁的填充方法中，將結構體在100℃的純水中浸漬了1小時。 （實施例5） 除了將所填充之絕緣性物質由半硬化（B階段）狀態的環氧樹脂變更為二氧化矽粒子以外，利用與實施例1的方法相同之方法製作出實施例5的結構體。 在二氧化矽粒子的填充方法中，將結構體在25℃的以下所示之處理液B中實施了1小時浸漬處理。 （處理液B） ・20nm直徑的膠體二氧化矽（NISSAN CHEMICAL INDUSTRIES, LTD.製造之MA-ST-M）0.01g ・乙醇 100.00g
（實施例6） 除了將修整步驟及清洗步驟變更為下述所示之步驟以外，利用與實施例1的方法相同之方法製作出實施例6的結構體。 修整步驟：以使導通路的突出部的長度成為7000nm（參閱下述表1）之方式將處理時間調整為比實施例1長的時間。 清洗步驟：在清洗步驟中，將純水清洗後的浸漬流體變更為二氧化碳的超臨界流體。
（實施例7） 除了將修整步驟變更為下述所示之步驟以外，利用與實施例1的方法相同之方法製作出實施例7的結構體。 修整步驟：以使導通路的突出部的突出長度成為300nm（參閱下述表1）的方式將處理時間調整為比實施例1短的時間。
（比較例1） 除了將表面及背面的絕緣性物質填充步驟變更為以下所示之聚合物填充處理步驟以外，利用與實施例1的方法相同之方法製作出比較例1的結構體。另外，在下述表1中，在比較例1的絕緣性物質欄中記載為“聚合物”。 ＜聚合物填充處理步驟＞ 接著，將上述經金屬填充處理之陽極氧化膜浸漬於以下所示之浸漬液中，在140℃下使其乾燥1分鐘。接著，照射波長850nm的紅外光，使微孔內的成分硬化。 ・自由基聚合性單體（以下通式C） 0.4120g ・光熱轉換劑（以下通式D） 0.0259g ・自由基產生劑（以下通式E） 0.0975g ・1-甲氧基-2-丙醇 3.5800g ・甲醇 1.6900g
[化學式1]
Figure 02_image001
（比較例2） 除了未實施修整步驟以外，利用與實施例4的方法相同之方法製作出比較例2的結構體。 （比較例3） 除了未實施絕緣性物質填充步驟之以外，利用與實施例6的方法相同之方法製作出比較例3的結構體。
[表1]
Figure 107123081-A0304-0001
如表1所示，與比較例1～比較例3相比，實施例1～實施例7的短路的結果及導通電阻的結果優異。藉此，可明確能夠以無短路之狀態與其他構件接合且與其他構件接合時電導通優異。 比較例1的導通路與絕緣性物質的突出長度相同。比較例2的導通路及絕緣性物質均未突出。比較例3未填充絕緣性物質，且導通路長。
又，若比較實施例1和實施例3，則所填充之導電性物質的最大應力為100MPa以下時導通電阻的結果優異，因此較佳。 若比較實施例1和實施例2，則接觸率為10%以下時短路的結果優異，因此較佳。 若比較實施例1和實施例4，則在絕緣性體未突出的情況下，凹陷長度小時短路的結果優異，因此較佳。 若比較實施例5和比較例1，則在絕緣性體突出之情況下，若緣性體突出的長度為突出部的長度的30%以下，則導通電阻的結果優異。 若比較實施例2和實施例6，則使用表面張力小的液體時能夠減小接觸率，且短路的結果優異，因此較佳。 若比較實施例1和實施例7，則導通路突出之長度長時，即使接觸率大，導通電阻的結果亦優異，因此較佳。
10‧‧‧結構體11‧‧‧積層體12‧‧‧絕緣性基材12a‧‧‧表面12b‧‧‧背面13‧‧‧絕緣性結構體14‧‧‧貫通孔16‧‧‧導通路17a、17b‧‧‧突出部18‧‧‧絕緣性體18c‧‧‧端面19‧‧‧空隙20‧‧‧配線基板21‧‧‧間隙22‧‧‧電極23‧‧‧絕緣層24‧‧‧半導體封裝體26‧‧‧半導體元件30‧‧‧鋁基板30a‧‧‧表面30b‧‧‧背面32、46‧‧‧雙面黏合劑34‧‧‧支撐構件36‧‧‧鋁基材36a、38a‧‧‧表面38‧‧‧陽極氧化膜38b‧‧‧背面39‧‧‧微孔40‧‧‧金屬層41‧‧‧導電性物質42‧‧‧絕緣性物質44、45‧‧‧樹脂層48‧‧‧支撐構件49‧‧‧保護層d‧‧‧直徑Dt‧‧‧厚度方向h‧‧‧厚度Ld、δ‧‧‧突出長度p‧‧‧中心間距離w‧‧‧寬度γ‧‧‧凹陷長度
圖1係表示本發明的實施形態的結構體的一例之示意性剖面圖。 圖2係表示本發明的實施形態的結構體的一例之示意性俯視圖。 圖3係表示本發明的實施形態的積層體的一例之示意圖。 圖4係表示本發明的實施形態的積層體的另一例之示意圖。 圖5係表示本發明的實施形態的半導體封裝體的一例之示意圖。 圖6係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意圖。 圖7係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意圖。 圖8係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意圖。 圖9係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意圖。 圖10係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意圖。 圖11係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意圖。 圖12係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意圖。 圖13係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意圖。 圖14係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意圖。 圖15係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意圖。 圖16係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意圖。 圖17係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意圖。 圖18係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意圖。 圖19係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意圖。 圖20係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意圖。 圖21係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意圖。 圖22係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意圖。 圖23係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意性剖面圖。 圖24係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意性剖面圖。 圖25係表示本發明的實施形態的結構體的製造方法的一例的一步驟之示意性剖面圖。
10‧‧‧結構體
12‧‧‧絕緣性基材
12a‧‧‧表面
12b‧‧‧背面
14‧‧‧貫通孔
16‧‧‧導通路
17a、17b‧‧‧突出部
18‧‧‧絕緣性體
18c‧‧‧端面
19‧‧‧空隙
44、45‧‧‧樹脂層
Dt‧‧‧厚度方向
h‧‧‧厚度
Ld、δ‧‧‧突出長度
w‧‧‧寬度
γ‧‧‧凹陷長度

Claims (9)

  1. 一種結構體，其具有：絕緣性基材；複數個貫通孔，設置於該絕緣性基材，且沿該絕緣性基材的厚度方向貫通；導通路，由填充於該複數個該貫通孔中之導電性物質構成；及絕緣性體，由填充於該複數個該貫通孔中且與該絕緣性基材不同之絕緣性物質構成，該導通路具備兩端從該絕緣性基材的該厚度方向的各面突出之突出部，該絕緣性體的兩端相對於該絕緣性基材的該厚度方向的該各面位於同一面上、或相對於該厚度方向的面突出、或者比該厚度方向的面凹陷，當該絕緣性體突出時，該絕緣性體的突出長度為該導通路的該突出部的突出長度的30%以下，當該絕緣性體凹陷時，該絕緣性體的凹陷長度為該絕緣性基材的該厚度方向的厚度的10%以下，該突出部彼此接觸之比例為該導通路的總數的10%以下。
  2. 如申請專利範圍第1項所述之結構體，其中構成該導通路之該導電性物質在施加壓縮負載時之彈性區域中之最大應力為100MPa以下。
  3. 一種結構體的製造方法，其係申請專利範圍第1項或第2項所述之結構體的製造方法，具有： 第1步驟，形成具備具有複數個沿厚度方向延伸之貫通孔之絕緣性基材之絕緣性結構體；第2步驟，在該貫通孔的內部填充導電性物質；第3步驟，在複數個該貫通孔中的在該第2步驟中該貫通孔未被該導電性物質填滿之貫通孔中填充絕緣性物質；及第4步驟，對該絕緣性物質進行蝕刻。
  4. 如申請專利範圍第3項所述之結構體的製造方法，其中該第4步驟係同時對該絕緣性基材和該絕緣性物質進行蝕刻，使在該第2步驟中填充之該導電性物質比該絕緣性基材的表面突出之步驟。
  5. 如申請專利範圍第3項或第4項所述之結構體的製造方法，其在該第4步驟之後，具有：使該絕緣性基材與表面張力為30mN/m以下的液體接觸之步驟；及對該液體進行乾燥之步驟。
  6. 如申請專利範圍第3項或第4項所述之結構體的製造方法，其在該第4步驟之後，具有將該絕緣性基材浸漬於超臨界流體中之步驟。
  7. 一種積層體，其具有：申請專利範圍第1項或第2項所述之結構體；及具有電極之配線基板，該結構體的該導通路與該電極電連接。
  8. 如申請專利範圍第7項所述之積層體，其中在該結構體與該配線基板的間隙中填充有絕緣性材料。
  9. 一種半導體封裝體，其具有積層體，該積層體具有： 申請專利範圍第1項或第2項所述之結構體；及具有電極之配線基板，該結構體的該導通路與該電極電連接，且在該結構體與該配線基板的間隙中填充有絕緣性材料。
TW107123081A 2017-08-25 2018-07-04 結構體、結構體的製造方法、積層體及半導體封裝體 TWI758510B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-162249 2017-08-25
JP2017162249 2017-08-25

Publications (2)

Publication Number Publication Date
TW201913934A TW201913934A (zh) 2019-04-01
TWI758510B true TWI758510B (zh) 2022-03-21

Family

ID=65440134

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107123081A TWI758510B (zh) 2017-08-25 2018-07-04 結構體、結構體的製造方法、積層體及半導體封裝體

Country Status (4)

Country Link
US (1) US11355439B2 (zh)
JP (1) JP6906616B2 (zh)
TW (1) TWI758510B (zh)
WO (1) WO2019039071A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102608888B1 (ko) * 2019-06-04 2023-12-01 (주)포인트엔지니어링 전기접속용 양극산화막 및 광소자 디스플레이 및 광소자 디스플레이 제조 방법
JP7220796B2 (ja) * 2019-08-16 2023-02-10 富士フイルム株式会社 構造体の製造方法
WO2022014293A1 (ja) * 2020-07-16 2022-01-20 富士フイルム株式会社 異方導電性部材の製造方法
JP7506753B2 (ja) 2020-08-24 2024-06-26 富士フイルム株式会社 金属充填微細構造体の製造方法
CN116830391A (zh) * 2021-01-27 2023-09-29 富士胶片株式会社 结构体、各向异性导电性部件的制造方法及保护层形成用组合物

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001006770A (ja) * 1999-06-21 2001-01-12 Nitto Denko Corp 異方導電性フィルム
JP2002141121A (ja) * 2000-11-06 2002-05-17 Hitachi Ltd 異方導電性フィルムおよびそれを用いた半導体装置並びにその製造方法
TW200742018A (en) * 2006-01-27 2007-11-01 Ibiden Co Ltd Substrate having a built-in semiconductor element and built-in semiconductor substrate type multi-layer circuit board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5145110B2 (ja) * 2007-12-10 2013-02-13 富士フイルム株式会社 異方導電性接合パッケージの製造方法
JP5139906B2 (ja) * 2008-07-25 2013-02-06 富士フイルム株式会社 微細構造体およびその製造方法
JP5363131B2 (ja) 2009-02-02 2013-12-11 富士フイルム株式会社 異方導電性部材およびその製造方法
JP5435493B2 (ja) * 2010-06-22 2014-03-05 富士フイルム株式会社 微細構造体およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001006770A (ja) * 1999-06-21 2001-01-12 Nitto Denko Corp 異方導電性フィルム
JP2002141121A (ja) * 2000-11-06 2002-05-17 Hitachi Ltd 異方導電性フィルムおよびそれを用いた半導体装置並びにその製造方法
TW200742018A (en) * 2006-01-27 2007-11-01 Ibiden Co Ltd Substrate having a built-in semiconductor element and built-in semiconductor substrate type multi-layer circuit board

Also Published As

Publication number Publication date
JP6906616B2 (ja) 2021-07-21
WO2019039071A1 (ja) 2019-02-28
US20200168551A1 (en) 2020-05-28
TW201913934A (zh) 2019-04-01
JPWO2019039071A1 (ja) 2020-10-01
US11355439B2 (en) 2022-06-07

Similar Documents

Publication Publication Date Title
TWI758510B (zh) 結構體、結構體的製造方法、積層體及半導體封裝體
TWI829851B (zh) 陽極氧化處理方法及各向異性導電性構件的製造方法
JP2019153415A (ja) 異方導電性部材、異方導電性部材の製造方法、および接合体の製造方法
JP6976883B2 (ja) 異方導電性部材、異方導電性部材の製造方法、接合体および電子デバイス
WO2022163260A1 (ja) 構造体、異方導電性部材の製造方法、及び保護層形成用組成物
CN115135809B (zh) 金属填充微细结构体、金属填充微细结构体的制造方法及结构体
WO2021177013A1 (ja) 充填微細構造体および搬送方法
JP7369797B2 (ja) 金属充填微細構造体の製造方法
WO2021176847A1 (ja) 金属充填微細構造体の製造方法
TWI765092B (zh) 金屬填充微細結構體的製造方法及絕緣性基材
JP6580642B2 (ja) 金属充填微細構造体の製造方法
TWI774841B (zh) 半導體元件的製造方法及接合構件
TW202305839A (zh) 結構體之製造方法
TW202319223A (zh) 各向異性導電性構件、各向異性導電性構件之製造方法、結構體及結構體之製造方法
JP2018140479A (ja) 金属充填微細構造体の製造方法