KR101906876B1

KR101906876B1 - 미세 구조체, 다층 배선 기판, 반도체 패키지 및 미세 구조체의 제조 방법

Info

Publication number: KR101906876B1
Application number: KR1020167015931A
Authority: KR
Inventors: 코스케 야마시타
Original assignee: 후지필름 가부시키가이샤
Priority date: 2014-01-27
Filing date: 2015-01-19
Publication date: 2018-10-11
Also published as: CN106063041A; TWI642068B; US20160336262A1; US9799594B2; KR20160088348A; TW201541471A; CN106063041B; WO2015111542A1; JP6084709B2; JPWO2015111542A1

Abstract

본 발명은, 미세한 도통로를 담보하면서, 절연성 기재의 절연 내압을 향상시킬 수 있는 미세 구조체, 다층 배선 기판, 반도체 패키지 및 미세 구조체의 제조 방법을 제공하는 것을 과제로 한다. 본 발명의 미세 구조체는, 복수의 관통공을 갖는 절연성 기재와, 복수의 관통공의 내부에 충전된 금속을 함유하는 도전성 재료로 이루어지는 도통로를 갖는 미세 구조체로서, 복수의 관통공의 평균 개구 직경이 5nm~500nm이고, 서로 인접하는 관통공 간을 연결하는 최단 거리의 평균값이 10nm~300nm이며, 미세 구조체의 전체 질량에 대한 함수율이 0.005% 이하인 미세 구조체이다.

Description

미세 구조체, 다층 배선 기판, 반도체 패키지 및 미세 구조체의 제조 방법{MICROSTRUCTURE, MULTILAYER WIRING BOARD, SEMICONDUCTOR PACKAGE AND MICROSTRUCTURE MANUFACTURING METHOD}

본 발명은, 미세 구조체, 다층 배선 기판, 반도체 패키지 및 미세 구조체의 제조 방법에 관한 것이다.

절연성 기재에 복수의 도통로를 마련한 미세 구조체는, 이방 도전성 부재로서 다양한 전자 부품에 이용되고 있다.

이방 도전성 부재는, 반도체 소자 등의 전자 부품과 회로 기판의 사이에 배치하여, 가압하는 것만으로 전자 부품과 회로 기판 간의 전기적 접속이 얻어지기 때문에, 반도체 소자 등의 전자 부품을 접속하기 위한 전기적 접속 부재나 반도체 소자 등의 전자 부품을 기능 검사하기 위한 검사용 커넥터 등으로서 널리 사용되고 있다.

최근, 전자 부품의 배선의 복잡화에 따라, 이방 도전성 부재의 도통로를, 직경을 작게 형성하고 또한 협피치로 배열하는 등 하여 미세화하는 것이 제안되어 있다.

예를 들면, 특허문헌 1에는, "절연성 기재 중에, 도전성 부재로 이루어지는 복수의 도통로가, 서로 절연된 상태로 절연성 기재를 두께 방향으로 관통하고, 또한, 각 도통로의 일단이 절연성 기재의 한쪽의 면에 있어서 노출되며, 각 도통로의 타단이 절연성 기재의 다른 한쪽의 면에 있어서 노출된 상태로 마련되는 이방 도전성 부재로서, 도통로의 밀도가 200만개/mm² 이상이고, 절연성 기재가 마이크로포어(관통공)를 갖는 알루미늄 기판의 양극 산화막으로 이루어지는 구조체인, 이방 도전성 부재."가 개시되어 있다([청구항 1]).

또한, 특허문헌 2에는, "절연성 기재 중에, 도전성 부재로 이루어지는 복수의 도통로가, 서로 절연된 상태로 절연성 기재를 두께 방향으로 관통하고, 또한, 각 도통로의 일단이 절연성 기재의 한쪽의 면에 있어서 돌출되며, 각 도통로의 타단이 절연성 기재의 다른 한쪽의 면에 있어서 돌출된 상태로 마련되고, 도통로의 밀도가 200만개/mm² 이상이며, 절연성 기재가 마이크로포어(관통공)를 갖는 알루미늄 기판의 양극 산화 피막으로 이루어지는 이방 도전성 부재로서, 도통로에 있어서의 절연층 기재의 면으로부터 돌출되어 있는 부분의 평균 직경과, 도통로에 있어서의 절연층 기재를 관통하고 있는 부분의 평균 직경의 비율(돌출부/관통부)이, 1.05 이상인 이방 도전성 부재."가 개시되어 있다([청구항 1]).

특허문헌 1: 일본 공개특허공보 2008-270158호 특허문헌 2: 일본 공개특허공보 2013-069629호

그러나, 특허문헌 1 및 특허문헌 2에 기재된 이방 도전성 부재는, 미세한 도통로를 형성할 수 있지만, 최근의 고전압화된 전자 부품에 대하여 도통로 간의 절연성을 확보하는 것이 곤란해질 우려가 있었다. 예를 들면, 이방 도전성 부재를 통하여 집적 회로〔Integrated Circuit(이하, "IC"라고 약기함)〕 등의 반도체에 전원과 신호가 입출력되는 이방성 접합 패키지에서는, 3V 이상의 높은 구동 전압을 이용한 IC가 많이 이용되고 있다. 또한, 파워 반도체에서는, 수십 V ~ 수백 V의 높은 전압이 이용되고 있다. 이와 같이, 고전압화된 전자 부품에 대해서도 도통로 간의 절연성을 확보할 것이 요구된다.

따라서, 본 발명은, 미세한 도통로를 담보하면서, 절연성 기재의 절연 내압을 향상시킬 수 있는 미세 구조체, 다층 배선 기판, 반도체 패키지 및 미세 구조체의 제조 방법을 제공하는 것을 과제로 한다.

본 발명자들은, 상기 과제를 달성하기 위하여 예의 검토한 결과, 미세 구조체의 함수율을 저하시킴으로써, 미세한 도통로를 담보하면서, 절연성 기재의 절연 내압이 향상되는 것을 발견하여, 본 발명을 완성시켰다.

즉, 이하의 구성에 의하여 상기 목적을 달성할 수 있는 것을 발견했다.

(1) 복수의 관통공을 갖는 절연성 기재와, 복수의 관통공의 내부에 충전된 금속을 함유하는 도전성 재료로 이루어지는 도통로를 갖는 미세 구조체로서,

복수의 관통공의 평균 개구 직경이 5nm~500nm이고,

서로 인접하는 관통공 간을 연결하는 최단 거리의 평균값이 10nm~300nm이며,

미세 구조체의 전체 질량에 대한 함수율이 0.005% 이하인 미세 구조체.

(2) 절연성 기재가, 알루미늄의 양극 산화막인 (1)에 따른 미세 구조체.

(3) 이방 도전성 부재로서 이용하는 (1) 또는 (2)에 따른 미세 구조체.

(4) (3)에 따른 미세 구조체와, 미세 구조체를 사이에 두고 배치되어 도통로를 통하여 서로 전기적으로 접속되는 한 쌍의 배선 기판을 갖는 다층 배선 기판.

(5) (4)에 따른 다층 배선 기판을 이용한 반도체 패키지.

(6) 절연성 기재에, 평균 개구 직경이 5nm~500nm인 복수의 관통공을, 인접하는 관통공 간을 연결하는 최단 거리의 평균값이 10nm~300nm가 되도록 마련한 후, 복수의 관통공의 내부에 금속을 함유하는 도전성 재료를 충전하여 도통로를 형성하고, 전구체를 얻는 전구체 형성 공정, 및, 전구체 형성 공정 후에, 100℃ 이상의 온도에서 3시간 이상의 소성 처리를 실시하여, 전체 질량에 대한 함수율이 0.005% 이하가 되는 미세 구조체를 얻는 소성 처리 공정을 포함하는 미세 구조체의 제조 방법.

(7) 소성 처리 공정은, 산소 농도 0.1% 이하의 감압 분위기에서 행하는 (6)에 따른 미세 구조체의 제조 방법.

본 발명에 의하면, 미세한 도통로를 담보하면서, 절연성 기재의 절연 내압을 향상시킬 수 있는 미세 구조체, 다층 배선 기판, 반도체 패키지 및 미세 구조체의 제조 방법을 제공할 수 있다.

도 1은 본 발명의 미세 구조체의 적합한 실시형태의 일례를 나타내는 간략도이고, 도 1(A)는 정면도, 도 1(B)는 도 1(A)의 절단면선 Ib-Ib에서 본 단면도이다.
도 2는 본 발명의 변형예에 관한 미세 구조체의 구성을 나타내는 단면도이다.
도 3은 복수의 관통공의 규칙화도를 산출하는 방법의 설명도이다.
도 4는 본 발명의 다층 배선 기판의 적합한 실시형태의 일례를 나타내는 단면도이다.
도 5는 본 발명의 변형예에 관한 다층 배선 기판의 구성을 나타내는 단면도이다.
도 6은 절연성 기재의 최저 절연 내압을 측정하는 방법을 나타내는 도이다.
도 7은 도통로의 도전율을 측정하는 방법을 나타내는 도이다.

이하, 본 발명에 대하여 상세하게 설명한다.

이하에 기재하는 구성 요건의 설명은, 본 발명의 대표적인 실시형태에 근거하여 이루어지는 경우가 있지만, 본 발명은 그러한 실시형태에 한정되는 것은 아니다.

또한, 본 명세서에 있어서, "~"를 이용하여 나타나는 수치 범위는, "~"의 전후에 기재되는 수치를 하한값 및 상한값으로서 포함하는 범위를 의미한다.

[미세 구조체]

본 발명의 미세 구조체는, 복수의 관통공을 갖는 절연성 기재와, 복수의 관통공의 내부에 충전된 금속을 함유하는 도전성 재료로 이루어지는 도통로를 갖는 미세 구조체로서, 복수의 관통공의 평균 개구 직경이 5nm~500nm이고, 서로 인접하는 관통공 간을 연결하는 최단 거리의 평균값이 10nm~300nm이며, 미세 구조체의 전체 질량에 대한 함수율이 0.005% 이하인 미세 구조체이다.

이러한 구성을 갖는 본 발명의 미세 구조체는, 미세한 도통로를 담보하면서 절연성 기재의 절연 내압을 향상시킬 수 있다.

즉, 미세 구조체의 도통로의 직경을 작게 형성하고 또한 협피치로 배열함으로써 미세화했을 때에, 도통로 간을 가로막는 절연성 기재의 두께가 얇아지기 때문에, 절연성 기재의 내부에 소량의 수분이 포함되는 것만으로도 이것이 도전 패스가 되어, 절연성 기재의 절연성을 파괴하는 요인이 된다. 특히, 절연성 기재는 양극 산화막으로 구성되는 경우에는, 그 제조 공정에 있어서, 예를 들면, 산성 액체 중에서 양극 산화를 행할 때에, 또는 절연성 기재의 복수의 관통공에 전해 도금법 등으로 금속을 충전하여 도통로를 마련할 때에, 나아가서는 각 공정의 전후에 수세 처리를 실시할 때에, 양극 산화막의 표면 및 내부에 여분의 수분이 함유되어 버린다. 따라서, 본 발명의 미세 구조체에서는, 미세 구조체의 함수율을 전체 질량에 대하여 0.005% 이하로 함으로써, 미세화된 도통로 간을 가로막는 절연성 기재에 수분에 의한 도전 패스가 형성되는 것을 억제하여 절연성 기재의 절연 내성을 크게 향상시키는 것이다.

다음으로, 본 발명의 미세 구조체 전체의 구성을 도 1 및 도 2를 이용하여 설명한 후에, 각 구성에 대하여 상세하게 설명한다.

도 1은, 본 발명의 미세 구조체의 실시형태의 일례를 나타내는 모식도이고, 도 1(A)는 정면도, 도 1(B)는 도 1(A)의 절단면선 Ib-Ib에서 본 단면도이다.

도 1에 나타내는 미세 구조체(1)는, 절연성 기재(2)와, 절연성 기재(2)에 마련된 복수의 도통로(3)를 갖는다. 절연성 기재(2)는, 두께 방향 Z로 관통하는 복수의 관통공(4)을 갖고, 이 복수의 관통공(4) 내에 금속을 함유하는 도전성 재료를 충전하여 복수의 도통로(3)가 마련된다.

본 발명에 있어서는, 미세 구조체(1)의 함수율이, 전체 질량에 대하여 0.005% 이하이다. 이와 같이, 미세 구조체(1)의 함수율을 저하시킴으로써, 미세화된 도통로(3) 간을 가로막는 절연성 기재(2)에 수분에 의한 도전 패스가 형성되는 것을 억제하고, 미세한 도통로(3)를 담보하면서 절연성 기재(2)의 절연 내압을 향상시킬 수 있다. 또한, 미세 구조체(1)의 함수율은, 전체 질량에 대하여 0.002% 이하로 하는 것이 바람직하고, 0.001% 이하로 하는 것이 보다 바람직하고, 0.0001% 이하로 하는 것이 더 바람직하다. 이로써, 절연성 기재(2)의 절연 내압을 한층 더 향상시킬 수 있다.

여기에서, 미세 구조체(1)의 함수율은, 미세 구조체(1)의 질량(가열 전 질량)을 측정한 후, 질소 분위기하에서 미세 구조체(1)를 승온 속도 10℃/min으로 가열하고, 150℃에 도달했을 때의 미세 구조체(1)의 질량(가열 후 질량)을 측정하여, 〔(가열 전 질량-가열 후 질량)/가열 전 질량〕×100에 근거하여 산출한 것이다.

또한, 가열 전 질량이란, 미세 구조체(1)를 23℃, 상대 습도 30~60%의 조건하에서 10일간 방치한 후에 측정한 질량을 말한다.

또한, 미세 구조체(1)는, 도 2에 나타내는 바와 같이, 절연성 기재(2)의 표면(2a 및 2b) 위에 각각 소수막(5)을 마련하는 것이 바람직하다. 이로써, 대기 중의 수분이 미세 구조체(1)에 흡착되는 것을 방지하여, 절연성 기재(2)의 절연 내압을 장기간에 걸쳐서 유지할 수 있다.

또한, 복수의 도통로(3)는, 적어도 절연성 기재(2)의 한쪽의 표면(2a)에서 다른 한쪽의 표면(2b)까지 복수의 관통공(4) 내를 채우도록 마련되는데, 도 1(B)에 나타내는 바와 같이, 각 도통로(3)의 일단이 절연성 기재(2)의 한쪽의 표면(2a)으로부터 돌출되고, 각 도통로(3)의 타단이 절연성 기재(2)의 다른 한쪽의 표면(2b)으로부터 돌출된 상태로 마련되는 것이 바람직하다. 즉, 각 도통로(3)의 양단은, 절연성 기재의 표면(2a 및 2b)으로부터 각각 외측으로 돌출되어 마련되는 것이 바람직하다.

<절연성 기재>

상기 절연성 기재는, 복수의 관통공을 갖는 구조체이고, 후술하는 도통로 간의 절연성을 확보하는 것이다.

본 발명에 있어서는, 복수의 관통공의 평균 개구 직경(도 1에 있어서는 부호 6으로 나타나는 부분)이 5nm~500nm이고, 서로 인접하는 관통공 간을 연결하는 최단 거리(도 1에 있어서는 부호 7로 나타나는 부분)의 평균값(평균 최단 거리)이 10nm~300nm이다. 이러한 복수의 관통공 내에 도통로를 형성함으로써 도통로를 미세화할 수 있어, 후술하는 다층 배선 기판에 있어서 복수의 도통로를 복잡화된 배선 기판에 세세하게 대응시킬 수 있다.

또한, 복수의 관통공의 평균 개구 직경은, 20nm~400nm의 범위 내인 것이 바람직하고, 20nm~200nm의 범위 내인 것이 보다 바람직하다.

여기에서, 인접하는 관통공 간의 평균 최단 거리, 즉 후술하는 도통로 간을 가로막는 절연성 기재의 두께가 10nm~300nm로 작기 때문에, 절연성 기재에 포함되는 수분이 도전 패스를 형성하여 절연성이 파괴될 우려가 있다. 특히, 수분에 의한 도전 패스가 용이하게 형성되고, 절연성 기재의 절연성이 파괴될 우려가 한층 더 높아지는 이유에서, 인접하는 관통공 간의 평균 최단 거리가 10nm~250nm인 것이 바람직하며, 20nm~200nm인 것이 보다 바람직하고, 30nm~150nm인 것이 더 바람직하다. 따라서, 상술한 바와 같이 미세 구조체의 함수율을 전체 질량에 대하여 0.005% 이하로 함으로써, 인접하는 관통공 간의 평균 최단 거리가 10nm~300nm의 범위여도 절연성 기재의 절연성을 고도로 유지할 수 있고, 이로써 미세한 도통로를 담보하면서 절연성 기재의 절연 내압이 향상된 미세 구조체를 얻을 수 있다.

여기에서, 복수의 관통공의 평균 개구 직경이란, 전계 방사형 주사 전자 현미경〔Field Emission Scanning Electron Microscope(이하, "FE-SEM"이라고 약기함)〕에 의하여 절연성 기재의 표면 사진(배율 50000배)을 촬영하고 관통공의 개구 직경을 50점 측정하여, 그 평균값을 산출한 것이다. 또한, 관통공에 있어서의 개구부의 형상이 정원(正圓)이 아닌 경우는, 개구부의 면적과 동일한 면적이 되는 정원의 직경(원 상당 직경)을 말한다.

또한, 관통공 간의 평균 최단 거리란, FE-SEM에 의하여 양극 산화막의 표면 사진(배율 50000배)을 촬영하고 관통공 간의 최단 거리를 50점 측정하여, 그 평균값을 산출한 것이다.

또한, 절연성 기재의 두께(도 1에 있어서는 부호 8로 나타나는 부분)는, 1μm~1000μm의 범위 내인 것이 바람직하고, 5μm~500μm의 범위 내인 것이 보다 바람직하며, 10μm~300μm의 범위 내인 것이 더 바람직하다. 이로써, 두께 방향에 있어서의 절연성 기재의 절연성을 보다 확실하게 담보할 수 있다.

또한, 절연성 기재는, 알루미늄의 양극 산화막인 것이 바람직하다. 이 알루미늄의 양극 산화막을 구성하는 산화 알류미늄은, 종래 공지의 이방 도전성 필름 등을 구성하는 절연성 기재(예를 들면, 열가소성 엘라스토머 등)와 마찬가지로, 전기 저항률은 10¹⁴Ω·cm 정도이며, 절연성 기재의 절연 내압을 보다 크게 향상시킬 수 있다.

또한, 복수의 관통공의 밀도는, 200만개/mm² 이상인 것이 바람직하고, 1000만개/mm² 이상인 것이 보다 바람직하며, 5000만개/mm² 이상인 것이 더 바람직하고, 1억개/mm² 이상인 것이 가장 바람직하다. 복수의 관통공의 밀도가 이 범위에 있음으로써, 절연성 기재에 의하여 미세한 도통로를 형성할 수 있다.

또한, 미세 구조체의 함수율을 균일하게 저하시켜 도통로 간에 수분에 의한 도전 패스가 형성되는 것을 보다 확실하게 억제하고 또한 부분적으로 응력이 불균일화되는 것을 억제하는 관점에서, 상기 복수의 관통공에 대하여 하기 식 (i)에 의하여 정의되는 규칙화도가 50% 이상인 것이 바람직하고, 70% 이상인 것이 보다 바람직하며, 80% 이상인 것이 더 바람직하다.

규칙화도(%)=B/A×100 (i)

상기 식 (i) 중, A는, 측정 범위에 있어서의 관통공의 전체 수를 나타낸다. B는, 하나의 관통공의 무게중심을 중심(中心)으로 하여, 다른 관통공의 가장자리에 내접하는 가장 반경이 짧은 원을 그린 경우에, 그 원의 내부에 상기 하나의 관통공 이외의 관통공의 무게중심을 6개 포함하게 되는 상기 하나의 관통공의 측정 범위에 있어서의 수를 나타낸다.

도 3은, 복수의 관통공의 규칙화도를 산출하는 방법의 설명도이다. 도 3을 이용하여, 상기 식 (1)을 보다 구체적으로 설명한다.

도 3(A)에 나타나는 관통공(101)은, 관통공(101)의 무게중심을 중심으로 하여, 다른 관통공의 가장자리에 내접하는 가장 반경이 짧은 원(103)(관통공(102)에 내접하고 있음)을 그린 경우에, 원(103)의 내부에 관통공(101) 이외의 관통공의 무게중심을 6개 포함하고 있다. 따라서, 관통공(101)은, B에 산입된다.

도 3(B)에 나타나는 관통공(104)은, 관통공(104)의 무게중심을 중심으로 하여, 다른 관통공의 가장자리에 내접하는 가장 반경이 짧은 원(106)(관통공(105)에 내접하고 있음)을 그린 경우에, 원(106)의 내부에 관통공(104) 이외의 관통공의 무게중심을 5개 포함하고 있다. 따라서, 관통공(104)은, B에 산입되지 않는다.

또한, 도 3(B)에 나타나는 관통공(107)은, 관통공(107)의 무게중심을 중심으로 하여, 다른 관통공의 가장자리에 내접하는 가장 반경이 짧은 원(109)(관통공(108)에 내접하고 있음)을 그린 경우에, 원(109)의 내부에 관통공(107) 이외의 관통공의 무게중심을 7개 포함하고 있다. 따라서, 관통공(107)은, B에 산입되지 않는다.

또한, 후술하는 도통로를 직관 구조로 하는 관점에서, 상기 관통공이 분기 구조를 갖지 않는 것, 즉, 양극 산화막의 한쪽의 표면의 단위 면적당 관통공수 A와, 다른 표면의 단위 면적당 관통공수 B의 비율이, A/B=0.90~1.10인 것이 바람직하고, A/B=0.95~1.05인 것이 보다 바람직하며, A/B=0.98~1.02인 것이 특히 바람직하다.

<도통로>

상기 도통로는, 절연성 기재의 복수의 관통공 내에 마련되어, 절연성 기재의 두께 방향으로 전기를 도통하는 기능을 갖는 것이다.

도통로를 구성하는 도전성 재료는, 적어도 금속을 함유하는 것이다. 이 금속은, 절연성 기재의 두께 방향으로 전기를 도통할 수 있다면 특별히 한정되는 것은 아니지만, 금, 은, 구리, 알루미늄, 니켈, 코발트, 텅스텐, 마그네슘, 인듐이 도프된 주석 산화물 등이 적합하게 예시된다. 그 중에서도, 국제 연동규격〔International Anneale Copper Standard(이하, "IACS"라고 약기함)〕에 따른 % 표기(이하, "%IACS"라고 약기함)로 20%IACS 이상의 높은 도전율을 얻기 위하여, 구리, 금, 알루미늄, 니켈, 코발트, 은 및 텅스텐으로 이루어지는 군으로부터 선택되는 적어도 1종인 것이 바람직하다.

여기에서, %IACS는, 체적 저항률이 1.7241×10^- ²μΩm를 도전율 100%IACS로 했을 때의 도전율의 비율을 나타내는 것이다.

또한, 본 발명에 있어서는, 상기 절연성 기재의 두께에 대한 상기 도통로의 중심선의 길이(도통로의 길이/절연성 기재의 두께)는 1.0~1.2인 것이 바람직하고, 1.0~1.05인 것이 보다 바람직하다. 상기 절연성 기재의 두께에 대한 상기 도통로의 중심선의 길이가 이 범위이면, 상기 도통로가 직관 구조라고 평가할 수 있고, 도통로에 전기 신호를 흘렸을 때에 도통로의 양단에서 1대 1의 응답을 확실하게 얻을 수 있기 때문에, 이방 도전성 부재를 전자 부품의 검사용 커넥터나 전기적 접속 부재로서, 보다 적합하게 이용할 수 있다.

또한, 상기 도통로의 양단이 상기 절연성 기재의 양면으로부터 돌출되어 있는 경우, 그 돌출된 부분(도 1(B)에 있어서는 부호 9a 및 9b로 나타나는 부분. 이하, "범프"라고도 함)의 높이는, 0.1nm~100nm의 범위 내인 것이 바람직하고, 1nm~50nm의 범위 내인 것이 보다 바람직하며, 5nm~25nm의 범위 내인 것이 특히 바람직하다. 범프의 높이가 이 범위이면, 전자 부품의 전극(패드) 부분과의 접합성을 향상시킬 수 있다.

또한, 인접하는 각 도통로의 중심 간 거리(도 1에 있어서는 부호 10으로 나타나는 부분. 이하, "피치"라고도 함)는, 5nm~500nm인 것이 바람직하고, 10nm~200nm인 것이 보다 바람직하며, 30nm~150nm인 것이 더 바람직하다. 피치가 이 범위이면, 도통로의 직경과 도통로 간의 폭(절연성의 격벽 두께)의 밸런스를 취하기 용이하다.

<소수막>

본 발명의 미세 구조체가 갖고 있어도 되는 임의의 소수막은, 절연성 기재 표면의 소수성을 향상시켜, 절연성 기재에 수분이 흡착되는 것을 억제하는 기능을 갖는다.

소수막으로서는, 소수성을 향상시키는 것이면 특별히 한정되지 않지만, HLB값(Hydrophile-Lipophile Balance값)이 낮은 계면활성제로서 작용하는 화합물, 구체적으로는, HLB값이 9 이하인 계면활성제로서 작용하는 화합물이 바람직하다.

이러한 본 발명의 미세 구조체는, 이방 도전성 부재로서 적합하게 이용할 수 있다.

[미세 구조체의 제조 방법]

이하에, 본 발명의 구조체의 제조 방법에 대하여 상세하게 설명한다.

본 발명의 미세 구조체의 제조 방법은, 절연성 기재에, 평균 개구 직경이 5nm~500nm인 복수의 관통공을, 인접하는 관통공 간을 연결하는 최단 거리의 평균값이 10nm~300nm가 되도록 마련한 후, 복수의 관통공의 내부에 금속을 함유하는 도전성 재료를 충전하여 도통로를 형성하고, 전구체를 얻는 전구체 형성 공정, 및,

전구체 형성 공정 후에, 100℃ 이상의 온도에서 3시간 이상의 소성 처리를 실시하여, 전체 질량에 대한 함수율이 0.005% 이하가 되는 미세 구조체를 얻는 소성 처리 공정을 포함하는 미세 구조체의 제조 방법이다.

또한, 본 발명의 미세 구조체의 제조 방법은, 임의의 소수막을 갖는 경우, 전구체 형성 공정 후이고 소성 처리 공정 전에, 전구체 표면에 소수화 처리를 실시하는 소수화 처리 공정을 갖는다.

다음으로, 본 발명의 미세 구조체의 제조 방법에 대하여 각 처리 공정을 상세하게 설명한다.

<전구체 형성 공정>

상기 전구체 형성 공정은,

밸브 금속 기판을 양극 산화하는 양극 산화 처리 공정,

양극 산화 처리 공정 후에, 양극 산화에 의하여 발생한 복수의 세공을 관통화하여, 평균 개구 직경이 5nm~500nm인 복수의 관통공을 가짐과 함께 인접하는 관통공 간을 연결하는 최단 거리의 평균값이 10nm~300nm인 절연성 기재를 얻는 관통화 처리 공정, 및,

관통화 처리 공정 후에, 얻어진 절연성 기재에 있어서의 복수의 관통공의 내부에 금속을 함유하는 도전성 재료를 충전하여 도통로를 형성하고, 전구체를 얻는 도통로 형성 공정을 포함하는 것이 바람직하다.

〔밸브 금속 기판〕

상기 밸브 금속 기판으로서는, 절연성 기재가 도통로 간의 절연성을 확보할 수 있으면 되고, 특별히 한정되는 것은 아니지만, 알루미늄 기판인 것이 바람직하다. 알루미늄 기판으로서는, 순알루미늄판; 알루미늄을 주성분으로 하여 미량의 이원소를 포함하는 합금판; 저순도의 알루미늄(예를 들면, 리사이클 재료)에 고순도 알루미늄을 증착시킨 기판; 실리콘 웨이퍼, 석영, 유리 등의 표면에 증착, 스퍼터링 등의 방법에 따라 고순도 알루미늄을 피복시킨 기판; 알루미늄을 래미네이팅한 수지 기판; 등을 들 수 있다.

또한, 알루미늄 기판 중, 후술하는 양극 산화 처리 공정에 의하여 양극 산화막을 마련하는 표면은, 알루미늄 순도가, 99.5질량% 이상인 것이 바람직하고, 99.9질량% 이상인 것이 보다 바람직하며, 99.99질량% 이상인 것이 더 바람직하다. 알루미늄 순도가 상기 범위이면, 마이크로포어 배열의 규칙성이 충분해진다.

또한, 알루미늄 기판 중 후술하는 양극 산화 처리 공정을 실시하는 표면은, 미리 탈지 처리 및 경면 마무리 처리가 실시되는 것이 바람직하다.

여기에서, 열처리, 탈지 처리 및 경면 마무리 처리에 대해서는, 특허문헌 1(일본 공개특허공보 2008-270158호)의 [0044]~[0054] 단락에 기재된 각 처리와 동일한 처리를 실시할 수 있다.

〔양극 산화 처리 공정〕

상기 양극 산화 공정은, 밸브 금속 기판에 양극 산화 처리를 실시함으로써, 밸브 금속 기판의 표면에 복수의 세공을 갖는 양극 산화막을 형성하는 공정이다.

본 발명의 제조 방법에 있어서의 양극 산화 처리는, 종래 공지의 방법을 이용할 수 있지만, 세공 배열의 규칙성을 높게 하여, 평면 방향의 절연성을 보다 확실하게 담보하는 관점에서, 자기 규칙화법이나 정전압 처리를 이용하는 것이 바람직하다.

양극 산화 처리에 있어서의 전해액의 평균 유속은, 0.5~20.0m/min인 것이 바람직하고, 1.0~15.0m/min인 것이 보다 바람직하며, 2.0~10.0m/min인 것이 더 바람직하다. 상기 범위의 유속으로 양극 산화 처리를 행함으로써, 균일하고 또한 높은 규칙성을 가질 수 있다.

양극 산화 처리는, 예를 들면, 산농도 1~10질량%의 용액 중에서, 알루미늄 기판을 양극으로서 통전하는 방법을 이용할 수 있다.

양극 산화 처리에 이용되는 용액으로서는, 산용액인 것이 바람직하고, 황산, 인산, 크로뮴산, 옥살산, 설팜산, 벤젠설폰산, 아마이드설폰산, 글라이콜산, 주석산, 말산, 시트르산 등이 보다 바람직하고, 그 중에서도 황산, 인산, 옥살산이 특히 바람직하다. 이들 산은 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.

양극 산화 처리의 조건은, 사용되는 전해액에 따라 다양하게 변화하므로 일률적으로 결정될 수 없지만, 일반적으로는 전해액 농도 0.1~20질량%, 액온 -10~30℃, 전류 밀도 0.01~20A/dm², 전압 3~300V, 전해 시간 0.5~30시간인 것이 바람직하고, 전해액 농도 0.5~15질량%, 액온 -5~25℃, 전류 밀도 0.05~15A/dm², 전압 5~250V, 전해 시간 1~25시간인 것이 보다 바람직하며, 전해액 농도 1~10질량%, 액온 0~20℃, 전류 밀도 0.1~10A/dm², 전압 10~200V, 전해 시간 2~20시간인 것이 더 바람직하다.

양극 산화 처리의 처리 시간은, 0.5분~16시간인 것이 바람직하고, 1분~12시간인 것이 보다 바람직하며, 2분~8시간인 것이 더 바람직하다.

여기에서, 양극 산화 처리의 자기 규칙화법이나 정전압 처리에 대해서는, 특허문헌 1(일본 공개특허공보 2008-270158호)의 [0056]~[0108] 단락 및 [도 3]에 기재된 각 처리와 동일한 처리를 실시할 수 있다.

〔관통화 처리 공정〕

상기 관통화 처리 공정은, 양극 산화 처리 공정 후에, 양극 산화에 의하여 발생한 복수의 세공을 관통화하여, 복수의 관통공을 갖는 절연성 기재를 얻는 공정이다.

관통화 처리 공정으로서는, 구체적으로는, 예를 들면, 양극 산화 처리 공정 후에, 알루미늄 기판을 용해하여, 양극 산화막의 바닥부를 제거하는 방법; 양극 산화 처리 공정 후에, 알루미늄 기판 및 알루미늄 기판 근방의 양극 산화막을 절단하는 방법; 등을 들 수 있다.

여기에서, 관통화 처리 공정에 있어서의 이들 방법에 대해서는, 예를 들면, 특허문헌 1(일본 공개특허공보 2008-270158호)의 [0110]~[0121] 단락 및 [도 3] 및 [도 4]에 기재된 각 방법과 동일한 방법을 들 수 있다.

〔도통로 형성 공정〕

상기 도통로 형성 공정은, 관통화 처리 공정 후에, 얻어진 절연성 기재에 있어서의 복수의 관통공의 내부에 금속을 포함하는 도전성 재료를 충전하여 복수의 도통로를 형성하는 공정이다.

여기에서, 충전하는 금속은, 상술한 미세 구조체에 있어서 설명한 것과 동일하다.

또한, 복수의 관통공에 금속을 충전하는 방법은, 예를 들면, 특허문헌 1(일본 공개특허공보 2008-270158호)의 [0123]~[0126] 단락 및 [도 4]에 기재된 각 방법과 동일한 방법을 들 수 있다.

〔표면 평활화 처리〕

본 발명의 제조 방법에 있어서는, 도통로 형성 공정 후에, 화학 기계 연마 처리 등에 의하여 표면 및 이면을 평활화하는 표면 평활 처리 공정을 포함하는 것이 바람직하다.

화학 기계 연마(CMP: Chemical Mechanical Polishing) 처리를 행함으로써, 금속을 충전시킨 후의 표면 및 이면의 평활화와 표면에 부착한 여분의 금속을 제거할 수 있다.

CMP 처리에는, 가부시키가이샤 후지미 인코포레이티드사제의 PNANERLITE-7000, 히타치 가세이 가부시키가이샤제의 GPX HSC800, 아사히 가라스(세이미 케미칼) 가부시키가이샤제의 CL-1000 등의 CMP 슬러리를 이용할 수 있다.

또한, 양극 산화막의 연마를 원치 않으므로, 층간 절연막이나 배리어 메탈용 슬러리를 이용하는 것은 바람직하지 않다.

〔트리밍 처리〕

본 발명의 제조 방법에 있어서는, 도통로 형성 공정 또는 CMP 처리를 실시한 경우는 표면 평활 처리 공정 후에, 트리밍 처리 공정을 포함하는 것이 바람직하다.

트리밍 처리 공정은, 도통로 형성 공정 또는 CMP 처리를 실시한 경우는 표면 평활 처리 공정 후에, 미세 구조체 표면의 절연성 기재만을 일부 제거하여, 도통로를 돌출시키는 공정이다.

여기에서, 트리밍 처리는, 도통로를 구성하는 금속을 용해하지 않는 조건이면, 상술한 양극 산화막의 바닥부를 제거할 때에 이용된 산 수용액 또는 알칼리 수용액에 접촉시키는, 예를 들면 침지법 및 스프레이법 등에 의하여 행할 수 있다. 특히, 트리밍 처리에는, 용해 속도를 관리하기 쉬운 인산을 이용하는 것이 바람직하다.

이러한 전구체 형성 공정을 실시함으로써, 절연성 기재에, 평균 개구 직경이 5nm~500nm인 복수의 관통공을, 인접하는 관통공 간을 연결하는 최단 거리의 평균값이 10nm~300nm가 되도록 마련하고, 이 복수의 관통공 내부에 금속을 함유하는 도전성 재료를 충전하여 도통로를 형성한 전구체를 얻을 수 있다.

여기에서, 전구체 형성 공정은, 절연성 기재를 수분에 노출시키는 공정을 포함하고 있다. 예를 들면, 양극 산화 처리 공정에서는 알루미늄 기판을 산성 액체 중에 담가 양극 산화가 행해지고, 도통로 형성 공정에서는 절연성 기재의 복수의 관통공에 전해 도금법 등으로 금속이 충전되며, 또한 각 공정의 전후에서는 수세 처리가 실시된다. 이와 같이, 전구체 형성 공정에 있어서 절연성 기재가 때때로 수분에 노출됨으로써, 절연성 기재의 표면 및 내부에는 여분의 수분이 함유되게 된다.

본 발명에서는, 후술하는 소성 처리 공정에 의하여, 이 전구체 형성 공정으로 절연성 기재에 함유된 수분을 제거하는 것이다.

<소성 처리 공정>

상기 소성 처리 공정은, 전구체 형성 공정 후에, 100℃ 이상의 온도에서 3시간 이상의 소성 처리를 실시하여, 전체 질량에 대한 함수율이 0.005% 이하가 되는 미세 구조체를 얻는 공정이다.

또한, 소성 처리 공정은, 최고 온도가 150℃ 이상인 온도에서 소성하는 것이 바람직하고, 이로써 미세 구조체의 함수율이 현저하게 감소하여, 절연성 기판의 절연 내압을 보다 크게 향상시킬 수 있다. 또한, 소성 처리 공정은, 최고 온도가 600℃ 이하인 온도에서 소성하는 것이 바람직하고, 이로써 미세 구조체가 소성에 의하여 크게 열화되는 것을 억제할 수 있다.

또한, 소성 처리 공정은, 100℃ 이상의 온도에서 5시간 이상의 소성을 실시하는 것이 바람직하고, 100℃ 이상의 온도에서 10시간 이상의 소성을 실시하는 것이 보다 바람직하다. 이로써, 미세 구조체의 함수율이 현저하게 감소하여, 절연성 기판의 절연 내압을 보다 크게 향상시킬 수 있다.

또한, 최고 온도에 있어서도 10분 이상 소성하는 것이 바람직하고, 1시간 이상 소성하는 것이 보다 바람직하다. 예를 들면, 최고 온도가 200℃인 경우에는, 1시간 이상 소성하는 것이 바람직하고, 2시간 이상 소성하는 것이 보다 바람직하며, 3시간 이상 소성하는 것이 더 바람직하다.

또한, 소성 처리 공정은, 산소 농도 0.1% 이하의 감압 분위기에서 행하는 것이 바람직하고, 산소 농도 0.01% 이하의 감압 분위기에서 행하는 것이 보다 바람직하다. 이로써, 미세 구조체의 함수율이 현저하게 감소하여, 절연성 기판의 절연 내압을 보다 크게 향상시킬 수 있다. 또한, 소성 처리에 있어서의 도통로의 산화가 억제되기 때문에, 도통로의 도전율을 크게 향상시킬 수 있다.

여기에서, 감압 분위기로 하는 장치로서는, 예를 들면, 일반적인 진공 펌프를 이용할 수 있다.

<소수화 처리 공정>

상기 소수화 처리 공정은, 전구체 형성 공정 후에, 전구체의 표면에 소수막을 형성하는 처리 공정이다.

여기에서, 소수화 처리로서는, 전구체에, HLB값이 9 이하인 계면활성제를 부여함으로써 행하는 것이 바람직하다.

이러한 계면활성제의 부여에 의한 소수화 처리는, 계면활성제를 용해한 처리액을 조제하고, 이 처리액을 전구체에 공급함으로써 행한다.

처리액의 공급 방법으로서는, 예를 들면, 전구체 상에 처리액을 도포하는 방법, 전구체를 처리액 중에 침지하는 방법 등을 들 수 있다.

또한, 이러한 소수화 처리로서는, 예를 들면, 일본 공개특허공보 2009-68076호의 [0079]~[0089] 단락에 기재된 처리 방법을 들 수 있다.

[다층 배선 기판]

이하에, 본 발명의 다층 배선 기판에 대하여 상세하게 설명한다.

본 발명의 다층 배선 기판은, 상술한 미세 구조체와, 미세 구조체를 사이에 두고 배치되어 도통로를 통하여 서로 전기적으로 접속되는 한 쌍의 배선 기판을 갖는 다층 배선 기판이다.

다음으로, 본 발명의 다층 배선 기판의 구성에 대하여, 도 4 및 도 5를 이용하여 설명한다.

도 4는, 본 발명의 다층 배선 기판의 적합한 실시형태의 일례를 나타내는 모식도이다.

도 4에 나타내는 바와 같이, 다층 배선 기판(21)은, 이방 도전성 부재로서 이용되는 미세 구조체(1)와, 이 미세 구조체(1)를 사이에 두고 배치되는 한 쌍의 배선 기판(22a 및 22b)을 갖고, 미세 구조체(1)에 있어서 절연성 기재(2)를 두께 방향으로 관통하는 복수의 관통공(4)에 배치된 도통로(3)의 양단부에, 각각 배선 기판(22a)의 전극(23a)과 배선 기판(22b)의 전극(23b)이 접속되어 있다.

또한, 다층 배선 기판(21)은, 복수의 미세 구조체(1)와, 복수의 배선 기판(22)을 갖고, 미세 구조체(1)와 배선 기판(22)을 교대로 적층함으로써, 복수의 미세 구조체(1)의 도통로(3)를 통하여 복수의 배선 기판(22)이 서로 전기적으로 접속되는 것이 바람직하다. 예를 들면, 다층 배선 기판(21)은, 도 5에 나타내는 바와 같이, 2개의 미세 구조체(1a 및 1b)와, 3개의 배선 기판(22a~22c)을 교대로 적층함으로써, 미세 구조체(1a)의 도통로(3)를 통하여 배선 기판(22a)과 배선 기판(22b)을 서로 전기적으로 접속함과 함께 미세 구조체(1b)의 도통로(3)를 통하여 배선 기판(22b)과 배선 기판(22c)을 서로 전기적으로 접속할 수 있다. 이와 같이, 복수의 배선 기판(22a~22c)을 적층시킴으로써, 방열성을 높여 장치의 신뢰성을 향상시킬 수 있다.

여기에서, 본 발명에 있어서는, 미세 구조체의 함수율이, 전체 질량에 대하여 0.005% 이하로 저하되어 있기 때문에, 미세화된 도통로 간을 가로막는 절연성 기재에 수분에 의한 도전 패스가 형성되는 것을 억제하여, 미세한 도통로를 담보하면서 절연성 기재의 절연 내압을 향상시킬 수 있다. 이로써, 배선이 복잡화된 배선 기판에 복수의 도통로를 대응시킬 수 있음과 함께, 고전압화된 배선 기판에 대하여 도통로 간의 절연성을 확보할 수 있다.

이러한 본 발명의 다층 배선 기판은, 반도체 패키지로서 적합하게 이용할 수 있다.

여기에서, 반도체 패키지로서는, 예를 들면, 상술한 본 발명의 다층 배선 기판의 양면에 반도체 소자를 갖는 양태를 들 수 있다.

반도체 소자로서는, 특별히 한정되지 않고, 예를 들면, 논리 집적 회로〔예를 들면, ASIC(Application Specific Integrated Circuit), FPGA(Field Programmable Gate Array), ASSP(Application Specific Standard Product) 등〕, 마이크로프로세서〔예를 들면, CPU(Central Processing Unit), GPU(Graphics Processing Unit) 등〕, 메모리〔예를 들면, DRAM(Dynamic Random Access Memory), HMC(Hybrid Memory Cube), MRAM(Magnetoresistive Random Access Memory)과 PCM(Phase-Change Memory), ReRAM(Resistance Random Access Memory), FeRAM(Ferroelectric Random Access Memory), 플래시·메모리 등〕, Light Emitting Diode(이하, "LED"라고 약기함)〔예를 들면, 휴대 단말의 마이크로플래시, 차재용, 프로젝터 광원, LCD 백 라이트, 일반 조명 등〕, 파워·디바이스, 아날로그 집적 회로〔예를 들면, DC(Direct Current)-DC(Direct Current) 컨버터, 절연 게이트 바이폴러 트랜지스터(Insulated Gate Bipolar Transistor: IGBT) 등〕, MEMS(Micro Electro Mechanical Systems)〔예를 들면, 가속도 센서, 압력 센서, 진동자, 자이로 센서 등〕, 와이어리스〔예를 들면, GPS(Global Positioning System), FM(Frequency Modulation), NFC(Near field communication), RFEM(RF Expansion Module), MMIC(Monolithic Microwave Integrated Circuit), WLAN(Wireless Local Area Network) 등〕, 디스크리트 소자, CMOS(Complementary Metal Oxide Semiconductor), CMOS 이미지 센서, 카메라 모듈, Passive 디바이스, SAW(Surface Acoustic Wave) 필터, RF(고주파) 필터, IPD(integrated passive devices) 등을 들 수 있다.

실시예

이하에 실시예에 근거하여 본 발명을 더 상세하게 설명한다. 이하의 실시예에 나타내는 재료, 사용량, 비율, 처리 내용, 처리 순서 등은, 본 발명의 취지를 일탈하지 않는 한 적절히 변경할 수 있다. 따라서, 본 발명의 범위는 이하에 나타내는 실시예에 의하여 한정적으로 해석되어야 하는 것은 아니다.

(실시예 1)

(A) 경면 마무리 처리(전해 연마 처리)

고순도 알루미늄 기판(스미토모 게이킨조쿠 가부시키가이샤제, 순도 99.99질량%, 두께 0.4mm)을 평방 10cm의 면적에서 양극 산화 처리할 수 있도록 컷하고, 하기 조성의 전해 연마액을 이용하여, 전압 25V, 액온도 65℃, 액유속 3.0m/min의 조건으로 전해 연마 처리를 실시했다.

음극은 카본 전극으로 하고, 전원은, GP0110-30R(가부시키가이샤 다카사고 세이사쿠쇼제)을 이용했다. 또한, 전해액의 유속은 와류식 플로 모니터 FLM22-10PCW(애즈원 가부시키가이샤제)를 이용하여 계측했다.

(전해 연마액 조성)

·85질량% 인산(와코 준야쿠 고교 가부시키가이샤제) 660mL

·순수 160mL

·황산 150mL

·에틸렌글라이콜 30mL

(B) 양극 산화 처리 공정

전해 연마 처리 후의 알루미늄 기판에, 0.20mol/L 황산의 전해액으로, 전압 20V, 액온도 10℃, 액유속 3.0m/min의 조건으로, 5시간의 프리 양극 산화 처리를 실시했다.

그 후, 프리 양극 산화 처리 후의 알루미늄 기판을, 0.2mol/L 무수 크로뮴산, 0.6mol/L 인산의 혼합 수용액(액온: 50℃)에 12시간 침지시키는 탈막 처리를 실시했다.

그 후, 0.20mol/L 황산의 전해액으로, 전압 20V, 액온도 10℃, 액유속 3.0m/min의 조건으로, 12시간의 재양극 산화 처리를 실시하여, 막두께 100μm의 양극 산화막을 얻었다.

또한, 프리 양극 산화 처리 및 재양극 산화 처리는, 모두 음극은 스테인리스 전극으로 하고, 전원은 GP0110-30R(가부시키가이샤 다카사고 세이사쿠쇼제)을 이용했다. 또한, 냉각 장치에는 NeoCool BD36(야마토 가가쿠 가부시키가이샤제), 교반 가온 장치에는 페어 스터러 PS-100(EYELA 도쿄 리카키카이 가부시키가이샤제)을 이용했다. 또한, 전해액의 유속은 와류식 플로 모니터 FLM22-10PCW(애즈원 가부시키가이샤제)를 이용하여 계측했다.

(C) 관통화 처리 공정

이어서, 20질량% 염화 수은 수용액(승홍)에 20℃, 3시간 침지시킴으로써 알루미늄 기판을 용해하고, 또한, 5질량% 인산에 30℃, 30분간 침지시킴으로써 양극 산화막의 바닥부를 제거하여, 복수의 관통공을 갖는 구조체(절연성 기재)를 제작했다.

(D) 가열 처리

이어서, 상기에서 얻어진 구조체에, 온도 400℃에서 1시간의 가열 처리를 실시했다.

(E) 전극막 형성 처리

이어서, 상기 가열 처리 후의 양극 산화막의 한쪽의 표면에 전극막을 형성하는 처리를 실시했다.

즉, 0.7g/L 염화 금산 수용액을, 한쪽의 표면에 도포하고, 140℃/1분으로 건조시키고, 추가로 500℃/1시간으로 소성 처리하여, 금의 도금핵을 작성했다.

그 후, 무전해 도금액으로서 프레셔스파브 ACG2000 기본액/환원액(니혼 일렉트로플레이팅·엔지니어즈 가부시키가이샤제)을 이용하고, 50℃/1시간 침지 처리하여, 공극이 없는 전극막을 형성했다.

(F) 도통로 형성 공정

이어서, 상기 전극막을 형성한 면에 구리 전극을 밀착시켜, 이 구리 전극을 음극으로 하고, 백금을 정극으로 하여 전해 도금 처리를 실시했다. 이하에 나타내는 조성의 구리 도금액을 사용하여, 정전류 전해를 실시함으로써, 관통공에 구리가 충전된 미세 구조체를 제작했다.

여기에서, 정전류 전해는, 가부시키가이샤 야마모토 멧키 시켄키사제의 도금 장치를 이용하고, 호쿠토 덴코 가부시키가이샤제의 전원(HZ-3000)을 이용하여, 도금액 중에서 사이클릭 볼탐메트리를 행하여 석출 전위를 확인한 후에, 이하에 나타내는 조건으로 처리를 실시했다.

<구리 도금액 조성>

·황산구리 100g/L

·황산 50g/L

·염산 15g/L

·온도 25℃

·전류 밀도 10A/dm²

(G) 표면 평활화 처리 공정

이어서, 금속이 충전된 구조체의 표면 및 이면에, CMP 처리를 실시하고, 막두께 80μm의 구조체에 대하여, 양면으로부터 15μm씩 연마함으로써, 양극 산화막 상에 형성한 전극막을 제거하고, 또한, 양극 산화막의 표면 및 이면을 평활화하여 막두께 50μm의 구조체를 얻었다.

CMP 슬러리로서는, 가부시키가이샤 후지미 인코포레이티드사제의 PNANERLITE-7000을 이용했다.

CMP 처리 후, 구조체의 표면을 FE-SEM으로 관찰하면, 양극 산화막의 표면으로부터 충전 금속이 일부 넘치는 것과 같은 형태가 되어 있다.

(H) 트리밍 처리

이어서, CMP 처리 후의 구조체를 인산 용액에 침지하고, 양극 산화막을 선택적으로 용해함으로써, 복수의 관통공에 충전된 충전 금속의 원기둥을 돌출시켜 구조체를 얻었다. 인산 용액은, 상기 관통화 처리와 동일한 액을 사용하고, 처리 시간을 5분으로 했다.

(I) 소성 처리

이어서, 하기 제1 표에 나타내는 바와 같이, 트리밍 처리 후의 구조체를 산소 농도 0.001%의 감압 분위기하에 있어서 최고 온도 200℃의 온도에서 60min의 소성 처리를 행했다. 이때, 소성 처리는, 승온 시간 60min에 걸쳐 최고 온도 200℃까지 승온하고, 최고 온도 200℃에서 60min 유지된 후, 강온 시간 1000min에 걸쳐 강온했다. 이로써, 100℃ 이상의 온도에 600min 유지된 미세 구조체가 얻어졌다.

이와 같이 하여 얻어진 미세 구조체의 표면 사진(배율 50000배)을 FE-SEM으로 관찰함으로써 관통공의 평균 개구 직경이 30nm이고, 관통공 간의 평균 최단 거리가 33nm인 것을 확인했다. 또한, 미세 구조체를 집속 이온빔〔Focused Ion Beam(이하, "FIB"라고도 약기함)〕을 이용하여 절삭 가공한 후, 그 단면 사진(배율 50000배)을 FE-SEM으로 관찰함으로써, 양극 산화막의 두께가 100μm이고, 양극 산화막의 표면으로부터 돌출되는 도통로의 돌출 부분의 높이(범프 높이)의 평균값이 10nm인 것을 확인했다. 또한, 양극 산화막의 두께에 대한 도통로의 중심선의 길이(도통로의 길이/양극 산화막의 두께)는, 1.01인 것을 확인했다.

(실시예 2)

양극 산화 처리 공정을 이하에 나타내는 방법으로 행함으로써, 관통공의 평균 개구 직경을 60nm로 변경함과 함께 관통공 간의 평균 최단 거리를 40nm로 변경한 것 이외에는, 실시예 1과 동일한 방법에 따라 미세 구조체를 제작했다.

(B) 양극 산화 처리 공정

전해 연마 처리 후의 알루미늄 기판에, 0.50mol/L 옥살산의 전해액으로, 전압 40V, 액온도 15℃, 액유속 3.0m/min의 조건으로, 5시간의 프리 양극 산화 처리를 실시했다.

그 후, 0.50mol/L 옥살산의 전해액으로, 전압 40V, 액온도 15℃, 액유속 3.0m/min의 조건으로, 10시간의 재양극 산화 처리를 실시하여, 막두께 80μm의 양극 산화막을 얻었다.

또한, 양극 산화 처리는, 모두 음극은 스테인리스 전극으로 하고, 전원은 GP0110-30R(가부시키가이샤 다카사고 세이사쿠쇼제)을 이용했다. 또한, 냉각 장치에는 NeoCool BD36(야마토 가가쿠 가부시키가이샤제), 교반 가온 장치에는 페어 스터러 PS-100(EYELA 도쿄 리카키카이 가부시키가이샤제)을 이용했다. 또한, 전해액의 유속은 와류식 플로 모니터 FLM22-10PCW(애즈원 가부시키가이샤제)를 이용하여 계측했다.

또한, 실시예 1과 마찬가지로, 소성 처리 후에 얻어진 미세 구조체를 FE-SEM으로 관찰함으로써, 양극 산화막의 두께가 80μm이고, 관통공의 평균 개구 직경이 60nm이며, 관통공 간의 평균 최단 거리가 40nm인 것을 확인했다.

(실시예 3)

양극 산화 처리 공정에 있어서, 황산을 대신하여 0.50mol/L 말론산의 전해액을 이용하여, 전압 115V, 액온도 3℃의 조건으로 18시간의 재양극 산화 처리를 실시함으로써, 관통공의 평균 개구 직경을 150nm로 변경함과 함께 관통공 간의 평균 최단 거리를 150nm로 변경한 것 이외에는, 실시예 1과 동일한 방법에 따라 미세 구조체를 제작했다.

(실시예 4, 5, 7 및 8)

소성 처리의 조건을 제1 표에 따라 변경한 것 이외에는, 실시예 1과 동일한 방법에 따라 미세 구조체를 제작했다.

(실시예 6)

트리밍 처리 후의 구조체를 하기 조성의 소수 처리액에 5분간 침지시킨 후, 소성 처리를 실시하고, 절연성 기재의 내부에 함유되는 수분과 함께 소수 처리액의 용제를 휘발 제거함으로써, 구조체의 표면에 계면활성제로서 작용하는 소수막을 부여한 것 이외에는, 실시예 1과 동일한 방법에 따라 미세 구조체를 제작했다.

<소수 처리액>

·GO-4(테트라올레산 폴리옥시에틸렌소르비톨, HLB값=8.5, 닛코 케미컬즈 가부시키가이샤제) 0.025g

·메틸에틸케톤 30.00g

(실시예 9)

도통로 형성 공정에 있어서, 이하에 나타내는 조성의 니켈 도금액을 사용하여 정전류 전해를 실시함으로써, 관통공에 니켈을 충전하여 도통로를 형성한 것 이외에는, 실시예 1과 동일한 방법에 따라 미세 구조체를 제작했다.

<니켈 도금액 조성>

·황산 니켈 300g/L

·염화 니켈 60g/L

·붕산 40g/L

·온도 50℃

·전류 밀도 5A/dm²

(실시예 10)

도통로 형성 공정에 있어서, 60℃로 유지된 20질량% 염화 금산 나트륨 용액을 전해질로서 사용하여 전위 주사 전해를 실시함으로써, 관통공에 금을 충전하여 도통로를 형성한 것 이외에는, 실시예 1과 동일한 방법에 따라 미세 구조체를 제작했다.

여기에서, 전위 주사 전해는, 가부시키가이샤 야마모토 멧키 시켄키사제의 도금 장치를 이용하고, 호쿠토 덴코 가부시키가이샤제의 전원(HZ-3000)을 이용하여, 도금액 중에서 사이클릭 볼탐메트리를 행하여 석출 전위를 확인한 후, 피막측의 전위를 0V에서 2V로 단계적으로 변경하여 행했다. 전위의 변경 속도는 0.5mV/sec이고, 전해의 총 처리 시간은 4000초였다.

(비교예 1)

소성 처리를 제외한 것 이외에는, 실시예 1과 동일한 방법에 따라 미세 구조체를 제작했다.

(비교예 2)

소성 처리를 제외한 것 이외에는, 실시예 2와 동일한 방법에 따라 미세 구조체를 제작했다.

(비교예 3 및 5)

(비교예 4)

소성 처리의 조건을 제1 표에 따라 변경한 것 이외에는, 실시예 3과 동일한 방법에 따라 미세 구조체를 제작했다.

[표 1]

여기에서, 제작한 미세 구조체에 형성된 복수의 관통공의 평균 개구 직경은, FE-SEM에 의하여 양극 산화막의 표면 사진(배율 50000배)을 촬영하고, 50점 측정한 평균값으로 하여 산출했다. 이 결과를 하기 제2 표에 나타낸다.

또한, 제작한 미세 구조체에 형성된 관통공 간의 평균 최단 거리는, FE-SEM에 의하여 양극 산화막의 표면 사진(배율 50000배)을 촬영하고, 50점 측정한 평균값으로 하여 산출했다. 이 결과를 하기 제2 표에 나타낸다.

또한, 제작한 미세 구조체에 형성된 도통로의 범프 평균 높이는, 미세 구조체를 FIB를 이용하여 절삭 가공한 후, FE-SEM에 의하여 양극 산화막의 단면 사진(배율 50000배)을 촬영하고, 50점 측정한 평균값으로서 산출했다. 이 결과를 하기 제2 표에 나타낸다.

또한, 제작한 미세 구조체의 함수율은, 23℃, 상대 습도 30~60%의 조건하에서 10일간 방치한 후의 미세 구조체의 질량(가열 전 질량)을 측정한 후, Q500형 열량계 측정 장치(티·에이·인스투르먼트·재팬 가부시키가이샤제)를 이용하여 질소 분위기하에서 미세 구조체를 승온 속도 10℃/min으로 가열하고, 150℃에 도달했을 때의 미세 구조체의 질량(가열 후 질량)을 측정하여, 〔(가열 전 질량-가열 후 질량)/가열 전 질량〕×100에 근거하여 산출했다. 이 결과를 하기 제2 표에 나타낸다.

또한, 하기 제2 표에 있어서, "-"는, 절연성 기재의 표면 상에 소수막을 형성하고 있지 않은 것을 나타내고 있다.

[표 2]

(평가 방법)

절연성 기재의 최저 절연 내압은, 도 6에 나타내는 바와 같이, 500nm 떨어진 도통로에 프로버(나노·프로버 NE-4000, 가부시키가이샤 히타치 하이테크놀로지즈사제)를 이용하여 한 쌍의 프로브(P)를 접속하여 인가하는 전압을 서서히 상승시켜, 전류가 흐르기 시작한 시점의 전압값을 반도체 디바이스·애널라이저(B1500A, 애질런트·테크놀로지 주식회사제)를 이용하여 측정했다. 이 결과를 하기 제3 표에 나타낸다.

고온 고습 보관 처리가 실시된 절연성 기재의 최저 절연 내압은, 제작된 미세 구조체에 고온 고습 보관 처리를 실시한 후, 동일하게 하여, 500nm 떨어진 도통로에 프로버(나노·프로버 NE-4000, 가부시키가이샤 히타치 하이테크놀로지즈사제)를 이용하여 한 쌍의 프로브(P)를 접속하여 인가하는 전압을 서서히 상승시켜, 전류가 흐르기 시작한 시점의 전압값을 반도체 디바이스·애널라이저(B1500A, 애질런트·테크놀로지 주식회사제)를 이용하여 측정함으로써 얻어졌다. 여기에서, 고온 고습 보관 처리는, 온도 85℃에서 또한 상대 습도 85%RH의 환경하에 미세 구조체를 100시간 재치(載置)함으로써 행했다. 이 결과를 하기 제3 표에 나타낸다.

또한, 하기 제2 표에 있어서, "-"는, 고온 고습 보관 처리를 실시한 절연성 기재의 최저 절연 내압을 측정하고 있지 않은 것을 나타내고 있다.

도통로의 도전율은, 도통로의 체적 저항률을 측정하여, IACS의 기준인 체적 저항률 1.7241×10^- ²μΩm를 도전율 100%IACS로 했을 때의 측정값의 비율을 산출했다. 이 결과를 하기 제3 표에 나타낸다.

여기에서, 도통로의 체적 저항률은, 도 7에 나타내는 바와 같이, 미세 구조체의 편면에 스퍼터링법으로 3μm 두께의 전극을 제작하여 도전로 간을 전기적으로 접속함과 함께, 인접하는 도통로에 프로버(나노·프로버 NE-4000, 가부시키가이샤 히타치 하이테크놀로지즈사제)를 이용하여 한 쌍의 프로브(P)를 접속하여 소정의 전압을 인가하고, 도통로 간에 흐르는 전류(I)의 전류값을 반도체 디바이스·애널라이저(B1500A, 애질런트·테크놀로지 주식회사제)를 이용하여 측정하며, 이로부터 구해지는 전기 저항값 R을 이용하여 ρ=R·A/L에 근거하여 산출했다. 여기에서, ρ는 체적 저항률, A는 도통로의 단면적(r²π), L은 도통로의 길이를 각각 나타낸다. 또한, 도통로의 반경(r) 및 길이(L)는, 양극 산화막을 관통공의 부분에서 FIB를 이용하여 절삭 가공한 후, 그 단면 사진(배율 50000배)을 FE-SEM에 의하여 촬영하여 측정했다.

[표 3]

표 1에 나타내는 결과로부터, 관통공의 평균 개구 직경을 20nm~200nm의 범위에서, 관통공 간의 평균 최단 거리를 10nm~300nm의 범위에서 각각 변화시킨 실시예 1~3은, 100℃ 이상의 온도에서 3시간 이상의 소성 처리를 실시하여 미세 구조체의 함수율을 전체 질량에 대하여 0.005% 이하로 함으로써, 모두 절연성 기판의 최저 절연 내압이 10V 이상의 높은 값을 나타내는 것을 알 수 있었다.

또한, 100℃ 이상의 온도에서 3시간 이상의 소성 처리가 실시됨으로써 미세 구조체의 함수율을 전체 질량에 대하여 0.005% 이하로 한 실시예 1~10은, 소성 처리가 실시되어 있지 않거나 또는 100℃ 이상의 온도에서 3시간 미만의 소성 처리가 실시됨으로써 미세 구조체의 함수율이 전체 질량에 대하여 0.005%를 초과하는 비교예 1~5와 비교하여, 절연성 기판의 최저 절연 내압이 크게 향상되는 것을 알 수 있었다.

또한, 산소 농도 0.1% 이하의 감압 분위기에서 소성 처리가 실시된 실시예 7은, 산소 농도 0.1%를 초과하는 대기 분위기에서 소성 처리가 실시된 실시예 8과 비교하여, 절연성 기판의 최저 절연 내압이 향상되고, 또한 도통로의 도전율이 20%IACS 이상으로 현저하게 향상되는 것을 알 수 있었다.

또한, 절연성 기재의 표면에 소수막을 부여한 실시예 6은, 절연성 기재의 표면에 소수막을 부여하고 있지 않은 실시예 1과 비교하여, 절연성 기재의 최저 절연 내압이 고온 고습 보관 처리를 실시하기 전과 후에 높게 유지되어 있고, 대기 중의 수분이 절연성 기재에 부착되는 것을 방지하여 절연성 기재의 절연 내압이 유지되는 것을 알 수 있었다.

또한, 도통로의 금속종을 변경한 실시예 1, 9 및 10은, 모두 절연성 기판의 최저 절연 내압이 높은 값을 나타내고 있어, 도통로의 금속종에 관계없이 절연성 기판의 절연 내압을 향상할 수 있는 점이 시사되었다.

1, 1a, 1b 미세 구조체
2 절연성 기재
2a 한쪽의 표면
2b 다른 한쪽의 표면
3 도통로
4 관통공
5 소수막
6 관통공의 개구 직경
7 관통공 간을 연결하는 최단 거리
8 절연성 기재의 두께
21 다층 배선 기판
22a, 22b, 22c 배선 기판
23a, 23b, 23c, 23d 전극
P 프로브
101, 102, 104, 105, 107, 108 관통공
103, 106, 109 원

Claims

절연성 기재에, 평균 개구 직경이 5nm~500nm인 복수의 관통공을, 인접하는 상기 관통공 간을 연결하는 최단 거리의 평균값이 10nm~300nm가 되도록 마련한 후, 복수의 상기 관통공의 내부에 금속을 함유하는 도전성 재료를 충전하여 도통로를 형성하고, 전구체를 얻는 전구체 형성 공정, 및,
상기 전구체 형성 공정 후에, 100℃ 이상의 온도에서 3시간 이상의 소성 처리를 실시하여, 전체 질량에 대한 함수율이 0.005% 이하가 되는 미세 구조체를 얻는 소성 처리 공정을 포함하는 미세 구조체의 제조 방법으로서,
상기 절연성 기재가 알루미늄의 양극 산화막인 미세 구조체의 제조 방법.
청구항 1에 있어서,
상기 소성 처리 공정은, 산소 농도 0.1% 이하의 감압 분위기에서 행하는 미세 구조체의 제조 방법.
청구항 1에 있어서,
상기 절연성 기재의 표면에 소수막이 형성되어 있는 미세 구조체의 제조 방법.
청구항 1에 있어서,
상기 전구체 형성 공정은, 도통로를 형성한 후에, 트리밍 처리 공정을 구비하는 미세 구조체의 제조 방법.
청구항 4에 있어서,
상기 도통로를 형성한 후, 또한, 상기 트리밍 처리 공정 전에, 금속을 충전시킨 후의 표면 및 이면을 평활화하는 표면 평활 처리 공정을 구비하는 미세 구조체의 제조 방법.
청구항 1에 있어서,
이방 도전성 부재로서 이용하는 미세 구조체의 제조 방법.
청구항 1에 기재된 미세 구조체의 제조 방법과,
상기 미세 구조체의 제조 방법으로 제조된 미세 구조체의 도통로를 통하여 한 쌍의 배선 기판을 서로 전기적으로 접속하는 공정을 포함하는, 다층 배선 기판의 제조 방법.
청구항 7에 기재된 다층 배선 기판의 제조 방법을 포함하는, 반도체 패키지의 제조 방법.