TWI642068B - 微細結構體、多層配線基板、半導體封裝及微細結構體的製造方法 - Google Patents

微細結構體、多層配線基板、半導體封裝及微細結構體的製造方法 Download PDF

Info

Publication number
TWI642068B
TWI642068B TW104102449A TW104102449A TWI642068B TW I642068 B TWI642068 B TW I642068B TW 104102449 A TW104102449 A TW 104102449A TW 104102449 A TW104102449 A TW 104102449A TW I642068 B TWI642068 B TW I642068B
Authority
TW
Taiwan
Prior art keywords
holes
microstructure
treatment
base material
insulating substrate
Prior art date
Application number
TW104102449A
Other languages
English (en)
Other versions
TW201541471A (zh
Inventor
山下広祐
Original Assignee
富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士軟片股份有限公司 filed Critical 富士軟片股份有限公司
Publication of TW201541471A publication Critical patent/TW201541471A/zh
Application granted granted Critical
Publication of TWI642068B publication Critical patent/TWI642068B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/045—Anodisation of aluminium or alloys based thereon for forming AAO templates
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/18—After-treatment, e.g. pore-sealing
    • C25D11/20—Electrolytic after-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/16—Polishing
    • C25F3/18—Polishing of light metals
    • C25F3/20—Polishing of light metals of aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/06—Anodisation of aluminium or alloys based thereon characterised by the electrolytes used
    • C25D11/08—Anodisation of aluminium or alloys based thereon characterised by the electrolytes used containing inorganic acids
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/12—Anodising more than once, e.g. in different baths
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/16—Pretreatment, e.g. desmutting
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Insulated Conductors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

本發明的課題在於提供一種可保證微細的導通路，且可提高絕緣性基材的絕緣耐壓的微細結構體、多層配線基板、半導體封裝及微細結構體的製造方法。本發明的微細結構體包括具有多個貫通孔的絕緣性基材，以及包含導電性材料的導通路，所述導電性材料含有填充於多個貫通孔的內部的金屬，且所述微細結構體中，多個貫通孔的平均開口徑為5nm~500nm，連結彼此鄰接的貫通孔之間的最短距離的平均值為10nm~300nm，微細結構體的相對於總質量的含水率為0.005%以下。

Description

微細結構體、多層配線基板、半導體封裝及微細結 構體的製造方法
本發明是有關於一種微細結構體、多層配線基板、半導體封裝及微細結構體的製造方法。
於絕緣性基材中設置有多個導通路的微細結構體作為異向導電性構件而用於各種電子零件中。
異向導電性構件配置於半導體元件等電子零件與電路基板之間，僅進行加壓便可獲得電子零件與電路基板之間的電性連接，因此，作為用以連接半導體元件等電子零件的電性連接構件、或用以對半導體元件等電子零件進行功能檢查的檢查用連接器等而被廣泛使用。
近年來，伴隨電子零件的配線的複雜化，提出了形成小的直徑且以窄間距進行排列等而使異向導電性構件的導通路微細化。
例如，專利文獻1中揭示有：「一種異向導電性構件，其中於絕緣性基材中，包含導電性構件的多個導通路以彼此絕緣的狀態 沿厚度方向貫通絕緣性基材，且以各導通路的一端於絕緣性基材的其中一個面露出，各導通路的另一端於絕緣性基材的另一個面露出的狀態設置，且所述異向導電性構件中，導通路的密度為200萬個/mm2以上，絕緣性基材為包含具有微孔(貫通孔)的鋁基板的陽極氧化膜的結構體。」([申請專利範圍第1項])。
另外，專利文獻2中揭示有：「一種異向導電性構件，其中於絕緣性基材中，包含導電性構件的多個導通路以彼此絕緣的狀態沿厚度方向貫通絕緣性基材，且以各導通路的一端於絕緣性基材的其中一個面突出，各導通路的另一端於絕緣性基材的另一個面突出的狀態設置，導通路的密度為200萬個/mm2以上，絕緣性基材包含具有微孔(貫通孔)的鋁基板的陽極氧化皮膜，且所述異向導電性構件中，導通路中的自絕緣性基材的面突出的部分的平均直徑與導通路中的貫通絕緣性基材的部分的平均直徑之比率(突出部/貫通部)為1.05以上。」([申請專利範圍第1項])。
[現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2008-270158號公報
[專利文獻2]日本專利特開2013-069629號公報
然而，專利文獻1及專利文獻2中記載的異向導電性構件雖可形成微細的導通路，但有相對於近年的高電壓化的電子零 件而難以確保導通路之間的絕緣性的擔憂。例如，於經由異向導電性構件而將電源與信號輸入、輸出至積體電路[Integrated Circuit(以下簡稱為「IC」)]等半導體的異向性接合封裝中，多數情況下利用的是使用3V以上的高驅動電壓的IC。進而，於功率半導體中利用的是十幾V~幾百V的高電壓。如此般，要求相對於經高電壓化的電子零件亦確保導通路之間的絕緣性。
因此，本發明的課題在於提供一種可保證微細的導通路，且可提高絕緣性基材的絕緣耐壓的微細結構體、多層配線基板、半導體封裝及微細結構體的製造方法。
本發明者為了達成所述課題進行了努力研究，結果發現，藉由使微細結構體的含水率降低來保證微細的導通路且提高絕緣性基材的絕緣耐壓，從而完成了本發明。
即，發現可藉由以下構成而達成所述目的。
(1)一種微細結構體，其包括具有多個貫通孔的絕緣性基材，以及包含填充於多個貫通孔的內部的導電性材料的導通路，所述導電性材料含有金屬，且多個貫通孔的平均開口徑為5nm~500nm，連結彼此鄰接的貫通孔之間的最短距離的平均值為10nm~300nm，微細結構體的相對於總質量的含水率為0.005%以下。
(2)如(1)所記載的微細結構體，其中絕緣性基材 為鋁的陽極氧化膜。
(3)如(1)或(2)所記載的微細結構體，其用作異向導電性構件。
(4)一種多層配線基板，其包括如(3)所記載的微細結構體，以及一對配線基板，所述一對配線基板夾著微細結構體而配置，且經由導通路而彼此電性連接。
(5)一種半導體封裝，其使用如(4)所記載的多層配線基板。
(6)一種微細結構體的製造方法，其包括：前驅物形成步驟，於絕緣性基材中，以連結鄰接的貫通孔之間的最短距離的平均值成為10nm~300nm的方式設置平均開口徑為5nm~500nm的多個貫通孔後，於多個貫通孔的內部填充含有金屬的導電性材料而形成導通路，從而獲得前驅物；以及煅燒處理步驟，於前驅物形成步驟之後，以100℃以上的溫度實施3小時以上的煅燒處理，從而獲得相對於總質量的含水率成為0.005%以下的微細結構體。
(7)如(6)所記載的微細結構體的製造方法，其中煅燒處理步驟是於氧濃度為0.1%以下的減壓環境中進行。
根據本發明可提供一種可保證微細的導通路，且可提高絕緣性基材的絕緣耐壓的微細結構體、多層配線基板、半導體封裝及微細結構體的製造方法。
1、1a、1b‧‧‧微細結構體
2‧‧‧絕緣性基材
2a‧‧‧其中一個表面
2b‧‧‧另一個表面
3‧‧‧導通路
4‧‧‧貫通孔
5‧‧‧疏水膜
6‧‧‧貫通孔的開口徑
7‧‧‧連結開口徑之間的最短距離
8‧‧‧絕緣性基材的厚度
9a、9b‧‧‧突出部分(凸塊)
10‧‧‧中心間距離(間距)
21‧‧‧多層配線基板
22a、22b、22c‧‧‧配線基板
23a、23b、23c、23d‧‧‧電極
101、102、104、105、107、108‧‧‧貫通孔
103、106、109‧‧‧圓
I‧‧‧電流
L‧‧‧導通路的長度
P‧‧‧探針
r‧‧‧導通路的半徑
Z‧‧‧厚度方向
圖1的(A)、圖1的(B)為表示本發明的微細結構體的較佳實施形態的一例的簡略圖，圖1的(A)為正面圖，圖1的(B)為自圖1的(A)的切剖面線Ib-Ib進行觀察的剖面圖。
圖2為表示本發明的變形例的微細結構體的構成的剖面圖。
圖3的(A)、圖3的(B)為計算多個貫通孔的有序化度的方法的說明圖。
圖4為表示本發明的多層配線基板的較佳實施形態的一例的剖面圖。
圖5為表示本發明的變形例的多層配線基板的構成的剖面圖。
圖6為表示測定絕緣性基材的最低絕緣耐壓的方法的圖。
圖7為表示測定導通路的導電率的方法的圖。
以下，對本發明加以詳細說明。
以下所記載的構成要件的說明有時是基於本發明的代表性的實施方式而成，但本發明並不限定於所述實施方式。
再者，於本說明書中，使用「~」來表示的數值範圍是指包含「~」的前後所記載的數值作為下限值及上限值的範圍。
[微細結構體]
本發明的微細結構體包括具有多個貫通孔的絕緣性基材，以及包含導電性材料的導通路，所述導電性材料含有填充於多個貫 通孔的內部的金屬，且所述微細結構體中，多個貫通孔的平均開口徑為5nm~500nm，連結彼此鄰接的貫通孔之間的最短距離的平均值為10nm~300nm，微細結構體的相對於總質量的含水率為0.005%以下。
具有所述構成的本發明的微細結構體可保證微細的導通路，且可提高絕緣性基材的絕緣耐壓。
即，於藉由形成小的微細結構體的導通路的直徑且以窄間距進行排列而經微細化時，間隔於導通路之間的絕緣性基材的厚度變薄，因此，即便於絕緣性基材的內部僅含有少量水分，此亦會成為導電路徑，成為破壞絕緣性基材的絕緣性的要因。尤其於絕緣性基材包含陽極氧化膜的情形時，於其製造步驟中，例如於酸性液體中進行陽極氧化時、或者藉由電鍍法等於絕緣性基材的多個貫通孔中填充金屬而設置導通路時、進而於各步驟的前後實施水洗處理時，會於陽極氧化膜的表面及內部含有多餘的水分。因此，於本發明的微細結構體中，藉由將微細結構體的含水率設為相對於總質量為0.005%以下，而抑制在間隔於經微細化的導通路之間的絕緣性基材中由水分形成導電路徑，從而大幅提高絕緣性基材的絕緣耐壓。
接著，使用圖1的(A)、圖1的(B)及圖2說明本發明的微細結構體的整體構成後，對各構成加以詳述。
圖1的(A)、圖1的(B)為表示本發明的微細結構體的實施形態的一例的示意圖，圖1的(A)為正面圖，圖1的(B) 為自圖1的(A)的切剖面線Ib-Ib進行觀察的剖面圖。
圖1的(A)、圖1的(B)所示的微細結構體1包括絕緣性基材2、以及設置於絕緣性基材2的多個導通路3。絕緣性基材2具有沿厚度方向Z(Z1：自圖1的(A)的背面至正面的方向，Z2：自圖1的(A)的正面至背面的方向)貫通的多個貫通孔4，且於所述多個貫通孔4內填充含有金屬的導電性材料而設置多個導通路3。
於本發明中，微細結構體1的含水率相對於總質量而為0.005%以下。藉由如此般使微細結構體1的含水率降低，可抑制在間隔於經微細化的導通路3之間的絕緣性基材2中由水分形成導電路徑，從而可保證微細的導通路3且可提高絕緣性基材2的絕緣耐壓。另外，相對於總質量，微細結構體1的含水率較佳為設為0.002%以下，更佳為設為0.001%以下，進而佳為設為0.0001%以下。藉此，可更進一步提高絕緣性基材2的絕緣耐壓。
此處，微細結構體1的含水率是以如下方式計算：於測定微細結構體1的質量(加熱前質量)後，於氮氣環境下以10℃/min的昇溫速度將微細結構體1加熱，並測定達到150℃時的微細結構體1的質量(加熱後質量)，基於[(加熱前質量-加熱後質量)/加熱前質量]×100進行計算。
另外，所謂加熱前質量是指於23℃、相對濕度30%~60%的條件下將微細結構體1放置10天后進行測定而得的質量。
另外，如圖2所示，微細結構體1較佳為於絕緣性基材 2的表面2a及表面2b上分別設置疏水膜5。藉此，可防止大氣中的水分吸附至微細結構體1，從而可於長時間內維持絕緣性基材2的絕緣耐壓。
再者，多個導通路3以至少自絕緣性基材2的其中一個表面2a至另一個表面2b為止填滿多個貫通孔4內的方式設置，但較佳為如圖1的(B)所示，以各導通路3的一端自絕緣性基材2的其中一個表面2a突出，各導通路3的另一端自絕緣性基材2的另一個表面2b突出的狀態設置。即，各導通路3的兩端較佳為自絕緣性基材的表面2a及表面2b分別突出至外側而設置。
<絕緣性基材>
所述絕緣性基材為具有多個貫通孔的結構體，且為確保後述的導通路之間的絕緣性者。
於本發明中，多個貫通孔的平均開口徑(圖1中符號6所表示的部分)為5nm~500nm，連結彼此鄰接的貫通孔之間的最短距離(圖1的(A)、圖1的(B)中符號7所表示的部分)的平均值(平均最短距離)為10nm~300nm。藉由於所述多個貫通孔內形成導通路，可使導通路微細化，於後述的多層配線基板中，可使多個導通路精密地應對複雜化的配線基板。
再者，多個貫通孔的平均開口徑較佳為20nm~400nm的範圍內，更佳為20nm~200nm的範圍內。
此處，鄰接的貫通孔之間的平均最短距離、即後述的間隔於導通路之間的絕緣性基材的厚度小，為10nm~300nm，因此 有絕緣性基材中所含的水分形成導電路徑而絕緣性被破壞的擔憂。尤其就由水分容易形成導電路徑，從而絕緣性基材的絕緣性被破壞的擔憂進一步增高的理由而言，鄰接的貫通孔之間的平均最短距離較佳為10nm~250nm，更佳為20nm~200nm，進而佳為30nm~150nm。因此，藉由如上所述般將微細結構體的含水率設為相對於總質量為0.005%以下，即便鄰接的貫通孔之間的平均最短距離為10nm~300nm的範圍，亦可高度地保持絕緣性基材的絕緣性，藉此可獲得保證微細的導通路且絕緣性基材的絕緣耐壓提高的微細結構體。
此處，所謂多個貫通孔的平均開口徑，是指藉由場發射掃描電子顯微鏡[Field Emission Scanning Electron Microscope(以下簡稱為「FE-SEM」)]拍攝絕緣性基材的表面照片(倍率50000倍)，測定50點的貫通孔的開口徑並計算其平均值而得者。再者，於貫通孔中的開口部的形狀並非正圓的情形時，是指與開口部的面積為相同面積的正圓的直徑(圓相當直徑)。
另外，所謂貫通孔之間的平均最短距離，是指藉由FE-SEM拍攝陽極氧化膜的表面照片(倍率50000倍)，測定50點的貫通孔之間的最短距離並計算其平均值而得者。
另外，絕緣性基材的厚度(圖1中符號8所表示的部分)較佳為1μm~1000μm的範圍內，更佳為5μm~500μm的範圍內，進而佳為10μm~300μm的範圍內。藉此，可更確實地保證厚度方向上的絕緣性基材的絕緣性。
另外，絕緣性基材較佳為鋁的陽極氧化膜。與現有公知的構成異向導電性膜等的絕緣性基材(例如熱塑性彈性體)同樣地，構成該鋁的陽極氧化膜的氧化鋁的電阻率為1014Ω．cm左右，可更大幅度地提高絕緣性基材的絕緣耐壓。
另外，多個貫通孔的密度較佳為200萬個/mm2以上，更佳為1000萬個/mm2以上，進而佳為5000萬個/mm2以上，最佳為1億個/mm2以上。藉由多個貫通孔的密度處於該範圍內，可於絕緣性基材中形成更微細的導通路。
另外，就使微細結構體的含水率均勻地降低而更確實地抑制在導通路中由水分形成導電路徑、且抑制局部性的應力不均勻化的觀點而言，關於所述多個貫通孔，由下述式(i)定義的有序化度較佳為50%以上，更佳為70%以上，進而佳為80%以上。
有序化度(%)=B/A×100 (i)
所述式(i)中，A表示測定範圍中的貫通孔的總數。B表示如下所述的一貫通孔於測定範圍中的數量，即，於將所述一貫通孔的重心作為中心而描繪內接於另一貫通孔的緣部、且半徑最短的圓的情形時，所述圓的內部含有6個除所述一貫通孔以外的貫通孔的重心。
圖3的(A)、圖3的(B)為計算多個貫通孔的有序化度的方法的說明圖。使用圖3的(A)、圖3的(B)更具體地說明所述式(i)。
關於圖3的(A)所示的貫通孔101，於將貫通孔101的重心 作為中心而描繪內接於另一貫通孔的緣部、且半徑最短的圓103(內接於貫通孔102)的情形時，圓103的內部含有6個除貫通孔101以外的貫通孔的重心。因此，B將貫通孔101計算在內。
關於圖3的(B)所示的貫通孔104，於將貫通孔104的重心作為中心而描繪內接於另一貫通孔的緣部、且半徑最短的圓106(內接於貫通孔105)的情形時，圓106的內部含有5個除貫通孔104以外的貫通孔的重心。因此，B不將貫通孔104計算在內。
另外，關於圖3的(B)所示的貫通孔107，於將貫通孔107的重心作為中心而描繪內接於另一貫通孔的緣部、且半徑最短的圓109(內接於貫通孔108)的情形時，圓109的內部含有7個除貫通孔107以外的貫通孔的重心。因此，B不將貫通孔107計算在內。
另外，就將後述的導通路設為直管結構的觀點而言，較佳為所述貫通孔不具有分支結構，即，陽極氧化膜的其中一個表面的每單位面積的貫通孔數A與另一表面的每單位面積的貫通孔數B的比率較佳為A/B=0.90~1.10，更佳為A/B=0.95~1.05，尤佳為A/B=0.98~1.02。
<導通路>
所述導通路設置於絕緣性基材的多個貫通孔內，具有於絕緣性基材的厚度方向上導通電的功能。
構成導通路的導電性材料至少含有金屬。該金屬只要可於絕緣性基材的厚度方向上導通電則並無特別限定，可較佳地例示 金、銀、銅、鋁、鎳、鈷、鎢、鎂、摻雜有銦的錫氧化物等。其中，為了獲得以國際軟銅標準[國際退火銅標準(International Annealed Copper Standard)(以下簡稱為「IACS」)]的%表述(以下簡稱為「%IACS」)計為20%IACS以上的高導電率，較佳為選自由銅、金、鋁、鎳、鈷、銀及鎢所組成的組群中的至少一種。
此處，%IACS表示將體積電阻率1.7241×10-2μΩm設為導電率100%IACS時的導電率的比例。
另外，本發明中，相對於所述絕緣性基材的厚度的所述導通路的中心線的長度(導通路的長度/絕緣性基材的厚度)較佳為1.0~1.2，更佳為1.0~1.05。若相對於所述絕緣性基材的厚度的所述導通路的中心線的長度為該範圍，則可評價為所述導通路為直管結構，於使電信號流經導通路時，可於導通路的兩端確實地獲得1對1的響應，因此可更佳地將異向導電性構件用作電子零件的檢查用連接器或電性連接構件。
另外，於所述導通路的兩端自所述絕緣性基材的兩面突出的情形時，該突出部分(圖1的(B)中符號9a及符號9b所表示的部分；以下亦稱為「凸塊」)的高度較佳為0.1nm~100nm的範圍內，更佳為1nm~50nm的範圍內，尤佳為5nm~25nm的範圍內。若凸塊的高度為該範圍，則可提高與電子零件的電極(焊墊)部分的接合性。
另外，鄰接的各導通路的中心間距離(圖1的(A)、圖1的(B)中符號10所表示的部分；以下亦稱為「間距」)較佳為 5nm~500nm，更佳為10nm~200nm，進而佳為30nm~150nm。若間距為該範圍，則容易取得導通路的直徑與導通路之間的寬度(絕緣性的隔離壁壁厚)的平衡。
<疏水膜>
本發明的微細結構體亦可具有的任意的疏水膜具有提高絕緣性基材表面的疏水性、抑制水分吸附至絕緣性基材的功能。
疏水膜只要可提高疏水性則並無特別限定，較佳為作為親水親油平衡值(Hydrophile-Lipophile Balance(HLB)值)低的界面活性劑發揮作用的化合物，具體而言，較佳為作為HLB值為9以下的界面活性劑發揮作用的化合物。
所述本發明的微細結構體可較佳地用作異向導電性構件。
[微細結構體的製造方法]
以下對本發明的結構體的製造方法加以詳細說明。
本發明的微細結構體的製造方法包括：前驅物形成步驟，於絕緣性基材中，以連結鄰接的貫通孔之間的最短距離的平均值成為10nm~300nm的方式設置平均開口徑為5nm~500nm的多個貫通孔後，於多個貫通孔的內部填充含有金屬的導電性材料而形成導通路，從而獲得前驅物；以及煅燒處理步驟，於前驅物形成步驟之後，以100℃以上的溫度實施3小時以上的煅燒處理，從而獲得相對於總質量的含水率成為0.005%以下的微細結構體。
另外，於具有任意的疏水膜的情形時，本發明的微細結構體的製造方法於前驅物形成步驟後、且於煅燒處理步驟之前包括對前驅物表面實施疏水化處理的疏水化處理步驟。
接著，關於本發明的微細結構體的製造方法，對各處理步驟進行詳述。
<前驅物形成步驟>
所述前驅物形成步驟較佳為包括：陽極氧化處理步驟，對閥金屬基板進行陽極氧化；貫通化處理步驟，於陽極氧化處理步驟之後，將藉由陽極氧化而產生的多個細孔加以貫通，獲得具有平均開口徑為5nm~500nm的多個貫通孔且連結鄰接的貫通孔之間的最短距離的平均值為10nm~300nm的絕緣性基材；以及導通路形成步驟，於貫通化處理步驟之後，於所得的絕緣性基材中的多個貫通孔的內部填充含有金屬的導電性材料而形成導通路，從而獲得前驅物。
[閥金屬基板]
作為所述閥金屬基板，只要絕緣性基材可確保導通路之間的絕緣性即可，並無特別限定，較佳為鋁基板。鋁基板可列舉：純鋁基板；以鋁作為主成分且含有微量的異質元素的合金板；將高純度鋁蒸鍍於低純度的鋁(例如再循環材料)上而成的基板；藉由蒸鍍、濺鍍等方法於矽晶圓、石英、玻璃等的表面被覆高純度鋁而成的基板；積層有鋁的樹脂基板等。
另外，於鋁基板中，藉由後述的陽極氧化處理步驟設置陽極氧化膜的表面的鋁純度較佳為99.5質量%以上，更佳為99.9質量%以上，進而佳為99.99質量%以上。若鋁純度為所述範圍，則微孔排列的有序性變得充分。
另外，鋁基板中的實施後述的陽極氧化處理步驟的表面較佳為預先實施有脫脂處理及鏡面加工處理。
此處，關於熱處理、脫脂處理及鏡面加工處理，可實施與專利文獻1(日本專利特開2008-270158號公報)的[0044]段落~[0054]段落中記載的各處理相同的處理。
[陽極氧化處理步驟]
所述陽極氧化處理步驟是藉由對閥金屬基板實施陽極氧化處理而於閥金屬基板的表面形成具有多個細孔的陽極氧化膜的步驟。
本發明的製造方法中的陽極氧化處理可使用現有公知的方法，就提高細孔排列的有序性、更確實地保證平面方向的絕緣性的觀點而言，較佳使用自有序化法或恆電壓處理。
陽極氧化處理中的電解液的平均流速較佳為0.5m/min~20.0m/min，更佳為1.0m/min~15.0m/min，進而佳為2.0m/min~10.0m/min。藉由以所述範圍的流速進行陽極氧化處理，可具有均勻且高的有序性。
陽極氧化處理例如可使用於氧濃度為1質量%~10質量%的溶液中將鋁基板作為陽極而通電的方法。
陽極氧化處理中所用的溶液較佳為酸溶液，更佳為硫酸、磷酸、鉻酸、草酸、磺胺酸、苯磺酸、磺醯胺酸、乙醇酸、酒石酸、蘋果酸、檸檬酸等，其中尤佳為硫酸、磷酸、草酸。該些酸可單獨或組合兩種以上使用。
陽極氧化處理的條件根據所使用的電解液而有多種變化，因此無法一概決定，一般而言較佳為電解液濃度為0.1質量%~20質量%，液溫為-10℃~30℃，電流密度為0.01A/dm2~20A/dm2，電壓為3V~300V，電解時間為0.5小時~30小時，更佳為電解液濃度為0.5質量%~15質量%，液溫為-5℃~25℃，電流密度為0.05A/dm2~15A/dm2，電壓為5V~250V，電解時間為1小時~25小時，進而佳為電解液濃度為1質量%~10質量%，液溫為0℃~20℃，電流密度為0.1A/dm2~10A/dm2，電壓為10V~200V，電解時間為2小時~20小時。
陽極氧化處理的處理時間較佳為0.5分鐘~16小時，更佳為1分鐘~12小時，進而佳為2分鐘~8小時。
此處，關於陽極氧化處理的自有序化法或恆電壓處理，可實施與專利文獻1(日本專利特開2008-270158號公報)的[0056]段落~[0108]段落及[圖3]中記載的各處理相同的處理。
[貫通化處理步驟]
所述貫通化處理步驟是於陽極氧化處理步驟之後，將藉由陽極氧化而產生的多個細孔加以貫通，從而獲得具有多個貫通孔的絕緣性基材的步驟。
貫通化處理步驟具體而言例如可列舉：於陽極氧化處理步驟之後，將鋁基板溶解而去除陽極氧化膜的底部的方法；於陽極氧化處理步驟之後，將鋁基板及鋁基板附近的陽極氧化膜切斷的方法等。
此處，關於貫通化處理步驟中的該些方法，例如可列舉與專利文獻1(日本專利特開2008-270158號公報)的[0110]段落~[0121]段落及[圖3]與[圖4]中記載的各方法相同的方法。
[導通路形成步驟]
所述導通路形成步驟是於貫通化處理步驟之後，於所得的絕緣性基材中的多個貫通孔的內部填充含有金屬的導電性材料而形成多個導通路的步驟。
此處，填充的金屬與所述微細結構體中所說明者相同。
另外，關於在多個貫通孔中填充金屬的方法，例如可列舉與專利文獻1(日本專利特開2008-270158號公報)的[0123]段落~[0126]段落及[圖4]中記載的各方法相同的方法。
[表面平滑化處理]
於本發明的製造方法中，較佳為於導通路形成步驟之後包括表面平滑處理步驟，所述表面平滑處理步驟藉由化學機械研磨處理等將表面及背面平滑化。
藉由進行化學機械研磨(CMP：Chemical Mechanical Polishing)處理，可達成填充金屬後的表面及背面的平滑化，且可去除附著於表面的多餘的金屬。
CMP處理中可使用富士美股份有限公司製造的帕納萊特(PNANERLITE)-7000、日立化成股份有限公司製造的GPX HSC800、旭硝子(清美化學)股份有限公司製造的CL-1000等CMP漿料。
再者，因不欲對陽極氧化膜進行研磨，故使用層間絕緣膜或位障金屬(barrier metal)用的漿料的處理欠佳。
[修整(trimming)處理]
於本發明的製造方法中，較佳為於導通路形成步驟之後、或於實施CMP處理的情形時的表面平滑處理步驟之後包括修整處理步驟。
修整處理步驟是於導通路形成步驟之後、或於實施CMP處理的情形時的表面平滑處理步驟之後，僅將微細結構體表面的絕緣性基材的一部分去除而使導通路突出的步驟。
此處，修整處理只要為不溶解構成導通路的金屬的條件，則可藉由與所述的去除陽極氧化膜的底部時使用的酸水溶液或鹼水溶液接觸的、例如浸漬法及噴霧法等進行。尤其於修整處理中較佳使用容易管理溶解速度的磷酸。
藉由實施所述前驅物形成步驟，可獲得如下前驅物：於絕緣性基材中，以連結鄰接的貫通孔之間的最短距離的平均值成為10nm~300nm的方式設置平均開口徑為5nm~500nm的多個貫通孔，且於所述多個貫通孔的內部填充含有金屬的導電性材料而形成有導通路。
此處，前驅物形成步驟包含將絕緣性基材暴露於水分中的步驟。例如，於陽極氧化處理步驟中，將鋁基板浸入酸性液體中而進行陽極氧化；於導通路形成步驟中，藉由電鍍法等將金屬填充於絕緣性基材的多個貫通孔中；進而於各步驟的前後實施水洗處理。如此般，於前驅物形成步驟中絕緣性基材多次暴露於水分中，因此絕緣性基材的表面及內部會含有多餘的水分。
於本發明中，藉由後述的煅燒處理步驟將因該前驅物形成步驟而含有於絕緣性基材中的水分去除。
<煅燒處理步驟>
所述煅燒處理步驟是於前驅物形成步驟之後，以100℃以上的溫度實施3小時以上的煅燒處理，從而獲得相對於總質量的含水率成為0.005%以下的微細結構體的步驟。
另外，煅燒處理步驟較佳以最高溫度為150℃以上的溫度進行煅燒，藉此微細結構體的含水率顯著減少，可更大幅度地提高絕緣性基材的絕緣耐壓。另外，煅燒處理步驟較佳以最高溫度為600℃以下的溫度進行煅燒，藉此可抑制微細結構體因煅燒而大幅劣化。
另外，煅燒處理步驟較佳以100℃以上的溫度實施5小時以上的煅燒，更佳以100℃以上的溫度實施10小時以上的煅燒。藉此微細結構體的含水率顯著減少，可更大幅度地提高絕緣性基材的絕緣耐壓。
另外，於最高溫度下亦較佳為煅燒10分鐘以上，更佳為煅燒 1小時以上。例如，於最高溫度為200℃的情形時，較佳為煅燒1小時以上，更佳為煅燒2小時以上，進而佳為煅燒3小時以上。
另外，煅燒處理步驟較佳於氧濃度為0.1%以下的減壓環境下進行，更佳於氧濃度為0.01%以下的減壓環境下進行。藉此微細結構體的含水率顯著減少，可更大幅度地提高絕緣性基材的絕緣耐壓。進而因煅燒處理中的導通路的氧化得以抑制，故可大幅提高導通路的導電率。
此處，形成減壓環境的裝置例如可使用一般的真空泵。
<疏水化處理步驟>
所述疏水化處理步驟是於前驅物形成步驟之後，於前驅物的表面形成疏水膜的處理步驟。
此處，疏水化處理較佳為藉由對前驅物賦予HLB值為9以下的界面活性劑而進行。
所述藉由界面活性劑的賦予而進行的疏水化處理是以如下方式進行：製備溶解有界面活性劑的處理液，並將該處理液供給至前驅物。
處理液的供給方法例如可列舉於前驅物上塗佈處理液的方法、將前驅物浸漬於處理液中的方法等。
再者，所述疏水化處理例如可列舉日本專利特開2009-68076號公報的[0079]段落~[0089]段落中記載的處理方法。
[多層配線基板]
以下，對本發明的多層配線基板加以詳細說明。
本發明的多層配線基板包括所述微細結構體以及一對配線基板，所述一對配線基板夾著微細結構體而配置，且經由導通路而彼此電性連接。
接著，使用圖4及圖5對本發明的多層配線基板的構成進行說明。
圖4為表示本發明的多層配線基板的較佳實施形態的一例的示意圖。
如圖4所示，多層配線基板21包括用作異向導電性構件的微細結構體1、以及夾著該微細結構體1而配置的一對配線基板22a與配線基板22b，且於微細結構體1的配置於沿厚度方向貫通絕緣性基材2的多個貫通孔4中的導通路3的兩端部，配線基板22a的電極23a與配線基板22b的電極23b分別經連接。
另外，多層配線基板21較佳為包括多個微細結構體1以及多個配線基板22，且藉由交替積層微細結構體1與配線基板22，多個配線基板22經由多個微細結構體1的導通路3而彼此電性連接。例如，如圖5所示，多層配線基板21可藉由交替積層2個微細結構體1a及微細結構體1b與3個配線基板22a~配線基板22c，而經由微細結構體1a的導通路3將配線基板22a與配線基板22b彼此電性連接，且經由微細結構體1b的導通路3將配線基板22b與配線基板22c彼此電性連接。如此般，藉由積層多個配線基板22a~配線基板22c，可提昇散熱性，從而可提高裝置的可靠性。
此處，於本發明中，使微細結構體的含水率降低至相對於總質量為0.005%以下，因此，可抑制在間隔於經微細化的導通路之間的絕緣性基材中由水分形成導電路徑，從而可保證微細的導通路且可提高絕緣性基材的絕緣耐壓。藉此，可使多個導通路應對配線複雜化的配線基板，並且相對於經高電壓化的配線基板可確保導通路之間的絕緣性。
所述本發明的多層配線基板可較佳地用作半導體封裝。
此處，半導體封裝例如可列舉於所述本發明的多層配線基板的兩面具有半導體元件的態樣。
半導體元件並無特別限定，例如可列舉：邏輯積體電路[例如應用特定積體電路(Application Specific Integrated Circuit，ASIC)、現場可程式閘陣列(Field Programmable Gate Array，FPGA)、應用特定標準產品(Application Specific Standard Product，ASSP)等]、微處理器[例如中央處理單元(Central Processing Unit，CPU)、圖形處理單元(Graphics Processing Unit，GPU)等]、記憶體[例如動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)、混合記憶體立方體(Hybrid Memory Cube，HMC)、磁性隨機存取記憶體(Magnetoresistive Random Access Memory，MRAM)與相變記憶體(Phase-Change Memory，PCM)、電阻式隨機存取記憶體(Resistance Random Access Memory，ReRAM)、鐵電式隨機存取記憶體(Ferroelectric Random Access Memory，FeRAM)、快閃記憶體(flash memory)等]、發 光二極體(以下簡稱為「LED(Light Emitting Diode)」)[例如，可攜式終端機的微型閃光燈(microflash)，車載用、投影機光源，液晶顯示器(liquid crystal display，LCD)背光，普通照明等]、功率裝置、類比積體電路[例如直流(Direct Current，DC)-直流(DC)轉換器、絕緣閘雙極電晶體(Insulated Gate Bipolar Transistor：IGBT)等]、微機電系統(Micro Electro Mechanical Systems，MEMS)[例如加速度感測器、壓力感測器、振子、陀螺儀感測器等]、無線電[例如全球定位系統(Global Positioning System，GPS)、調頻(Frequency Modulation，FM)、近場通訊(Near field communication，NFC)、射頻擴充模組(RF Expansion Module，RFEM)、單石微波積體電路(Monolithic Microwave Integrated Circuit，MMIC)、無線區域網路(Wireless Local Area Network，WLAN)等]、離散元件、互補金氧半導體(Complementary Metal Oxide Semiconductor，CMOS)、CMOS影像感測器、照相機模組、被動裝置、表面聲波(Surface Acoustic Wave，SAW)濾波器、RF(高頻)濾波器、整合被動裝置(integrated passive devices，IPD)等。
[實施例]
以下，基於實施例對本發明加以更詳細地說明。以下的實施例中所示的材料、使用量、比例、處理內容、處理順序等只要不脫離本發明的主旨則可進行適當變更。因此，本發明的範圍不應由以下所示的實施例進行限定性的解釋。
(實施例1)
(A)鏡面加工處理(電解研磨處理)
對高純度鋁基板(住友輕金屬股份有限公司製造，純度99.99質量%，厚度0.4mm)進行切割，以便能夠以10cm見方的面積進行陽極氧化處理，使用下述組成的電解研磨液，以電壓25V、液體溫度65℃、液體流速3.0m/min的條件實施電解研磨處理。
將陰極設為碳電極，電源使用GP0110-30R(高砂製作所股份有限公司製造)。另外，電解液的流速是使用渦式流量監測器FLM22-10PCW(亞速旺(AsOne)股份有限公司製造)進行計測。
(電解研磨液組成)
．85質量%磷酸(和光純藥工業股份有限公司製造) 660mL
．純水 160mL
．硫酸 150mL
．乙二醇 30mL
(B)陽極氧化處理步驟
於0.20mol/L硫酸的電解液中，以電壓20V、液體溫度10℃、液體流速3.0m/min的條件對電解研磨處理後的鋁基板實施5小時的預陽極氧化處理。
然後，實施將預陽極氧化處理後的鋁基板浸漬於0.2mol/L鉻酸酐、0.6mol/L磷酸的混合水溶液(液溫：50℃)中12小時的脫膜處理。
然後，於0.20mol/L硫酸的電解液中，以電壓20V、液體溫 度10℃、液體流速3.0m/min的條件實施12小時的再陽極氧化處理，獲得膜厚為100μm的陽極氧化膜。
再者，於預陽極氧化處理及再陽極氧化處理中，均將陰極設為不鏽鋼電極，且電源均使用GP0110-30R(高砂製作所股份有限公司製造)。另外，冷卻裝置使用尼奧庫(NeoCool)BD36(大和科學股份有限公司製造)，攪拌加溫裝置使用派爾斯泰拉(Pairstirrer)PS-100(東京理化器械(EYELA)股份有限公司製造)。進而，電解液的流速是使用渦式流量監測器FLM22-10PCW(亞速旺股份有限公司製造)進行計測。
(C)貫通化處理步驟
接著，於20質量%氯化汞水溶液(昇汞)中、於20℃下浸漬3小時，藉此將鋁基板溶解，進而，於5質量%磷酸中、於30℃下浸漬30分鐘，藉此將陽極氧化膜的底部去除，製作具有多個貫通孔的結構體(絕緣性基材)。
(D)加熱處理
接著，對上述中所得的結構體以溫度400℃實施1小時的加熱處理。
(E)電極膜形成處理
接著，對所述加熱處理後的陽極氧化膜的其中一個表面實施形成電極膜的處理。
即，將0.7g/L氯金酸水溶液塗佈於其中一個表面並以140℃進行1分鐘乾燥，進而以500℃進行1小時煅燒處理，製成金的鍍 敷核。
然後，使用普利舍思法波(PRECIOUSFAB)ACG2000基本液/還原液(日本電鍍工程股份有限公司製造)作為無電鍍溶液，以50℃進行1小時浸漬處理，形成無空隙的電極膜。
(F)導通路形成步驟
接著，使銅電極密接於形成了所述電極膜的面，將該銅電極作為陰極，將鉑作為正極而實施電鍍處理。使用以下所示組成的銅鍍敷液並實施恆電流電解，藉此製作於貫通孔中填充有銅的微細結構體。
此處，恆電流電解是使用山本鍍金試驗器股份有限公司製造的鍍敷裝置，使用北斗電工股份有限公司製造的電源(HZ-3000)，於鍍敷液中使用循環伏安法(cyclic voltammetry)並於確認到沈積電位後，以如下所示的條件實施處理。
<銅鍍敷液組成>
．硫酸銅 100g/L
．硫酸 50g/L
．鹽酸 15g/L
．溫度 25℃
．電流密度 10A/dm2
(G)表面平滑化處理步驟
接著，對填充了金屬的結構體的表面及背面實施CMP處理，並對膜厚80μm的結構體自兩面研磨各15μm，藉此去除形成於 陽極氧化膜上的電極膜，且將陽極氧化膜的表面及背面平滑化而獲得膜厚50μm的結構體。
使用富士美股份有限公司製造的帕納萊特(PNANERLITE)-7000作為CMP漿料。
於CMP處理後，藉由FE-SEM觀察結構體的表面，結果成為一部分填充金屬自陽極氧化膜的表面溢出的形態。
(H)修整處理
接著，將CMP處理後的結構體浸漬於磷酸溶液中而選擇性的溶解陽極氧化膜，藉此使填充於多個貫通孔中的填充金屬的圓柱突出而獲得結構體。磷酸溶液使用與所述貫通化處理相同的溶液，將處理時間設為5分鐘。
(I)煅燒處理
接著，如下述表1所示般，於氧濃度為0.001%的減壓環境下，以最高溫度為200℃的溫度對修整處理後的結構體進行60分鐘的煅燒處理。此時，煅燒處理以昇溫時間60分鐘昇溫至最高溫度200℃，並於最高溫度200℃下保持60分鐘後，以降溫時間1000分鐘進行降溫。藉此獲得於100℃以上的溫度下保持了600分鐘的微細結構體。
藉由FE-SEM觀察如上述般獲得的微細結構體的表面照片(倍率50000倍)，藉此確認到貫通孔的平均開口徑為30nm，貫通孔之間的平均最短距離為33nm。進而，使用聚焦離子束[Focused Ion Beam(以下亦簡稱為「FIB」)]對微細結構體進行切削加工後，藉 由FE-SEM觀察其剖面照片(倍率50000倍)，藉此確認到陽極氧化膜的厚度為100μm，自陽極氧化膜表面突出的導通路的突出部分的高度(凸塊高度)的平均值為10nm。另外確認到，相對於陽極氧化膜的厚度的導通路的中心線的長度(導通路的長度/陽極氧化膜的厚度)為1.01。
(實施例2)
藉由以下所示的方法進行陽極氧化處理步驟，藉此將貫通孔的平均開口徑變更為60nm，並且將貫通孔之間的平均最短距離變更為40nm，除此以外，藉由與實施例1相同的方法製作微細結構體。
(B)陽極氧化處理步驟
於0.50mol/L草酸的電解液中，以電壓40V、液體溫度15℃、液體流速3.0m/min的條件對電解研磨處理後的鋁基板實施5小時的預陽極氧化處理。
然後，實施將預陽極氧化處理後的鋁基板浸漬於0.2mol/L鉻酸酐、0.6mol/L磷酸的混合水溶液(液溫：50℃)中12小時的脫膜處理。
然後，於0.50mol/L草酸的電解液中，以電壓40V、液體溫度15℃、液體流速3.0m/min的條件實施10小時的再陽極氧化處理，獲得膜厚為80μm的陽極氧化膜。
再者，於陽極氧化處理中，均將陰極設為不鏽鋼電極，且電源均使用GP0110-30R(高砂製作所股份有限公司製造)。另外， 冷卻裝置使用尼奧庫(NeoCool)BD36(大和科學股份有限公司製造)，攪拌加溫裝置使用派爾斯泰拉(Pairstirrer)PS-100(東京理化器械(EYELA)股份有限公司製造)。進而，電解液的流速是使用渦式流量監測器FLM22-10PCW(亞速旺股份有限公司製造)進行計測。
另外，與實施例1同樣地藉由FE-SEM觀察煅燒處理後所得的微細結構體，藉此確認到陽極氧化膜的厚度為80μm，貫通孔的平均開口徑為60nm，貫通孔之間的平均最短距離為40nm。
(實施例3)
於陽極氧化處理步驟中，代替硫酸而使用0.50mol/L丙二酸的電解液，以電壓115V、液體溫度3℃的條件實施18小時的再陽極氧化處理，藉此將貫通孔的平均開口徑變更為150nm，並且將貫通孔之間的平均最短距離變更為150nm，除此以外，藉由與實施例1相同的方法製作微細結構體。
(實施例4、實施例5、實施例7及實施例8)
依照表1變更煅燒處理的條件，除此以外，藉由與實施例1相同的方法製作微細結構體。
(實施例6)
將修整處理後的結構體於下述組成的疏水處理液中浸漬5分鐘後實施煅燒處理，使絕緣性基材的內部所含有的水分以及疏水處理液的溶劑揮發而去除，藉此對結構體的表面賦予作為界面活性劑而發揮作用的疏水膜，除此以外，藉由與實施例1相同的方 法製作微細結構體。
<疏水處理液>
．GO-4(四油酸聚氧乙烯山梨糖醇，HLB值=8.5，日光化學股 份有限公司製造) 0.025g
．甲基乙基酮 30.00g
(實施例9)
於導通路形成步驟中，使用以下所示的組成的鎳鍍敷液實施恆電流電解，藉此將鎳填充於貫通孔中而形成導通路，除此以外，藉由與實施例1相同的方法製作微細結構體。
<鎳鍍敷液組成>
．硫酸鎳 300g/L
．氯化鎳 60g/L
．硼酸 40g/L
．溫度 50℃
．電流密度 5A/dm2
(實施例10)
於導通路形成步驟中，將保持為60℃的20質量%氯金酸鈉溶液用作電解質而實施電位掃描電解，藉此將金填充於貫通孔中而形成導通路，除此以外，藉由與實施例1相同的方法製作微細結構體。
此處，電位掃描電解是使用山本鍍金試驗器股份有限公司製造的鍍敷裝置，使用北斗電工股份有限公司製造的電源 (HZ-3000)，於鍍敷液中使用循環伏安法並於確認到沈積電位後，對皮膜側的電位自0V至2V進行階段性的變更而進行。電位的變更速度為0.5mV/sec，電解的總處理時間為4000秒。
(比較例1)
去除煅燒處理，除此以外，藉由與實施例1相同的方法製作微細結構體。
(比較例2)
去除煅燒處理，除此以外，藉由與實施例2相同的方法製作微細結構體。
(比較例3及比較例5)
依據表1變更煅燒處理的條件，除此以外，藉由與實施例1相同的方法製作微細結構體。
(比較例4)
依據表1變更煅燒處理的條件，除此以外，藉由與實施例3相同的方法製作微細結構體。
[表1]
此處，所製作的微細結構體中所形成的多個貫通孔的平均開口徑是藉由FE-SEM拍攝陽極氧化膜的表面照片(倍率50000倍)，並作為測定50點後的平均值而計算。將該結果示於下述表2中。
另外，所製作的微細結構體中所形成的貫通孔之間的平均最短距離是藉由FE-SEM拍攝陽極氧化膜的表面照片(倍率50000倍)，並作為測定50點後的平均值而計算。將該結果示於下述表2中。
另外，所製作的微細結構體中所形成的貫通路的凸塊平 均高度是使用FIB對微細結構體進行切削加工後，藉由FE-SEM拍攝陽極氧化膜的剖面照片(倍率50000倍)，並作為測定50點後的平均值而計算。將該結果示於下述表2中。
進而，所製作的微細結構體的含水率是以如下方式計算：在測定於23℃、相對濕度30%~60%的條件下放置10天后的微細結構體的質量(加熱前質量)後，使用Q500型熱量計測定裝置(日本TA儀器股份有限公司製造)，於氮氣環境下以10℃/min的昇溫速度將微細結構體加熱，並測定達到150℃時的微細結構體的質量(加熱後質量)，基於[(加熱前質量-加熱後質量)/加熱前質量]×100進行計算。將該結果示於下述表2中。
再者，下述表2中，「-」表示未於絕緣性基材的表面上形成疏水膜。
[表2]
(評價方法)
如圖6所示，絕緣性基材的最低絕緣耐壓是以如下方式測定：於相距500nm的導通路中使用探針器(奈米探針器NE-4000，日立高新技術股份有限公司製造)，連接一對探針P並使施加的電壓緩慢上昇，使用半導體裝置分析儀(B1500A，安捷倫科技(Agilent Technologies)股份有限公司製造)測定電流流出的時點的電壓值。將該結果示於下述表3中。
實施了高溫高濕保管處理的絕緣性基材的最低絕緣耐壓是對所製作的微細結構體實施高溫高濕保管處理後，同樣地以 如下方式測定而得：於相距500nm的導通路中使用探針器(奈米探針器NE-4000，日立高新技術股份有限公司製造)，連接一對探針P並使施加的電壓緩慢上昇，使用半導體裝置分析儀(B1500A，安捷倫科技股份有限公司製造)測定電流流出的時點的電壓值。此處，高溫高濕保管處理是藉由於溫度為85℃且相對濕度為85%RH的環境下載置微細結構體100小時而進行。將該結果示於下述表3中。
再者，下述表3中，「-」表示未測定實施了高溫高濕保管處理的絕緣性基材的最低絕緣耐壓。
導通路的導電率是測定導通路的體積電阻率，並計算將作為IACS的基準的體積電阻率1.7241×10-2μΩm設為導電率100%IACS時的測定值的比例而得。將該結果示於下述表3中。
此處，如圖7所示，導通路的體積電阻率是以如下方式計算：藉由濺鍍法於微細結構體的單面製成厚度3μm的電極而使導通路之間電性連接，並且於鄰接的導通路中使用探針器(奈米探針器NE-4000，日立高新技術股份有限公司製造)，連接一對探針P並施加規定的電壓，使用半導體裝置分析儀(B1500A，安捷倫科技股份有限公司製造)測定於導通路之間流動的電流I的電流值，使用藉此求出的電阻值R並基於ρ=R．A/L進行計算。此處，ρ表示體積電阻率，A表示導通路的剖面積(r2π)，L表示導通路的長度。再者，導通路的半徑r及長度L是使用FIB於貫通孔的部分對陽極氧化膜進行切削加工後，藉由FE-SEM拍攝其剖面照片(倍 率50000倍)並進行測定而得。
根據表1所示的結果得知，分別使貫通孔的平均開口徑於20nm~200nm的範圍內變化、使貫通孔之間的平均最短距離於10nm~300nm的範圍內變化的實施例1~實施例3中，藉由以100℃以上的溫度實施3小時以上的煅燒處理而將微細結構體的含水率設為相對於總質量為0.005%以下，絕緣性基材的最低絕緣耐壓均顯示高達10V以上的值。
另外得知，藉由以100℃以上的溫度實施3小時以上的煅燒處 理而將微細結構體的含水率設為相對於總質量為0.005%以下的實施例1~實施例10中，與因未實施煅燒處理、或以100℃以上的溫度實施未滿3小時的煅燒處理而微細結構體的含水率相對於總質量超過0.005%的比較例1~比較例5相比較，絕緣性基材的最低絕緣耐壓大幅提高。
另外得知，於氧濃度為0.1%以下的減壓環境下實施了煅燒處理的實施例7中，與於氧濃度超過0.1%的大氣環境下實施了煅燒處理的實施例8相比較，絕緣性基材的最低絕緣耐壓提高，進而，導通路的導電率顯著提高至20%IACS以上。
另外，對絕緣性基材的表面賦予了疏水膜的實施例6中，與未對絕緣性基材的表面賦予疏水膜的實施例1相比較，於實施高溫高濕保管處理之前以及之後，絕緣性基材的最低絕緣耐壓得以較高地維持，從而得知藉由防止大氣中的水分附著於絕緣性基材，絕緣性基材的絕緣耐壓得以維持。
另外，改變了導通路的金屬種類的實施例1、實施例9及實施例10中，絕緣性基材的最低絕緣耐壓均顯示高的值，從而暗示了可與導通路的金屬種類無關地提高絕緣性基材的絕緣耐壓。

Claims (7)

  1. 一種微細結構體，其包括具有多個貫通孔的絕緣性基材，以及包含填充於多個所述貫通孔的內部的導電性材料的導通路，所述導電性材料含有金屬，且多個所述貫通孔的平均開口徑為5nm~500nm，連結彼此鄰接的所述貫通孔之間的最短距離的平均值為10nm~300nm，微細結構體的相對於總質量的含水率為0.005%以下。
  2. 如申請專利範圍第1項所述的微細結構體，其中所述絕緣性基材為鋁的陽極氧化膜。
  3. 如申請專利範圍第1項或第2項所述的微細結構體，其用作異向導電性構件。
  4. 一種多層配線基板，其包括如申請專利範圍第3項所述的微細結構體，以及一對配線基板，所述一對配線基板夾著所述微細結構體而配置，且經由導通路而彼此電性連接。
  5. 一種半導體封裝，其使用如申請專利範圍第4項所述的多層配線基板。
  6. 一種微細結構體的製造方法，其包括：前驅物形成步驟，於絕緣性基材中，以連結鄰接的貫通孔之間的最短距離的平均值成為10nm~300nm的方式設置平均開口徑為5nm~500nm的多個所述貫通孔後，於多個所述貫通孔的內部填充含有金屬的導電性材料而形成導通路，從而獲得前驅物；以及 煅燒處理步驟，於所述前驅物形成步驟之後，以100℃以上的溫度實施3.5小時以上的煅燒處理，從而獲得相對於總質量的含水率成為0.005%以下的微細結構體。
  7. 如申請專利範圍第6項所述的微細結構體的製造方法，其中所述煅燒處理步驟是於氧濃度為0.1%以下的減壓環境中進行。
TW104102449A 2014-01-27 2015-01-26 微細結構體、多層配線基板、半導體封裝及微細結構體的製造方法 TWI642068B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-012512 2014-01-27
JP2014012512 2014-01-27

Publications (2)

Publication Number Publication Date
TW201541471A TW201541471A (zh) 2015-11-01
TWI642068B true TWI642068B (zh) 2018-11-21

Family

ID=53681346

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104102449A TWI642068B (zh) 2014-01-27 2015-01-26 微細結構體、多層配線基板、半導體封裝及微細結構體的製造方法

Country Status (6)

Country Link
US (1) US9799594B2 (zh)
JP (1) JP6084709B2 (zh)
KR (1) KR101906876B1 (zh)
CN (1) CN106063041B (zh)
TW (1) TWI642068B (zh)
WO (1) WO2015111542A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015147969A (ja) * 2014-02-05 2015-08-20 住友電気工業株式会社 基板及びその製造方法
JP2018056228A (ja) * 2016-09-27 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置、システムインパッケージ、及び車載用システムインパッケージ
KR102536305B1 (ko) * 2018-01-05 2023-05-24 (주)포인트엔지니어링 마이크로 led 구조체 및 이의 제조방법
JP7387600B2 (ja) * 2018-06-20 2023-11-28 ヌヴォトンテクノロジージャパン株式会社 固体撮像装置および内視鏡カメラ
KR102361397B1 (ko) * 2019-01-21 2022-02-10 (주)포인트엔지니어링 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법
WO2020246755A1 (ko) * 2019-06-04 2020-12-10 엘지이노텍 주식회사 회로기판
KR102608888B1 (ko) * 2019-06-04 2023-12-01 (주)포인트엔지니어링 전기접속용 양극산화막 및 광소자 디스플레이 및 광소자 디스플레이 제조 방법
KR102342805B1 (ko) * 2019-12-26 2021-12-23 (주)포인트엔지니어링 프로브 카드
CN115135809A (zh) * 2020-02-26 2022-09-30 富士胶片株式会社 金属填充微细结构体、金属填充微细结构体的制造方法及结构体
KR102342806B1 (ko) * 2020-03-30 2021-12-23 (주)포인트엔지니어링 프로브 헤드 및 이를 구비하는 프로브 카드
KR102361396B1 (ko) * 2020-04-22 2022-02-10 (주)포인트엔지니어링 양극산화막 구조체 및 이를 포함하는 프로브 카드
KR102628459B1 (ko) * 2022-09-06 2024-01-23 한양대학교 에리카산학협력단 α-Al2O3 상 양극산화 알루미늄 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119010A (ja) * 1988-10-28 1990-05-07 Japan Synthetic Rubber Co Ltd 絶縁膜
CN102017818A (zh) * 2008-05-09 2011-04-13 斯塔诺阿埃索澳吉有限公司 用于在平坦绝缘基底上形成导电图案的设备、方法、具有该导电图案的平坦绝缘基底和形成在该平坦绝缘基底上的芯片组
JP2011181350A (ja) * 2010-03-01 2011-09-15 Sumitomo Bakelite Co Ltd 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2013069629A (ja) * 2011-09-26 2013-04-18 Fujifilm Corp 異方導電性部材およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52142774A (en) * 1976-05-25 1977-11-28 Yutaka Hosokawa Plating
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
JPH10235784A (ja) * 1997-02-28 1998-09-08 Shin Etsu Chem Co Ltd ポリイミド系フレキシブル印刷回路用基板の製造方法及びカバーレイフィルムの製造方法
JP2000011766A (ja) * 1998-06-22 2000-01-14 Jsr Corp 異方導電性シート
EP1515399B1 (en) * 2003-09-09 2008-12-31 Nitto Denko Corporation Anisotropic conductive film, production method thereof and method of use thereof
EP1976007B1 (en) * 2007-03-27 2017-11-29 Fujifilm Corporation Method of manufacture of anisotropically conductive member
JP5043621B2 (ja) * 2007-03-27 2012-10-10 富士フイルム株式会社 異方導電性部材およびその製造方法
JP2012078222A (ja) * 2010-10-01 2012-04-19 Fujifilm Corp 回路基板接続構造体および回路基板の接続方法
JP2012084294A (ja) * 2010-10-08 2012-04-26 Fujikura Rubber Ltd シート状コネクタ、電子部品用ソケット及び電子部品試験装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119010A (ja) * 1988-10-28 1990-05-07 Japan Synthetic Rubber Co Ltd 絶縁膜
CN102017818A (zh) * 2008-05-09 2011-04-13 斯塔诺阿埃索澳吉有限公司 用于在平坦绝缘基底上形成导电图案的设备、方法、具有该导电图案的平坦绝缘基底和形成在该平坦绝缘基底上的芯片组
JP2011181350A (ja) * 2010-03-01 2011-09-15 Sumitomo Bakelite Co Ltd 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2013069629A (ja) * 2011-09-26 2013-04-18 Fujifilm Corp 異方導電性部材およびその製造方法

Also Published As

Publication number Publication date
JPWO2015111542A1 (ja) 2017-03-23
US9799594B2 (en) 2017-10-24
CN106063041B (zh) 2019-01-08
KR20160088348A (ko) 2016-07-25
KR101906876B1 (ko) 2018-10-11
TW201541471A (zh) 2015-11-01
WO2015111542A1 (ja) 2015-07-30
JP6084709B2 (ja) 2017-02-22
US20160336262A1 (en) 2016-11-17
CN106063041A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
TWI642068B (zh) 微細結構體、多層配線基板、半導體封裝及微細結構體的製造方法
JP5752741B2 (ja) 多層基板および半導体パッケージ
JP6166826B2 (ja) 異方導電性部材の製造方法
KR20100101598A (ko) 이방 도전성 접합 패키지
JP6818707B2 (ja) 金属膜、構造体、複合材料、構造体の製造方法、および複合材料の製造方法
TWI723250B (zh) 金屬填充微細構造體的製造方法
JPWO2016098865A1 (ja) 多層配線基板
WO2022158277A1 (ja) めっき液、および、金属充填構造体の製造方法
JP7506753B2 (ja) 金属充填微細構造体の製造方法
JP6055552B2 (ja) 多層構造体、インターポーザ、および、インターポーザの製造方法
JP6600285B2 (ja) 多層配線基板の製造方法