WO2021033466A1 - 構造体の製造方法および接合体の製造方法 - Google Patents
構造体の製造方法および接合体の製造方法 Download PDFInfo
- Publication number
- WO2021033466A1 WO2021033466A1 PCT/JP2020/027638 JP2020027638W WO2021033466A1 WO 2021033466 A1 WO2021033466 A1 WO 2021033466A1 JP 2020027638 W JP2020027638 W JP 2020027638W WO 2021033466 A1 WO2021033466 A1 WO 2021033466A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- conductive
- mold member
- manufacturing
- semiconductor element
- joining
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/0347—Manufacturing methods using a lift-off mask
- H01L2224/03472—Profile of the lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/038—Post-treatment of the bonding area
- H01L2224/0382—Applying permanent coating, e.g. in-situ coating
- H01L2224/03825—Plating, e.g. electroplating, electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8034—Bonding interfaces of the bonding area
- H01L2224/80345—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
接合対象物と信頼性の高い接合を容易に実現できる構造体の製造方法および、接合体を用いた接合体の製造方法を提供する。構造体の製造方法は、導電性を有する導電面を有する導電性基材と、複数の凹部、または複数の貫通孔で構成された被充填部を有する型部材とを用意する準備工程と、型部材の被充填部を、導電面に少なくとも接触させる適用工程と、型部材を取り除く除去工程とを有する。準備工程と除去工程との間に、被充填部に導電性物質を充填する第１の充填工程または被充填部に導電性基材を溶解する処理液を充填する第２の充填工程を有する。除去工程により型部材が取り除かれて導電面に導通性を有する複数の突出部が形成される。
Description
本発明は、接合対象物との接合に用いられる構造体の製造方法および、構造体を用いた接合体の製造方法に関し、特に、導電性を有する導電面に複数の突出部を形成する構造体の製造方法および、構造体を用いた接合体の製造方法に関する。
現在、半導体素子等の電子部品同士の電気的な接続、および電子部品と回路基板との電気的な接続に種々の方法が利用されている。
半導体素子等の電子部品は、ダウンサイジング化が顕著である。従来のワイヤーボンディングのような配線基板を直接接続する方式、フリップチップボンディング、およびサーモコンプレッションボンディング等では、電子部品の電気的な接続の安定性を十分に保証することができない。そこで、電子部品の電気的な接続には、例えば、Ｃｕ／Ｓｎバンプと接着性のアンダーフィルが用いられる。しかし、接続対象である電子部品、または回路基板によっては、ＣＴＥ（熱膨張係数）の不整合により局所的な応力が誘発され、電気的な接続の信頼性が低下する。
また、半導体素子では、ダイ当たり数千万以上の接続密度が要求されており、この要求に対応するためには、バンプの大きさを直径約１～２μｍまで縮小させる必要がある。しかし、現在の電気メッキによるＣｕ／Ｓｎバンプでは、５μｍ以下のサイズにすることは困難である。
半導体素子等の電子部品は、ダウンサイジング化が顕著である。従来のワイヤーボンディングのような配線基板を直接接続する方式、フリップチップボンディング、およびサーモコンプレッションボンディング等では、電子部品の電気的な接続の安定性を十分に保証することができない。そこで、電子部品の電気的な接続には、例えば、Ｃｕ／Ｓｎバンプと接着性のアンダーフィルが用いられる。しかし、接続対象である電子部品、または回路基板によっては、ＣＴＥ（熱膨張係数）の不整合により局所的な応力が誘発され、電気的な接続の信頼性が低下する。
また、半導体素子では、ダイ当たり数千万以上の接続密度が要求されており、この要求に対応するためには、バンプの大きさを直径約１～２μｍまで縮小させる必要がある。しかし、現在の電気メッキによるＣｕ／Ｓｎバンプでは、５μｍ以下のサイズにすることは困難である。
そこで、上述の電気的な接続の信頼性、および要求される接続密度に対して、接続対象である、半導体素子を構成するウエハ、または半導体素子等の接合面を、ＣＭＰ（化学的機械的研磨）により鏡面化して接合する、いわゆるハイブリッドボンディングと呼ばれる接合方法が開発されている（例えば、非特許文献１参照）。
R. Taibi, et al., "Full characterization of Cu/Cu direct bonding for 3D integration", Electronic Components and Technology Conference (ECTC), 2010 Proceedings 60th, 2010, p.219-225
非特許文献１に記載のハイブリッドボンディングと呼ばれる接合方法では、ウエハ、または半導体素子等の接合面をＣＭＰ（化学的機械的研磨）により鏡面化する必要がある。ＣＭＰにより鏡面化する場合、電気的な接続を行うＣｕまたは絶縁体のＳｉが露出しているが、接合面にディッシング等の凹凸が形成されないよう、接合面の平坦性を精密に制御する必要がある。これにより、接合工程が煩雑になるという課題があった。
さらには、ハイブリッドボンディングでは、接合部での電気的な接続を確保するために、接合時に接合面間に粒子等が入り込む等の汚染を抑制するために接合時の環境を厳密に制御する必要があり、接合工程が煩雑になるという課題があった。なお、接合時の環境の制御を怠ると、接合面が汚染され、接合後、電気的な接続が確保できない部分が増え、歩留まりが急激に低下し、仕様を満たす接合が困難になるため、ハイブリッドボンディングでは、接合工程を簡素化することは困難である。
さらには、ハイブリッドボンディングでは、接合部での電気的な接続を確保するために、接合時に接合面間に粒子等が入り込む等の汚染を抑制するために接合時の環境を厳密に制御する必要があり、接合工程が煩雑になるという課題があった。なお、接合時の環境の制御を怠ると、接合面が汚染され、接合後、電気的な接続が確保できない部分が増え、歩留まりが急激に低下し、仕様を満たす接合が困難になるため、ハイブリッドボンディングでは、接合工程を簡素化することは困難である。
本発明の目的は、前述の従来技術に基づく課題を鑑みてなされたものであり、接合対象物と信頼性の高い接合を容易に実現できる構造体の製造方法および、接合体を用いた接合体の製造方法を提供することにある。
上述の目的を達成するために、本発明は、導電性を有する導電面を有する導電性基材と、複数の凹部、または複数の貫通孔で構成された被充填部を有する型部材とを用意する準備工程と、型部材の被充填部を、導電面に少なくとも接触させる適用工程と、型部材を取り除く除去工程とを有し、準備工程と除去工程との間に、被充填部に導電性物質を充填する第１の充填工程、または被充填部に導電性基材を溶解する処理液を充填する第２の充填工程を有し、除去工程により型部材が取り除かれて、導電面に、導通性を有する複数の突出部が形成される、構造体の製造方法を提供するものである。
第１の充填工程において充填する導電性物質は、導電性基材の導電面に含まれる導電性物質と同じであることが好ましい。
第１の充填工程導または第２の充填工程は、準備工程と適用工程との間に実施されることが好ましい。
第１の充填工程導または第２の充填工程は、適用工程と除去工程との間に実施されることが好ましい。
第１の充填工程は、型部材の複数の凹部に導電性物質を充填する工程であり、適用工程は、型部材の複数の凹部に導電性物質が充填された状態で、導電面に、型部材の凹部を接触させる工程であることが好ましい。
適用工程は、型部材の複数の貫通孔を導電面に接触させる工程であり、第１の充填工程は、型部材の複数の貫通孔を導電面に接触させた状態で、型部材の複数の貫通孔に導電性物質を充填する工程であることが好ましい。
型部材は、複数のマイクロポアを有する、バルブ金属の陽極酸化膜で構成されていることが好ましい。
バルブ金属は、アルミニウムであることが好ましい。
除去工程は、型部材をエッチングにより除去することが好ましい。
第１の充填工程導または第２の充填工程は、準備工程と適用工程との間に実施されることが好ましい。
第１の充填工程導または第２の充填工程は、適用工程と除去工程との間に実施されることが好ましい。
第１の充填工程は、型部材の複数の凹部に導電性物質を充填する工程であり、適用工程は、型部材の複数の凹部に導電性物質が充填された状態で、導電面に、型部材の凹部を接触させる工程であることが好ましい。
適用工程は、型部材の複数の貫通孔を導電面に接触させる工程であり、第１の充填工程は、型部材の複数の貫通孔を導電面に接触させた状態で、型部材の複数の貫通孔に導電性物質を充填する工程であることが好ましい。
型部材は、複数のマイクロポアを有する、バルブ金属の陽極酸化膜で構成されていることが好ましい。
バルブ金属は、アルミニウムであることが好ましい。
除去工程は、型部材をエッチングにより除去することが好ましい。
また、本発明の構造体の製造方法により製造された、少なくとも１つの構造体を用意し、構造体の導電面に形成された導通性を有する複数の突出部を、接合対象物に向けて配置し、構造体と接合対象物とを接合する接合工程を有する、接合体の製造方法を提供するものである。
複数の構造体を用意し、接合工程は、複数の構造体のうち１つの構造体と、複数の構造体のうち他の構造体からなる接合対象物とを接合する工程であることが好ましい。
複数の構造体を用意し、接合工程は、複数の構造体のうち１つの構造体と、複数の構造体のうち他の構造体からなる接合対象物とを接合する工程であることが好ましい。
本発明の構造体の製造方法によれば、接合対象物と信頼性の高い接合を容易に実現できる構造体を得ることができる。
また、本発明の接合体の製造方法によれば、構造体を用い、接合対象物と信頼性の高い接合を容易に実現できる接合体を得ることができる。
また、本発明の接合体の製造方法によれば、構造体を用い、接合対象物と信頼性の高い接合を容易に実現できる接合体を得ることができる。
以下に、添付の図面に示す好適実施形態に基づいて、本発明の構造体の製造方法および接合体の製造方法を詳細に説明する。
なお、以下に説明する図は、本発明を説明するための例示的なものであり、以下に示す図に本発明が限定されるものではない。
なお、以下において数値範囲を示す「～」とは両側に記載された数値を含む。例えば、εが数値α～数値βとは、εの範囲は数値αと数値βを含む範囲であり、数学記号で示せばα≦ε≦βである。
「直交」等の角度は、特に記載がなければ、該当する技術分野で一般的に許容される誤差範囲を含む。また、温湿度または気圧に代表される環境についても、特に記載がなければ、該当する技術分野で一般的に許容される誤差範囲を含む。
なお、以下に説明する図は、本発明を説明するための例示的なものであり、以下に示す図に本発明が限定されるものではない。
なお、以下において数値範囲を示す「～」とは両側に記載された数値を含む。例えば、εが数値α～数値βとは、εの範囲は数値αと数値βを含む範囲であり、数学記号で示せばα≦ε≦βである。
「直交」等の角度は、特に記載がなければ、該当する技術分野で一般的に許容される誤差範囲を含む。また、温湿度または気圧に代表される環境についても、特に記載がなければ、該当する技術分野で一般的に許容される誤差範囲を含む。
ここで、構造体とは、電極または素子領域を有するものである。電極を有するものとしては、例えば、単体で特定の機能を発揮する半導体素子等が例示されるが、複数のものが集まって特定の機能を発揮するものも含まれる。さらには、配線部材等の電気信号を伝達するだけのものも含まれ、プリント配線板等も、電極を有するものに含まれる。
素子領域とは、電子素子として機能するための各種の素子構成回路等が形成された領域である。素子領域には、例えば、フラッシュメモリ等のようなメモリ回路、マイクロプロセッサおよびＦＰＧＡ（field-programmable gate array）等のような論理回路が形成された領域、無線タグ等の通信モジュールならびに配線が形成された領域である。素子領域には、これ以外にＭＥＭＳ（Micro Electro Mechanical Systems）が形成されてもよい。ＭＥＭＳとしては、例えば、センサー、アクチュエーターおよびアンテナ等が挙げられる。センサーには、例えば、加速度、音、および光等の各種のセンサーが含まれる。
上述のように、素子領域は素子構成回路等が形成されており、半導体チップを外部と電気的に接続するために電極（図示せず）が設けられている。素子領域は電極が形成された電極領域を有する。なお、素子領域の電極とは、例えば、Ｃｕポストである。電極領域とは、基本的には、形成された全ての電極を含む領域のことである。しかしながら、電極が離散して設けられていれば、各電極が設けられている領域のことも電極領域という。
構造体の形態としては、半導体チップのように個片化されたものでも、半導体ウエハのような形態でもよく、配線層の形態でもよい。
また、構造体は、ヒートシンクでもよく、上述の半導体素子等に限定されるものではない。
構造体は、接合対象物と接合されるが、接合対象物は、特に限定されるものではなく、例えば、ウエハ状態の半導体素子、チップ状態の半導体素子、プリント配線板、およびヒートシンク等が接合対象物となる。
素子領域とは、電子素子として機能するための各種の素子構成回路等が形成された領域である。素子領域には、例えば、フラッシュメモリ等のようなメモリ回路、マイクロプロセッサおよびＦＰＧＡ（field-programmable gate array）等のような論理回路が形成された領域、無線タグ等の通信モジュールならびに配線が形成された領域である。素子領域には、これ以外にＭＥＭＳ（Micro Electro Mechanical Systems）が形成されてもよい。ＭＥＭＳとしては、例えば、センサー、アクチュエーターおよびアンテナ等が挙げられる。センサーには、例えば、加速度、音、および光等の各種のセンサーが含まれる。
上述のように、素子領域は素子構成回路等が形成されており、半導体チップを外部と電気的に接続するために電極（図示せず）が設けられている。素子領域は電極が形成された電極領域を有する。なお、素子領域の電極とは、例えば、Ｃｕポストである。電極領域とは、基本的には、形成された全ての電極を含む領域のことである。しかしながら、電極が離散して設けられていれば、各電極が設けられている領域のことも電極領域という。
構造体の形態としては、半導体チップのように個片化されたものでも、半導体ウエハのような形態でもよく、配線層の形態でもよい。
また、構造体は、ヒートシンクでもよく、上述の半導体素子等に限定されるものではない。
構造体は、接合対象物と接合されるが、接合対象物は、特に限定されるものではなく、例えば、ウエハ状態の半導体素子、チップ状態の半導体素子、プリント配線板、およびヒートシンク等が接合対象物となる。
［構造体の製造方法の第１の例］
図１～図４は、本発明の実施形態の構造体の製造方法の第１の例を工程順に示す模式的断面図である。
まず、構造体の製造方法では、導電性を有する導電面を有する導電性基材と、複数の凹部、または複数の貫通孔で構成された被充填部を有する型部材とを用意する準備工程を実施する。
図１～図４に示す構造体の製造方法の第１の例では、導電性を有する導電面を有する導電性基材として、具体的には、図１に示すように、半導体素子１０に設けられた導電層１２を例にして説明する。導電層１２により導電性基材が構成され、導電層１２の表面１２ａが導電面である。なお、導電層１２は、半導体素子１０の素子領域（図示せず）上に形成されている。
型部材１４は、図２に示すように、例えば、基材１５ａの厚み方向に貫通する複数の貫通孔１５ｂを有するものである。複数の貫通孔１５ｂにより被充填部１５が構成される。
型部材１４は、後述する複数の突出部の形成に用いられる。型部材１４の貫通孔１５ｂの直径ｄと、貫通孔１５ｂの間隔を表す、基材１５ａの幅ｗとは、形成する突出部の大きさに応じて適宜決定されるものである。
図１～図４は、本発明の実施形態の構造体の製造方法の第１の例を工程順に示す模式的断面図である。
まず、構造体の製造方法では、導電性を有する導電面を有する導電性基材と、複数の凹部、または複数の貫通孔で構成された被充填部を有する型部材とを用意する準備工程を実施する。
図１～図４に示す構造体の製造方法の第１の例では、導電性を有する導電面を有する導電性基材として、具体的には、図１に示すように、半導体素子１０に設けられた導電層１２を例にして説明する。導電層１２により導電性基材が構成され、導電層１２の表面１２ａが導電面である。なお、導電層１２は、半導体素子１０の素子領域（図示せず）上に形成されている。
型部材１４は、図２に示すように、例えば、基材１５ａの厚み方向に貫通する複数の貫通孔１５ｂを有するものである。複数の貫通孔１５ｂにより被充填部１５が構成される。
型部材１４は、後述する複数の突出部の形成に用いられる。型部材１４の貫通孔１５ｂの直径ｄと、貫通孔１５ｂの間隔を表す、基材１５ａの幅ｗとは、形成する突出部の大きさに応じて適宜決定されるものである。
例えば、半導体素子１０の表面１０ａは、素子領域（図示せず）を有する。導電層形成工程では、半導体素子１０の表面１０ａ上のうち、素子領域上に導電層１２を形成する。
導電層１２は、半導体素子１０の表面１０ａにレジスト層（図示せず）を形成し、例えば、フォトリソグラフィ法を用いたパターニングにより、素子領域上のレジスト層を取り除く。次に、例えば、レジスト層上にシード層（図示せず）を形成し、めっきにより導電層１２を形成する。導電層１２を形成する際、平坦化処理により、レジスト層と導電層１２との表面を平坦にする。なお、導電層１２は、めっきにより形成したが、導電層１２の形成方法は、特に限定されるものではない。しかしながら、温度が高い成膜方法では素子領域の温度が高くなり故障等につながるため、温度が低い成膜方法を用いることが好ましい。例えば、半導体素子等をクーリングプレートに載置して、絶縁支持体の温度を６０℃以下に保持して電極の形成を実施することが好ましい。
導電層１２は、半導体素子１０の表面１０ａにレジスト層（図示せず）を形成し、例えば、フォトリソグラフィ法を用いたパターニングにより、素子領域上のレジスト層を取り除く。次に、例えば、レジスト層上にシード層（図示せず）を形成し、めっきにより導電層１２を形成する。導電層１２を形成する際、平坦化処理により、レジスト層と導電層１２との表面を平坦にする。なお、導電層１２は、めっきにより形成したが、導電層１２の形成方法は、特に限定されるものではない。しかしながら、温度が高い成膜方法では素子領域の温度が高くなり故障等につながるため、温度が低い成膜方法を用いることが好ましい。例えば、半導体素子等をクーリングプレートに載置して、絶縁支持体の温度を６０℃以下に保持して電極の形成を実施することが好ましい。
次に、図２に示すように、型部材１４の被充填部１５を、導電面、すなわち、導電層１２の表面１２ａに、少なくとも接触させる適用工程を実施する。図２に示す型部材１４は、上述のように複数の貫通孔１５ｂを有しており、基材１５ａは導電層１２の表面１２ａの反対側の面１５ｃが開口している。
次に、図３に示すように、型部材１４の被充填部１５を導電面に接触させた状態で、型部材１４の被充填部１５に導電性物質１６を充填する第１の充填工程を実施する。第１の充填工程では、より具体的には、型部材１４の複数の貫通孔１５ｂを導電層１２の表面１２ａに接触させた状態で、反対側の面１５ｃから、型部材１４の複数の貫通孔１５ｂに導電性物質１６を充填する。
次に、図３に示すように、型部材１４の被充填部１５を導電面に接触させた状態で、型部材１４の被充填部１５に導電性物質１６を充填する第１の充填工程を実施する。第１の充填工程では、より具体的には、型部材１４の複数の貫通孔１５ｂを導電層１２の表面１２ａに接触させた状態で、反対側の面１５ｃから、型部材１４の複数の貫通孔１５ｂに導電性物質１６を充填する。
第１の充填工程における複数の貫通孔１５ｂへの導電性物質１６の充填方法は、複数の貫通孔１５ｂに導電性物質１６を充填することができれば、特に限定されるものではなく、例えば、めっき法、またはスパッタ法等を用いることができる。これ以外に、例えば、インクジェット法、転写法、スプレイ法、またはスクリーン印刷法等を用いることもできる。
なお、第１の充填工程では、半導体素子１０の温度を６０℃以下で導電性物質を充填することが好ましい。導電性物質の充填時において温度が高い場合でも、素子領域の温度が高くなり故障等につながるため、温度を６０℃以下とすることが好ましい。
なお、第１の充填工程では、半導体素子１０の温度を６０℃以下で導電性物質を充填することが好ましい。導電性物質の充填時において温度が高い場合でも、素子領域の温度が高くなり故障等につながるため、温度を６０℃以下とすることが好ましい。
導電性物質１６の性質等、必要に応じて、図３に示すように、型部材１４の被充填部１５を導電層１２の表面１２ａに接触した状態を保持する。また、導電性物質１６が光硬化性であれば、硬化に必要な光を導電性物質１６に照射する。また、導電性物質１６が熱硬化性であれば、導電性物質１６を加熱する。加熱する場合、素子領域の温度が上昇しないように、例えば、半導体素子１０を冷却しながら、導電性物質１６を加熱する。
貫通孔１５ｂ内の導電性物質１６が個体化し、安定した状態になった後、型部材１４を、取り除く除去工程を実施する。除去工程は、例えば、型部材１４をエッチングにより除去する。除去工程により型部材１４が取り除かれて、導電面に、導通性を有する複数の突出部が形成される。これにより、図４に示すように、導電層１２に複数の突出部１７が形成された構造体１８を得ることができる。
複数の突出部１７は、接合対象物との接合を担い、かつ接合対象物との導通性の機能を担うものである。導電層１２と、複数の突出部１７とにより導電部材１９が構成される。
突出部１７は貫通孔１５ｂを型またはマスクとして形成されるものであるため、突出部１７の直径Ｄｃは、貫通孔１５ｂの直径ｄで規定される。また、突出部１７の高さＨは、貫通孔１５ｂへの導電性物質１６の充填量または型部材１４の厚みｈにより決定される。突出部１７の隙間１７ａの間隔Ｗｃは、基材１５ａの幅ｗで決定される。このため、型部材の各部の寸法と、導電性物質の充填量とを調整することにより、突出部１７の大きさを調整することができる。
貫通孔１５ｂ内の導電性物質１６が個体化し、安定した状態になった後、型部材１４を、取り除く除去工程を実施する。除去工程は、例えば、型部材１４をエッチングにより除去する。除去工程により型部材１４が取り除かれて、導電面に、導通性を有する複数の突出部が形成される。これにより、図４に示すように、導電層１２に複数の突出部１７が形成された構造体１８を得ることができる。
複数の突出部１７は、接合対象物との接合を担い、かつ接合対象物との導通性の機能を担うものである。導電層１２と、複数の突出部１７とにより導電部材１９が構成される。
突出部１７は貫通孔１５ｂを型またはマスクとして形成されるものであるため、突出部１７の直径Ｄｃは、貫通孔１５ｂの直径ｄで規定される。また、突出部１７の高さＨは、貫通孔１５ｂへの導電性物質１６の充填量または型部材１４の厚みｈにより決定される。突出部１７の隙間１７ａの間隔Ｗｃは、基材１５ａの幅ｗで決定される。このため、型部材の各部の寸法と、導電性物質の充填量とを調整することにより、突出部１７の大きさを調整することができる。
型部材１４は、例えば、陽極酸化膜で構成される。この場合、型部材１４の複数の貫通孔１５ｂは、陽極酸化膜の厚み方向に延在し、かつ貫通した、複数のマイクロポアである。陽極酸化膜において、陽極酸化処理を調整することにより、マイクロポアの数、マイクロポアの密度、およびマイクロポアの直径を制御することができる。
陽極酸化膜は、例えば、バルブ金属の陽極酸化膜で構成され、バルブ金属としては、アルミニウムが挙げられる。バルブ金属がアルミニウムであれば、陽極酸化膜は酸化アルミニウムで構成される。
陽極酸化膜は、例えば、バルブ金属の陽極酸化膜で構成され、バルブ金属としては、アルミニウムが挙げられる。バルブ金属がアルミニウムであれば、陽極酸化膜は酸化アルミニウムで構成される。
構造体１８では、接合対象物と位置を合わせて接合することにより、接合体を得ることができる。複数の突出部１７を設けることにより、接合面に凹凸があっても突出部１７が、接合面の凹凸に追従するため、上述のハイブリッドボンディングでは必要であるＣＭＰによる鏡面化が不要である。また、複数の突出部１７が接合面の凹凸に追従するため、信頼性の高い接合を実現できる。さらには、接合時の環境も厳密に管理する必要がなく、大気下を始め、窒素雰囲気等の不活性雰囲気、および真空雰囲気を含む減圧雰囲気から選ぶことができる。しかも、通常のウエハ接合装置を用いることができる。このように、上述の製造方法で得られた構造体は、接合対象物と信頼性の高い接合を容易に実現できる。
［構造体の製造方法の第２の例］
図５～図７は、本発明の実施形態の構造体の製造方法の第２の例を工程順に示す模式的断面図である。なお、図５～図７において、図１～図４に示す構造体の製造方法と同一構成物には同一符号を付して、その詳細な説明は省略する。
構造体の製造方法の第２の例は、構造体の製造方法の第１の例に比して、図６に示すように複数の凹部２１で構成された被充填部１５を有する型部材２０を用いる点と、導電性物質を充填するタイミングが異なる点とが異なり、それ以外の工程は、構造体の製造方法の第１の例と同じである。
構造体の製造方法の第２の例では、適用工程として、図５に示すように、型部材２０の複数の凹部２１で構成された被充填部１５に導電性物質１６が充填された状態で、導電層１２の表面１２ａに、型部材２０の被充填部１５を接触させる工程を実施する。
図５～図７は、本発明の実施形態の構造体の製造方法の第２の例を工程順に示す模式的断面図である。なお、図５～図７において、図１～図４に示す構造体の製造方法と同一構成物には同一符号を付して、その詳細な説明は省略する。
構造体の製造方法の第２の例は、構造体の製造方法の第１の例に比して、図６に示すように複数の凹部２１で構成された被充填部１５を有する型部材２０を用いる点と、導電性物質を充填するタイミングが異なる点とが異なり、それ以外の工程は、構造体の製造方法の第１の例と同じである。
構造体の製造方法の第２の例では、適用工程として、図５に示すように、型部材２０の複数の凹部２１で構成された被充填部１５に導電性物質１６が充填された状態で、導電層１２の表面１２ａに、型部材２０の被充填部１５を接触させる工程を実施する。
図６に示す型部材２０は、複数の凹部２１は基材２２に形成されており、複数の凹部２１には共通する底部２３がある。このため、型部材２０は、図２に示す型部材１４に比して、型部材２０の被充填部１５を導電層１２の表面１２ａに接触させた状態では、導電性物質１６を型部材２０に充填することができない。そこで、図６に示すように型部材２０を用意した後、第１の充填工程として、図７に示すように、型部材２０の複数の凹部２１に、それぞれ導電性物質１６を充填する工程を実施する。これにより、上述の適用工程を実施することができる。この場合、導電性物質１６としては、適用工程で、導電層１２の表面１２ａに接する迄に硬化しないものを用いることが好ましい。
構造体の製造方法の第２の例では、図５に示すように、型部材２０の複数の凹部２１に導電性物質１６が充填された状態で、導電層１２の表面１２ａに、型部材２０の複数の凹部２１を接触させた後、型部材２０を取り除く。これにより、構造体の製造方法の第２の例でも、構造体の製造方法の第１の例と同じく、図４に示す構造体１８を得ることができる。
構造体の製造方法の第２の例では、突出部１７の直径Ｄｃは、凹部２１の直径ｄｔで規定される。また、突出部１７の高さＨは、凹部２１への導電性物質１６の充填量または型部材２０の凹部２１の長さｈｔにより決定される。突出部１７の隙間１７ａの間隔Ｗｃは、基材２２の幅ｗｔで決定される。このため、型部材の各部の寸法と、導電性物質の充填量とを調整することにより、突出部１７の大きさを調整することができる。
構造体の製造方法の第２の例では、突出部１７の直径Ｄｃは、凹部２１の直径ｄｔで規定される。また、突出部１７の高さＨは、凹部２１への導電性物質１６の充填量または型部材２０の凹部２１の長さｈｔにより決定される。突出部１７の隙間１７ａの間隔Ｗｃは、基材２２の幅ｗｔで決定される。このため、型部材の各部の寸法と、導電性物質の充填量とを調整することにより、突出部１７の大きさを調整することができる。
［構造体の製造方法の第３の例］
図８および図９は、本発明の実施形態の構造体の製造方法の第３の例を工程順に示す模式的断面図である。なお、図８および図９において、図１～図４に示す構造体の製造方法と同一構成物には同一符号を付して、その詳細な説明は省略する。
構造体の製造方法の第３の例は、構造体の製造方法の第２の例に比して、導電層１２の表面１２ａを溶解して、複数の突出部１７を形成するものである。
構造体の製造方法の第３の例は、適用工程として、図８に示すように、型部材２０の複数の凹部２１で構成された被充填部１５に処理液１６ａが充填された状態で、導電層１２の表面１２ａに、型部材２０の被充填部１５を接触させる工程を実施する。
処理液１６ａは、型部材２０を溶解しないが、導電層１２を溶解するものである。例えば、型部材２０がアルミニウムの陽極酸化膜で構成され、導電層１２が銅で形成されている場合、処理液１６ａには硝酸水溶液が用いられる。
処理液１６ａが複数の凹部２１に充填された型部材２０を、導電層１２の表面１２ａから取り除く。これにより、図９に示すように、導電層１２に複数の突出部１７が形成された構造体１８を得ることができる。
図８および図９は、本発明の実施形態の構造体の製造方法の第３の例を工程順に示す模式的断面図である。なお、図８および図９において、図１～図４に示す構造体の製造方法と同一構成物には同一符号を付して、その詳細な説明は省略する。
構造体の製造方法の第３の例は、構造体の製造方法の第２の例に比して、導電層１２の表面１２ａを溶解して、複数の突出部１７を形成するものである。
構造体の製造方法の第３の例は、適用工程として、図８に示すように、型部材２０の複数の凹部２１で構成された被充填部１５に処理液１６ａが充填された状態で、導電層１２の表面１２ａに、型部材２０の被充填部１５を接触させる工程を実施する。
処理液１６ａは、型部材２０を溶解しないが、導電層１２を溶解するものである。例えば、型部材２０がアルミニウムの陽極酸化膜で構成され、導電層１２が銅で形成されている場合、処理液１６ａには硝酸水溶液が用いられる。
処理液１６ａが複数の凹部２１に充填された型部材２０を、導電層１２の表面１２ａから取り除く。これにより、図９に示すように、導電層１２に複数の突出部１７が形成された構造体１８を得ることができる。
なお、構造体の製造方法では、準備工程と除去工程との間に、上述の第１の充填工程、または上述の第２の充填工程を有すればよい。このため、第１の充填工程導または第２の充填工程は、準備工程と適用工程との間に実施されるか、または、適用工程と除去工程との間に実施される。
型部材を導電層１２の表面１２ａに接触させる適用工程では、型部材を接着剤で導電層１２の表面１２ａに接着させてもよく、また、型部材を導電層１２の表面１２ａに押し当てて圧接してもよい。
また、型部材の除去工程は、特に限定されるものではなく、例えば、エッチング、力を加えて物理的な型部材の剥離、および型部材を押し付ける力の除荷等が挙げられる。
型部材を導電層１２の表面１２ａに接触させる適用工程では、型部材を接着剤で導電層１２の表面１２ａに接着させてもよく、また、型部材を導電層１２の表面１２ａに押し当てて圧接してもよい。
また、型部材の除去工程は、特に限定されるものではなく、例えば、エッチング、力を加えて物理的な型部材の剥離、および型部材を押し付ける力の除荷等が挙げられる。
［接合体の製造方法の第１の例］
接合体の製造方法は、少なくとも１つの構造体を用意し、構造体の導電面に形成された導通性を有する複数の突出部を、接合対象物に向けて配置し、構造体と接合対象物とを接合する接合工程を有する。また、接合体の製造方法では、複数の構造体を用意し、接合工程は、複数の構造体のうち１つの構造体と、複数の構造体のうち他の構造体からなる接合対象物とを接合する接合工程を有してもよい。
接合体の製造方法は、少なくとも１つの構造体を用意し、構造体の導電面に形成された導通性を有する複数の突出部を、接合対象物に向けて配置し、構造体と接合対象物とを接合する接合工程を有する。また、接合体の製造方法では、複数の構造体を用意し、接合工程は、複数の構造体のうち１つの構造体と、複数の構造体のうち他の構造体からなる接合対象物とを接合する接合工程を有してもよい。
図１０および図１１は、本発明の実施形態の接合体の製造方法の第１の例を工程順に示す模式的断面図である。なお、図１０および図１１において、図１～図４に示す構造体の製造方法と同一構成物には同一符号を付して、その詳細な説明は省略する。
接合体の製造方法の第１の例では、例えば、２つの構造体１８を用意する。
そして、図１０に示すように、２つの構造体１８において、導電層１２の表面１２ａに形成された複数の突出部１７同士を、互いに向き合わせて配置し、加熱加圧して、構造体１８同士を接合する接合工程を実施する。加熱加圧により、向かい合う突出部１７同士が接触して接合される。これにより、図１１に示すように、導電層１２同士が接合して、２つの構造体１８が接合されてなる接合体２６を得ることができる。
接合体の製造方法の第１の例では、例えば、２つの構造体１８を用意する。
そして、図１０に示すように、２つの構造体１８において、導電層１２の表面１２ａに形成された複数の突出部１７同士を、互いに向き合わせて配置し、加熱加圧して、構造体１８同士を接合する接合工程を実施する。加熱加圧により、向かい合う突出部１７同士が接触して接合される。これにより、図１１に示すように、導電層１２同士が接合して、２つの構造体１８が接合されてなる接合体２６を得ることができる。
接合体の製造方法の第１の例では、上述のハイブリッドボンディングでは必要であるＣＭＰによる鏡面化が不要である。また、複数の突出部１７が接合面の凹凸に追従するため、信頼性の高い接合を実現できる。さらには、接合時の環境も厳密に管理する必要がなく、大気下を始め、窒素雰囲気等の不活性雰囲気、および真空雰囲気を含む減圧雰囲気から選ぶことができる。しかも、通常のウエハ接合装置を用いることができる。このように、上述の接合体の製造方法では、接合対象物と信頼性の高い接合を容易に実現できる。
［接合体の製造方法の第２の例］
図１２は、本発明の実施形態の接合体の製造方法の第２の例の一工程を示す模式的断面図である。なお、図１２において、図１～図４に示す構造体の製造方法と同一構成物には同一符号を付して、その詳細な説明は省略する。
接合体の製造方法の第２の例は、接合体の製造方法の第１の例に比して、構造体１８を１つだけ用い、かつ接合対象物に、導電層１２が形成された半導体素子１０を用いた点が異なり、それ以外の工程は、接合体の製造方法の第１の例と同じ工程である。
構造体１８と、接合対象物である半導体素子１０とを用意する。そして、図１２に示すように、構造体１８の導電層１２の表面１２ａに形成された複数の突出部１７を、接合対象物である半導体素子１０の導電層１２の表面１２ａに向けて配置し、構造体１８と接合対象物である半導体素子１０とを接合する接合工程を実施する。これにより、図１１に示す接合体２６を得ることができる。
図１２は、本発明の実施形態の接合体の製造方法の第２の例の一工程を示す模式的断面図である。なお、図１２において、図１～図４に示す構造体の製造方法と同一構成物には同一符号を付して、その詳細な説明は省略する。
接合体の製造方法の第２の例は、接合体の製造方法の第１の例に比して、構造体１８を１つだけ用い、かつ接合対象物に、導電層１２が形成された半導体素子１０を用いた点が異なり、それ以外の工程は、接合体の製造方法の第１の例と同じ工程である。
構造体１８と、接合対象物である半導体素子１０とを用意する。そして、図１２に示すように、構造体１８の導電層１２の表面１２ａに形成された複数の突出部１７を、接合対象物である半導体素子１０の導電層１２の表面１２ａに向けて配置し、構造体１８と接合対象物である半導体素子１０とを接合する接合工程を実施する。これにより、図１１に示す接合体２６を得ることができる。
接合体の製造方法の第２の例では、一方の構造体１８が複数の突出部１７を有するため、接合対象物である半導体素子１０の導電層１２の表面１２ａに凹凸があっても突出部１７が、導電層１２の表面１２ａの凹凸に追従するため、上述のハイブリッドボンディングでは必要であるＣＭＰによる鏡面化が不要である。また、複数の突出部１７が接合面の凹凸に追従するため、信頼性の高い接合を実現できる。さらには、接合時の環境も厳密に管理する必要がなく、大気下を始め、窒素雰囲気等の不活性雰囲気、および真空雰囲気を含む減圧雰囲気から選ぶことができる。しかも、通常のウエハ接合装置を用いることができる。このように、上述の接合体の製造方法では、接合対象物と信頼性の高い接合を容易に実現できる。
以下、構造体の製造方法の各工程について更に説明する。
以下、構造体の製造方法の各工程について更に説明する。
〔準備工程〕
準備工程は、上述のように導電性を有する導電面を有する導電性基材を用意する工程である。
また、準備工程は、上述のように複数の凹部、または複数の貫通孔で構成された被充填部を有する型部材を用意する工程を含む。
ここで、導電性基材を用意するとは、電極が形成された半導体素子等の市販品を購入すること、製造を依頼した導電性基材を購入すること、さらには導電性基材を製造することも含む。
型部材を用意するとは、導電性基材と同じく、市販品を購入すること、製造を依頼した型部材を購入すること、さらには型部材を製造することも含む。
準備工程は、上述のように導電性を有する導電面を有する導電性基材を用意する工程である。
また、準備工程は、上述のように複数の凹部、または複数の貫通孔で構成された被充填部を有する型部材を用意する工程を含む。
ここで、導電性基材を用意するとは、電極が形成された半導体素子等の市販品を購入すること、製造を依頼した導電性基材を購入すること、さらには導電性基材を製造することも含む。
型部材を用意するとは、導電性基材と同じく、市販品を購入すること、製造を依頼した型部材を購入すること、さらには型部材を製造することも含む。
＜導電性基材＞
導電性基材とは、導電性を有する導電面を有するものであれば、上述の図１に示す導電層１２に、特に限定されるものではなく、上述の構造体の電極も導電性基材に含まれる。
導電性基材の形態としても、特に限定されるものではなく、半導体チップのように個片化されたものに形成された電極等の導電層でもよく、シリコンウエハ等の各種のウエハ上に形成された電極等の導電層の形態でもよく、配線層に設けられた電極等の導電層の形態でもよい。
なお、ヒートシンクを別の部材と接合するための設けられた金属層も導電性基材に含まれる。上述の図１に示す半導体素子１０をヒートシンクとしてもよい。
導電性基材とは、導電性を有する導電面を有するものであれば、上述の図１に示す導電層１２に、特に限定されるものではなく、上述の構造体の電極も導電性基材に含まれる。
導電性基材の形態としても、特に限定されるものではなく、半導体チップのように個片化されたものに形成された電極等の導電層でもよく、シリコンウエハ等の各種のウエハ上に形成された電極等の導電層の形態でもよく、配線層に設けられた電極等の導電層の形態でもよい。
なお、ヒートシンクを別の部材と接合するための設けられた金属層も導電性基材に含まれる。上述の図１に示す半導体素子１０をヒートシンクとしてもよい。
導電性を有する導電面とは、半導体素子１０（図１参照）等に対して電流または電圧を供給するものである。導電面は、例えば、電極等の導電層の表面である。また、導電面は、導電性を有するものであれば、特に限定されるものではなく、
導電面の導電性は、含まれる導電性物質により実現される。導電性物質は、導電性を有するものであれば、特に限定されるものではなく、例えば、金属、または合金であるが、これ以外に導電性樹脂等でもよい。導電性物質は、例えば、ナノ粒子のような微粒子の形態で導電面に含有されていてもよい。
導電面を、電極等の導電層で構成する場合、導電層は、半導体素子の素子領域または配線領域等に設けられるものであり、素子領域または配線領域等に電流または電圧を供給したり、素子領域または配線領域等に電流または電圧を取り出したりするものである。
導電面の導電性は、含まれる導電性物質により実現される。導電性物質は、導電性を有するものであれば、特に限定されるものではなく、例えば、金属、または合金であるが、これ以外に導電性樹脂等でもよい。導電性物質は、例えば、ナノ粒子のような微粒子の形態で導電面に含有されていてもよい。
導電面を、電極等の導電層で構成する場合、導電層は、半導体素子の素子領域または配線領域等に設けられるものであり、素子領域または配線領域等に電流または電圧を供給したり、素子領域または配線領域等に電流または電圧を取り出したりするものである。
＜型部材＞
型部材は、導電性を有する導電面に、導通性を有する複数の突出部を形成するための部材であり、突出部を形成するための型として機能する。
型部材は、導電性を有する導電面に導電性物質を特定の形状で供給できるか、または導電性を有する導電面を、特定の形状に溶解することができれば、その構成は、特に限定されるものではない。
型部材としては、上述の図２に示すように、基材１５ａの厚み方向に貫通した貫通孔１５ｂを複数有する構成でもよい。この形態では、図３に示すように導電性物質１６は貫通孔１５ｂに充填される。
また、型部材としては、図６に示すように、底部２３を有する凹部２１を複数する構成でもよい。この形態では、導電性物質１６が複数の凹部２１に充填される。また、導電層１２を溶解させる場合には、処理液１６ａが凹部２１に充填される。
型部材において、貫通孔の長さ方向と直交する方向における断面形状は、特に限定されるものではないが、円形であることが好ましい。凹部についても、長さ方向と直交する方向における断面形状は特に限定されるものではないが、円形またはハニカム形状であることが好ましい。
型部材は、導電性を有する導電面に、導通性を有する複数の突出部を形成するための部材であり、突出部を形成するための型として機能する。
型部材は、導電性を有する導電面に導電性物質を特定の形状で供給できるか、または導電性を有する導電面を、特定の形状に溶解することができれば、その構成は、特に限定されるものではない。
型部材としては、上述の図２に示すように、基材１５ａの厚み方向に貫通した貫通孔１５ｂを複数有する構成でもよい。この形態では、図３に示すように導電性物質１６は貫通孔１５ｂに充填される。
また、型部材としては、図６に示すように、底部２３を有する凹部２１を複数する構成でもよい。この形態では、導電性物質１６が複数の凹部２１に充填される。また、導電層１２を溶解させる場合には、処理液１６ａが凹部２１に充填される。
型部材において、貫通孔の長さ方向と直交する方向における断面形状は、特に限定されるものではないが、円形であることが好ましい。凹部についても、長さ方向と直交する方向における断面形状は特に限定されるものではないが、円形またはハニカム形状であることが好ましい。
型部材は、例えば、石英ガラス等のガラス、ファインポーラスアルミナ、または陽極酸化膜等で構成することができる。
型部材は、所望の平均開口径を有する貫通孔または凹部を形成しやすいという理由から、バルブ金属の陽極酸化膜で構成することが好ましい。
ここで、バルブ金属としては、具体的には、例えば、アルミニウム、タンタル、ニオブ、チタン、ハフニウム、ジルコニウム、亜鉛、タングステン、ビスマス、アンチモン等が挙げられる。これらのうち、寸法安定性がよく、比較的安価であることからアルミニウムの陽極酸化膜であることが好ましい。このため、バルブ金属にアルミニウムを用いて、陽極酸化膜を形成することが好ましい。
型部材は、所望の平均開口径を有する貫通孔または凹部を形成しやすいという理由から、バルブ金属の陽極酸化膜で構成することが好ましい。
ここで、バルブ金属としては、具体的には、例えば、アルミニウム、タンタル、ニオブ、チタン、ハフニウム、ジルコニウム、亜鉛、タングステン、ビスマス、アンチモン等が挙げられる。これらのうち、寸法安定性がよく、比較的安価であることからアルミニウムの陽極酸化膜であることが好ましい。このため、バルブ金属にアルミニウムを用いて、陽極酸化膜を形成することが好ましい。
＜アルミニウム＞
アルミニウムは、特に限定されず、その具体例として、純アルミニウム、およびアルミニウムを主成分とし微量の異元素を含むアルミニウム合金が挙げられる。
アルミニウムのうち、アルミニウム純度が、９９．５質量％以上であることが好ましく、９９．９質量％以上であることがより好ましく、９９．９９質量％以上であることが更に好ましい。アルミニウム純度が上述の範囲であると、貫通孔配列の規則性が十分となる。
アルミニウムは、特に限定されず、その具体例として、純アルミニウム、およびアルミニウムを主成分とし微量の異元素を含むアルミニウム合金が挙げられる。
アルミニウムのうち、アルミニウム純度が、９９．５質量％以上であることが好ましく、９９．９質量％以上であることがより好ましく、９９．９９質量％以上であることが更に好ましい。アルミニウム純度が上述の範囲であると、貫通孔配列の規則性が十分となる。
また、アルミニウムで陽極酸化膜を形成する場合、陽極酸化処理を施す表面を、予め熱処理、脱脂処理および鏡面仕上げ処理が施されることが好ましい。
ここで、熱処理、脱脂処理および鏡面仕上げ処理については、特開２００８－２７０１５８号公報の［００４４］～［００５４］段落に記載された各処理と同様の処理を施すことができる。
ここで、熱処理、脱脂処理および鏡面仕上げ処理については、特開２００８－２７０１５８号公報の［００４４］～［００５４］段落に記載された各処理と同様の処理を施すことができる。
＜陽極酸化処理＞
陽極酸化処理は、従来公知の方法を用いることができるが、貫通孔の配列または凹部の配列の規則性を高くする観点から、自己規則化法または定電圧処理を用いることが好ましい。
ここで、陽極酸化処理の自己規則化法および定電圧処理については、特開２００８－２７０１５８号公報の［００５６］～［０１０８］段落および［図３］に記載された各処理と同様の処理を施すことができる。
陽極酸化処理における電解液の平均流速は、０．５～２０．０ｍ／ｍｉｎであることが好ましく、１．０～１５．０ｍ／ｍｉｎであることがより好ましく、２．０～１０．０ｍ／ｍｉｎであることが更に好ましい。
また、電解液を上述の条件で流動させる方法は、特に限定されないが、例えば、スターラーのような一般的なかくはん装置を使用する方法が用いられる。特に、かくはん速度をデジタル表示でコントロールできるようなスターラーを用いると、平均流速が制御できるため好ましい。このような、かくはん装置としては、例えば、「マグネティックスターラーＨＳ－５０Ｄ（ＡＳ ＯＮＥ製）」等が挙げられる。
陽極酸化処理は、従来公知の方法を用いることができるが、貫通孔の配列または凹部の配列の規則性を高くする観点から、自己規則化法または定電圧処理を用いることが好ましい。
ここで、陽極酸化処理の自己規則化法および定電圧処理については、特開２００８－２７０１５８号公報の［００５６］～［０１０８］段落および［図３］に記載された各処理と同様の処理を施すことができる。
陽極酸化処理における電解液の平均流速は、０．５～２０．０ｍ／ｍｉｎであることが好ましく、１．０～１５．０ｍ／ｍｉｎであることがより好ましく、２．０～１０．０ｍ／ｍｉｎであることが更に好ましい。
また、電解液を上述の条件で流動させる方法は、特に限定されないが、例えば、スターラーのような一般的なかくはん装置を使用する方法が用いられる。特に、かくはん速度をデジタル表示でコントロールできるようなスターラーを用いると、平均流速が制御できるため好ましい。このような、かくはん装置としては、例えば、「マグネティックスターラーＨＳ－５０Ｄ（ＡＳ ＯＮＥ製）」等が挙げられる。
陽極酸化処理は、例えば、酸濃度１～１０質量％の溶液中で、上述のように導電層を陰極とし、バルブ金属層を陽極として通電する方法を用いることができる。
陽極酸化処理に用いられる溶液としては、酸水溶液であることが好ましく、硫酸、リン酸、クロム酸、シュウ酸、ベンゼンスルホン酸、アミドスルホン酸、グリコール酸、酒石酸、りんご酸、クエン酸等がより好ましく、中でも硫酸、リン酸、シュウ酸が特に好ましい。これらの酸は単独でまたは２種以上を組み合わせて用いることができる。
陽極酸化処理に用いられる溶液としては、酸水溶液であることが好ましく、硫酸、リン酸、クロム酸、シュウ酸、ベンゼンスルホン酸、アミドスルホン酸、グリコール酸、酒石酸、りんご酸、クエン酸等がより好ましく、中でも硫酸、リン酸、シュウ酸が特に好ましい。これらの酸は単独でまたは２種以上を組み合わせて用いることができる。
陽極酸化処理の条件は、使用される電解液によって種々変化するので一概に決定され得ないが、一般的には、電解液濃度０．１～２０質量％、液温－１０～３０℃、電流密度０．０１～２０Ａ／ｄｍ2、電圧３～３００Ｖ、電解時間０．５～３０時間であることが好ましく、電解液濃度０．５～１５質量％、液温－５～２５℃、電流密度０．０５～１５Ａ／ｄｍ2、電圧５～２５０Ｖ、電解時間１～２５時間であることがより好ましく、電解液濃度１～１０質量％、液温０～２０℃、電流密度０．１～１０Ａ／ｄｍ2、電圧１０～２００Ｖ、電解時間２～２０時間であることが更に好ましい。
〔保持工程〕
陽極酸化膜の製造方法は、保持工程を有してもよい。保持工程は、上述の陽極酸化処理工程の後に、１Ｖ以上かつ上述の陽極酸化処理工程における電圧の３０％未満の範囲から選択される保持電圧の９５％以上１０５％以下の電圧に通算５分以上保持する工程である。言い換えると、保持工程は、上述の陽極酸化処理工程の後に、１Ｖ以上かつ上述の陽極酸化処理工程における電圧の３０％未満の範囲から選択される保持電圧の９５％以上１０５％以下の電圧で通算５分以上電解処理を施す工程である。
ここで、「陽極酸化処理における電圧」とは、バルブ金属層と導電層との間に印加する電圧であり、例えば、陽極酸化処理による電解時間が３０分であれば、３０分の間に保たれている電圧の平均値である。
陽極酸化膜の製造方法は、保持工程を有してもよい。保持工程は、上述の陽極酸化処理工程の後に、１Ｖ以上かつ上述の陽極酸化処理工程における電圧の３０％未満の範囲から選択される保持電圧の９５％以上１０５％以下の電圧に通算５分以上保持する工程である。言い換えると、保持工程は、上述の陽極酸化処理工程の後に、１Ｖ以上かつ上述の陽極酸化処理工程における電圧の３０％未満の範囲から選択される保持電圧の９５％以上１０５％以下の電圧で通算５分以上電解処理を施す工程である。
ここで、「陽極酸化処理における電圧」とは、バルブ金属層と導電層との間に印加する電圧であり、例えば、陽極酸化処理による電解時間が３０分であれば、３０分の間に保たれている電圧の平均値である。
陽極酸化膜の側壁厚み、すなわち、貫通孔の深さに対してバリア層の厚みを適切な厚みに制御する観点から、保持工程における電圧が、陽極酸化処理における電圧の５％以上２５％以下であることが好ましく、５％以上２０％以下であることがより好ましい。
また、面内均一性がより向上する理由から、保持工程における保持時間の合計が、５分以上２０分以下であることが好ましく、５分以上１５分以下であることがより好ましく、５分以上１０分以下であることが更に好ましい。
また、保持工程における保持時間は、通算５分以上であればよいが、連続５分以上であることが好ましい。
また、保持工程における保持時間は、通算５分以上であればよいが、連続５分以上であることが好ましい。
更に、保持工程における電圧は、陽極酸化処理工程における電圧から保持工程における電圧まで連続的または段階的に降下させて設定してもよいが、面内均一性が更に向上する理由から、陽極酸化処理工程の終了後、１秒以内に、上述の保持電圧の９５％以上１０５％以下の電圧に設定することが好ましい。
上述の保持工程は、例えば、上述の陽極酸化処理工程の終了時に電解電位を降下させることにより、上述の陽極酸化処理工程と連続して行うこともできる。
上述の保持工程は、電解電位以外の条件については、上述の従来公知の陽極酸化処理と同様の電解液および処理条件を採用することができる。
特に、保持工程と陽極酸化処理工程とを連続して施す場合は、同様の電解液を用いて処理することが好ましい。
上述の保持工程は、電解電位以外の条件については、上述の従来公知の陽極酸化処理と同様の電解液および処理条件を採用することができる。
特に、保持工程と陽極酸化処理工程とを連続して施す場合は、同様の電解液を用いて処理することが好ましい。
バリア層を除去する方法は特に限定されず、例えば、陽極酸化膜形成工程の陽極酸化処理における電位よりも低い電位でバリア層を電気化学的に溶解する方法（以下、「電解除去処理」ともいう。）、エッチングによりバリア層を除去する方法（以下、「エッチング除去処理」ともいう。）、これらを組み合わせた方法（特に、電解除去処理を施した後に、残存するバリア層をエッチング除去処理で除去する方法）等が挙げられる。
なお、型部材において、貫通孔ではなく、底がある凹部を有する形態の場合、バリア層の除去が不要である。バルブ金属層に対して、陽極酸化処理を実施して型部材を作製する場合、陽極酸化処理されていないバルブ金属層を残しておいてもよい。
なお、型部材において、貫通孔ではなく、底がある凹部を有する形態の場合、バリア層の除去が不要である。バルブ金属層に対して、陽極酸化処理を実施して型部材を作製する場合、陽極酸化処理されていないバルブ金属層を残しておいてもよい。
〈電解除去処理〉
電解除去処理は、陽極酸化膜形成工程の陽極酸化処理における電位（電解電位）よりも低い電位で施す電解処理であれば特に限定されない。
電解溶解処理は、例えば、陽極酸化膜形成工程の終了時に電解電位を降下させることにより、陽極酸化処理と連続して施すことができる。
電解除去処理は、陽極酸化膜形成工程の陽極酸化処理における電位（電解電位）よりも低い電位で施す電解処理であれば特に限定されない。
電解溶解処理は、例えば、陽極酸化膜形成工程の終了時に電解電位を降下させることにより、陽極酸化処理と連続して施すことができる。
電解除去処理は、電解電位以外の条件については、上述した従来公知の陽極酸化処理と同様の電解液および処理条件を採用することができる。
特に、上述したように電解除去処理と陽極酸化処理とを連続して施す場合は、同様の電解液を用いて処理するのが好ましい。
特に、上述したように電解除去処理と陽極酸化処理とを連続して施す場合は、同様の電解液を用いて処理するのが好ましい。
〈エッチング除去処理〉
エッチング除去処理は特に限定されないが、酸水溶液またはアルカリ水溶液を用いて溶解する化学エッチング処理であってもよく、ドライエッチング処理であってもよい。
＜化学エッチング処理＞
化学エッチング処理によるバリア層の除去は、例えば、陽極酸化処理後の構造物を酸水溶液またはアルカリ水溶液に浸漬させ、貫通孔内部に酸水溶液またはアルカリ水溶液を充填させた後に、陽極酸化膜の貫通孔の開口部側の表面にｐＨ（水素イオン指数）緩衝液に接触させる方法等であり、バリア層のみを選択的に溶解させることができる。
エッチング除去処理は特に限定されないが、酸水溶液またはアルカリ水溶液を用いて溶解する化学エッチング処理であってもよく、ドライエッチング処理であってもよい。
＜化学エッチング処理＞
化学エッチング処理によるバリア層の除去は、例えば、陽極酸化処理後の構造物を酸水溶液またはアルカリ水溶液に浸漬させ、貫通孔内部に酸水溶液またはアルカリ水溶液を充填させた後に、陽極酸化膜の貫通孔の開口部側の表面にｐＨ（水素イオン指数）緩衝液に接触させる方法等であり、バリア層のみを選択的に溶解させることができる。
＜ドライエッチング処理＞
ドライエッチング処理によるバリア層の除去は、例えば、Ｃｌ2／Ａｒ混合ガス等のガス種を用いることが好ましい。
ドライエッチング処理によるバリア層の除去は、例えば、Ｃｌ2／Ａｒ混合ガス等のガス種を用いることが好ましい。
〔第１の充填工程〕
第１の充填工程は、型部材の貫通孔または凹部に、導電性物質を充填する工程である。
第１の充填工程は、型部材の貫通孔または凹部に、導電性物質を充填する工程である。
＜導電性物質＞
導電性物質として、充填される金属は、電気抵抗率が１０3Ω・ｃｍ以下の材料であるのが好ましく、その具体例としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）等が好適に例示される。
中でも、電気伝導性の観点から、Ｃｕ、Ａｕ、Ａｌ、Ｎｉが好ましく、Ｃｕ、Ａｕがより好ましく、Ｃｕが更に好ましい。
導電性物質として、充填される金属は、電気抵抗率が１０3Ω・ｃｍ以下の材料であるのが好ましく、その具体例としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）等が好適に例示される。
中でも、電気伝導性の観点から、Ｃｕ、Ａｕ、Ａｌ、Ｎｉが好ましく、Ｃｕ、Ａｕがより好ましく、Ｃｕが更に好ましい。
なお、第１の充填工程において充填する導電性物質は、導電性基材の導電面に含まれる導電性物質と同じであることが好ましい。例えば、導電面が、銅で構成される場合、第１の充填工程において充填する導電性物質は銅であることが好ましい。この場合、複数の突出部は銅で構成される。導電面に含まれる導電性物質と充填する導通性物質とを同じにすることにより、例えば、導電層と複数の突出部との接合が良好になり、電気抵抗の上昇を抑制することができ、さらには、エレクトロマイグレーションの発生も抑制することができる。これにより、突出部と導電層との接合部の断線が抑制され、接合体の接合部の電気的な信頼性、および接合等の物理的な信頼性が向上する。
第１の充填工程では金属を充填することを説明しているが、突出部は金属に限定されるものではなく、導電性物質であれば酸化物導電体等でもよい。このため、金属にかえて、例えば、インジウムがドープされたスズ酸化物（ＩＴＯ）等を充填してもよい。
しかしながら、金属は酸化物導電体に比して延性等に優れ変形しやすく、接合際の圧縮でも変形しやすいため、突出部は金属で構成することが好ましい。金属の中でも、ＣｕおよびＡｕは、上述の電気伝導性以外にも、圧縮により変形しやすい性質を有する金属であることからより好ましく、コスト等を考慮すると、Ｃｕが更に好ましい。
また、導電性物質としては、金属以外に、ＣｕまたはＡｇ等のナノ粒子を含有する導電性樹脂を用いることもできる。
しかしながら、金属は酸化物導電体に比して延性等に優れ変形しやすく、接合際の圧縮でも変形しやすいため、突出部は金属で構成することが好ましい。金属の中でも、ＣｕおよびＡｕは、上述の電気伝導性以外にも、圧縮により変形しやすい性質を有する金属であることからより好ましく、コスト等を考慮すると、Ｃｕが更に好ましい。
また、導電性物質としては、金属以外に、ＣｕまたはＡｇ等のナノ粒子を含有する導電性樹脂を用いることもできる。
＜充填方法＞
上述の金属を、型部材の貫通孔または凹部の内部に充填するめっき処理の方法としては、例えば、電解めっき法または無電解めっき法を用いることができる。
ここで、着色等に用いられる従来公知の電解めっき法では、選択的に孔中に金属を高アスペクトで析出（成長）させることは困難である。これは、析出金属が孔内で消費され一定時間以上電解を行なってもめっきが成長しないためと考えられる。
上述の金属を、型部材の貫通孔または凹部の内部に充填するめっき処理の方法としては、例えば、電解めっき法または無電解めっき法を用いることができる。
ここで、着色等に用いられる従来公知の電解めっき法では、選択的に孔中に金属を高アスペクトで析出（成長）させることは困難である。これは、析出金属が孔内で消費され一定時間以上電解を行なってもめっきが成長しないためと考えられる。
そのため、電解めっき法により金属を充填する場合は、パルス電解または定電位電解の際に休止時間を設ける必要がある。休止時間は、１０秒以上必要で、３０～６０秒であるのが好ましい。
また、電解液のかくはんを促進するため、超音波を加えることも望ましい。
更に、電解電圧は、通常２０Ｖ以下であって望ましくは１０Ｖ以下であるが、使用する電解液における目的金属の析出電位を予め測定し、その電位＋１Ｖ以内で定電位電解を行なうことが好ましい。なお、定電位電解を行なう際には、サイクリックボルタンメトリを併用できるものが望ましく、Ｓｏｌａｒｔｒｏｎ社、ＢＡＳ社、北斗電工社、ＩＶＩＵＭ社等のポテンショスタット装置を用いることができる。
また、電解液のかくはんを促進するため、超音波を加えることも望ましい。
更に、電解電圧は、通常２０Ｖ以下であって望ましくは１０Ｖ以下であるが、使用する電解液における目的金属の析出電位を予め測定し、その電位＋１Ｖ以内で定電位電解を行なうことが好ましい。なお、定電位電解を行なう際には、サイクリックボルタンメトリを併用できるものが望ましく、Ｓｏｌａｒｔｒｏｎ社、ＢＡＳ社、北斗電工社、ＩＶＩＵＭ社等のポテンショスタット装置を用いることができる。
めっき液は、従来公知のめっき液を用いることができる。
具体的には、銅を析出させる場合には、硫酸銅水溶液が一般的に用いられるが、硫酸銅の濃度は、１～３００ｇ／Ｌであるのが好ましく、１００～２００ｇ／Ｌであるのがより好ましい。また、電解液中に塩酸を添加すると析出を促進することができる。この場合、塩酸濃度は１０～２０ｇ／Ｌであるのが好ましい。
また、金を析出させる場合、テトラクロロ金の硫酸溶液を用い、交流電解でめっきを行なうのが望ましい。
具体的には、銅を析出させる場合には、硫酸銅水溶液が一般的に用いられるが、硫酸銅の濃度は、１～３００ｇ／Ｌであるのが好ましく、１００～２００ｇ／Ｌであるのがより好ましい。また、電解液中に塩酸を添加すると析出を促進することができる。この場合、塩酸濃度は１０～２０ｇ／Ｌであるのが好ましい。
また、金を析出させる場合、テトラクロロ金の硫酸溶液を用い、交流電解でめっきを行なうのが望ましい。
なお、無電解めっき法では、アスペクトの高いマイクロポアからなる孔中に金属を完全に充填には長時間を要するので、本発明の製造方法においては、電解めっき法により金属を充填するのが望ましい。
型部材の凹部に導電性物質を充填する場合、例えば、型部材の凹部に導電性物質を、インクジェット法、転写法、スプレイ法、またはスクリーン印刷法等を用いて充填する。
〔第２の充填工程〕
第２の充填工程は、導電性基材を溶解する処理液を凹部に充填する工程である。
＜処理液＞
処理液は、型部材が溶解せずに導電性基材を溶解させるものである。
なお、処理液としては、上述のように型部材が溶解せずに導電性基材を溶解させるものであれば、特に限定されるものではなく、例えば、型部材が酸化アルミニウムで構成され、導電面が銅で構成されている場合、処理液には、硝酸水溶液、またはＮａＯＨ水溶液およびＫＯＨ（水酸化カリウム）水溶液等のアルカリ水溶液を用いることができる。型部材が酸化アルミニウムで構成され、導電面がアルミニウムで構成されている場合、処理液には、クロム酸水溶液または硝酸水溶液を用いることができる。
第２の充填工程は、導電性基材を溶解する処理液を凹部に充填する工程である。
＜処理液＞
処理液は、型部材が溶解せずに導電性基材を溶解させるものである。
なお、処理液としては、上述のように型部材が溶解せずに導電性基材を溶解させるものであれば、特に限定されるものではなく、例えば、型部材が酸化アルミニウムで構成され、導電面が銅で構成されている場合、処理液には、硝酸水溶液、またはＮａＯＨ水溶液およびＫＯＨ（水酸化カリウム）水溶液等のアルカリ水溶液を用いることができる。型部材が酸化アルミニウムで構成され、導電面がアルミニウムで構成されている場合、処理液には、クロム酸水溶液または硝酸水溶液を用いることができる。
＜充填方法＞
型部材の凹部に処理液を充填する場合、例えば、型部材の凹部に処理液を、インクジェット法、転写法、スプレイ法、又はスクリーン印刷法等を用いて充填する。これ以外に、型部材を処理液に浸漬させて、複数の凹部に処理液を充填することもできる。
型部材の凹部に処理液を充填する場合、例えば、型部材の凹部に処理液を、インクジェット法、転写法、スプレイ法、又はスクリーン印刷法等を用いて充填する。これ以外に、型部材を処理液に浸漬させて、複数の凹部に処理液を充填することもできる。
〔適用工程〕
適用工程は、型部材の被充填部を導電面に少なくとも接触させる工程である。適用工程における接触方法は、特に限定されるものではない。適用工程では、上述のように、接着剤を用いて型部材を導電層の表面に接着させてもよく、また、型部材の被充填部を導電層の表面に押し当てて圧接してもよい。
上述のように、適用工程では、充填された導電性物質１６の性質に応じた処理を実施してもよい。例えば、充填した導電性物質が光硬化性材料であれば、硬化に必要な光を導電性物質に照射する。導電性物質が熱硬化性材料であれば、導電性物質を加熱する。加熱する場合には、素子領域の温度が上昇しないように、例えば、半導体素子を冷却しながら、導電性物質を加熱することが好ましい。
適用工程は、型部材の被充填部を導電面に少なくとも接触させる工程である。適用工程における接触方法は、特に限定されるものではない。適用工程では、上述のように、接着剤を用いて型部材を導電層の表面に接着させてもよく、また、型部材の被充填部を導電層の表面に押し当てて圧接してもよい。
上述のように、適用工程では、充填された導電性物質１６の性質に応じた処理を実施してもよい。例えば、充填した導電性物質が光硬化性材料であれば、硬化に必要な光を導電性物質に照射する。導電性物質が熱硬化性材料であれば、導電性物質を加熱する。加熱する場合には、素子領域の温度が上昇しないように、例えば、半導体素子を冷却しながら、導電性物質を加熱することが好ましい。
〔除去工程〕
除去工程は、上述のように型部材を取り除く工程である。除去工程により、型部材が取り除かれて、導電面に、導通性を有する複数の突出部が形成される。
型部材の除去工程は、特に限定されるものではなく、例えば、エッチングにより型部材を溶解して除去することができる。エッチングには、型部材を溶解し、かつ複数の突出部が溶解しない処理液が用いられる。型部材が酸化アルミニウム、突出部が銅の場合、処理液として、例えば、ＮａＯＨ（水酸化ナトリウム）が用いられる。
上述のエッチング以外に、例えば、型部材を接着剤で接着した場合、力を加えて物理的に型部材を剥離してもよく、型部材を圧接している場合、押し当てている力を除荷して型部材を剥離してもよい。
型部材の除去は、形成する突出部が破損しないように取り除くことができれば、特に限定されるものではない。
除去工程は、上述のように型部材を取り除く工程である。除去工程により、型部材が取り除かれて、導電面に、導通性を有する複数の突出部が形成される。
型部材の除去工程は、特に限定されるものではなく、例えば、エッチングにより型部材を溶解して除去することができる。エッチングには、型部材を溶解し、かつ複数の突出部が溶解しない処理液が用いられる。型部材が酸化アルミニウム、突出部が銅の場合、処理液として、例えば、ＮａＯＨ（水酸化ナトリウム）が用いられる。
上述のエッチング以外に、例えば、型部材を接着剤で接着した場合、力を加えて物理的に型部材を剥離してもよく、型部材を圧接している場合、押し当てている力を除荷して型部材を剥離してもよい。
型部材の除去は、形成する突出部が破損しないように取り除くことができれば、特に限定されるものではない。
［構造体］
上述のように、導電性基材の導電面に導通性を有する複数の突出部が形成されたものであり、例えば、図４に示す半導体素子１０の導電層１２の表面１２ａまたは電極（図示せず）の表面に複数の突出部１７が形成されたものである。複数の突出部１７は、接合対象物との接合面に凹凸があっても突出部が接合面の凹凸に追従するため、上述のハイブリッドボンディングでは必要であるＣＭＰによる鏡面化が不要である。また、複数の突出部１７が接合面の凹凸に追従するため、接合強度、および導電性について、信頼性が高い接合を実現できる。
上述のように、導電性基材の導電面に導通性を有する複数の突出部が形成されたものであり、例えば、図４に示す半導体素子１０の導電層１２の表面１２ａまたは電極（図示せず）の表面に複数の突出部１７が形成されたものである。複数の突出部１７は、接合対象物との接合面に凹凸があっても突出部が接合面の凹凸に追従するため、上述のハイブリッドボンディングでは必要であるＣＭＰによる鏡面化が不要である。また、複数の突出部１７が接合面の凹凸に追従するため、接合強度、および導電性について、信頼性が高い接合を実現できる。
＜突出部＞
構造体の突出部の隙間の間隔Ｗｃは、接合対象物等により適宜決定されるものである。例えば、３０μｍ以下であり、５ｎｍ～８００ｎｍであることが好ましく、１０ｎｍ～２００ｎｍであることがより好ましく、５０ｎｍ～１４０ｎｍであることがさらに好ましい。
ここで、突出部の隙間の間隔Ｗｃとは、貫通孔で形成された場合、隣接する貫通孔の間の基材の幅ｗ（図２参照）である。凹部で形成された場合、隣接する凹部の間の基材の幅ｗｔ（図６参照）である。
突出部の隙間の間隔Ｗｃ（図４参照）は、電界放出形走査型電子顕微鏡を用いて突出部の断面画像を取得し、断面画像に基づき、隣接する突出部の隙間の間隔を１０点測定し、測定した平均値である。
構造体の突出部の隙間の間隔Ｗｃは、接合対象物等により適宜決定されるものである。例えば、３０μｍ以下であり、５ｎｍ～８００ｎｍであることが好ましく、１０ｎｍ～２００ｎｍであることがより好ましく、５０ｎｍ～１４０ｎｍであることがさらに好ましい。
ここで、突出部の隙間の間隔Ｗｃとは、貫通孔で形成された場合、隣接する貫通孔の間の基材の幅ｗ（図２参照）である。凹部で形成された場合、隣接する凹部の間の基材の幅ｗｔ（図６参照）である。
突出部の隙間の間隔Ｗｃ（図４参照）は、電界放出形走査型電子顕微鏡を用いて突出部の断面画像を取得し、断面画像に基づき、隣接する突出部の隙間の間隔を１０点測定し、測定した平均値である。
＜他の形状＞
突出部は柱状である。突出部は、接合面との接触面積を大きくできることから、円柱状であることが好ましい。突出部の直径Ｄｃは、３０μｍ以下であればよく、５μｍ以下が好ましく、２０ｎｍ～１０００ｎｍであることがより好ましく、１００ｎｍ以下であることがさらに好ましい。
突出部の高さＨは、３０ｎｍ～５００ｎｍが好ましく、上限値としては１００ｎｍ以下であることがより好ましい。
突出部の直径Ｄｃおよび突出部の高さＨは、上述のように電界放出形走査型電子顕微鏡を用いて突出部の断面画像を取得し、断面画像に基づき、突出部の直径Ｄｃおよび突出部の高さを、それぞれ１０点測定し、測定した平均値である。
突出部は柱状である。突出部は、接合面との接触面積を大きくできることから、円柱状であることが好ましい。突出部の直径Ｄｃは、３０μｍ以下であればよく、５μｍ以下が好ましく、２０ｎｍ～１０００ｎｍであることがより好ましく、１００ｎｍ以下であることがさらに好ましい。
突出部の高さＨは、３０ｎｍ～５００ｎｍが好ましく、上限値としては１００ｎｍ以下であることがより好ましい。
突出部の直径Ｄｃおよび突出部の高さＨは、上述のように電界放出形走査型電子顕微鏡を用いて突出部の断面画像を取得し、断面画像に基づき、突出部の直径Ｄｃおよび突出部の高さを、それぞれ１０点測定し、測定した平均値である。
突出部は、互いに接触することなく、電気的に絶縁された状態で存在することが好ましい。突出部の密度は、２万個／ｍｍ2以上であることが好ましく、２００万個／ｍｍ2以上であることがより好ましく、１０００万個／ｍｍ2以上であることがさらに好ましく、５０００万個／ｍｍ2以上であることが特に好ましく、１億個／ｍｍ2以上であることが最も好ましい。
さらに、隣接する各突出部の中心間距離は、例えば、突出部の隙間の間隔Ｗｃと同じにすることができる。中心間距離は、５ｎｍ～８００ｎｍであることが好ましく、１０ｎｍ～２００ｎｍであることがより好ましく、５０ｎｍ～１４０ｎｍであることがさらに好ましい。
＜導電性物質＞
突出部は、上述の被充填部に充填する導電性物質で構成される。
突出部は、上述の被充填部に充填する導電性物質で構成される。
＜樹脂層＞
突出部には、接合対象物に対して接着する機能と、突出部の保護層として機能する樹脂層（図示せず）を設けてもよい。
このため、除去工程後に、突出部に樹脂層を形成する樹脂層形成工程を設けてもよい。樹脂層形成工程では、例えば、突出部に、インクジェット法、転写法、スプレイ法、またはスクリーン印刷法等を用いて樹脂層を形成する。
樹脂層は、上述の機能を発揮するために、例えば、５０℃～２００℃の温度範囲で流動性を示し、２００℃以上で硬化するものであることが好ましい。
以下、樹脂剤の組成について説明する。樹脂層は、酸化防止材料および高分子材料を含有するものである。
突出部には、接合対象物に対して接着する機能と、突出部の保護層として機能する樹脂層（図示せず）を設けてもよい。
このため、除去工程後に、突出部に樹脂層を形成する樹脂層形成工程を設けてもよい。樹脂層形成工程では、例えば、突出部に、インクジェット法、転写法、スプレイ法、またはスクリーン印刷法等を用いて樹脂層を形成する。
樹脂層は、上述の機能を発揮するために、例えば、５０℃～２００℃の温度範囲で流動性を示し、２００℃以上で硬化するものであることが好ましい。
以下、樹脂剤の組成について説明する。樹脂層は、酸化防止材料および高分子材料を含有するものである。
＜酸化防止材料＞
樹脂層に含まれる酸化防止材料としては、具体的には、例えば、１，２，３，４－テトラゾール、５－アミノ－１，２，３，４－テトラゾール、５－メチル－１，２，３，４－テトラゾール、１Ｈ－テトラゾール－５－酢酸、１Ｈ－テトラゾール－５－コハク酸、１，２，３－トリアゾール、４－アミノ－１，２，３－トリアゾール、４，５－ジアミノ－１，２，３－トリアゾール、４－カルボキシ－１Ｈ－１，２，３－トリアゾール、４，５－ジカルボキシ－１Ｈ－１，２，３－トリアゾール、１Ｈ－１，２，３－トリアゾール－４－酢酸、４－カルボキシ－５－カルボキシメチル－１Ｈ－１，２，３－トリアゾール、１，２，４－トリアゾール、３－アミノ－１，２，４－トリアゾール、３，５－ジアミノ－１，２，４－トリアゾール、３－カルボキシ－１，２，４－トリアゾール、３，５－ジカルボキシ－１，２，４－トリアゾール、１，２，４－トリアゾール－３－酢酸、１Ｈ－ベンゾトリアゾール、１Ｈ－ベンゾトリアゾール－５－カルボン酸、ベンゾフロキサン、２，１，３－ベンゾチアゾール、ｏ－フェニレンジアミン、ｍ－フェニレンジアミン、カテコール、ｏ－アミノフェノール、２－メルカプトベンゾチアゾール、２－メルカプトベンゾイミダゾール、２－メルカプトベンゾオキサゾール、メラミン、およびこれらの誘導体が挙げられる。
これらのうち、ベンゾトリアゾールおよびその誘導体が好ましい。
ベンゾトリアゾール誘導体としては、ベンゾトリアゾールのベンゼン環に、ヒドロキシル基、アルコキシ基（例えば、メトキシ基、エトキシ基等）、アミノ基、ニトロ基、アルキル基（例えば、メチル基、エチル基、ブチル基等）、ハロゲン原子（例えば、フッ素、塩素、臭素、ヨウ素等）等を有する置換ベンゾトリアゾールが挙げられる。また、ナフタレントリアゾール、ナフタレンビストリアゾール、と同様に置換された置換ナフタレントリアゾール、置換ナフタレンビストリアゾール等も挙げることができる。
樹脂層に含まれる酸化防止材料としては、具体的には、例えば、１，２，３，４－テトラゾール、５－アミノ－１，２，３，４－テトラゾール、５－メチル－１，２，３，４－テトラゾール、１Ｈ－テトラゾール－５－酢酸、１Ｈ－テトラゾール－５－コハク酸、１，２，３－トリアゾール、４－アミノ－１，２，３－トリアゾール、４，５－ジアミノ－１，２，３－トリアゾール、４－カルボキシ－１Ｈ－１，２，３－トリアゾール、４，５－ジカルボキシ－１Ｈ－１，２，３－トリアゾール、１Ｈ－１，２，３－トリアゾール－４－酢酸、４－カルボキシ－５－カルボキシメチル－１Ｈ－１，２，３－トリアゾール、１，２，４－トリアゾール、３－アミノ－１，２，４－トリアゾール、３，５－ジアミノ－１，２，４－トリアゾール、３－カルボキシ－１，２，４－トリアゾール、３，５－ジカルボキシ－１，２，４－トリアゾール、１，２，４－トリアゾール－３－酢酸、１Ｈ－ベンゾトリアゾール、１Ｈ－ベンゾトリアゾール－５－カルボン酸、ベンゾフロキサン、２，１，３－ベンゾチアゾール、ｏ－フェニレンジアミン、ｍ－フェニレンジアミン、カテコール、ｏ－アミノフェノール、２－メルカプトベンゾチアゾール、２－メルカプトベンゾイミダゾール、２－メルカプトベンゾオキサゾール、メラミン、およびこれらの誘導体が挙げられる。
これらのうち、ベンゾトリアゾールおよびその誘導体が好ましい。
ベンゾトリアゾール誘導体としては、ベンゾトリアゾールのベンゼン環に、ヒドロキシル基、アルコキシ基（例えば、メトキシ基、エトキシ基等）、アミノ基、ニトロ基、アルキル基（例えば、メチル基、エチル基、ブチル基等）、ハロゲン原子（例えば、フッ素、塩素、臭素、ヨウ素等）等を有する置換ベンゾトリアゾールが挙げられる。また、ナフタレントリアゾール、ナフタレンビストリアゾール、と同様に置換された置換ナフタレントリアゾール、置換ナフタレンビストリアゾール等も挙げることができる。
また、樹脂層に含まれる酸化防止材料の他の例としては、一般的な酸化防止剤である、高級脂肪酸、高級脂肪酸銅、フェノール化合物、アルカノールアミン、ハイドロキノン類、銅キレート剤、有機アミン、有機アンモニウム塩等が挙げられる。
樹脂層に含まれる酸化防止材料の含有量は特に限定されないが、防食効果の観点から、樹脂層の全質量に対して０．０００１質量％以上が好ましく、０．００１質量％以上がより好ましい。また、本接合プロセスにおいて適切な電気抵抗を得る理由から、５．０質量％以下が好ましく、２．５質量％以下がより好ましい。
＜高分子材料＞
樹脂層に含まれる高分子材料としては特に限定されないが、半導体チップまたは半導体ウエハ等の接合対象と構造体との隙間を効率よく埋めることができ、構造体と、半導体チップまたは半導体ウエハとの密着性がより高くなる理由から、熱硬化性樹脂であることが好ましい。
熱硬化性樹脂としては、具体的には、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリウレタン樹脂、ビスマレイミド樹脂、メラミン樹脂、イソシアネート系樹脂等が挙げられる。
なかでも、絶縁信頼性がより向上し、耐薬品性に優れる理由から、ポリイミド樹脂および／またはエポキシ樹脂を用いるのが好ましい。
樹脂層に含まれる高分子材料としては特に限定されないが、半導体チップまたは半導体ウエハ等の接合対象と構造体との隙間を効率よく埋めることができ、構造体と、半導体チップまたは半導体ウエハとの密着性がより高くなる理由から、熱硬化性樹脂であることが好ましい。
熱硬化性樹脂としては、具体的には、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリウレタン樹脂、ビスマレイミド樹脂、メラミン樹脂、イソシアネート系樹脂等が挙げられる。
なかでも、絶縁信頼性がより向上し、耐薬品性に優れる理由から、ポリイミド樹脂および／またはエポキシ樹脂を用いるのが好ましい。
＜マイグレーション防止材料＞
樹脂層は、樹脂層に含有し得る金属イオン、ハロゲンイオン、ならびに半導体チップおよび半導体ウエハに由来する金属イオンをトラップすることによって絶縁信頼性がより向上する理由から、マイグレーション防止材料を含有しているのが好ましい。
樹脂層は、樹脂層に含有し得る金属イオン、ハロゲンイオン、ならびに半導体チップおよび半導体ウエハに由来する金属イオンをトラップすることによって絶縁信頼性がより向上する理由から、マイグレーション防止材料を含有しているのが好ましい。
マイグレーション防止材料としては、例えば、イオン交換体、具体的には、陽イオン交換体と陰イオン交換体との混合物、または、陽イオン交換体のみを使用することができる。
ここで、陽イオン交換体および陰イオン交換体は、それぞれ、例えば、後述する無機イオン交換体および有機イオン交換体の中から適宜選択することができる。
ここで、陽イオン交換体および陰イオン交換体は、それぞれ、例えば、後述する無機イオン交換体および有機イオン交換体の中から適宜選択することができる。
（無機イオン交換体）
無機イオン交換体としては、例えば、含水酸化ジルコニウムに代表される金属の含水酸化物が挙げられる。
金属の種類としては、例えば、ジルコニウムのほか、鉄、アルミニウム、錫、チタン、アンチモン、マグネシウム、ベリリウム、インジウム、クロム、ビスマス等が知られている。
これらの中でジルコニウム系のものは、陽イオンのＣｕ2+、Ａｌ3+について交換能を有している。また、鉄系のものについても、Ａｇ+、Ｃｕ2+について交換能を有している。同様に、錫系、チタン系、アンチモン系のものは、陽イオン交換体である。
一方、ビスマス系のものは、陰イオンのＣｌ-について交換能を有している。
また、ジルコニウム系のものは条件に製造条件によっては陰イオンの交換能を示す。アルミニウム系、錫系のものも同様である。
これら以外の無機イオン交換体としては、リン酸ジルコニウムに代表される多価金属の酸性塩、モリブドリン酸アンモニウムに代表されるヘテロポリ酸塩、不溶性フェロシアン化物等の合成物が知られている。
これらの無機イオン交換体の一部は既に市販されており、例えば、東亞合成株式会社の商品名イグゼ「ＩＸＥ」における各種のグレードが知られている。
なお、合成品のほか、天然物のゼオライト、またはモンモリロン石のような無機イオン交換体の粉末も使用可能である。
無機イオン交換体としては、例えば、含水酸化ジルコニウムに代表される金属の含水酸化物が挙げられる。
金属の種類としては、例えば、ジルコニウムのほか、鉄、アルミニウム、錫、チタン、アンチモン、マグネシウム、ベリリウム、インジウム、クロム、ビスマス等が知られている。
これらの中でジルコニウム系のものは、陽イオンのＣｕ2+、Ａｌ3+について交換能を有している。また、鉄系のものについても、Ａｇ+、Ｃｕ2+について交換能を有している。同様に、錫系、チタン系、アンチモン系のものは、陽イオン交換体である。
一方、ビスマス系のものは、陰イオンのＣｌ-について交換能を有している。
また、ジルコニウム系のものは条件に製造条件によっては陰イオンの交換能を示す。アルミニウム系、錫系のものも同様である。
これら以外の無機イオン交換体としては、リン酸ジルコニウムに代表される多価金属の酸性塩、モリブドリン酸アンモニウムに代表されるヘテロポリ酸塩、不溶性フェロシアン化物等の合成物が知られている。
これらの無機イオン交換体の一部は既に市販されており、例えば、東亞合成株式会社の商品名イグゼ「ＩＸＥ」における各種のグレードが知られている。
なお、合成品のほか、天然物のゼオライト、またはモンモリロン石のような無機イオン交換体の粉末も使用可能である。
（有機イオン交換体）
有機イオン交換体には、陽イオン交換体としてスルホン酸基を有する架橋ポリスチレンが挙げられ、そのほかカルボン酸基、ホスホン酸基またはホスフィン酸基を有するものも挙げられる。
また、陰イオン交換体として四級アンモニウム基、四級ホスホニウム基または三級スルホニウム基を有する架橋ポリスチレンが挙げられる。
有機イオン交換体には、陽イオン交換体としてスルホン酸基を有する架橋ポリスチレンが挙げられ、そのほかカルボン酸基、ホスホン酸基またはホスフィン酸基を有するものも挙げられる。
また、陰イオン交換体として四級アンモニウム基、四級ホスホニウム基または三級スルホニウム基を有する架橋ポリスチレンが挙げられる。
これらの無機イオン交換体および有機イオン交換体は、捕捉したい陽イオン、陰イオンの種類、そのイオンについての交換容量を考慮して適宜選択すればよい。勿論、無機イオン交換体と有機イオン交換体とを混合して使用してもよいことはいうまでもない。
電子素子の製造工程では加熱するプロセスを含むため、無機イオン交換体が好ましい。
電子素子の製造工程では加熱するプロセスを含むため、無機イオン交換体が好ましい。
また、イオン交換体と上述した高分子材料との混合比は、例えば、機械的強度の観点から、イオン交換体を１０質量％以下とすることが好ましく、イオン交換体を５質量％以下とすることがより好ましく、さらにイオン交換体を２．５質量％以下とすることがさらに好ましい。また、半導体チップまたは半導体ウエハと、構造体とを接合した際のマイグレーションを抑制する観点から、イオン交換体を０．０１質量％以上とすることが好ましい。
＜無機充填剤＞
樹脂層は、無機充填剤を含有しているのが好ましい。
無機充填剤としては特に制限はなく、公知のものの中から適宜選択することができ、例えば、カオリン、硫酸バリウム、チタン酸バリウム、酸化ケイ素粉、微粉状酸化ケイ素、気相法シリカ、無定形シリカ、結晶性シリカ、溶融シリカ、球状シリカ、タルク、クレー、炭酸マグネシウム、炭酸カルシウム、酸化アルミニウム、水酸化アルミニウム、マイカ、窒化アルミニウム、酸化ジルコニウム、酸化イットリウム、炭化ケイ素、窒化ケイ素等が挙げられる。
樹脂層は、無機充填剤を含有しているのが好ましい。
無機充填剤としては特に制限はなく、公知のものの中から適宜選択することができ、例えば、カオリン、硫酸バリウム、チタン酸バリウム、酸化ケイ素粉、微粉状酸化ケイ素、気相法シリカ、無定形シリカ、結晶性シリカ、溶融シリカ、球状シリカ、タルク、クレー、炭酸マグネシウム、炭酸カルシウム、酸化アルミニウム、水酸化アルミニウム、マイカ、窒化アルミニウム、酸化ジルコニウム、酸化イットリウム、炭化ケイ素、窒化ケイ素等が挙げられる。
導通路間に無機充填剤が入ることを防ぎ、導通信頼性がより向上する理由から、無機充填剤の平均粒子径が、各導通路の間隔よりも大きいことが好ましい。
無機充填剤の平均粒子径は、３０ｎｍ～１０μｍであることが好ましく、８０ｎｍ～１μｍであることがより好ましい。
ここで、平均粒子径は、レーザー回折散乱式粒子径測定装置(日機装株式会社製マイクロトラックＭＴ３３００)で測定される、一次粒子径を平均粒子径とする。
無機充填剤の平均粒子径は、３０ｎｍ～１０μｍであることが好ましく、８０ｎｍ～１μｍであることがより好ましい。
ここで、平均粒子径は、レーザー回折散乱式粒子径測定装置(日機装株式会社製マイクロトラックＭＴ３３００)で測定される、一次粒子径を平均粒子径とする。
＜硬化剤＞
樹脂層は、硬化剤を含有していてもよい。
硬化剤を含有する場合、接続対象の半導体チップまたは半導体ウエハの表面形状との接合不良を抑制する観点から、常温で固体の硬化剤を用いず、常温で液体の硬化剤を含有しているのがより好ましい。
ここで、「常温で固体」とは、２５℃で固体であることをいい、例えば、融点が２５℃より高い温度である物質をいう。
樹脂層は、硬化剤を含有していてもよい。
硬化剤を含有する場合、接続対象の半導体チップまたは半導体ウエハの表面形状との接合不良を抑制する観点から、常温で固体の硬化剤を用いず、常温で液体の硬化剤を含有しているのがより好ましい。
ここで、「常温で固体」とは、２５℃で固体であることをいい、例えば、融点が２５℃より高い温度である物質をいう。
硬化剤としては、具体的には、例えば、ジアミノジフェニルメタン、ジアミノジフェニルスルホンのような芳香族アミン、脂肪族アミン、４－メチルイミダゾール等のイミダゾール誘導体、ジシアンジアミド、テトラメチルグアニジン、チオ尿素付加アミン、メチルヘキサヒドロフタル酸無水物等のカルボン酸無水物、カルボン酸ヒドラジド、カルボン酸アミド、ポリフェノール化合物、ノボラック樹脂、ポリメルカプタン等が挙げられ、これらの硬化剤から、２５℃で液体のものを適宜選択して用いることができる。なお、硬化剤は１種単独で用いてもよく、２種以上を併用してもよい。
樹脂層には、その特性を損なわない範囲内で、広く一般に半導体パッケージの樹脂絶縁膜に添加されている分散剤、緩衝剤、粘度調整剤等の種々の添加剤を含有させてもよい。
＜形状＞
構造体の突出部を保護する理由から、樹脂層の厚みは、突出部の高さより大きく、１μｍ～５μｍであることが好ましい。
構造体の突出部を保護する理由から、樹脂層の厚みは、突出部の高さより大きく、１μｍ～５μｍであることが好ましい。
［構造体の製造方法］
以下、接合体の製造方法についてより具体的に説明する。
図１３は本発明の実施形態の構造体の構成の一例を示す模式的断面図である。図１４および図１５は本発明の実施形態の接合体の製造方法の一例を工程順に示す模式的断面図である。図１４および図１５に示す接合方法は、チップオンチップに関するものであり、半導体素子３０を構造体１８として、半導体素子３２と接合する。これにより、接合体３９が得られる。
図１３に示す半導体素子３０、３２は、半導体層３３と、再配線層３４と、パッシベーション層３６とを有する。再配線層３４とパッシベーション層３６とは電気的に絶縁された絶縁層である。半導体層３３の表面３３ａには、特定の機能を発揮する回路等が形成された素子領域（図示せず）が設けられている。素子領域については後に説明する。なお、半導体層３３の表面３３ａが、半導体の端子が設けられている面に相当する。
半導体層３３の表面３３ａ上に再配線層３４が設けられている。再配線層３４では、半導体層３３の素子領域に電気的に接続される配線３７が設けられている。配線３７にパッド３８が設けられており、配線３７とパッド３８は導通する。配線３７とパッド３８とにより、素子領域との信号の授受が可能となり、かつ素子領域への電圧等の供給ができる。
以下、接合体の製造方法についてより具体的に説明する。
図１３は本発明の実施形態の構造体の構成の一例を示す模式的断面図である。図１４および図１５は本発明の実施形態の接合体の製造方法の一例を工程順に示す模式的断面図である。図１４および図１５に示す接合方法は、チップオンチップに関するものであり、半導体素子３０を構造体１８として、半導体素子３２と接合する。これにより、接合体３９が得られる。
図１３に示す半導体素子３０、３２は、半導体層３３と、再配線層３４と、パッシベーション層３６とを有する。再配線層３４とパッシベーション層３６とは電気的に絶縁された絶縁層である。半導体層３３の表面３３ａには、特定の機能を発揮する回路等が形成された素子領域（図示せず）が設けられている。素子領域については後に説明する。なお、半導体層３３の表面３３ａが、半導体の端子が設けられている面に相当する。
半導体層３３の表面３３ａ上に再配線層３４が設けられている。再配線層３４では、半導体層３３の素子領域に電気的に接続される配線３７が設けられている。配線３７にパッド３８が設けられており、配線３７とパッド３８は導通する。配線３７とパッド３８とにより、素子領域との信号の授受が可能となり、かつ素子領域への電圧等の供給ができる。
再配線層３４の表面３４ａにパッシベーション層３６が設けられている。パッシベーション層３６には、配線３７に設けられたパッド３８に、取り出し電極として機能する導電層１２が設けられている。導電層１２は半導体層３３と電気的に接続されている。
また、再配線層３４には、配線３７が設けられていないが、パッド３８だけが設けられている。配線３７に設けられていないパッド３８に、電極として機能する導電層１２が設けられている。導電層１２は半導体層３３と電気的に接続されていない。
また、再配線層３４には、配線３７が設けられていないが、パッド３８だけが設けられている。配線３７に設けられていないパッド３８に、電極として機能する導電層１２が設けられている。導電層１２は半導体層３３と電気的に接続されていない。
導電層１２の端面１２ｃと導電層１２の端面１２ｃは、いずれもパッシベーション層３６の表面３６ａと一致しており、いわゆる面一の状態であり、導電層１２と導電層１２はパッシベーション層３６の表面３６ａから突出していない。図１３に示す導電層１２と導電層１２は、例えば、研磨することによりパッシベーション層３６の表面３６ａと面一にされる。半導体素子３０の導電層１２の端面１２ｃが上述の導電層１２の表面１２ａに相当し、導電層１２の端面１２ｃに導電部材１９が形成されて、構造体１８が構成されている。なお、２つの半導体素子３０、３２を接合する場合、いずれかを構造体１８として、導電部材１９を形成すればよい。２つの半導体素子３０、３２を、いずれも構造体１８として接合してもよい。すなわち、導電部材１９同士を接合してもよい。
図１４に示すように、半導体素子３０と半導体素子３２とを、それぞれ導電層１２を対向させて配置する。
半導体素子３０と半導体素子３２とを、例えば、アライメントマーク（図示せず）を用いた位置に合わせにより、半導体素子３０の導電層１２と半導体素子３２の導電層１２の位置を合わせる。なお、上述の位置を合わせることは、アライメントともいう。
図１４では下方に位置する半導体素子３０の導電層１２に複数の突出部１７が形成されている。
半導体素子３０と半導体素子３２とを、例えば、アライメントマーク（図示せず）を用いた位置に合わせにより、半導体素子３０の導電層１２と半導体素子３２の導電層１２の位置を合わせる。なお、上述の位置を合わせることは、アライメントともいう。
図１４では下方に位置する半導体素子３０の導電層１２に複数の突出部１７が形成されている。
半導体素子３０と半導体素子３２とを位置合せした状態で、図１５に示すように半導体素子３０と半導体素子３２とを近づけ、半導体素子３０の導電部材１９と半導体素子３２の導電層１２とを接触させて、半導体素子３０と半導体素子３２とを互いに仮接合する。上述の仮接合については後に説明するが、位置合せした状態が保たれている状態のことであり、永久に固定された状態ではない。
次に、図１５に示すように、半導体素子３０と半導体素子３２とを接合する。これにより、導電部材１９を介して、互いに対応する導電層１２同士が直接接続される。このように半導体素子３０と半導体素子３２とは、導電部材１９と導電層１２とにより相互に電気的に接続され、導電部材１９と導電層１２とにより電気的に接続されることなく物理的に接続される。
半導体素子３０と半導体素子３２のように、少なくとも２つの部材を接合する工程を接合工程という。接合工程では、例えば、予め定められた接合条件にて少なくとも２つの部材を接合する。
なお、接合とは、対象物同士を、互いに電気的導通が確保された状態に接合することをいう。接合された場合、対象物同士は永久的に接合が保たれる。上述の接合工程の接合のことを本接合ともいう。
接合工程では、例えば、仮接合した状態で、予め定めた条件にて接合してもよいが、仮接合を省略してもよい。なお、仮接合する工程を仮接合工程といい、接合工程の仮接合以外の接合のことを本接合ともいう。
半導体素子３０と半導体素子３２のように、少なくとも２つの部材を接合する工程を接合工程という。接合工程では、例えば、予め定められた接合条件にて少なくとも２つの部材を接合する。
なお、接合とは、対象物同士を、互いに電気的導通が確保された状態に接合することをいう。接合された場合、対象物同士は永久的に接合が保たれる。上述の接合工程の接合のことを本接合ともいう。
接合工程では、例えば、仮接合した状態で、予め定めた条件にて接合してもよいが、仮接合を省略してもよい。なお、仮接合する工程を仮接合工程といい、接合工程の仮接合以外の接合のことを本接合ともいう。
半導体層３３は、半導体であれば、特に限定されるものではなく、シリコン等で構成されるが、これに限定されるものではなく、炭化ケイ素、ゲルマニウム、ガリウムヒ素または窒化ガリウム等であってもよい。
再配線層３４は、電気的に絶縁性を有するもので構成され、例えば、ポリイミドで構成される。
また、パッシベーション層３６も、電気的に絶縁性を有するもので構成され、例えば、窒化珪素（ＳｉＮ）またはポリイミドで構成される。
配線３７およびパッド３８は、導電性を有するもので構成され、例えば、銅、銅合金、アルミニウム、またはアルミニウム合金等で構成される。
再配線層３４は、電気的に絶縁性を有するもので構成され、例えば、ポリイミドで構成される。
また、パッシベーション層３６も、電気的に絶縁性を有するもので構成され、例えば、窒化珪素（ＳｉＮ）またはポリイミドで構成される。
配線３７およびパッド３８は、導電性を有するもので構成され、例えば、銅、銅合金、アルミニウム、またはアルミニウム合金等で構成される。
導電層１２および導電層１２は、配線３７およびパッド３８と同様に導電性を有するもので構成され、例えば、金属または合金で構成される。具体的には、導電層１２および導電層１２は、例えば、銅、銅合金、アルミニウム、またはアルミニウム合金等で構成される。上述のように導電層１２と、構造体１８において充填される導電性物質とは同じ材料からなることが好ましい。
なお、導電層１２および導電層１２は、導電性を有するものであればよく、金属または合金で構成されることに限定されるものではなく、半導体素子分野において端子、または電極パッドと呼ばれるものに用いられる材料を適宜利用可能である。
なお、導電層１２および導電層１２は、導電性を有するものであればよく、金属または合金で構成されることに限定されるものではなく、半導体素子分野において端子、または電極パッドと呼ばれるものに用いられる材料を適宜利用可能である。
［積層デバイス］
次に、構造体１８を用いた例として、積層デバイスについて説明する。
図１６は本発明の実施形態の構造体を用いた積層デバイスの第１の例を示す模式図であり、図１７は本発明の実施形態の構造体を用いた積層デバイスの第２の例を示す模式図であり、図１８は本発明の実施形態の構造体を用いた積層デバイスの第３の例を示す模式図であり、図１９は本発明の実施形態の構造体を用いた積層デバイスの第４の例を示す模式図である。
次に、構造体１８を用いた例として、積層デバイスについて説明する。
図１６は本発明の実施形態の構造体を用いた積層デバイスの第１の例を示す模式図であり、図１７は本発明の実施形態の構造体を用いた積層デバイスの第２の例を示す模式図であり、図１８は本発明の実施形態の構造体を用いた積層デバイスの第３の例を示す模式図であり、図１９は本発明の実施形態の構造体を用いた積層デバイスの第４の例を示す模式図である。
図１６に示す積層デバイス４０では、半導体素子４２と半導体素子４４のうち、いずれかを構造体１８とする。積層デバイス４０は、半導体素子４２と半導体素子４４とを導電部材１９（図示せず）を介して積層方向Ｄｓに接合して、半導体素子４２と半導体素子４４とを電気的に接続したものである。
図１６に示す構成以外に、例えば、図１７に示す積層デバイス４０のように、半導体素子４２と半導体素子４４と半導体素子４６を積層方向Ｄｓに積層して接合し、かつ電気的に接続した構成としてもよい。
また、構造体１８に加えて、図１８に示す積層デバイス４０のように、インターポーザー４５を用いて、半導体素子４２と半導体素子４４と半導体素子４６を積層方向Ｄｓに積層して接合し、かつ電気的に接続した構成としてもよい。
また、構造体１８に加えて、図１８に示す積層デバイス４０のように、インターポーザー４５を用いて、半導体素子４２と半導体素子４４と半導体素子４６を積層方向Ｄｓに積層して接合し、かつ電気的に接続した構成としてもよい。
インターポーザー４５は、半導体素子間の電気的な接続を担うものである。また、半導体素子と配線基板等との電気的な接続を担うものでもある。インターポーザー４５を用いることにより、配線長および配線幅を小さくでき、寄生容量を低減すること、および配線長のバラつき等を減らすことができる。
インターポーザー４５の構成は、上述の機能を実現することができれば、その構成は特に限定されるものではなく、公知のものを含め適宜利用可能である。インターポーザー４５は、例えば、ポリイミド等の有機材料、ガラス、セラミックス、金属、シリコン、および多結晶シリコン等を用いて構成することができる。
インターポーザー４５の構成は、上述の機能を実現することができれば、その構成は特に限定されるものではなく、公知のものを含め適宜利用可能である。インターポーザー４５は、例えば、ポリイミド等の有機材料、ガラス、セラミックス、金属、シリコン、および多結晶シリコン等を用いて構成することができる。
また、図１９に示す積層デバイス４０のように光学センサーとして機能するものでもよい。図１９に示す積層デバイス４０は、半導体素子４２とセンサチップ４７とが積層方向Ｄｓに積層されている。積層デバイス４０では、半導体素子４２とセンサチップ４７とを構造体１８を用いて接合されている。また、センサチップ４７にはレンズ４８が設けられている。
半導体素子４２は、ロジック回路が形成されたものであり、センサチップ４７で得られる信号を処理することができれば、その構成は特に限定されるものではない。
センサチップ４７は、光を検出する光センサーを有するものである。光センサーは、光を検出することができれば、特に限定されるものではなく、例えば、ＣＣＤ（Charge Coupled Device）イメージセンサーまたはＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーが用いられる。
レンズ４８は、センサチップ４７に光を集光することができれば、その構成は特に限定されるものではなく、例えば、マイクロレンズと呼ばれるものが用いられる。
半導体素子４２は、ロジック回路が形成されたものであり、センサチップ４７で得られる信号を処理することができれば、その構成は特に限定されるものではない。
センサチップ４７は、光を検出する光センサーを有するものである。光センサーは、光を検出することができれば、特に限定されるものではなく、例えば、ＣＣＤ（Charge Coupled Device）イメージセンサーまたはＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーが用いられる。
レンズ４８は、センサチップ４７に光を集光することができれば、その構成は特に限定されるものではなく、例えば、マイクロレンズと呼ばれるものが用いられる。
なお、上述の半導体素子４２、半導体素子４４および半導体素子４６は、素子領域（図示せず）を有する。素子領域については上述の通りである。上述のように素子領域は素子構成回路等が形成されており、半導体素子には、例えば、再配線層（図示せず）が設けられている。
積層デバイスでは、例えば、論理回路を有する半導体素子と、メモリ回路を有する半導体素子の組合せとすることができる。また、半導体素子を全てメモリ回路を有するものとしてもよく、また、全て論理回路を有するものとしてもよい。また、積層デバイス４０における半導体素子の組合せとしては、センサー、アクチュエーターおよびアンテナ等と、メモリ回路と論理回路との組み合わせでもよく、積層デバイス４０の用途等に応じて適宜決定されるものである。
積層デバイスでは、例えば、論理回路を有する半導体素子と、メモリ回路を有する半導体素子の組合せとすることができる。また、半導体素子を全てメモリ回路を有するものとしてもよく、また、全て論理回路を有するものとしてもよい。また、積層デバイス４０における半導体素子の組合せとしては、センサー、アクチュエーターおよびアンテナ等と、メモリ回路と論理回路との組み合わせでもよく、積層デバイス４０の用途等に応じて適宜決定されるものである。
〔半導体素子〕
上述の半導体素子４２、半導体素子４４および半導体素子４６は、上述のもの以外に、例えば、ロジックＬＳＩ（Large Scale Integration）（例えば、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＳＰ（Application Specific Standard Product）等）、マイクロプロセッサ（例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）等）、メモリ（例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＨＭＣ（Hybrid Memory Cube）、ＭＲＡＭ（MagneticRAM：磁気メモリ）とＰＣＭ（Phase-Change Memory：相変化メモリ）、ＲｅＲＡＭ（Resistive RAM：抵抗変化型メモリ）、ＦｅＲＡＭ（Ferroelectric RAM：強誘電体メモリ）、フラッシュメモリ（ＮＡＮＤ（Not AND）フラッシュ）等）、ＬＥＤ（Light Emitting Diode）、（例えば、携帯端末のマイクロフラッシュ、車載用、プロジェクタ光源、ＬＣＤバックライト、一般照明等）、パワー・デバイス、アナログＩＣ（Integrated Circuit）、（例えば、ＤＣ（Direct Current）－ＤＣ（Direct Current）コンバータ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等）、ＭＥＭＳ（Micro Electro Mechanical Systems）、（例えば、加速度センサー、圧力センサー、振動子、ジャイロセンサ等）、ワイヤレス（例えば、ＧＰＳ（Global Positioning System）、ＦＭ（Frequency Modulation）、ＮＦＣ（Nearfieldcommunication）、ＲＦＥＭ（RF Expansion Module）、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、ＷＬＡＮ（WirelessLocalAreaNetwork）等）、ディスクリート素子、ＢＳＩ（Back Side Illumination）、ＣＩＳ（Contact Image Sensor）、カメラモジュール、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）、Passiveデバイス、ＳＡＷ（Surface Acoustic Wave）フィルタ、ＲＦ（Radio Frequency）フィルタ、ＲＦＩＰＤ（Radio Frequency Integrated Passive Devices）、ＢＢ（Broadband）等が挙げられる。
半導体素子は、例えば、１つで完結したものであり、半導体素子単体で、回路またはセンサー等の特定の機能を発揮するものである。
なお、積層デバイスとしては、１つの半導体素子に複数の半導体素子を接合する形態である１対複数の形態に限定されるものではなく、複数の半導体素子と複数の半導体素子とを接合する形態である複数対複数の形態でもよい。
上述の半導体素子４２、半導体素子４４および半導体素子４６は、上述のもの以外に、例えば、ロジックＬＳＩ（Large Scale Integration）（例えば、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＳＰ（Application Specific Standard Product）等）、マイクロプロセッサ（例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）等）、メモリ（例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＨＭＣ（Hybrid Memory Cube）、ＭＲＡＭ（MagneticRAM：磁気メモリ）とＰＣＭ（Phase-Change Memory：相変化メモリ）、ＲｅＲＡＭ（Resistive RAM：抵抗変化型メモリ）、ＦｅＲＡＭ（Ferroelectric RAM：強誘電体メモリ）、フラッシュメモリ（ＮＡＮＤ（Not AND）フラッシュ）等）、ＬＥＤ（Light Emitting Diode）、（例えば、携帯端末のマイクロフラッシュ、車載用、プロジェクタ光源、ＬＣＤバックライト、一般照明等）、パワー・デバイス、アナログＩＣ（Integrated Circuit）、（例えば、ＤＣ（Direct Current）－ＤＣ（Direct Current）コンバータ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等）、ＭＥＭＳ（Micro Electro Mechanical Systems）、（例えば、加速度センサー、圧力センサー、振動子、ジャイロセンサ等）、ワイヤレス（例えば、ＧＰＳ（Global Positioning System）、ＦＭ（Frequency Modulation）、ＮＦＣ（Nearfieldcommunication）、ＲＦＥＭ（RF Expansion Module）、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、ＷＬＡＮ（WirelessLocalAreaNetwork）等）、ディスクリート素子、ＢＳＩ（Back Side Illumination）、ＣＩＳ（Contact Image Sensor）、カメラモジュール、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）、Passiveデバイス、ＳＡＷ（Surface Acoustic Wave）フィルタ、ＲＦ（Radio Frequency）フィルタ、ＲＦＩＰＤ（Radio Frequency Integrated Passive Devices）、ＢＢ（Broadband）等が挙げられる。
半導体素子は、例えば、１つで完結したものであり、半導体素子単体で、回路またはセンサー等の特定の機能を発揮するものである。
なお、積層デバイスとしては、１つの半導体素子に複数の半導体素子を接合する形態である１対複数の形態に限定されるものではなく、複数の半導体素子と複数の半導体素子とを接合する形態である複数対複数の形態でもよい。
［積層デバイスの製造方法の第１の例］
次に、構造体を用いた積層デバイスの製造方法の第１の例について説明する。
構造体を用いた積層デバイスの製造方法の第１の例は、チップオンウエハに関するものであり、図１６に示す積層デバイス４０の製造方法を示す。
図２０～図２２は本発明の実施形態の構造体を用いた積層デバイスの製造方法の第１の例を工程順に示す模式図である。
構造体を用いた積層デバイスの製造方法の第１の例では、第１の半導体ウエハ５０は構造体１８が製造されたものである。第１の半導体ウエハ５０の表面５０ａには、複数の素子領域（図示せず）があり、各素子領域に対して導電部材１９が設けられている。
次に、第１の半導体ウエハ５０の導電部材１９に向けて半導体素子４４を配置する。次に、半導体素子４４のアライメントマークと、第１の半導体ウエハ５０のアライメントマークとを用いて、第１の半導体ウエハ５０に対して、半導体素子４４の位置合せを行う。
なお、位置合せについては、第１の半導体ウエハ５０のアライメントマークの画像または反射像と、半導体素子４４のアライメントマークの画像または反射像について、デジタル画像データを得ることができれば、その構成は特に限定されるものではなく、公知の撮像装置を適宜利用可能である。
次に、構造体を用いた積層デバイスの製造方法の第１の例について説明する。
構造体を用いた積層デバイスの製造方法の第１の例は、チップオンウエハに関するものであり、図１６に示す積層デバイス４０の製造方法を示す。
図２０～図２２は本発明の実施形態の構造体を用いた積層デバイスの製造方法の第１の例を工程順に示す模式図である。
構造体を用いた積層デバイスの製造方法の第１の例では、第１の半導体ウエハ５０は構造体１８が製造されたものである。第１の半導体ウエハ５０の表面５０ａには、複数の素子領域（図示せず）があり、各素子領域に対して導電部材１９が設けられている。
次に、第１の半導体ウエハ５０の導電部材１９に向けて半導体素子４４を配置する。次に、半導体素子４４のアライメントマークと、第１の半導体ウエハ５０のアライメントマークとを用いて、第１の半導体ウエハ５０に対して、半導体素子４４の位置合せを行う。
なお、位置合せについては、第１の半導体ウエハ５０のアライメントマークの画像または反射像と、半導体素子４４のアライメントマークの画像または反射像について、デジタル画像データを得ることができれば、その構成は特に限定されるものではなく、公知の撮像装置を適宜利用可能である。
次に、半導体素子４４を、第１の半導体ウエハ５０の素子領域に設けられた導電部材１９上に載置し、例えば、予め定められた圧力を加え、予め定められた温度に加熱し、予め定められた時間保持して仮接合する。これを全ての半導体素子４４について行い、図２１に示すように、全ての半導体素子４４を第１の半導体ウエハ５０の素子領域に仮接合する。
仮接合は、以下に示す方法でもよい。例えば，封止樹脂等をディスペンサー等で第１の半導体ウエハ５０の導電部材１９上に供給して、半導体素子４４を第１の半導体ウエハ５０の素子領域に仮接合してもよいし、第１の半導体ウエハ５０上に、事前に供給した絶縁性樹脂フイルム（ＮＣＦ（Non-conductive Film））を使って半導体素子４４を素子領域に仮接合してもよい。また、突出部に樹脂層（図示せず）を形成し、樹脂層を仮接合に利用することもできる。
仮接合は、以下に示す方法でもよい。例えば，封止樹脂等をディスペンサー等で第１の半導体ウエハ５０の導電部材１９上に供給して、半導体素子４４を第１の半導体ウエハ５０の素子領域に仮接合してもよいし、第１の半導体ウエハ５０上に、事前に供給した絶縁性樹脂フイルム（ＮＣＦ（Non-conductive Film））を使って半導体素子４４を素子領域に仮接合してもよい。また、突出部に樹脂層（図示せず）を形成し、樹脂層を仮接合に利用することもできる。
次に、全ての半導体素子４４を第１の半導体ウエハ５０の素子領域に仮接合した状態で、半導体素子４４に対して、予め定められた圧力を加え、予め定められた温度に加熱し、予め定められた時間保持して、複数の半導体素子４４を全て一括して、第１の半導体ウエハ５０の素子領域に導電部材１９を介して接合する。この接合は本接合と呼ばれるものである。これにより、半導体素子４４の端子（図示せず）が第１の半導体ウエハ５０の導電部材１９に接合される。
次に、図２２に示すように、半導体素子４４が接合された第１の半導体ウエハ５０を、素子領域毎に、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子４２と半導体素子４４とが接合された積層デバイス４０を得ることができる。
次に、図２２に示すように、半導体素子４４が接合された第１の半導体ウエハ５０を、素子領域毎に、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子４２と半導体素子４４とが接合された積層デバイス４０を得ることができる。
なお、仮接合する際に、仮接合強度が弱いと、搬送工程等および接合する迄の工程で位置ズレが生じてしまうため、仮接合強度は重要となる。
また、仮接合工程における温度条件および加圧条件は、特に限定されるものではなく、後述の温度条件および加圧条件が例示される。
また、仮接合工程における温度条件および加圧条件は、特に限定されるものではなく、後述の温度条件および加圧条件が例示される。
本接合における温度条件および加圧条件は、特に限定されるものではなく、後述の温度条件および加圧条件が例示される。
適切な条件で本接合を行うことにより、樹脂層が、半導体素子４４の電極間に流動し、接合部に残存し難くなる。上述のように本接合では、複数の半導体素子４４の接合を一括して行うことにより、タクトタイムを低減でき、生産性を高くできる。
適切な条件で本接合を行うことにより、樹脂層が、半導体素子４４の電極間に流動し、接合部に残存し難くなる。上述のように本接合では、複数の半導体素子４４の接合を一括して行うことにより、タクトタイムを低減でき、生産性を高くできる。
［積層デバイスの製造方法の第２の例］
構造体を用いた積層デバイスの製造方法の第２の例について説明する。
図２３は本発明の実施形態の構造体を用いた積層デバイスの製造方法の第２の例の一工程を示す模式図である。
構造体を用いた積層デバイスの製造方法の第２の例は、構造体を用いた積層デバイスの製造方法の第１の例に比して、３つの半導体素子４２、４４、４６が積層されて接合される点以外は、構造体を用いた積層デバイスの製造方法の第１の例と同じである。このため、積層デバイスの製造方法の第２の例と共通する製造方法についての詳細な説明は省略する。
半導体素子４４は、裏面４４ｂにアライメントマーク（図示せず）が設けられており、かつ端子（図示せず）が設けられている。また、半導体素子４６は構造体１８が構成されており、表面４６ａに導電部材１９が設けられている。半導体素子４６は、第１の半導体ウエハ５０と同様に素子領域（図示せず）に構造体１８が製造されており、個片化されたものである。このため、半導体素子４６は導電部材１９を有する。
構造体を用いた積層デバイスの製造方法の第２の例について説明する。
図２３は本発明の実施形態の構造体を用いた積層デバイスの製造方法の第２の例の一工程を示す模式図である。
構造体を用いた積層デバイスの製造方法の第２の例は、構造体を用いた積層デバイスの製造方法の第１の例に比して、３つの半導体素子４２、４４、４６が積層されて接合される点以外は、構造体を用いた積層デバイスの製造方法の第１の例と同じである。このため、積層デバイスの製造方法の第２の例と共通する製造方法についての詳細な説明は省略する。
半導体素子４４は、裏面４４ｂにアライメントマーク（図示せず）が設けられており、かつ端子（図示せず）が設けられている。また、半導体素子４６は構造体１８が構成されており、表面４６ａに導電部材１９が設けられている。半導体素子４６は、第１の半導体ウエハ５０と同様に素子領域（図示せず）に構造体１８が製造されており、個片化されたものである。このため、半導体素子４６は導電部材１９を有する。
図２３に示すように、全ての半導体素子４４が導電部材１９を介して第１の半導体ウエハ５０の素子領域に仮接合された状態で、半導体素子４４の裏面４４ｂのアライメントマークと、半導体素子４６のアライメントマークとを用いて、半導体素子４４に対して半導体素子４６の位置合せを行う。
次に、半導体素子４４の裏面４４ｂに、導電部材１９を介して半導体素子４６を仮接合する。次に、全ての半導体素子４４を導電部材１９を介して第１の半導体ウエハ５０の素子領域に仮接合し、全ての半導体素子４４に、導電部材１９を介して半導体素子４６を仮接合した状態で、予め定めた条件にて本接合を行う。これにより、半導体素子４４と半導体素子４６とが接合され、半導体素子４４と第１の半導体ウエハ５０とが接合される。
次に、半導体素子４４および半導体素子４６が第１の半導体ウエハ５０に接合された状態で、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子４２と半導体素子４４と半導体素子４６とが接合された積層デバイス４０（図１７参照）を得ることができる。
次に、半導体素子４４および半導体素子４６が第１の半導体ウエハ５０に接合された状態で、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子４２と半導体素子４４と半導体素子４６とが接合された積層デバイス４０（図１７参照）を得ることができる。
［積層デバイスの製造方法の第３の例］
構造体を用いた積層デバイスの製造方法の第３の例について説明する。
構造体を用いた積層デバイスの製造方法の第３の例は、ウエハオンウエハに関するものであり、図１６に示す積層デバイス４０の製造方法を示す。
図２４および図２５は本発明の実施形態の構造体を用いた積層デバイスの製造方法の第３の例を工程順に示す模式図である。
構造体を用いた積層デバイスの製造方法の第３の例は、積層デバイスの製造方法の第１の例に比して、構造体１８を用いて第１の半導体ウエハ５０と第２の半導体ウエハ５２とを接合する点以外は、積層デバイスの製造方法の第１の例と同じである。このため、積層デバイスの製造方法の第１の例と共通する製造方法についての詳細な説明は省略する。また、構造体１８についても、上述の説明の通りであるため、その詳細な説明は省略する。
構造体を用いた積層デバイスの製造方法の第３の例について説明する。
構造体を用いた積層デバイスの製造方法の第３の例は、ウエハオンウエハに関するものであり、図１６に示す積層デバイス４０の製造方法を示す。
図２４および図２５は本発明の実施形態の構造体を用いた積層デバイスの製造方法の第３の例を工程順に示す模式図である。
構造体を用いた積層デバイスの製造方法の第３の例は、積層デバイスの製造方法の第１の例に比して、構造体１８を用いて第１の半導体ウエハ５０と第２の半導体ウエハ５２とを接合する点以外は、積層デバイスの製造方法の第１の例と同じである。このため、積層デバイスの製造方法の第１の例と共通する製造方法についての詳細な説明は省略する。また、構造体１８についても、上述の説明の通りであるため、その詳細な説明は省略する。
まず、第１の半導体ウエハ５０と、第２の半導体ウエハ５２とを用意する。第１の半導体ウエハ５０および第２の半導体ウエハ５２のうち、いずれかを構造体１８とする。
次に、第１の半導体ウエハ５０の表面５０ａと第２の半導体ウエハ５２の表面５２ａを対向させる。そして、第１の半導体ウエハ５０のアライメントマークと、第２の半導体ウエハ５２のアライメントマークとを用いて、第１の半導体ウエハ５０に対して、第２の半導体ウエハ５２の位置合せを行う。
次に、第１の半導体ウエハ５０の表面５０ａと第２の半導体ウエハ５２の表面５２ａを対向させて、上述の方法を用いて、図２４に示すように第１の半導体ウエハ５０と第２の半導体ウエハ５２とを導電部材１９を介して接合する。この場合、仮接合した後に、本接合をしてもよく、本接合だけでもよい。
次に、第１の半導体ウエハ５０の表面５０ａと第２の半導体ウエハ５２の表面５２ａを対向させる。そして、第１の半導体ウエハ５０のアライメントマークと、第２の半導体ウエハ５２のアライメントマークとを用いて、第１の半導体ウエハ５０に対して、第２の半導体ウエハ５２の位置合せを行う。
次に、第１の半導体ウエハ５０の表面５０ａと第２の半導体ウエハ５２の表面５２ａを対向させて、上述の方法を用いて、図２４に示すように第１の半導体ウエハ５０と第２の半導体ウエハ５２とを導電部材１９を介して接合する。この場合、仮接合した後に、本接合をしてもよく、本接合だけでもよい。
次に、図２５に示すように、第１の半導体ウエハ５０と第２の半導体ウエハ５２が導電部材１９を介して接合された状態で、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子４２と半導体素子４４とが接合された積層デバイス４０を得ることができる。このように、ウエハオンウエハを用いても積層デバイス４０を得ることができる。
なお、個片化については、上述の通りであるため、詳細な説明は省略する。
また、図２５に示すように、第１の半導体ウエハ５０と第２の半導体ウエハ５２が接合された状態で、第１の半導体ウエハ５０および第２の半導体ウエハ５２のうち、薄くする必要がある半導体ウエハがあれば、化学的機械的研磨（ＣＭＰ）等により、薄くすることができる。
なお、個片化については、上述の通りであるため、詳細な説明は省略する。
また、図２５に示すように、第１の半導体ウエハ５０と第２の半導体ウエハ５２が接合された状態で、第１の半導体ウエハ５０および第２の半導体ウエハ５２のうち、薄くする必要がある半導体ウエハがあれば、化学的機械的研磨（ＣＭＰ）等により、薄くすることができる。
構造体を用いた積層デバイスの製造方法の第３の例では、半導体素子４２と半導体素子４４を積層した２層構造を例にして説明したが、これに限定されるものではなく、上述のように３層以上でもよいことはもちろんである。この場合、上述の積層デバイス４０の製造方法の第２の例と同じく、第２の半導体ウエハ５２の裏面５２ｂに、アライメントマーク（図示せず）と、端子（図示せず）を設けることにより３層以上の積層デバイス４０を得ることができる。
上述のように、積層デバイス４０において、構造体１８を利用することにより、半導体素子に凹凸があっても、突出部１７を緩衝層として利用することで凹凸を吸収することができる。突出部１７が緩衝層として機能するため、半導体素子において素子領域がある面については、高い表面品質を不要とすることができる。このため、研磨等の平滑化処理が不要であり、生産コストが抑えることができ、また生産時間も短くすることができる。
また、チップオンウエハを用いて積層デバイス４０を製造することができるため、半導体チップの良品のみを、半導体ウエハ内の良品部分に接合することで、得率を維持し、製造ロスを低減することができる。
更には、例えば、樹脂層は粘着性を備えており、仮接合の際に仮接合剤として用いることができ、一括で本接合できる。
また、チップオンウエハを用いて積層デバイス４０を製造することができるため、半導体チップの良品のみを、半導体ウエハ内の良品部分に接合することで、得率を維持し、製造ロスを低減することができる。
更には、例えば、樹脂層は粘着性を備えており、仮接合の際に仮接合剤として用いることができ、一括で本接合できる。
上述の半導体素子４４は、複数の素子領域（図示せず）を備える半導体ウエハを用いて形成することができる。素子領域には、上述のように位置合せのためのアライメントマーク（図示せず）と、端子（図示せず）とが設けられている。
積層デバイスの接合に関しては、半導体素子に対して、別の半導体素子を接合する形態で説明したが、これに限定されるものではなく、１つの半導体素子に複数の半導体素子を接合する形態である１対複数の形態でもよい。また、複数の半導体素子と複数の半導体素子とを接合する形態である複数対複数の形態でもよい。
以下、積層デバイスの製造方法についてより具体的に説明する。
〔仮接合工程〕
仮接合工程の仮接合とは、接合する対象物に対して位置合せした状態で、接合する対象物上に固定することをいう。仮接合は、位置合せした状態が保たれているが、永久に固定された状態ではない。接合対象物の半導体素子では、仮固定されている場合、半導体素子が位置合せした状態で固定されている状態にある。
仮接合工程では、少なくとも２つの部材を近づけて接触させることにより実施する。この場合、加圧条件は、特に限定されるものではないが、１０ＭＰａ以下であることが好ましく、５ＭＰａ以下であることがより好ましく、１ＭＰａ以下であることが特に好ましい。
同様に、仮接合工程における温度条件は、特に限定されるものではないが、０℃～３００℃であることが好ましく、１０℃～２００℃であることがより好ましく、常温（２３℃）～１００℃であることが特に好ましい。
仮接合工程には、東レエンジニアリング、渋谷工業株式会社、株式会社新川、およびヤマハ発動機株式会社等の各社の装置を用いることができる。
〔仮接合工程〕
仮接合工程の仮接合とは、接合する対象物に対して位置合せした状態で、接合する対象物上に固定することをいう。仮接合は、位置合せした状態が保たれているが、永久に固定された状態ではない。接合対象物の半導体素子では、仮固定されている場合、半導体素子が位置合せした状態で固定されている状態にある。
仮接合工程では、少なくとも２つの部材を近づけて接触させることにより実施する。この場合、加圧条件は、特に限定されるものではないが、１０ＭＰａ以下であることが好ましく、５ＭＰａ以下であることがより好ましく、１ＭＰａ以下であることが特に好ましい。
同様に、仮接合工程における温度条件は、特に限定されるものではないが、０℃～３００℃であることが好ましく、１０℃～２００℃であることがより好ましく、常温（２３℃）～１００℃であることが特に好ましい。
仮接合工程には、東レエンジニアリング、渋谷工業株式会社、株式会社新川、およびヤマハ発動機株式会社等の各社の装置を用いることができる。
〔接合工程〕
上述のように接合工程の接合を本接合ともいう。上述のように、接合された場合、対象物同士は永久的に接合が保たれる。本接合に際して、本接合時の雰囲気、加熱温度、加圧力（荷重）、および処理時間が制御因子として挙げられるが用いる半導体素子等のデバイスに適合した条件を選ぶことができる。
本接合における温度条件は、特に限定されるものではないが、仮接合の温度よりも高い温度であることが好ましく、具体的には、１５０℃～３５０℃であることがより好ましく、２００℃～３００℃であることが特に好ましい。
また、本接合における加圧条件は、特に限定されるものではないが、３０ＭＰａ以下であることが好ましく、０．１ＭＰａ～２０ＭＰａであることがより好ましい。加圧条件の最大荷重は１ＭＮ以下であることが好ましい。より好ましくは、０．１ＭＮ以下である。
また、本接合の時間は特に限定されるものではないが、１秒～６０分であることが好ましく、５秒～１０分であることがより好ましい。
上述のように接合工程の接合を本接合ともいう。上述のように、接合された場合、対象物同士は永久的に接合が保たれる。本接合に際して、本接合時の雰囲気、加熱温度、加圧力（荷重）、および処理時間が制御因子として挙げられるが用いる半導体素子等のデバイスに適合した条件を選ぶことができる。
本接合における温度条件は、特に限定されるものではないが、仮接合の温度よりも高い温度であることが好ましく、具体的には、１５０℃～３５０℃であることがより好ましく、２００℃～３００℃であることが特に好ましい。
また、本接合における加圧条件は、特に限定されるものではないが、３０ＭＰａ以下であることが好ましく、０．１ＭＰａ～２０ＭＰａであることがより好ましい。加圧条件の最大荷重は１ＭＮ以下であることが好ましい。より好ましくは、０．１ＭＮ以下である。
また、本接合の時間は特に限定されるものではないが、１秒～６０分であることが好ましく、５秒～１０分であることがより好ましい。
また、上述の本接合に用いる装置としては、例えば、三菱重工工作機械、ボンドテック、株式会社ＰＭＴ、アユミ工業、東京エレクトロン（ＴＥＬ）、ＥＶＧ、ズースマイクロテック株式会社（ＳＵＳＳ）、ムサシノエンジニアリング等各社のウエハ接合装置を用いることができる。
本接合時の雰囲気としては、大気下を始め、窒素、アルゴン等の不活性ガス、もしくは水素、カルボン酸等の還元性ガス、またはこれらの不活性ガスと還元性ガスとの混合ガスのいずれかのガス雰囲気でもよい。また、本接合時の雰囲気としては、真空雰囲気を含む減圧雰囲気でもよい。上述のいずれの雰囲気も公知の方法により実現することができる。
加熱温度は、上述のものに特に限定されるものではなく、温度１００℃～４００℃まで種々選択可能であり、かつ昇温速度に関しても１０℃／分～１０℃／秒まで加熱ステージの性能、または加熱方式に従って選択することができる。冷却に関しても同様である。またステップ状に加熱することも可能であり、数段に分け、順次加熱温度を上げて接合することも可能である。
圧力（荷重）に関しても、上述のものに特に限定されるものではなく、接合対象物の強度等の物理特性等に応じて急速に加圧したり、ステップ状に加圧したりすることを選択できる。
本接合時の雰囲気としては、大気下を始め、窒素、アルゴン等の不活性ガス、もしくは水素、カルボン酸等の還元性ガス、またはこれらの不活性ガスと還元性ガスとの混合ガスのいずれかのガス雰囲気でもよい。また、本接合時の雰囲気としては、真空雰囲気を含む減圧雰囲気でもよい。上述のいずれの雰囲気も公知の方法により実現することができる。
加熱温度は、上述のものに特に限定されるものではなく、温度１００℃～４００℃まで種々選択可能であり、かつ昇温速度に関しても１０℃／分～１０℃／秒まで加熱ステージの性能、または加熱方式に従って選択することができる。冷却に関しても同様である。またステップ状に加熱することも可能であり、数段に分け、順次加熱温度を上げて接合することも可能である。
圧力（荷重）に関しても、上述のものに特に限定されるものではなく、接合対象物の強度等の物理特性等に応じて急速に加圧したり、ステップ状に加圧したりすることを選択できる。
本接合時の雰囲気、加熱および加圧それぞれの保持時間、および変更時間は適宜設定することができる。また、その順序についても適宜変更することができる。例えば、真空状態になったのち第１段の加圧を行い、その後加熱して昇温したところで第２段の加圧を行って一定時間保持し、除荷すると同時に冷却を行い一定温度以下になった段階で大気下に戻すといった手順を組むことができる。
このような手順は、様々に組み替えることができ、大気下で加圧後、真空状態にして加熱してもよいし、真空化、加圧、加熱を一気に行ってもよい。これらの組合せの例を図２６～図３２に示す。
また、面内の加圧分布、加熱分布を接合時に個別に制御する機構を利用すれば接合の歩留まり向上につなげられる。
仮接合に関しても同じように変更可能で、例えば、不活性雰囲気で行うことにより、半導体素子の電極表面の酸化を抑制できる。更に超音波を付加しながら接合を行うことも可能である。
このような手順は、様々に組み替えることができ、大気下で加圧後、真空状態にして加熱してもよいし、真空化、加圧、加熱を一気に行ってもよい。これらの組合せの例を図２６～図３２に示す。
また、面内の加圧分布、加熱分布を接合時に個別に制御する機構を利用すれば接合の歩留まり向上につなげられる。
仮接合に関しても同じように変更可能で、例えば、不活性雰囲気で行うことにより、半導体素子の電極表面の酸化を抑制できる。更に超音波を付加しながら接合を行うことも可能である。
図２６～図３２は本発明の実施形態の構造体を用いた積層デバイスの本接合条件の第１の例～第７の例を示すグラフである。図２６～図３２は、接合時の雰囲気、加熱温度、加圧力（荷重）、および処理時間を示しており、符号Ｖは真空度を示し。符号Ｌは荷重を示し、符号Ｔは温度を示す。図２６～図３２において真空度が高いとは、圧力が低くなることを示す。図２６～図３２においては真空度が低い程、大気圧に近い。
接合時の雰囲気、加熱温度、および荷重については、例えば、図２６～図２８に示すように、圧力を減圧した状態で荷重をかけた後に、温度を上昇させてもよい。また、図２９、図３１および図３２に示すように、荷重を加えるタイミングと温度を上げるタイミングとを合わせてもよい。図３０に示すように温度を上昇させた後、荷重を加えるようにしてもよい。また、図２９および図３０に示すように、圧力の減圧のタイミングと温度を上げるタイミングとを合わせてもよい。
温度の上昇も、図２６、図２７および図３１に示すように、ステップ状に上昇させてもよいし、図３２に示すように２段階で加熱してもよい。荷重も図２８および図３１に示すようにステップ状に加えてもよい。
また、圧力を減圧するタイミングは、図２６、図２８、図３０、図３１および図３２に示すように減圧してから荷重を加えてもよく、図２７および図２９に示すように減圧のタイミングと荷重を加えるタイミングとを合わせてもよい。この場合、減圧と接合を同時並行する。
接合時の雰囲気、加熱温度、および荷重については、例えば、図２６～図２８に示すように、圧力を減圧した状態で荷重をかけた後に、温度を上昇させてもよい。また、図２９、図３１および図３２に示すように、荷重を加えるタイミングと温度を上げるタイミングとを合わせてもよい。図３０に示すように温度を上昇させた後、荷重を加えるようにしてもよい。また、図２９および図３０に示すように、圧力の減圧のタイミングと温度を上げるタイミングとを合わせてもよい。
温度の上昇も、図２６、図２７および図３１に示すように、ステップ状に上昇させてもよいし、図３２に示すように２段階で加熱してもよい。荷重も図２８および図３１に示すようにステップ状に加えてもよい。
また、圧力を減圧するタイミングは、図２６、図２８、図３０、図３１および図３２に示すように減圧してから荷重を加えてもよく、図２７および図２９に示すように減圧のタイミングと荷重を加えるタイミングとを合わせてもよい。この場合、減圧と接合を同時並行する。
〔他の接合工程〕
接合方法としては、上述のものに限定されるものではない。例えば、半導体素子４２と半導体素子４４とを、加熱溶融材として、少なくとも錫を含む電極材料を介して積層する。この場合、図１４に示す突出部１７上に電極材料が配置される。
次に、錫を含む加熱溶融材を、圧力１×１０４Ｐａ以上、かつ、蟻酸蒸気等のカルボン酸蒸気を含む雰囲気中で、加熱溶融材料の融点以上に加熱処理して溶融させる。これにより、突出部１７上に電極材料を電極に成形する。次に、半導体素子４２と半導体素子４４とを近づけ、加熱溶融材が固化した後に、カルボン酸蒸気を排気して１×１０４Ｐａ以上の圧力状態から１×１０２Ｐａ以下の圧力状態に減圧する。電極材料の温度が１００℃以上で融点未満のときにカルボン酸蒸気を排気する。減圧後にカルボン酸を含まない不活性ガス雰囲気に置換する。これにより、図１６に示すように、半導体素子４２と半導体素子４４とが接合され、積層デバイス４０を得ることができる。なお、カルボン酸が還元剤として作用し、より低い温度で接合が可能となる。また、錫を含む電極材料とは、例えば、錫を含む半田材料である。
接合方法としては、上述のものに限定されるものではない。例えば、半導体素子４２と半導体素子４４とを、加熱溶融材として、少なくとも錫を含む電極材料を介して積層する。この場合、図１４に示す突出部１７上に電極材料が配置される。
次に、錫を含む加熱溶融材を、圧力１×１０４Ｐａ以上、かつ、蟻酸蒸気等のカルボン酸蒸気を含む雰囲気中で、加熱溶融材料の融点以上に加熱処理して溶融させる。これにより、突出部１７上に電極材料を電極に成形する。次に、半導体素子４２と半導体素子４４とを近づけ、加熱溶融材が固化した後に、カルボン酸蒸気を排気して１×１０４Ｐａ以上の圧力状態から１×１０２Ｐａ以下の圧力状態に減圧する。電極材料の温度が１００℃以上で融点未満のときにカルボン酸蒸気を排気する。減圧後にカルボン酸を含まない不活性ガス雰囲気に置換する。これにより、図１６に示すように、半導体素子４２と半導体素子４４とが接合され、積層デバイス４０を得ることができる。なお、カルボン酸が還元剤として作用し、より低い温度で接合が可能となる。また、錫を含む電極材料とは、例えば、錫を含む半田材料である。
また、例えば、半導体素子４２と半導体素子４４とを組成物層を介して積層する。この場合、図１４に示す突出部１７上に組成物層が配置される。そして、不活性ガス、還元性ガスまたはこれらの混合ガスのいずれかのガス雰囲気下で、温度１２０～２５０℃で加熱し、荷重をかける。これにより、図１６に示すように、半導体素子４２と半導体素子４４とが接合され、積層デバイス４０を得ることができる。
なお、ガス雰囲気は、水素ガスまたはギ酸ガスを含むガス雰囲気である。
導体形成用組成物は、銅含有粒子と、有機酸と、分散媒とを含有する。銅含有粒子は銅を含むコア粒子と、コア粒子の表面の少なくとも一部を被覆する有機物とを有する。有機物は炭素数が７以下である炭化水素基を有するアルキルアミンを含む。
銅含有粒子は、例えば、特開２０１６－０３７６２７号公報の銅含有粒子である。なお、銅含有粒子は、少なくとも銅を含むが、銅以外の物質として、金、銀、白金、錫、ニッケル等の金属またはこれらの金属元素を含む化合物、還元性化合物または有機物等を含んでいてもよい。
有機酸は、例えば、はんだ付けのフラックス成分に用いられる有機カルボン酸等である。分散媒は、導電インク、導電ペースト等の製造に一般に用いられる有機溶剤である。
なお、ガス雰囲気は、水素ガスまたはギ酸ガスを含むガス雰囲気である。
導体形成用組成物は、銅含有粒子と、有機酸と、分散媒とを含有する。銅含有粒子は銅を含むコア粒子と、コア粒子の表面の少なくとも一部を被覆する有機物とを有する。有機物は炭素数が７以下である炭化水素基を有するアルキルアミンを含む。
銅含有粒子は、例えば、特開２０１６－０３７６２７号公報の銅含有粒子である。なお、銅含有粒子は、少なくとも銅を含むが、銅以外の物質として、金、銀、白金、錫、ニッケル等の金属またはこれらの金属元素を含む化合物、還元性化合物または有機物等を含んでいてもよい。
有機酸は、例えば、はんだ付けのフラックス成分に用いられる有機カルボン酸等である。分散媒は、導電インク、導電ペースト等の製造に一般に用いられる有機溶剤である。
接合雰囲気に関しては、真空雰囲気だけではなく窒素、アルゴン等の不活性ガス、もしくは水素、カルボン酸等の還元性ガス、またはこれらの不活性ガスと還元性ガスとの混合ガスのいずれかのガス雰囲気を導入する等、公知の方法を用いても良い。特に還元性ガスを含むガスを用いることが好ましい。これらのガスを使用する技術については半田の溶融接合に関する技術あるいは微細金属粒子を用いた接合技術を適用可能であり、ギ酸をはじめとするカルボン酸を含有する還元性雰囲気ガスまたは水素を含有する還元性雰囲気ガスをチャンバー内に導入し加熱加圧接合を行うことができる。雰囲気ガス中のカルボン酸の濃度は爆発限界以下かつ０．００２％以上であることが望ましい。水素を含むガスの場合にも爆発限界以下かつ１％以上が望ましい。還元性雰囲気下での接合により、本発明で製造される異方導電部材の表面に突出する銅ピラー表面の有機物の脱離、酸化膜の除去が容易になり、この銅ピラーと接合対象物となる銅電極との接合が促進される。
具体的には接合対象物をチャンバー内に導入後、チャンバー内を一旦真空排気し、上述の還元性の雰囲気ガスをチャンバー内に導入して一定の圧力に維持する。この時、チャンバー内へ導入するガスはカルボン酸蒸気とキャリアガス(窒素等)の混合ガスで、ガスの導入によりチャンバー内圧力は１×１０４Ｐａ以上となる。チャンバー内圧力が一定になった状態で加熱された接合対象物同士の接合を行う。接合対象物は真空排気の際に加熱してもよいし、還元性ガスを導入した後加熱しても良い。加熱工程におけるチャンバー内の圧力は、特に制限されず、減圧条件とすることによって、低温での導体化がより促進される傾向にあり、ガスの導入と排気を並行して行う「フロー」の状態でもよい。「フロー」の状態にすることで脱離ガス等の排気が同時に進み、チャンバーの汚染が減少する。
具体的には接合対象物をチャンバー内に導入後、チャンバー内を一旦真空排気し、上述の還元性の雰囲気ガスをチャンバー内に導入して一定の圧力に維持する。この時、チャンバー内へ導入するガスはカルボン酸蒸気とキャリアガス(窒素等)の混合ガスで、ガスの導入によりチャンバー内圧力は１×１０４Ｐａ以上となる。チャンバー内圧力が一定になった状態で加熱された接合対象物同士の接合を行う。接合対象物は真空排気の際に加熱してもよいし、還元性ガスを導入した後加熱しても良い。加熱工程におけるチャンバー内の圧力は、特に制限されず、減圧条件とすることによって、低温での導体化がより促進される傾向にあり、ガスの導入と排気を並行して行う「フロー」の状態でもよい。「フロー」の状態にすることで脱離ガス等の排気が同時に進み、チャンバーの汚染が減少する。
以下、構造体を用いた半導体パッケージについて説明する。
［半導体パッケージ］
図３３は半導体パッケージの第１の例を示す模式的断面図である。なお、以下に示す図３３において、上述の図１３に示す構造体１８と同一構成物には同一符号を付して、その詳細な説明は省略する。
図３３に示す半導体パッケージ６０は、半導体素子６２の構造体１８が製造されている。半導体素子６２はモールド樹脂６４で覆われている。半導体素子６２の導電部材１９が配線基板７０と電気的に接続されている。
配線基板７０は、電気絶縁性を有する絶縁性基材７２に配線層７４が設けられている。配線層７４は、一方が導電部材１９と電気的に接続され、他方が半田ボール７５に電気的に接続されている。これにより、半導体素子６２から信号等を半導体パッケージ６０の外部に取り出すことができる。また、半導体パッケージ６０の外部から半導体素子６２に信号、電圧、または電流等を供給することができる。
［半導体パッケージ］
図３３は半導体パッケージの第１の例を示す模式的断面図である。なお、以下に示す図３３において、上述の図１３に示す構造体１８と同一構成物には同一符号を付して、その詳細な説明は省略する。
図３３に示す半導体パッケージ６０は、半導体素子６２の構造体１８が製造されている。半導体素子６２はモールド樹脂６４で覆われている。半導体素子６２の導電部材１９が配線基板７０と電気的に接続されている。
配線基板７０は、電気絶縁性を有する絶縁性基材７２に配線層７４が設けられている。配線層７４は、一方が導電部材１９と電気的に接続され、他方が半田ボール７５に電気的に接続されている。これにより、半導体素子６２から信号等を半導体パッケージ６０の外部に取り出すことができる。また、半導体パッケージ６０の外部から半導体素子６２に信号、電圧、または電流等を供給することができる。
なお、本発明は、上述の実施形態に限られるものではなく、実装形態としては、例えば、ＳｏＣ（System on a chip）、ＳｉＰ（System in Package）、ＰｏＰ（Package on Package）、ＰｉＰ（Package in Package）、ＣＳＰ（Chip Scale Package）、ＴＳＶ（Through Silicon Via）等が挙げられる。
［半導体素子実装工程］
構造体を半導体素子に実装する場合、加熱による実装を伴うが、半田リフローを含めての熱圧着による実装、およびフリップチップによる実装では、均一かつ確実な実装を施す観点から、最高到達温度は２２０～３５０℃が好ましく、２４０～３２０℃がより好ましく、２６０～３００℃が特に好ましい。
これらの最高到達温度を維持する時間としては、同観点から２秒～１０分が好ましく、５秒～５分がより好ましく、１０秒～３分が特に好ましい。
また、接合対象物と構造体の陽極酸化膜との熱膨張率差に起因して陽極酸化膜内に発生するクラックを抑制する観点から、上述の最高到達温度に到達する前に、所望の一定温度で５秒～１０分、より好ましくは１０秒～５分、特に好ましくは２０秒～３分の熱処理を施す方法をとることもできる。所望の一定温度としては、８０～２００℃であることが好ましく、１００～１８０℃がより好ましく、１２０～１６０℃が特に好ましい。
また、ワイヤーボンディングでの実装時の温度としては、確実な実装を施す観点から、８０～３００℃が好ましく、９０～２５０℃がより好ましく、１００～２００℃が特に好ましい。加熱時間としては、２秒～１０分が好ましく、５秒～５分がより好ましく、１０秒～３分が特に好ましい。
構造体を半導体素子に実装する場合、加熱による実装を伴うが、半田リフローを含めての熱圧着による実装、およびフリップチップによる実装では、均一かつ確実な実装を施す観点から、最高到達温度は２２０～３５０℃が好ましく、２４０～３２０℃がより好ましく、２６０～３００℃が特に好ましい。
これらの最高到達温度を維持する時間としては、同観点から２秒～１０分が好ましく、５秒～５分がより好ましく、１０秒～３分が特に好ましい。
また、接合対象物と構造体の陽極酸化膜との熱膨張率差に起因して陽極酸化膜内に発生するクラックを抑制する観点から、上述の最高到達温度に到達する前に、所望の一定温度で５秒～１０分、より好ましくは１０秒～５分、特に好ましくは２０秒～３分の熱処理を施す方法をとることもできる。所望の一定温度としては、８０～２００℃であることが好ましく、１００～１８０℃がより好ましく、１２０～１６０℃が特に好ましい。
また、ワイヤーボンディングでの実装時の温度としては、確実な実装を施す観点から、８０～３００℃が好ましく、９０～２５０℃がより好ましく、１００～２００℃が特に好ましい。加熱時間としては、２秒～１０分が好ましく、５秒～５分がより好ましく、１０秒～３分が特に好ましい。
[同軸構造]
この他、上述の配線を、例えば、図３４および図３５に示すように、信号電流が流れる複数の線状導体９０の周囲に、所定の間隔を空けてグランド配線９３に接続された複数の線状導体９０を配置することもできる。この構造は、同軸線路と同等の構造であるため、シールド（遮蔽）効果を奏することができる。また、隣接して配置され、異なる信号電流が流れる複数の線状導体９０間には、グランド配線９３に接続された複数の線状導体９０が配置されることになる。このため、隣接して配置され、異なる信号電流が流れる複数の線状導体９０間に生じる電気的結合（容量結合）を低減することができ、信号電流が流れる複数の線状導体９０自体がノイズ源となることを抑制することができる。図３４では、信号電流が流れる複数の線状導体９０は、絶縁性基材９１に形成され互いに電気的に絶縁されており、かつ信号配線９２に電気的に接続されている。信号配線９２およびグランド配線９３には、それぞれ絶縁層９４により電気的に絶縁された配線層９５に、電気的に接続されている。
この他、上述の配線を、例えば、図３４および図３５に示すように、信号電流が流れる複数の線状導体９０の周囲に、所定の間隔を空けてグランド配線９３に接続された複数の線状導体９０を配置することもできる。この構造は、同軸線路と同等の構造であるため、シールド（遮蔽）効果を奏することができる。また、隣接して配置され、異なる信号電流が流れる複数の線状導体９０間には、グランド配線９３に接続された複数の線状導体９０が配置されることになる。このため、隣接して配置され、異なる信号電流が流れる複数の線状導体９０間に生じる電気的結合（容量結合）を低減することができ、信号電流が流れる複数の線状導体９０自体がノイズ源となることを抑制することができる。図３４では、信号電流が流れる複数の線状導体９０は、絶縁性基材９１に形成され互いに電気的に絶縁されており、かつ信号配線９２に電気的に接続されている。信号配線９２およびグランド配線９３には、それぞれ絶縁層９４により電気的に絶縁された配線層９５に、電気的に接続されている。
また、図３６は半導体パッケージの第２の例を示す模式的断面図である。
構造体は、図３６に示すように、半導体パッケージ６０とプリント配線基板８０との電気的な接続にも使用できる。プリント配線基板８０は、半導体パッケージ６０が構造体１８を製造されている。プリント配線基板８０は、例えば、樹脂で構成された絶縁性基材８２に配線層８４が設けられている。配線層８４は導電部材１９と電気的に接続されている。
構造体は、図３６に示すように、半導体パッケージ６０とプリント配線基板８０との電気的な接続にも使用できる。プリント配線基板８０は、半導体パッケージ６０が構造体１８を製造されている。プリント配線基板８０は、例えば、樹脂で構成された絶縁性基材８２に配線層８４が設けられている。配線層８４は導電部材１９と電気的に接続されている。
また、本発明の構造体は、２個以上の半導体パッケージ同士の接続（ＰｏＰ；Package on Package）にも使用でき、この場合における態様としては、例えば、上下面側に配置された２個の半導体パッケージと、所定の配線を介して接続された態様が挙げられる。
また、構造体を、２個以上の半導体素子を基板上に積み重ねる態様または平置きにする態様によってパッケージングしたマルチチップパッケージにも使用でき、この場合における態様としては、例えば、２個の半導体素子を積層し、所定の配線を介して接続された態様が挙げられる。
また、構造体を、２個以上の半導体素子を基板上に積み重ねる態様または平置きにする態様によってパッケージングしたマルチチップパッケージにも使用でき、この場合における態様としては、例えば、２個の半導体素子を積層し、所定の配線を介して接続された態様が挙げられる。
［電子デバイス］
電子デバイスとしては、１つの半導体素子に複数の半導体素子を接合する形態である１対複数の形態に限定されるものではなく、複数の半導体素子と複数の半導体素子とを接合する形態である複数対複数の形態でもよい。
図３７は本発明の実施形態の構造体を用いた電子デバイスの第１の例を示す模式図であり、図３８は本発明の実施形態の構造体を用いた電子デバイスの第２の例を示す模式図であり、図３９は本発明の実施形態の構造体を用いた電子デバイスの第３の例を示す模式図であり、図４０は本発明の実施形態の構造体を用いた電子デバイスの第４の例を示す模式図である。
電子デバイスとしては、１つの半導体素子に複数の半導体素子を接合する形態である１対複数の形態に限定されるものではなく、複数の半導体素子と複数の半導体素子とを接合する形態である複数対複数の形態でもよい。
図３７は本発明の実施形態の構造体を用いた電子デバイスの第１の例を示す模式図であり、図３８は本発明の実施形態の構造体を用いた電子デバイスの第２の例を示す模式図であり、図３９は本発明の実施形態の構造体を用いた電子デバイスの第３の例を示す模式図であり、図４０は本発明の実施形態の構造体を用いた電子デバイスの第４の例を示す模式図である。
複数対複数の形態としては、例えば、図３７に示すように、１つの半導体素子１０４に構造体１８を形成し、構造体１８の導電部材１９を用いて半導体素子１０６と半導体素子１０８とが接合され、かつ電気的に接続された形態の電子デバイス１００ａが例示される。半導体素子１０４は、インターポーザー機能を有するものであってもよい。
また、例えば、インターポーザー機能を有するデバイス上に、論理回路を有する論理チップ、およびメモリーチップ等の複数のデバイスを積層することも可能である。また、この場合、それぞれのデバイスごとに電極サイズが異なっていても接合することができる。
図３８に示す電子デバイス１００ｂでは、電極１１８の大きさは同じではなく、大きさが異なるものが混在しているが、１つの半導体素子１０４に構造体１８を形成し、構造体１８の導電部材１９を用いて半導体素子１０６と半導体素子１０８とが接合され、かつ電気的に接続されている。更に半導体素子１０６および半導体素子１０８も構造体１８を形成し、半導体素子１０６に半導体素子１１６が構造体１８の導電部材１９を用いて接合され、かつ電気的に接続されている。半導体素子１０６と半導体素子１０８とに跨って半導体素子１１７が構造体１８の導電部材１９を用いて接合され、かつ電気的に接続されている。
また、例えば、インターポーザー機能を有するデバイス上に、論理回路を有する論理チップ、およびメモリーチップ等の複数のデバイスを積層することも可能である。また、この場合、それぞれのデバイスごとに電極サイズが異なっていても接合することができる。
図３８に示す電子デバイス１００ｂでは、電極１１８の大きさは同じではなく、大きさが異なるものが混在しているが、１つの半導体素子１０４に構造体１８を形成し、構造体１８の導電部材１９を用いて半導体素子１０６と半導体素子１０８とが接合され、かつ電気的に接続されている。更に半導体素子１０６および半導体素子１０８も構造体１８を形成し、半導体素子１０６に半導体素子１１６が構造体１８の導電部材１９を用いて接合され、かつ電気的に接続されている。半導体素子１０６と半導体素子１０８とに跨って半導体素子１１７が構造体１８の導電部材１９を用いて接合され、かつ電気的に接続されている。
また、図３９に示す電子デバイス１００ｃのように、１つの半導体素子１０４に構造体１８を形成し、構造体１８の導電部材１９を用いて半導体素子１０６と半導体素子１０８とが接合され、かつ電気的に接続されている。更に半導体素子１０６および半導体素子１０８に構造体１８を形成し、半導体素子１０６に半導体素子１１６と半導体素子１１７とが構造体１８の導電部材１９を用いて接合され、半導体素子１０８に半導体素子１２１が構造体１８の導電部材１９を用いて接合され、かつ電気的に接続されている構成とすることもできる。
上述のような構成の場合に、光導波路を含むようなデバイス表面にＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）のような発光素子、およびＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーのような受光素子を積層することで高周波を想定したシリコンフォトニクスへの対応も可能となる。
例えば、図４０に示す電子デバイス１００ｄのように、１つの半導体素子１０４に構造体１８を形成し、構造体１８の導電部材１９を用いて半導体素子１０６と半導体素子１０８とが接合され、かつ電気的に接続されている。更に半導体素子１０６および半導体素子１０８に構造体１８を形成し、半導体素子１０６に半導体素子１１６と半導体素子１１７とが構造体１８の導電部材１９を用いて接合され、半導体素子１０８に半導体素子１２１が構造体１８の導電部材１９を用いて接合され、かつ電気的に接続されている。
半導体素子１０４には光導波路１２３が設けられている。半導体素子１０８には発光素子１２５が設けられ、半導体素子１０６には受光素子１２６が設けられている。半導体素子１０８の発光素子１２５から出力された光Ｌｏは、半導体素子１０４の光導波路１２３を通過し、半導体素子１０６の受光素子１２６に出射光Ｌｄとして出射される。これにより、上述のシリコンフォトニクスに対応することができる。
なお、半導体素子１０４の構造体１８では、光Ｌｏおよび出射光Ｌｄの光路に相当する領域１２２を避けて導電部材１９が形成されている。
例えば、図４０に示す電子デバイス１００ｄのように、１つの半導体素子１０４に構造体１８を形成し、構造体１８の導電部材１９を用いて半導体素子１０６と半導体素子１０８とが接合され、かつ電気的に接続されている。更に半導体素子１０６および半導体素子１０８に構造体１８を形成し、半導体素子１０６に半導体素子１１６と半導体素子１１７とが構造体１８の導電部材１９を用いて接合され、半導体素子１０８に半導体素子１２１が構造体１８の導電部材１９を用いて接合され、かつ電気的に接続されている。
半導体素子１０４には光導波路１２３が設けられている。半導体素子１０８には発光素子１２５が設けられ、半導体素子１０６には受光素子１２６が設けられている。半導体素子１０８の発光素子１２５から出力された光Ｌｏは、半導体素子１０４の光導波路１２３を通過し、半導体素子１０６の受光素子１２６に出射光Ｌｄとして出射される。これにより、上述のシリコンフォトニクスに対応することができる。
なお、半導体素子１０４の構造体１８では、光Ｌｏおよび出射光Ｌｄの光路に相当する領域１２２を避けて導電部材１９が形成されている。
本発明は、基本的に以上のように構成されるものである。以上、本発明の構造体の製造方法および接合体の製造方法について詳細に説明したが、本発明は上述の実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良または変更をしてもよいのはもちろんである。
以下に実施例を挙げて本発明の特徴を更に具体的に説明する。以下の実施例に示す材料、試薬、物質量とその割合、および、操作等は本発明の趣旨から逸脱しない限り適宜変更することができる。従って、本発明の範囲は以下の実施例に限定されるものではない。
本実施例では、実施例１～実施例４および比較例１の構造体の製造方法により構造体を作製した。作製した各構造体について、接合と導通性を評価した。その結果を下記表１に示す。以下、接合と導通性について説明する。
本実施例では、実施例１～実施例４および比較例１の構造体の製造方法により構造体を作製した。作製した各構造体について、接合と導通性を評価した。その結果を下記表１に示す。以下、接合と導通性について説明する。
＜接合の評価＞
接合の評価については、ＴＥＧチップ（Test Element Group chip）を用意した。ＴＥＧチップには１辺が１００μｍの大きさの接合部を設けた。また、ＴＥＧチップは、両端に引出し電極がある。
作製した実施例１～４および比較例１のそれぞれの構造体と、ＴＥＧチップとを積層し、ウェハボンダーのチャンバー内に設置した。チャンバー内を一旦、１０－３Ｐａの真空とした後、５％水素を含有する窒素ガスをチャンバー内に導入し、チャンバー内の圧力を５ＫＰａで安定化させた。その後、温度２５０℃、圧力１００ＭＰａの条件で加圧加熱し、この加熱加圧の状態を３０分間保持して接合体の作製を試みた。なお、ウェハボンダーには、ボンドテックＷＢ－１０００を用いた。
接合は、接合体において、接合した状態で、逆さまにした際の剥離の有無で評価した。なお、剥離の有無は目視にて評価した。剥離がないものを「剥離なし」とし、剥離があるものを「剥離あり」とした。
接合の評価については、ＴＥＧチップ（Test Element Group chip）を用意した。ＴＥＧチップには１辺が１００μｍの大きさの接合部を設けた。また、ＴＥＧチップは、両端に引出し電極がある。
作製した実施例１～４および比較例１のそれぞれの構造体と、ＴＥＧチップとを積層し、ウェハボンダーのチャンバー内に設置した。チャンバー内を一旦、１０－３Ｐａの真空とした後、５％水素を含有する窒素ガスをチャンバー内に導入し、チャンバー内の圧力を５ＫＰａで安定化させた。その後、温度２５０℃、圧力１００ＭＰａの条件で加圧加熱し、この加熱加圧の状態を３０分間保持して接合体の作製を試みた。なお、ウェハボンダーには、ボンドテックＷＢ－１０００を用いた。
接合は、接合体において、接合した状態で、逆さまにした際の剥離の有無で評価した。なお、剥離の有無は目視にて評価した。剥離がないものを「剥離なし」とし、剥離があるものを「剥離あり」とした。
＜導通性の評価＞
上述の接合の評価で得た接合体について、ＴＥＧチップの両端の引出し電極で導通検査を実施し、電気抵抗値を測定して評価した。
導通性は、電気抵抗値が１ｋΩ以下のものを「導通あり」とし、電気抵抗値が測定できなかったものを「測定不可」とした。
上述の接合の評価で得た接合体について、ＴＥＧチップの両端の引出し電極で導通検査を実施し、電気抵抗値を測定して評価した。
導通性は、電気抵抗値が１ｋΩ以下のものを「導通あり」とし、電気抵抗値が測定できなかったものを「測定不可」とした。
以下、実施例１～実施例４および比較例１について説明する。なお、実施例１～実施例４の突出部の直径および高さは、いずれも電界放出形走査型電子顕微鏡を用いて突出部の断面画像を取得し、断面画像に基づき、突出部の直径および高さを１０点測定し、測定した平均値とした。
（実施例１）
実施例１では、ＴＥＧチップを用意した。なお、ＴＥＧチップには、１辺が１００μｍの大きさの導電層を形成した。この導電層の表面上に、複数の突出部を形成した。
型部材に、孔径２０μｍの貫通孔を有する石英ガラス板を用いた。ＰＥＧ（ポリエチレングリコール）を用いて、石英ガラス板を導電面に接着した。
次に、無電解めっきを実施して、石英ガラス板の貫通孔に導電性物質として銅を充填した。
充填後、石英ガラス板を物理的に剥離した。その後、導電面を純水で洗浄した。これにより、導電面に直径２０μｍ、高さ１００ｎｍの突出部を複数形成した。
無電解めっきは、以下に示す組成の無電解めっき液を用いて、温度６０℃で１０分間、実施した。
（無電解めっき液組成）
・硫酸銅５水和物（CuSO4・5H2O） ０．０３２ｍｏｌ／ｄｍ３
・クエン酸ナトリウム２水和物（C6H5Na3O7・2H2O） ０．０５２ｍｏｌ／ｄｍ３
・リン酸２水素ナトリウム２水和物（NaH2PO4・2H2O） ０．５４ｍｏｌ／ｄｍ３
・ホウ酸（H3BO3） ０．５０ｍｏｌ／ｄｍ３
実施例１では、ＴＥＧチップを用意した。なお、ＴＥＧチップには、１辺が１００μｍの大きさの導電層を形成した。この導電層の表面上に、複数の突出部を形成した。
型部材に、孔径２０μｍの貫通孔を有する石英ガラス板を用いた。ＰＥＧ（ポリエチレングリコール）を用いて、石英ガラス板を導電面に接着した。
次に、無電解めっきを実施して、石英ガラス板の貫通孔に導電性物質として銅を充填した。
充填後、石英ガラス板を物理的に剥離した。その後、導電面を純水で洗浄した。これにより、導電面に直径２０μｍ、高さ１００ｎｍの突出部を複数形成した。
無電解めっきは、以下に示す組成の無電解めっき液を用いて、温度６０℃で１０分間、実施した。
（無電解めっき液組成）
・硫酸銅５水和物（CuSO4・5H2O） ０．０３２ｍｏｌ／ｄｍ３
・クエン酸ナトリウム２水和物（C6H5Na3O7・2H2O） ０．０５２ｍｏｌ／ｄｍ３
・リン酸２水素ナトリウム２水和物（NaH2PO4・2H2O） ０．５４ｍｏｌ／ｄｍ３
・ホウ酸（H3BO3） ０．５０ｍｏｌ／ｄｍ３
（実施例２）
実施例２は、実施例１に比して、型部材の構成と、型部材の除去方法と、突出部の大きさとが異なるが、それ以外は、実施例１と同じとした。
実施例２では、型部材に、平均孔径が５μｍのファインポーラスアルミナ板を用いた。
型部材の除去方法としては、ＮａＯＨ１０％溶液に１０分間浸漬して型部材を溶解し、その後純水で洗浄した。突出部は、直径５μｍ、高さ１００ｎｍであった。
（実施例３）
実施例３は、実施例１に比して、型部材の構成と、型部材の除去方法と、突出部の大きさとが異なるが、それ以外は、実施例１と同じとした。
実施例３では、型部材に、孔径６０ｎｍで厚みが４０μｍの陽極酸化膜を用いた。陽極酸化膜は、アルミニウムを用いて作製した。型部材は、複数の貫通孔を有する酸化アルミニウムで構成される。
型部材の除去方法としては、ＮａＯＨ１０％溶液に１０分間浸漬して型部材を溶解し、その後純水で洗浄した。突出部は、直径６０ｎｍ、高さ１００ｎｍであった。
実施例２は、実施例１に比して、型部材の構成と、型部材の除去方法と、突出部の大きさとが異なるが、それ以外は、実施例１と同じとした。
実施例２では、型部材に、平均孔径が５μｍのファインポーラスアルミナ板を用いた。
型部材の除去方法としては、ＮａＯＨ１０％溶液に１０分間浸漬して型部材を溶解し、その後純水で洗浄した。突出部は、直径５μｍ、高さ１００ｎｍであった。
（実施例３）
実施例３は、実施例１に比して、型部材の構成と、型部材の除去方法と、突出部の大きさとが異なるが、それ以外は、実施例１と同じとした。
実施例３では、型部材に、孔径６０ｎｍで厚みが４０μｍの陽極酸化膜を用いた。陽極酸化膜は、アルミニウムを用いて作製した。型部材は、複数の貫通孔を有する酸化アルミニウムで構成される。
型部材の除去方法としては、ＮａＯＨ１０％溶液に１０分間浸漬して型部材を溶解し、その後純水で洗浄した。突出部は、直径６０ｎｍ、高さ１００ｎｍであった。
（実施例４）
実施例４は、実施例１に比して、型部材の構成と、型部材への充填方法と、型部材の適用方法と、型部材の除去方法と、突出部の作製方法と、突出部の構成とが異なるが、それ以外は、実施例１と同じとした。実施例４は、エッチングにより突出部を形成した。
実施例４では、型部材に、孔径６０ｎｍの凹部を有する、厚みが４０μｍの陽極酸化膜を用いた。陽極酸化膜は、アルミニウム板を用いて作製した。型部材は、アルミニウム板に連続して形成された酸化アルミニウムで構成される。
型部材を、硝酸（１５％水溶液）に浸漬させた後、型部材の表面の硝酸水溶液をぬぐい取った状態で、型部材を導電面に圧接し、２分保持した。そして、型部材を導電面から剥離した後、導電面を純水で洗浄した。これにより、導電面に突出部が形成された。突出部は、４０ｎｍ厚のハニカム状であった。
実施例４は、実施例１に比して、型部材の構成と、型部材への充填方法と、型部材の適用方法と、型部材の除去方法と、突出部の作製方法と、突出部の構成とが異なるが、それ以外は、実施例１と同じとした。実施例４は、エッチングにより突出部を形成した。
実施例４では、型部材に、孔径６０ｎｍの凹部を有する、厚みが４０μｍの陽極酸化膜を用いた。陽極酸化膜は、アルミニウム板を用いて作製した。型部材は、アルミニウム板に連続して形成された酸化アルミニウムで構成される。
型部材を、硝酸（１５％水溶液）に浸漬させた後、型部材の表面の硝酸水溶液をぬぐい取った状態で、型部材を導電面に圧接し、２分保持した。そして、型部材を導電面から剥離した後、導電面を純水で洗浄した。これにより、導電面に突出部が形成された。突出部は、４０ｎｍ厚のハニカム状であった。
（比較例１）
比較例１は、実施例１に比して、１辺が１００μｍの大きさの導電層を形成したＴＥＧチップを用いたこと以外は全て異なる。比較例１では。導電面上に、複数の突出部を形成しなかった。このため、下記表１において、「型部材の構成」、「充填方法」、「型部材の除去方法」、および「突出部の形状」の欄に「－」と記した。
比較例１は、実施例１に比して、１辺が１００μｍの大きさの導電層を形成したＴＥＧチップを用いたこと以外は全て異なる。比較例１では。導電面上に、複数の突出部を形成しなかった。このため、下記表１において、「型部材の構成」、「充填方法」、「型部材の除去方法」、および「突出部の形状」の欄に「－」と記した。
表１に示すように、実施例１～実施例４は、比較例１に比して、接合および導通性の評価がいずれも良好であった。このように接合対象物と信頼性の高い接合を容易に実現できた。
１０ 半導体素子
１０ａ 表面
１２ 導電層
１２ａ 表面
１２ｃ 端面
１４ 型部材
１５ 被充填部
１５ａ 基材
１５ｂ 貫通孔
１５ｃ 面
１６ａ 処理液
１７ 突出部
１７ａ 隙間
１８ 構造体
１９ 導電部材
２０ 型部材
２１ 凹部
２２ 基材
２３ 底部
３０、３２ 半導体素子
３３ 半導体層
３３ａ、３４ａ、３６ａ、４６ａ 表面
３４ 再配線層
３６ パッシベーション層
３７ 配線
３８ パッド
３９ 接合体
４０ 積層デバイス
４２、４４、４６、６２ 半導体素子
４４ｂ 裏面
４５ インターポーザー
４７ センサチップ
４８ レンズ
５０ 第１の半導体ウエハ
５０ａ 表面
５２ 第２の半導体ウエハ
６０ 半導体パッケージ
６４ モールド樹脂
７０ 配線基板
７２ 絶縁性基材
７４ 配線層
７５ 半田ボール
８０ プリント配線基板
８２ 絶縁性基材
８４ 配線層
９０ 線状導体
９１ 絶縁性基材
９２ 信号配線
９３ グランド配線
９４ 絶縁層
９５ 配線層
１００ａ、１００ｂ、１００ｃ、１００ｄ 電子デバイス
１０４、１０６、１０８、１１６、１１７、１２１ 半導体素子
１１８ 電極
１２２ 領域
１２３ 光導波路
１２５ 発光素子
１２６ 受光素子
ｄ 貫通孔の直径
ｄｔ 凹部の直径
Ｄｃ 突出部の直径
Ｄｓ 積層方向
Ｄｔ 厚み方向
Ｈ 突出部の高さ
ｈ 型部材の厚み
ｈｔ 凹部の長さ
Ｌｄ 出射光
Ｌｏ 光
ｐ 中心間距離
ｘ 方向
ｗ 基材の幅
ｗｔ 基材の幅
Ｗｃ 隙間の間隔
１０ａ 表面
１２ 導電層
１２ａ 表面
１２ｃ 端面
１４ 型部材
１５ 被充填部
１５ａ 基材
１５ｂ 貫通孔
１５ｃ 面
１６ａ 処理液
１７ 突出部
１７ａ 隙間
１８ 構造体
１９ 導電部材
２０ 型部材
２１ 凹部
２２ 基材
２３ 底部
３０、３２ 半導体素子
３３ 半導体層
３３ａ、３４ａ、３６ａ、４６ａ 表面
３４ 再配線層
３６ パッシベーション層
３７ 配線
３８ パッド
３９ 接合体
４０ 積層デバイス
４２、４４、４６、６２ 半導体素子
４４ｂ 裏面
４５ インターポーザー
４７ センサチップ
４８ レンズ
５０ 第１の半導体ウエハ
５０ａ 表面
５２ 第２の半導体ウエハ
６０ 半導体パッケージ
６４ モールド樹脂
７０ 配線基板
７２ 絶縁性基材
７４ 配線層
７５ 半田ボール
８０ プリント配線基板
８２ 絶縁性基材
８４ 配線層
９０ 線状導体
９１ 絶縁性基材
９２ 信号配線
９３ グランド配線
９４ 絶縁層
９５ 配線層
１００ａ、１００ｂ、１００ｃ、１００ｄ 電子デバイス
１０４、１０６、１０８、１１６、１１７、１２１ 半導体素子
１１８ 電極
１２２ 領域
１２３ 光導波路
１２５ 発光素子
１２６ 受光素子
ｄ 貫通孔の直径
ｄｔ 凹部の直径
Ｄｃ 突出部の直径
Ｄｓ 積層方向
Ｄｔ 厚み方向
Ｈ 突出部の高さ
ｈ 型部材の厚み
ｈｔ 凹部の長さ
Ｌｄ 出射光
Ｌｏ 光
ｐ 中心間距離
ｘ 方向
ｗ 基材の幅
ｗｔ 基材の幅
Ｗｃ 隙間の間隔
Claims (11)
- 導電性を有する導電面を有する導電性基材と、複数の凹部、または複数の貫通孔で構成された被充填部を有する型部材とを用意する準備工程と、
前記型部材の前記被充填部を、前記導電面に少なくとも接触させる適用工程と、
前記型部材を取り除く除去工程とを有し、
前記準備工程と前記除去工程との間に、前記被充填部に導電性物質を充填する第１の充填工程、または前記被充填部に前記導電性基材を溶解する処理液を充填する第２の充填工程を有し、
前記除去工程により前記型部材が取り除かれて、前記導電面に、導通性を有する複数の突出部が形成される、構造体の製造方法。 - 前記第１の充填工程において充填する前記導電性物質は、前記導電性基材の前記導電面に含まれる導電性物質と同じである請求項１に記載の構造体の製造方法。
- 前記第１の充填工程導または前記第２の充填工程は、前記準備工程と前記適用工程との間に実施される、請求項１または２に記載の構造体の製造方法。
- 前記第１の充填工程導または前記第２の充填工程は、前記適用工程と前記除去工程との間に実施される、請求項１または２に記載の構造体の製造方法。
- 前記第１の充填工程は、前記型部材の前記複数の凹部に前記導電性物質を充填する工程であり、
前記適用工程は、前記型部材の前記複数の凹部に前記導電性物質が充填された状態で、前記導電面に、前記型部材の前記凹部を接触させる工程である、請求項３に記載の構造体の製造方法。 - 前記適用工程は、前記型部材の前記複数の貫通孔を前記導電面に接触させる工程であり、
前記第１の充填工程は、前記型部材の前記複数の貫通孔を前記導電面に接触させた状態で、前記型部材の前記複数の貫通孔に前記導電性物質を充填する工程である、請求項４に記載の構造体の製造方法。 - 前記型部材は、複数のマイクロポアを有する、バルブ金属の陽極酸化膜で構成されている、請求項１～６のいずれか１項に記載の構造体の製造方法。
- 前記バルブ金属は、アルミニウムである、請求項７に記載の構造体の製造方法。
- 前記除去工程は、前記型部材をエッチングにより除去する、請求項１～８のいずれか１項に記載の構造体の製造方法。
- 請求項１～９のいずれか１項に記載の構造体の製造方法により製造された、少なくとも１つの構造体を用意し、
前記構造体の前記導電面に形成された導通性を有する前記複数の突出部を、接合対象物に向けて配置し、前記構造体と前記接合対象物とを接合する接合工程を有する、接合体の製造方法。 - 複数の前記構造体を用意し、
前記接合工程は、複数の前記構造体のうち１つの前記構造体と、複数の前記構造体のうち他の前記構造体からなる前記接合対象物とを接合する工程である、請求項１０に記載の接合体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021540671A JP7305770B2 (ja) | 2019-08-16 | 2020-07-16 | 構造体の製造方法および接合体の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019149345 | 2019-08-16 | ||
| JP2019-149345 | 2019-08-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2021033466A1 true WO2021033466A1 (ja) | 2021-02-25 |
Family
ID=74661035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2020/027638 WO2021033466A1 (ja) | 2019-08-16 | 2020-07-16 | 構造体の製造方法および接合体の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7305770B2 (ja) |
| WO (1) | WO2021033466A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220165619A1 (en) * | 2019-08-16 | 2022-05-26 | Fujifilm Corporation | Method for manufacturing structure |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009132974A (ja) * | 2007-11-30 | 2009-06-18 | Fujifilm Corp | 微細構造体 |
| WO2017094874A1 (ja) * | 2015-12-03 | 2017-06-08 | 国立大学法人東北大学 | 半導体デバイスおよび半導体デバイスの製造方法 |
-
2020
- 2020-07-16 JP JP2021540671A patent/JP7305770B2/ja active Active
- 2020-07-16 WO PCT/JP2020/027638 patent/WO2021033466A1/ja active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009132974A (ja) * | 2007-11-30 | 2009-06-18 | Fujifilm Corp | 微細構造体 |
| WO2017094874A1 (ja) * | 2015-12-03 | 2017-06-08 | 国立大学法人東北大学 | 半導体デバイスおよび半導体デバイスの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220165619A1 (en) * | 2019-08-16 | 2022-05-26 | Fujifilm Corporation | Method for manufacturing structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7305770B2 (ja) | 2023-07-10 |
| JPWO2021033466A1 (ja) | 2021-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6808815B2 (ja) | 積層デバイス、積層体および積層デバイスの製造方法 | |
| TWI764032B (zh) | 天線整合式封裝結構及其製造方法 | |
| KR101476894B1 (ko) | 다중 다이 패키징 인터포저 구조 및 방법 | |
| WO2020166240A1 (ja) | 陽極酸化処理方法および異方導電性部材の製造方法 | |
| JP6887396B2 (ja) | 異方導電性部材の製造方法 | |
| US11315902B2 (en) | High bandwidth multichip module | |
| WO2019039071A1 (ja) | 構造体、構造体の製造方法、積層体および半導体パッケージ | |
| CN115831906A (zh) | 用于异构封装架构的具有腔体结构的玻璃芯 | |
| TW202249230A (zh) | 具有玻璃基體及磁性核心電感器之微電子總成 | |
| CN112750706A (zh) | 集成电路器件和形成集成电路封装件的方法 | |
| JP2019149448A (ja) | 異方導電性部材、異方導電性部材の製造方法、接合体および電子デバイス | |
| WO2021033466A1 (ja) | 構造体の製造方法および接合体の製造方法 | |
| WO2021033467A1 (ja) | 構造体の製造方法 | |
| CN111799188B (zh) | 一种利用tsv和tgv的减薄晶圆封装工艺 | |
| WO2021153112A1 (ja) | 金属充填微細構造体の製造方法 | |
| JP6890668B2 (ja) | 金属充填微細構造体の製造方法および絶縁性基材 | |
| CN116057681A (zh) | 结构体、结构体的制造方法、接合体的制造方法及器件的制造方法 | |
| WO2019163575A1 (ja) | 接合体の製造方法、仮固定部材、および積層体 | |
| Essig et al. | High efficient mid power modules by next generation chip embedding technology | |
| TW202405960A (zh) | 熱管理結構及製造熱管理結構的方法 | |
| WO2019065118A1 (ja) | 半導体デバイスの製造方法および接合部材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20854983 Country of ref document: EP Kind code of ref document: A1 |
|
| ENP | Entry into the national phase |
Ref document number: 2021540671 Country of ref document: JP Kind code of ref document: A |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 20854983 Country of ref document: EP Kind code of ref document: A1 |