JPS58177488A - 電気めつき処理方法 - Google Patents
電気めつき処理方法Info
- Publication number
- JPS58177488A JPS58177488A JP5923282A JP5923282A JPS58177488A JP S58177488 A JPS58177488 A JP S58177488A JP 5923282 A JP5923282 A JP 5923282A JP 5923282 A JP5923282 A JP 5923282A JP S58177488 A JPS58177488 A JP S58177488A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- layer
- copper
- plated
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
発明の技術分野
不発８Ａσ電気めっき処理方法に関し、％にプリント配
線板の製造等に適用これる銅めっき処理の改ＩＩＫ関す
る。 技術の背景 電子計算機まどの電子機器は、より小型化、？ＩＩ３速
化並ひに多機能化が図られつつある。このため半導体集
積回路装置等の電子部品か搭載はれるプリント配線板も
、かかる電子部品をより高密度に実装とするために、多
層化され、且つ各フリント配線基＆表ＩｉＩ］に形成さ
れる導体層もより高密度且つ精密なパター／形状とされ
つつある。 従来技術と問題点 かかるプリント配酬板あるいａプリント配線基板は、ガ
ラス繊維不織布等の基材にエポキシ樹脂を含浸して形成
した絶縁基板の表面に銅（Ｃｕ）からなる導体層を所望
のパターンに形成してＷＩ４成される。 すなわち、前記絶縁基板の土面に銅の下地層を形成し、
かかる絶縁基板の所望箇所にスルーホール（層間接続用
孔）を形成
線板の製造等に適用これる銅めっき処理の改ＩＩＫ関す
る。 技術の背景 電子計算機まどの電子機器は、より小型化、？ＩＩ３速
化並ひに多機能化が図られつつある。このため半導体集
積回路装置等の電子部品か搭載はれるプリント配線板も
、かかる電子部品をより高密度に実装とするために、多
層化され、且つ各フリント配線基＆表ＩｉＩ］に形成さ
れる導体層もより高密度且つ精密なパター／形状とされ
つつある。 従来技術と問題点 かかるプリント配酬板あるいａプリント配線基板は、ガ
ラス繊維不織布等の基材にエポキシ樹脂を含浸して形成
した絶縁基板の表面に銅（Ｃｕ）からなる導体層を所望
のパターンに形成してＷＩ４成される。 すなわち、前記絶縁基板の土面に銅の下地層を形成し、
かかる絶縁基板の所望箇所にスルーホール（層間接続用
孔）を形成
【７、次いで前記スルーホール内及び前記鋼
の下地層ｔ！面に無電解めっき法により鋼めっき層を形
成し、前記鋼の箔層上に選択的にマスク層を形成し、次
いで前記マスク層をマスクとして表出されている銅めっ
き層の表面に電気めっき法により鋼めっき層を形成し、
かかる電気めっき法により形成されたーめっき層の表面
に半田めっき層あるいは金めつき層を形成し７、次いで
前記マスク層を除去し、し７かる後、前記半田めっき層
あるいは金めつき層をマスクとして前記無電解めっき層
及び銅の下地層を選択的に除去して、絶縁基板上に表面
に半田めっき層わるいは金めつき層を有する銅層からな
る導体パターンが形成場れる。 このようなプリント配線板の製造方法において、絶縁基
板上に無電解めっき法によって形成ばれた銅層（無電解
めっき銅層）上に、電気めっき法にす よって銅層を形成する際には、ピロｐン酸銅めっき浴あ
るいは硫酸銅めっき浴を用いて、足＊＃Ｌめっき法によ
り電気めっき処理を行っていた〇例λは被めっき処理絶
縁基板の単位面積（１０［Ｃｍ）Ｘ１０［Ｃｍ、］＝１
［ｄｍ’：］当り、３〔Ａ〕の電流を当該めっき処理
の最初から、所定の銅めっき膜厚が得られるまで例えば
３０分間流すことにより当＃電気めっき処理を行ってい
た。 しか（７ながら、このような定ｔｉめっき法でに、形成
ばれる銅めっき層に析出むら及びあるいにす１１ うつきを生じてしまい光沢のある銅めっき層を形成する
ことが困難であった。またこのような電気めっき法に１
って形成された銅層に下地層である無電解鋼めっき層と
の密着性が十分ではなかつ友。 このように表面の平滑度が低い鋼層は、フォト・エツチ
ング法などによって導体層パターンを形成しようとする
際に、十分高いエツチング精度を得ることができず、高
密度且つ精密な導体パターンを形成することが困難であ
る。このため、従来の電気めっき処理にあっては、めっ
き浴中に光沢剤を添加してめっき処理を行っていた。 発明の目的 本発明はこのような従来の電気めっき処理方法に代えて
、表面の平滑度が高く、また下地金属層との密着性を十
分に高い電気めっき層を得ることができる電気めっき処
理方法を提供しようとするものである。 発明の構成 との九め本発明によれば、被めっき処理体と、めっき用
金属を保竺１した陽極体とをめっき浴中へ浸漬し、めっ
き開始から所定時間は所定電流のめっき処理な行い、し
かる後前記めっき電流を、増加ζせてめっき処理を行う
ことを４Ｉ徽とする電気めっき処理方法が提供される。 以下本発明を実施例をもって詳細に説明する。 発明の実施例 図は本発明の実施にかかる電気めっき処理装置の概略の
構成を示す。 同図において、１１はめっき処理槽、１２は該めっき処
理槽１１に収容された硫酸銅（Ｃｕ Ｓ０４ ）液、１
３ａ、１３ｂに表面に網目状の開口（孔）を有する例え
ばステンレスから構成これる箱状陽極体、１４に該箱状
陽極体内に収容はれためっき用金Ｊｌｉｆ鋼）、１５ａ
、１５ｂに前記箱状陽極体】３ａ。 １３ｂを包む例λはポリプロピレン製布装から構成これ
るアノードバックである。また、１６にグリント配線基
板等の被めっき処理体、１７は直流電源である。 本発明によれば、このような電気めっき処理装置を用い
ての鋼めっき処理において、め−っき開始時から所定時
間は低い電流値でめっき処理を行い、ｄｍ”）の電流を
流してめっき処理を行い、し２がる後３．０ （Ａ／ｄ
ｍ” ）の電流を流してめっき処理を行った（ただし、
かかる電流値は被めっき処理体の単位面積（１（ｄｍ″
、：１−１０［：ｃｍ：］ｘｌＯ［ｃｍ］）当きれる銅
めっき層の厚ζが所定の厚ことなる時点を選んで設定さ
れ、例λげ２８分間とすることにより、前記従来の定電
流めっき法（３［Ａ／ｄｍ″〕。 ３０分間）によって形成ばれるめっき層の膜厚と同等の
膜厚を有するめっき層を形成することができる。 このような不発ＭＡＫよる電気めっき処理方法によれば
、めっき開始時カーら所定時間低電流値のめっき処理を
行い、しかる後比較的大電流のめっき処理を行うことに
より、めっき浴中に光沢剤を添加することなく十分表面
平滑度の高い光沢のあるめっき層を得ることができる。 また、本発明による電気めっき処理方法によれば、前述
の如き２段階のめっき処理を施すことにより、％にめっ
き開始時から所定時間に低電流値のめっき処理を施すこ
とにより、下地金楓層（無電解めっき銅＃）と密着性の
高い、電気めっき層を形成することができる。 このような本発明において、めっき開始から所が時間行
う低ｉｔ流めっき処理に、ｉｔＩ流値を０１乃至３．０
［Ａ／ｄｍ” ）と１−１時間を３０秒乃至５分間と
して行い、しかる後２０乃至ｔｉ Ｏ［Ａ％ｄ ｍ″〕
のＷ流値をもって所定のめっき厚となる筐でめ）き処理
を行うのが好１ Ｌ、い。また低電流めっき処理から犬
を流めっき処理へ切換える際、めっき１１流は急峻な増
加、多段のステップ社の増加あるいは漸増のいずれの増
加方法をとってもよいＣなお、前記笑施例にあって汀、
銅め・つき処理を掲けて説明を行っ次が、本発明にこれ
に限定はれるものでになく、他の曾属のめつき処理に適
用してもよいことはもちろんである。 発明の効果 以上のような本発明によれば、電気めノき処理方法にお
いて、め、−・き開始時からＰ９ｒ足時間に低電流のめ
一つき処理を行い、しかる後大電流のめっき処理を行う
ことにより、表面平ｆ＃度が高くシ、かも下地金網層と
の密着性が高い電気めっき層を形成することができる。 従って、本発明をプリント配線板等の製造に適用すれば
、導体層パターンをより精密に且つ高密［Ｋ形成するこ
とができ、電子部品の高密度の実装がＣＴＪ能なプリン
ト配線板を提供することができる。
の下地層ｔ！面に無電解めっき法により鋼めっき層を形
成し、前記鋼の箔層上に選択的にマスク層を形成し、次
いで前記マスク層をマスクとして表出されている銅めっ
き層の表面に電気めっき法により鋼めっき層を形成し、
かかる電気めっき法により形成されたーめっき層の表面
に半田めっき層あるいは金めつき層を形成し７、次いで
前記マスク層を除去し、し７かる後、前記半田めっき層
あるいは金めつき層をマスクとして前記無電解めっき層
及び銅の下地層を選択的に除去して、絶縁基板上に表面
に半田めっき層わるいは金めつき層を有する銅層からな
る導体パターンが形成場れる。 このようなプリント配線板の製造方法において、絶縁基
板上に無電解めっき法によって形成ばれた銅層（無電解
めっき銅層）上に、電気めっき法にす よって銅層を形成する際には、ピロｐン酸銅めっき浴あ
るいは硫酸銅めっき浴を用いて、足＊＃Ｌめっき法によ
り電気めっき処理を行っていた〇例λは被めっき処理絶
縁基板の単位面積（１０［Ｃｍ）Ｘ１０［Ｃｍ、］＝１
［ｄｍ’：］当り、３〔Ａ〕の電流を当該めっき処理
の最初から、所定の銅めっき膜厚が得られるまで例えば
３０分間流すことにより当＃電気めっき処理を行ってい
た。 しか（７ながら、このような定ｔｉめっき法でに、形成
ばれる銅めっき層に析出むら及びあるいにす１１ うつきを生じてしまい光沢のある銅めっき層を形成する
ことが困難であった。またこのような電気めっき法に１
って形成された銅層に下地層である無電解鋼めっき層と
の密着性が十分ではなかつ友。 このように表面の平滑度が低い鋼層は、フォト・エツチ
ング法などによって導体層パターンを形成しようとする
際に、十分高いエツチング精度を得ることができず、高
密度且つ精密な導体パターンを形成することが困難であ
る。このため、従来の電気めっき処理にあっては、めっ
き浴中に光沢剤を添加してめっき処理を行っていた。 発明の目的 本発明はこのような従来の電気めっき処理方法に代えて
、表面の平滑度が高く、また下地金属層との密着性を十
分に高い電気めっき層を得ることができる電気めっき処
理方法を提供しようとするものである。 発明の構成 との九め本発明によれば、被めっき処理体と、めっき用
金属を保竺１した陽極体とをめっき浴中へ浸漬し、めっ
き開始から所定時間は所定電流のめっき処理な行い、し
かる後前記めっき電流を、増加ζせてめっき処理を行う
ことを４Ｉ徽とする電気めっき処理方法が提供される。 以下本発明を実施例をもって詳細に説明する。 発明の実施例 図は本発明の実施にかかる電気めっき処理装置の概略の
構成を示す。 同図において、１１はめっき処理槽、１２は該めっき処
理槽１１に収容された硫酸銅（Ｃｕ Ｓ０４ ）液、１
３ａ、１３ｂに表面に網目状の開口（孔）を有する例え
ばステンレスから構成これる箱状陽極体、１４に該箱状
陽極体内に収容はれためっき用金Ｊｌｉｆ鋼）、１５ａ
、１５ｂに前記箱状陽極体】３ａ。 １３ｂを包む例λはポリプロピレン製布装から構成これ
るアノードバックである。また、１６にグリント配線基
板等の被めっき処理体、１７は直流電源である。 本発明によれば、このような電気めっき処理装置を用い
ての鋼めっき処理において、め−っき開始時から所定時
間は低い電流値でめっき処理を行い、ｄｍ”）の電流を
流してめっき処理を行い、し２がる後３．０ （Ａ／ｄ
ｍ” ）の電流を流してめっき処理を行った（ただし、
かかる電流値は被めっき処理体の単位面積（１（ｄｍ″
、：１−１０［：ｃｍ：］ｘｌＯ［ｃｍ］）当きれる銅
めっき層の厚ζが所定の厚ことなる時点を選んで設定さ
れ、例λげ２８分間とすることにより、前記従来の定電
流めっき法（３［Ａ／ｄｍ″〕。 ３０分間）によって形成ばれるめっき層の膜厚と同等の
膜厚を有するめっき層を形成することができる。 このような不発ＭＡＫよる電気めっき処理方法によれば
、めっき開始時カーら所定時間低電流値のめっき処理を
行い、しかる後比較的大電流のめっき処理を行うことに
より、めっき浴中に光沢剤を添加することなく十分表面
平滑度の高い光沢のあるめっき層を得ることができる。 また、本発明による電気めっき処理方法によれば、前述
の如き２段階のめっき処理を施すことにより、％にめっ
き開始時から所定時間に低電流値のめっき処理を施すこ
とにより、下地金楓層（無電解めっき銅＃）と密着性の
高い、電気めっき層を形成することができる。 このような本発明において、めっき開始から所が時間行
う低ｉｔ流めっき処理に、ｉｔＩ流値を０１乃至３．０
［Ａ／ｄｍ” ）と１−１時間を３０秒乃至５分間と
して行い、しかる後２０乃至ｔｉ Ｏ［Ａ％ｄ ｍ″〕
のＷ流値をもって所定のめっき厚となる筐でめ）き処理
を行うのが好１ Ｌ、い。また低電流めっき処理から犬
を流めっき処理へ切換える際、めっき１１流は急峻な増
加、多段のステップ社の増加あるいは漸増のいずれの増
加方法をとってもよいＣなお、前記笑施例にあって汀、
銅め・つき処理を掲けて説明を行っ次が、本発明にこれ
に限定はれるものでになく、他の曾属のめつき処理に適
用してもよいことはもちろんである。 発明の効果 以上のような本発明によれば、電気めノき処理方法にお
いて、め、−・き開始時からＰ９ｒ足時間に低電流のめ
一つき処理を行い、しかる後大電流のめっき処理を行う
ことにより、表面平ｆ＃度が高くシ、かも下地金網層と
の密着性が高い電気めっき層を形成することができる。 従って、本発明をプリント配線板等の製造に適用すれば
、導体層パターンをより精密に且つ高密［Ｋ形成するこ
とができ、電子部品の高密度の実装がＣＴＪ能なプリン
ト配線板を提供することができる。
図は、本発明の実施にかかるめっき処理装置の概略構成
を示す断面図である。 図において、］１・・・・・・めっき処理槽】２・・・
・・・めっき浴 １３・・・・・・陽極体 １４・・・・・・めっき用全滅 １５・・・・・・アノードバック １６・・・・・・被めっき処理体
を示す断面図である。 図において、］１・・・・・・めっき処理槽】２・・・
・・・めっき浴 １３・・・・・・陽極体 １４・・・・・・めっき用全滅 １５・・・・・・アノードバック １６・・・・・・被めっき処理体
Claims (1)
- 被めっき処理体と、めっき用金属を保持し次陽極体とを
めっき浴中へ浸漬し、めっき開始から所定時間は所定１
！流のめっき処理を行い、しかる後繭記めっき１を流を
増加はせてめっき処理な打うことを％像とする電気めっ
き処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5923282A JPS58177488A (ja) | 1982-04-09 | 1982-04-09 | 電気めつき処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5923282A JPS58177488A (ja) | 1982-04-09 | 1982-04-09 | 電気めつき処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58177488A true JPS58177488A (ja) | 1983-10-18 |
Family
ID=13107425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5923282A Pending JPS58177488A (ja) | 1982-04-09 | 1982-04-09 | 電気めつき処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58177488A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5908540A (en) * | 1997-08-07 | 1999-06-01 | International Business Machines Corporation | Copper anode assembly for stabilizing organic additives in electroplating of copper |
| JP2000080496A (ja) * | 1998-09-03 | 2000-03-21 | Ebara Corp | 微細孔および／または微細溝を有する基材の孔埋めめっき方法 |
| JP2005272874A (ja) * | 2004-03-23 | 2005-10-06 | Sumitomo Bakelite Co Ltd | 回路基板の製造方法 |
| WO2019065095A1 (ja) * | 2017-09-26 | 2019-04-04 | 富士フイルム株式会社 | 金属充填微細構造体の製造方法および絶縁性基材 |
| JP2020017712A (ja) * | 2018-07-26 | 2020-01-30 | 健鼎（無錫）電子有限公司Ｔｒｉｐｏｄ （ＷＵＸＩ） Ｅｌｅｃｔｒｏｎｉｃ Ｃｏ．， Ｌｔｄ． | 回路基板構造の製造方法 |
-
1982
- 1982-04-09 JP JP5923282A patent/JPS58177488A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5908540A (en) * | 1997-08-07 | 1999-06-01 | International Business Machines Corporation | Copper anode assembly for stabilizing organic additives in electroplating of copper |
| US5935402A (en) * | 1997-08-07 | 1999-08-10 | International Business Machines Corporation | Process for stabilizing organic additives in electroplating of copper |
| JP2000080496A (ja) * | 1998-09-03 | 2000-03-21 | Ebara Corp | 微細孔および／または微細溝を有する基材の孔埋めめっき方法 |
| JP2005272874A (ja) * | 2004-03-23 | 2005-10-06 | Sumitomo Bakelite Co Ltd | 回路基板の製造方法 |
| WO2019065095A1 (ja) * | 2017-09-26 | 2019-04-04 | 富士フイルム株式会社 | 金属充填微細構造体の製造方法および絶縁性基材 |
| JP2020017712A (ja) * | 2018-07-26 | 2020-01-30 | 健鼎（無錫）電子有限公司Ｔｒｉｐｏｄ （ＷＵＸＩ） Ｅｌｅｃｔｒｏｎｉｃ Ｃｏ．， Ｌｔｄ． | 回路基板構造の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4581301A (en) | Additive adhesive based process for the manufacture of printed circuit boards | |
| US7169313B2 (en) | Plating method for circuitized substrates | |
| TWI223348B (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| CN101404259A (zh) | 配线板、半导体设备以及制造配线板和半导体设备的方法 | |
| US6515233B1 (en) | Method of producing flex circuit with selectively plated gold | |
| US6383401B1 (en) | Method of producing flex circuit with selectively plated gold | |
| US5680701A (en) | Fabrication process for circuit boards | |
| US4925525A (en) | Process for producing a printed circuit board | |
| JP4155434B2 (ja) | 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法 | |
| JPS58177488A (ja) | 電気めつき処理方法 | |
| KR20050093595A (ko) | 선택도금에 의한 양면연성 인쇄회로기판의 제조방법 | |
| JPH04100294A (ja) | プリント配線板の製造方法 | |
| JPS58186994A (ja) | 印刷配線板の製造方法 | |
| US6740222B2 (en) | Method of manufacturing a printed wiring board having a discontinuous plating layer | |
| JPH05259639A (ja) | プリント配線板の製造方法 | |
| JP4137279B2 (ja) | プリント配線板及びその製造方法 | |
| DE10018025A1 (de) | Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern | |
| JP3987781B2 (ja) | 配線基板の製造方法 | |
| JPH01290289A (ja) | 導体パターン形成方法 | |
| US6086946A (en) | Method for electroless gold deposition in the presence of a palladium seeder and article produced thereby | |
| KR100999515B1 (ko) | 인쇄회로기판 제조방법 | |
| JP2002164390A (ja) | テープキャリア及びその製造方法 | |
| JP3475962B2 (ja) | プリント回路板の製造方法 | |
| JPH06260757A (ja) | プリント回路板の製造方法 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 |