JP2006328476A - めっき方法 - Google Patents
めっき方法 Download PDFInfo
- Publication number
- JP2006328476A JP2006328476A JP2005153623A JP2005153623A JP2006328476A JP 2006328476 A JP2006328476 A JP 2006328476A JP 2005153623 A JP2005153623 A JP 2005153623A JP 2005153623 A JP2005153623 A JP 2005153623A JP 2006328476 A JP2006328476 A JP 2006328476A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- plating method
- current
- plated
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
【課題】 被めっき物に対してより均一なめっきを施すことができ、大幅にめっき不良を減少させることができるめっき方法を提供する。
【解決手段】 最初に被めっき物をめっき液で濡らしてから所定時間電流をゼロとし、次いで前記めっき液内の前記被めっき物および電極板に電流を印加してめっき処理をおこなう。
【選択図】 図1
【解決手段】 最初に被めっき物をめっき液で濡らしてから所定時間電流をゼロとし、次いで前記めっき液内の前記被めっき物および電極板に電流を印加してめっき処理をおこなう。
【選択図】 図1
Description
本発明は、めっき方法に関し、さらに詳細には、均一性に優れためっきを施すことができるめっき方法を提供する。本発明のめっき方法は、特に、微細なめっきを施す必要がある、多層プリント配線板をはじめとする積層形電子部品の作製において実施されるめっきプロセスに好適に応用することができる。
多層プリント配線板をはじめとする積層形電子部品の作製において、導体層間の接続や配線パターンの形成にめっき速度が速い電解めっき法が広く応用されている。近年の回路の高集積化に伴い、多数の微小なビアや微細な配線パターンに対して均一なめっきを施すことが必要となってきている。均一なめっきを得るためには、低電流密度でめっき処理を行うことが好ましいが、めっき処理速度が遅くなる。そこで、生産性の点から高速でめっき処理を行う必要があり、電流密度を高くしなければならない。しかし、電流密度が高いと、めっきの高さにばらつきが生じたり、ボイドを内在させたりした不良なめっきになりやすい。さらには、電気的に抵抗値が高くなったり、めっき密着強度の低下にもつながりやすいといった問題点がある。
多層プリント配線板作製の電解めっきプロセスにおいてより均一なめっきを得る方法として、めっき処理を最初低電流密度で行い、その後電流密度を上げて行うことによって、ボイドの発生やめっき高さのばらつきを抑える方法が各種提案されている(特許文献1、2及び3)。しかし、このような最初に低電流密度でめっき処理を行う方法を適用したとしても、ボイドやめっきの高さのばらつきを完全に無くすことはできず、無視することのできないある程度以上の不良が出ることが、多層プリント配線板の生産において前提となっている。例えばビアにめっきで導電材料を充填するビアフィル工程では数%から最大20%程度の欠損(ボイド、めっき立ち不良等を生じたビア)を出しているのが現状である。そして、ビアの微小化、配線パターンの微細化がさらに進んだ場合、めっき不良率は、もはや許容できないレベルとなってしまう。
特開平5−243730号公報
特開平10−98268号公報
特開2000−80496号公報
本発明は、上記のような現状に鑑みてなされたものであり、被めっき物に対してより均一なめっきを施すことができ、大幅にめっき不良を減少させることができるめっき方法を提供することを課題とする。
本発明者らは、多層プリント配線板をはじめとする積層形電子部品作製におけるめっきプロセスにおいて、めっき液成分がめっき被着体表面の洗浄効果を有し、めっきの析出状態に大きく影響するめっき被着面に残存するわずかな汚染物質を洗浄除去できることを見出して、本発明にいたったものである。
すなわち、本発明は、最初に被めっき物をめっき液で濡らしてから所定時間電流をゼロとし、次いで前記めっき液内の前記被めっき物および電極板に電流を印加してめっき処理をおこなうことを特徴とするめっき方法である。
本発明のめっき方法は、最初に被めっき物をめっき液で濡らしてから所定時間電流をゼロとし、次いで前記めっき液内の前記被めっき物および電極板に電流を印加してめっき処理をおこなうことを特徴とする。このように、最初に電流をゼロ(実質的にゼロである場合を含む)として被めっき物をめっき液で濡らすことにより、わずかであってもめっきの析出状態に大きく影響する、めっき被着面に残存する汚染物質を取り除くことができる。このようなめっき液による洗浄処理を最初におこなうことで、得られるめっきの均一性や密着性が向上し、めっき不良を大幅に低減することができる。また、このようにめっきプロセスの最初にめっき液で洗浄処理するので、洗浄のための別工程を設ける必要もなく、簡便かつ低コストでめっき品質を向上することができる。
このようにめっき被着面を予め洗浄する本発明のめっき方法は、特に、微細なめっきを施す必要がある、多層プリント配線板をはじめとする積層形電子部品の作製において実施される電解めっきプロセスに好適に応用することができる。より具体的には、リードフレームメッキ、フルアディティブ法による基板形成、セミアディティブ法による基板形成、半導体装置のバンプ、LTCC基板、多層セラミック基板、などの再配線・積層・ビア・パターン・フレーム・バンプに応用することができる。
積層形電子部品の代表的なものである多層プリント配線板は、絶縁層と導体層を1層ごとに積層した構造を有し、その積層方法としては、コア基板上にビルドアップ層を順次積み上げるシーケンシャル積層法や、個別に作製したビルドアップ層を一括して積層する一括積層法を適用することができる。絶縁層材料としては、感光性樹脂、熱硬化性樹脂、熱可塑性樹脂、これら樹脂材料にガラスクロス、アラミド樹脂などの不織布を挿入して複合化させた絶縁材料、セラミック材料等を用いることができ、導体層としては銅を使用することが好ましい。また、銅箔に熱硬化性樹脂をコートした樹脂付き銅箔は、取り扱い性、作業性が良好であり、これを用いることも好ましい。
本発明のめっき方法は、このような積層形電子部品を構成する一枚の層(多層プリント配線板のコア基板やビルドアップ層など)にめっきを施してめっき膜や突起物を形成し、導体層間接続や配線パターン形成を行なうのに用いることができる。導体層接続の方法としては、レーザーホール加工等で形成したビアにめっきを施して孔壁を導電材料で被覆する方法、さらに孔全体に導電材料を充填してフィルドビアとする方法、スルーホールめっきを施す方法、パターンめっき面(電解めっき面)、無電解めっき面、銅箔シャイニング面等のめっき被着面に導電材料の柱状突起を形成するビアポスト法などが挙げられる。本発明のめっき方法によれば、これらいずれの方法においても、めっき被着面に残存するホール加工残渣や金属酸化膜等の汚染物質を、最初に効果的に洗浄除去することができ、めっき品質を大幅に改善することができる。さらに、配線パターン形成においても、めっき被着面が無電解めっき面、電解めっき面、スパッタ導体膜面等である配線パターン部に残存する汚染物質を洗浄除去することができ、めっき密着性を向上させることができる。
例えば、図1に示すように、多層プリント配線板の積層材料として、銅箔1とガラスクロス2を挿入した絶縁性樹脂3とを貼合した樹脂付き銅箔を使用した場合、レーザーホール加工によってビアホール4を形成した際に、絶縁性樹脂3の炭化物、樹脂中のフィラー5(特に誘電体材料に含まれるチタンやその他の金属材料)や銅箔の防錆膜6(酸化亜鉛、酸化ニッケル等)がレーザーのエネルギーにより蒸発して生じた金属化物等のホール加工残渣7がホール内及び開口部周囲付近に屑として付着する。これらの残渣や底面銅箔の銅酸化膜をデスミア処理によって除去するが、完全に取り除くことは難しい。特に、ビアの径が小さくアスペクト比が高い場合や、底面銅箔が粗面化処理されて粗化面8を有している場合にはデスミア処理の洗浄性に劣る。また、デスミア処理後の搬送や保管時に大気中の浮遊物で汚染されることもある。このようなビア内に残存するホール加工残渣や金属酸化膜等の汚染物質によってめっき不良が引き起こされるが、最初に通電せずにめっき液で濡らすことで、残存する汚染物質をめっき液によって洗浄除去することができる。これにより、多数の微小なビアを有する多層プリント配線板をめっき処理した場合でも、ビアの欠損をほぼゼロ(PPM以下)とすることが可能である。特に、ビア径が200μm以下やアスペクト比(ビアの深さ/直径の値)が0.5以上といった、ビア内に残存する汚れを除きにくいビアの場合でも、このようなめっき液による洗浄処理を行うことによって、良好なめっきを施すことができる。
本発明のめっき方法は、浸漬浴を使用するめっきプロセスに適用することができるが、めっき液が常時代謝してめっき被着物を濡らすように、めっき液をポンプによってめっき被着物に噴流として当てる噴流めっき装置を使用することで、めっき液による洗浄効果がさらに高くなる。
電流をゼロとしてめっき液に浸漬させておく時間は、2秒から3分、好ましくは3秒から30秒である。この範囲の時間とすることで、十分な洗浄効果が得られ、生産性を大きく損なうこともない。なお、この際の電流は、めっきがほとんど進行しない微小電流であって、実質的に電流ゼロの場合も同じ効果が得られることはいうまでもない。
本発明のめっき方法では、最初に通電せずに被めっき物をめっき液で濡らした後は、被めっき物および電極板に電流を印加して通常のめっきプロセスを行うことができる。この際、必要に応じて通電量を変化させて電流密度を制御するために、適当な電流プロファイルを設定する方法をとることができる。
以下に実施例によって本発明をさらに詳しく説明するが、本発明は実施例に限定されるものではない。
酸化チタンを主体とする誘電体材料からなるフィラーとガラスクロスとを含むエポキシ樹脂を、めっき被着面を粗面化・防錆処理した銅箔と貼り合わせた基板(140mm角)に、炭酸ガスレーザーによるサイクル加工(出力3〜10mJ×5ショット)によって、孔径φ160μm、深さ160μmのビアホールを15000孔形成した。次いで、下記条件でデスミア処理を施した。
(1)膨潤工程(1分):グリコールエーテル系膨潤剤(荏原電産 DS−SW12A) 15%
(2)酸化工程(1.5分):過マンガン酸カリウム 4%
水酸化ナトリウム 4%
(3)還元工程(1分):硫酸ヒドロキシルアミン 1.5%
(*)各工程の間に水洗を実施
(1)膨潤工程(1分):グリコールエーテル系膨潤剤(荏原電産 DS−SW12A) 15%
(2)酸化工程(1.5分):過マンガン酸カリウム 4%
水酸化ナトリウム 4%
(3)還元工程(1分):硫酸ヒドロキシルアミン 1.5%
(*)各工程の間に水洗を実施
次に、図1の噴流めっき装置を使用して、電解銅めっきによるビアフィルを実施した。使用しためっき液の組成は以下のとおりである。
CuSO4 150g/L
H2SO4 150g/L
HCl 50ml/L
ポリマー1) 0.05%
ブライトナー2) 0.01%
1)ポリエチレングリコール
2)スルホン酸塩化合物
CuSO4 150g/L
H2SO4 150g/L
HCl 50ml/L
ポリマー1) 0.05%
ブライトナー2) 0.01%
1)ポリエチレングリコール
2)スルホン酸塩化合物
めっき処理の間、めっき液を70〜100L/分の噴流量で基板に当てた。通電は、最初に所定時間(0、1、2及び3秒間)0A/dm2(無通電)で噴流のみを行い(工程1)、その後、5A/dm2で10分間(工程2)、次いで20分かけて15A/dm2まで上げ(工程3)、さらに38分間かけて20A/dm2まで上げてそのまま20A/dm2で24分間おこない(工程4)、最後に3秒間で0A/dm2に戻して(工程5)、ビア全体をめっき充填(ビアフィル)した(図3(a)〜(c))。
このようなビアフィルめっき処理で充填されたビアのうち、空洞(貫通孔)凹み・ボイド、未充填、析出不足(高さ)が認められるビアを欠損ビアとし、全ビアに対する欠損ビアの割合を不良率として求めた。最初に無通電でめっき液噴流のみをおこなう時間(洗浄時間)に対して得られた不良率(%)は、以下のとおりであった。
洗浄時間(秒) 不良率(%)
0 20
1 1
2 0
3 0
洗浄時間(秒) 不良率(%)
0 20
1 1
2 0
3 0
上記結果からわかるように、本発明のめっき方法によれば、最初に一定時間(2秒、3秒)通電せずにめっき液のみによって洗浄する工程を設けることにより、かかる工程がない場合の高い不良率(20%)をゼロとすることができる。
1 銅箔
2 ガラスクロス
3 絶縁性樹脂
4 ビアホール
5 フィラー
6 防錆膜
7 ホール加工残渣
8 粗化面
9 基板
10 固定カソード電極部
11 給電電極部
12 カソード電極部
13 分散板
14 分散板
15 噴流めっき槽
16 受け槽
17 押さえ板
R1、R2 めっき液
2 ガラスクロス
3 絶縁性樹脂
4 ビアホール
5 フィラー
6 防錆膜
7 ホール加工残渣
8 粗化面
9 基板
10 固定カソード電極部
11 給電電極部
12 カソード電極部
13 分散板
14 分散板
15 噴流めっき槽
16 受け槽
17 押さえ板
R1、R2 めっき液
Claims (10)
- 最初に被めっき物をめっき液で濡らして所定時間電流をゼロとし、次いで前記めっき液内の前記被めっき物および電極板に電流を印加してめっき処理をおこなうことを特徴とするめっき方法。
- 前記被めっき物は、積層形電子部品を構成する一枚の層であることを特徴とする請求項1のめっき方法。
- めっき処理が、導体にめっき膜或いはめっきによって成長された突起物を形成するめっき処理である請求項1〜2のいずれか1項に記載のめっき方法。
- めっき処理が、基板のビアをめっき充填するめっき処理である請求項1〜2のいずれか1項に記載のめっき方法。
- ビア径が、200μm以下である請求項4のめっき方法
- ビアのアスペクト比が、0.5以上である請求項4または5記載のめっき方法。
- 前記被めっき物を前記めっき液が常時代謝して濡らしていることを特徴とする請求項1〜6のいずれか1項に記載のめっき方法。
- 電流をゼロとする時間が、2秒から3分である請求項1〜7のいずれか1項に記載のめっき方法
- 電流をゼロとする時間が、3秒から30秒である請求項1〜7のいずれか1項に記載のめっき方法
- 請求項1〜9のいずれか1項に記載のめっき方法を適用して得られた多層プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005153623A JP2006328476A (ja) | 2005-05-26 | 2005-05-26 | めっき方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005153623A JP2006328476A (ja) | 2005-05-26 | 2005-05-26 | めっき方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006328476A true JP2006328476A (ja) | 2006-12-07 |
Family
ID=37550474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005153623A Pending JP2006328476A (ja) | 2005-05-26 | 2005-05-26 | めっき方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006328476A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011093023A1 (ja) * | 2010-01-26 | 2011-08-04 | 住友ベークライト株式会社 | めっき方法および電解めっき装置 |
JP2011179079A (ja) * | 2010-03-02 | 2011-09-15 | Dainippon Printing Co Ltd | 多槽電解銅めっき方法、及び、電磁波遮蔽材の製造方法 |
JP2013168679A (ja) * | 2013-05-27 | 2013-08-29 | Ebara Corp | 導電材料構造体の形成方法 |
WO2019065095A1 (ja) * | 2017-09-26 | 2019-04-04 | 富士フイルム株式会社 | 金属充填微細構造体の製造方法および絶縁性基材 |
CN112301394A (zh) * | 2020-10-30 | 2021-02-02 | 西北工业大学 | 一种可以提高环形件内表面电镀层均匀性的镀腔 |
-
2005
- 2005-05-26 JP JP2005153623A patent/JP2006328476A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011093023A1 (ja) * | 2010-01-26 | 2011-08-04 | 住友ベークライト株式会社 | めっき方法および電解めっき装置 |
JP2011179079A (ja) * | 2010-03-02 | 2011-09-15 | Dainippon Printing Co Ltd | 多槽電解銅めっき方法、及び、電磁波遮蔽材の製造方法 |
JP2013168679A (ja) * | 2013-05-27 | 2013-08-29 | Ebara Corp | 導電材料構造体の形成方法 |
WO2019065095A1 (ja) * | 2017-09-26 | 2019-04-04 | 富士フイルム株式会社 | 金属充填微細構造体の製造方法および絶縁性基材 |
TWI765092B (zh) * | 2017-09-26 | 2022-05-21 | 日商富士軟片股份有限公司 | 金屬填充微細結構體的製造方法及絕緣性基材 |
CN112301394A (zh) * | 2020-10-30 | 2021-02-02 | 西北工业大学 | 一种可以提高环形件内表面电镀层均匀性的镀腔 |
CN112301394B (zh) * | 2020-10-30 | 2022-05-24 | 西北工业大学 | 一种可以提高环形件内表面电镀层均匀性的镀腔 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI391061B (zh) | Wiring substrate and manufacturing method thereof | |
JP5209938B2 (ja) | 回路形成方法 | |
TW200539774A (en) | Method of manufacturing a circuit carrier and the use of the method | |
JP2001291954A (ja) | ビアフィリングめっき方法 | |
US20200048786A1 (en) | High-speed electroplating method | |
JP2006328476A (ja) | めっき方法 | |
JP2007109706A (ja) | 多層プリント配線板の製造方法 | |
KR20230050343A (ko) | 프린트 배선판의 제조방법 | |
WO2014024754A1 (ja) | 半導体パッケージ用回路基板及びその製造方法 | |
US6398935B1 (en) | Method for manufacturing pcb's | |
JP2009239184A (ja) | 多層印刷配線板 | |
JP2006186059A (ja) | 多層プリント配線板及びその製造方法 | |
JP5623030B2 (ja) | プリント配線基板の製造方法 | |
JP2003168860A (ja) | プリント配線板及びその製造方法 | |
JP5089322B2 (ja) | ビアフィリング方法 | |
JP2006339483A (ja) | 配線基板の製造方法及び配線基板 | |
JP3596476B2 (ja) | 配線基板の製造方法 | |
JP2004319994A (ja) | プリント配線板の製造方法 | |
JP2005217052A (ja) | 配線基板及びその製造方法 | |
JP4328196B2 (ja) | 配線基板及びその製造方法並びに電気装置 | |
JP2009200301A (ja) | プリント配線板、およびその製造方法 | |
JP2002076617A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JPH0823164A (ja) | プリント基板のめっき方法 | |
JP2008305906A (ja) | 多層プリント配線板の製造方法 | |
US20040079643A1 (en) | Method for manufacturing wiring substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070905 |
|
A521 | Written amendment |
Effective date: 20071030 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071119 |