JP5209938B2 - 回路形成方法 - Google Patents

回路形成方法 Download PDF

Info

Publication number
JP5209938B2
JP5209938B2 JP2007285363A JP2007285363A JP5209938B2 JP 5209938 B2 JP5209938 B2 JP 5209938B2 JP 2007285363 A JP2007285363 A JP 2007285363A JP 2007285363 A JP2007285363 A JP 2007285363A JP 5209938 B2 JP5209938 B2 JP 5209938B2
Authority
JP
Japan
Prior art keywords
trench
circuit
circuit pattern
plating
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007285363A
Other languages
English (en)
Other versions
JP2009117415A (ja
Inventor
滋雄 橋本
輝幸 堀田
隆浩 石嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
C.UYEMURA&CO.,LTD.
Original Assignee
C.UYEMURA&CO.,LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by C.UYEMURA&CO.,LTD. filed Critical C.UYEMURA&CO.,LTD.
Priority to JP2007285363A priority Critical patent/JP5209938B2/ja
Priority to CN200880123753.4A priority patent/CN101911846B/zh
Priority to US12/738,794 priority patent/US8262831B2/en
Priority to PCT/JP2008/068085 priority patent/WO2009057419A1/ja
Priority to KR1020107009592A priority patent/KR101535126B1/ko
Priority to TW097140294A priority patent/TW200934325A/zh
Publication of JP2009117415A publication Critical patent/JP2009117415A/ja
Application granted granted Critical
Publication of JP5209938B2 publication Critical patent/JP5209938B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1082Partial cutting bonded sandwich [e.g., grooving or incising]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Chemically Coating (AREA)

Description

本発明は、回路形成方法に関し、特に、高密度・微細化が可能な回路の形成方法に関する。
エレクトロニクス産業の飛躍的発展に伴い、プリント配線基板も、高密度化、高性能化の要求が高まり需要が大きく拡大している。特に、携帯電話やノートパソコン、カメラ等の最新デジタル機器のマザー配線基板においては、その小型化・薄型化に従って、配線パターンの高密度化・微細化の要望が高まっており、そしてまた従来以上の高い接続信頼性が求められている。
現在用いられている実装技術としては、セミアディティブ法やフルアディティブ法を用いた回路形成方法が多用されている。
セミアディティブ法は、基材に触媒を付与した後、電解めっきの通電用下地として無電解めっき皮膜を形成し、配線パターンとなる部位を露出させるめっきレジストをマスクにして、電気めっきにより配線パターンとなる電解めっき皮膜の形成し、回路形成を行う方法である。
また、フルアディティブ法は、基材に触媒を付与した後、めっきレジストにより配線パターンとなる部位を露出させ、無電解銅めっきのみにより配線パターンとなる無電解めっき皮膜を形成し、回路形成を行う方法である。
またさらに、上述の実装技術の他に、高密度化・細線化の要求が高まっている昨今において注目が集まっているのが、インクジェット法を用いた実装技術である。このインクジェット法とは、インクジェットプリンタヘッドから金属ナノ粒子からなるインク液滴を噴射・塗布して、配線パターンを描画するという、非接触なダイレクトパターニング技術であり、上述のセミアディティブ法やフルアディティブ法のように無電解めっきや触媒等を後の工程で除去する必要性がなく、工程を少なくすることができると共に、無電解めっき層等を除去することに伴う断線等の無くすことができる技術であり、高密度微細化が望まれる近年において多用されている技術である(例えば、非特許文献1)。
酒井真理 「インクジェット法による回路基板製造技術」電子情報通信学会誌 vol.90 No.7 p544−p548 (2007) 特開平11−163499号公報
しかし、上述した従来から用いられている技術においては、それぞれ下記の問題点を有している。
例えば、セミアディティブ法においては、電気めっき時の電流の流れ方が変化し、その結果、基板上のめっきの厚み(回路の高さ)に差異が生じるという問題点がある。また、回路が高密度微細化するに従って、レジストの形成で位置ずれや現像不良等の問題が発生し易くなり、延いては断線や回路のショート等が起こりやすくなる。さらに、電気めっき後に、通電用下地として形成した無電解めっき皮膜をエッチングにより除去する必要があるため、このエッチングにより必要な回路部分の断線を招いたり、回路のショートの原因になったりするという問題がある。
また、フルアディティブ法においても、回路が高密度微細化するに従って、レジストの形成で位置ずれや現像不良等の問題が発生し易くなり、断線や回路のショートが起こりやすくなる。さらに、このフルアディティブ法の工法上、めっきレジストの下に触媒が残ることになるので、回路が微細化すると、この触媒の存在によって回路間の絶縁性の低下を起こし、ショートを引き起こす可能性が高まる。一方で、この触媒をエッチング除去するとなれば、必要な回路部分の断線等を引き起こしてしまう可能性もあるという問題がある。
さらに、インクジェット法においては、確かに、上述したセミアディティブ法やフルアディティブ法とは異なり、無電解めっきや触媒をエッチング除去する必要性が無く、レジストを用いることなく配線パターンを描画することができるので、少ない工程で微細な配線パターンを形成することができ、断線等の問題も改善することができる。しかし、インクジェット法の場合には、図3(a)〜(c)にその手順を示すように、ガラスエポキシ樹脂等の絶縁樹脂100に、回路パターンを形成する導電性ペースト101をインクジェット法によって噴射・塗布した後、電気伝導度あるいは配線に流すことができる電気容量を確保するために、印刷して、乾燥、硬化させた導電性ペースト101の上に無電解めっき102等で必要な厚みにする必要があり、回路が微細化すると、この無電解めっき102等は基板面に対して垂直方向だけでなく、水平方向(配線と配線の間の方向)にも成長してしまうので、回路間においてその無電解めっき102等が互いに接触し、回路のショートが生じやすくなるという問題点がある(例えば、特許文献1)。
本発明は、これら従来技術の問題点に鑑みてなされたものであり、回路の位置ずれ、ショートや断線が生じることのない微細な回路の形成方法を提供することを目的とする。
本発明に係る回路形成方法は、上記課題を解決するために、絶縁樹脂上にインクジェット方式によって銅粒子を用いた導電性ペーストを塗布して硬化して回路パターンを形成するパターン形成工程と、上記回路パターンが形成された絶縁樹脂上に、絶縁樹脂層を積層する積層工程と、上記積層工程にて積層された絶縁樹脂層にトレンチを形成し、上記回路パターンを露出させるトレンチ形成工程と、露出した上記回路パターンを形成する導体表面を過硫酸塩又は硫酸及び過酸化水素水の混合溶液により活性化し、非触媒下で無電解めっきによって上記トレンチ内に無電解めっき金属を該トレンチの底部から開口部へと積層させて埋め込む無電解めっき工程とを有する。
本発明に係る回路形成方法によれば、回路パターンが露出されるようにトレンチを形成し、当該トレンチに無電解めっき金属を埋め込んで、必要な電気容量を確保するようにしているので、ショートや断線のない回路を形成することができる。
以下、本実施形態に係る回路形成方法について、図面を参照して説明する。
図1は、本実施形態に係る回路形成方法によって形成された回路基板の概略を説明する断面図である。図1に示すように、この回路基板10は、第1の絶縁層1Lと、第1の絶縁層1L上に形成された回路パターンからなる導電層2Lと、この回路パターンが形成された基板上に積層された第2の絶縁層3Lとが、多層に形成されてなっており、また第2の絶縁層3Lには、回路パターンと導通可能となるように埋め込まれた無電解めっき金属15が構成されている。
この回路基板10は、第1の絶縁層1Lとなる絶縁樹脂11上に回路パターンを形成し、導電層2Lを構成する回路パターンが形成された絶縁樹脂11上に、第2の絶縁層3Lとなる絶縁樹脂13を積層し、積層された絶縁樹脂13にトレンチを形成して回路パターンを露出させ、形成されたトレンチ内に、無電解めっきによってめっき金属15を埋め込むことによってつくられる。以下、図2を参照にして、本実施形態に係る回路形成方法について、その手順に従って詳述する。なお、図2(a)〜(d)は、本実施形態に係る回路形成工程を概略的に示した断面図である。この図2の各断面図においては、一方の面しか図示されていないが、両側の面に対して処理を行う場合を除く趣旨のものではない。また、以下に詳述する工程を繰り返すことによって、さらに多層構造を有する多層回路基板とすることができることは言うまでもない。
(回路パターン形成工程)
図1(a)に示すように、本実施形態に係る回路形成方法は、先ず、第1の絶縁層1Lとなる絶縁樹脂11上に、回路パターンの形成する。
本実施形態において、第1の絶縁層1Lとなる絶縁樹脂11は、特に限定されるものではなく周知のものを使用することができ、例えば、エポキシ樹脂(EP樹脂)や、熱硬化性樹脂フィルムであるポリイミド樹脂(PI樹脂)、ビスマレイミド―トリアジン樹脂(BT樹脂)、ポリフェニレンエーテル樹脂(PPE樹脂)等や、さらに熱可塑性樹脂フィルムである液晶ポリマー(LCP)、ポリエーテルエーテルケトン樹脂(PEEK樹脂)、ポリエーテルイミド樹脂(PEI樹脂)、ポリエーテルサルホン(PES樹脂)等、種々の樹脂を用いることができる。あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にEP樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる板材等を使用してもよい。さらに可撓性フィルム等を用いてもよい。特に好ましい樹脂としては、後工程における無電解めっき処理時に、めっき液に有害な溶出物がなく、界面剥離を起こさないなど、工程に対する耐性を有すると共に、硬化を行い回路形成後、回路面及び上下面の層と十分な密着性を有し、冷熱サイクルなどの試験で剥離やクラックなどを発生しない樹脂であるとよく、また後述するように、導電性ペーストを絶縁樹脂上に塗布して回路パターンを形成させる場合には、一般的に、導電性ペーストを塗布する絶縁樹脂として、ガラスエポキシ樹脂、フェノール樹脂、ガラスポリイミド樹脂、ガラスビスマレイミド樹脂、ガラスポリフェニレンオキサイド樹脂、アラミドエポキシ樹脂、液晶ポリマーフィルム等が、導電性ペーストとの密着性の観点から多用される。この絶縁樹脂11は、例えば、導電性の層が形成された複数の基板を接着して多層構造とされたものを使用してもよい。
上述したような絶縁樹脂11上に、導電層2Lを構成する回路パターンを形成するのであるが、本実施形態に係る方法においては、導電性ペースト12aを所望とする最小線幅/ライン間隔となるように絶縁樹脂11上に塗布し、回路パターンを形成していく。
導電性ペースト12aに含有される金属粒子は、導電性の金属であり、例えば、Au、Ag、Cu、Pd、W、Ni、Ta、Bi、Pb、In、Sn、Zn、Ti、Al等から選択される微粒子、又は2種類以上の金属からなる合金の微粒子を挙げることができ、特に無電解めっきのシードとなるものが好ましい。この金属粒子は、アルコール還元法、ポリオール還元法、熱分解法、超音波分解法、水素還元法等の周知の技術を用いて合成することができ、この金属粒子は、2〜100nmの範囲の平均粒子径を有し、導電性ペーストの分散安定性等の観点から、好ましくは、分散安定性の高い2〜50nmの平均粒子径を有する金属ナノ粒子がよい。また、ペースト内において金属粒子同士が凝集しないようにするために、金属粒子をアミン類、カルボン酸類等の有機剤でコーティングしておくことが好ましい。
そして、合成された金属粒子を、水の他、ポリエチレングリコールモノメチルエーテル系溶剤、ポリエチレングリコールモノメチルエーテルアセテート系溶剤、ポリプロピレングリコールモノメチルエーテル系溶剤、ポリプロピレングリコールモノメチルエーテルアセテート系溶剤、アルコール系溶剤、炭化水素系溶剤、その他エステルやケトンなどの有機溶剤等の分散溶媒に均一に分散にして導電性ペーストとし、このようにして生成された導電性ペーストを、下記に説明するインクジェット法等を用いて絶縁樹脂11上に目的とする回路パターン形状となるように塗布する。なお、分散溶媒の溶媒量は、全導電性ペースト重量の内、20〜60重量%とするのが一般的であるが、導電性ペーストの所望とする粘度に応じて適正な溶媒量とするのが好ましい。また、分散溶媒は、基板への適格な回路パターンの噴射・塗布を確保する観点から、その蒸気圧が0.001mmHg以上で50mmHg以下であるものが好ましい。さらに、この導電性ペーストに、硬化剤、酸化防止剤、増粘剤等の添加剤を含有させ、密着力が良く、表面形状がなめらかで、また低抵抗かつ超微細な回路パターンが形成されるようにすることが望ましい。
以上のようにして生成された導電性ペースト12aを絶縁樹脂11の基板上に塗布する方法としては、インクジェット法、スクリーン法、ディスペンサー法、オフセット法、ブレードコート法、スプレーコート法、ディップコート法、スピンコート法等を用いることができるが、特に、インクジェット法、ディスペンサー法、スクリーン法が好ましい。本実施形態に係る回路形成方法は、これらの周知の方法を用いて、絶縁樹脂11上に回路パターンを描画していく。なお、スクリーン法とインクジェット法とを組み合わせて、回路パターンを描画するようにしてもよい。以下では、具体的に、インクジェット法を用いて絶縁樹脂11上に、導電性ペースト12aの液滴を塗布し、回路パターンを形成する方法について説明する。
インクジェット法は、圧力発生源として圧電(ピエゾ)素子を用いたピエゾ方式と、熱による液体の沸騰現象を用いたバブル方式があるが、本実施形態に係る回路形成方法における回路パターン描画は、いずれの方法をも用いることができ、実施する方式によって、導電性ペーストの粘度を適正化し、また適した沸点を有する有機溶媒を使用した導電性ペーストを用いて描画する。すなわち、インクジェットプリンタヘッドの液溜に、調製した導電性ペーストを入れ、微小な液滴として、基板上に目的とするパターン形状となるように噴射・塗布する。その際、目標とする最小線幅/ライン間隔に応じて、塗布されるドットの平均径を選択し、微小な液滴量を定める。なお、その微小な液滴量は、使用するインクジェットプリンタヘッドの性能に依存するため、目的とする液滴量に適合するプリンタヘッドを選択して用いるのが望ましい。
そして、このようにして絶縁樹脂11上に導電性ペースト12aを噴射・塗布後、この基板10を乾燥させて導電性ペースト12aに含有する溶媒等を揮発させることによって、回路パターンが描画された基板10が形成されることとなる。乾燥条件としては、例えば、50℃〜200℃の温度で、15分〜60分の時間で乾燥させる。また、さらに高温条件で、この導電性ペースト12aを硬化させるようにする。このように、導電性ペースト12aを絶縁樹脂11上に噴射・塗布して、高温条件で乾燥及び硬化させることによって、この絶縁樹脂11上に回路パターンが形成されることとなる。なお、導電性ペースト12aを塗布し、乾燥させた後に、さらに塗布する工程を複数回繰り返すようにしてもよい。また、導電性ペースト12aを塗布する前に絶縁樹脂11の基板表面を、その導電性ペースト12aで噴射・塗布し易くなるように、プラズマ処理、UV処理、コロナ放電処理等の乾式処理あるいは過マンガン酸液、アルカリ液等の湿式処理等の処理を施しておいてもよい。さらに、この導電性ペースト12aを乾燥して硬化させた場合には、その後、表面を研磨するようにしてもよい。
このように本実施形態に係る回路形成方法においては、回路パターンを、インクジェット法等を利用して導電性ペースト12aを塗布することによって形成するようにしているので、ボイドの発生の可能性が少なくなり、ボイドによる配線不良を回避でき、接続信頼性を高めることができる。また、配線の高さのばらつきを抑えることも可能となり、さらに絶縁層1Lとの密着性も高めることができる。
また、インクジェット法等を用いて導電性ペースト12aを塗布することによって回路パターンを形成するようにしているので、めっきレジストを用いて電気めっきや無電解めっきにより回路パターンを形成していた従来技術と比較して、回路パターンの位置ずれや現像不良等の発生がなく、より正確に所望とする微細な回路パターンを描画することができる。
なお、以下では、乾燥・硬化して回路パターンを形成している導電性ペースト12aを、導体12bと称することとする。
本実施形態に係る回路形成方法においては、インクジェット法等を用いた導電性ペースト12aの塗布によって、回路パターンを形成した後、下記に詳述するように、当該回路パターンが形成された絶縁樹脂11の基板上に、第2の絶縁層3Lを構成する絶縁樹脂13を積層する工程へと進行するのであるが、図1(a´)に示すように、上述した乾燥・硬化した導電性ペースト12aによる回路パターンの形成後、必要に応じて、無電解めっき等を用いて当該回路パターンを形成している導体12bにシード層16を被覆形成し、補強するようにしてもよい。具体的には、導電性ペースト12aが乾燥・硬化することによって回路パターンが形成された基板10を、硫酸や塩酸などの酸性溶液等を用いて処理し、乾燥・硬化した導体12b部位を活性化し、適宜エッチングを行って密着性が高まった導体12bに、例えば、硫酸銅(10g/L)、EDTA(30g/L)を含有し、水酸化ナトリウムによってpH12.5に調整されている無電解銅めっき液等によってシード層16を被覆し、導体12bからなる回路パターンを肥厚させるようにする。このように、導体12bからなる回路パターンを基板10上に形成した後、無電解めっき等によってシード層16を形成させて補強することによって、後工程のレーザ加工工程において、回路パターンを形成している導体12bがレーザ17により除去されてしまうことを防止することができ、所望とする回路パターンを形成することが可能となる。なお、無電解銅めっき液を用いた処理について説明したが、これに限られるものではない。
(絶縁樹脂積層工程)
第1の絶縁層1Lを構成する絶縁樹脂11の基板上に、導電層2Lを構成する導体12bからなる回路パターンを形成した後、又は導体12bに無電解めっき等によるシード層16を被覆した回路パターンを形成した後、次に、図1(b)に示すように、当該基板10上に第2の絶縁層3Lとなる絶縁樹脂13を積層する。積層する絶縁樹脂13は、後の工程において処理されるレーザ加工等によってトレンチ形成が可能な樹脂を用いることが好ましく、また前工程で基板10上に塗布した導電性ペースト12aからなる導体12bとの密着性の高い樹脂を用いることが好ましい。例えば、これらに限られるものではないが、ガラスエポキシ樹脂、フェノール樹脂、ガラスポリイミド樹脂、ガラスビスマレイミド樹脂、ガラスポリフェニレンオキサイド樹脂、アラミドエポキシ樹脂、液晶ポリマーフィルム等を用いることができる。
これらの第2の絶縁層3Lとなる絶縁樹脂13を、周知の技術で加熱・加圧することによって張り合わせ、回路パターンが形成された第1の絶縁層1Lを構成する絶縁樹脂11上に積層させていく。熱圧着の一例としては、温度200〜300℃、圧力10〜60kg/cm等の条件が挙げられるが、絶縁樹脂のガラス転移温度や結晶融解温度等を考慮して設定するのが望ましい。
(トレンチ形成工程)
導電層2Lを構成する導体12bからなる回路パターンを形成した基板10上に、第2の絶縁層3Lとなる絶縁樹脂13を積層した後、図1(c)に示すように、この第2の絶縁層3Lを構成する絶縁樹脂13にトレンチ14を形成し、このトレンチ14を介して、回路パターンを形成している導体12bを露出させる。ここで、トレンチなる用語は、延びた溝、及び局部的なバイア、すなわち溝の底から下にある導電性領域への局部的接点まで延びる領域の両者を表すものとする。
このトレンチ14の形成方法としては、エッチングによるトレンチ形成、レーザ加工機を用いたレーザによるトレンチ形成等、種々の方法を用いることが可能であるが、好ましくは、レーザを用いてトレンチを形成するとよい。レーザによれば、微細な形状を速やかに加工することが可能となり、また従来法において問題となっていた露光・現像での位置ずれ・現像不良等の不具合を防止することができる。以下、レーザを用いた具体例について説明を続ける。
レーザ17としては、微小孔を形成するのに一般的に使用されている種々のものを用いることができ、例えば、COレーザ、YAGレーザ、エキシマレーザ等を用いることが可能である。また気体レーザであるアルゴンレーザやヘリウム−ネオンレーザ、固体レーザであるサファイアレーザ、その他に色素レーザ、半導体レーザ、自由電子レーザ等を用いてもよい。好ましくは、より微細孔を形成することが可能な、Nd−YAGレーザやエキシマレーザ等を用いてトレンチ形成を行うとよいが、形成するトレンチの大きさによって変更させることが望ましい。
(無電解めっき工程)
そして次に、図1(d)に示すように、基板10上にレーザ17によって形成されたトレンチ14内に、無電解めっき金属15を積層させていき、トレンチ14を埋め、導電層2Lを構成する回路パターンを描画している導体12bと導通可能にする。以下具体的に、この無電解めっき工程について、その前処理工程から順に説明していく。
まず、トレンチ形成工程において、レーザ17によってトレンチ14が形成された第2の絶縁層3Lを構成する絶縁樹脂13を表面にした基板10に対し、デスミア処理を行う。このデスミア処理は、トレンチ14の形成時に発生したスミアや残留樹脂を除去する目的で行われる。デスミア処理溶液としては、例えば、過マンガン酸カリウム、水酸化ナトリウム、イオン交換水からなるアルカリ性過マンガン酸塩の混合液等、周知の処理液を用い、50〜80℃の温度条件で10〜20分間、基板をデスミア処理溶液中に浸漬させて行う。このように、レーザ17によるトレンチ形成時に発生したスミアや残留樹脂を除去することによって、トレンチ14内に充填させる無電解めっき金属15と導体12bとの導通不良や接続性の悪化、さらには断線等を防ぐことができる。なお、このデスミア処理は、プラズマやエキシマレーザを用いた物理的なデスミア処理であってもよい。
また、トレンチ形成によって、トレンチ14内部に空気溜が生じた場合には、適宜脱気処理を行うようにしてもよい。この脱気処理は、その後の工程において、空気溜の存在によって生じるトレンチ14内への薬液の浸透阻害を防止する目的で行われる。
デスミア溶液等を基板表面から水洗した後は、この基板に中和処理及び脱脂処理を施して、活性化領域となるトレンチ14底部の導体12b表面をクリーニングする。具体的に説明すると、中和処理は、中和溶液中に、例えば45℃で5分間、基板を浸漬し、導体12b表面を中和させる。この中和溶液としては、例えば硫酸、硫酸ヒドロキシルアミン、活性剤、有機酸及びイオン交換水を含有させた中和溶液等を用いることができる。脱脂処理は、中和溶液に浸漬させた基板を水洗した後、脱脂溶液中に、例えば65℃で5分間、基板を浸漬し、導体12b表面の油脂等を脱脂する。脱脂溶液としては、酸性溶液を用いても、アルカリ性溶液を用いてもよい。これらの中和処理、脱脂処理の工程によって、トレンチ14底部の露出した導体12b表面を清浄にする。
次に、トレンチ14底部の露出した回路パターンを形成する導体12b表面を活性化させる。この活性化処理は、硫酸や塩酸の10%溶液からなる酸性溶液等を用いて、酸性の溶液中に基板を5〜10秒間浸漬させて行う。酸性溶液としては、硫酸や塩酸の10%溶液等を用いて行うことができるが、例えば、導電性金属粒子に銅を用いた導電性ペースト12aのよって回路パターンが形成された場合には、過硫酸塩又は硫酸及び過酸化水素水の混合溶液等を用いて処理することが好ましい。このように、酸性溶液に浸漬(酸処理)させることによって、活性化領域である導体12b表面に残ったアルカリを中和し、薄い酸化膜を溶解し、また、酸化膜を取り除いた導体12b表面をエッチング(ソフトエッチング)することができ、後工程において形成される無電解めっき金属15の密着性を向上させ、導体12b表面を活性化した状態にする。そして、この活性化したトレンチ14底部の導体12b表面が、その後の無電解めっき金属15の埋め込み開始点となる。なお、トレンチ14の底部とは、例えば基板10の下面からレーザ17によってトレンチ14が形成され、導体12b表面が上方に位置しても、トレンチ14における導体12b表面の露出した部位をいうものとする。
以上の工程が、無電解めっきの前処理工程であるが、以上説明した前処理に限られるものではなく、適宜異なる前処理方法を採用することができ、また採用する金属の種類によって、処理時間や薬液の濃度等を変更させてもよいことは言うまでもない。また、無電解めっき液の密着性を向上させるために、導体12bの表面を荒らす粗化処理を無電解めっき処理の前に行ってもよい。この粗化処理としては、一般的に知られている粗化方法を利用して行うことができる。
そして、これらの前処理工程を行った後、図2(d)に示すように、前処理が施されたトレンチ14底部の導体12b表面を開始点として無電解めっき金属15をトレンチ14に埋め込む無電解めっき処理を行っていく。
トレンチ14への無電解めっき金属15の埋め込みは、基板10を無電解めっき液に浸漬させることによって、トレンチ14にめっき金属15を充填させていく。その際、トレンチ14には触媒を付与することなく、すなわち無電解めっき液のみによって、めっきを充填させ、トレンチ14を埋めていく。具体的には、活性化した導体12b表面を開始点として、めっき金属15をトレンチ14の底部から開口部に向かって積層させるように充填させ、完全に埋め込ませる。なお、このトレンチ14へのめっき金属15の埋め込みは、活性化した導体12b表面に無電解めっき液をスプレー等することによって、トレンチ14底部の導体12b表面とめっき液を接触させ、トレンチ14の底部から開口部へ向かってめっき金属15を積層するように埋め込みが行われるようにしてもよい。
従来、トレンチ内部へのめっき金属の埋め込みにおいては、無電解めっき処理の前に、基板に触媒を付与して埋め込みを行うようにしていたので、触媒が付与されたトレンチ内の側壁からめっき皮膜が成長し、トレンチ開口部付近でめっき同士がくっつき、そのトレンチ開口部より下部でボイドが発生し、断線等の原因になっていた。
本実施形態においては、上述のように、底部及び内壁を含んだトレンチ14全体に触媒を付与すくことなく、無電解めっき液のみを接触させるようにして埋め込みを行っているので、活性化された導体12bの表面だけから、無電解めっき金属15が順次積層するように成長していくこととなる。このことによって、従来法にあった様な、触媒が付与されたトレンチ14内の側壁からのめっき皮膜の成長を無くし、トレンチ14の開口部付近でのめっき同士の重なり合いに起因するボイドの発生を抑えることができ、ボイドの発生に基づく導通不良や断線等を無くし、接続信頼性を高めることが可能となる。
また、基板の絶縁樹脂上に触媒が残ってしまい、絶縁性が低下してしまうという不具合も解消することができ、さらに触媒を除去することを余儀なくされ、その除去工程において断線等が発生することを防止することができる。
この無電解めっき工程に用いるめっき液としては、例えば、無電解銅めっきの場合、錯化剤としてEDTAを用いためっき液を用いることができる。この銅めっき液の組成の一例としては、硫酸銅(10g/L)、EDTA(30g/L)を含有し、水酸化ナトリウムによってpH12.5に調整されている無電解銅めっき液を使用することができる。また、錯化剤としてロッシェル塩を用いた無電解銅めっき液を使用してもよい。そして、この無電解銅めっき液中に基板10を、例えば60〜80℃の温度条件で30〜600分間浸漬し、トレンチ14底部から開口部に向かって積層するように順に銅を析出させて銅めっきを埋め込み、トレンチ14を埋め込んでいく。なお、この無電解銅めっきを行うに際しては、液の攪拌を十分に行って、トレンチにイオン供給が十分に行われるようにするとよい。攪拌方法としては空気攪拌やポンプ循環等による方法がある。また、長時間めっきを実施する場合には、めっき浴中に硫酸ナトリウムが蓄積し、めっきの異常析出の原因になる場合があるため、適宜強制的にめっき液の一部を汲み出すようにするとよい。
なお、無電解銅めっき液を用いて無電解めっき処理を行う例について説明したが、これに限られるものではなく、例えば、無電解めっき液として、無電解ニッケルめっき液を用いて行ってもよい。ニッケルめっき液の組成の一例としては、例えば、硫酸ニッケル(20g/L)、次亜リン酸ナトリウム(15g/L)、クエン酸塩(30g/L)を含有し、pH8〜9に調整されためっき液を用いることができる。
また、この無電解めっきによるトレンチ14の埋め込みにおいては、無電解めっき金属15がトレンチ14以外の部位にも析出してしまうことがあるため、トレンチ14内にめっきを埋め込んだ後、必要に応じて各種のめっき金属析出物除去処理を行うようにしてもよい。具体的には、上述したデスミア処理や、基板の一方又は両面から50〜70kg/cmの高圧水を吹き付けて、めっき残渣であるめっき金属を除去する高圧水洗処理や、あるいはブラッシや振動などを行う機械研磨や過酸化水素水と硫酸の混合溶液、過硫酸塩アンモニウム等を用いて行う化学研磨といった研磨処理等の処理を行うことによって、めっき残渣を除去することができる。
なお、本実施形態においては、第1の絶縁層1Lを構成する絶縁樹脂11上に、導電性ペースト12aによって形成される回路パターンからなる導電層2Lを形成し、第2の絶縁層3Lを構成する絶縁樹脂13を積層するという、すなわち3層からなる配線基板を作成する例のみについて説明したが、以上の工程を複数回繰り返すことによって、さらに任意の層数を有した多層配線基板を形成することができるのはもちろんである。
本実施形態に係る回路形成方法は、以上のように、第1の絶縁層1Lを構成する絶縁樹脂11に導電性ペースト12aによって回路パターンを形成し、第2の絶縁層3Lを構成する絶縁樹脂13を積層後、トレンチ14を形成して無電解めっき金属15によって、導体12bからなる回路パターンと導通可能となるようにしているので、この無電解めっき金属によって、回路パターンに導通するために必要な電気伝導度及び電気容量を確保することができ、従来技術にあったような、回路間における接触を防止することができ、断線やショートといった電気的欠陥が発生することがない、微細な回路基板を形成することができる。
また、必要な電気伝導度及び電気容量を確保するために、トレンチ14内にめっき金属15を埋め込む無電解めっき工程において、触媒を付与することなく、トレンチ14底部の回路パターンを構成する導体12b表面を活性化させて、当該導体12b表面のみからめっき金属15が積層するように成長させ、トレンチ14内を埋め込むようにしているので、触媒を付与して無電解めっきを行っていた従来技術にあったような、トレンチ開口部付近でのボイドの発生を防止することができ、断線することなく、十分量の電気を確実に導通させるようにすることができる。また、電気めっきで回路を形成していた従来技術のようにレジストやめっき金属による回路表面のばらつき等を無くすことができ、表面のばらつきに起因する断線やショート等を防止することができる。
なお、本発明は、上述の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲での設計変更等があっても本発明に含まれる。
また、本発明は、上記の実施形態に係る配線基板の製造方法、ビルドアップ工法による高密度多層配線基板の製造にのみ適用されるものではなく、例えば、ウエハレベルCSP(Chip SizエポキシPackageまたはChip ScalエポキシPackage)、あるいはTCP(Tape Carrier Package)等における多層配線層の製造工程にも適用されるものである。
以下、本発明の具体的な実施例について説明する。
(実施例1)
導電性金属粒子が銅である導電性ペーストを生成し、ビルトアップ基板のガラスエポキシ樹脂からなる絶縁樹脂上に、圧電素子を使用したピエゾ方式のインクジェット法を用いて、最小線幅/ライン間隔が10μm/10μmの回路を印刷し、150℃で60分間乾燥させて回路パターンを形成した基板を作成し、その後、この基板上にガラスエポキシ樹脂を積層してめっきレジストを形成した。
次に、エキシマレーザ加工機(日立ビアメカニクス社製)を使用して、最小線幅/ライン間隔が10μm/10μmのトレンチを、前の工程で印刷した導電性ペーストがトレンチ底に露出されるように、形成させた。
その後、35〜44℃の条件で、酸性クリーナー(上村工業(株)製スルカップMSC)と硫酸系エッチングの添加剤(上村工業(株)製スルカップMSE)を加えて、10%硫酸に約10秒の短時間浸漬し、トレンチ底部に露出した導電性ペーストの導電性粒子である銅を活性化させ、そして、フルアディティブ無電解銅めっき液(上村工業(株)製スルカップSP-2)を用いて、5μmの厚みのめっきを行って、トレンチを無電解銅めっきで埋め込んだ。
(比較例1)
ビルトアップ基板のガラスエポキシ樹脂からなる絶縁樹脂に、クリーナー(上村工業(株)製スルカップACL-009)を用いて表面を処理し、プレディップ液(上村工業(株)製スルカプPED-104)に3〜4分間浸漬して、Pd−Sn触媒(上村工業(株)製スルカップAT-105)を付与し、その後、アクセレータ(上村工業(株)製スルカップAL-106)に5〜10分間浸漬させて、触媒付与プロセスを行った。
次に、触媒を付与した基板を、ロッセル塩を錯化剤としたセミアディティブ無電解銅めっき液(上村工業(株)製スルカップPEA)中に30分間浸漬させて、電解めっきの通電用下地となる無電解銅めっき皮膜を形成させた。
そして、この無電解めっき皮膜上に、最小線幅/ライン間隔が10μm/10μmのめっきレジストパターンを形成し、その基板をビアフィル用電気銅めっき液(上村工業(株)製スルカップEVF)に浸漬して電気めっきを行い、銅回路を形成した。
(比較例2)
ビルトアップ基板のガラスエポキシ樹脂からなる絶縁樹脂層に、クリーナー(上村工業(株)製スルカップACL-009)を用いて表面を処理し、プレディップ液(上村工業(株)製スルカプPED-104)に3〜4分間浸漬して、Pd−Sn触媒(上村工業(株)製スルカップAT-105)を付与し、その後、アクセレータ(上村工業(株)製スルカップAL-106)に5〜10分間浸漬させて、触媒付与プロセスを行った。
次に、触媒を付与した基板に対し、配線パターンとなるめっきレジストを形成した後、酸性クリーナー(上村工業(株)製スルカップMSC及び上村工業(株)製スルカップMSE)、10%硫酸及びレデューサー(上村工業(株)製アルカップレデューサーMAB)を用いてPd触媒を活性化させた。
そして、触媒が活性化された基板上にフルアディティブ無電解銅めっき液(上村工業(株)製スルカップSP-2)を用いて、無電解銅めっきのみで10μmの厚みを有する銅回路を形成した。
(比較例3)
導電性金属粒子が銅である導電性ペーストを生成し、ビルトアップ基板のガラスエポキシ樹脂からなる絶縁樹脂層に、圧電素子を使用したピエゾ方式のインクジェット法を用いて、最小線幅/ライン間隔が10μm/10μmの回路を印刷し、100℃で60分間乾燥させて回路パターンを形成した基板を作成した。
その後、35〜44℃の条件で、酸性クリーナー(上村工業(株)製スルカップMSC)と硫酸系エッチングの添加剤(上村工業(株)製スルカップMSE)を加えて、10%硫酸に約10秒の短時間浸漬し、回路パターンを形成する導電性ペーストの導電性粒子である銅を活性化させ、この導電性ペースト上に、フルアディティブ無電解銅めっき液(上村工業(株)製スルカップSP-2)を用いて、5μmの厚みのめっきを行った。
上記実施例1と比較例1乃至3で得られた各回路基板に対し、ショート検査、断線検査、回路パターンの位置ずれ及び現像不良、絶縁性測定のそれぞれについて調べた。具体的には、日置電機社製ハイオームテスターを用い、回路の両端の抵抗を測定し、例えば、断線検査の場合、抵抗が高くなれば断線が発生しているものと判断し、またショート検査の場合、抵抗が低くなればショートが発生しているものと判断した。また、ラインセンサを用いた光学外観方式による非接触式の検査も合せて行った。以下の表1に検査結果をまとめた。
Figure 0005209938
表1において、各検査に関し、表中の「○」は、標記した異常が発生せず、良好な回路基板であったことを示す。また、表中の「×」は、複数の基板の検査測定で、その大部分に標記した異常が発生し、製造された回路基板が不良であったことを示す。なお、表中の「△」は、複数の基板の検査測定で、その一部に標記した異常が発生したことを示す。
この表1にまとめた検査結果からも分かるように、本実施形態に係る回路形成方法を適用した実施例1によって形成された回路基板では、回路間において接触・滲みは生じず、ショートや断線の導通不良は発生することなく十分な電気容量を確保でき、また回路パターンの位置ずれや、絶縁層における絶縁性の低下も発生しなかった。
これに対して、比較例1では、無電解銅めっき除去に起因すると考えられる断線が発生し、一部でショートも発生した。また、めっきレジストの現像不良が多発し、さらに基板の表面には、ばらつきも観察された。比較例2では、めっきレジストの位置ずれが生じ、触媒の残存に伴う絶縁性の低下も測定された。また、この絶縁性の低下に起因すると考えられるショートや断線も発生した。比較例3では、断線や回路の位置ずれ、絶縁性の低下は発生しなかったものの、電気容量を確保するために、乾燥・硬化させた導電性ペーストによって形成された回路に被覆した無電解銅めっきが、その回路間で接触し、この接触に起因すると考えられるショートが発生した。
これらの結果から、本実施形態に係る回路形成方法は、従来の方法とは異なり、断線や回路間におけるショート等の電気的な欠陥が生じることなく、また微細な回路パターンを形成することが可能で、高密度・細線化の要求に応え得る、接続信頼性の高い回路基板を形成させることができることが明らかとなった。
本実施形態に係る回路形成方法によって形成された回路基板を概略的に示す断面図である。 本実施形態に係る回路形成工程を概略的に示す断面図である。 従来のインクジェット法による回路形成方法を概略的に示す断面図である。
符号の説明
1L 第1の絶縁層、2L 導電層、3L 第2の絶縁層、10 基板、11 絶縁樹脂、12a 導電性ペースト、12b 導体、13 絶縁樹脂、14 トレンチ、15 無電解めっき金属、16 シード層、17 レーザ、100 絶縁樹脂、101 導電性ペースト、102 無電解めっき

Claims (4)

  1. 絶縁樹脂上にインクジェット方式によって銅粒子を用いた導電性ペーストを塗布して硬化して回路パターンを形成するパターン形成工程と、
    上記回路パターンが形成された絶縁樹脂上に、絶縁樹脂層を積層する積層工程と、
    上記積層工程にて積層された絶縁樹脂層にトレンチを形成し、上記回路パターンを露出させるトレンチ形成工程と、
    露出した上記回路パターンを形成する導体表面を過硫酸塩又は硫酸及び過酸化水素水の混合溶液により活性化し、非触媒下で無電解めっきによって上記トレンチ内に無電解めっき金属を該トレンチの底部から開口部へと積層させて埋め込む無電解めっき工程と
    を有する回路形成方法。
  2. 上記トレンチ形成工程では、レーザによってトレンチを形成することを特徴とする請求項1記載の回路形成方法。
  3. 上記パターン形成工程の後、さらに、上記回路パターンを構成する硬化した導電性ペーストにシード層を形成するシード層形成工程を有する請求項記載の回路形成方法。
  4. 上記シード層は、無電解めっきによって形成されることを特徴とする請求項記載の回路形成方法。
JP2007285363A 2007-11-01 2007-11-01 回路形成方法 Active JP5209938B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007285363A JP5209938B2 (ja) 2007-11-01 2007-11-01 回路形成方法
CN200880123753.4A CN101911846B (zh) 2007-11-01 2008-10-03 电路形成方法
US12/738,794 US8262831B2 (en) 2007-11-01 2008-10-03 Method for forming a circuit pattern
PCT/JP2008/068085 WO2009057419A1 (ja) 2007-11-01 2008-10-03 回路形成方法
KR1020107009592A KR101535126B1 (ko) 2007-11-01 2008-10-03 회로 형성 방법
TW097140294A TW200934325A (en) 2007-11-01 2008-10-21 Method for forming circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007285363A JP5209938B2 (ja) 2007-11-01 2007-11-01 回路形成方法

Publications (2)

Publication Number Publication Date
JP2009117415A JP2009117415A (ja) 2009-05-28
JP5209938B2 true JP5209938B2 (ja) 2013-06-12

Family

ID=40590813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007285363A Active JP5209938B2 (ja) 2007-11-01 2007-11-01 回路形成方法

Country Status (6)

Country Link
US (1) US8262831B2 (ja)
JP (1) JP5209938B2 (ja)
KR (1) KR101535126B1 (ja)
CN (1) CN101911846B (ja)
TW (1) TW200934325A (ja)
WO (1) WO2009057419A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011062252A1 (ja) * 2009-11-19 2011-05-26 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP2011151172A (ja) * 2010-01-21 2011-08-04 Seiko Epson Corp 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
JP2011155035A (ja) * 2010-01-26 2011-08-11 Seiko Epson Corp 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
JP5676908B2 (ja) * 2010-04-21 2015-02-25 上村工業株式会社 プリント配線基板の表面処理方法及び表面処理剤
KR101284595B1 (ko) * 2011-12-23 2013-07-15 한국생산기술연구원 멀티 터치용 터치 스크린 패널 및 그 제조 방법
JP2013216731A (ja) * 2012-04-05 2013-10-24 Kyoritsu Kagaku Sangyo Kk カチオン硬化型樹脂組成物
CN103547056A (zh) * 2012-07-12 2014-01-29 绿点高新科技股份有限公司 导电线路装置及其制造方法
US20140014401A1 (en) * 2012-07-12 2014-01-16 Taiwan Green Point Enterprises Co., Ltd. Circuit device and method for making the same
US20140023430A1 (en) * 2012-07-19 2014-01-23 Apple Inc. Attachment Techniques
CN107949612A (zh) * 2015-03-20 2018-04-20 康宁股份有限公司 喷墨墨组合物、墨涂覆方法和经涂覆的制品
CN106049035B (zh) * 2016-09-06 2018-07-10 复旦大学 一种柔性织物表面导电线路的构建方法
EP3639634A4 (en) * 2017-06-15 2021-07-14 Jabil Inc. SYSTEM, DEVICE AND METHOD FOR USING SURFACE MOUNTING TECHNOLOGY ON METAL SUBSTRATES
WO2019177319A1 (ko) * 2018-03-14 2019-09-19 주식회사 엘지화학 매립형 투명 전극 기판 및 이의 제조방법
US11261529B2 (en) * 2020-03-31 2022-03-01 Futuretech Capital, Inc. Reduced visibility conductive micro mesh touch sensor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140742A (ja) * 1992-10-29 1994-05-20 Canon Inc プリント基板及びその製造方法
JP2001291957A (ja) * 2000-04-07 2001-10-19 Toppan Printing Co Ltd 配線基板及びその製造方法
JP3805273B2 (ja) * 2002-03-29 2006-08-02 Uht株式会社 積層型電子部品の製造装置
JP4366632B2 (ja) * 2003-06-24 2009-11-18 日立化成工業株式会社 内層回路付金属張積層板、多層プリント配線板及びそれらの製造方法
JP2005142338A (ja) * 2003-11-06 2005-06-02 Hitachi Chem Co Ltd プリント配線板の製造方法およびプリント配線板
EP1622435A1 (en) * 2004-07-28 2006-02-01 ATOTECH Deutschland GmbH Method of manufacturing an electronic circuit assembly using direct write techniques
CN100574573C (zh) * 2005-12-31 2009-12-23 财团法人工业技术研究院 多层印刷电路板及其制造方法

Also Published As

Publication number Publication date
TW200934325A (en) 2009-08-01
CN101911846A (zh) 2010-12-08
JP2009117415A (ja) 2009-05-28
KR20100075589A (ko) 2010-07-02
US8262831B2 (en) 2012-09-11
CN101911846B (zh) 2013-01-02
WO2009057419A1 (ja) 2009-05-07
TWI376173B (ja) 2012-11-01
KR101535126B1 (ko) 2015-07-08
US20100243149A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP5209938B2 (ja) 回路形成方法
TWI391061B (zh) Wiring substrate and manufacturing method thereof
WO2014091662A1 (ja) プリント配線基板の製造方法およびその方法により製造されたプリント配線基板
KR100942400B1 (ko) 다층 프린트 배선판 및 그 제조 방법
CN114928945B (zh) 超细线路印刷线路板的制作工艺
JP2004200720A (ja) 多層プリント配線板およびその製造方法
JP2007109706A (ja) 多層プリント配線板の製造方法
JP2006328476A (ja) めっき方法
JP2009212221A (ja) 回路基板の製造方法
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP4707273B2 (ja) 多層プリント配線板の製造方法
JP5623030B2 (ja) プリント配線基板の製造方法
JP2009239184A (ja) 多層印刷配線板
JP2013162007A (ja) 微細配線パターンの製造方法
KR20130132424A (ko) 프린트 배선 기판의 제조 방법, 프린트 배선 기판
KR101324225B1 (ko) 인쇄회로기판의 제조방법
JP4370490B2 (ja) ビルドアップ多層プリント配線板及びその製造方法
JP3596476B2 (ja) 配線基板の製造方法
TW200938048A (en) Method for manufacturing wire substrate
JP6098118B2 (ja) 多層プリント配線板およびその製造方法
JP2000328288A (ja) 微細孔または溝のめっき膜形成方法及びその形成装置
JP2005217052A (ja) 配線基板及びその製造方法
JP4328195B2 (ja) 配線基板及びその製造方法並びに電気装置
JP4328196B2 (ja) 配線基板及びその製造方法並びに電気装置
JP2006012870A (ja) スタックビア構造多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5209938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250