CN101911846B - 电路形成方法 - Google Patents
电路形成方法 Download PDFInfo
- Publication number
- CN101911846B CN101911846B CN200880123753.4A CN200880123753A CN101911846B CN 101911846 B CN101911846 B CN 101911846B CN 200880123753 A CN200880123753 A CN 200880123753A CN 101911846 B CN101911846 B CN 101911846B
- Authority
- CN
- China
- Prior art keywords
- groove
- circuit
- electroless plating
- forms
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1082—Partial cutting bonded sandwich [e.g., grooving or incising]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Chemically Coating (AREA)
Abstract
本发明在构成第一绝缘层(1L)的绝缘树脂(11)上,形成构成导电层(2L)的电路图案,在形成了电路图案的绝缘树脂(11)上,层叠构成第二绝缘层(3L)的绝缘树脂(13),在层叠的绝缘树脂(13)中形成沟槽(14),使电路图案露出,在形成的构成(14)中通过无电解镀埋入无电解镀金属。
Description
技术领域
本发明涉及电路形成方法,特别涉及能够实现高密度/微细化的电路的形成方法。
本申请基于在日本于2007年11月1日申请的日本专利申请号码2007-285363要求优先权,并通过参照该申请,在本申请中引用。
背景技术
伴随着电子产业的飞跃发展,印刷布线基板也要求高密度化、高性能化,需求不断扩大。特别是在便携式电话、笔记本电脑、摄影机等最新的数字设备的母布线基板中,随着其小型化/薄型化,布线图案的高密度化/微细化的期望增加,要求以往以上的高连接可靠性。
作为现在使用的安装技术,多使用利用部分加成法(semi-additivemethod)、完全加成法(full additive method)的电路形成方法。
部分加成法是如下方法,即,在对基材赋予催化剂之后,作为电解电镀的通电用基底而形成无电解镀皮膜,将使成为布线图案的部位露出的镀阻剂(plating resist)作为掩模,通过电镀形成成为布线图案的电解电镀皮膜,进行电路的形成。
此外,完全加成法是如下方法,即,在对基材赋予催化剂之后,通过镀阻剂使成为布线图案的部位露出,仅通过无电解镀铜形成成为布线图案的无电解镀皮膜,进行电路的形成。
此外,在上述的安装技术之外,在要求高密度化/细线化的当今受到瞩目的是使用喷墨法的安装技术。该喷墨法是从喷墨打印头喷射/涂敷由金属纳米粒子构成的墨液滴,描画布线图案的非接触的直接构图技术,是不需要像上述部分加成法、完全加成法那样在后续的工序中除去无电解镀、催化剂等,能够减少工序,并且能够消除伴随除去无电解镀层等产生的断线等的技术,是在期待高密度微细化的近年来较多使用的技术(例如,非专利文献1)。
非专利文献1:酒井真理「インクジエツト法による回路基板製造技術」電子情報通信学会誌vol.90No.7p544-p548(2007)
专利文献1:日本特开平11-163499号公报
本发明要解决的课题
可是,在上述以往使用的技术中,分别具有如下问题。
例如,在部分加成法中,电镀时的电流的流动方式变化,结果,有在基板上的镀层厚度(电路的高度)中产生差异的问题。此外,随着电路高密度微细化,在阻剂的形成中容易发生位置偏移、显影不良等的问题,进而容易发生断线、电路的短路等。进而,由于在电镀之后,需要通过蚀刻除去作为通电用基底而形成的无电解镀皮膜,所以有由于该蚀刻导致必要的电路部分的断线,成为电路短路的原因的问题。
此外,在完全加成法中,随着电路高密度微细化,在阻剂的形成中容易发生位置偏移、显影不良等的问题,容易发生断线、电路的短路。进而,在该完全加成法的工法上,因为在镀阻剂之下残留催化剂,所以当电路微细化时,由于该催化剂的存在引起电路间的绝缘性的下降,引起短路的可能性增高。另一方面,如果蚀刻除去该催化剂的话,存在可能引起必要的电路部分的断线等的问题。
进而,在喷墨法中,的确,与上述部分加成法和完全加成法不同,不需要蚀刻除去无电解镀、催化剂,能够不使用阻剂而描画布线图案,因此能够以较少的工序形成微细的布线图案,也能够改善断线等的问题。可是,在喷墨法的情况下,如图3A至图3C表示其过程那样,在玻璃环氧树脂等的绝缘树脂100将形成电路图案的导电性糊料101通过喷墨法喷射/涂敷之后,为了确保电导率或能够在布线中流过的电流容量(electrical capacity),在进行印刷、干燥、固化之后的导电性糊料101上需要以无电解镀102等做成需要的厚度,当电路微细化时,该无电解镀102等相对于基板面不仅在垂直方向、在水平方向(布线与布线之间的方向)也生长,因此在电路间该无电解镀102等相互接触,存在容易发生电路的短路的问题(例如,专利文献1)。
发明内容
本发明正是鉴于上述现有技术的问题而完成的,其目的在于提供一种不会发生电路的位置偏移、短路、断线的微细的电路的形成方法。
在本发明的电路形成方法中,为了解决上述课题,具有:图案形成工序,在绝缘树脂上形成电路图案;层叠工序,在形成了上述电路图案的绝缘树脂上,层叠绝缘树脂层;沟槽形成工序,在上述层叠工序中层叠了的绝缘树脂层形成沟槽,使上述电路图案露出;以及无电解镀工序,在上述沟槽形成工序中形成的沟槽中,通过无电解镀埋入镀金属。
附图说明
图1是概略地表示通过本实施方式的电路形成方法形成的电路基板的剖面图。
图2A至图2D是概略地表示本实施方式的电路形成工序的剖面图。
图3A至图3C是根据现有的喷墨法的电路形成方法的剖面图。
具体实施方式
下面,参照附图对本实施方式的电路形成方法进行说明。
图1是说明通过本实施方式的电路形成方法形成的电路基板的概略的剖面图。如图1所示,该电路基板10构成为,多层地形成有:第一绝缘层1L;导电层2L,由在第一绝缘层1L上形成的电路图案构成;以及第二绝缘层3L,层叠在形成有该电路图案的基板上,此外在第二绝缘层3L中,构成以能够与电路图案导通的方式埋入的无电解镀金属15。
该电路基板10以如下方式制作,在成为第一绝缘层1L的绝缘树脂11上形成电路图案,在形成有构成导电层2L的电路图案的绝缘树脂11上,层叠成为第二绝缘层3L的绝缘树脂13,在层叠的绝缘树脂13形成沟槽(trench)使电路图案露出,通过无电解镀在形成的沟槽内埋入镀金属15。以下,参照图2A至图2D,针对本实施方式的电路形成方法,按照其过程详细叙述。再有,图2A至图2D是概略地表示本实施方式的电路形成工序的剖面图。在该图2A至图2D的各剖面图中,仅图示了一个面,但并不意味着除去了对两侧的面进行处理的情况。此外,通过反复进行以下详细叙述的工序,当然能够做成具有更多层结构的多层电路基板。
电路图案形成工序
如图2A所示,在本实施方式的电路形成方法中,首先在成为第一绝缘层1L的绝缘树脂11上,形成电路图案。
在本实施方式中,成为第一绝缘层1L的绝缘树脂11并不被特别限定,能够使用周知的材料,例如能够使用环氧树脂(EP树脂)、作为热固化性树脂膜的聚酰亚胺树脂(PI树脂)、双马来酰亚胺三嗪树脂(bis-maleimido-triazine resin,BT树脂)、聚苯醚树脂(polyphenyleneether resin,PPE树脂)等,进而可以使用作为热可塑性树脂膜的液晶聚合物(LCP)、聚醚醚酮树脂(polyether ether ketone resin,PEEK树脂)、聚醚酰亚胺树脂(polyether imide resin,PEI树脂)、聚醚砜树脂(polyether sulfone resin,PES树脂)等各种树脂。或者,也可以使用由在连续多孔质PTFE等的三维网眼状氟类树脂基材中使EP树脂等的热固化性树脂含浸的树脂-树脂复合材料构成的板材等。进而也可以使用可挠性膜。作为特别优选的树脂,是在后工序中的无电解镀处理时,没有对镀液有害的溶出物,不发生界面剥离等,具有对于工序的耐性,在进行固化形成电路后,与电路面和上下面具有充分的密着性,在冷热循环等试验中不发生剥离或破裂等的树脂即可,此外如后述那样,在绝缘树脂上涂敷导电性糊料使电路图案形成的情况下,作为涂敷导电性糊料的绝缘树脂,从与导电性糊料的密着性的观点出发,通常多使用玻璃环氧树脂、酚醛树脂、玻璃聚酰亚胺树脂、玻璃双马来酰亚胺树脂、玻璃聚苯醚树脂、芳族聚酰胺环氧树脂、液晶聚合物膜等。该绝缘树脂11例如使用将形成有导电性的层的多个基板粘接而成为多层结构的树脂。
在上述那样的绝缘树脂11上,对构成导电层2L的电路图案进行形成,但在本实施方式的方法中,以成为所希望的最小线宽/线间隔的方式在绝缘树脂11上涂敷导电性糊料12a,形成电路图案。
在导电性糊料12a中含有的金属粒子是导电性的金属,例如能够举出从Au、Ag、Cu、Pd、W、Ni、Ta、Bi、Pb、In、S n、Zn、Ti、Al等中选择的微粒子,或者2种以上的金属构成的合金的微粒子,特别是优选成为无电解镀的晶种(seeds)的金属。该金属粒子能够使用乙醇还原法、多元醇还原法、热分解法、超声波分解法、氢还原法等周知的技术来合成,该金属粒子具有2~100nm的范围的平均粒度(particlesize),从导电性糊料的分散稳定性等的观点出发,优选分散稳定性高的具有2~50nm的平均粒度的金属纳米粒子。此外,为了在糊料中金属粒子彼此不凝集,优选预先对金属粒子以胺类、羧酸类等的有机剂进行涂敷。
然后,使合成的金属粒子在水、或在聚乙二醇单甲醚(polyethyleneglycol monomethyl ether)类溶剂、聚乙二醇单乙醚乙酸酯(polyethyleneglycol monoethyl ether acetate)类溶剂、聚丙二醇单甲醚(polypropyleneglycol monomethyl ether)类溶剂、聚丙二醇甲醚醋酸酯(polypropyleneglycol monomethy lether acetate)类溶剂、乙醇类溶剂、碳氢类溶剂、以及其它酯、酮等的有机溶剂等的分散溶媒中均匀地分散而做成导电性糊料,将这样生成的导电性糊料使用下面说明的喷墨法等在绝缘树脂11上进行涂敷,成为作为目的的电路图案形状。再有,分散溶媒的溶媒量在全导电性糊料重量内,通常作为20~60重量%,但优选对应于导电性糊料的所希望的粘度而采用适当的溶媒量。此外,从确保向基板的准确的电路图案的喷射/涂敷的观点出发,优选分散溶媒的蒸气压是0.001mmHg以上且50mmHg以下。进而,优选在该导电性糊料中含有固化剂、防氧化剂、增粘剂等的添加剂,形成密着力良好、表面形状光滑、此外低电阻且超微细的电路图案。
作为将上述那样形成的导电性糊料12a涂敷到绝缘树脂11的基板上的方法,能够使用喷墨法、丝网法(screening method)、调剂法(dispensing method)、偏移法(offset method)、刮刀涂敷法、喷涂法、浸渍涂敷法、旋镀法等,特别是优选喷墨法、调剂法、丝网法。本实施方式的电路形成方法使用该周知的方法,在绝缘树脂11上描画电路图案。再有,也可以组合丝网法和喷墨法,对电路图案进行描画。以下,具体地对使用喷墨法在绝缘树脂11上涂敷导电性糊料12a的液滴,形成电路图案的方法进行说明。
喷墨法有使用压电(piezo)元件作为压力产生源的压力方式(piezomethod),和使用热导致的液体的沸腾现象的气泡方式,本实施方式的电路形成方法中的电路图案描画能够使用任一种方法,根据实施的方式,使导电性糊料的粘度合理化,或使用利用具有适合的沸点的有机溶媒的导电性糊料进行描画。即,在喷墨打印头的储液器中,装入调制的导电性糊料,在基板上以成为目的的图案形状的方式,作为微小的液滴进行喷射/涂敷。这时,对应于作为目标的最小线宽/线间隔,选择涂敷的点的平均直径,决定微小的液滴量。再有,该微小的液滴量依赖于使用的喷墨打印头的性能,因此优选选择适合于作为目的的液滴量的打印头进行使用。
然后,在像这样在绝缘树脂11上喷射/涂敷导电性糊料12a之后,使该基板10干燥并使导电性糊料12a中含有的溶媒等挥发,由此形成描画了电路图案的基板10。作为干燥条件,例如以50℃~200℃的温度,以15分钟~60分钟的时间进行干燥。此外,在更高温条件下,使该导电性糊料12a硬化。像这样,在绝缘树脂11上喷射/涂敷导电性糊料12a,以高温条件使其干燥和固化,由此在该绝缘树脂11上形成电路图案。再有,在涂敷导电性糊料12a,使其干燥之后,也可以进一步反复多次进行涂敷的工序。此外,在涂敷导电性糊料12a之前,以该导电性糊料12a变得容易喷射/涂敷的方式,预先对绝缘树脂11的基板表面施加等离子体处理、UV处理、电晕放电处理等的干式处理或高锰酸液、碱液等的湿式处理等的处理也可。进而,在使该导电性糊料12a干燥并固化的情况下,也可以在之后对表面进行研磨。
像这样在本实施方式的电路形成方法中,因为利用喷墨法等对导电性糊料12a进行涂敷,由此形成电路图案,所以空隙(voids)产生的可能性减少,能够回避空隙导致的布线不良,能够提高连接可靠性。此外,也能够抑制布线的高度的不均,进而能够提高与绝缘层1L的密着性。
此外,因为使用喷墨法等涂敷导电性糊料12a来形成电路图案,所以与使用镀阻剂通过电镀或无电解镀来形成电路图案的现有技术相比较,没有电路图案的位置偏移或显影不良等的发生,能够更正确地描画所希望的微细的电路图案。
再有,在以下将进行干燥/固化而形成电路图案的导电性糊料12a称为导体12b。
在本实施方式的电路形成方法中,在通过使用喷墨法等的导电性糊料12a的涂敷,形成电路图案之后,如下面详细叙述的那样,向如下工序进展,即在形成了该电路图案的绝缘树脂11的基板上层叠构成第二绝缘层3L的绝缘树脂13的工序,但如图2A’所示,也可以在利用上述的干燥/固化后的导电性糊料12a的电路图案的形成之后,对应于需要,使用无电解镀等在形成有该电路图案的导体12b被覆形成晶种层(seed layer)16,进行加固。具体地,将通过导电性糊料12a干燥/固化而形成了电路图案的基板10,使用硫酸、盐酸等的酸性溶液进行处理,使干燥/固化后的导体12b部位活性化,适宜地进行蚀刻而提高密着性,在进行这些处理之后的导体12b,例如通过含有硫酸铜10g/L)、EDTA(30g/L)的、利用氢氧化钠而调整为pH12.5的无电解镀铜液等对晶种层16进行被覆,使导体12b构成的电路图案肥厚。像这样,在基板10上形成由导体12b构成的电路图案之后,通过无电解镀等形成晶种层16进行加固,由此能够防止在后工序的激光加工工序中通过激光17除去形成导体图案的导体12b,能够形成所希望的电路图案。再有,针对使用无电解镀铜液的处理进行了说明,但并不限定于此。
绝缘树脂层叠工序
在构成第一绝缘层1L的绝缘树脂11的基板上,形成由构成导电层2L的导体12b构成的电路图案之后,或者在形成在导体12b被覆了利用无电解镀等的晶种层16的电路图案之后,接着,如图2B所示那样,在该基板10上层叠成为第二绝缘层3L的绝缘树脂13。进行层叠的绝缘树脂13,优选使用在后续的工序中进行处理的、通过激光加工等能够形成沟槽的树脂,此外,优选与在前工序中在基板10上涂敷的导电性糊料12a构成的导体12b的密着性高的树脂。例如,虽然并不限定于这些,但能够使用玻璃环氧树脂、酚醛树脂、玻璃聚酰亚胺树脂、玻璃双马来酰亚胺树脂、玻璃聚苯醚树脂,芳族聚酰胺环氧树脂、液晶聚合物膜等。
通过对这些成为第二绝缘层3L的绝缘树脂13以周知的技术进行加热/加压进行粘合,在构成形成有电路图案的第一绝缘层1L的绝缘树脂11上层叠。作为热压接的一个例子,可以举出温度200~300℃、压力10~60kg/cm2等的条件,但优选考虑绝缘树脂的玻璃化转变温度或结晶熔化温度等进行设定。
沟槽形成工序
在形成了电路图案的基板10上层叠成为第二绝缘层3L的绝缘树脂13之后,如图2C所示,在构成该第二绝缘层3L的绝缘树脂13形成沟槽14,经由该沟槽14,使形成有电路图案的导体12b露出,其中,电路图案由构成导电层2L的导体12b构成。在这里,沟槽这一用语表示延伸的沟、以及局部的通孔(via)、即从沟的底部向下方的导电性区域的局部的接点延伸的区域这两者。
作为该沟槽14的形成方法,能够利用蚀刻进行沟槽形成、使用激光加工机进行利用激光器的沟槽形成等各种方法,但优选使用激光器形成沟槽。利用激光器,能够迅速地加工微细的形状,此外能够防止在现有方法中成为问题的在曝光/显影中的位置偏移/显影不良等的问题。以下,针对使用激光器的具体例子进行说明。
作为激光17,能够使用在形成微小孔时通常使用的各种激光器,例如,能够使用CO2激光器、YAG激光器、准分子激光器等。此外,也可以使用作为气体激光器的氩激光器、或氦-氖激光器、作为固体激光器的蓝宝石激光器,以及其它的染料激光器、半导体激光器、自由电子激光器等。优选使用能够形成更微细的孔的Nd-YAG激光器或准分子激光器等来进行沟槽形成,但优选根据形成的沟槽的大小进行变更。
无电解镀工序
然后接着,如图2D所示,在基板10上通过激光17形成的沟槽14内,层叠无电解镀金属15,掩埋沟槽14,能够与导体12b导通,该导体12b描画构成导电层2L的电路图案。在以下具体地针对该无电解镀工序,从其前处理工序起依次进行说明。
首先,在沟槽形成工序中,对将构成第二绝缘层3L的绝缘树脂13作为表面的基板10进行去钻污(desmear)处理,该第二绝缘层3L通过激光17而形成有沟槽14。该去钻污处理的目的是除去在沟槽14形成时产生的钻污(smear)或残留树脂。作为去钻污处理溶液,例如使用由高锰酸钾、氢氧化钠、离子交换水构成的碱性高锰酸盐的混合液等的、周知的处理液,在50~80℃的温度条件下以10~20分钟将基板浸渍在去钻污处理溶液中来进行。这样,通过除去在利用激光17形成沟槽时产生的钻污或残留树脂,能够防止在沟槽14内充填的无电解镀金属15和导体12b的导通不良或连接性的恶化,以及断线等。再有,该去钻污处理也可以是使用等离子体或准分子激光器的物理的去钻污处理。
此外,在通过形成沟槽而在沟槽14内部产生空气积存的情况下,适宜地进行除气处理也可。该除气处理的目的是防止在后续工序中,由于空气积存的存在而产生阻碍药液向沟槽14内浸透的情况。
在从基板表面水洗去钻污溶液等之后,对该基板施加中和处理和脱脂处理,对成为活性化区域的沟槽14底部的导体12b表面进行清洁。具体来说,中和处理是在中和溶液中使基板例如以45℃浸渍5分钟,使导体12b表面中和。作为该中和溶液,例如能够使用含有硫酸、羟胺硫酸盐(hydroxylamine sulfate)、活性剂、有机酸和离子交换水的中和溶液。脱脂处理是在对浸渍于中和溶液之后的基板进行水洗之后,使基板在脱脂溶液中例如以65℃浸渍5分钟,对导体12b的表面的油脂等进行脱脂。作为脱脂溶液,使用酸性溶液也可,使用碱性溶液也可。通过该中和处理、脱脂处理的工序,对沟槽14底部露出的导体12b的表面进行清洁。
接着,使形成沟槽14底部露出的电路图案的导体12b表面活性化。该活性化处理使用由硫酸、盐酸的10%溶液构成的酸性溶液,在酸性溶液中使基板浸渍5~10秒来进行。作为酸性溶液,能够使用硫酸、盐酸的10%溶液等来进行,但例如在通过使用铜作为导电性金属粒子的导电性糊料12a形成了电路图案的情况下,优选使用过硫酸盐或硫酸和过氧化氢的混合溶液等进行处理。像这样,通过浸渍到酸性溶液(酸处理),对在作为活性化区域的导体12b表面残留的碱进行中和,使薄氧化膜溶解,此外,能够对除去了氧化膜的导体12b表面进行蚀刻(软蚀刻),使在后续工序中形成的无电解镀金属15的密着性提高,使导体12b表面为活性化状态。结果,该活性化了的沟槽14底部的导体12b表面成为之后的无电解镀金属15的埋入开始点。再有,沟槽14的底部指的是沟槽14中的导体12b表面露出的部位,即使例如通过激光17从基板10的下表面起形成沟槽14而导体12b表面位于上方。
以上的工序是无电解镀的前处理工序,但并不限定于以上说明的处理,当然能够适宜地采用不同的前处理方法,或根据采用的金属种类,使处理时间或药液的浓度变更。此外,为了使无电解镀液的密着性提高,也可以在无电解镀处理之前进行使导体12b的表面粗糙的粗糙化处理。作为该粗糙化处理,能够利用通常所知的粗糙化方法来进行。
然后,在进行了这些前处理工序之后,如图2D所示,将实施了前处理的沟槽14底部的导体12b表面作为开始点,进行将无电解镀金属15埋入沟槽14的无电解镀处理。
向沟槽14的无电解镀金属15的埋入,是通过将基板10浸渍到无电解镀液中,使镀金属15充填到沟槽14。这时,不对沟槽14赋予催化剂,即仅通过无电解镀液使镀层填充,掩埋沟槽14。具体地,将活性化了的导体12b表面作为开始点,以使镀金属15从沟槽14的底部朝向开口部层叠的方式进行填充,使其完全被埋入。再有,该向沟槽14的镀金属15的埋入,也可以是通过对活性化了的导体12b表面喷射无电解镀液等,使沟槽14底部的导体12b表面与镀液接触,以从沟槽14底部向开口部层叠镀金属15的方式进行埋入。
历来,在向沟槽内部的镀金属的埋入中,在无电解镀处理之前对基板赋予催化剂进行埋入,因此皮膜从被赋予了催化剂的沟槽内的侧壁生长,镀层在沟槽开口部附近接触,在沟槽开口部的下部产生空隙,成为断线等的原因。
在本实施方式中,如上所述,不对包含底部和内壁的沟槽14整体赋予催化剂,仅使无电解镀液接触而进行埋入,因此仅从活性化了的导体12b的表面起,无电解镀金属15依次层叠进行生长。由此,消除了现有方法中的来自被赋予了催化剂的沟槽14内的侧壁的镀皮膜的生长,能够抑制在沟槽14的开口部附近的镀层彼此的重合导致的空隙的产生,消除了基于空隙的产生的导通不良或断线,能够提高连接可靠性。
此外,也能够消除催化剂残留在基板的绝缘树脂上,导致绝缘性下降的问题,进而防止不得不除去催化剂,而在该除去工序中产生断线等的情况。
作为在该无电解镀工序中使用的镀液,例如在无电解镀铜的情况下能够使用作为螯合剂(chelating agent)利用了EDTA的镀液。作为该镀铜液的组成的一个例子,能够使用含有硫酸铜(10g/L)、EDTA(30g/L)的、通过氢氧化钠而调整为pH12.5的无电解镀铜液。此外,也可以使用作为螯合剂利用了罗谢尔盐(Rochelle salt)的无电解镀铜液。然后,将基板10在该无电解镀铜液中例如以60~80℃的温度条件浸渍30~600分钟,以从沟槽14底部朝向开口部进行层叠的方式使铜析出而埋入铜镀层,掩埋沟槽14。再有,在进行该无电解镀铜时,优选充分地进行液体的搅拌,对沟槽充分地进行离子供给。作为搅拌方法有利用空气搅拌或泵循环等的方法。此外,在实施长时间镀的情况下,硫酸钠蓄积在镀液中,有时成为镀层的异常析出的原因,因此优选适宜地强制地将镀液的一部分汲取出来。
再有,针对使用无电解镀铜液进行无电解镀处理的例子进行了说明,但并不局限于此,例如,也可以作为无电解镀液使用无电解镀镍液来进行。作为镀镍液的组成的一个例子,例如能够使用含有硫酸镍(20g/L)、次磷酸钠(15g/L)、柠檬酸盐(30g/L)的、调整为pH8~9的镀液。
此外,由于在利用该无电解镀的沟槽14的埋入中,有时无电解镀金属15也析出到沟槽14以外的部位,所以在沟槽14内埋入镀层之后,也可以对应于需要进行各种镀金属析出物除去处理。具体地,通过进行上述去钻污处理、高压水洗处理或研磨处理,能够除去镀渣。在高压水洗处理中,对基板的一面或两面喷吹50~70kg/cm2的高压水,除去作为镀渣的镀金属,在研磨处理中,进行刷掉或振动等的机械研磨,或进行使用过氧化氢和硫酸的混合溶液、过硫酸铵等的化学研磨。
再有,在本实施方式中,说明了在构成第一绝缘层1L的绝缘树脂11上,形成由导电性糊料12a形成的电路图案构成的导电层2L,对构成第二绝缘层3L的绝缘树脂13进行层叠,即制作3层构成的布线基板的例子,但当然通过多次反复进行以上的工序,能够进一步形成具有任意层数的多层布线基板。
在本实施方式的电路形成方法中,如上所述,在构成第一绝缘层1L的绝缘树脂11通过导电性糊料12a形成电路图案,在层叠构成第二绝缘层3L的绝缘树脂13之后,形成沟槽14并通过无电解镀金属15能够与导体12b构成的电路图案导通,因此,通过该无电解镀金属,能够确保为了与电路图案导通所需要的电导率和电流容量,能够防止现有技术中的电路之间的接触,没有断线、短路等电气缺陷产生,能够形成微细的电路基板。
此外,为了确保必要的电导率和电流容量,在将镀金属15埋入沟槽14内的无电解镀工序中,不赋予催化剂,使构成沟槽14底部的电路图案的导体12b表面活性化,以使镀金属15仅从该导体12b表面起进行层叠的方式生长,掩埋沟槽14内,因此能够防止赋予催化剂而进行无电解镀的现有技术中的、在沟槽开口部附近的空隙的产生,能够没有断线、可靠地使充分量的电导通。此外,能够消除以电镀形成电路的现有技术那样的、阻剂或镀金属引起的电路表面的不均等,能够防止起因于表面的不均的断线、短路等。
再有,本发明并不局限于上述实施方式,在不脱离本发明的主旨的范围中的设计变更等也包含在本发明中。
此外本发明并不仅应用于上述实施方式的布线基板的制造方法、根据增层(build-up)工法的高密度多层布线基板的制造,例如也能够应用于晶片极CSP(芯片尺寸环氧封装、或芯片级环氧封装),或TCP(Tape Carrier Package,带载封装)等中的多层布线层的制造工序中。
实施例
以下,针对本发明的具体的实施例进行说明。
实施例1
生成导电性金属粒子为铜的导电性糊料,在增层基板的玻璃环氧树脂构成的绝缘树脂上,利用使用了压电元件的压力方式的喷墨法,印刷最小线宽/线间隔为10μm/10μm的电路,以150℃干燥60分钟,制作形成有电路图案的基板,之后,在该基板上层叠玻璃环氧树脂形成镀阻剂。
接着,使用准分子激光加工机(日立维亚机械公司制),以在上述工序中印刷的导电性糊料露出到沟槽底部的方式,形成最小线宽/线间隔为10μm/10μm的沟槽。
之后,在35~44℃的条件下,在加入了酸性清洁剂(上村工业株式会社制Thru-cup MSC)和硫酸类蚀刻添加剂(上村工业株式会社制Thru-cup MSE)的10%的硫酸中,短时间浸渍大约10秒,使在沟槽底部露出的导电性糊料的导电性粒子的铜活性化,然后,使用完全加成无电解镀铜液(上村工业株式会社制Thru-cup SP-2),进行5μm厚度的镀敷,以无电解镀铜埋入沟槽。
比较例1
在比较例1中,通过部分加成法形成了电路。
即,在增层基板的玻璃环氧树脂构成的绝缘树脂,使用清洁剂(上村工业株式会社制Thru-cup ACL-009)处理表面,在预浸液(上村工业株式会社制Thru-cup PED-104)中浸渍3~4分钟,赋予Pd-Sn催化剂(上村工业株式会社制Thru-cup AT-105),之后,在加速剂(上村工业株式会社制Thru-cup AT-106)中浸渍5~10分钟,进行了催化剂赋予处理。
接着,使被赋予了催化剂的基板在将罗谢尔盐作为螯合剂的部分加成无电解镀铜液(上村工业株式会社制Thru-cup PEA)中浸渍30分钟,形成成为电解电镀的通电用基底的无电解镀铜皮膜。
然后,在该无电解镀皮膜上,形成最小线宽/线间隔为10μm/10μm的镀阻剂图案,将该基板浸渍到填孔(via filling)用的电气镀铜液(上村工业株式会社制Thru-cup EVF)中进行电镀,形成铜电路。
比较例2
在比较例2中,通过部分加成法形成了电路。
即,在增层基板的玻璃环氧树脂构成的绝缘树脂层,使用清洁剂(上村工业株式会社制Thru-cup ACL-009)处理表面,在预浸液(上村工业株式会社制Thru-cup PED-104)中浸渍3~4分钟,赋予Pd-Sn催化剂(上村工业株式会社制Thru-cup AT-105),之后,在加速剂(上村工业株式会社制Thru-cup AT-106)中浸渍5~10分钟,进行了催化剂赋予处理。
接着,对赋予了催化剂的基板形成成为布线图案的镀阻剂之后,使用酸性清洁剂(上村工业株式会社制Thru-cup MSC和上村工业株式会社制Thru-cup MSE)、10%硫酸和还原剂(上村工业株式会社制AL-cup reducer MAB)使Pd催化剂活性化。
然后,在催化剂被活性化了的基板上使用完全加成无电解镀铜液(上村工业株式会社制Thru-cup SP-2),形成仅是无电解镀铜具有10μm的厚度的铜电路。
比较例3
生成导电性金属粒子为铜的导电性糊料,在增层基板的玻璃环氧树脂构成的绝缘树脂,使用利用了压电元件的压力方式的喷墨法,印刷最小线宽/线间隔为10μm/10μm的电路,以100℃干燥60分钟,制作形成有电路图案的基板。
之后,在35~44℃的条件下,在加入了酸性清洁剂(上村工业株式会社制Thru-cup MSC)和硫酸类蚀刻添加剂(上村工业株式会社制Thru-cup MSE)的10%的硫酸中,短时间浸渍大约10秒,使形成电路图案的导电性糊料的导电性粒子的铜活性化,使用完全加成无电解镀铜液(上村工业株式会社制Thru-cup SP-2),进行5μm厚度的镀敷。
对在上述实施例1和比较例1至3中得到的各电路基板,分别针对短路检查、断线检查、电路图案的位置偏移/显影不良、绝缘性测定进行了调查。具体地,使用日置电机公司制mΩ-Hi TESTER,测定电路两端的电阻,例如,在断线检查的情况下,如果电阻变高的话判定为产生断线,此外,在短路检查的情况下,如果电阻变低的话判定为产生短路。此外,关于电路位置偏移/显影不良,通过根据使用了线传感器的光学外观方式的非接触式检查来判断。进而,关于绝缘性下降,如果电阻变低的话判断为绝缘性下降。在以下表1中总结了检查结果。
表1
短路的产生 | 断线的产生 | 电路的位置偏移/显影不良 | 绝缘性的下降 | |
实施例1 | ○ | ○ | ○ | ○ |
比较例1 | × | × | × | △ |
比较例2 | △ | × | × | × |
比较例3 | × | ○ | ○ | ○ |
在表1中,关于各检查,表中的“○”表示没有发生标记的异常,是良好的电路基板。此外,表中的“×”表示在多个基板的检查测定中,其大部分发生标记的异常,制造的电路基板不良。再有,表中的“△”表示在多个基板的检查测定中,其一部分发生了标记的异常。
从在表1中总结的结果可知,在通过应用本实施方式的电路形成方法的实施例1而形成的电路基板中,在电路间不发生接触/渗出,不发生短路、断线的导通不良,能够确保充分的电流容量,此外,也不发生电路图案的位置偏移、绝缘层中的绝缘性的下降。
相对于此,在比较例1中,发生了被认为无电解镀铜除去导致的断线,在一部分也发生短路。此外,镀阻剂的显影不良多发,进而在基板的表面也观察到不均。在比较例2中,发生镀阻剂的位置偏移,也测定到伴随催化剂的残存的绝缘性的下降。此外,也发生被认为起因于该绝缘性下降的短路或断线。在比较例3中,虽然没发生断线、电路的位置偏移、绝缘性的下降,但为了确保电流容量,覆盖在由干燥/固化后的导电性糊料形成的电路的无电解镀铜,在该电路间接触,产生被认为起因于该接触的短路。
根据这些结果,本实施方式的电路形成方法与现有方法不同,不产生断线、电路间的短路等的电气缺陷,能够形成微细的电路图案,能够形成对应于高密度化/细线化的要求的、连接可靠性高的电路基板。
Claims (6)
1.一种电路形成方法,其特征在于,具有:
图案形成工序,在绝缘树脂上形成电路图案;
层叠工序,在形成了所述电路图案的绝缘树脂上,层叠绝缘树脂层;
沟槽形成工序,在所述层叠工序中层叠了的绝缘树脂层形成沟槽,使所述电路图案露出;以及
无电解镀工序,在所述沟槽形成工序中形成的沟槽中,通过无电解镀埋入镀金属,
在所述无电解镀工序中,在非催化剂的条件下,使无电解镀金属从所述沟槽的底部向开口部层叠而进行埋入。
2.根据权利要求1所述的电路形成方法,其特征在于,
在所述沟槽形成工序中,通过激光器形成沟槽。
3.根据权利要求1所述的电路形成方法,其特征在于,
在所述图案形成工序中,通过喷墨方式在所述绝缘树脂上涂敷导电性糊料并进行固化,形成电路图案。
4.根据权利要求3所述的电路形成方法,其特征在于,
在所述图案形成工序之后,还具有:
晶种层形成工序,在构成所述电路图案的固化了的导电性糊料上形成晶种层。
5.根据权利要求4所述的电路形成方法,其特征在于,
所述晶种层通过无电解镀而形成。
6.一种电路形成方法,其特征在于,具有:
图案形成工序,在绝缘树脂上通过喷墨方式涂敷导电性糊料并进行固化,形成电路图案;
层叠工序,在形成了所述电路图案的绝缘树脂上,层叠绝缘树脂层;
沟槽形成工序,在所述层叠工序中层叠了的绝缘树脂层通过激光器形成沟槽,使所述电路图案露出;以及
无电解镀工序,在所述沟槽形成工序中形成的沟槽中,通过无电解镀埋入镀金属,
在所述无电解镀工序中,在非催化剂的条件下,使无电解镀金属从所述沟槽的底部向开口部层叠而进行埋入。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007-285363 | 2007-11-01 | ||
JP2007285363A JP5209938B2 (ja) | 2007-11-01 | 2007-11-01 | 回路形成方法 |
PCT/JP2008/068085 WO2009057419A1 (ja) | 2007-11-01 | 2008-10-03 | 回路形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101911846A CN101911846A (zh) | 2010-12-08 |
CN101911846B true CN101911846B (zh) | 2013-01-02 |
Family
ID=40590813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880123753.4A Active CN101911846B (zh) | 2007-11-01 | 2008-10-03 | 电路形成方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8262831B2 (zh) |
JP (1) | JP5209938B2 (zh) |
KR (1) | KR101535126B1 (zh) |
CN (1) | CN101911846B (zh) |
TW (1) | TW200934325A (zh) |
WO (1) | WO2009057419A1 (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5354224B2 (ja) * | 2009-11-19 | 2013-11-27 | 株式会社村田製作所 | 部品内蔵モジュールの製造方法 |
JP2011151172A (ja) * | 2010-01-21 | 2011-08-04 | Seiko Epson Corp | 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜 |
JP2011155035A (ja) * | 2010-01-26 | 2011-08-11 | Seiko Epson Corp | 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜 |
JP5676908B2 (ja) * | 2010-04-21 | 2015-02-25 | 上村工業株式会社 | プリント配線基板の表面処理方法及び表面処理剤 |
KR101284595B1 (ko) * | 2011-12-23 | 2013-07-15 | 한국생산기술연구원 | 멀티 터치용 터치 스크린 패널 및 그 제조 방법 |
JP2013216731A (ja) * | 2012-04-05 | 2013-10-24 | Kyoritsu Kagaku Sangyo Kk | カチオン硬化型樹脂組成物 |
CN103547056A (zh) * | 2012-07-12 | 2014-01-29 | 绿点高新科技股份有限公司 | 导电线路装置及其制造方法 |
US20140014401A1 (en) * | 2012-07-12 | 2014-01-16 | Taiwan Green Point Enterprises Co., Ltd. | Circuit device and method for making the same |
US20140023430A1 (en) * | 2012-07-19 | 2014-01-23 | Apple Inc. | Attachment Techniques |
WO2016153876A1 (en) * | 2015-03-20 | 2016-09-29 | Corning Incorporated | Inkjet ink composition, ink coating method, and coated article |
CN106049035B (zh) * | 2016-09-06 | 2018-07-10 | 复旦大学 | 一种柔性织物表面导电线路的构建方法 |
US20200205295A1 (en) * | 2017-06-15 | 2020-06-25 | Jabil Inc. | System, Apparatus and Method for Utilizing Surface Mount Technology on Metal Substrates |
KR102298165B1 (ko) * | 2018-03-14 | 2021-09-06 | 주식회사 엘지화학 | 매립형 투명 전극 기판 및 이의 제조방법 |
US11261529B2 (en) * | 2020-03-31 | 2022-03-01 | Futuretech Capital, Inc. | Reduced visibility conductive micro mesh touch sensor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1448966A (zh) * | 2002-03-29 | 2003-10-15 | Uht株式会社 | 多层电子部件的制造装置 |
CN1993025A (zh) * | 2005-12-31 | 2007-07-04 | 财团法人工业技术研究院 | 多层印刷电路板及其制造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06140742A (ja) * | 1992-10-29 | 1994-05-20 | Canon Inc | プリント基板及びその製造方法 |
JP2001291957A (ja) * | 2000-04-07 | 2001-10-19 | Toppan Printing Co Ltd | 配線基板及びその製造方法 |
JP4366632B2 (ja) * | 2003-06-24 | 2009-11-18 | 日立化成工業株式会社 | 内層回路付金属張積層板、多層プリント配線板及びそれらの製造方法 |
JP2005142338A (ja) * | 2003-11-06 | 2005-06-02 | Hitachi Chem Co Ltd | プリント配線板の製造方法およびプリント配線板 |
EP1622435A1 (en) * | 2004-07-28 | 2006-02-01 | ATOTECH Deutschland GmbH | Method of manufacturing an electronic circuit assembly using direct write techniques |
-
2007
- 2007-11-01 JP JP2007285363A patent/JP5209938B2/ja active Active
-
2008
- 2008-10-03 CN CN200880123753.4A patent/CN101911846B/zh active Active
- 2008-10-03 KR KR1020107009592A patent/KR101535126B1/ko active IP Right Grant
- 2008-10-03 WO PCT/JP2008/068085 patent/WO2009057419A1/ja active Application Filing
- 2008-10-03 US US12/738,794 patent/US8262831B2/en active Active
- 2008-10-21 TW TW097140294A patent/TW200934325A/zh unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1448966A (zh) * | 2002-03-29 | 2003-10-15 | Uht株式会社 | 多层电子部件的制造装置 |
CN1993025A (zh) * | 2005-12-31 | 2007-07-04 | 财团法人工业技术研究院 | 多层印刷电路板及其制造方法 |
Non-Patent Citations (1)
Title |
---|
JP特开2005-142338A 2005.06.02 |
Also Published As
Publication number | Publication date |
---|---|
JP5209938B2 (ja) | 2013-06-12 |
US8262831B2 (en) | 2012-09-11 |
CN101911846A (zh) | 2010-12-08 |
JP2009117415A (ja) | 2009-05-28 |
WO2009057419A1 (ja) | 2009-05-07 |
KR20100075589A (ko) | 2010-07-02 |
TW200934325A (en) | 2009-08-01 |
US20100243149A1 (en) | 2010-09-30 |
TWI376173B (zh) | 2012-11-01 |
KR101535126B1 (ko) | 2015-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101911846B (zh) | 电路形成方法 | |
US8276270B2 (en) | Method for manufacturing printed circuit board | |
CN103491732B (zh) | 一种电路板增层结构的制造方法 | |
CN100539055C (zh) | 线路板以及半导体器件 | |
JP6068123B2 (ja) | プリント配線基板の製造方法およびその方法により製造されたプリント配線基板 | |
KR20190014128A (ko) | 기판 상에 솔더 성막 및 비용융 범프 구조들을 형성하는 방법 | |
US20060108145A1 (en) | Method for producing printed wiring board | |
CN114928945B (zh) | 超细线路印刷线路板的制作工艺 | |
TWI280990B (en) | Etching device for electroplating substrate | |
US20020162579A1 (en) | Wet stripping apparatus and method of using | |
KR100797708B1 (ko) | 인쇄회로기판의 제조방법 | |
US6398935B1 (en) | Method for manufacturing pcb's | |
JP2013162007A (ja) | 微細配線パターンの製造方法 | |
US20140138129A1 (en) | Substrate having a low coefficient of thermal expansion (cte) copper composite material | |
CN101472406A (zh) | 布线基板的制造方法 | |
KR100818396B1 (ko) | 플레이트 챔버 및 이를 이용한 반도체 소자의 구리 배선형성 방법 | |
KR101110361B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP4209459B1 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
JP5136799B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
JP3880704B2 (ja) | バンプ接点を有する回路基板の製造方法およびそれに用いる噴流式めっき装置 | |
CN113473748A (zh) | 一种多层连接板的制造方法 | |
TW202236926A (zh) | 半加成工法用積層體及使用其之印刷配線板 | |
JP2013206958A (ja) | プリント配線板およびその製造方法 | |
JP2006012870A (ja) | スタックビア構造多層配線基板の製造方法 | |
JPH08288618A (ja) | 立体成形回路部品の形成方法と立体成形回路部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |