CN103491732B - 一种电路板增层结构的制造方法 - Google Patents

一种电路板增层结构的制造方法 Download PDF

Info

Publication number
CN103491732B
CN103491732B CN201310463172.8A CN201310463172A CN103491732B CN 103491732 B CN103491732 B CN 103491732B CN 201310463172 A CN201310463172 A CN 201310463172A CN 103491732 B CN103491732 B CN 103491732B
Authority
CN
China
Prior art keywords
copper
layer
prepreg
circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310463172.8A
Other languages
English (en)
Other versions
CN103491732A (zh
Inventor
于中尧
孙瑜
崔志勇
方志丹
石桂涵
刘文龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201310463172.8A priority Critical patent/CN103491732B/zh
Publication of CN103491732A publication Critical patent/CN103491732A/zh
Priority to US14/318,142 priority patent/US10015889B2/en
Application granted granted Critical
Publication of CN103491732B publication Critical patent/CN103491732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/143—Treating holes before another process, e.g. coating holes before coating the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供了一种电路板增层结构的制造方法，能够实现线宽小于50um的精细线路的制造，避免使用高成本的绝缘层材料，降低基板的工艺成本，从而降低基板成本。其包括以下步骤：（1）、内层线路制作；（2）、压合铜箔和半固化片并固化；（3）、激光钻孔；（4）、除胶渣；（5）、去掉面铜；（6）、等离子活化处理电路板表面；（7）、化学镀铜；（8）、光刻；（9）、电镀；（10）、剥膜；（11）、闪蚀。本发明采用通用的介质材料半固化片PP，在其上通过改进SAP的工艺方法，通过提高其表面的化学活性，在PP表面直接进行化学镀铜，提高化学镀铜层的结合力，以满足精细线路SAP加工需要，同时还可以大幅度降低基板的工艺成本。

Description

一种电路板增层结构的制造方法
技术领域
本发明涉及微电子技术领域一种制造或处理半导体或固体器件的方法，具体涉及一种电路板增层结构的制造方法。
背景技术
随着大规模集成电路的发展，线路越来越细，22nm技术已经进入量产，线路的细化，导致对于设备和工艺提出了前所未有的挑战。为提高单位面积上的芯片密度和信号处理能力，3D封装应运而生，人们提出三维封装的概念，将芯片进行三维集成封装，将在将芯片进行堆叠，形成三维封装，以提高单位面积上的封装密度。
三维高密度封装的发展对于有机基板的要求越来越高，有机基板的线宽线距从PCB级100um减小到现在量产线宽30-50um，随着线宽的减小对于线路的铜表面的结构要求也不断提高，通常的PCB的铜的粗糙度RZ5-7um，通常载板的粗糙度低于5um，对于线宽线距10-20um的线路铜线表面粗糙度Rz一般要在2微米。如果过大，就会发生线路变形或线间因铜的残留导致短路现象，无法实现高精度可靠互连。
对于不同传输频率的信号，对基板铜线的粗糙度的要求不同。对于10G的信号，铜电路表面的粗糙度要小于等于1um。对于100G的信号粗糙度要小于0.1um。在光滑表面制作线路，无疑将是非常重要的。
相应电路板的加工制作，对于细线路和高频线路要求的低粗糙度表面的线路制造，通常采用在线路板表面进行金属钯活化，在基材树脂表面通过化学吸附一层钯金属活化中心，利用钯作为化学镀铜的活性催化中心，使得铜结合在钯表面，利用生成的铜做化学镀铜的活性催化中心，形成化学镀铜膜。
通常的电路板表面金属化需要两个条件：表面粗糙度和表面活化。常规方法制造表面粗糙度是采用氧化剂电路板表面进行蚀刻利用表面分子对于氧化剂的不同反应能力，使得部分官能团被去除，官能团分布的不均匀导致表面蚀刻的不均匀形成表面起伏差异形成粗糙表面。常规时蚀刻方法导致表面高低起伏差异较大，一般在几个微米甚至更大的范围内。
有机基板和印刷线路板的线路制造工艺只要有三种方法：加成法、减成法、半加成法。这几种方法都被广泛用于有机基板的制造中。在IC封装高度发展的阶段，高密度封装中，由于线路密度逐渐提高，封装基板的特征尺寸已经从原来印刷线路板的最小100um，下降到50um，目前的高端封装基板已经达到25um-30um，部分高端封装基板的供应商已经在尝试15um线宽的电路量产。对于线路宽度小于50um的有机基板，减成法已经完全不适用，加成法由于化学镀铜的速度过慢，极少有人使用。半加成技术即SAP技术成为高密度封装基板加工技术的主导技术。由于半加成法制造的线路精度要高于其他方法，在高精度线路制作中被广泛采用。但是，当线路的线宽小于50um时，由于线路的结合力、线路间电气绝缘要求和线路精度要求的原因，常规的材料都不再适合细线路的加工。
常规印刷线路板中的内层覆铜板是通过单面粗化的铜箔和半固化树脂经过层压得到的，经过蚀刻获得内层线路。外层铜箔是通过半固化片和单面粗化的铜箔经层压后再进行图形加工。所以所有的多层印刷线路板和基板的铜与底层绝缘材料的结合都是原来铜本身的表面粗糙度。
当封装载板的线宽线距大于50um时，封装载板普遍采用减成法制作：用半固化片PP作为载板布线的绝缘介质，采用铜箔和半固化片高温压合的方法制作线路。当线宽线距小于50um，有两种做法，一种是采用半加成工艺SAP制造50um以下的线路，一种是采用MSAP工艺，制造25um-50um或更宽的线路。而线宽小于25um的半加成SAP技术只能用ABF做绝缘层材料，或采用三菱瓦斯的包覆树脂铜箔PCF+半固化片PP压合制造方法实现。MSAP却可以采用超薄铜箔+半固化片压合方式来实现。由于MSAP是采用超薄铜箔和半固化片压合获得的铜与半固化片绝缘层的结合，可以得到线路与绝缘材料间良好的结合力。
MSAP本身是在PP表面压合超薄铜箔3um，将铜箔减薄到1-2um，然后光刻形成电镀淹没图形，经过图形电镀后，将光刻胶去掉，再将光刻胶底层的超薄铜箔腐蚀掉。由于超薄铜箔为电解铜薄本身材质比图形电镀的电镀铜材质致密，腐蚀速率相差很大，在将低铜腐蚀掉的过程中，由于是整版腐蚀，整个基板表面的铜都会被腐蚀，所以，电镀的铜也会被腐蚀，因此，图形电镀的掩膜图形设计，电镀参数、超薄铜箔厚度，闪蚀超薄铜的参数将严重影响最后的线路精度，因此，MSAP工艺能有效控制线路与绝缘层的结合力，却不能高精度控制线路的尺寸精度，从高精度控制线路尺寸来看，SAP工艺具有无可代替的图形尺寸精度控制能力。
对于线路的线宽线距低于50um的线路，减成法无法保证线路的尺寸精度，所以只能使用半加成法。半加成法直接在树脂表面进行化学镀铜，需要将基材表面进行粗化处理，粗化后的表面有一定的粗超度，为铜线与绝缘树脂提供结合力提供必要条件。但是常规半固化片在内层线路表面压合固化后，由于半固化片结构中含有玻纤，固化过程中树脂流动使得玻纤外露，玻纤表面只剩下一层非常薄的树脂，当表面粗化后，玻纤表面很薄的树脂就被蚀刻掉，使玻纤外露，形成局部无法化铜，或化铜结合力差等问题。
有人尝试利用单面粗化好的铜箔和半固化片一同压合固化后，将铜箔蚀刻掉，在化学镀铜的方法，同样存在化铜层结合力不良的问题。因此，三菱瓦斯和日立化成等材料供应商提出了一种新的方案：在单面粗化好的铜箔面涂覆一层2-3微米厚度的树脂固化后与半固化片已一同压合，压合后将铜箔去除，形成表面有一定粗超度的树脂表面，再在树脂表面化学镀铜得到结合力良好的化学镀铜层的方案通过在这种方法法可以制作要求的精细线路。三菱瓦斯提供的涂覆树脂的铜箔被称作PCF。
见图1，PCF半加成法制作线路的流程。
另外，人们开发了一种MSAP工艺制作精细线路，这是一种将铜箔和半固化片一同压合后，将铜厚度减薄到1-2um，再进行图形电镀，电镀完成后，将整板内的薄铜蚀刻掉，形成细线路，这种细线路保持了压合铜箔的结合力。同样材料供应商提供的涂覆树脂的铜箔压合方案也可以实现这种MSAP技术加工。
但是，MSAP技术有一个非常大的局限性，因为压合铜箔的结构非常致密，其腐蚀速率比化学镀铜的铜层蚀刻速率低得多，将薄铜层蚀刻干净同时图形电镀形成的线路蚀刻量也很大，导致线路的精度变差。线宽20um以下的细线路用MSAP工艺加工变得非常困难。
日本味之素公司提供了一款叫做ABF的片状半固化材料，其中不含玻纤，用这种材料做外层线路的绝缘层可以实现很好的SAP工艺，目前已经在高端载板制造方面被广泛应用。这种树脂是在环氧树脂中加入玻璃微粉，在压合后，做粗化处理过程中，玻璃微粉被从树脂表面蚀刻掉，留下的凹坑，形成需要的粗超度。目前味之素公司主打产品GX-13环氧树脂中填充的氧化硅粉的直径是小于5um的，后续产品填充微粉的颗粒更小，已经有粒径小于1um的产品问世。GX-13材料表面SAP工艺可以做到15um以下的线路。
见图2，常规在ABF介质材料表面SAP工艺流程。
见图3，具体工艺流程如下：
1.制作内层电路1；
2.压合ABF2并固化：在内层电路基板1两侧压合ABF2并固化；
3.激光钻盲孔3：在ABF2上激光钻盲孔3；
4.化学镀铜：在激光钻盲孔后的ABF上镀化学镀铜层4；化学镀铜过程中包括以下工艺：蓬松，除胶渣、中和、酸浸、清洁、微蚀、预浸、活化、还原、化铜。
5.光刻：在化学镀铜层4上光刻光刻胶5，并在光刻胶5上对应盲孔3位置和适当位置预留电镀铜图形口6；
6.电镀：在电镀铜图形口6上电镀铜图形7；
7.剥膜：用剥膜液将掩蔽膜光刻胶5去除，形成带有电镀铜图形7的电路板；
8.闪蚀：用快速蚀刻的方法，将整个电路板放在蚀刻液中，由于化学镀铜层薄而且蚀刻速率快，所以，将化学镀铜层迅速蚀刻掉，形成外层电路；
由于ABF材料本身的特点，按照上述常规SAP流程可以实现良好的线路加工。
见图4，PCF结构包括铜箔8和树脂层9；
对于三菱瓦斯提出的并且已经得到大量应用的SAP细线路方案，采用PCF和半固化片一同压合的方案目前已经被一些封装载板厂应用。PCF是一种低粗糙度铜箔在低粗糙度铜箔表面涂覆一层树脂并固化后形成的带有固化树脂层的铜箔，树脂层的厚度大约2-3um。
见图5，其SAP工艺流程。
1.内层电路基板1与PCF10和半固化片11高温压合：
2.激光钻盲孔：在PCF10和半固化片11上钻盲孔3；
3.除胶渣：对盲孔3进行蓬松处理，去除盲孔内胶渣；
4.去除面铜：去除PCF10上的铜箔8；
5.化学镀铜：对盲孔3和树脂层9进行化学镀铜，成型化学镀铜层4，化学镀铜过程中包括以下工艺：酸浸、清洁、微蚀、预浸、活化、还原、化铜。化学镀铜没有蓬松和除胶渣过程；
6.光刻：在化学镀铜层4上光刻光刻胶5，并在光刻胶5上对应盲孔3位置和适当位置预留电镀铜图形口6；
7.图形电镀：在电镀铜图形口6上电镀铜图形7；
8.剥膜：用剥膜液将掩蔽膜光刻胶5去除，形成带有电镀铜图形7的电路板；
9.闪蚀：用快速蚀刻的方法，将整个电路板放在蚀刻液中，由于化学镀铜层4薄而且蚀刻速率快，所以，将化学镀铜层迅速蚀刻掉，形成外层电路；
重复1—9工艺，进一步制作更外层电路。
从PCF工艺流程来看PCF在加工过程中将其结构中的铜全部去除，将铜箔表面的粗糙度转移到树脂表面，在树脂表面进行化学镀铜和图形电镀。PCF是三菱公司的专利产品，铜箔表面涂覆的树脂材料是特殊成分制成的，可直接进行化学镀铜就可以取得较高的铜层结合力。
由于ABF树脂的成本很高，并且是味之素的专利产品，所以售价很高，是三菱瓦斯提供的BT基半固化片的价格的4-5倍，三菱瓦斯的PCF的价格略高于他们提供的BT基半固化片，因此ABF材料成本是PCF和半固化片连用方案的材料成本的两倍。PCF和半固化片连用的成本是普通减成法制作外层电路的只用一层PP的材料成本的2倍。
由此可见，SAP工艺用于制作线路宽度小于50微米的精细线路成本是非常高的。
发明内容
针对上述问题，本发明提供了一种电路板增层结构的制造方法，能够实现线宽小于50um的精细线路的制造，避免使用高成本的绝缘层材料，降低基板的工艺成本，从而降低基板成本。
本发明的其技术方案是这样的：一种电路板增层结构的制造方法，其包括以下步骤：
（1）、内层线路制作；
（2）、压合铜箔和半固化片并固化：在内层线路两面压合铜箔和半固化片，将铜箔表面的低粗糙度结构转印到半固化片上；
（3）、激光钻孔：用激光钻孔机在绝缘的半固化片上开出导通盲孔；
（4）、除胶渣：激光钻孔后，盲孔中会残留以下树脂，通过除胶渣程序将胶渣去除；
（5）、去掉面铜：完成除胶渣后，将电路板两面的铜箔通过蚀刻去除，露出半固化片；
（6）、等离子活化：对电路板表面进行等离子处理；
（7）、化学镀铜：在去掉铜箔后的半固化片上进行化学镀铜处理，成型化学镀铜层；
（8）、光刻：在化学镀铜表面光刻形成光刻胶掩蔽膜，将需要电镀的区域裸露出来；
（9）、电镀：将光刻后的电路板放到电镀槽中，在裸露的化学镀铜层，和对应盲孔上的铜电路上电镀铜，将裸露的化学镀铜层区域和对应盲孔上的铜电路上电镀铜的厚度镀到需要的厚度；
（10）、剥膜：电镀完成后，用剥膜液将掩蔽膜光刻胶去除，形成带有电镀铜的图形；
（11）、闪蚀：将整个电路板放在蚀刻液中，把化学镀铜层蚀刻掉。
其进一步特征在于：
其中：对步骤（2）中的压合铜箔进行减铜处理，对压合铜箔进行减薄，减薄后铜箔厚度在3um左右；
其中第（6）步中，等离子处理一方面清洁电路板表面，去除铜箔与半固化片表面的铜箔防氧化剥膜，同时对于电路板表面包括半固化片树脂表面和盲孔铜表面进行活化处理；
其中第（7）步包括如下步骤，
A、蓬松：蓬松使得表面松弛，增加固化的半固化片表面的分子间距离，扩大表面的微观表面积，使得后续活化过程中，更好的吸附活化液中的钯，部分钯原子嵌入到树脂分子结构中，使单位面积吸附更多的钯，从而达到更高的铜的结合力；
B、中和：将蓬松步骤中的碱性蓬松液经水洗后残留部分通过硫酸溶液中和掉，并将采用调整剂将盲孔内裸露的玻纤表面进行修饰使玻纤表面结合成一层不带电的化学修饰层，中和掉玻纤表面的负电荷，提高后续Pd的结合强度和结合能力；
C、酸浸：通过酸浸工序将中和过程中的碱性试剂去除并清洗表面；
D、清洁：清洁剂确保孔内表面达到最佳的表面清洁状态，以便保证有良好的化学铜结合力；
E、微蚀：将基板表面的铜表面粗化处理，少量去除露出新鲜表面，提高化学镀铜与孔内以及表面的基材铜的结合力；
F、预浸：预浸是一道清洗过程，将前面工序的溶剂清洗干净，避免前面工序药液带入活化槽，污染活化药液；
G、活化：活化过程中钯原子团吸附在树脂和经过调整剂处理的玻纤表面以及裸露的基材铜表面，使整个需要化学镀的基板表面均匀分布一层用于化学镀催化的表面。通常树脂表面吸附钯的能力大于玻纤表面，经过调整的玻纤表面的吸附大于金属铜的表面；
H、还原：吸附于基板表面的钯是一个钯的原子团，需要在还原工序中，将钯原子还原出来形成单质钯原子，只有单质钯原子才具有良好的催化活性；
I、化学镀铜：经过前面一些列的表面处理过程，树脂表面吸附一层Pd原子，利用Pd原子的催化活性，在化学镀铜溶液中经过还原剂将铜离子还原成铜原子吸附在树脂表面形成化学镀铜层；
其中第（1）步中，内层线路制作：封装载板内层线路较宽，通常采用减成法来完成。
在以上方法的基础上，重复步骤（2）至（11）可形成更外层的电路。
本发明上述电路板增层结构的制造方法，采用通用的介质材料半固化片PP在其上通过改进SAP的工艺方法，使得提高其表面的化学活性，在PP表面直接进行化学镀铜，得到结合力满足实际需要的化学镀铜层，以满足精细线路SAP加工需要，能够实现线宽小于50um的精细线路的制造，避免使用高成本的绝缘层材料，降低基板的工艺成本，从而降低基板成本。除此之外，本发明还具有以下优点：
1、介质采用的是半固化片和铜箔结构，铜箔的作用是铜箔与半固化片接触的表面是经过特殊的粗化处理的具有低粗糙度的表面，通过压合将铜箔与半固化片接触的表面将铜箔表面的粗糙度转印到半固化片表面，使得压合固化后的半固化片表面具有与铜箔低粗糙度表面完全一样的粗糙度。后续工艺中将铜箔去除。在满足工艺要求的前提下大大地降低了材料成本。
2、化学镀铜表面前的表面处理与常规细线路半加成方法的处理不同，ABF化学镀铜前表面必须经过除胶渣处理，将表面的部分树脂和氧化硅粉去除，通过去掉的氧化硅粉剥离，形成表面需要的粗糙度。而本发明半固化片表面不做除胶渣处理，本发明只在激光钻孔形成的盲孔中进行除胶渣处理，去除激光钻孔形成的孔内胶渣。
3、本发明在去除面铜后化学镀铜前，表面要进行等离子清洗处理，一方面去除铜箔表面的防氧化剥膜；另一方面的功能在于将化学镀铜表面进行活化处理，提高化学镀铜药水对于固化的半固化片表面的亲和力，有效提高化学镀铜的均匀性和化学镀铜能力，改善结合力。
4、本发明的突出特征还在于等离子处理后，化学镀铜的最先一道工序为蓬松，蓬松之后不再做除胶渣工序。常规的化学镀铜表面实施蓬松的目的是为得到更好的除胶渣效果，在除胶渣溶液中去除表面蓬松的树脂，形成一定的粗糙度。本发明通过蓬松使得表面松弛，增加固化的半固化片表面的分子间距离，扩大表面的微观表面积，使得后续活化过程中，更好的吸附活化液中的钯，部分钯原子嵌入到树脂分子结构中，使单位面积吸附更多的钯，从而达到更高的铜的结合力。
附图说明
图1为PCF半加成法制作线路的流程图；
图2为PCF结构；
图3为现有采用PCF和半固化片介质材料表面SAP工艺；
图4为常规在ABF介质材料表面SAP工艺流程；
图5为现有的在ABF介质材料表面SAP工艺；
图6为本发明的半加成工艺流程
图7为内层线路结构示意图；
图8为压合铜箔和半固化片并固化示意图；
图9为铜箔减薄示意图；
图10为激光钻孔示意图；
图11为去掉面铜示意图；
图12为化学镀铜示意图；
图13为光刻示意图；
图14为电镀示意图；
图15为剥膜示意图；
图16为闪蚀成形电路示意图；
图17本发明成形的更外层电路示意图。
具体实施方式
结合附图对本发明作进一步说明：
图6是本发明的半加成工艺流程；
一种电路板增层结构的制造方法，其包括以下步骤：
（1）、见图7，内层线路制作：制作内层线路1，在芯板2上制作金属化过孔3，在芯板2两侧制作铜电路4，封装载板内层线路较宽，通常采用减成法来完成；
（2）、见图8，在内层线路1两侧压合铜箔4和半固化片5并固化：在内层线路1两面压合铜箔5和半固化片6，将铜箔5表面的低粗糙度结构转印到半固化片6上；
（3）、见图9，减铜：将铜箔5减薄到3um厚度。此步骤目的在于去除面铜过程中，减少对于盲孔底部的铜电极的蚀刻量；
（4）、见图10，激光钻孔：用激光钻孔机在绝缘的半固化片上开出导通盲孔7。后续金属化后，通过盲孔将形成的电路与下面电路连通；
（5）、见图10，除胶渣。激光钻孔后，盲孔7中会残留以下树脂，通过除胶渣程序将胶渣去除，以提高孔内化学镀铜的结合力和改善两层金属互连的导通性。除胶渣的方法可以是化学蚀刻方法除胶渣，也可以是等离子清洗方法除胶渣。此处表面铜箔保留以避免除胶渣溶液蚀刻半固化片盲孔以外的表面；
（6）、见图11，去掉面铜：去掉减薄后的铜箔5，完成除胶渣后，将电路板两面的铜箔通过蚀刻去除，盲孔7中的部分铜会被少量蚀刻掉。由于盲孔较小，溶液交换能力较差，盲孔内的铜被少量蚀刻，在盲孔底部会出现少量的侧蚀，侧蚀量的大小与铜箔厚度有关，可采用较薄的铜箔，以减少面铜腐蚀时间；或用较厚的铜箔在铜箔压合固化后，做一步减铜同意将铜箔厚度减小到3um。盲孔底部的微量侧蚀对于电镀在盲孔中的铜的结合力提高有益；
（7）、见图11，等离子活化。等离子活化的目的在于将电路板表面进行等离子处理，一方面清洁电路板表面，去除铜箔与半固化片表面的铜箔防氧化剥膜，另一方面对于电路板表面包括半固化片树脂表面和盲孔铜表面进行活化处理：活化处理的作用有两方面：提高化学镀铜溶液的侵润性，提高化学镀铜前各种表面处理试剂的表面处理能力，比如蓬松液和蓬松效果，以及后续的中和、酸浸、清洁、微蚀、预浸的溶液对表面的处理效果，以提高树脂表面对于化学镀铜中活化剂中钯的结合，从而提高铜的结合力；
（8）、见图12，化学镀铜：在去掉铜箔后的半固化片6上进行化学镀铜处理，成型化学镀铜层8，其包括以下步骤：
A、蓬松：蓬松使得表面松弛，增加固化的半固化片表面的分子间距离，扩大表面的微观表面积，使得后续活化过程中，更好的吸附活化液中的钯，部分钯原子嵌入到树脂分子结构中，使单位面积吸附更多的钯，从而达到更高的铜的结合力；
B、中和：将蓬松步骤中的碱性蓬松液经水洗后残留部分通过硫酸溶液中和掉，并将采用调整剂将盲孔内裸露的玻纤表面进行修饰使玻纤表面结合成一层不带电的化学修饰层，中和掉玻纤表面的负电荷，提高后续Pd的结合强度和结合能力；
C、酸浸：通过酸浸工序将中和过程中的碱性试剂去除并清洗表面；
D、清洁：清洁剂确保孔内表面达到最佳的表面清洁状态，以便保证有良好的化学铜结合力；
E、微蚀：将基板表面的铜表面粗化处理，少量去除露出新鲜表面，提高化学镀铜与孔内以及表面的基材铜的结合力；
F、预浸：预浸是一道清洗过程，将前面工序的溶剂清洗干净，避免前面工序药液带入活化槽，污染活化药液；
G、活化：活化过程中钯原子团吸附在树脂和经过调整剂处理的玻纤表面以及裸露的基材铜表面，使整个需要化学镀的基板表面均匀分布一层用于化学镀催化的表面。通常树脂表面吸附钯的能力大于玻纤表面，经过调整的玻纤表面的吸附大于金属铜的表面；
H、还原：吸附于基板表面的钯是一个钯的原子团，需要在还原工序中，将钯原子还原出来形成单质钯原子，只有单质钯原子才具有良好的催化活性；
I、化学镀铜：经过前面一些列的表面处理过程，树脂表面吸附一层Pd原子，利用Pd原子的催化活性，在化学镀铜溶液中经过还原剂将铜离子还原成铜原子吸附在树脂表面形成化学镀铜层；
（9）、见图13，光刻：在化学镀铜层8表面光刻形成光刻光刻胶掩蔽膜9，将需要电镀的区域裸露出来；
（10）、见图14，电镀：将光刻后的电路板放到电镀槽中，在裸露的化学镀铜层8和对应盲孔7上的铜电路4上电镀电镀铜10，将裸露的化学镀铜层8区域和对应盲孔7上的铜电路4电镀铜10的厚度镀到需要的厚度；
（11）、见图15，剥膜：电镀完成后，用剥膜液将光刻胶掩蔽膜去除，形成带有电镀铜的图形11；
（12）、见图16，闪蚀：用快速蚀刻的方法，将整个电路板放在蚀刻液中，由于化学镀铜层8薄而且蚀刻速率快，所以，将化学镀铜层迅速蚀刻掉，形成外层电路。在闪蚀过程中电镀铜同时也会被闪蚀的蚀刻液蚀刻掉一层，由于电镀铜比化学镀铜结构更加致密，晶粒更粗大，闪蚀溶液对于电镀铜的蚀刻速率小于化学镀铜层的蚀刻速率，而且，电镀铜的厚度远远大于化学镀铜的厚度，所以当化学镀铜被蚀刻干净后，电镀铜的部分只被蚀刻掉很少的一部分，通过调整化学镀铜层的厚度，可以控制最终形成的铜线路的尺寸精度。这是控制SAP半加成工艺制作线路精度的关键步骤。
见图17，重复（2）—（12）工艺，进一步制作更外层的电路。
本技术方案与现有的ABF方案以及PCF和常规半固化片的方案具有以下技术优势。
1）、材料成本低：ABF被日本味之素垄断，价格昂贵，材料本身采用颗粒度小于5um的氧化硅粉和环氧树脂结合制成半固化片状材料成本非常高；PCF和半固化片连用的方案，中PCF虽然比ABF成本低，但是，PCF本身的价格和成本比同样尺寸的半固化片的成本还高，PCF+半固化片的成本是单独使用半固化片的工艺的材料成本的两倍多。就我们的方案采用铜箔和半固化片的方式，成本只有PCF+半固化片的一半，低于ABF材料成本的三分之一。
2）、设备成本低：ABF压合不能采用普通的压合机，需要用两段式真空压膜机，设备价格远高于普通真空压机，因此，采用本发明的方法制作的精细线路设备成本远低于现在通用的ABF方法制作精细线路工艺。
3）、简化工艺：ABF对于PCB工厂是全新的材料和工艺技术，而本发明的方法只是在常规的PCB工艺基础上稍作改良，完全适合工业化生产，不需要引进新的设备。工艺简单，更适合于批量生产。
4）、本发明的方法制作出的基板结构为传统减成法制作基板的结构，其可靠性和实用性与常规宽线路基板相同，这种方法制造出的基板更容易得到基板用户的认可。

Claims (5)

1.一种电路板增层结构的制造方法，其特征在于：其包括以下步骤：
（1）、内层线路制作；
（2）、压合铜箔和半固化片并固化：在内层线路两面压合铜箔和半固化片，将铜箔表面的低粗糙度结构转印到半固化片上；
（3）、激光钻孔：用激光钻孔机在绝缘的半固化片上开出导通盲孔；
（4）、除胶渣：激光钻孔后，盲孔中会残留一些树脂，通过除胶渣程序将胶渣去除；
（5）、去掉面铜：完成除胶渣后，将电路板两面的铜箔通过蚀刻去除，露出半固化片；
（6）、等离子活化：对电路板表面进行等离子处理；
（7）、化学镀铜：在去掉铜箔后的半固化片上进行化学镀铜处理，成型化学镀铜层，其包括如下步骤：
A、蓬松：蓬松使得表面松弛，增加固化的半固化片表面的分子间距离，扩大表面的微观表面积，使得后续活化过程中，更好的吸附活化液中的钯，部分钯原子嵌入到树脂分子结构中，使单位面积吸附更多的钯，从而达到更高的铜的结合力；
B、中和：将蓬松步骤中的碱性蓬松液经水洗后残留部分通过硫酸溶液中和掉，并采用调整剂将盲孔内裸露的玻纤表面进行修饰使玻纤表面结合成一层不带电的化学修饰层，中和掉玻纤表面的负电荷，提高后续Pd的结合强度和结合能力；
C、酸浸：通过酸浸工序将中和过程中残留的碱性蓬松液去除并清洗表面；
D、清洁：清洁剂确保孔内表面达到最佳的表面清洁状态，以便保证有良好的化学铜结合力；
E、微蚀：将基板表面的铜表面粗化处理，少量去除露出新鲜表面，提高化学镀铜与孔内以及表面的基材铜的结合力；
F、预浸：预浸是一道清洗过程，将前面工序的溶剂清洗干净，避免前面工序药液带入活化槽，污染活化药液；
G、活化：活化过程中钯原子团吸附在树脂和经过调整剂处理的玻纤表面以及裸露的基材铜表面，使整个需要化学镀的基板表面均匀分布一层用于化学镀催化的表面，树脂表面吸附钯的能力大于玻纤表面，经过调整的玻纤表面的吸附大于金属铜的表面；
H、还原：吸附于基板表面的钯是一个钯的原子团，需要在还原工序中，将钯原子还原出来形成单质钯原子，只有单质钯原子才具有良好的催化活性；
I、化学镀铜：经过前面一些列的表面处理过程，树脂表面吸附一层Pd原子，利用Pd原子的催化活性，在化学镀铜溶液中经过还原剂将铜离子还原成铜原子吸附在树脂表面形成化学镀铜层；
（8）、光刻：在化学镀铜表面光刻形成光刻胶掩蔽膜，将需要电镀的区域裸露出来；
（9）、电镀：将光刻后的电路板放到电镀槽中，在裸露的化学镀铜层和对应盲孔上的铜电路上电镀铜，将裸露的化学镀铜层区域和对应盲孔上的铜电路上电镀铜的厚度镀到需要的厚度；
（10）、剥膜：电镀完成后，用剥膜液将光刻胶掩蔽膜去除，形成带有电镀铜的图形；
（11）、闪蚀：将整个电路板放在蚀刻液中，把化学镀铜层蚀刻掉。
2.根据权利要求1所述的一种电路板增层结构的制造方法，其特征在于：其中
对步骤（2）中的压合铜箔进行减铜处理，把压合铜箔减薄，厚度在3um。
3.根据权利要求1所述的一种电路板增层结构的制造方法，其特征在于：其中
第（6）步中的等离子处理中，一方面清洁电路板表面，去除铜箔与半固化片表面的铜箔防氧化剥膜，同时对于电路板表面包括半固化片树脂表面和盲孔铜表面进行活化处理。
4.根据权利要求1所述的一种电路板增层结构的制造方法，其特征在于：其中第（1）步中，内层线路制作：封装载板内层线路较宽，采用减成法来完成。
5.根据权利要求1所述的一种电路板增层结构的制造方法，其特征在于：重复步骤（2）至（11）形成更外层的电路。
CN201310463172.8A 2013-10-08 2013-10-08 一种电路板增层结构的制造方法 Active CN103491732B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310463172.8A CN103491732B (zh) 2013-10-08 2013-10-08 一种电路板增层结构的制造方法
US14/318,142 US10015889B2 (en) 2013-10-08 2014-06-27 Method for constructing an external circuit structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310463172.8A CN103491732B (zh) 2013-10-08 2013-10-08 一种电路板增层结构的制造方法

Publications (2)

Publication Number Publication Date
CN103491732A CN103491732A (zh) 2014-01-01
CN103491732B true CN103491732B (zh) 2016-08-17

Family

ID=49831588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310463172.8A Active CN103491732B (zh) 2013-10-08 2013-10-08 一种电路板增层结构的制造方法

Country Status (2)

Country Link
US (1) US10015889B2 (zh)
CN (1) CN103491732B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10152214A1 (de) * 2001-10-23 2003-07-31 Siemens Ag Leiterplatte für Mobiltelefone
CN103987208B (zh) * 2014-06-06 2017-11-24 华进半导体封装先导技术研发中心有限公司 一种印刷线路板及其制作方法
CN104066281B (zh) * 2014-07-04 2017-10-27 华进半导体封装先导技术研发中心有限公司 奇数层基板的制造方法和奇数层基板
CN104411106B (zh) * 2014-11-14 2017-11-17 电子科技大学 一种印制电路板精细线路的制作方法
JP6819608B2 (ja) 2015-11-30 2021-01-27 凸版印刷株式会社 多層プリント配線基板及びその製造方法
CN106061127A (zh) * 2016-08-09 2016-10-26 安徽广德威正光电科技有限公司 一种pcb板面单区局部加厚镀铜的生产工艺
KR102502200B1 (ko) * 2016-08-11 2023-02-20 에스케이넥실리스 주식회사 회로 단선/단락을 방지할 수 있는 연성동박적층필름 및 그 제조방법
CN106163126B (zh) * 2016-08-19 2019-01-29 沪士电子股份有限公司 铜面低粗糙度的印制电路板基板的制造方法
CN106413289A (zh) * 2016-11-21 2017-02-15 奥士康精密电路（惠州）有限公司 一种预防产生孔无铜的沉铜方法
CN106847706A (zh) * 2016-12-22 2017-06-13 海太半导体（无锡）有限公司 一种基板的封装工艺
CN107493650A (zh) * 2017-08-22 2017-12-19 景旺电子科技(龙川)有限公司 一种汽车电子用高频多层电路板叠层结构及压合工艺
CN107708316A (zh) * 2017-08-30 2018-02-16 深圳崇达多层线路板有限公司 一种超精细线路的制作方法
CN110545635B (zh) * 2018-05-29 2021-09-14 鹏鼎控股(深圳)股份有限公司 多层电路板的制作方法
CN110896590A (zh) * 2018-09-13 2020-03-20 欣兴电子股份有限公司 线路基板及其制作方法
CN109454955B (zh) * 2018-12-19 2021-07-06 广东生益科技股份有限公司 一种封装载带基材及其制备方法
US10624213B1 (en) * 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture
CN111093323B (zh) * 2019-12-12 2021-04-09 住井科技(深圳)有限公司 一种电路基板及其制备方法
CN111343793A (zh) * 2020-03-12 2020-06-26 电子科技大学 一种印制电路复合介质基板表面金属化方法
CN111629526B (zh) * 2020-06-09 2021-09-24 瑞声精密制造科技(常州)有限公司 Lcp基板的制作方法
CN113038698B (zh) * 2021-03-08 2022-09-09 京东方科技集团股份有限公司 柔性电路板、显示面板、制备方法和显示装置
CN113194640B (zh) * 2021-04-28 2022-07-08 中国科学院微电子研究所 低翘曲高密度封装基板制造方法
CN113279034A (zh) * 2021-05-14 2021-08-20 惠州中京电子科技有限公司 用于Mini LED微盲孔的填孔电镀加工方法
CN113993303B (zh) * 2021-10-27 2023-12-22 上海天承化学有限公司 一种混压线路板孔金属化的方法
CN114599165A (zh) * 2022-02-22 2022-06-07 盐城维信电子有限公司 一种基于半加成法工艺的多层线路板制作方法
CN115003044A (zh) * 2022-07-18 2022-09-02 胜宏科技（惠州）股份有限公司 Pcb板的制作方法、pcb板及终端设备
CN117320332B (zh) * 2023-11-29 2024-04-16 福莱盈电子股份有限公司 一种hdi内层电路板的制造方法及hdi电路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212769B1 (en) * 1999-06-29 2001-04-10 International Business Machines Corporation Process for manufacturing a printed wiring board
TW200642552A (en) * 2005-04-08 2006-12-01 Mitsubishi Gas Chemical Co Method for producing substrate with copper wiring or bump
CN101102647A (zh) * 2006-07-04 2008-01-09 株式会社第4纪韩国 印刷线路基板制造用psap方法
CN102893709A (zh) * 2010-05-26 2013-01-23 住友电木株式会社 附有镀金金属微细图案的基材的制造方法、附有镀金金属微细图案的基材、印刷配线板、内插板及半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311660A (en) * 1993-02-10 1994-05-17 International Business Machines Corporation Methyl chloroform-free desmear process in additive circuitization
US5648125A (en) * 1995-11-16 1997-07-15 Cane; Frank N. Electroless plating process for the manufacture of printed circuit boards
US7892651B2 (en) * 2004-09-14 2011-02-22 Mitsubishi Gas Chemical Company, Inc. Resin composite metal foil, laminate and process for the production of printed wiring board using the laminate
EP1878812B1 (en) * 2005-03-11 2012-08-29 Hitachi Chemical Company, Ltd. Copper surface treatment method and thereby surface treated copper
JP2007073834A (ja) * 2005-09-08 2007-03-22 Shinko Electric Ind Co Ltd 絶縁樹脂層上の配線形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212769B1 (en) * 1999-06-29 2001-04-10 International Business Machines Corporation Process for manufacturing a printed wiring board
TW200642552A (en) * 2005-04-08 2006-12-01 Mitsubishi Gas Chemical Co Method for producing substrate with copper wiring or bump
CN101102647A (zh) * 2006-07-04 2008-01-09 株式会社第4纪韩国 印刷线路基板制造用psap方法
CN102893709A (zh) * 2010-05-26 2013-01-23 住友电木株式会社 附有镀金金属微细图案的基材的制造方法、附有镀金金属微细图案的基材、印刷配线板、内插板及半导体装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
倒装芯片封装基板产业发展探析;邬宁彪，陈文录;《第九届全国印制电路学术年会论文集》;20121028;第121-126页 *
看图说故事（续）;白蓉生;《印制电路资讯》;20091130(第6期);第69-74页 *
等离子体在半加成的应用;林旭荣;《2006春季国际PCB技术/信息论坛论文集》;20060925;第180-184页 *

Also Published As

Publication number Publication date
US20150096173A1 (en) 2015-04-09
US10015889B2 (en) 2018-07-03
CN103491732A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
CN103491732B (zh) 一种电路板增层结构的制造方法
US7462555B2 (en) Ball grid array substrate having window and method of fabricating same
US7802361B2 (en) Method for manufacturing the BGA package board
US8028402B2 (en) Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof
KR100632577B1 (ko) 인쇄회로기판의 전해 금도금 방법
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
KR20100024449A (ko) 배선 기판의 제조 방법
JPWO2009110258A1 (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
KR101229644B1 (ko) 다층 프린트 배선판의 제조 방법
JPH07240568A (ja) 回路基板およびその製造方法
CN100391320C (zh) 一种多层印刷线路板的生产方法
JP4060629B2 (ja) メッキスルーホールの形成方法、及び多層配線基板の製造方法
JPS61288489A (ja) 成形回路基板の製造方法
CN116581032A (zh) 具有中空结构封装载板及其制作工艺
JP3726500B2 (ja) 配線板及びその製造方法並びに無電解めっき方法
CN114466512A (zh) Mems埋容埋阻封装载板及其制作工艺
JP2005260257A (ja) 配線板及びその製造方法並びに無電解めっき方法
JP2001168485A (ja) 配線基板および転写媒体とそれらの製造方法
JP2009081212A (ja) プリント配線板の製造方法
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
CN109302808B (zh) 一种制作精细线路的方法
KR100645642B1 (ko) 고밀도 ｂｇａ 패키지 기판 및 그 제조방법
CN109378295A (zh) 基于铜柱导通技术的摄像模组封装基板及其制造方法
CN116634676A (zh) 双金边封装载板及其制作工艺
CN113473748A (zh) 一种多层连接板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant