CN110896590A - 线路基板及其制作方法 - Google Patents

线路基板及其制作方法 Download PDF

Info

Publication number
CN110896590A
CN110896590A CN201811066257.1A CN201811066257A CN110896590A CN 110896590 A CN110896590 A CN 110896590A CN 201811066257 A CN201811066257 A CN 201811066257A CN 110896590 A CN110896590 A CN 110896590A
Authority
CN
China
Prior art keywords
conductive
dielectric layer
organic substrate
substrate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811066257.1A
Other languages
English (en)
Inventor
谭瑞敏
简俊贤
叶文亮
陈建州
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN201811066257.1A priority Critical patent/CN110896590A/zh
Publication of CN110896590A publication Critical patent/CN110896590A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供一种线路基板的制作方法，其包括以下步骤。首先，提供有机基板。有机基板具有相对的上表面与下表面。接着，形成第一介电层于有机基板的上表面上。然后，形成至少一第一导电线路，并使第一导电线路内埋于第一介电层内。其中，有机基板的总厚度变异小于5微米。有机基板平均粗糙度小于100纳米。第一导电线路的线宽介于1微米至5微米之间。

Description

线路基板及其制作方法
技术领域
本发明涉及一种线路基板及其制作方法，尤其涉及一种具有细线路的线路基板及其制作方法。
背景技术
目前的电子元件封装系统，例如是3DIC、2.5DIC等等，其是将芯片、中介层、基板以及电路板以堆叠的方式组装而成。也就是说，其电子元件封装系统必需要由3-4层不同的元件组成。其主要原因是，因为芯片的线路布线方式无法直接与一般线路基板或电路板连接，故后续衍生许多封装的变形。因此，如何将电子元件封装系统简单化，以使原来的3-4层架构变成2层架构，为目前亟待解决的问题。
发明内容
本发明提供一种线路基板的制作方法，可制作具有细线路的线路基板。
本发明提供一种线路基板，具有细线路及可直接与芯片进行封装的优势。
本发明的线路基板的制作方法包括以下步骤。提供有机基板。有机基板具有相对的上表面与下表面。形成第一介电层于有机基板的上表面上。形成至少一第一导电线路，并使第一导电线路内埋于第一介电层内。其中，有机基板的总厚度变异(totoal thicknessvariation，TTV)小于5微米，且有机基板的平均粗糙度(Ra)小于100纳米。第一导电线路的线宽介于1微米至5微米之间。
在本发明的一实施例中，上述的第一导电线路与第一介电层齐平。
在本发明的一实施例中，上述在提供有机基板之前，还包括对有机基板进行平坦化制程。其中，平坦化制程包括化学机械研磨法(chemical mechanical polishing，CMP)或快速切削法(fly cut)，但不以此法为限。
在本发明的一实施例中，上述的有机基板的总厚度变异介于3微米至5微米之间。
在本发明的一实施例中，上述的有机基板的平均粗糙度介于60纳米至100纳米之间。
在本发明的一实施例中，上述的有机基板的材料包括FR-4铜箔基板。
在本发明的一实施例中，上述的第一介电层的材料包括感光型介电材料。
在本发明的一实施例中，上述在形成第一介电层于有机基板的上表面上之前，还包括以下步骤。形成线路层于有机基板的下表面上。形成至少一第一导电通孔，使第一导电通孔贯穿有机基板且电性连接至线路层。
在本发明的一实施例中，上述在形成第一介电层于有机基板的上表面上之后，还包括以下步骤。形成第二导电通孔。使第二导电通孔贯穿第一介电层，且对准于第一导电通孔设置。其中，第一导电线路通过第二导电通孔与第一导电通孔电性连接至线路层。
在本发明的一实施例中，上述的线路基板的制作方法还包括以下步骤。形成第二介电层于第一介电层上，使第二介电层与有机基板分别位于第一介电层的相对两侧。形成至少一第二导电线路，使第二导电线路内埋于第二介电层内。使第二导电线路的线宽介于1微米至5微米之间。形成至少一第三导电通孔。使第三导电通孔贯穿第二介电层，且对准于第二导电通孔。
在本发明的一实施例中，上述的第二介电层的材料包括感光型介电材料。
本发明的线路基板包括有机基板、第一介电层以及至少一第一导电线路。有机基板具有相对的上表面与下表面。第一介电层配置于有机基板的上表面上。第一导电线路内埋于第一介电层内。其中，有机基板的总厚度变异小于5微米，且平均粗糙度小于100纳米。第一导电线路的线宽介于1微米至5微米之间。
在本发明的一实施例中，上述的线路基板还包括至少一第一导电通孔、线路层以及至少一第二导电通孔。第一导电通孔贯穿有机基板。线路层配置于有机基板的下表面上。第二导电通孔贯穿第一介电层，且对准导电通孔设置。其中，第一导电线路通过第二导电通孔与第一导电通孔电性连接至线路层。
在本发明的一实施例中，上述的线路基板还包括第二介电层、至少一第二导电线路以及至少一第三导电通孔。第二介电层配置于第一介电层上。第二介电层与有机基板分别位于第一介电层的相对两侧。第二导电线路内埋于第二介电层内。第二导电线路的线宽介于1微米至5微米之间。第三导电通孔贯穿第二介电层且对准第二导电通孔设置。
基于上述，在本发明的线路基板及其制作方法中，第一介电层形成于有机基板的上表面上，且第一导电线路形成于第一介电层内。由于有机基板的总厚度变异小于5微米，且平均粗糙度小于100纳米，因而使得第一导电线路的线宽可介于1微米至5微米之间。藉此设计，可使本发明的线路基板及其制作方法，制作出具有细线路的线路基板，且上述线路基板具有可直接与芯片进行封装的优势。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1C示出为本发明一实施例的一种线路基板的制作方法的剖面示意图。
图2A至图2B示出为本发明另一实施例的一种线路基板的制作方法的剖面示意图。
图3示出为本发明另一实施例的一种线路基板的制作方法的剖面示意图。
附图标记说明：
100、100a、100b：线路基板；
110：有机基板；
111：上表面；
112：下表面；
120：线路层；
130：第一导电通孔；
140：第一介电层；
141：第一孔洞；
142：第二孔洞；
143：第一表面；
144：预定位置；
150：第一导电线路；
160：第二导电通孔；
170：第二介电层；
171：第三孔洞；
172：第四孔洞；
173：第二表面；
180：第二导电线路；
190：第三导电通孔；
W1、W2：线宽；
D1、D2：线距。
具体实施方式
图1A至图1C示出为本发明一实施例的一种线路基板的制作方法的剖面示意图。
请参照图1A，在本实施例中，在提供有机基板110之前，先对有机基板110进行平坦化制程。详细来说，由于目前由材料厂商来的有机基板的总厚度变异都大于40微米，若直接使用来制作线路则可能会产生断路(open)或桥接(bridge)等问题。因此，在本实施例中，例如是利用化学机械研磨法或快速切削法来进行平坦化制程，以使有机基板110的总厚度变异例如是小于5微米，且使有机基板110的平均粗糙度例如是小于100纳米。较佳地，可使有机基板110的总厚度变异介于3微米至5微米之间，并使有机基板110的平均粗糙度介于60纳米至100纳米之间。其中，有机基板110具有相对的上表面111与下表面112。此处，有机基板的材料例如是FR-4铜箔基板或复合基板，但不以此为限。
需要说明的是，虽然本实施例是利用化学机械研磨法或快速切削法来进行平坦化制程，但本发明并不对平坦化制程的方法加以限制。也就是说，在其他实施例中，也可以利用其他适合进行平坦化制程的方法，只要能使有机基板110的总厚度变异小于5微米，且使有机基板110的平均粗糙度小于100纳米即可。
接着，在本实施例中，形成线路层120于有机基板110的下表面112上，并形成至少一第一导电通孔130(图1A示意地示出为1个)。其中，第一导电通孔130贯穿有机基板110的上表面111至下表面112，以使第一导电通孔130电性连接至线路层120。
然后，请参照图1B，在本实施例中，形成第一介电层140于有机基板110的上表面111上。其中，第一介电层140的总厚度变异与有机基板110大致相同，例如是小于5微米。较佳地，第一介电层140的总厚度变异例如是介于3微米至5微米之间。此处，第一介电层140的材料例如是感光型或非感光型介电材料。
然后，请参照图1C，形成至少一第一导电线路150(图1C示意地示出为7个)及第二导电通孔160。详细来说，在本实施例中，形成第一导电线路150以及第二导电通孔160的方法例如是利用镶嵌制程(damascene process)，但不以此为限。在镶嵌制程中，先以曝光、显影制程的方式在第一介电层140中形成至少一第一孔洞141(图1C示意地示出为7个)以及第二孔洞142。接着，在第一孔洞141、第二孔洞142以及第一介电层140的第一表面上143长出晶种层。然后，再以铜电镀的方式在第一孔洞141中形成第一导电线路150，在第二孔洞142中形成第二导电通孔160。最后，例如是利用化学机械研磨法，将第一介电层140的第一表面143上的晶种层移除，以使第一导电线路150与第一介电层140齐平。其中，第一导电线路150内埋于第一介电层140内，第二导电通孔160贯穿第一介电层140，且对准于第一导电通孔130设置。第一导电线路150可通过第二导电通孔160与第一导电通孔130电性连接至线路层120。此外，第一导电线路150的线宽W1例如是介于1微米至5微米之间，且第一导电线路150的线距D1例如是小于5微米。此处，第一导电线路150与第二导电通孔160的材质例如是铜，但不以此为限。此时，已制作完成具有细线路的线路基板100。
基于上述，本实施例的线路基板100包括有机基板110、第一介电层140以及至少一第一导电线路150。有机基板110具有相对的上表面111与下表面112。第一介电层140配置于有机基板110上。第一导电线路150内埋于第一介电层140内。其中，有机基板110的总厚度变异小于5微米，且有机基板110的平均粗糙度小于100纳米。第一导电线路150的线宽介于1微米至5微米之间。藉此设计，可使本发明的线路基板的制作方法，制作出具有细线路的线路基板100，且上述线路基板100具有可直接与芯片进行封装的优势。
以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2A至图2B示出为本发明另一实施例的一种线路基板的制作方法的剖面示意图。请同时参考图1A至图1C以及图2A至图2B，本实施例的线路基板100a的制作方法与图1A至图1C中的线路基板100的制作方法相似，惟二者主要差异之处在于：本实施例的线路基板100a不包括第一导电线路。本实施例的线路基板100a还包括第二介电层170、第二导电线路180以及第三导电通孔190。此外，本实施例采用双镶嵌制程(dual damascene process)。
详细来说，在本实施例中，在进行如图1A至图1B所示的制作步骤后，请参照图2A，对第二孔洞142的预定位置144进行曝光制程。
接着，请参照图2B，形成第二介电层170于第一介电层140上、形成至少一第二导电线路180(图2B示意地示出为7个)、形成至少一第二导电通孔160(图2B示意地示出为1个)以及形成至少一第三导电通孔190(图2B示意地示出为1个)。
具体来说，在本实施例中，先形成第二介电层170于第一介电层140上，以使第二介电层170与有机基板110分别位于第一介电层140的相对两侧。其中，第二介电层170的总厚度变异与有机基板110大致相同，例如是小于5微米。较佳地，第二介电层170的总厚度变异例如是介于3微米至5微米之间。此处，第二介电层170的材料例如是感光型或非感光型介电材料。
接着，在本实施例中，形成第二导电线路180、第二导电通孔160以及第三导电通孔190的方法例如是利用双镶嵌制程，但不以此为限。在双镶嵌制程中，先以曝光、显影制程的方式在第二介电层170中形成至少一第三孔洞171(图2B示意地示出为7个)以及第四孔洞172，并同时在第一介电层140的预定位置144形成第二孔洞142。接着，在第二孔洞142、第三孔洞171、第四孔洞172以及第二介电层170的第二表面上173长出晶种层。然后，再以铜电镀的方式在第二孔洞142中形成第二导电通孔160，在第四孔洞172中形成第三导电通孔190，在第三孔洞171中形成第二导电线路180。最后，例如是利用化学机械研磨法，将第二介电层170的第二表面上173上的晶种层移除，以使第二导电线路180与第二介电层170齐平。
在本实施例中，第二导电通孔160贯穿第一介电层140，且第三导电通孔190贯穿第二介电层170。第二导电通孔160对准于第一导电通孔130设置，且第三导电通孔190对准于第二导电通孔160设置。第二导电线路180可通过第三导电通孔190、第二导电通孔160以及第一导电通孔130电性连接至线路层120。此外，第二导电线路180的线宽W2例如是介于1微米至5微米之间。第二导电线路180的线距D2例如是小于5微米。此处，第二导电线路180、第三导电通孔190以及第二导电通孔160的材质例如是铜，但不以此为限。此时，已制作完成具有细线路的线路基板100a。
需要说明的是，虽然本实施例的线路基板100a是以双镶嵌制程的方法，在第二介电层170上形成第二导电线路180以及第三导电通孔190，并同时在第一介电层140上形成第二导电通孔160，但本发明并不对制程的方式加以限制。也就是说，在其他实施例中，也可以利用两次的镶嵌制程来制作第二导电通孔、第三导电通孔以及第二导电线路，如图3所示。
图3示出为本发明另一实施例的一种线路基板的制作方法的剖面示意图。请同时参考图1A至图1C以及图3，本实施例的线路基板100b的制作方法与图1A至图1C中的线路基板100的制作方法相似，惟二者主要差异之处在于：本实施例的线路基板100b还包括第二介电层170、第二导电线路180以及第三导电通孔190。此外，本实施例采用两次的镶嵌制程。
详细来说，在本实施例中，在进行如图1A至图1C所示的制作步骤后，请参照图3，进行第二次的镶嵌制程，以形成第二介电层170于第一介电层140上、至少一第二导电线路180(图3示意地示出为7个)以及至少一第三导电通孔190(图3示意地示出为1个)。其中，第三导电通孔190贯穿第二介电层170，且第三导电通孔190对准于第二导电通孔160设置。第一导电线路150的线宽W1例如是介于1微米至5微米之间，且第一导电线路150的线距D1例如是小于5微米。第二导电线路180的线宽W2例如是介于1微米至5微米之间。第二导电线路180的线距D2例如是小于5微米。此时，已制作完成具有细线路的线路基板100b。
需要说明的是，虽然本实施例的线路基板100b包括两层介电层(第一介电层140、第二介电层170)、两组导电线路(第一导电线路150、第二导电线路180)、两组贯穿介电层的导电通孔(第二导电通孔160、第三导电通孔190)，但本发明并不对此数量加以限制。也就是说，在其他实施例中，也可以是一层或两层以上的介电层、一组或两组以上的导电线路、一组或两组以上贯穿介电层的导电通孔。
综上所述，在本发明的线路基板及其制作方法中，第一介电层形成于有机基板的上表面上，且第一导电线路形成于第一介电层内。由于有机基板的总厚度变异小于5微米，且平均粗糙度小于100纳米，因而使得第一导电线路的线宽可介于1微米至5微米之间。藉此设计，可使本发明的线路基板及其制作方法，制作出具有细线路的线路基板，且上述线路基板具有可直接与芯片进行封装的优势。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视所附权利要求所界定者为准。

Claims (20)

1.一种线路基板的制作方法，包括：
提供有机基板，所述有机基板具有相对的上表面与下表面；
形成第一介电层于所述有机基板的所述上表面上；以及
形成至少一第一导电线路，并使所述第一导电线路内埋于所述第一介电层内，
其中所述有机基板的总厚度变异小于5微米，且所述有机基板的平均粗糙度小于100纳米，所述第一导电线路的线宽介于1微米至5微米之间。
2.根据权利要求1所述的线路基板的制作方法，其中所述第一导电线路与所述第一介电层齐平。
3.根据权利要求1所述的线路基板的制作方法，在提供所述有机基板之前，还包括：
对所述有机基板进行平坦化制程，其中所述平坦化制程包括化学机械研磨法或快速切削法。
4.根据权利要求1所述的线路基板的制作方法，其中所述有机基板的总厚度变异介于3微米至5微米之间。
5.根据权利要求1所述的线路基板的制作方法，其中所述有机基板的平均粗糙度介于60纳米至100纳米之间。
6.根据权利要求1所述的线路基板的制作方法，其中所述有机基板的材料包括FR-4铜箔基板。
7.根据权利要求1所述的线路基板的制作方法，其中所述第一介电层的材料包括感光型介电材料。
8.根据权利要求1所述的线路基板的制作方法，其中在形成所述第一介电层于所述有机基板的所述上表面上之前，还包括：
形成线路层于所述有机基板的所述下表面上；以及
形成至少一第一导电通孔，使所述第一导电通孔贯穿所述有机基板且电性连接至所述线路层。
9.根据权利要求1所述的线路基板的制作方法，其中在形成所述第一介电层于所述有机基板的所述上表面上之后，还包括：
形成第二导电通孔，使所述第二导电通孔贯穿所述第一介电层，且对准于所述第一导电通孔设置，其中所述第一导电线路通过所述第二导电通孔与所述第一导电通孔电性连接至所述线路层。
10.根据权利要求9所述的线路基板的制作方法，还包括：
形成第二介电层于所述第一介电层上，使所述第二介电层与所述有机基板分别位于所述第一介电层的相对两侧；
形成至少一第二导电线路，使所述第二导电线路内埋于所述第二介电层内，并使所述第二导电线路的线宽介于1微米至5微米之间；以及
形成至少一第三导电通孔，使所述第三导电通孔贯穿所述第二介电层，且对准于所述第二导电通孔。
11.根据权利要求10所述的线路基板的制作方法，其中所述第二介电层的材料包括感光型介电材料。
12.一种线路基板，包括：
有机基板，具有相对的上表面与下表面；
第一介电层，配置于所述有机基板的上表面上；以及
至少一第一导电线路，内埋于所述第一介电层内，
其中所述有机基板的总厚度变异小于5微米，且平均粗糙度小于100纳米，所述第一导电线路的线宽介于1微米至5微米之间。
13.根据权利要求12所述的线路基板，其中所述第一导电线路与所述第一介电层齐平。
14.根据权利要求12所述的线路基板，其中所述有机基板的总厚度变异介于3微米至5微米之间。
15.根据权利要求12所述的线路基板，其中所述有机基板的平均粗糙度介于60纳米至100纳米之间。
16.根据权利要求12所述的线路基板，其中所述有机基板的材料包括FR-4铜箔基板。
17.根据权利要求12所述的线路基板，其中所述第一介电层的材料包括感光型介电材料。
18.根据权利要求12所述的线路基板，还包括：
线路层，配置于所述有机基板的所述下表面上；
至少一第一导电通孔，贯穿所述有机基板；以及
至少一第二导电通孔，贯穿所述第一介电层，且对准所述导电通孔设置，其中所述第一导电线路通过所述第二导电通孔与所述第一导电通孔电性连接至所述线路层。
19.根据权利要求18所述的线路基板，还包括：
第二介电层，配置于所述第一介电层上，其中所述第二介电层与所述有机基板分别位于所述第一介电层的相对两侧；
至少一第二导电线路，内埋于所述第二介电层内，且所述第二导电线路的线宽介于1微米至5微米之间；以及
至少一第三导电通孔，贯穿所述第二介电层，且对准所述第二导电通孔设置。
20.根据权利要求19所述的线路基板，其中所述第二介电层的材料包括感光型介电材料。
CN201811066257.1A 2018-09-13 2018-09-13 线路基板及其制作方法 Withdrawn CN110896590A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811066257.1A CN110896590A (zh) 2018-09-13 2018-09-13 线路基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811066257.1A CN110896590A (zh) 2018-09-13 2018-09-13 线路基板及其制作方法

Publications (1)

Publication Number Publication Date
CN110896590A true CN110896590A (zh) 2020-03-20

Family

ID=69785384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811066257.1A Withdrawn CN110896590A (zh) 2018-09-13 2018-09-13 线路基板及其制作方法

Country Status (1)

Country Link
CN (1) CN110896590A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1287771A (zh) * 1998-10-07 2001-03-14 松下电器产业株式会社 布线电路板的制造方法和布线电路板
CN103491732A (zh) * 2013-10-08 2014-01-01 华进半导体封装先导技术研发中心有限公司 一种电路板增层结构的制造方法
CN107734879A (zh) * 2016-08-12 2018-02-23 欣兴电子股份有限公司 线路板的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1287771A (zh) * 1998-10-07 2001-03-14 松下电器产业株式会社 布线电路板的制造方法和布线电路板
CN103491732A (zh) * 2013-10-08 2014-01-01 华进半导体封装先导技术研发中心有限公司 一种电路板增层结构的制造方法
CN107734879A (zh) * 2016-08-12 2018-02-23 欣兴电子股份有限公司 线路板的制作方法

Similar Documents

Publication Publication Date Title
US9029713B2 (en) Printed wiring board and method for manufacturing the same
US7767913B2 (en) Electronic devices including conductive vias having two or more conductive elements for providing electrical communication between traces in different planes in a substrate, and accompanying methods
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
US9999141B2 (en) Printed circuit board and method for manufacturing the same
JP6328878B2 (ja) 有効化された印刷回路基板のみを備える３次元電子モジュールの集合的な製造のための方法
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
US9793250B2 (en) Package board, method for manufacturing the same and package on package having the same
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
CN101160024A (zh) 嵌入元件式印刷电路板的制造方法
US20090242238A1 (en) Buried pattern substrate
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2015149477A (ja) 埋め込み基板、印刷回路基板及びその製造方法
US20160247696A1 (en) Interposer and method for producing the same
TWI677271B (zh) 線路基板及其製作方法
US10021785B2 (en) Printed circuit board and method of manufacturing the same
CN110896590A (zh) 线路基板及其制作方法
KR101840305B1 (ko) 반도체 패키지용 인터포저 및 그 제조 방법
KR20160010996A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
TWI691243B (zh) 印刷電路板的製造方法
US6835318B2 (en) Method for forming a recognition mark on a substrate for a KGD
KR101044106B1 (ko) 랜드리스 인쇄회로기판 및 그 제조방법
KR20140083580A (ko) 인쇄회로기판 및 그 제조방법
JP5608262B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
KR101179716B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
JP2004096007A (ja) 多層基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200320