JP2004096007A - 多層基板の製造方法 - Google Patents
多層基板の製造方法 Download PDFInfo
- Publication number
- JP2004096007A JP2004096007A JP2002257922A JP2002257922A JP2004096007A JP 2004096007 A JP2004096007 A JP 2004096007A JP 2002257922 A JP2002257922 A JP 2002257922A JP 2002257922 A JP2002257922 A JP 2002257922A JP 2004096007 A JP2004096007 A JP 2004096007A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- adhesive film
- conductive layer
- laminate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】微細な回路パターンを高精度に形成することが容易であり、比較的低い製造コストを実現可能な多層基板の製造方法を提供すること。
【解決手段】本発明の多層基板の製造方法は、絶縁層2と前記絶縁層2の一方の主面に設けられた第1導電層3aとを備えた積層体1にスルーホールを形成する工程と、前記第1導電層3a上に粘着フィルム7を貼り付けて前記スルーホールの前記第1導電層3a側の開口を塞ぐ工程と、前記粘着フィルム7により前記第1導電層3a側の開口を塞がれた前記スルーホールを導電材料で埋め込む工程とを含んだことを特徴とする。
【選択図】 図1
【解決手段】本発明の多層基板の製造方法は、絶縁層2と前記絶縁層2の一方の主面に設けられた第1導電層3aとを備えた積層体1にスルーホールを形成する工程と、前記第1導電層3a上に粘着フィルム7を貼り付けて前記スルーホールの前記第1導電層3a側の開口を塞ぐ工程と、前記粘着フィルム7により前記第1導電層3a側の開口を塞がれた前記スルーホールを導電材料で埋め込む工程とを含んだことを特徴とする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、多層基板の製造方法に関する。
【0002】
【従来の技術】
多くの半導体モジュールは、半導体チップをインターポーザに搭載してなる半導体パッケージを、プリント配線板に表面実装した構造を有している。近年、半導体モジュールや半導体パッケージには薄型化や高密度化が求められており、そのため、半導体パッケージの薄型化が可能なテープキャリアがインターポーザとして使用されつつある。
【0003】
現在使用されているテープキャリアの殆どは、絶縁層の一方の主面のみに回路パターンを設けた単層構造を有するものである。しかしながら、このような単層構造のテープキャリアは、高密度化の要求を必ずしも十分に満足させるものではない。それゆえ、絶縁層の両主面に回路パターンを設けた二層構造のテープキャリアが検討されている。
【0004】
二層構造のテープキャリアでは、回路パターン間の電気的接続,所謂、層間接続,を行う必要がある。この層間接続にはビアホールを銅めっきで埋め込む方法(フィルドビア)を採用することが信頼性や高密度化の観点で有利であると言われており、そのような接続法としては以下の2つの方法が考えられている。
【0005】
図2(a)乃至(d)は、層間接続方法の一例を概略的に示す断面図である。この方法では、まず、図2(a)に示す積層体1を準備する。なお、この積層体1は、絶縁層2の両主面に銅箔3a,3bが設けられた構造を有している。次に、図2(b)に示すように、ドリルやパンチングなどにより積層体1にビアホールとしてスルーホールを形成する。その後、図2(c)に示すように、無電解めっきやダイレクトプレーティングにより、積層体1の両主面とスルーホールの側壁との上に薄い銅層4を形成する。続いて、図2(d)に示すように、めっきにより銅層4上に銅層5を形成し、この銅層5でスルーホールを埋め込む。これにより、銅箔3a,3b同士を電気的に接続する。
【0006】
図3(a)乃至(d)は、層間接続方法の他の例を概略的に示す断面図である。この方法では、まず、図3(a)に示す積層体1を準備する。次に、積層体1にレーザ加工を施して、図3(b)に示すように、銅箔3b側で開口し且つ底面が銅箔3aで構成されたビアホール(ブラインドホール)を形成する。その後、図3(c)に示すように、無電解めっきやダイレクトプレーティングにより、銅箔3bとブラインドホールの側壁及び底面との上に薄い銅層4を形成する。続いて、図3(d)に示すように、めっきにより銅層4上に銅層5を形成し、この銅層5でブラインドホールを埋め込む。これにより、銅箔3a,3b同士を電気的に接続する。
【0007】
なお、図2(a)乃至(d)の方法で層間接続を行った場合には、層間接続後、銅箔3aと銅層4,5との積層体6aや銅箔3bと銅層4,5との積層体6bをエッチングなどによりパターニングして回路パターンを形成する。また、図3(a)乃至(d)の方法で層間接続を行った場合には、層間接続後、銅箔3bと銅層4,5との積層体6bや銅箔3aをエッチングなどによりパターニングして回路パターンを形成する。以上のようにして、二層構造のテープキャリアを得ることができる。
【0008】
図2(a)乃至(d)の方法では、ビアホールの形成にドリルやパンチングを利用しているため、比較的低いコストでビアホールを形成することができる。しかしながら、この方法では、ビアホールとしてスルーホールを形成しており、これらビアホールを銅で埋め込むには、銅層5を孔径の70%程度以上の厚さに形成しなければならない。したがって、積層体6a,6bが厚くなり、微細なパターニングを高精度に行うことが難しい。
【0009】
また、図3(a)乃至(d)の方法では、ビアホールとしてブラインドホールを形成している。ブラインドホールではスルーホールに比べてめっき析出が生じ易いため、この方法では、比較的薄い銅層5を形成することでビアホールを埋め込むことができる。しかしながら、この方法では、ビアホールの形成にレーザを使用するため、テープキャリアの製造コストが高くなるという問題がある。
【0010】
【発明が解決しようとする課題】
本発明の目的は、微細な回路パターンを高精度に形成することが容易であり、比較的低い製造コストを実現可能な多層基板の製造方法を提供することにある。
【0011】
【課題を解決するための手段】
上記課題を解決するために、本発明は、絶縁層と前記絶縁層の一方の主面に設けられた第1導電層とを備えた積層体にスルーホールを形成する工程と、前記第1導電層上に粘着フィルムを貼り付けて前記スルーホールの前記第1導電層側の開口を塞ぐ工程と、前記粘着フィルムにより前記第1導電層側の開口を塞がれた前記スルーホールを導電材料で埋め込む工程とを含んだことを特徴とする多層基板の製造方法を提供する。
【0012】
本発明において、上記埋め込む工程は、積層体の第1導電層が設けられた面の裏面に、無電解めっき及び/またはダイレクトプレーティングを行い、その後、電気メッキを行うことを含んでいてもよい。
本発明において、上記積層体は絶縁層の他方の主面に設けられた第2導電層をさらに備えていてもよい。
本発明に係る多層基板の製造方法は、上記埋め込む工程の後に、積層体から粘着フィルムを取り除く工程をさらに含んでいてもよい。
【0013】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
図1(a)乃至(f)は、本発明の一実施形態に係る多層基板の製造方法を概略的に示す断面図である。この方法では、以下に説明するように多層基板を製造する。
【0014】
まず、図1(a)に示す積層体1を準備する。この積層体1は、絶縁層2の両主面に導体層3a,3bが設けられた構造を有している。絶縁層2は、ポリイミドなどのような樹脂を含有することができる。この絶縁層2は、単層構造であってもよく、或いは、多層構造であってもよい。例えば、絶縁層2として、ポリイミド層、ポリイミド層とBステージ状態のエポキシ層との積層体のような接着剤層を有する高分子フィルム、ガラスクロスにエポキシ樹脂を含浸させてこれをBステージ状態としたプリプレグのような複合材料、ヒートシール性を有する材料などを使用することができる。また、導体層3a,3bは、銅などの金属材料を含有することができる。例えば、導体層3a,3bとして、銅箔を使用することができる。
【0015】
次に、図1(b)に示すように、積層体1にスルーホールを形成する。スルーホールの形成方法に特に制限はないが、コストの観点では、ドリルやパンチングなどを利用することが有利である。
【0016】
その後、図1(c)に示すように、導体層3a上に粘着フィルム7を貼り付ける。これにより、スルーホールの一方の開口を塞ぐ。すなわち、スルーホールをブラインドホールとする。粘着フィルム7は、導体層3aに対して十分な接着力を有するとともに、積層体1から剥離するまでの間に行う処理に対して十分な耐性を有していればよい。また、粘着フィルム7は、単層構造を有していてもよく、多層構造を有していてもよい。単層構造の粘着フィルム7としては、例えば、感光性ドライフィルムなどを挙げることができる。また、多層構造の粘着フィルム7としては、例えば、めっき用のマスキングテープのように基材フィルム上に粘着層を設けた構造の粘着フィルムを挙げることができる。
【0017】
次いで、図1(d)に示すように、例えば、無電解めっきやダイレクトプレーティングにより、導体層3bとブラインドホールの側壁及び底面(スルーホールの側壁と粘着フィルム7のスルーホール内で露出した部分)との上に薄い導体層4を形成する。この導体層4は、銅などの金属材料を含有することができる。ここでは、導体層4として薄い銅層を形成することとする。
【0018】
続いて、図1(e)に示すように、例えば、めっきにより、導体層4上に銅などの金属材料を含有した導体層5を形成し、この導体層5を構成する導電材料でブラインドホールを埋め込む。これにより、導体層3a,3b同士を電気的に接続する。
【0019】
その後、図1(f)に示すように、積層体1から粘着フィルム7を剥離する。さらに、導体層3a,4,5との積層体6と導体層3bとをフォトリソグラフィ技術やエッチング技術を利用してパターニングすることにより導体回路パターンを得る。また、必要に応じて、それら導体回路パターン上に半導体チップ接続用の金属バンプやプリント配線板接続用の金属バンプなどを形成する。以上のようにして、多層基板として、二層構造のテープキャリアを得ることができる。
【0020】
上述のように、本実施形態に係る方法では、ビアホールとしてスルーホールを形成する。そのため、ビアホールの形成にドリルやパンチングを利用することができ、したがって、比較的低いコストでビアホールを形成することができる。
【0021】
また、本実施形態では、導体層3a上に粘着フィルム7を貼り付けてスルーホールをブラインドホールとし、この状態でビアホールの埋め込みを行う。そのため、導体層5を厚く形成することなくビアホールを埋め込むことができ、したがって、導体層6に対して微細なパターニングを高精度且つ容易に行うことができる。
【0022】
さらに、本実施形態では、導体層3aに粘着フィルム7を貼り付けた状態でビアホールの埋め込みを行うため、導体層3a上でめっき析出を生ずることがない。したがって、導体層3aに対して微細なパターニングを高精度且つ容易に行うことができるのは勿論、導体層3aに粘着フィルム7を貼り付ける前に、導体層3aのパターニング及び/または導体層3a上への金属バンプの形成を行うこともできる。
【0023】
上述した実施形態では、粘着フィルム7を機械的に剥離することにより積層体1から粘着フィルム7を取り除いた。この方法は簡便であり且つ低コストであるが、粘着フィルム7の除去に他の方法を利用してもよい。例えば、粘着フィルム7として、感光性ドライフィルムのようにめっき液などに対して不溶性であり且つ少なくとも粘着面が所定の溶液に対して可溶性のフィルムを使用した場合、導体層5を形成後に上記溶液で処理することにより、積層体1から粘着フィルム7を化学的に除去することができる。したがって、このような方法で粘着フィルム7を除去すれば、絶縁層2のコシが弱い場合などに粘着フィルム7の機械的な剥離に起因して生じる積層体1の破損等を防止することができる。
【0024】
また、上述した実施形態では、多層基板としてテープキャリアを例示したが、上記の技術で製造する多層基板はテープ状でなくてもよい。例えば、上記の技術で製造する多層基板は、半導体パッケージに含まれるインターポーザと同等の形状及び寸法を有するものであってもよい。
【0025】
さらに、上述した実施形態では多層基板として二層構造のテープキャリアを例示したが、上記の技術は導体回路パターンを三層以上含む多層基板の製造にも利用可能である。例えば、図1(f)に示す構造を複数形成し、それらの積層体6及び導体層3bをパターニングして複数の基板を得る。その後、それら基板を貼り合わせることにより、導体回路パターンを三層以上含む多層基板を得ることができる。
【0026】
【発明の効果】
以上説明したように、本発明では、ビアホールとしてスルーホールを形成するため、ビアホールの形成にドリルやパンチングなどを利用することができ、したがって、比較的低いコストでビアホールを形成することができる。また、本発明では、導体層上に粘着フィルムを貼り付けることにより上記のスルーホールをブラインドホールとし、この状態でビアホールの埋め込みを行う。そのため、導体層を厚くすることなくビアホールを埋め込むことができ、したがって、導体層に対して微細なパターニングを高精度且つ容易に行うことができる。
すなわち、本発明によると、微細な回路パターンを高精度に形成することが容易であり且つ比較的低い製造コストを実現可能な多層基板の製造方法が提供される。
【図面の簡単な説明】
【図1】(a)乃至(f)は、本発明の一実施形態に係る多層基板の製造方法を概略的に示す断面図。
【図2】(a)乃至(d)は、層間接続方法の一例を概略的に示す断面図。
【図3】(a)乃至(d)は、層間接続方法の他の例を概略的に示す断面図。
【符号の説明】
1…積層体
2…絶縁層
3a,3b…導体層(銅箔)
4…導体層(銅層)
5…導体層(銅層)
6,6a,6b…積層体
7…粘着フィルム
【発明の属する技術分野】
本発明は、多層基板の製造方法に関する。
【0002】
【従来の技術】
多くの半導体モジュールは、半導体チップをインターポーザに搭載してなる半導体パッケージを、プリント配線板に表面実装した構造を有している。近年、半導体モジュールや半導体パッケージには薄型化や高密度化が求められており、そのため、半導体パッケージの薄型化が可能なテープキャリアがインターポーザとして使用されつつある。
【0003】
現在使用されているテープキャリアの殆どは、絶縁層の一方の主面のみに回路パターンを設けた単層構造を有するものである。しかしながら、このような単層構造のテープキャリアは、高密度化の要求を必ずしも十分に満足させるものではない。それゆえ、絶縁層の両主面に回路パターンを設けた二層構造のテープキャリアが検討されている。
【0004】
二層構造のテープキャリアでは、回路パターン間の電気的接続,所謂、層間接続,を行う必要がある。この層間接続にはビアホールを銅めっきで埋め込む方法(フィルドビア)を採用することが信頼性や高密度化の観点で有利であると言われており、そのような接続法としては以下の2つの方法が考えられている。
【0005】
図2(a)乃至(d)は、層間接続方法の一例を概略的に示す断面図である。この方法では、まず、図2(a)に示す積層体1を準備する。なお、この積層体1は、絶縁層2の両主面に銅箔3a,3bが設けられた構造を有している。次に、図2(b)に示すように、ドリルやパンチングなどにより積層体1にビアホールとしてスルーホールを形成する。その後、図2(c)に示すように、無電解めっきやダイレクトプレーティングにより、積層体1の両主面とスルーホールの側壁との上に薄い銅層4を形成する。続いて、図2(d)に示すように、めっきにより銅層4上に銅層5を形成し、この銅層5でスルーホールを埋め込む。これにより、銅箔3a,3b同士を電気的に接続する。
【0006】
図3(a)乃至(d)は、層間接続方法の他の例を概略的に示す断面図である。この方法では、まず、図3(a)に示す積層体1を準備する。次に、積層体1にレーザ加工を施して、図3(b)に示すように、銅箔3b側で開口し且つ底面が銅箔3aで構成されたビアホール(ブラインドホール)を形成する。その後、図3(c)に示すように、無電解めっきやダイレクトプレーティングにより、銅箔3bとブラインドホールの側壁及び底面との上に薄い銅層4を形成する。続いて、図3(d)に示すように、めっきにより銅層4上に銅層5を形成し、この銅層5でブラインドホールを埋め込む。これにより、銅箔3a,3b同士を電気的に接続する。
【0007】
なお、図2(a)乃至(d)の方法で層間接続を行った場合には、層間接続後、銅箔3aと銅層4,5との積層体6aや銅箔3bと銅層4,5との積層体6bをエッチングなどによりパターニングして回路パターンを形成する。また、図3(a)乃至(d)の方法で層間接続を行った場合には、層間接続後、銅箔3bと銅層4,5との積層体6bや銅箔3aをエッチングなどによりパターニングして回路パターンを形成する。以上のようにして、二層構造のテープキャリアを得ることができる。
【0008】
図2(a)乃至(d)の方法では、ビアホールの形成にドリルやパンチングを利用しているため、比較的低いコストでビアホールを形成することができる。しかしながら、この方法では、ビアホールとしてスルーホールを形成しており、これらビアホールを銅で埋め込むには、銅層5を孔径の70%程度以上の厚さに形成しなければならない。したがって、積層体6a,6bが厚くなり、微細なパターニングを高精度に行うことが難しい。
【0009】
また、図3(a)乃至(d)の方法では、ビアホールとしてブラインドホールを形成している。ブラインドホールではスルーホールに比べてめっき析出が生じ易いため、この方法では、比較的薄い銅層5を形成することでビアホールを埋め込むことができる。しかしながら、この方法では、ビアホールの形成にレーザを使用するため、テープキャリアの製造コストが高くなるという問題がある。
【0010】
【発明が解決しようとする課題】
本発明の目的は、微細な回路パターンを高精度に形成することが容易であり、比較的低い製造コストを実現可能な多層基板の製造方法を提供することにある。
【0011】
【課題を解決するための手段】
上記課題を解決するために、本発明は、絶縁層と前記絶縁層の一方の主面に設けられた第1導電層とを備えた積層体にスルーホールを形成する工程と、前記第1導電層上に粘着フィルムを貼り付けて前記スルーホールの前記第1導電層側の開口を塞ぐ工程と、前記粘着フィルムにより前記第1導電層側の開口を塞がれた前記スルーホールを導電材料で埋め込む工程とを含んだことを特徴とする多層基板の製造方法を提供する。
【0012】
本発明において、上記埋め込む工程は、積層体の第1導電層が設けられた面の裏面に、無電解めっき及び/またはダイレクトプレーティングを行い、その後、電気メッキを行うことを含んでいてもよい。
本発明において、上記積層体は絶縁層の他方の主面に設けられた第2導電層をさらに備えていてもよい。
本発明に係る多層基板の製造方法は、上記埋め込む工程の後に、積層体から粘着フィルムを取り除く工程をさらに含んでいてもよい。
【0013】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
図1(a)乃至(f)は、本発明の一実施形態に係る多層基板の製造方法を概略的に示す断面図である。この方法では、以下に説明するように多層基板を製造する。
【0014】
まず、図1(a)に示す積層体1を準備する。この積層体1は、絶縁層2の両主面に導体層3a,3bが設けられた構造を有している。絶縁層2は、ポリイミドなどのような樹脂を含有することができる。この絶縁層2は、単層構造であってもよく、或いは、多層構造であってもよい。例えば、絶縁層2として、ポリイミド層、ポリイミド層とBステージ状態のエポキシ層との積層体のような接着剤層を有する高分子フィルム、ガラスクロスにエポキシ樹脂を含浸させてこれをBステージ状態としたプリプレグのような複合材料、ヒートシール性を有する材料などを使用することができる。また、導体層3a,3bは、銅などの金属材料を含有することができる。例えば、導体層3a,3bとして、銅箔を使用することができる。
【0015】
次に、図1(b)に示すように、積層体1にスルーホールを形成する。スルーホールの形成方法に特に制限はないが、コストの観点では、ドリルやパンチングなどを利用することが有利である。
【0016】
その後、図1(c)に示すように、導体層3a上に粘着フィルム7を貼り付ける。これにより、スルーホールの一方の開口を塞ぐ。すなわち、スルーホールをブラインドホールとする。粘着フィルム7は、導体層3aに対して十分な接着力を有するとともに、積層体1から剥離するまでの間に行う処理に対して十分な耐性を有していればよい。また、粘着フィルム7は、単層構造を有していてもよく、多層構造を有していてもよい。単層構造の粘着フィルム7としては、例えば、感光性ドライフィルムなどを挙げることができる。また、多層構造の粘着フィルム7としては、例えば、めっき用のマスキングテープのように基材フィルム上に粘着層を設けた構造の粘着フィルムを挙げることができる。
【0017】
次いで、図1(d)に示すように、例えば、無電解めっきやダイレクトプレーティングにより、導体層3bとブラインドホールの側壁及び底面(スルーホールの側壁と粘着フィルム7のスルーホール内で露出した部分)との上に薄い導体層4を形成する。この導体層4は、銅などの金属材料を含有することができる。ここでは、導体層4として薄い銅層を形成することとする。
【0018】
続いて、図1(e)に示すように、例えば、めっきにより、導体層4上に銅などの金属材料を含有した導体層5を形成し、この導体層5を構成する導電材料でブラインドホールを埋め込む。これにより、導体層3a,3b同士を電気的に接続する。
【0019】
その後、図1(f)に示すように、積層体1から粘着フィルム7を剥離する。さらに、導体層3a,4,5との積層体6と導体層3bとをフォトリソグラフィ技術やエッチング技術を利用してパターニングすることにより導体回路パターンを得る。また、必要に応じて、それら導体回路パターン上に半導体チップ接続用の金属バンプやプリント配線板接続用の金属バンプなどを形成する。以上のようにして、多層基板として、二層構造のテープキャリアを得ることができる。
【0020】
上述のように、本実施形態に係る方法では、ビアホールとしてスルーホールを形成する。そのため、ビアホールの形成にドリルやパンチングを利用することができ、したがって、比較的低いコストでビアホールを形成することができる。
【0021】
また、本実施形態では、導体層3a上に粘着フィルム7を貼り付けてスルーホールをブラインドホールとし、この状態でビアホールの埋め込みを行う。そのため、導体層5を厚く形成することなくビアホールを埋め込むことができ、したがって、導体層6に対して微細なパターニングを高精度且つ容易に行うことができる。
【0022】
さらに、本実施形態では、導体層3aに粘着フィルム7を貼り付けた状態でビアホールの埋め込みを行うため、導体層3a上でめっき析出を生ずることがない。したがって、導体層3aに対して微細なパターニングを高精度且つ容易に行うことができるのは勿論、導体層3aに粘着フィルム7を貼り付ける前に、導体層3aのパターニング及び/または導体層3a上への金属バンプの形成を行うこともできる。
【0023】
上述した実施形態では、粘着フィルム7を機械的に剥離することにより積層体1から粘着フィルム7を取り除いた。この方法は簡便であり且つ低コストであるが、粘着フィルム7の除去に他の方法を利用してもよい。例えば、粘着フィルム7として、感光性ドライフィルムのようにめっき液などに対して不溶性であり且つ少なくとも粘着面が所定の溶液に対して可溶性のフィルムを使用した場合、導体層5を形成後に上記溶液で処理することにより、積層体1から粘着フィルム7を化学的に除去することができる。したがって、このような方法で粘着フィルム7を除去すれば、絶縁層2のコシが弱い場合などに粘着フィルム7の機械的な剥離に起因して生じる積層体1の破損等を防止することができる。
【0024】
また、上述した実施形態では、多層基板としてテープキャリアを例示したが、上記の技術で製造する多層基板はテープ状でなくてもよい。例えば、上記の技術で製造する多層基板は、半導体パッケージに含まれるインターポーザと同等の形状及び寸法を有するものであってもよい。
【0025】
さらに、上述した実施形態では多層基板として二層構造のテープキャリアを例示したが、上記の技術は導体回路パターンを三層以上含む多層基板の製造にも利用可能である。例えば、図1(f)に示す構造を複数形成し、それらの積層体6及び導体層3bをパターニングして複数の基板を得る。その後、それら基板を貼り合わせることにより、導体回路パターンを三層以上含む多層基板を得ることができる。
【0026】
【発明の効果】
以上説明したように、本発明では、ビアホールとしてスルーホールを形成するため、ビアホールの形成にドリルやパンチングなどを利用することができ、したがって、比較的低いコストでビアホールを形成することができる。また、本発明では、導体層上に粘着フィルムを貼り付けることにより上記のスルーホールをブラインドホールとし、この状態でビアホールの埋め込みを行う。そのため、導体層を厚くすることなくビアホールを埋め込むことができ、したがって、導体層に対して微細なパターニングを高精度且つ容易に行うことができる。
すなわち、本発明によると、微細な回路パターンを高精度に形成することが容易であり且つ比較的低い製造コストを実現可能な多層基板の製造方法が提供される。
【図面の簡単な説明】
【図1】(a)乃至(f)は、本発明の一実施形態に係る多層基板の製造方法を概略的に示す断面図。
【図2】(a)乃至(d)は、層間接続方法の一例を概略的に示す断面図。
【図3】(a)乃至(d)は、層間接続方法の他の例を概略的に示す断面図。
【符号の説明】
1…積層体
2…絶縁層
3a,3b…導体層(銅箔)
4…導体層(銅層)
5…導体層(銅層)
6,6a,6b…積層体
7…粘着フィルム
Claims (4)
- 絶縁層と前記絶縁層の一方の主面に設けられた第1導電層とを備えた積層体にスルーホールを形成する工程と、
前記第1導電層上に粘着フィルムを貼り付けて前記スルーホールの前記第1導電層側の開口を塞ぐ工程と、
前記粘着フィルムにより前記第1導電層側の開口を塞がれた前記スルーホールを導電材料で埋め込む工程とを含んだことを特徴とする多層基板の製造方法。 - 前記埋め込む工程は、前記積層体の前記第1導電層が設けられた面の裏面に、無電解めっき及び/またはダイレクトプレーティングを行い、その後、電気メッキを行うことを含んだことを特徴とする請求項1に記載の多層基板の製造方法。
- 前記積層体は前記絶縁層の他方の主面に設けられた第2導電層をさらに備えたことを特徴とする請求項1または請求項2に記載の多層基板の製造方法。
- 前記埋め込む工程の後に、前記積層体から前記粘着フィルムを取り除く工程をさらに含んだことを特徴とする請求項1乃至請求項3の何れか1項に記載の多層基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002257922A JP2004096007A (ja) | 2002-09-03 | 2002-09-03 | 多層基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002257922A JP2004096007A (ja) | 2002-09-03 | 2002-09-03 | 多層基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004096007A true JP2004096007A (ja) | 2004-03-25 |
Family
ID=32062718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002257922A Pending JP2004096007A (ja) | 2002-09-03 | 2002-09-03 | 多層基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004096007A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005277258A (ja) * | 2004-03-26 | 2005-10-06 | Toppan Printing Co Ltd | 多層配線基板及びその製造方法 |
CN108738249A (zh) * | 2015-05-31 | 2018-11-02 | 清川镀金工业株式会社 | 配线用基板的制造方法 |
-
2002
- 2002-09-03 JP JP2002257922A patent/JP2004096007A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005277258A (ja) * | 2004-03-26 | 2005-10-06 | Toppan Printing Co Ltd | 多層配線基板及びその製造方法 |
JP4547958B2 (ja) * | 2004-03-26 | 2010-09-22 | 凸版印刷株式会社 | 多層配線基板の製造方法 |
CN108738249A (zh) * | 2015-05-31 | 2018-11-02 | 清川镀金工业株式会社 | 配线用基板的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100763345B1 (ko) | 전자소자 내장형 인쇄회로기판의 제조방법 | |
KR101015704B1 (ko) | 칩 내장 인쇄회로기판 및 그 제조방법 | |
EP0851724A2 (en) | Printed circuit board and electric components | |
KR101067199B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR20110076804A (ko) | 다층 배선기판의 제조방법 및 다층 배선기판 | |
JP2005217225A (ja) | 半導体装置及びその製造方法 | |
KR101204233B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
KR20100065635A (ko) | 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법 | |
US20090277673A1 (en) | PCB having electronic components embedded therein and method of manufacturing the same | |
JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
KR20170037331A (ko) | 인쇄회로기판 및 그 제조방법 | |
US9793250B2 (en) | Package board, method for manufacturing the same and package on package having the same | |
JP4990826B2 (ja) | 多層印刷回路基板の製造方法 | |
KR100757910B1 (ko) | 매립패턴기판 및 그 제조방법 | |
TW201349957A (zh) | 多層電路板及其製作方法 | |
JP2015149477A (ja) | 埋め込み基板、印刷回路基板及びその製造方法 | |
KR20150006686A (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2010129998A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
EP3621107A1 (en) | Component with dielectric layer for embedding in component carrier | |
KR20140018027A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
EP3833163A1 (en) | Method of manufacturing component carrier and component carrier | |
EP3349247B1 (en) | Patterned cover layer on base structure defining cavity and alignment marker | |
KR100803960B1 (ko) | 패키지 온 패키지 기판 및 그 제조방법 | |
JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
JP2004096007A (ja) | 多層基板の製造方法 |