JP2005260257A - 配線板及びその製造方法並びに無電解めっき方法 - Google Patents
配線板及びその製造方法並びに無電解めっき方法 Download PDFInfo
- Publication number
- JP2005260257A JP2005260257A JP2005112965A JP2005112965A JP2005260257A JP 2005260257 A JP2005260257 A JP 2005260257A JP 2005112965 A JP2005112965 A JP 2005112965A JP 2005112965 A JP2005112965 A JP 2005112965A JP 2005260257 A JP2005260257 A JP 2005260257A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- plating
- via hole
- substrate
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】
無電解めっきによるビアホールの充填を再現性良く均一に制御し、第２の導体層を形成後、基板表面からビアホール部分が確認できる配線板及びその製造方法と無電解めっき方法を提供する。
【解決手段】
無電解めっきによるビアホール充填時に、表面導体に無電解めっき電位よりも貴な電位を印加することにより得られる特定の配線板及びその方法にある。本発明の配線板はビアホール部分２５で第４の導体２６と表面状態が異なり、また凹みが形成され、光学的に認別可能なものが得られる。
【選択図】図３
無電解めっきによるビアホールの充填を再現性良く均一に制御し、第２の導体層を形成後、基板表面からビアホール部分が確認できる配線板及びその製造方法と無電解めっき方法を提供する。
【解決手段】
無電解めっきによるビアホール充填時に、表面導体に無電解めっき電位よりも貴な電位を印加することにより得られる特定の配線板及びその方法にある。本発明の配線板はビアホール部分２５で第４の導体２６と表面状態が異なり、また凹みが形成され、光学的に認別可能なものが得られる。
【選択図】図３
Description
本発明は、半導体装置などを搭載する新規な配線板その製造方法に関し、特に導体配線の層間接続に金属充填されたビアホールを有する配線板及びその形成方法に関するものである。
絶縁体に形成した穴内に金属を充填する技術は、ＬＳＩ，薄膜多層基板，ビルドアップ基板等の高密度配線基板の層間接続技術に応用されている。ＬＳＩの層間接続では、めっき等のウエットメタライズではなく、スパッタあるいはＣＶＤ（化学気相成長法）といったドライメタライズ法を用いている。例えば、特開平6−168907 号公報には、スパッタリング法によりアルミニウムをビア内部に充填する方法が開示されている。また、特開平8−31932 号公報には、六フッ化タングステンガスのモノシラン還元ＣＶＤ法、あるいは水素還元ＣＶＤ法でコンタクトホール内にタングステンを充填する方法が開示されている。更に、特開平6−236879 号公報には、有機銅化合物を原料とし、ＣＶＤ法により銅の接続プラグを形成する方法が開示されている。
しかし、これらはいずれもドライメタライズ法であり、真空系を備えた装置で処理する方法であるため、装置コストが高く、またスループットが低いという問題がある。また、スパッタ法等のいわゆるＰＶＤ法（物理気相成長法）は、成膜の選択性がなく、基板全面に一様に金属膜を形成させる方法であり、層間接続部のみをメタライズすることは不可能である。一方、ＣＶＤ法で形成した膜は不純物を多く含み、純度が低いという問題がある。純度の低下は電気抵抗の増大や、信頼性の低下をもたらし、問題である。
薄膜多層基板やビルドアップ基板では、無電解めっきや電気めっき技術を用いて微小ビアホールを充填する方法も開示されているが、膜厚のコントロールが困難である。例えば特開平6−302965 号公報では、ビアホールをめっきで充填している。しかしこの場合、めっき厚みのコントロールは非常に困難であるため、最終的に研磨を施している。また、特開平5−335713 号公報にも電解あるいは無電解めっきによりビアホール内を充填する方法が開示されている。しかし、この方法では先ず無電解めっきによるビアホール充填は不可能である。無電解めっき反応はビアホール上層部の表側導体端面でも進行するため、時間と共にビアホール開口部が小さくなり塞がってしまうからである。この場合、ビアホール内部にはボイド状の空間が残り、基板の信頼性は著しく低下する。
また、電気めっきによる場合でも、ビアホール底部よりめっきされてきた金属がビアホール上層部の表側導体端面に接触した瞬間、ビアホール上層部の表側導体端面からもめっき反応が進行し、ビアホール径が表側導体厚みの２倍以下の場合にはビアホール開口部は塞がってしまう。この場合もまた、ビアホール内部にはボイド状の空間が残り、基板の信頼性は著しく低下するため問題である。更に、ビアホール径が表側導体厚みの２倍以上の場合、ビアホール開口部が閉塞されることはないが、表側導体表面に達した時のめっき形状はビアホール内部をめっきしていたときの「円柱状」ではなく、「きのこ状」となってしまう。これはめっき反応が異方性を示さず、等方的に成長するためである。
上述したように、ドライメタライズ法で微小穴内に金属を充填する場合には、ＰＶＤ法では選択性がなく研磨等の工程が必要になるため工程が複雑になり、また研磨時に基板にかかる応力が大きいため歩留まりが低下し、問題である。ＣＶＤ法では原料に金属以外の元素を含む化合物を使用するため、得られる金属に不純物が多く含まれる。不純物濃度の上昇は、電気抵抗の増加や信頼性の低下等の特性低下をもたらし、問題である。ドライメタライズ法全体の問題としては、装置が真空系を有するため装置コストが高く、また、スループットが低いということがあげられる。
一方、ウエットメタライズ法で微小穴内を金属充填する場合には、上述のように電気めっき法と無電解めっき法があるが、電気めっき法では下地にめっきに必要な電流を供給するための給電層が必要である。電気めっき法の場合、第１の導電層は予めパターニングせず、給電層とすることが必要である。従って、ビアホール内をめっきにより充填した後、絶縁層を剥離し、第１の導電層のパターニングを行う。その後、再び絶縁層を形成し、平坦化及びビアホール充填金属の頭出しのために研磨を行う。この研磨工程は長時間を要し、また、基板にかかる応力が大きいため歩留まりの低下をもたらし、問題である。
無電解めっき法を用いる場合には、めっき反応を第１の導体層表面のみから進行させ、ビアホール内をめっき金属で充填する。この場合、絶縁層表面の第２の導体層はビアホール充填後形成する必要がある。なぜならば、めっき時に第２の導体層が予めあると、第２の導体層表面からもめっき反応が進行し、ビアホール開口部が塞がってしまうためである。第１の導体層表面からめっき反応を進行させ、ビアホール内部をめっき金属で充填する場合には、めっき膜厚のコントロールが非常に困難である。めっき膜厚が少ない場合には断線になり、厚すぎる場合には表面の平坦性が損なわれ、多層化の際に問題となる。
従って、従来技術では、めっき膜厚の不足による断線を回避するため、めっき膜厚を若干多めにし、絶縁層よりめっき金属を飛び出させ、その後、過剰なめっき部分を研磨し、表面を平坦化する方法でビアホール内部を金属充填してきた。しかし、この方法では上述のように研磨工程は長時間を要し、また、基板にかかる応力が大きいため歩留まりの低下をもたらす。
本発明の目的は、ビアホール内を金属充填した基板で多層化が容易に行えるように、基板表面から、ビアホール部分が確認できる配線板を提供することにある。
更に、本発明の第２の目的は、従来膜厚の制御が困難であった無電解めっきによるビアホール内への金属の充填を再現性良く均一に行うことのできる配線板の製造方法を提供することにある。
本発明においては、ビアホール内部を無電解めっきにより充填する際、表面導体層に無電解めっき反応の反応電位よりも貴な電位を印加しながらめっきを行う。無電解めっきはビアホール底部より上に向かって成長し、やがてビアホールを完全に充填する。ビアホールを充填しためっき金属が表面導体層に達したとき、表面導体層には外部電源によりめっき反応電位よりも貴な電位が印加されているため、無電解めっき反応は停止する。このようにして、すべてのビアホールで、めっき面が表面導体層に到達した時めっき反応を停止させることができ、従来非常に困難であっためっき膜厚を再現性良く一定にコントロールすることができる。
また、本発明の方法により製造された配線板は、めっき金属により充填されたビアホールと絶縁層の表面を共に覆う導体層を形成後においても、その導体層の表面を観察することによりビアホール部を認識することができる。
すなわち、本発明による配線板は、絶縁基板上に第１の導体層が形成され、絶縁基板及び第１の導体上に絶縁層が形成され、絶縁層上に第２の導体が形成され、絶縁層には第１の導体と第２の導体を電気的に接続するためのビアホールが形成され、ビアホール内部が第３の導体によって充填された構造の導体接続部を有し、第２の導体表面と第３の導体表面を共に覆う第４の導体を有する配線板において、第４の導体の表面状態が第２の導体上と第３の導体上とで異なることにより、あるいは第４の導体の表面状態が第２の導体と第３の導体のビアホール充填金属の境界領域上で変化していることにより、ビアホールの部分を第４の導体認識できることを特徴とする。
第４の導体上からのビアホールの認識は、例えば顕微鏡による目視観察，反射率や光沢度の違いを利用する方法、画像解析などの光学的方法によって行うことができる。
また、本発明による配線板は、絶縁基板上に第１の導体が形成され、絶縁基板及び第１の導体上に絶縁層が形成され、絶縁層上に第２の導体が形成され、絶縁層には第１の導体と第２の導体を電気的に接続するためのビアホールが形成され、ビアホール内部が第３の導体金属によって充填された構造の導体接続部を有し、第２の導体表面と第３の導体金属の表面を共に覆う第４の導体を有する配線板において、第４の導体が第３の導体上で凹状に形成されていることを特徴とする。
また、本発明による配線板は、絶縁基板上に第１の導体が形成され、絶縁基板及び第１の導体上に絶縁層が形成され、絶縁層上に第２の導体が形成され、絶縁層には第１の導体と第２の導体を電気的に接続するためのビアホールが形成され、ビアホール内部が第３の導体金属によって充填された構造の導体接続部を有し、第２の導体表面と前記第３の導体金属の表面を共に覆う第４の導体を有する配線板において、第４の導体の表面粗さが前記第４の導体の表面粗さの方が大きいことを特徴とする。
また、本発明による配線板は、絶縁基板上に第１の導体層が形成され、絶縁基板及び第１の導体層上に絶縁層が形成され、絶縁層上に第２の導体層が形成され、絶縁層には第１の導体層と第２の導体層を電気的に接続するためのビアホールが形成され、ビアホール内部が導体金属によって充填された構造の導体接続部を有し、前記第２の導体表面と第３の導体表面を共に覆う第４の導体を有する配線板において、第３の導体層が前記絶縁層の高さと同等の高さを有することを特徴とする。
また、本発明は、絶縁基板上に第１の導体を有し、絶縁基板及び第１の導体上に絶縁層を有し、絶縁層上に第２の導体を有し、第１の導体と第２の導体を電気的に接続するためのビアホールが絶縁層を貫通して形成されており、ビアホール内部にめっき金属が充填されている配線板の製造方法において、ビアホール内部に無電解めっきによって第３の導体を充填する際に、第２の導体にめっき反応電位よりも貴な電位を印加し、ビアホール底部の第１の導体を起点に無電解めっき反応を進行させ、ビアホール内部をめっき金属により充填することを特徴とする。
また、本発明による配線板の製造方法は、表面に第１の導体を有する絶縁基板上に絶縁層を形成する工程と、絶縁層上に第２の導体を形成する工程と、第２の導体にパターニングを行う工程と、第２の導体をマスクとして第１の導体上の前記絶縁層にビアホールを形成する工程と、第２の導体にめっき反応電位よりも貴な電位を印加しながらビアホールの底部にあたる第１の導体層上に無電解めっきにより、前記ビアホール内部に金属を充填し、第３の導体を形成する工程とを含むことを特徴とする。
また、本発明による配線板の製造方法は、表面に第１の導体を有する絶縁基板上に、表面に第２の導体を有するフィルム状の絶縁層を積層する工程と、第２の導体にパターニングを行う工程と、第２の導体をマスクとして第１の導体層上の前記絶縁層にビアホールを形成する工程と、第２の導体にめっき反応電位よりも貴な電位を印加しながらビアホールの底部にあたる第１の導体上に無電解めっきによりビアホール内部に金属を充填し、第３の導体を形成する工程とを含むことを特徴とする。
本発明においては、前述の如く被めっき体と電気的に絶縁され、かつめっきしたい厚みだけ離れた位置に第２の導体を設置し、第２の導体にめっき反応電位より貴な電位を印加しながら無電解めっきを行うことにより前記目的を達成する。
すなわち、本発明は、被めっき体表面に第１の導体と該導体に対して電気的に絶縁された第２の導体が設けられた前記第１の導体の表面に導体を無電解めっきによって堆積させる無電解めっき方法において、前記第２の導体にめっき反応の電位より貴な電位を印加することを特徴とする。
無電解めっきによって微小穴内又は溝内へ所定量の金属を充填する場合には、予め微小穴周辺部又は溝周辺部の絶縁層表面にある第２の導体層に、外部電源によりめっき反応電位よりも貴な電位を印加する。
すなわち、本発明は、被めっき体に設けられた穴又は溝を有し、前記穴又は溝の周辺に第２の導体が設けられた絶縁体に対して前記第１の導体を起点に無電解めっき反応を進行させて前記穴又は溝内に金属を充填する無電解めっき方法において、前記第２の導体に外部電源によりめっき反応電位よりも貴な電位を印加しながら無電解めっき反応を行うことを特徴とする。
前記第２の導体に印加する電位は、めっき反応電位に対して＋０.１〜＋１.５ボルトとするのが好ましく、更に好ましくは＋０.４〜＋０.７ボルトとするのがよい。
本発明によって金属を充填することのできる微小穴の典型例としては、ＩＣの層間接続部、薄膜多層配線基板やプリント基板の層間接続部等を挙げることができるが、それ以外にも絶縁体に形成した任意の非貫通穴への金属充填に適用することができる。また、金属を充填したい穴を有する絶縁体の形状・材質は特に問わない。さらに本発明を適用可能な構造は穴のみではなく、溝状でも良く、配線形成工程にも適用可能である。
本発明は、表面に微細配線パターンが形成された絶縁層が複数積層された多層薄膜配線基板と該配線基板の少なくとも一方の面に半導体素子が搭載されたモジュールにおいて、前記配線基板が前述に記載の配線板よりなることを特徴とする。
本発明は、プリント配線基板上に接続ピンを介して接続されたモジュール基板が搭載され、該モジュール基板上に表面に微細配線パターンが形成された絶縁層が複数積層された多層薄膜配線基板が搭載され、該配線基板上に半導体素子が搭載されている大型計算機実装において、前記配線基板が前述に記載の配線板よりなることを特徴とする。
本発明によると、ビアホールを導体金属で充填しているにもかかわらず、その表面に次層の導体層を形成後も表面よりビアホール部が確認できる配線板を得ることができる。これにより、導体層をパターニングする際の位置合わせを容易にかつ、精度良く行うことができる。また、ビアホールを金属で充填する本発明の配線板の製造方法においては、無電解めっきによるビアホール充填時に、表面導体に無電解めっき電位よりも貴な電位を印加することで、再現性良く、めっき膜厚を一定にコントロールすることができる。
本発明によると、無電解めっき方法でめっき厚みを高精度に制御することが可能となる。
〔実施例Ａ〕
図１は、本発明を穴又は溝への金属の充填に適用する場合の配置の一例を模式的に示した断面図である。絶縁層１には穴又は溝２ａ，２ｂが設けられ、その底面には金属層等からなる第１の導体３ａ，３ｂが形成されている。また、絶縁層１の表面には、金属層等による第２の導体４が形成されている。いま、穴又は溝２ａ，２ｂの底面に設けられた導体３ａ，３ｂを起点とした無電解めっきによって穴又は溝２ａ，２ｂの内部を金属で充填するものとする。このとき、本発明では、絶縁層１の表面に設けられた第２の導体４に、めっき反応電位より貴な電位を印加しながら無電解めっきを行う。
図１は、本発明を穴又は溝への金属の充填に適用する場合の配置の一例を模式的に示した断面図である。絶縁層１には穴又は溝２ａ，２ｂが設けられ、その底面には金属層等からなる第１の導体３ａ，３ｂが形成されている。また、絶縁層１の表面には、金属層等による第２の導体４が形成されている。いま、穴又は溝２ａ，２ｂの底面に設けられた導体３ａ，３ｂを起点とした無電解めっきによって穴又は溝２ａ，２ｂの内部を金属で充填するものとする。このとき、本発明では、絶縁層１の表面に設けられた第２の導体４に、めっき反応電位より貴な電位を印加しながら無電解めっきを行う。
めっき反応電位より貴な電位の印加は、無電解めっき液中に浸漬された参照電極１０の電位を基準として第２の導体４へ外部電源９により所定の電位を印加することによって行う。外部電源９は、結線８により第２の導体４と接続される。このようにして無電解めっきを行うと、穴又は溝２ａ，２ｂの底面に設けられた第１の導体３ａ，３ｂを起点として進行する無電解めっきは、めっき厚が次第に増し、穴又は溝２ａ，２ｂを充填して行くめっき金属の上端が第２の導体４に触れた時点でめっき反応が停止し、それ以上めっき厚が増すことはない。これは、図１に図示するように深さの異なる穴又は溝２ａ，２ｂが混在する場合でも同じである。
すなわち、深さの浅い穴又は溝２ａを充填するめっき金属は比較的短時間で第２の導体４に接触する厚さとなり、めっき金属の一部が第２の導体４に接触した時点で穴又は溝
２ａの充填を終了する。一方、より深い穴又は溝２ｂを充填するめっき金属は、第２の導体４に達するまでに比較的長い時間を要する。しかし、深い穴又は溝２ｂを充填する無電解めっき反応は、浅い穴又は溝２ａを充填する無電解めっき反応が終了した後も、その穴又は溝２ｂを充填するめっき金属が第２の導体４に接触するまで継続する。こうして、絶縁層１に深さの異なる複数の穴又は溝２ａ，２ｂがランダムに設けられている場合であっても、全ての穴又は溝をめっき金属で第２の導体４の高さまで均一に充填することが可能となる。
２ａの充填を終了する。一方、より深い穴又は溝２ｂを充填するめっき金属は、第２の導体４に達するまでに比較的長い時間を要する。しかし、深い穴又は溝２ｂを充填する無電解めっき反応は、浅い穴又は溝２ａを充填する無電解めっき反応が終了した後も、その穴又は溝２ｂを充填するめっき金属が第２の導体４に接触するまで継続する。こうして、絶縁層１に深さの異なる複数の穴又は溝２ａ，２ｂがランダムに設けられている場合であっても、全ての穴又は溝をめっき金属で第２の導体４の高さまで均一に充填することが可能となる。
また、外部電源より電圧を印加する第２の導体は、無電解めっきにより充填する穴あるいは溝の上端ではなく穴又は溝の深さ方向の途中に設けることもできる。このとき第２の導体を置く位置すなわち無電解めっきの起点となる導体からの高さを調整することにより、無電解めっき反応を停止させる位置を任意にコントロールすることができ、めっき膜厚を任意に制御することが可能である。
図２は、底面に無電解めっきの起点となる第１の導体３ａ，３ｂを有する穴又は溝２ａ，２ｂの深さ方向の途中に第２の導体層４を設け、穴又は溝充填の途中でめっき反応を停止させる場合の配置の一例を模式的に示した断面図である。説明を簡単にするため、図２において、図１と同じ機能部分には図１と同じ符号を付して示した。図１の配置と異なるのは、めっき反応電位より貴な電位を印加する第２の導体４を絶縁層１の表面ではなく絶縁層１の内部に設けた点である。
第２の導体４は、その端面が絶縁層１に設けた穴又は溝２ａ，２ｂの側面に露出している。この場合には、絶縁層１に設けられた深さの異なる穴又は溝２ａ，２ｂの全てをめっき金属で第２の導体４の深さまで均一に充填することが可能となる。
また、第２の導体は被めっき体から離れためっき液中にあっても良い。このように、本発明は、絶縁材に設けられた穴や溝だけではなく、平面状の被めっき体表面に無電解めっきを行う際にも適用可能である。この第２の導体を設置する位置をコントロールすることで、被めっき体に施すめっき膜厚を任意に制御することが可能である。
図３は、被めっき体の表面に無電解めっきによって定められた膜厚のめっきを行う場合の配置の一例を模式的に示す図である。外部電源９によってめっき反応電位より貴な電位とされた第２の導体４は、表面に無電解めっき反応の起点となる第１の導体３を有する絶縁層１から距離ｈだけ離れためっき液中に固定されている。絶縁層１は図示したような平板等の平坦な物体に限らず、連続した表面を持つ物体であってもよい。例えば、絶縁層１は球状や筒状であってもよいし、ある形状に加工された成形体であってもよい。このような配置で無電解めっきを行うと、めっき反応は、絶縁層１の第１の導体３上に形成される金属が第２の導体４に接触した時点で停止するため、絶縁層１に厚さｈの均一なめっき膜を形成することができる。
このように、本発明は無電解めっきをする際、あらゆる形態の被めっき体に適用可能であり、めっき反応電位より貴な電位を印加する第２の導体の設置位置を何らかの方法で調整することにより、めっき膜厚を任意にコントロールできるのである。
次に、本発明の原理について、無電解銅めっきを例にとって説明する。無電解銅めっき反応は、次の反応式（化１）で表すことができる。
（化１）
Ｃｕ2+(Ｌ)＋２ＨＣＨＯ＋４ＯＨ- → Ｃｕ＋２ＨＣＯＯ-＋２Ｈ2Ｏ＋Ｈ2
＋Ｌ
ここで、Ｌは銅と錯体を形成する錯形成剤で、エチレンジアミン四酢酸（ＥＤＴＡ）が用いられる場合が多い。この反応は銅やパラジウム等の金属上で選択的に進行するが、それはそれらの金属がホルムアルデヒドの酸化反応に対し触媒活性を示すためであると言われている。ホルムアルデヒドは酸化される際、電子を放出し、その電子を受け取った銅イオンは金属銅に還元され、析出する。銅の析出反応は、飽和カロメル電極（ＳＣＥ）を基準として、室温で約−０.８Ｖ より卑な電位（マイナスの電位）で進行する。従って、ホルムアルデヒドの酸化反応と、銅イオンの還元析出反応が同時に進行する無電解銅めっき反応では、被めっき体の表面電位は、室温では−０.８Ｖ（ｖｓ.ＳＣＥ）より卑な電位になっている。実際にめっきを行う場合には、めっきの析出速度を確保するため、めっき液を温め、約６０〜８０℃程度で使用する場合が多く、その場合には電位は異なるが、原理的には同じである。約７０℃でめっきする場合には、被めっき体の電位は約−０.７５Ｖ（ｖｓ.ＳＣＥ）と実測される。
Ｃｕ2+(Ｌ)＋２ＨＣＨＯ＋４ＯＨ- → Ｃｕ＋２ＨＣＯＯ-＋２Ｈ2Ｏ＋Ｈ2
＋Ｌ
ここで、Ｌは銅と錯体を形成する錯形成剤で、エチレンジアミン四酢酸（ＥＤＴＡ）が用いられる場合が多い。この反応は銅やパラジウム等の金属上で選択的に進行するが、それはそれらの金属がホルムアルデヒドの酸化反応に対し触媒活性を示すためであると言われている。ホルムアルデヒドは酸化される際、電子を放出し、その電子を受け取った銅イオンは金属銅に還元され、析出する。銅の析出反応は、飽和カロメル電極（ＳＣＥ）を基準として、室温で約−０.８Ｖ より卑な電位（マイナスの電位）で進行する。従って、ホルムアルデヒドの酸化反応と、銅イオンの還元析出反応が同時に進行する無電解銅めっき反応では、被めっき体の表面電位は、室温では−０.８Ｖ（ｖｓ.ＳＣＥ）より卑な電位になっている。実際にめっきを行う場合には、めっきの析出速度を確保するため、めっき液を温め、約６０〜８０℃程度で使用する場合が多く、その場合には電位は異なるが、原理的には同じである。約７０℃でめっきする場合には、被めっき体の電位は約−０.７５Ｖ（ｖｓ.ＳＣＥ）と実測される。
無電解めっき反応で銅イオンが還元され析出するためには、上述のように室温では
−０.８Ｖ（ｖｓ.ＳＣＥ）（７０℃では−０.７５Ｖ(ｖｓ.ＳＣＥ)）より卑な電位であることが必要であるが、何らかの方法で被めっき体の電位を銅イオンが還元される電位よりも貴な電位、すなわち−０.８Ｖ（ｖｓ.ＳＣＥ）(７０℃では−０.７５Ｖ(ｖｓ.ＳＣＥ))よりもプラス側にすれば、めっき反応は停止することになる。任意のめっき膜厚になった時点で、外部より電位を印加し、上述のように金属イオンの還元電位より貴な電位を被めっき面に印加することで、めっき反応を停止させることができるのである。
−０.８Ｖ（ｖｓ.ＳＣＥ）（７０℃では−０.７５Ｖ(ｖｓ.ＳＣＥ)）より卑な電位であることが必要であるが、何らかの方法で被めっき体の電位を銅イオンが還元される電位よりも貴な電位、すなわち−０.８Ｖ（ｖｓ.ＳＣＥ）(７０℃では−０.７５Ｖ(ｖｓ.ＳＣＥ))よりもプラス側にすれば、めっき反応は停止することになる。任意のめっき膜厚になった時点で、外部より電位を印加し、上述のように金属イオンの還元電位より貴な電位を被めっき面に印加することで、めっき反応を停止させることができるのである。
めっき反応の停止に必要な電位はめっきの系により異なると考えられるが、その範囲は、一般にめっき反応が進行している被めっき体の電位に対し＋０.１ 〜＋１.５ボルトで良い。＋０.１ ボルトより小さい電位では、その効果が十分に現れず、めっき反応が停止しない場合がある。また、＋１.５ ボルトより大きな電位では、電位を印加している第２の導体層が酸化されてしまうため好ましくない。第２の導体層の材質にもよるが、酸化された際、不導体層を形成したり、あるいはめっき液中に酸化溶解してしまう場合がある。発明者らの検討によると、めっき反応電位に対して＋０.１〜＋１.５ボルトの範囲の電位を印加することでめっき反応を停止させることができるが、印加電位を＋０.４〜＋０.７ボルトの範囲とすることで最も良好な結果が得られている。
基板に絶縁層を形成し、ビアホールを介し配線を逐次形成していくビルドアップ法で形成した配線板では、通常、ビアホール内を金属で充填しないため、導体形成後もビアホールに穴がある。これは配線の高密度化に不利である。これはめっき法でも、スパッタ等のドライメタライズ法でも同様である。そこで、無電解めっき法によりビアホール内部を完全に充填する方法が高密度化に有利であると考えられるが、めっき膜厚制御が困難であるため、続いて研磨工程が必要となる。研磨工程を経て、ビアホール表面と絶縁層表面を覆うように形成した導体層では、外観からビアホールの位置が認識できないため、配線パターンの位置合わせが不可能となる。
本発明では、ビアホール表面と絶縁層表面を覆うように形成した導体層表面からビアホールの位置が認識可能で、かつ下層ビアホールの直上に上層のビアホールが形成可能な配線板を見出した。その配線板の形態を断面図で図４及び図５に示す。
図４に示した配線板は、表面に第１の導体２２を有する絶縁基板２１上の絶縁層２３にビアホールを形成し、絶縁層２３上の第２の導体２４にめっき反応電位よりも貴な電位を印加しながらビアホール底部の第１の導体２２を起点に無電解めっき反応を進行させることでビアホール内部をめっき金属により充填し、第３の導体２５を形成し、その上に第４の導体層２６を形成したものである。第２の導体層２４と第４の導体層２６は、同じ金属であっても、異なる金属であってもよい。
図４の構造の配線板の場合、上面から配線板を観察すると、絶縁層２３の上面に形成した第４の導体２６表面にわずかな凹凸があることが分かる。この凹みの部分はめっき金属で充填された第３の導体２５のビアホール部に相当し、導体層のパターニング用のマスクと位置合わせをすることができる。この凹凸は、第２の導体２４が非常に薄い場合、あるいは第４の導体２６が厚い場合には小さくなり認識し難くなる。しかし、その場合でも、ビアホール内部を充填した第３の導体２５の表面を研磨していないため、第４の導体２６を形成後、ビアホール部とそれ以外とでは表面の粗さが異なっている。従って、配線板上面からの観察で、ビアホール部を認識可能である。
図５に示した配線板は、図４に示した配線板と同様にしてビアホール内部をめっき金属で充填し第３の導体２５を形成したのち、絶縁層２３上の導体２４（図４参照）をエッチング等により一旦除去し、そののち導体層２７を全面に形成したものである。図５に示した構造の配線板の場合にも、その表面粗さからビアホール部を認識することができる。
上述したように、本発明を適用することが可能な被めっき体及びその構造は多岐に渡るが、ここでは多層配線基板に設けられた微小穴内への金属充填に本発明を適用した場合について説明する。基板に絶縁層を形成し、微小穴を介し配線を逐次形成していくビルドアップ基板では、配線の高密度化のため微小穴による層間接続技術の確立が必要不可欠である。特に、必要な層間のみ接続する片側閉塞タイプの非貫通穴（ビアホール）による層間接続が重要である。ビアホールの形成方法としては、エキシマレーザや炭酸ガスレーザ等のレーザ加工による方法、絶縁層に感光性樹脂を使用し写真法で形成する方法、エッチング性プラズマを用いるドライエッチング法等がある。配線板の高密度配線を達成するためには、配線幅の微小化はもちろんであるが、層間接続のために必要とされるパッド面積を小さくすることもまた重要である。パッド面積の微小化にはビアホール内部を金属充填する方法が有効であるが、前述したように、ドライメタライズ法，ウエットメタライズ法いずれも現状技術では困難である。
ビルドアップ基板で、無電解めっきによるビアホール内部への金属充填に、本発明を適用する場合の例を以下に記す。
図６に示したプロセスフローに従い説明する。基板５は、図６（ａ）に示すように、表面に第１の導体３を有する。その基板５の表面に、図６（ｂ）に示すように絶縁層１を形成する。次いで、図６（ｃ）に示すように、絶縁層１の表面に第２の導体４を形成する。第２の導体４の形成は、スパッタや蒸着等のドライメタライズ法によっても、あるいは無電解めっきや電気めっきのウエットメタライズ法によってもよい。フォイル状の金属膜を熱圧着や接着材を介して接着しても良い。あるいは図７に示すように、予め表面に金属膜１４を有するフィルム状の絶縁層（Ｂで示す）を、表面に第１の導体３が形成された基板５（Ａで示す）上に積層してもよい。
次いで、図６（ｄ）に示すように、第２の導体４上に感光性のレジスト６を形成し、写真法によりパターンを形成する。このパターンは絶縁層１にビアホールを形成したい部分のみ第２の導体４がエッチングできるよう形成する。その後、図６（ｅ）に示すように、エッチングを施して、第２の導体４をパターニングし、必要ならばレジストを剥離する。次に、図６（ｆ）に示すように、レーザ又はプラズマにより第２の導体４をマスクとして絶縁層１にビアホール２を形成する。ビアホール２が第１の導体３表面に達したところでビアホール加工を終了する。
次いで、洗浄後、図８に示すように、基板Ｃをめっき槽１１中の無電解めっき液１２中に浸漬し、ビアホール２底部の第１の導体３表面を起点として無電解めっきを行う。この無電解めっき工程で、基板表面の第２の導体４に外部電源（ポテンシオスタット）９により無電解めっき反応の反応電位より貴な電位を印加する。具体的には、例えば無電解銅めっきでは、めっき温度７０℃での無電解銅めっき反応の反応電位は約−７５０〜−８００ｍＶ（ｖｓ．ＳＣＥ）なので、第２の導体４が−３００ｍＶ（ｖｓ．ＳＣＥ）程度になるように外部電源９により結線８を介して電位を印加する。
この例は、参照電極１０のＳＣＥ（飽和カロメル電極）に対し電位を印加する場合であるが、もちろん参照電極１０はＳＣＥに限らない。また、参照電極を用いず、無電解銅めっき反応の進行している別の基板に対し、第２の導体４の電位を外部電源により例えば約５００ｍＶ程度貴側に印加してもよい。この場合、電位を印加する基準になる別の基板の表面積は第２の導体４の表面積に比べ十分に大きいことが望ましい。
無電解めっきはビアホール２の底部より上に向かって成長し、やがてビアホールを完全に充填する。ビアホールを充填しためっき金属が第２の導体４に達したとき、第２の導体４には外部電源９によりめっき反応電位よりも貴な電位が印加されているため、無電解めっき反応は停止する。
このように、ビアホール２の内部を無電解めっきにより充填する際、第２の導体４に無電解めっき反応の反応電位よりも貴な電位を印加しながら行うことにより、すべてのビアホール２で、めっき面が第２の導体４に到達した時めっき反応を停止させることができ、従来非常に困難であっためっき膜厚のコントロールを再現性良く行うことができる。
無電解めっきによるビアホール充填後、ビアホール充填金属からなる第３の導体２５と第２の導体４の電気的な接続の信頼性を向上させるため、図９に示すように、更に第４の導体７を形成する。第４の導体７は無電解めっき，電気めっき，ドライメタライズ等、いずれの方法で形成してもよい。また、第２の導体４をエッチング等により一旦除去し、そののち第４の導体７を全面に形成しても良い。
第１の導体３，第２の導体４，第４の導体７，ビアホール充填金属は同一の金属であっても、同一でなくても良い。また、それぞれの導体は単一金属でも、多種金属の多層構造導体や、合金でも良い。
第１の導体３としては銅，ニッケル，銀，金，白金，亜鉛，パラジウム，ロジウム，タングステン，クロム，チタン，コバルトが好ましく、電気抵抗の小さな銅，銀，金が特に好ましい。また、第１の導体３と下地基板や絶縁層等の各界面の接着性等を考慮し、多層構造や、合金にしても良い。本発明で第１の導体３はビアホールを充填するための無電解めっき反応の起点となるので、当該無電解めっき反応に対する活性を示す金属が表面に存在するか、あるいはエッチング等何らかの処理により表面に露出あるいは析出させることができることが必要である。逆に、それ以外の制約はない。
第２の導体４としては銅，ニッケル，銀，金，白金，パラジウム，ロジウム，タングステン，クロム，チタン，アルミニウム，コバルト，鉄でよいが、やはり電気抵抗の小さな銅，銀，金が特に好ましい。また、絶縁層や第１の導体３との接着性を考慮し、多層構造や、合金にしても良い。
第４の導体７としては銅，ニッケル，銀，金，白金，パラジウム，ロジウム，タングステン，クロム，チタン，コバルトが好ましく、電気抵抗の小さな銅，銀，金が特に好ましい。また、第２の導体４や絶縁層等との界面の接着性等を考慮し、多層構造や、合金にしても良い。
ビアホール充填金属としての第３の導体２５としては、無電解めっき可能な金属ならば何れでも良く、例えば銅，ニッケル，銀，金，パラジウム，はんだ，コバルトが使用可能である。ニッケルの場合は還元剤の種類により、リンあるいはほう素との合金になる。
〔実施例Ｂ〕
以下、本発明の実施例について述べる。ただし、ここで述べる絶縁材料の形状，材質や導体金属の種類等はあくまでも本発明を説明するための一例にすぎず、これによって本発明を限定するものではない。
以下、本発明の実施例について述べる。ただし、ここで述べる絶縁材料の形状，材質や導体金属の種類等はあくまでも本発明を説明するための一例にすぎず、これによって本発明を限定するものではない。
以下の基板及び処理液を用意した。
（１）基板Ａ
ガラスエポキシ基材上の片面に厚さ１８μｍの銅箔を有する銅張り積層板。
ガラスエポキシ基材上の片面に厚さ１８μｍの銅箔を有する銅張り積層板。
（２）基板Ｂ
ガラスエポキシ基材上に厚さ１８μｍの銅箔を有する銅張り積層板表面に、エッチングレジストを形成し、エッチングにより銅パターンを形成した。その後、基板を酸化処理液中に浸漬し、化学的酸化処理により銅表面を粗化した基板。
ガラスエポキシ基材上に厚さ１８μｍの銅箔を有する銅張り積層板表面に、エッチングレジストを形成し、エッチングにより銅パターンを形成した。その後、基板を酸化処理液中に浸漬し、化学的酸化処理により銅表面を粗化した基板。
（３）基板Ｃ
セラミックグリーンシート表面に、タングステンペーストを所定のパターンにスクリーン印刷して１５層積層し、同時焼成したセラミック配線基板。
セラミックグリーンシート表面に、タングステンペーストを所定のパターンにスクリーン印刷して１５層積層し、同時焼成したセラミック配線基板。
（４）基板Ｄ
セラミックグリーンシート表面に、銅ペーストを所定のパターンにスクリーン印刷して１５層積層し、同時焼成したセラミック配線基板。
セラミックグリーンシート表面に、銅ペーストを所定のパターンにスクリーン印刷して１５層積層し、同時焼成したセラミック配線基板。
（５）基板Ｅ
ポリイミド表面に、スパッタリングによりクロムを厚さ０.０５μｍ 、次いで銅を厚さ５.０μｍ、更にクロムを厚さ０.０５μｍ形成後、表面にエッチングレジストを形成し、エッチングによりクロム／銅／クロムの３層導体パターンを形成した基板。
ポリイミド表面に、スパッタリングによりクロムを厚さ０.０５μｍ 、次いで銅を厚さ５.０μｍ、更にクロムを厚さ０.０５μｍ形成後、表面にエッチングレジストを形成し、エッチングによりクロム／銅／クロムの３層導体パターンを形成した基板。
（６）基板Ｆ
ポリイミド表面に、スパッタリングによりチタンを厚さ０.０５μｍ 、次いで銅を厚さ５.０μｍ、更にチタンを厚さ０.０５μｍ形成後、表面にエッチングレジストを形成し、エッチングによりチタン／銅／チタンの３層導体パターンを形成した基板。
ポリイミド表面に、スパッタリングによりチタンを厚さ０.０５μｍ 、次いで銅を厚さ５.０μｍ、更にチタンを厚さ０.０５μｍ形成後、表面にエッチングレジストを形成し、エッチングによりチタン／銅／チタンの３層導体パターンを形成した基板。
（７）基板Ｇ
表面に、パターニングされた銅を有するガラス基板。
表面に、パターニングされた銅を有するガラス基板。
（８）基板Ｈ
表面に、パターニングされたニッケルを有するガラス基板。
表面に、パターニングされたニッケルを有するガラス基板。
（９）基板Ｉ
表面に、パターニングされた銅／ニッケル／金の３層導体パターンを有するガラスエポキシ基板。
表面に、パターニングされた銅／ニッケル／金の３層導体パターンを有するガラスエポキシ基板。
（１０）基板Ｊ
表面に銀ペーストをスクリーン印刷し加熱硬化した、パターニングされた銀を有するガラスエポキシ基板。
表面に銀ペーストをスクリーン印刷し加熱硬化した、パターニングされた銀を有するガラスエポキシ基板。
（１１）基板Ｋ
表面にパターニングされたアルミニウム電極を有し、該電極表面を亜鉛処理（ジンケート処理）したシリコンウエハ。
表面にパターニングされたアルミニウム電極を有し、該電極表面を亜鉛処理（ジンケート処理）したシリコンウエハ。
（１２）基板Ｌ
表面にパターニングされたタングステンを有するシリコンウエハ。
表面にパターニングされたタングステンを有するシリコンウエハ。
（１３）基板Ｍ
表面にパターニングされたチタンを有するシリコンウエハ。
表面にパターニングされたチタンを有するシリコンウエハ。
（１４）酸化処理液
亜塩素酸ナトリウム １.０mol／ｌ
リン酸ナトリウム ０.１mol／ｌ
水酸化ナトリウム ０.４mol／ｌ
液温 ７０℃
（１５）無電解Ｎｉ−Ｐめっき液
硫酸ニッケル ０.０８mol／ｌ
乳酸 ０.３mol／ｌ
プロピオン酸 ０.０３mol／ｌ
次亜リン酸ナトリウム ０.２mol／ｌ
ｐＨ ５.０
液温 ９０℃
（１６）無電解銅めっき液
硫酸銅 ０.０４mol／ｌ
エチレンジアミン四酢酸二ナトリウム ０.１mol／ｌ
ホルムアルデヒド ０.０３mol／ｌ
水酸化ナトリウム ０.１mol／ｌ
２，２′−ビピリジル ０.０００２mol／ｌ
ポリエチレングリコール（平均分子量６００） ０.０３mol／ｌ
ｐＨ １２.８
液温 ７０℃
（１７）無電解コバルトめっき液
硫酸コバルト ０.０５mol／ｌ
エチレンジアミン ０.４mol／ｌ
ロッセル塩 ０.０５mol／ｌ
水酸化ナトリウム ０.７mol／ｌ
水素化ほう素ナトリウム ０.７mol／ｌ
塩化鉛 ３０ppm
液温 ６０℃
〔実施例１〕
１００mm角の大きさの基板Ａを、３５℃，２００ｇ／ｌの過硫酸アンモニウム水溶液中に２分間浸漬し、銅のソフトエッチング処理を施し、銅の清浄面を露出させた。銅の表面から３０μｍ離れた位置に、マイクロメータを用いて、エナメル線先端部を固定した。その際、このエナメル線先端部の被覆は予め除去しておいた。
亜塩素酸ナトリウム １.０mol／ｌ
リン酸ナトリウム ０.１mol／ｌ
水酸化ナトリウム ０.４mol／ｌ
液温 ７０℃
（１５）無電解Ｎｉ−Ｐめっき液
硫酸ニッケル ０.０８mol／ｌ
乳酸 ０.３mol／ｌ
プロピオン酸 ０.０３mol／ｌ
次亜リン酸ナトリウム ０.２mol／ｌ
ｐＨ ５.０
液温 ９０℃
（１６）無電解銅めっき液
硫酸銅 ０.０４mol／ｌ
エチレンジアミン四酢酸二ナトリウム ０.１mol／ｌ
ホルムアルデヒド ０.０３mol／ｌ
水酸化ナトリウム ０.１mol／ｌ
２，２′−ビピリジル ０.０００２mol／ｌ
ポリエチレングリコール（平均分子量６００） ０.０３mol／ｌ
ｐＨ １２.８
液温 ７０℃
（１７）無電解コバルトめっき液
硫酸コバルト ０.０５mol／ｌ
エチレンジアミン ０.４mol／ｌ
ロッセル塩 ０.０５mol／ｌ
水酸化ナトリウム ０.７mol／ｌ
水素化ほう素ナトリウム ０.７mol／ｌ
塩化鉛 ３０ppm
液温 ６０℃
〔実施例１〕
１００mm角の大きさの基板Ａを、３５℃，２００ｇ／ｌの過硫酸アンモニウム水溶液中に２分間浸漬し、銅のソフトエッチング処理を施し、銅の清浄面を露出させた。銅の表面から３０μｍ離れた位置に、マイクロメータを用いて、エナメル線先端部を固定した。その際、このエナメル線先端部の被覆は予め除去しておいた。
次いで、水洗後基板を無電解銅めっき液中に浸漬し、銅表面に無電解銅めっきを施した。その時、エナメル線にはポテンシオスタットを用いて−３５０ｍＶ（ｖｓ．ＳＣＥ）の電位を印加しながらめっきを行った。尚、この電位は７０℃での値であり、無電解銅めっきの反応電位は−７８０ｍＶ（ｖｓ．ＳＣＥ）と実測されたため、エナメル線に印加された電位はめっき反応電位に比べ＋０.４３ボルトである。
無電解銅めっきのめっき速度は約３μｍ／ｈであるので、基板表面の銅より成長しためっき膜がエナメル線先端に接触するまでには約１０時間を要する。そこで、無電解銅めっきを１５時間行った。その結果、めっき反応はエナメル線に接触した時点で停止しており、めっき膜厚は基板銅表面とエナメル線の間隔とほぼ同値の約３０μｍであった。めっきが連続的に進行すると仮定すると、１５時間のめっきではめっき膜厚は４５μｍになるはずであり、基板とエナメル線間の３０μｍを大きく上回るはずであったが、めっき反応はめっき面がエナメル線に接触した時点で停止しており、めっき膜厚は基板とエナメル線間との距離に等しい３０μｍであった。
以上のように、無電解めっきを行う際、電位を印加する第２の導体と基板との距離を調整することで、めっき膜厚を任意にコントロールすることができることが明らかとなった。
〔実施例２〕
１００mm角の大きさの基板Ｂの表面に、エポキシを主成分とする厚さ７５μｍの熱硬化性接着フィルムを挟み、厚み２５μｍのポリイミドフィルム（片面銅箔付き、日立化成工業社製：ＭＣＦ−５０００Ｉ）を加熱圧着した。銅箔の厚みは１８μｍで、接着フィルムとは反対側にくるようにした。接着後、銅箔表面に感光性を有するエッチングレジスト
（東京応化製：ＯＦＰＲ−８００）を形成し、所定の露光，現像工程によりビアホールを形成したい部分のレジストを除去した。次いで、銅箔をエッチングによりパターニングし、その後、所定の剥離液を用いてエッチングレジストを剥離した。
１００mm角の大きさの基板Ｂの表面に、エポキシを主成分とする厚さ７５μｍの熱硬化性接着フィルムを挟み、厚み２５μｍのポリイミドフィルム（片面銅箔付き、日立化成工業社製：ＭＣＦ−５０００Ｉ）を加熱圧着した。銅箔の厚みは１８μｍで、接着フィルムとは反対側にくるようにした。接着後、銅箔表面に感光性を有するエッチングレジスト
（東京応化製：ＯＦＰＲ−８００）を形成し、所定の露光，現像工程によりビアホールを形成したい部分のレジストを除去した。次いで、銅箔をエッチングによりパターニングし、その後、所定の剥離液を用いてエッチングレジストを剥離した。
次に、ビアホールを加工した。ビアホール加工にはエキシマレーザを用いた。幅２０mmのレーザ光を、基板表面より照射した。基板表面の銅箔がマスクになり、銅箔のパターニングされた部分のみが加工される、いわゆるコンフォーマルマスク法でビアホールを形成した。この時形成したビアホールは、大きさφ１００μｍ，２mmピッチで合計２５００穴である。
ビアホール形成後、基板を無電解銅めっき液中に浸漬し、ガラスエポキシ基板表面の銅パターンを起点に無電解銅めっきを行った。この時、ポテンシオスタット用いて、基板表面にあり、ビアホール形成時にはマスクとして使用した銅箔に−３８０ｍＶ(vs.ＳＣＥ)の電位を印加した。尚、この電位は７０℃での値であり、無電解銅めっきの反応電位は
−７８０ｍＶ（ｖｓ．ＳＣＥ）と実測されたため、表面の銅箔に印加された電位はめっき反応電位に比べ＋０.４ ボルトである。
−７８０ｍＶ（ｖｓ．ＳＣＥ）と実測されたため、表面の銅箔に印加された電位はめっき反応電位に比べ＋０.４ ボルトである。
熱硬化性接着フィルムとポリイミドフィルムの厚みの合計は、約１００μｍである。また、無電解銅めっきのめっき速度は約３μｍ／ｈであるので、ガラスエポキシ基材表面の銅パターンを起点に成長した銅めっきは、約３３時間後に表面の銅箔に達する。そこで、無電解銅めっきを４０時間行った。その結果、２５００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは２５００穴で±１μｍ以下であった。
このように、ビアホール加工時マスクとして使用した基板表面の銅箔に電圧を印加しながら無電解めっきを行うことで、多数のビアホールを充填するめっきの膜厚を均一にコントロール可能であることがわかり、本発明のめっき方法が、本発明の目的であるところの、各穴毎のめっき厚みを再現性良く均一に制御できる無電解めっき方法を提供するという目的を十分に達成できることが解った。
次に、同様な実験を、表面の銅箔に印加する電圧をめっき電位に対し０.１ ボルト，
０.４ボルト，０.７ボルト，１.２ボルト，１.５ボルトと変化させて検討した。０.１ ボルトでは印加する電圧が小さいため、若干銅が析出した。そのため、めっき液投入以前
１８μｍの厚みだった表面の銅箔は、４０時間のめっき終了時には約３４μｍになっていた。また、ビアホールを充填した銅はポリイミド面よりも平均で約２.８μｍ 突き出ていた。すなわち、めっき電位に対し０.１ ボルトの電圧を印加した場合には、めっき反応は完全には停止せず、約０.４μｍ／ｈの速度でめっき反応が進行していたと考えられる。本実施例では、３３時間でビアホールが充填される条件にもかかわらず、４０時間ものめっきを施したため、ビアホールを充填した銅はポリイミド面よりも平均で約２.８μｍ 突き出たが、０.１ボルトを印加した場合のめっき速度は０.４μｍ／ｈと本来のめっき速度３μｍ／ｈに比べ十分遅いため、めっき時間を約３５時間程度で最適化することによりこの問題は回避できる。
０.４ボルト，０.７ボルト，１.２ボルト，１.５ボルトと変化させて検討した。０.１ ボルトでは印加する電圧が小さいため、若干銅が析出した。そのため、めっき液投入以前
１８μｍの厚みだった表面の銅箔は、４０時間のめっき終了時には約３４μｍになっていた。また、ビアホールを充填した銅はポリイミド面よりも平均で約２.８μｍ 突き出ていた。すなわち、めっき電位に対し０.１ ボルトの電圧を印加した場合には、めっき反応は完全には停止せず、約０.４μｍ／ｈの速度でめっき反応が進行していたと考えられる。本実施例では、３３時間でビアホールが充填される条件にもかかわらず、４０時間ものめっきを施したため、ビアホールを充填した銅はポリイミド面よりも平均で約２.８μｍ 突き出たが、０.１ボルトを印加した場合のめっき速度は０.４μｍ／ｈと本来のめっき速度３μｍ／ｈに比べ十分遅いため、めっき時間を約３５時間程度で最適化することによりこの問題は回避できる。
印加する電圧がめっき電位に対し０.４ボルト，０.７ボルトの条件では、４０時間のめっき後、ビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは２５００穴で±１μｍ以下であった。
印加電圧をめっき電位に対して１.２ボルト，１.５ボルトとした条件では、電圧を印加した銅箔が酸化した。特に１.５ ボルト印加した場合には銅箔が溶解し、一部ポリイミドが露出した。しかし、銅箔の残っている部分のビアホールでは全て基板表面の銅箔に触れた時点でめっき反応は停止していた。従って、この場合でも、原理的には本発明の効果を発現させることは可能であることが分かった。銅の酸化電位や溶解電位あるいは溶解速度はめっき液のｐＨや温度により異なるので、本実施例と異なるｐＨや液温条件、あるいは第２の導体が銅以外の場合には１.５ ボルトの条件でもなんら問題のない条件が見いだせるはずである。
以上の結果より、第２の導体に印加する電圧は、めっきする金属や第２導体金属の種類・組み合わせにより異なると考えられるが、０.１〜１.５ボルトとすることで本発明の効果を発現させることができ、特に０.４〜０.７ボルト程度とするのが好ましいことがわかった。
〔実施例３〕
１００mm角の大きさの基板Ｂ表面に、エポキシを主成分とする厚さ７５μｍの熱硬化性接着フィルムを挟み、片面に厚み１２μｍの銅箔を有する厚み２５μｍのポリイミドフィルムを銅箔が下側に来るように接着した。すなわち、基板の構造は下側より順に、ガラスエポキシ基材，エポキシ基材の銅箔，接着材，ポリイミド表面の銅箔，ポリイミドである。
１００mm角の大きさの基板Ｂ表面に、エポキシを主成分とする厚さ７５μｍの熱硬化性接着フィルムを挟み、片面に厚み１２μｍの銅箔を有する厚み２５μｍのポリイミドフィルムを銅箔が下側に来るように接着した。すなわち、基板の構造は下側より順に、ガラスエポキシ基材，エポキシ基材の銅箔，接着材，ポリイミド表面の銅箔，ポリイミドである。
次に、ビアホールを加工した。加工には短パルス炭酸ガスレーザを用い、先ずポリイミド表面の銅箔まで、直接加工した。その後、露出した銅箔を化学エッチングし、再び同様のレーザを用いて、ガラスエポキシ基材表面の銅に達するまで加工した。その時、同時に基板の１隅（５mm角程度）にもレーザを照射し、ポリイミド表面の銅箔を露出させた。この時形成したビアホールは、大きさφ１００μｍ，２mmピッチで合計２５００穴である。
ビアホール形成後、基板を無電解銅めっき液中に浸漬し、ガラスエポキシ基板表面の銅パターンを起点に無電解銅めっきを行った。この時、ポテンシオスタット用いて、基板の一隅で露出させたポリイミド表面の銅箔に端子を接触させ電位を印加した。その時の電位は−３５０ｍＶ（ｖｓ．ＳＣＥ）であった。尚、この電位は７０℃での値であり、無電解銅めっきの反応電位は−７８０ｍＶ（ｖｓ．ＳＣＥ）と実測されたために印加された電位はめっき反応電位に比べ＋０.４３ボルトである。
熱硬化性接着フィルムの厚みは、７５μｍである。また、無電解銅めっきのめっき速度は約３μｍ／ｈであるので、ガラスエポキシ基材表面の銅パターンを起点に成長した銅めっきは、約２５時間後にポリイミド表面の銅箔に達する。また、ガラスエポキシ基板上に形成した熱硬化性接着フィルム、銅箔付ポリイミドフィルムの合計厚みは１１２μｍであるので、めっき反応が連続的に進行すると仮定すると、約３７.３ 時間後にめっき銅は最上面のポリイミドフィルム上面に達する。そこで、無電解銅めっきを４０時間行った。その結果、２５００穴のビアホールは全てポリイミド表面の銅箔に触れた時点でめっき反応が停止していた。すなわち、ガラスエポキシ基材表面の銅パターンより、熱硬化性接着フィルムの厚み分の約７５μｍのみめっきされており、それらのめっき膜厚のばらつきは
２５００穴で±１μｍ以下であった。
２５００穴で±１μｍ以下であった。
このように、表面ではなくビアホールの途中にある銅箔に電圧を印加しながら無電解めっきを行うことで、多数のビアホール内のめっきの膜厚を均一にコントロール可能であることが分かった。
〔実施例４〕
実施例２と同様の基板を用い、同様な方法でビアホール形成まで行った。ビアホール形成後、基板を無電解銅めっき液中に浸漬し、ガラスエポキシ基板表面の銅パターンを起点に無電解銅めっきを行った。この時、予めめっき浴中には表面積２０００cm2 の銅板を投入し銅板上に無電解銅めっきを行っていた。基板をめっき液に浸漬後、ポテンシオスタット用いて、基板表面にあり、ビアホール形成時にはマスクとして使用した銅箔に、予め投入してあった２０００cm2 の銅板に対し＋５００ｍＶの電圧を印加した。
実施例２と同様の基板を用い、同様な方法でビアホール形成まで行った。ビアホール形成後、基板を無電解銅めっき液中に浸漬し、ガラスエポキシ基板表面の銅パターンを起点に無電解銅めっきを行った。この時、予めめっき浴中には表面積２０００cm2 の銅板を投入し銅板上に無電解銅めっきを行っていた。基板をめっき液に浸漬後、ポテンシオスタット用いて、基板表面にあり、ビアホール形成時にはマスクとして使用した銅箔に、予め投入してあった２０００cm2 の銅板に対し＋５００ｍＶの電圧を印加した。
熱硬化性接着フィルムとポリイミドフィルムの厚みの合計は、約１００μｍである。また、無電解銅めっきのめっき速度は約３μｍ／ｈであるので、ガラスエポキシ基材表面の銅パターンを起点に成長した銅めっきは、約３３時間後に表面の銅箔に達する。そこで、無電解銅めっきを４０時間行った。その結果、２５００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは２５００穴で±１μｍ以下であった。
このように、ビアホール加工時マスクとして使用した基板表面の銅箔に電圧を印加しながら無電解めっきを行うことで、多数のビアホールを充填するめっきの膜厚を均一にコントロール可能であることが分かった。
〔実施例５〕
基板Ｂの代わりに基板Ｃを用いた以外は全て実施例２と同様な方法で、内部をめっき金属で充填したビアホールを有する基板を作製した。その結果、２５００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは２５００穴で±１μｍ以下であった。
基板Ｂの代わりに基板Ｃを用いた以外は全て実施例２と同様な方法で、内部をめっき金属で充填したビアホールを有する基板を作製した。その結果、２５００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは２５００穴で±１μｍ以下であった。
このように、ビアホール加工時マスクとして使用した基板表面の銅箔に電圧を印加しながら無電解めっきを行うことで、多数のビアホールを充填するめっきの膜厚を均一にコントロール可能であることが分かった。
〔実施例６〕
基板Ｂの代わりに基板Ｄを用いた以外は全て実施例２と同様な方法で実施した。その結果、２５００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは２５００穴で±１μｍ以下であった。
基板Ｂの代わりに基板Ｄを用いた以外は全て実施例２と同様な方法で実施した。その結果、２５００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは２５００穴で±１μｍ以下であった。
このように、ビアホール加工時マスクとして使用した基板表面の銅箔に電圧を印加しながら無電解めっきを行うことで、多数のビアホールを充填するめっきの膜厚を均一にコントロール可能であることが分かった。
〔実施例７〕
基板Ｂの代わりに基板Ｅを用い、実施例２と同様な方法でビアホールを形成した。その後、ビアホール底部の３層導体の最上面にあるクロム層を、１８％塩酸水溶液により除去し、銅を露出させ無電解銅めっき液中に浸漬した。その後は実施例２と同様に、表面銅箔に電圧を印加しながらめっきを行った。
基板Ｂの代わりに基板Ｅを用い、実施例２と同様な方法でビアホールを形成した。その後、ビアホール底部の３層導体の最上面にあるクロム層を、１８％塩酸水溶液により除去し、銅を露出させ無電解銅めっき液中に浸漬した。その後は実施例２と同様に、表面銅箔に電圧を印加しながらめっきを行った。
その結果、２５００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは２５００穴で±１μｍ以下であった。
このように、ビアホール加工時マスクとして使用した基板表面の銅箔に電圧を印加しながら無電解めっきを行うことで、多数のビアホールを充填するめっきの膜厚を均一にコントロール可能であることが分かった。
〔実施例８〕
基板Ｂの代わりに基板Ｆを用い、実施例２と同様な方法でビアホールを形成した。その後、ビアホール底部の３層導体の最上面にあるチタン層を、１８％塩酸水溶液により除去し、銅を露出させ無電解銅めっき液中に浸漬した。その後は実施例２と同様に、表面銅箔に電圧を印加しながらめっきを行った。
基板Ｂの代わりに基板Ｆを用い、実施例２と同様な方法でビアホールを形成した。その後、ビアホール底部の３層導体の最上面にあるチタン層を、１８％塩酸水溶液により除去し、銅を露出させ無電解銅めっき液中に浸漬した。その後は実施例２と同様に、表面銅箔に電圧を印加しながらめっきを行った。
その結果、２５００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは２５００穴で±１μｍ以下であった。
このように、ビアホール加工時マスクとして使用した基板表面の銅箔に電圧を印加しながら無電解めっきを行うことで、多数のビアホールを充填するめっきの膜厚を均一にコントロール可能であることが分かった。
〔実施例９〕
基板Ｂの代わりに基板Ｇを用いた以外は全て実施例２と同様な方法でビアホールの内部をめっき金属で充填した。その結果、２５００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは２５００穴で±１μｍ以下であった。
基板Ｂの代わりに基板Ｇを用いた以外は全て実施例２と同様な方法でビアホールの内部をめっき金属で充填した。その結果、２５００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは２５００穴で±１μｍ以下であった。
このように、ビアホール加工時マスクとして使用した基板表面の銅箔に電圧を印加しながら無電解めっきを行うことで、多数のビアホールを充填するめっきの膜厚を均一にコントロール可能であることが分かった。
〔実施例１０〕
基板Ｂの代わりに基板Ｉを用いた以外は全て実施例２と同様な方法でビアホールの内部をめっき金属で充填した。その結果、２５００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは２５００穴で±１μｍ以下であった。
基板Ｂの代わりに基板Ｉを用いた以外は全て実施例２と同様な方法でビアホールの内部をめっき金属で充填した。その結果、２５００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは２５００穴で±１μｍ以下であった。
このように、ビアホール加工時マスクとして使用した基板表面の銅箔に電圧を印加しながら無電解めっきを行うことで、多数のビアホールを充填するめっきの膜厚を均一にコントロール可能であることが分かった。
〔実施例１１〕
基板Ｂの代わりに基板Ｊを用いた以外は全て実施例２と同様な方法でビアホールの内部をめっき金属で充填した。その結果、２５００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは２５００穴で±１μｍ以下であった。
基板Ｂの代わりに基板Ｊを用いた以外は全て実施例２と同様な方法でビアホールの内部をめっき金属で充填した。その結果、２５００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは２５００穴で±１μｍ以下であった。
このように、ビアホール加工時マスクとして使用した基板表面の銅箔に電圧を印加しながら無電解めっきを行うことで、多数のビアホールを充填するめっきの膜厚を均一にコントロール可能であることが分かった。
〔実施例１２〕
φ５インチの基板Ｋの表面にポリイミドワニスをスピンコートし、窒素雰囲気下で400℃１時間加熱キュアした後、ポリイミド表面にチタンを０.０５μｍ 、次いで銅を３μｍスパッタリングにより形成した。尚、この時のポリイミド層の厚みは５μｍであった。形成した銅箔上に実施例２と同様なエッチングレジストを形成し、露光・現像によりビアホール部のみレジストを除去した。その後、銅，チタンをエッチングによりパターニングし、ビアホール形成部のみ銅，チタンを除去した。次いで、ドライエッチングによりポリイミドにビアホールを形成した。ドライエッチングは、平行平板型のドライエッチャー（アネルバ製：ＤＥＡ−５０６）を用い、出力８００Ｗ，酸素圧力３Ｐａで行った。その時形成したビアホールの数は５０００穴であり、その大きさはφ１０μｍであった。
φ５インチの基板Ｋの表面にポリイミドワニスをスピンコートし、窒素雰囲気下で400℃１時間加熱キュアした後、ポリイミド表面にチタンを０.０５μｍ 、次いで銅を３μｍスパッタリングにより形成した。尚、この時のポリイミド層の厚みは５μｍであった。形成した銅箔上に実施例２と同様なエッチングレジストを形成し、露光・現像によりビアホール部のみレジストを除去した。その後、銅，チタンをエッチングによりパターニングし、ビアホール形成部のみ銅，チタンを除去した。次いで、ドライエッチングによりポリイミドにビアホールを形成した。ドライエッチングは、平行平板型のドライエッチャー（アネルバ製：ＤＥＡ−５０６）を用い、出力８００Ｗ，酸素圧力３Ｐａで行った。その時形成したビアホールの数は５０００穴であり、その大きさはφ１０μｍであった。
その後、実施例２又は３と同様な方法でポリイミド表面の銅に電圧を印加しながら無電解銅めっきを行った。めっき時間は２時間とした。その結果、５０００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは５０００穴で±０.２μｍ以下であった。
このように、ビアホール加工時マスクとして使用した基板表面の銅箔に電圧を印加しながら無電解めっきを行うことで、多数のビアホールを充填するめっきの膜厚を均一にコントロール可能であることが分かった。
〔実施例１３〕
基板Ｋの代わりに基板Ｌを用いた以外は全て実施例１２と同様な方法でビアホールの内部にめっき金属を充填した。その結果、５０００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは５０００穴で±０.２μｍ以下であった。
基板Ｋの代わりに基板Ｌを用いた以外は全て実施例１２と同様な方法でビアホールの内部にめっき金属を充填した。その結果、５０００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは５０００穴で±０.２μｍ以下であった。
このように、ビアホール加工時マスクとして使用した基板表面の銅箔に電圧を印加しながら無電解めっきを行うことで、多数のビアホールを充填するめっきの膜厚を均一にコントロール可能であることが分かった。
〔実施例１４〕
基板Ｋの代わりに基板Ｍを用いた以外は全て実施例１２と同様な方法でビアホールの内部にめっき金属を充填した。その結果、５０００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは５０００穴で±０.２μｍ以下であった。
基板Ｋの代わりに基板Ｍを用いた以外は全て実施例１２と同様な方法でビアホールの内部にめっき金属を充填した。その結果、５０００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは５０００穴で±０.２μｍ以下であった。
このように、ビアホール加工時マスクとして使用した基板表面の銅箔に電圧を印加しながら無電解めっきを行うことで、多数のビアホールを充填するめっきの膜厚を均一にコントロール可能であることが分かった。
〔実施例１５〕
基板Ｌを用い、絶縁層として熱酸化膜を用いた。熱酸化膜表面にチタンを０.１μｍ、次いで銅を３μｍスパッタリングにより形成した。尚、この時の熱酸化膜の厚みは１μｍであった。形成した銅箔上に実施例２と同様なエッチングレジストを形成し、露光・現像によりビアホール部のみレジストを除去した。その後、銅，チタンをエッチングによりパターニングし、ビアホール形成部のみ銅，チタンを除去し、ミリングによりビアホールを５０００穴形成した。ビアホールの大きさはφ０.５μｍ であった。その後、実施例２又は３と同様な方法で熱酸化膜表面の銅に電圧を印加しながら無電解銅めっきを行った。めっき時間は１時間とした。その結果、５０００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止していた。
基板Ｌを用い、絶縁層として熱酸化膜を用いた。熱酸化膜表面にチタンを０.１μｍ、次いで銅を３μｍスパッタリングにより形成した。尚、この時の熱酸化膜の厚みは１μｍであった。形成した銅箔上に実施例２と同様なエッチングレジストを形成し、露光・現像によりビアホール部のみレジストを除去した。その後、銅，チタンをエッチングによりパターニングし、ビアホール形成部のみ銅，チタンを除去し、ミリングによりビアホールを５０００穴形成した。ビアホールの大きさはφ０.５μｍ であった。その後、実施例２又は３と同様な方法で熱酸化膜表面の銅に電圧を印加しながら無電解銅めっきを行った。めっき時間は１時間とした。その結果、５０００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止していた。
このように、ビアホール加工時マスクとして使用した基板表面の銅箔に電圧を印加しながら無電解めっきを行うことで、多数のビアホールを充填するめっきの膜厚を均一にコントロール可能であることが分かった。
〔実施例１６〕
基板Ｂの代わりに基板Ｈを用い、実施例１と同様な方法でビアホールを形成した。その後、基板を無電解Ｎｉ−Ｐめっき液中に浸漬し、ガラス基板表面のニッケルパターンを起点に無電解ニッケルめっきを行った。
基板Ｂの代わりに基板Ｈを用い、実施例１と同様な方法でビアホールを形成した。その後、基板を無電解Ｎｉ−Ｐめっき液中に浸漬し、ガラス基板表面のニッケルパターンを起点に無電解ニッケルめっきを行った。
この時、予めめっき浴中には表面積２０００cm2 のニッケル板を投入しニッケル板上に無電解Ｎｉ−Ｐめっきを行っていた。基板をめっき液に浸漬後、ポテンシオスタット用いて、基板表面にあり、ビアホール形成時にはマスクとして使用した銅箔に、予め投入してあった２０００cm2 のニッケル板に対し＋５００ｍＶの電圧を印加した。
熱硬化性接着フィルムとポリイミドフィルムの厚みの合計は、約１００μｍである。また、無電解Ｎｉ−Ｐめっきのめっき速度は約１５μｍ／ｈであるので、ガラスエポキシ基材表面のニッケルパターンを起点に成長したＮｉ−Ｐめっきは、約６.７ 時間後に表面の銅箔に達する。そこで、無電解Ｎｉ−Ｐめっきを８時間行った。その結果、２５００穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは２５００穴で±１μｍ以下であった。
このように、ビアホール加工時マスクとして使用した基板表面の銅箔に電圧を印加しながら無電解めっきを行うことで、多数のビアホールを充填するめっきの膜厚を均一にコントロール可能であることが分かった。
〔実施例１７〕
大きさ１００mm角の基板Ｂを、ジメチルアミンボランを１０ｇ／ｌ含むアルカリ水溶液中に浸漬し、化学酸化処理により粗化された銅表面を還元した。その後、基板を無電解コバルトめっき液中に浸漬し銅表面にコバルトを０.５μｍ めっきした。次いで、実施例２と同様な方法でビアホール形成まで行い、基板を無電解コバルトめっき液中に浸漬した。
大きさ１００mm角の基板Ｂを、ジメチルアミンボランを１０ｇ／ｌ含むアルカリ水溶液中に浸漬し、化学酸化処理により粗化された銅表面を還元した。その後、基板を無電解コバルトめっき液中に浸漬し銅表面にコバルトを０.５μｍ めっきした。次いで、実施例２と同様な方法でビアホール形成まで行い、基板を無電解コバルトめっき液中に浸漬した。
この時、予めめっき浴中には表面積２０００cm2 のコバルト被覆鋼板を投入しコバルト被覆鋼板上に無電解コバルトめっきを行っていた。基板をめっき液に浸漬後、ポテンシオスタット用いて、基板表面にあり、ビアホール形成時にはマスクとして使用した銅箔に、予め投入してあった２０００cm2 のコバルト被覆鋼板に対し＋５００ｍＶの電圧を印加した。
熱硬化性接着フィルムとポリイミドフィルムの厚みの合計は、約１００μｍである。また、無電解コバルトめっきのめっき速度は約１５μｍ／ｈであるので、ガラスエポキシ基材表面のコバルトめっき銅パターンを起点に成長したコバルトめっきは、約６.７ 時間後に表面の銅箔に達する。そこで、無電解コバルトめっきを８時間行った。その結果、2500穴のビアホールは全て基板表面の銅箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは２５００穴で±１μｍ以下であった。
このように、ビアホール加工時マスクとして使用した基板表面の銅箔に電圧を印加しながら無電解めっきを行うことで、多数のビアホールを充填するめっきの膜厚を均一にコントロール可能であることが分かった。
〔実施例１８〕
基板Ｂ上に、熱硬化性接着フィルムを用いて接着するポリイミドフィルムとして、表面に銅箔ではなく、ステンレス合金箔を有するものを用いた。ステンレス合金の厚みは１２μｍであった。実施例２と同様、熱硬化性接着フィルムを用いて基板Ｂ上に接着後、ステンレス合金箔表面に感光性を有するエッチングレジスト(東京応化製：ＯＦＰＲ−８００)を形成し、所定の露光，現像工程によりビアホールを形成したい部分のレジストを除去する。次いで、ステンレス合金箔をエッチングによりパターニングし、その後、所定の剥離液を用いてエッチングレジストを剥離した。
基板Ｂ上に、熱硬化性接着フィルムを用いて接着するポリイミドフィルムとして、表面に銅箔ではなく、ステンレス合金箔を有するものを用いた。ステンレス合金の厚みは１２μｍであった。実施例２と同様、熱硬化性接着フィルムを用いて基板Ｂ上に接着後、ステンレス合金箔表面に感光性を有するエッチングレジスト(東京応化製：ＯＦＰＲ−８００)を形成し、所定の露光，現像工程によりビアホールを形成したい部分のレジストを除去する。次いで、ステンレス合金箔をエッチングによりパターニングし、その後、所定の剥離液を用いてエッチングレジストを剥離した。
次に、ビアホールを加工した。ビアホール加工にはエキシマレーザを用いた。幅２０mmのレーザ光を、基板表面より照射した。基板表面のステンレス合金箔がマスクになり、ステンレス合金箔のパターニングされた部分のみが加工される、いわゆるコンフォーマルマスク法でビアホールを形成した。この時形成したビアホールは、大きさφ１００μｍ，２mmピッチで合計２５００穴である。
ビアホール形成後、基板を無電解銅めっき液中に浸漬し、ガラスエポキシ基板表面の銅パターンを起点に無電解銅めっきを行った。
この時、予めめっき浴中には表面積２０００cm2 の銅板を投入し銅板上に無電解銅めっきを行っていた。基板をめっき液に浸漬後、ポテンシオスタット用いて、基板表面にあり、ビアホール形成時にはマスクとして使用したステンレス合金箔に、予め投入してあった２０００cm2 の銅板に対し＋５００ｍＶの電圧を印加した。
熱硬化性接着フィルムとポリイミドフィルムの厚みの合計は、約１００μｍである。また、無電解銅めっきのめっき速度は約３μｍ／ｈであるので、ガラスエポキシ基材表面の銅パターンを起点に成長した銅めっきは、約３３時間後に表面の銅箔に達する。そこで、無電解銅めっきを４０時間行った。その結果、２５００穴のビアホールは全て基板表面のステンレス合金箔に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは
２５００穴で±１μｍ以下であった。
２５００穴で±１μｍ以下であった。
このように、ビアホール加工時マスクとして使用した基板表面のステンレス合金箔に電圧を印加しながら無電解めっきを行うことで、多数のビアホールを充填するめっきの膜厚を均一にコントロール可能であることが分かった。
〔実施例１９〕
基板Ｂ上に、熱硬化性接着フィルムを用いて接着するポリイミドフィルムとして、表面に金属箔を有しないものを用いた。熱硬化性接着フィルムを用いて基板Ｂ上に接着後、ポリイミド表面にタングステンを１μｍスパッタリングにより形成した。その後、タングステン表面に感光性を有するエッチングレジスト（東京応化製：ＯＦＰＲ−８００）を形成し、所定の露光，現像工程によりビアホールを形成したい部分のレジストを除去した。次いで、タングステンをエッチングによりパターニングし、その後、所定の剥離液を用いてエッチングレジストを剥離した。
基板Ｂ上に、熱硬化性接着フィルムを用いて接着するポリイミドフィルムとして、表面に金属箔を有しないものを用いた。熱硬化性接着フィルムを用いて基板Ｂ上に接着後、ポリイミド表面にタングステンを１μｍスパッタリングにより形成した。その後、タングステン表面に感光性を有するエッチングレジスト（東京応化製：ＯＦＰＲ−８００）を形成し、所定の露光，現像工程によりビアホールを形成したい部分のレジストを除去した。次いで、タングステンをエッチングによりパターニングし、その後、所定の剥離液を用いてエッチングレジストを剥離した。
次に、ビアホールを加工した。ビアホール加工にはエキシマレーザを用いた。幅２０mmのレーザ光を、基板表面より照射した。基板表面のタングステンがマスクになり、タングステンのパターニングされた部分のみが加工される、いわゆるコンフォーマルマスク法でビアホールを形成した。この時形成したビアホールは、大きさφ１００μｍ，２mmピッチで合計２５００穴である。
ビアホール形成後、基板を無電解銅めっき液中に浸漬し、ガラスエポキシ基板表面の銅パターンを起点に無電解銅めっきを行った。
この時、予めめっき浴中には表面積２０００cm2 の銅板を投入し銅板上に無電解銅めっきを行っていた。基板をめっき液に浸漬後、ポテンシオスタット用いて、基板表面にあり、ビアホール形成時にはマスクとして使用したタングステンに、予め投入してあった2000cm2 の銅板に対し＋５００ｍＶの電圧を印加した。
熱硬化性接着フィルムとポリイミドフィルムの厚みの合計は、約１００μｍである。また、無電解銅めっきのめっき速度は約３μｍ／ｈであるので、ガラスエポキシ基材表面の銅パターンを起点に成長した銅めっきは、約３３時間後に表面の銅箔に達する。そこで、無電解銅めっきを４０時間行った。その結果、２５００穴のビアホールは全て基板表面のタングステンに触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは2500穴で±１μｍ以下であった。
このように、ビアホール加工時マスクとして使用した基板表面のタングステンに電圧を印加しながら無電解めっきを行うことで、多数のビアホールを充填するめっきの膜厚を均一にコントロール可能であることが分かった。
次に、比較のために、本発明を実施しない場合の例を比較例として示す。
〔実施例２０〕
実施例２で無電解銅めっきによりビアホールを充填した基板を用いた。その基板を１０％硫酸水溶液中に２分間浸漬し、表面を洗浄した。基板の裏面全面をセロファンテープで保護し、その後、無電解めっき触媒のパラジウムコロイドを含む日立化成工業(株)製増感剤ＨＳ１０１Ｂを含む酸性水溶液に５分間浸漬し、水洗を行った後、希塩酸を主成分とする促進処理液で５分間処理し、水洗の後、裏面のセロファンテープを剥離し、無電解銅めっきを施した。めっき時間は１０時間で、めっきした銅の厚みは約３０μｍであった。その結果、ビアホール部にはめっき後、約７μｍ程度の凹みが残り、顕微鏡観察によりビアホール部が確認できた。
実施例２で無電解銅めっきによりビアホールを充填した基板を用いた。その基板を１０％硫酸水溶液中に２分間浸漬し、表面を洗浄した。基板の裏面全面をセロファンテープで保護し、その後、無電解めっき触媒のパラジウムコロイドを含む日立化成工業(株)製増感剤ＨＳ１０１Ｂを含む酸性水溶液に５分間浸漬し、水洗を行った後、希塩酸を主成分とする促進処理液で５分間処理し、水洗の後、裏面のセロファンテープを剥離し、無電解銅めっきを施した。めっき時間は１０時間で、めっきした銅の厚みは約３０μｍであった。その結果、ビアホール部にはめっき後、約７μｍ程度の凹みが残り、顕微鏡観察によりビアホール部が確認できた。
本実施例より、本発明の目的であるところの、ビアホール内を金属充填した基板で多層化が容易に行えるように、次層の導体層を形成後、基板表面からビアホール部分が確認できる配線板を提供できることがわかった。
〔実施例２１〕
実施例１９で無電解銅めっきによりビアホールを充填した基板を用いた。無電解銅めっきによるビアホール充填後、１７％塩酸水溶液中に基板を浸漬し、タングステンをエッチングで除去した。水洗後、その基板を１０％硫酸水溶液中に２分間浸漬し、表面を洗浄した。基板の裏面全面をセロファンテープで保護し、その後、無電解めっき触媒のパラジウムコロイドを含む日立化成工業(株)製増感剤ＨＳ１０１Ｂを含む酸性水溶液に５分間浸漬し、水洗を行った後、希塩酸を主成分とする促進処理液で５分間処理し、水洗の後、裏面のセロファンテープを剥離し、無電解銅めっきを施した。めっき時間は５時間で、めっきした銅の厚みは約１５μｍであった。その結果、ビアホール部にめっきした銅表面はポリイミド上にめっきした銅表面よりも粗いことが、顕微鏡観察により確認できた。従って、めっき後も顕微鏡観察によりビアホール部が確認できることがわかった。
実施例１９で無電解銅めっきによりビアホールを充填した基板を用いた。無電解銅めっきによるビアホール充填後、１７％塩酸水溶液中に基板を浸漬し、タングステンをエッチングで除去した。水洗後、その基板を１０％硫酸水溶液中に２分間浸漬し、表面を洗浄した。基板の裏面全面をセロファンテープで保護し、その後、無電解めっき触媒のパラジウムコロイドを含む日立化成工業(株)製増感剤ＨＳ１０１Ｂを含む酸性水溶液に５分間浸漬し、水洗を行った後、希塩酸を主成分とする促進処理液で５分間処理し、水洗の後、裏面のセロファンテープを剥離し、無電解銅めっきを施した。めっき時間は５時間で、めっきした銅の厚みは約１５μｍであった。その結果、ビアホール部にめっきした銅表面はポリイミド上にめっきした銅表面よりも粗いことが、顕微鏡観察により確認できた。従って、めっき後も顕微鏡観察によりビアホール部が確認できることがわかった。
本実施例より、本発明の目的であるところの、ビアホール内を金属充填した基板で多層化が容易に行えるように、次層の導体層を形成後、基板表面からビアホール部分が確認できる配線板を提供できることがわかった。
〔実施例２２〕
実施例１９で無電解銅めっきによりビアホールを充填した基板を用いた。無電解銅めっきによるビアホール充填後、１７％塩酸水溶液中に基板を浸漬し、タングステンをエッチングで除去した。水洗後、その基板を１０％硫酸水溶液中に２分間浸漬し、表面を洗浄した。流水による洗浄後、基板を１２０℃の真空乾燥機中で１時間乾燥させた。乾燥後、基板表面に、スパッタリングによりクロム／銅／クロムの３層導体を厚み０.０５／１０／０.０５μｍ形成した。
実施例１９で無電解銅めっきによりビアホールを充填した基板を用いた。無電解銅めっきによるビアホール充填後、１７％塩酸水溶液中に基板を浸漬し、タングステンをエッチングで除去した。水洗後、その基板を１０％硫酸水溶液中に２分間浸漬し、表面を洗浄した。流水による洗浄後、基板を１２０℃の真空乾燥機中で１時間乾燥させた。乾燥後、基板表面に、スパッタリングによりクロム／銅／クロムの３層導体を厚み０.０５／１０／０.０５μｍ形成した。
その結果、ビアホール部に形成された３層導体表面はポリイミド上に形成された３層導体表面よりも粗いことが、顕微鏡観察により確認できた。従って、スパッタリングによる導体形成後も顕微鏡観察によりビアホール部が確認できることがわかった。
本実施例より、本発明の目的であるところの、ビアホール内を金属充填した基板で多層化が容易に行えるように、次層の導体層を形成後、基板表面からビアホール部分が確認できる配線板を提供できることがわかった。
〔比較例１〕
実施例２と同様にビアホール加工までを行った。その後、基板を無電解めっき液中に浸漬した。この時、基板表面の銅箔には電位を印加しなかった。ビアホール底部にあたるガラスエポキシ基板表面の銅パターンを起点に無電解めっき反応は進行したが、同時に基板表面の銅箔上でも無電解銅めっき反応は進行した。その結果、ビアホールが、ビアホール底部より析出してきた銅で充填される以前に閉塞されてしまった。従って、めっき後においてもビアホール部には空洞が残り、ビアホールを金属充填することはできなかった。
実施例２と同様にビアホール加工までを行った。その後、基板を無電解めっき液中に浸漬した。この時、基板表面の銅箔には電位を印加しなかった。ビアホール底部にあたるガラスエポキシ基板表面の銅パターンを起点に無電解めっき反応は進行したが、同時に基板表面の銅箔上でも無電解銅めっき反応は進行した。その結果、ビアホールが、ビアホール底部より析出してきた銅で充填される以前に閉塞されてしまった。従って、めっき後においてもビアホール部には空洞が残り、ビアホールを金属充填することはできなかった。
〔比較例２〕
実施例１９と同様にビアホール加工までを行った。その後、基板表面のアルミニウムのみを１７％塩酸を用いてエッチングにより除去した。次いで基板を無電解めっき液中に浸漬した。ビアホール底部にあたるガラスエポキシ基板表面の銅パターンを起点に無電解めっき反応は進行した。
実施例１９と同様にビアホール加工までを行った。その後、基板表面のアルミニウムのみを１７％塩酸を用いてエッチングにより除去した。次いで基板を無電解めっき液中に浸漬した。ビアホール底部にあたるガラスエポキシ基板表面の銅パターンを起点に無電解めっき反応は進行した。
熱硬化性接着フィルムとポリイミドフィルムの厚みの合計は、約１００μｍである。また、無電解銅めっきのめっき速度は約３μｍ／ｈであるので、ガラスエポキシ基材表面の銅パターンを起点に成長した銅めっきは、約３３.３ 時間後にポリイミド表面に達する。そこで、無電解銅めっきを３３.３ 時間行った。
その結果、２５００穴中、１０％以上のビアホールでポリイミド表面より５μｍ以上膜厚が凹んでいた。また、２５００穴で、ポリイミド表面から見ためっき膜厚のばらつきは±８μｍ以上であった。
以上の比較例によれば、めっき膜厚の制御を再現性良く行うことは不可能であった。
〔実施例Ｃ〕
前述の実施例Ａ及びＢに基づいて作製した具体的な薄膜多層基板への応用例を示す。
前述の実施例Ａ及びＢに基づいて作製した具体的な薄膜多層基板への応用例を示す。
本発明のビアスタッド接続型の薄膜多層基板の一例を図１０に示す。セラミックスまたはガラスエポキシからなる基板３１上に絶縁層（例えばポリイミド等）３２を形成し、該絶縁層３２にビアホールを形成し、金属配線層３４間を無電解めっきの導電性金属の充填体からなるビアスタッド３３で接続しながら絶縁層３２を積層し、上記と同様にしてビアスタッド３３で逐次接続した金属配線層３４を積層した薄膜多層配線基板である。
図１１は薄膜多層基板の製法の一例を断面模式図で示したフロー図である。金属配線層３４を有する基板３１上に絶縁層３２を形成する。その後、スパッタリング法により絶縁層３２上にクロムを厚み０.０５μｍ 形成し、次いで銅を厚み３μｍ形成することで導体３６を形成する。銅表面にレジスト３７を形成し、露光，現像工程により所望のパターンを形成する。銅，クロムからなる導体３６をエッチングし、次いでレジスト３７を剥離する。パターニングされた導体３６をマスクにして、ドライエッチングによりビアホール
３８を形成する。この時のドライエッチングとしては酸素プラズマを用い、ガス圧が５
Ｐａ以下の低圧の条件で行った。ビアホール３８形成後、基板をめっき槽４２中の無電解銅めっき液４３中に浸漬し、基板表面の導体３４を起点に無電解銅めっきを行った。この時、ポテンシオスタット４０を用いて、導体３６に参照電極４１を基準に−３８０ｍＶ
（ｖｓ．ＳＣＥ）の電位を印加した。尚、この電位は７０℃での値であり、無電解銅めっきの反応電位は−７８０ｍＶ（ｖｓ．ＳＣＥ）と実測されたため、導体３６に印加された電位はめっき反応電位に比べ＋０.４ ボルトである。また、図中３９は結線である。絶縁層３２の膜厚以上のめっき厚みが得られるに十分な時間無電解めっき処理を行った。その結果、全てのビアホールで基板表面の導体３６に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは全ての穴で±１μｍ以下であった。めっき処理後、その基板を１０％硫酸水溶液中に２分間浸漬し、表面を洗浄した。その後、無電解めっき触媒のパラジウムコロイドを含む日立化成工業(株)製増感剤ＨＳ１０１Ｂを含む酸性水溶液に５分間浸漬し、水洗を行った後、希塩酸を主成分とする促進処理液で５分間処理し、水洗の後、無電解銅めっきを施し導体４４を形成し、導体４４をエッチングにより回路とした。
３８を形成する。この時のドライエッチングとしては酸素プラズマを用い、ガス圧が５
Ｐａ以下の低圧の条件で行った。ビアホール３８形成後、基板をめっき槽４２中の無電解銅めっき液４３中に浸漬し、基板表面の導体３４を起点に無電解銅めっきを行った。この時、ポテンシオスタット４０を用いて、導体３６に参照電極４１を基準に−３８０ｍＶ
（ｖｓ．ＳＣＥ）の電位を印加した。尚、この電位は７０℃での値であり、無電解銅めっきの反応電位は−７８０ｍＶ（ｖｓ．ＳＣＥ）と実測されたため、導体３６に印加された電位はめっき反応電位に比べ＋０.４ ボルトである。また、図中３９は結線である。絶縁層３２の膜厚以上のめっき厚みが得られるに十分な時間無電解めっき処理を行った。その結果、全てのビアホールで基板表面の導体３６に触れた時点でめっき反応が停止しており、めっき膜厚のばらつきは全ての穴で±１μｍ以下であった。めっき処理後、その基板を１０％硫酸水溶液中に２分間浸漬し、表面を洗浄した。その後、無電解めっき触媒のパラジウムコロイドを含む日立化成工業(株)製増感剤ＨＳ１０１Ｂを含む酸性水溶液に５分間浸漬し、水洗を行った後、希塩酸を主成分とする促進処理液で５分間処理し、水洗の後、無電解銅めっきを施し導体４４を形成し、導体４４をエッチングにより回路とした。
以上の工程により基板３１上に１層の薄膜配線層が形成される。図１１中（ｂ）〜(ｉ)の工程を繰り返すことにより多層化することができる。この工程を５回繰り返し多層構造にしたのが図１０である。
また、図１３は本実施例まで得た薄膜多層配線基板５４に、ＬＳＩ４４を搭載した実装基板の模式断面図である。セラミックス基板４５上にポリイミド／銅からなる薄膜配線層を形成し、ビアスタッド接続した薄膜多層配線基板５４に、はんだバンプ４６により
ＬＳＩ４４を搭載，接続した。
ＬＳＩ４４を搭載，接続した。
図１４は本実施例によって得られる薄膜多層配線基板を大型計算機用基板に用いた実装例を示す模式断面図で、大型プリント配線基板５１上にピン挿入型のモジュール基板５２を搭載した一例である。
モジュール基板５２は、ガラスセラミックスと銅層との多層焼結体からなり、下面に接続ピン５３が設けられている。このモジュール基板５２上に本発明になる薄膜多層配線基板５４を形成して、はんだバンプ４６によりＬＳＩ４４が接続搭載されている。
本実施例の実装基板によれば、配線総数も約１／４に減らすことができ、配線密度を上げることができた。また、信号伝送速度を従来のものに比べて約１.５ 倍速くすることができる。
本発明による薄膜多層配線基板は、実装の高密度化と配線長の短縮による信号伝送の高速化を図ることができる。また、大型電子計算機用基板，ワークステーション用実装基板，ビデオカメラ等の小型電子機器用実装基板として優れている。
１…絶縁層、２，１５…ビアホール、３，２２…第１の導体、４，２４…第２の導体、５…基板、６…エッチングレジスト、７，２６…第４の導体、８…結線、９…外部電源、１０…参照電極、１１…めっき槽、１２…無電解めっき液、１５…めっき金属、２１…絶縁基板、２３，３２…絶縁層、２５…第３の導体、２７…導体層、３３…ビアスタッド、３４…金属配線層、３５…接続用スルーホール、３６…レーザマスク、４４…ＬＳＩ、
４５…セラミックス基板、４６…はんだバンプ、４７…複合シート、４８…接着層、４９…ポリイミドシート、５０…銅張り複合シート、５１…大型プリント配線基板、５２…モジュール基板、５３…接続ピン、５４…薄膜多層配線基板、５５…スルホール。
４５…セラミックス基板、４６…はんだバンプ、４７…複合シート、４８…接着層、４９…ポリイミドシート、５０…銅張り複合シート、５１…大型プリント配線基板、５２…モジュール基板、５３…接続ピン、５４…薄膜多層配線基板、５５…スルホール。
Claims (12)
- 絶縁基板上に第１の導体が形成され、前記絶縁基板及び前記第１の導体上に絶縁層が形成され、前記絶縁層上に第２の導体が形成され、前記絶縁層には前記第１の導体と前記第２の導体を電気的に接続するためのビアホールが形成され、前記ビアホール内部が第３の導体によって充填された構造の導体接続部を有し、前記第２の導体表面と前記第３の導体層表面を覆う第４の導体を有する配線板において、
前記第３の導体の表面状態が前記第２の導体上と前記第３の導体上とで異なること、あるいは前記第３の導体の表面状態が前記第４の導体の表面状態と異なることを特徴とする配線板。 - 絶縁基板上に第１の導体が形成され、前記絶縁基板及び前記第１の導体上に絶縁層が形成され、前記絶縁層上に第２の導体が形成され、前記絶縁層には前記第１の導体と前記第２の導体を電気的に接続するためのビアホールが形成され、前記ビアホール内部が第３の導体によって充填された構造の導体接続部を有し、前記第２の導体表面と前記第３の導体表面を覆う第４の導体を有する配線板において、
前記第４の導体が前記第３の導体上で凹状に形成されていることを特徴とする配線板。 - 絶縁基板上に第１の導体が形成され、前記絶縁基板及び前記第１の導体上に絶縁層が形成され、前記絶縁層上に第２の導体が形成され、前記絶縁層には前記第１の導体と前記第２の導体を電気的に接続するためのビアホールが形成され、前記ビアホール内部が第３の導体によって充填された構造の導体接続部を有し、前記第２の導体表面と前記第３の導体表面を覆う第４の導体を有する配線板において、
前記第３の導体の表面粗さよりも前記第４の導体の表面粗さの方が大きいことを特徴とする配線板。 - 絶縁基板上に第１の導体が形成され、前記絶縁基板及び前記第１の導体上に絶縁層が形成され、前記絶縁層上に第２の導体が形成され、前記絶縁層には前記第１の導体と前記第２の導体を電気的に接続するためのビアホールが形成され、前記ビアホール内部が第３の導体によって充填された構造の導体接続部を有し、前記第２の導体表面と第３の導体表面を覆う第４の導体層を有する配線板において、
前記第３の導体が前記絶縁層の高さと同等の高さを有することを特徴とする配線板。 - 絶縁基板上に第１の導体を有し、前記絶縁基板及び前記第１の導体上に絶縁層を有し、前記絶縁層上に第２の導体を有し、前記第１の導体と前記第２の導体を電気的に接続するためのビアホールが前記絶縁層を貫通して形成されており、前記ビアホール内部に無電解めっきによって第３の導体層を充填する配線板の製造方法において、
前記無電解めっきの際に、前記第２の導体にめっき反応電位よりも貴な電位を印加することを特徴とする配線板の製造方法。 - 表面に第１の導体を有する絶縁基板上に絶縁層を形成する工程と、前記絶縁層上に第２の導体を形成する工程と、前記第２の導体層にパターニングを行う工程と、前記第２の導体をマスクとして前記第１の導体上の前記絶縁層にビアホールを形成する工程と、前記第２の導体にめっき反応電位よりも貴な電位を印加しながら前記ビアホールの底部にあたる前記第１の導体層上に無電解めっきにより前記ビアホール内部に金属を充填し、第３の導体層を形成する工程とを含むことを特徴とする配線板の製造方法。
- 表面に第１の導体層を有する絶縁基板上に、表面に第２の導体層を有するフィルム状の絶縁層を積層する工程と、前記第２の導体層にパターニングを行う工程と、前記第２の導体層をマスクとして前記第１の導体層上の前記絶縁層にビアホールを形成する工程と、前記第２の導体層にめっき反応電位よりも貴な電位を印加しながら前記ビアホールの底部にあたる前記第１の導体層上に無電解めっきにより前記ビアホール内部に金属を充填し、第３の導体層を形成する工程とを含むことを特徴とする配線板の製造方法。
- 被めっき体表面に第１の導体と該導体に対して電気的に絶縁された第２の導体が設けられた前記第１の導体の表面に導体を無電解めっきによって堆積させる無電解めっき方法において、前記第２の導体にめっき反応の電位より貴な電位を印加することを特徴とする無電解めっき方法。
- 被めっき体に設けられた穴又は溝の底面に第１の導体を有し、該第１の導体に対して電気的に絶縁された第２の導体が前記被めっき体の表面に有し、前記第１の導体の表面に導体を無電解めっきによって堆積させる無電解めっき方法において、
前記第２の導体に外部電源によりめっき反応電位よりも貴な電位を印加しながら無電解めっき反応を行うことを特徴とする無電解めっき方法。 - 請求項８又は９に記載の無電解めっき方法において、前記第２の導体に印加する電位は、めっき反応の電位に対して＋０.１〜＋１.５ボルトであることを特徴とする無電解めっき方法。
- 表面に微細配線パターンが形成された絶縁層が複数積層された多層薄膜配線基板と該配線基板の少なくとも一方の面に半導体素子が搭載されたモジュールにおいて、前記配線基板が請求項１〜４のいずれかに記載の配線板よりなることを特徴とするモジュール。
- プリント配線基板上に接続ピンを介して接続されたモジュール基板が搭載され、該モジュール基板上に表面に微細配線パターンが形成された絶縁層が複数積層された多層薄膜配線基板が搭載され、該配線基板上に半導体素子が搭載されている大型計算機実装において、前記配線基板が請求項１〜４のいずれかに記載の配線板よりなることを特徴とする大型計算機実装。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005112965A JP4134995B2 (ja) | 1997-07-28 | 2005-04-11 | 配線板及びその製造方法並びに無電解めっき方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20139997 | 1997-07-28 | ||
| JP20140897 | 1997-07-28 | ||
| JP2005112965A JP4134995B2 (ja) | 1997-07-28 | 2005-04-11 | 配線板及びその製造方法並びに無電解めっき方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17998098A Division JP3726500B2 (ja) | 1997-07-28 | 1998-06-26 | 配線板及びその製造方法並びに無電解めっき方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005260257A true JP2005260257A (ja) | 2005-09-22 |
| JP4134995B2 JP4134995B2 (ja) | 2008-08-20 |
Family
ID=35085614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005112965A Expired - Fee Related JP4134995B2 (ja) | 1997-07-28 | 2005-04-11 | 配線板及びその製造方法並びに無電解めっき方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4134995B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009055490A (ja) * | 2007-08-29 | 2009-03-12 | Rohm Co Ltd | マイクロホン装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7194757B1 (en) | 1998-03-06 | 2007-03-20 | Starguide Digital Network, Inc. | Method and apparatus for push and pull distribution of multimedia |
| US6160797A (en) | 1998-04-03 | 2000-12-12 | Starguide Digital Networks, Inc. | Satellite receiver/router, system, and method of use |
| US8284774B2 (en) | 1998-04-03 | 2012-10-09 | Megawave Audio Llc | Ethernet digital storage (EDS) card and satellite transmission system |
-
2005
- 2005-04-11 JP JP2005112965A patent/JP4134995B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009055490A (ja) * | 2007-08-29 | 2009-03-12 | Rohm Co Ltd | マイクロホン装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4134995B2 (ja) | 2008-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6370768B1 (en) | Circuit board, a method for manufacturing same, and a method of electroless plating | |
| JP3297879B2 (ja) | 連続して形成した集積回路パッケージ | |
| TW548816B (en) | Formation method of conductor pillar | |
| KR100240915B1 (ko) | 회로 기판 및 그의 제조 방법 | |
| WO2007058147A1 (ja) | プリント配線基板、その製造方法およびその使用方法 | |
| US8052882B2 (en) | Method of manufacturing wiring substrate | |
| JP5254775B2 (ja) | 配線基板の製造方法 | |
| JP2006135175A (ja) | 基板及びその製造方法 | |
| US6563057B2 (en) | Printed circuit board and method for manufacturing same | |
| JPH07336017A (ja) | 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置 | |
| JP2006339609A (ja) | 配線基板およびその製造方法 | |
| JP3726500B2 (ja) | 配線板及びその製造方法並びに無電解めっき方法 | |
| JP2003152333A (ja) | 回路基板およびその製造方法 | |
| JP4134995B2 (ja) | 配線板及びその製造方法並びに無電解めっき方法 | |
| CN101467501A (zh) | 印制电路板及该印制电路板的制造方法 | |
| JP3728572B2 (ja) | 配線基板の製造方法 | |
| CN109219259B (zh) | 柔性电路板及其制作方法 | |
| JP4369684B2 (ja) | 多層配線基板およびその製造方法 | |
| JP3075484B2 (ja) | プリント配線板の製造方法 | |
| TWI327452B (en) | Process for manufacturing a wiring substrate | |
| JP3987781B2 (ja) | 配線基板の製造方法 | |
| JP5672106B2 (ja) | 配線基板及び配線基板の製造方法 | |
| KR100803004B1 (ko) | 관통홀 충진방법 | |
| JP2005217052A (ja) | 配線基板及びその製造方法 | |
| JP4328195B2 (ja) | 配線基板及びその製造方法並びに電気装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050627 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050627 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080520 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |