CN101467501A - 印制电路板及该印制电路板的制造方法 - Google Patents

印制电路板及该印制电路板的制造方法 Download PDF

Info

Publication number
CN101467501A
CN101467501A CNA2007800216555A CN200780021655A CN101467501A CN 101467501 A CN101467501 A CN 101467501A CN A2007800216555 A CNA2007800216555 A CN A2007800216555A CN 200780021655 A CN200780021655 A CN 200780021655A CN 101467501 A CN101467501 A CN 101467501A
Authority
CN
China
Prior art keywords
resistance
printed circuit
circuit board
conductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800216555A
Other languages
English (en)
Other versions
CN101467501B (zh
Inventor
高桥通昌
三门幸信
柳沢裕行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Electronics Beijing Co ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101467501A publication Critical patent/CN101467501A/zh
Application granted granted Critical
Publication of CN101467501B publication Critical patent/CN101467501B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种印制电路板，所述印制电路板包含：绝缘层；包埋在所述绝缘层一侧的表面侧的2个以上电极，并且所述电极与所述绝缘层的一侧表面一起构成部件安装面；形成于电阻形成区域上的电阻，所述电阻形成区域包括所述部件安装面上的各所述电极表面的一部分区域；和外部连接用导体图形，该导体图形形成在所述部件安装面上除电阻形成区域以外的、包括所述电极表面的一部分区域的区域上，并且由空隙将所述导体图形与所述电阻隔开。如此，本发明可以提供具有高电阻值、电阻值稳定且精度良好的电阻元件以及具有该电阻元件的印制电路板。

Description

印制电路板及该印制电路板的制造方法
技术领域
本发明涉及一种印制电路板和一种制造该印制电路板的方法。更具体而言，本发明涉及在最外层或内层具备高电阻值电阻的印制电路板和制造这样的印制电路板的方法。
背景技术
在印制电路板的内层或外层安装的电阻是使用镀覆法或印刷法制得的。这里，在通过使用镀覆法形成高电阻值的电阻的情况下，所形成的镀层的厚度必须非常薄，或者所形成的电阻必须具有多孔结构。因此，技术上难以用镀覆法形成高电阻值的电阻，因此高电阻值的电阻是通过印刷法制得的。
例如，通过使用丝网印刷形成的电阻是如下形成的(参见专利文献1)。首先，将绝缘体材料层和导体材料层层积，然后通过光刻法在该绝缘体材料层上形成期望的导体图形。然后，在形成于绝缘体材料层上的规定的导体图形之间形成底涂层。将碳糊丝网印刷在底涂层和与该底涂层邻接的导体图形的端部上，以设置电阻。于是，形成了印制电路板用电阻(以下称作“现有实例”)。另外，也有在不形成底涂层的情况下将糊直接涂布到树脂上的方法。
专利文献1：日本特开平11-4056号公报
从能够简便地形成内置于印制电路板中的电阻的观点出发，上述现有实例的技术是优异的。不过，对于如现有实例那样通过使用丝网印刷技术形成的电阻(以下有时将其称作“印刷电阻”)来说，由于在印刷之后液状糊流动或者由于树脂或粘合剂等在热固化时产生的收缩，导致印刷电阻的厚度或宽度容易改变，或者因涂抹导致印刷电阻的形状容易发生改变，结果，不能精确地控制电阻值。
并且，如图10所示，在现有实例的印刷电阻中，导体层配置在基材42A上，电阻形成在设置于导体层中的规定的凹部。此时，所形成的电阻R的一部分在导体层上具有重叠部分。用于形成电阻的糊的体积通常在热固化时发生收缩，因而该电阻在固化期间常常出现该电阻的中央部附近发生凹陷等形状变化。于是，这样的凹陷的形成成为电阻值变动的原因。
于是，这种电阻与导体层相互接触的面积的大小取决于导体层的厚度，因而这也成为电阻值变动的原因。另外，由于表面处理时施加的热量或者隔着预浸料(prepreg)在电阻上部层积其他层时施加的热量或压力，使电阻值容易改变，并且值的偏差程度有增大的倾向。
发明内容
本发明是针对上述情况而完成的，其目的是提供一种具有电极的印制电路板，该电极的精度高，并且具有高电阻值且该电阻值稳定。
本发明的第一方面是一种印制电路板，所述印制电路板包含：绝缘层；包埋在所述绝缘层的一侧的表面侧的2个以上电极，其中，所述电极与所述绝缘层的一侧表面一同构成部件安装面；形成于电阻形成区域上的电阻，所述电阻形成区域包含所述部件安装面上的所述电极表面的一部分区域；以及外部连接用导体图形，该导体图形形成在所述部件安装面上除所述电阻形成区域以外的、包含所述电极表面的一部分区域的区域上，并由空隙将所述导体图形与所述电阻隔开。
所述印制电路板上所形成的电阻以与各电极电连接的方式形成在2个以上的电极之间，而该2个以上的电极分别与外部连接用导体图形(导体层)连接。上述2个以上的电极包埋在绝缘性基材中，该基材的表面和所包埋的电极的表面形成几乎为平面的安装电阻用面。于是，该印制电路板上形成的电阻在上述安装面上以规定面积与电极相接触。因此，能够制成电阻值稳定的电阻。
这里，上述导体图形与上述电阻被空隙隔开，从而该电阻形成不接触导体图形的结构。由于导体图形与电阻不接触，因而能够防止电子在金属制成的导体图形与电阻之间迁移，从而抑制了腐蚀反应。因此，由腐蚀反应导致的电阻值的变化被抑制，能够使电阻值稳定。
另外，以往的电阻的电阻值受到导体图形的厚度的影响而改变。特别是，当导体图形的宽度较窄时，该影响较大。不过，通过制成本发明的结构，使得电阻与导体图形不接触，因而能够使电阻值因导体图形的厚度的变化而变动的幅度降低。
于是，所形成的所述电阻不覆盖外部连接用导线图形。而且，各电极与电阻之间的接触面积恒定。因此，电阻的电阻值变得稳定。
另外，所述印制电路板可以进一步具备包埋所述电阻和所述外部连接用导体图形的其他绝缘层。并且，所述其他绝缘层优选含有无机填料或纤维，因为这样能够防止由受热所导致的绝缘层的膨胀或收缩，从而能够降低施加于电阻上的负荷；从各向同性和电绝缘性的观点出发，所述无机填料或纤维更优选是玻璃制成的。
另外，所述电极由主金属和含有元素构成。此处“含有元素”指在形成电极时电极中以规定量含有的作为必须成分的元素。作为主金属，适合使用对酸和碱的耐腐蚀性和加工性优异的金属，所述主金属选自由金、银、铜、铂、钯、镍和铝组成的组中的金属；作为含有元素，适合使用磷。
在形成电极时，如果将这些金属与后述量的含有元素进行组合，则能够抑制针孔的形成，而该针孔是妨碍电阻值稳定的主要原因。从而可以使与电极接触的表面变得平滑，接触面积保持恒定，从而使电阻值稳定。从易形成致密膜，使电阻值稳定的方面考虑，在上述金属中，进一步优选使用镍或钯。
当通过使用镍和磷形成上述电极时，磷含量优选为约5重量％～约14重量％，更优选为约9重量％～约11重量％。
当通过使用镍和磷形成上述电极时，如果磷含量小于约5重量％，则产生以下问题：电极形成时电特性没有改善；在所形成的电极表面上有针孔形成，从而表面的平坦度不够；以及镍晶体之间的较低的键合强度导致对热以及酸、碱等化学溶液的耐腐蚀性趋于降低。因此，不能制造出具有足够高的电阻值的电阻。
另一方面，如果磷含量超过约14重量％，则电特性没有改善，反而当磷含量超过约14重量％时却产生以下问题：形成了多孔膜而非致密膜，而致密膜对于电阻的形成是必要的，或者因为发生不适当的析出而使镀膜不形成。另外，由于镍中的磷容易被氧氧化，所以当在高温的空气气氛中使用磷含量高于14重量％的电阻时，电阻值可能较大地变动。
根据上述，将约5重量％～约14重量％的磷和镍组合使用时，能够制得不产生上述问题且对热以及酸、碱等的化学溶液具有耐腐蚀性的电阻，并且，即使在高温空气气氛中使用该电阻，其电阻值变化的可能性也较少。
本发明的第二方面是一种印制电路板，其包含：绝缘层；包埋在所述绝缘层的一侧的表面侧的2个以上的电极，所述电极与所述绝缘层的一侧表面一起构成部件安装面；形成于电阻形成区域上的电阻，其中，所述电阻形成区域包含所述部件安装面上的所述电极表面的一部分区域；以及外部连接用导体图形，该导体图形形成在所述部件安装面上除电阻形成区域以外的、包含所述电极表面的一部分区域的区域上；并且该印制电路板采用所述电阻的厚度小于所述外部连接用导体图形的厚度的构成。
另外，如上所述，在本发明的印制电路板中，电阻的厚度小于外部连接用导体图形的厚度。以往的电阻的电阻值受到导体图形的厚度的影响而变动；然而，通过制成本发明的结构，可以使电阻不与导体图形接触，因此能够减小电阻值的变动幅度。
本发明的第三方面是一种印制电路板，所述印制电路板包含：绝缘层；包埋在所述绝缘层的一侧的表面侧的2个以上的电极，所述电极与所述绝缘层的一侧表面一起构成部件安装面；形成于电阻形成区域上的电阻，所述电阻形成区域包含所述部件安装面的所述电极表面的一部分区域；以及外部连接用导体图形，该导体图形形成在所述部件安装面上除所述电阻形成区域以外的、包含所述电极表面的一部分区域的区域上，并由空隙将所述导体图形与所述电阻隔开；并且所述印制电路板采用所述电阻的厚度小于所述外部连接用导体图形的厚度的构成。
并且，优选上述电阻以其厚度小于上述外部连接用导体图形(导体层)的厚度的方式形成。这是因为，如果电阻的厚度大于导体层的厚度，则在层积时电阻由于受到压力而变形，从而导致电阻值变动，但通过使电阻的厚度如上所述小于导体层的厚度，能够抑制由这样的变形导致的电阻值的变动。另外，通过印刷法也可以良好地形成电阻上的阻焊膜。而且，还能够以其他电阻直接设置在如上所述形成的电阻上的方式进行层积，因而能够使层积后的厚度小于以往的情况中进行层积后的厚度。
另外，所述外部连接用导体图形优选由金属箔和施加在所述金属箔的与绝缘层不接触的面上的金属镀层构成。这里，优选所述金属镀层使用的金属为铜，这是因为，这样能够形成较小的导通阻抗(除电阻形成部分以外)。
优选所形成的所述电极的厚度小于所述外部连接用导体图形的厚度，因为这样能够使基板的总厚度变薄。
另外，该印制电路板可以进一步具备包埋所述电阻和所述外部连接用导体图形的其他绝缘层。这里，从获得高密合强度的方面出发，优选对所述外部连接用导体图形的接触其他绝缘层的表面进行黑化处理，从能够形成高密度导线的方面出发，优选在包埋有上述外部连接用导体图形的其他绝缘层中设置层间连接用导通孔。
从能够使用多种绝缘材料的方面考虑，优选所述层间连接用导通孔填充有导电性树脂，从能够形成低导通阻抗的方面考虑，优选所述层间连接用导通孔通过镀覆而填充有金属。
本发明的第四方面是一种印制电路板的制造方法，所述制造方法的特征在于，该方法包括以下工序：通过镀覆法，在设置于基材表面上的导体层的表面上形成电极的电极形成工序；在所述电极上和所述导体层上形成绝缘层的绝缘层形成工序；将基材从所述导体层上剥离的基材剥离工序；将在电阻形成区域以外的部分所配置的导体层图形化的图形化工序；和在电阻形成区域上形成电阻，使得由空隙将所述电阻与所述图形化的导体层隔开的电阻形成工序。
通过进行如上操作，使电阻与导体层之间的接触面积恒定，从而抑制了电阻值的变动。而且，能够制造具备高精度的电阻的印制电路板，该电阻的电阻值难以因表面处理时施加的热量、隔着预浸料在电阻上部层积其他层时施加的热量或者压力而变化。
在上述电阻形成工序中，优选通过印刷法在电阻形成区域上形成电阻。在所述电阻形成区域中，如上所述，基材的表面和包埋的电极的表面几乎形成同一平面。因此，即使通过印刷法形成了电阻，印刷后的电阻的形状变化也较少，能够获得高分辨率。结果，电阻的电阻值难以发生变动。
从生产率的观点出发，上述印刷法进一步优选丝网印刷法或喷墨法。在印刷中，优选使用选自由金糊、银糊、铜糊、碳糊、镍糊和钯糊组成的组中的任一种糊，当使用它们的纳米糊时，能够得到更高精度的电阻。另外，优选所述导体图形与所述电阻之间至少部分被空隙隔开。其原因如上所述。
从容易使电阻稳定的方面考虑，优选所述电极由主金属和含有元素形成，因为上述原因，所述主金属更优选为镍或钯，含有元素更优选为磷。
当镍用作主金属时，所述磷的含量优选为约5重量％～约14重量％，更优选为约9重量％～约11重量％。将磷含量设定在此范围内的原因如上所述。
另外，优选所述电阻以其厚度小于所述导体层的厚度的方式形成。
根据所述印制电路板的制造方法，能够使电阻的电阻值稳定，从而能够制造具有高精度、高阻抗的电阻。
本发明的效果是，能够提供不受电极厚度不均的影响的电阻。
另一方面，根据本发明的安装有电阻的印制电路板的制造方法，能够制造安装了电阻值稳定的高阻抗电阻的印制电路板。
另外，根据本发明的印制电路板，能够提供具备电阻值稳定的高阻抗电阻的印制电路板。
附图说明
图1为表示本发明一个实施方式的具备电阻的印制电路板的示意结构的截面图。
图2A为用于对图1所示的印制电路板的制造工序进行说明的图(之一)。
图2B为用于对图1所示的印制电路板的制造工序进行说明的图(之二)。
图2C为用于对图1所示的印制电路板的制造工序进行说明的图(之三)。
图3A为用于对图1所示的印制电路板的制造工序进行说明的图(之四)。
图3B为用于对图1所示的印制电路板的制造工序进行说明的图(之五)。
图3C为用于对图1所示的印制电路板的制造工序进行说明的图(之六)。
图4A为对在图1所示的印制电路板的制造中使用的部件的制造工序进行说明的图(之七)。
图4B为对在图1所示的印制电路板的制造中使用的部件的制造工序进行说明的图(之八)。
图4C为对在图1所示的印制电路板的制造中使用的部件的制造工序进行说明的图(之九)。
图5A为用于对图1所示的印制电路板的制造工序进行说明的图(之十)。
图5B为用于对图1所示的印制电路板的制造工序进行说明的图(之十一)。
图6A为用于对图1所示的印制电路板的制造工序进行说明的图(之十二)。
图6B为用于对图1所示的印制电路板的制造工序进行说明的图(之十三)。
图7A为用于对图1所示的印制电路板的制造工序进行说明的图(之十四)。
图7B为用于对图1所示的印制电路板的制造工序进行说明的图(之十五)。
图7C为用于对图1所示的印制电路板的制造工序进行说明的图(之十六)。
图8A为用于对在内层包埋有图1所示的印制电路板而成的印制电路板的制造工序进行说明的图(之一)。
图8B为用于对在内层包埋有图1所示的印制电路板而成的印制电路板的制造工序进行说明的图(之二)。
图8C为用于对在内层包埋有图1所示的印制电路板而成的印制电路板的制造工序进行说明的图(之三)。
图8D为用于对在内层包埋有图1所示的印制电路板而成的印制电路板的制造工序进行说明的图(之四)。
图9A为用于对在外层配置有图1所示的印制电路板而成的印制电路板的制造工序进行说明的图(之一)。
图9B为用于对在外层配置有图1所示的印制电路板而成的印制电路板的制造工序进行说明的图(之二)。
图9C为用于对在外层配置有图1所示的印制电路板而成的印制电路板的制造工序进行说明的图(之三)。
图10为表示以往的电阻的形状的图。
具体实施方式
下面对本发明的一个实施方式的印制电路板进行说明。
如上所述，本发明的一个实施方式的印制电路板具有绝缘层、2个以上电极、形成在电阻形成区域上的电阻、和外部连接用导体图形。其中，由电极、所述导体图形和所述电阻构成形成在所述印制电路板中的电阻。
所述电阻形成在所述2个以上电极之间并使该电阻与各电极电连接，各电极分别与外部连接用导线图形(导体层)连接。所述2个以上电极包埋在绝缘层的基材中，该基材的表面与包埋的电极的表面形成大致为平面的元件安装面。并且，在该元件安装面，电阻与电极以规定的面积接触。因此，可以制成电阻值稳定的电阻。
这里，所述导体图形与所述电阻被空隙隔开，成为电阻不接触导体图形的构成。通过使导体图形与电阻不发生接触，能够防止电子在金属构成的导体图形与电阻之间迁移，因而抑制了腐蚀反应。结果，抑制了由腐蚀反应导致的电阻值的变动，从而能够使电阻值稳定。
另外，如上所述，以往的印制电路板中形成的电阻的电阻值受导体图形的厚度的影响而发生改变，特别是，如果导体图形的宽度较窄，则该影响较大。不过，通过制成本发明的一个实施方式的结构，使电阻不接触导体图形，而能够将电阻值依导体图形厚度的变化而变动的幅度减小。于是，通过使电阻完全不接触导体图形，能够制成电阻值不受导体图形的厚度影响的电阻。
此处，本发明的一个实施方式的印制电路板中形成的所述电阻能够形成进一步具备外部连接用导体图形的构成，该外部连接用导体图形形成在元件安装面上除形成有所述电阻的区域以外的区域，以及该外部连接用导体图形形成在除构成所述元件安装面的电极的一部分以外的区域。换句话说，所述电阻具有外部连接用导线图形，所述电阻和所述导线图形通过电极进行电连接。
并且，所形成的所述电阻不覆盖外部连接用导线图形。而且，各电极与电阻之间的接触面积恒定。因此，电阻的电阻值得以稳定。
此外，所述电极由主金属和含有元素形成。其中，“含有元素”指当形成电极时电极中含有的规定量的元素。作为主金属，适合使用对酸或碱的腐蚀性和加工性优异的镍，作为含有元素，适合使用磷。
当形成电极时，如果将镍与后述量的含有元素进行组合，则能够抑制针孔的形成，而该针孔是阻碍电阻值稳定的主要原因。因此，与电极接触的表面变得平滑，接触面积保持恒定，从而使电阻值稳定。从易于形成致密膜，使电阻值稳定的方面考虑，在上述金属中，进一步优选使用镍。
当通过使用镍和磷形成上述电极时，磷含量优选为约9重量％～约11重量％。
当通过使用镍和磷形成上述电极时，如果磷含量为约9重量％～约11重量％，则所形成的电极表面上不形成针孔，从而确保充分的平坦度。另外，由于镍晶体之间的键合强度较高，能够制造出对热以及酸、碱等的化学溶液具有耐腐蚀性、并且具有足够高的电阻值的电阻。
如上所述，当使用约9重量％～约11重量％的磷和镍的组合时，具有足够的电极表面的平坦度，从而能够制造出如下的电阻：对热以及酸、碱等的化学溶液具有耐腐蚀性，并且，即使在高温空气气氛中使用，电阻值变化的可能性也较少。
此外，在本发明的一个实施方式的印制电路板中，优选所形成的上述电阻的厚度小于上述导体层的厚度。这是因为，如果电阻的厚度大于导体层的厚度，则在层积时电阻由于受到压力而变形，这成为电阻值变动的原因，不过，通过使电阻的厚度如上所述小于导体层的厚度，能够抑制由这样的变形导致的电阻值的变动。另外，通过印刷法可以良好地形成电阻上的阻焊膜。而且，还能够以其他电阻直接设置在如上所述形成的电阻上的方式进行层积。
另外，通过采用上述电阻的构成，可以降低隔着预浸料层积其他层时施加到电阻上的压力。结果，可以减少使电阻值变动的要素。因此，能够安装上具有偏离设计值较小的电阻值的电阻。
本发明的第二实施方式的印制电路板具有绝缘层、2个以上电极、形成在电阻形成区域上的电阻、和外部连接用导体图形。并且该印制电路板中的电阻与上述第一实施方式的印制电路板中的电阻以同样的方式构成，并且电阻以与各电极电连接的方式形成。另外，由于电极也以相同方式形成，所以可以使电阻值稳定。
此处，本发明的第二实施方式的印制电路板的构成中上述电阻的厚度小于上述外部连接用导体图形的厚度。因此，将电阻和外部连接用导体图形包埋在绝缘层中时，电阻可以不受到不必要的压力而被包埋、固定。结果，可以改善连接可靠性。
另外，在包埋有电阻的部分上所形成的绝缘层的厚度可以形成为大于或等于包埋有外部连接用导体图形的部分的绝缘层的厚度。由此可以改善绝缘可靠性。而且，当形成包埋电阻和外部连接用导体图形的绝缘层时，使用例如含有无机填料或纤维的预浸料等，并在通过加压和加热进行层积的情况下，可以防止由于加压导致的电阻的变形和随之产生的电阻值的变动。
此外，当加压时，压力没有集中在电阻上，从而还能够避免由于加压导致的电阻的破损。结果，可以减少使电阻值变动的要素，因此可以安装上具有偏离设计值较小的电阻值的电阻。
在此，如上所述，在本发明的一个实施方式的印制电路板中形成的上述电阻中，上述电阻与上述导线图形经电极而电连接。并且，所形成的该电阻不覆盖外部连接用导线图形，并且各电极与电阻相接触的面积恒定。从而使电阻的电阻值稳定。
另外，在本发明的第二实施方式中，优选在包埋有上述外部连接用导体图形的其他绝缘层中设有层间连接用导通孔。
这里，从能够抑制因加热、冷却而在层间连接部出现裂纹的方面出发，优选在上述层间连接用导通孔中填充有导电性树脂。由于银糊和铜糊具有良好的导电性，因此所述导电性树脂优选为从银糊和铜糊中选出的任意一种。
另外，从能够抑制因加热、冷却而在层间连接部出现裂纹，并且能够使层间连接部的电阻值降低的方面出发，优选通过镀覆法用金属填充上述层间连接用导通孔。并且，从导电性优异的方面出发，所述金属优选为从铜、银和铝中选出的任意一种。
注意，上述电极等以与上述第一实施方式同样的方式构成。因此，能够在保持充分的平坦度的同时，制造出具有耐腐蚀性和足够高的电阻值的电阻。
本发明的第三实施方式的印制电路板也具有绝缘层、2个以上电极、形成在电阻形成区域上的电阻、以及外部连接用导体图形。并且，所述外部连接用导体图形形成在所述部件安装面上除电阻形成区域以外的、包括所述电极表面的一部分区域的区域上，并由空隙将所述导体图形与所述电阻隔开。此外，本发明的第三实施方式的印制电路板形成的构成中所述电阻的厚度小于所述外部连接用导体图形的厚度。
通过采用在上述电阻与外部连接用导体图形之间设置空隙的构成，与上述第一实施方式的印制电路板的情况同样地能够改善耐腐蚀性。此外，该空隙的存在能够使冲击难以传递到电阻上，从而提高其耐落下冲击性。而且，如上所述，通过使电阻的厚度小于外部连接用导体图形的厚度，能够在避免由加压导致的电阻的破损的同时，改善连接可靠性和绝缘可靠性。
另外，当在上述第三实施方式的印制电路板中形成层间连接用导通孔时，可以以与上述第二实施方式的情况相同的方式形成层间连接用导通孔。并且，这样的导通孔可以填充有上述导电性树脂，也可以通过镀覆填充有金属。对于这样的树脂或金属，可以使用与上面所列的相同的树脂或金属。
另外，如上所述，本发明的一个实施方式是印制电路板的制造方法，其特征在于，该方法具有电极形成工序、绝缘层形成工序、基材剥离工序、图形化工序和电阻形成工序。
通过如此进行操作，电阻与导体层之间的接触面积恒定，电阻值的变动被抑制。并且能够制造具有下述电阻的印制电路板，该电阻具有精度高的电阻，并且该电阻的电阻值也难以因表面处理时所施加的热量或者隔着预浸料在电阻上部层积其他层时所施加的热量和压力而改变。
在上述电阻形成工序中，优选通过印刷法在电阻形成区域上形成电阻。在上述电阻形成区域中，如上所述，基材表面与包埋的电极表面形成几乎同一平面。因此，即使在通过印刷法形成了电阻的情况下，印刷后电阻的形状变化较小，能够获得高分辨率。结果，电阻的电阻值不易变动。
从生产率的观点出发，上述印刷法优选为丝网印刷法或喷墨法。优选在印刷中使用碳糊，因为这样能够形成具有高电阻值的电阻。如果使用它们的纳米糊，则能够制造精度更高的电阻。
另外，上述导体图形与上述电阻优选被空隙隔开。其原因如上所述。
如上所述，所述电极优选由镍制成。更优选所述电极含有规定量的磷，因为这样能够确保电极表面的平坦度，对热以及酸、碱等化学物质具有高耐腐蚀性，并且在高温气氛下使用时电阻值的变动也较小。
当主金属为镍时，上述磷的含量优选为约9重量％～约11重量％，因为这样电极表面上不形成针孔，从而确保充分的平坦度，特别优选磷含量为约10重量％。
并且，基于上述原因，上述电阻优选以其厚度小于上述导体层的厚度的方式形成。
按照上述印制电路板的制造方法，能够使电阻值稳定，从而能够制造具有高电阻值的高精度电阻。
本发明的一个实施方式的电阻的效果是，能够提供不受电极厚度不均的影响的电阻。
另外，按照本发明的一个实施方式的安装有电阻的印制电路板的制造方法，能够制造安装了电阻值高且稳定的电阻的印制电路板。
而且，根据本发明的一个实施方式的印制电路板，能够提供具有电阻值高且稳定的电阻的印制电路板。
下面，参照图1～图9对本发明的一个实施方式进行说明。
在图1中，给出了本发明的一个实施方式的安装有电阻的印制电路板10的构成的X-Z截面图。
如图1所示，该印制电路板10具有：(a)绝缘层18U；(b)在绝缘层18U的负Z(-Z)方向侧表面(以下有时称作-Z侧表面)包埋的两个电极EU1和EU2；(c)形成在绝缘层18U的-Z侧表面的导体图形CPL’；和(d)形成在由电极EU1和EU2以及绝缘层18U的正Z(+Z)方向侧表面(以下称作+Z侧表面)形成的部件安装面的-Z侧表面上的电阻PR。此处，所构成的电阻中具有电阻PR、电极EU1和EU2、以及与电极EU1和EU2电连接的导体图形CPL’的一部分。
另外，印制电路板10还具有(e)形成在绝缘层18U的+Z方向侧表面的导体图形CPU’。
作为绝缘层18U、图2所示的绝缘层14、以及18L等的材料，可以使用环氧树脂、将二氧化硅等无机填料混合在环氧树脂中得到的材料、浸有环氧树脂的玻璃纤维布(以下有时称作“玻璃环氧树脂”或“预浸料”)或聚酰亚胺等。其中，优选使用玻璃环氧树脂，因为其尺寸稳定性、批量生产率和热稳定性优异。另外，可以通过使用选自上列材料中的相同材料或彼此不同的材料来形成上述绝缘层。
作为导体图形CPU’、CPL’的材料，可以使用如铜、铝、不锈钢等导体金属，从加工性的观点出发优选使用铜。另外，导体图形CPU’或CPL’可以通过后述的单质铜箔形成，也可以通过在带有载体的铜箔上实施镀覆等而形成。
优选电阻形成区域上形成的电阻PR不与导体图形CPL’接触。
另外，作为形成电极EU1、EU2的材料，可以使用金、银、铜、铂、钯、镍和铝等，但是优选使用镍。这是由于，这些金属是不被在后述表层图形的形成时所使用的蚀刻液侵蚀的导电材料。
优选通过使用上述金属的镀覆法将电极EU1和EU2形成至少一层。从能够制得具有高电阻值且耐腐蚀性、耐化学性优异的电阻方面出发，优选使用包含后述的规定量的含有元素的钯或镍。
这是因为，当包含规定量的含有元素时，获得了如下的效果：防止在形成电极时形成针孔，对热以及酸、碱等具有高耐腐蚀性，并且在高温空气气氛中使用时电阻值变化的可能性也较小。这里，磷或硼可以用作含有元素，优选磷用作含有元素。如果在形成电极时针孔的形成得到抑制，则阻碍电阻值稳定的要素得到减少，并且由于与电极接触的表面变得平滑而使接触面积保持恒定。因此，能够使电阻值稳定。
当使用镍作为主金属时，优选含有约9重量％～约11重量％的磷。如果磷含量在此范围内，则可以防止在形成电极时针孔的形成，还可以保持耐腐蚀性。另外，在高温空气气氛中使用时，镍中的磷不会被空气氧化，从而电阻值不会改变。从所形成的膜的致密度、耐腐蚀性和电阻值的稳定性方面出发，更优选磷含量为约10重量％。
另外，如果由电极EU1和EU2以及绝缘层18U的-Z侧表面形成几乎为平面的部件安装面，则当通过印刷法形成后述的电阻PR时，能够防止在印刷后直到固化这段期间因糊流动而使电阻变形的问题。并且由于能够防止这样的变形，因而可以使电阻的电阻值更稳定。
优选将电阻PR以其厚度小于或等于导体图形CPL’的厚度的方式来形成。通过如此形成，当在作为表层导线的导体图形CPL’之上安装了其他元件时，还可以使电阻避免受到不必要的负载，从而能够防止电阻的变形，因而能够使其电阻值稳定。另外，还能够以在如上所述形成的电阻上直接设置其他电阻的方式进行层积。
另外，与上述的图10所示的现有的印刷电阻不同，对于本发明的一个实施方式的电阻来说，如上所述在作为表层导线的CPL’的下方以上述方式直接设置有电极EU1和EU2，并且以导体图形CPL’不接触电阻PR的方式形成电阻PR。
因此，电阻PR的电阻值不会因导体层的厚度而改变。而且，因为电阻与电极之间的接触面积也保持恒定，与导体层的厚度无关，因此可以使电阻值稳定。
另外，由于电阻PR形成在上述的大致的平面上，所以电阻PR的+Z侧表面平整，因此，到固化之前由于收缩而导致电阻PR的形状变化也非常小。于是，电阻PR的电阻值的变动能够得到抑制。
下面，对印制电路板10的制造工序进行说明。
首先，准备如图2A所示的带有载体的导体膜CF。此处，在带有载体的导体膜CF中，在支持部件(以下有时称作“载体部件”或“载体”)12c的+Z侧表面上层积有铜膜等导体膜2a。
上述带有载体的导体膜CF也可以通过将导体膜2a压接在载体部件12c的表面上使之粘贴而形成。通过使用含有苯并三唑或苯并三唑衍生物的粘合剂(例如，VERZONE(SF-310，大和化成(株)制造)等粘合剂)，以随后可剥离的方式将导体膜2a粘接。另外，也可以适宜地选择使用市场上的产品。作为这样的市售品，可以列举出可使载体部件和导体膜随后能够分离的粘合剂市售品，例如，Micro-Thin(三井金属矿业(株)制造)、XTR(Olin Brass Corporation制造)、UTC-Foil(Metfoils社制造)等。
另外，作为带有载体的导体膜CF，也可以使用在载体的+Z侧表面和-Z侧表面的两个面上层积有导体膜而成的膜。在这种情况下，可以以上述方式在载体的两个表面上粘贴导体膜来制造带有载体的导体膜CF。
准备两片上述带有载体的导体膜CF，将其重叠在用于形成绝缘层的具有期望厚度的预浸料14的+Z侧表面和-Z侧表面这两个表面上，并通过加热加压使之层积(参见图2B)。这里，层积到预浸料14的+Z侧表面上的带有载体的导体膜CF称作CFU，而层积到预浸料14的-Z侧表面上的导体膜CF称作CFL。作为预浸料14，可以使用例如厚度为0.15mm的R1551(松下电工(株)制造)等。
然后，在带有载体的导体膜CFU的+Z侧表面和导体膜CFL的-Z侧表面上均层积干膜抗蚀剂，以形成掩模抗蚀层16U和16L(参见图2C)。这里，作为形成抗蚀层16的抗蚀剂，可以使用例如干膜SA-150(杜邦制造)和H9040(日立化成(株)制造)。另外，还可以使用如PER-20(太阳油墨(株)制造)等液体抗蚀剂。
下面，将CFU的电极形成区域上的抗蚀层16U和16L除去，从而形成凹部OU1、OU2、OL1和OL2。由此，使电极形成区域的带有载体的导体膜CFU的+Z侧表面和带有载体的导体膜CFL的-Z侧表面以所需尺寸暴露出来(参见图3A)。使用熟知的光刻法等来形成这样的将电极形成区域上的部分除去了的抗蚀层16U’和16L’。
然后，通过利用具有所需组成的浴的镀覆法或者PVD(物理气相沉积)、CVD(化学气相沉积)等方法，在如上述那样暴露出来的带有载体的膜CFU上形成电极EU1和EU2，并且在以同样方式暴露出来的带有载体的膜CFL上形成电极EL1和EL2。
当使用镀覆法时，通过适当地调节浴的组成和镀覆条件(如pH、温度、使用电镀时的电流密度和通电时间)，可以形成具有期望镀层厚度的电极EU1、EU2、EL1、EL2(参见图3B)。
具体而言，例如，可以应用使用了下表1所示的镀浴的非电解镀法，可以在温度为约60℃～90℃、施镀时间为约30分钟～约50分钟的条件下，进行非电解镀。由此，可以形成平均厚度为4μm～6μm且具有规定量的作为含有金属元素的磷的电极EU1、EU2、EL1、EL2。之后，将抗蚀层16U’和16L’除去(参见图3B)。
表1
Figure A200780021655D00221
或者，也可以在规定条件下(例如，温度为约40℃～约60℃、电流密度为约2A/dm2～约6A/dm2、时间为约30秒～约2分钟)，使用具有下表2所示组成的硫酸镍浴(pH为4～5)进行镀覆，由此形成具有4μm～6μm的平均厚度的电极EU1、EU2、EL1、EL2。
表2
Figure A200780021655D00222
然后，将预浸料18U和18L分别层积到由带有载体的膜CFU与电极EU1和EU2形成的面和由带有载体的膜CFL与电极EL1和EL2形成的面上(参见图4A)。此处作为所用的预浸料，可以使用例如R1551(松下电工(株)制造)等。
下一步，在预浸料18U的+Z侧表面上叠置导体层4U，并且在预浸料18L的-Z侧表面上叠置导体层4L，并加热加压进行层积。作为上述导体层，可以使用例如厚度为12μm～18μm的铜箔(参见图4B)。
然后，将带有载体的导体膜CFU的导体膜2aU从载体12cU上剥离，从而形成部件10U。将CFL的导体膜12aL也从载体12cU上剥离，从而形成部件10L。下面，将使用部件10U的情况作为实例进行说明。
之后，例如，通过使用具有下表3所示组成的镀浴，分别在部件10U的+Z侧表面和-Z侧表面上形成电解铜镀层6U和6L(参见图4C)。
电解镀铜可以在下述条件下进行，例如，电流密度为约1A/dm2～约3A/dm2，施镀时间为约15分钟～60分钟，温度为约20℃～30℃。上述金属导体膜2aL和这里形成的镀层6L用于形成后述导体图形CPU’，并且如上述那样层积的导体膜4U和镀层6U用于形成后述导体图形CPL’。通过适当地调节浴的pH、温度、电流密度和通电时间，可以形成具有期望厚度的电解铜镀层。
表3
Figure A200780021655D00231
*1商品名Cupracid GL，Adotec Japan社制造
在形成镀层6U和6L之后，在镀层6U的+Z方向侧表面和镀层6L的-Z方向侧表面上，以与上述相同的方式形成掩模抗蚀层22U和22L(参见图5A)。为了形成掩模抗蚀层22U和22L，可以使用上述干膜抗蚀剂或液体抗蚀剂。
接下来，通过熟知的光刻方法，将掩模抗蚀层22U和22L的抗蚀剂从用于形成导体图形以外的区域部分中除去，使该区域部分的导体膜暴露出来，从而形成掩模抗蚀层22U’和22L’(参见图5B)。
下一步，进行蚀刻，直到绝缘层18U的+Z方向侧表面和-Z方向侧表面暴露出来，从而除去上述暴露的镀层6U和位于其下的导体膜4U以及镀层6L和位于其下的导体膜2aL(参见图6A)。然后，通过熟知的光刻方法除去掩模抗蚀层22U’和22L’，形成导体图形CPU’和CPL’(参见图6B)。
接着，将例如NaOH、NaClO2、Na3PO4等试剂的浓度制成为NaOH：约10g/L、NaClO2：约40g/L、Na3PO4：约6g/L，在70℃～98℃的温度进行黑化处理。
在形成导体图形CPU’和CPL’之后，上下翻转，将除电阻形成区域以外的绝缘层18U的-Z方向侧表面、导体图形CPU’和CPL’以及电极EU1和EU2的-Z方向侧表面用丝网版M覆盖(参见图7A)。使用碳糊通过丝网印刷法形成电阻(参见图7B)。然后，除去丝网版，形成部件100(参见图7C)。
此处，绝缘层18U的-Z方向侧表面和电极EU1和EU2的-Z方向侧表面以成为大致平面的方式来形成部件安装面，因而具有下述优点：在如上所述通过印刷法形成电阻PR之后，在所述糊中含有的酚醛树脂等树脂热固化之前的期间，所述糊难以发生因流动而产生的变形。
下一步，在图7C所示的部件100的+Z方向侧表面和-Z方向侧表面的两个面上，放置例如上述那样的预浸料，然后加热加压以层积，从而形成绝缘层24U和24L(参见图8A)。之后，在上述部件的绝缘层24U的-Z方向侧表面上层积导体膜8L，在绝缘层24L的+Z侧表面上层积导体膜8U，然后加热加压，从而形成层积部件10’(参见图8B)。作为这里所用的导体膜，可以举出例如上述的铜箔等。
另外，对于绝缘层24U和24L的形成来说，除了层积上述预浸料以外，还可以将如上述的粘合剂涂布到预定厚度以上，在绝缘层24U的-Z方向侧表面上放置导体膜8L，在绝缘层24L的+Z侧表面上放置导体膜8U，然后加热加压以层积。
然后，在形成了导体图形CFU’或CFL’的位置，例如，通过使用激光，可以形成层间连接用导通孔(参见图8C)。之后，通过使用与上述表1所示的非电解镀相同的镀浴并在相同的条件下进行非电解镀，然后通过使用与上述表2相同的镀浴并在相同的条件下进行电解镀。如此，得到了本发明的一个实施方式的在内层包埋有电阻的印制电路板200(图8D)。
另外，在上述实施方式中，以在印制电路板的内层包埋有电阻的印制电路板的制造为例进行了说明，不过，如图9C所示，可以在印制电路板的最外层形成本发明的一个实施方式的电阻。
此时，通过在上述部件100的+Z侧整个表面和-Z侧整个表面的两个面上例如涂布感光性树脂或层积干膜抗蚀剂，来形成阻焊膜层30U和30L(参见图9A)。通过使用光刻法将阻焊膜层30L的规定部位的树脂除去，形成阻焊膜30L’(参见图9B)。然后，将芯片粘接胶(die bondingpaste)EPINAL(日立化成工业(株)制造)等芯片胶(die paste)涂布到将要粘接元件IC的位置上，然后放置元件IC并加热。结果，能够制造出在印制电路板上安装有元件IC的印制电路板200’(参见图9C)。
实施例
下面使用实施例对本发明的一个实施方式的印制电路板的制造方法和制得的印制电路板的特性进行详细说明。不过，本发明不受下述实施例的任何限制。
(实施例1)
准备两片带有载体的导体膜Micro-Thin(三井金属矿业(株)制造)，在0.15mm厚的预浸料的两个面上分别以载体与预浸料的表面相对的方式来双面层积各导体膜。然后，在这两片带有载体的导体膜的表面上，分别层积干膜抗蚀剂(干膜SA-150(杜邦制造))，形成掩模抗蚀层。
下一步，使用光刻法，将电极形成区域上的干膜抗蚀层除去，使电极形成区域上的导体膜暴露。然后，使用下表4所示的pH为4～6的镍-磷浴在75℃进行非电解镀40分钟，从而形成厚度(镀层厚度)为5μm的电极。此时形成的电极的组成为90重量％的镍和10重量％的磷。
表4
如上形成电极之后，通过光刻法除去上述的掩模抗蚀层，然后在其上叠置预浸料(R1551(150μm厚)，松下电工(株)制造)和铜箔，并使用液压装置在200℃、40kgf和加压时间为3小时的条件下进行层积。
下一步，从各导体膜与载体部件之间将与预浸料双面层积的两片带有载体的导体膜剥离。然后，使用具有下表5所示组成的镀浴，在电流密度为2A/dm2、施镀时间为30分钟、温度为25℃的条件下进行电解镀铜。
表5
*1商品名Cupracid GL，Adotec Japan社制造
接着，在导体膜表面上放置上述干膜抗蚀剂(H9040，日立化成(株)制造)。然后，通过使用光刻法除去抗蚀层，但保留用于形成导体图形的部分，使除去了抗蚀层的导体膜暴露出来。
下一步，将暴露出来的区域部分的导体膜通过蚀刻除去，以形成导体图形。之后，将导体图形上的抗蚀层除去。
然后，以与上述相同的条件进行黑化处理，以提高导体图形与后述的绝缘层之间的密合性。
之后，图7A所示，用丝网版M覆盖在除电阻形成区域以外的绝缘层表面上和电极表面上，使用碳糊(TU-15-8M，Osaka Asahi kenkyusho制造)通过丝网印刷在电阻形成区域上形成电阻。然后，除去丝网版，通过照射红外线使电阻形成用糊固化，从而制造出实施例1的试片。
(实施例2)
将上表3中列举的镍-磷浴(pH4～6)的组成调整到电极的组成为91.0重量％的镍和9.0重量％的磷，除此以外，按照与实施例1相同的工序，形成厚度(镀层厚度)为5μm的电极，从而制造出实施例2的试片。
(实施例3)
将上表3中列举的镍-磷浴(pH4～6)的组成调整到电极的组成为89.0重量％的镍和11.0重量％的磷，除此以外，按照与实施例1相同的工序，形成厚度(镀层厚度)为5μm的电极，从而制造出实施例3的试片。
(对比例1)
除不形成电极以外，以与实施例1相同的方式形成导体图形。在形成的导体上镀银以形成电极部。然后，使用碳糊并采用丝网印刷在图10所示的凹部形成电阻，从而制造出对比例1的试片。
(评价结果)
通过进行下表6所示的试验，对上述得到的实施例1～3和对比例1的样品进行评价。通过目视观察外观确定是否发生腐蚀；另外，至于电阻的稳定性，通过吸湿偏置法(以下称作HHBT)测定偏置电压，得到的电阻变化率作为指标。这里，HHBT是指作为JEITA标准的高温恒湿偏置试验(ED-4701 102)。
表6
结果如表4所示。对比例1的电阻显示出13.9％这样的高电阻变化率，而实施例1～3的电阻显示出约3.8％～约4.1％这样的低电阻变化率，说明本发明的一个实施方式涉及的电阻在稳定性方面优异。
工业实用性
如上所述，本发明的一个实施方式的印制电路板具备电阻值稳定且精度高的电阻，因此可用作通讯设备等电子设备中使用的印制电路板。

Claims (39)

1.一种印制电路板，该印制电路板具有：
绝缘层；
2个以上电极，所述电极包埋在所述绝缘层的一侧的表面侧，并且所述电极与所述绝缘层的一侧表面一起构成部件安装面；
电阻，所述电阻形成于电阻形成区域上，所述电阻形成区域包括所述部件安装面上的所述电极表面的一部分区域；和
外部连接用导体图形，所述导体图形形成在所述部件安装表面上除电阻形成区域以外的、包括所述电极表面的一部分区域的区域上，并由空隙将所述外部连接用导体图形与所述电阻隔开。
2.如权利要求1所述的印制电路板，其特征在于，所述印制电路板还具有包埋所述电阻和所述外部连接用导体图形的其他绝缘层。
3.如权利要求1所述的印制电路板，其特征在于，所述其他绝缘层含有无机填料或纤维。
4.如权利要求3所述的印制电路板，其特征在于，所述无机填料或纤维是由玻璃制造的。
5.如权利要求1所述的印制电路板，其特征在于，所述电极由主金属和含有元素形成。
6.如权利要求5所述的印制电路板，其特征在于，所述电极的主金属为镍。
7.如权利要求5或6所述的印制电路板，其特征在于，所述电极的含有元素为磷。
8.如权利要求5所述的印制电路板，其特征在于，所述电极是由含有5重量％～14重量％的磷的镍形成的。
9.如权利要求5所述的印制电路板，其特征在于，所述电极是由含有9重量％～11重量％的磷的镍形成的。
10.如权利要求1所述的印制电路板，其特征在于，所述电阻以其厚度小于所述外部连接用导体图形的厚度的方式形成。
11.一种印制电路板，该印制电路板具有：
绝缘层；
2个以上电极，所述电极包埋在所述绝缘层的一侧的表面侧，并且所述电极与所述绝缘层的一侧表面一起构成部件安装面；
电阻，所述电阻形成于电阻形成区域上，所述电阻形成区域包括所述部件安装面上的所述电极表面的一部分区域；和
外部连接用导体图形，所述导体图形形成在所述部件安装面上除电阻形成区域以外的、包括所述电极表面的一部分区域的区域上；
所述电阻以其厚度小于所述外部连接用导体图形的厚度的方式构成。
12.如权利要求11所述的印制电路板，其特征在于，所述外部连接用导体图形由金属箔和金属镀层构成，该金属镀层被施加在所述金属箔的与绝缘层不接触的表面上。
13.如权利要求12所述的印制电路板，其特征在于，在所述金属镀层中使用的金属为铜。
14.如权利要求11所述的印制电路板，其特征在于，所述电极以其厚度小于所述外部连接用导体图形的厚度的方式形成。
15.如权利要求11所述的印制电路板，其特征在于，所述印制电路板还具有包埋所述电阻和所述外部连接用导体图形的其他绝缘层。
16.如权利要求15所述的印制电路板，其特征在于，对所述外部连接用导体图形的与所述其他绝缘层接触的表面实施了黑化处理。
17.如权利要求15所述的印制电路板，其特征在于，在包埋有所述外部连接用导体图形的其他绝缘层中设有层间连接用导通孔。
18.如权利要求17所述的印制电路板，其特征在于，所述层间连接用导通孔填充有导电性树脂。
19.如权利要求17所述的印制电路板，其特征在于，所述层间连接用导通孔通过镀覆而填充有金属。
20.一种印制电路板，所述印制电路板具有：
绝缘层；
2个以上电极，所述电极包埋在所述绝缘层的一侧的表面侧，并且所述电极与所述绝缘层的一侧表面一起构成部件安装面；
电阻，所述电阻形成于电阻形成区域上，所述电阻形成区域包括所述部件安装面上的所述电极表面的一部分区域；和
外部连接用导体图形，所述导体图形形成在所述部件安装面上除电阻形成区域以外的、包括所述电极表面的一部分区域的区域上，并由空隙将所述外部连接用导体图形与所述电阻隔开；
所述电阻以其厚度小于所述外部连接用导体图形的厚度的方式构成。
21.如权利要求20所述的印制电路板，其特征在于，所述外部连接用导体图形由金属箔和金属镀层构成，所述金属镀层被施加在所述金属箔的与绝缘层不接触的表面上。
22.如权利要求21所述的印制电路板，其特征在于，在所述金属镀层中使用的金属为铜。
23.如权利要求20所述的印制电路板，其特征在于，所述电极以其厚度小于所述外部连接用导体图形的厚度的方式形成。
24.如权利要求20所述的印制电路板，其特征在于，所述印制电路板还具有包埋所述电阻和所述外部连接用导体图形的其他绝缘层。
25.如权利要求24所述的印制电路板，其特征在于，对所述外部连接用导体图形的与所述其他绝缘层接触的表面实施了黑化处理。
26.如权利要求24所述的印制电路板，其特征在于，在包埋有所述外部连接用导体图形的其他绝缘层中设有层间连接用导通孔。
27.如权利要求26所述的印制电路板，其特征在于，所述层间连接用导通孔填充有导电性树脂。
28.如权利要求26所述的印制电路板，其特征在于，所述层间连接用导通孔通过镀覆而填充有金属。
29.一种印制电路板的制造方法，所述制造方法包括：
电极形成工序，在该工序中，通过镀覆法在设置于基材表面上的导体层的表面上形成电极；
绝缘层形成工序，在该工序中，在所述电极上和所述导体层上形成绝缘层；
基材剥离工序，在该工序中，将基材从所述导体层上剥离；
图形化工序，在该工序中，将设置在电阻形成区域以外的部分上的导体层图形化；和
电阻形成工序，在该工序中，在电阻形成区域上形成电阻，并使得由空隙将所述电阻与所述图形化的外部连接用导体层隔开。
30.如权利要求29所述的印制电路板的制造方法，其特征在于，在所述电阻形成工序中，通过印刷法在电阻形成区域上形成电阻。
31.如权利要求29所述的印制电路板的制造方法，其特征在于，所述印刷法为丝网印刷法或喷墨法。
32.如权利要求30所述的印制电路板的制造方法，其特征在于，所述电阻由使用碳糊的丝网印刷法形成。
33.如权利要求29所述的印制电路板的制造方法，其特征在于，所述电极由主金属和含有元素形成。
34.如权利要求33所述的印制电路板的制造方法，其特征在于，所述电极的主金属为镍。
35.如权利要求33所述的印制电路板的制造方法，其特征在于，所述电极的含有元素为磷。
36.如权利要求33所述的印制电路板的制造方法，其特征在于，所述电极是由含有5重量％～14重量％的磷的镍形成的。
37.如权利要求33所述的印制电路板的制造方法，其特征在于，所述电极是由含有9重量％～11重量％的磷的镍形成的。
38.如权利要求29所述的印制电路板的制造方法，其特征在于，对所述外部连接用导体图形的与其他绝缘层接触的表面实施了黑化处理。
39.如权利要求29所述的制造方法，其特征在于，所述电阻以其厚度小于所述导体层的厚度的方式形成。
CN2007800216555A 2007-02-06 2007-08-02 印制电路板及该印制电路板的制造方法 Expired - Fee Related CN101467501B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US88837707P 2007-02-06 2007-02-06
US60/888,377 2007-02-06
PCT/JP2007/065167 WO2008096464A1 (ja) 2007-02-06 2007-08-02 プリント配線板及びそのプリント配線板の製造方法

Publications (2)

Publication Number Publication Date
CN101467501A true CN101467501A (zh) 2009-06-24
CN101467501B CN101467501B (zh) 2011-07-20

Family

ID=39675190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800216555A Expired - Fee Related CN101467501B (zh) 2007-02-06 2007-08-02 印制电路板及该印制电路板的制造方法

Country Status (6)

Country Link
US (2) US7902463B2 (zh)
JP (1) JP4702904B2 (zh)
KR (1) KR101002500B1 (zh)
CN (1) CN101467501B (zh)
TW (1) TWI389607B (zh)
WO (1) WO2008096464A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102958275A (zh) * 2011-08-31 2013-03-06 鸿富锦精密工业（深圳）有限公司 电路板
CN103898498A (zh) * 2012-12-28 2014-07-02 富葵精密组件(深圳)有限公司 黑化药水及透明印刷电路板的制作方法
CN106576424A (zh) * 2014-08-29 2017-04-19 拓自达电线株式会社 柔性印刷配线板用增强部件和具备柔性印刷配线板用增强部件的柔性印刷配线板
CN109673099A (zh) * 2017-10-13 2019-04-23 欣兴电子股份有限公司 多层线路结构及其制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125086B2 (en) * 2008-05-28 2012-02-28 Hynix Semiconductor Inc. Substrate for semiconductor package
CN102107559A (zh) * 2009-12-25 2011-06-29 山东华菱电子有限公司 一种热敏打印头的制造方法
JP2012028511A (ja) * 2010-07-22 2012-02-09 On Semiconductor Trading Ltd 回路基板およびその製造方法、回路装置およびその製造方法、絶縁層付き導電箔
EP3651216B1 (en) * 2018-08-20 2024-03-13 LG Chem, Ltd. Embedded electrode substrate for transparent light-emitting element display, and method for manufacturing same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787261B2 (ja) * 1988-08-25 1995-09-20 株式会社村田製作所 銅張積層板
US5173150A (en) * 1990-04-23 1992-12-22 Mitsubishi Gas Chemical Co., Ltd. Process for producing printed circuit board
JPH045887A (ja) * 1990-04-23 1992-01-09 Mitsubishi Gas Chem Co Inc 印刷部品搭載プリント配線板の製造法
KR100275414B1 (ko) * 1995-01-10 2001-01-15 가나이 쓰도무 저emi전자기기, 저emi회로기판 및 그 제조방법
JPH114056A (ja) 1997-06-11 1999-01-06 Sony Corp 印刷抵抗プリント配線板及びその製作方法
JP3051700B2 (ja) * 1997-07-28 2000-06-12 京セラ株式会社 素子内蔵多層配線基板の製造方法
JPH11103170A (ja) * 1997-09-29 1999-04-13 Kyocera Corp 抵抗体内蔵多層セラミック回路基板
US6444083B1 (en) * 1999-06-30 2002-09-03 Lam Research Corporation Corrosion resistant component of semiconductor processing equipment and method of manufacturing thereof
US6317023B1 (en) * 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
JP3946578B2 (ja) * 2001-06-05 2007-07-18 大日本印刷株式会社 受動素子を備えた配線板の製造方法、受動素子を備えた配線板
CN1178563C (zh) * 2001-08-28 2004-12-01 耀华电子股份有限公司 利用实心铜柱互连导通的印刷电路板的制作方法
JP2003124010A (ja) * 2001-10-18 2003-04-25 Rohm Co Ltd チップ型電子部品の製造方法、およびチップ型電子部品
JP3852573B2 (ja) * 2001-11-16 2006-11-29 三菱電機株式会社 プリント配線板の製造方法
TWI335347B (en) * 2003-05-27 2011-01-01 Ajinomoto Kk Resin composition for interlayer insulation of multilayer printed wiring board, adhesive film and prepreg
TW592004B (en) 2003-08-13 2004-06-11 Tong Hsing Electronic Ind Ltd Printed circuit board combined with thick-film resistor and thin-film circuit and its manufacturing method
US7100270B2 (en) * 2003-09-25 2006-09-05 Tong Hsing Electric Industries Ltd. Method of fabricating a thin film integrated circuit with thick film resistors
TWI224389B (en) 2003-09-29 2004-11-21 Phoenix Prec Technology Corp Semiconductor package substrate with embedded resistors and method for fabricating the same
KR100619367B1 (ko) * 2004-08-26 2006-09-08 삼성전기주식회사 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법
US7323762B2 (en) * 2004-11-01 2008-01-29 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded resistors and method for fabricating the same
EP2591912A1 (en) * 2006-02-20 2013-05-15 Daicel Chemical Industries, Ltd. Multilayer assembly and composite material comprising same
KR100881695B1 (ko) * 2007-08-17 2009-02-06 삼성전기주식회사 캐패시터 내장형 인쇄회로기판 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102958275A (zh) * 2011-08-31 2013-03-06 鸿富锦精密工业（深圳）有限公司 电路板
CN102958275B (zh) * 2011-08-31 2017-02-15 鸿富锦精密工业（深圳）有限公司 电路板
CN103898498A (zh) * 2012-12-28 2014-07-02 富葵精密组件(深圳)有限公司 黑化药水及透明印刷电路板的制作方法
CN103898498B (zh) * 2012-12-28 2016-06-01 富葵精密组件(深圳)有限公司 黑化药水及透明印刷电路板的制作方法
CN106576424A (zh) * 2014-08-29 2017-04-19 拓自达电线株式会社 柔性印刷配线板用增强部件和具备柔性印刷配线板用增强部件的柔性印刷配线板
CN109673099A (zh) * 2017-10-13 2019-04-23 欣兴电子股份有限公司 多层线路结构及其制作方法

Also Published As

Publication number Publication date
KR20080087083A (ko) 2008-09-30
US20080185172A1 (en) 2008-08-07
US20100021627A1 (en) 2010-01-28
TW200835404A (en) 2008-08-16
TWI389607B (zh) 2013-03-11
US7902463B2 (en) 2011-03-08
KR101002500B1 (ko) 2010-12-17
CN101467501B (zh) 2011-07-20
WO2008096464A1 (ja) 2008-08-14
JPWO2008096464A1 (ja) 2010-05-20
JP4702904B2 (ja) 2011-06-15
US8621748B2 (en) 2014-01-07

Similar Documents

Publication Publication Date Title
CN101467501B (zh) 印制电路板及该印制电路板的制造方法
KR100203540B1 (ko) 회로부품 및 회로부품의 제조방법
TWI304716B (en) Double-sided wiring board fabrication method, double-sided wiring board, and base material therefor
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
CN107683524A (zh) 配线电路基板、半导体装置、配线电路基板的制造方法以及半导体装置的制造方法
KR900003158B1 (ko) 기판상의 전기회로 형성방법
US7453702B2 (en) Printed wiring board
US7240431B2 (en) Method for producing multilayer printed wiring board, multilayer printed wiring board, and electronic device
CN111837210B (zh) 布线基板及其制造方法
JP3726500B2 (ja) 配線板及びその製造方法並びに無電解めっき方法
JP4134995B2 (ja) 配線板及びその製造方法並びに無電解めっき方法
JPH1070363A (ja) 印刷配線板の製造方法
CN111343802B (zh) 电路板及其制作方法
KR101926565B1 (ko) 인쇄회로기판 및 그의 제조 방법
JPH114056A (ja) 印刷抵抗プリント配線板及びその製作方法
JP4978032B2 (ja) プリント配線板及びその製造方法
JPH1079568A (ja) プリント配線板の製造方法
TWI299971B (en) Process for manufacturing a wiring substrate
JP4492071B2 (ja) 配線基板の製造方法
JP2008235665A (ja) フレキシブル基板およびその製造方法
JP2002208779A (ja) 柱状金属体の形成方法及び導電構造体
TWI247363B (en) A substrate structure having solid micro vias and manufacture method thereof
JP2004179485A (ja) プリント配線板の製造方法及びプリント配線板
JPH0621651A (ja) 多層配線回路板及びその製造方法
JP2009290233A (ja) 配線基板とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: IBIDEN ELECTRONICS (BEIJING) CO., LTD.

Free format text: FORMER OWNER: IBIDEN CO., LTD.

Effective date: 20120213

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; TO: 100176 DAXING, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20120213

Address after: 100176 No. 15 East Rongchang street, Beijing economic and Technological Development Zone, China

Patentee after: IBIDEN Electronics (Beijing) Co.,Ltd.

Address before: Gifu County, Japan

Patentee before: IBIDEN Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110720

Termination date: 20210802

CF01 Termination of patent right due to non-payment of annual fee