CN102958275B - 电路板 - Google Patents
电路板 Download PDFInfo
- Publication number
- CN102958275B CN102958275B CN201110255041.1A CN201110255041A CN102958275B CN 102958275 B CN102958275 B CN 102958275B CN 201110255041 A CN201110255041 A CN 201110255041A CN 102958275 B CN102958275 B CN 102958275B
- Authority
- CN
- China
- Prior art keywords
- perforation
- layer
- conducting block
- circuit board
- supply assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
一种电路板，用以将供电组件提供的电流传导至受电组件，所述电路板包括若干层传导层、若干第一贯孔以及若干第二贯孔，所述每一层传导层均包括导电块，所述供电组件以及受电组件均设置电连接至所述导电块，所述若干第一贯孔以及第二贯孔分别贯穿该若干层传导层并电性连接相邻的传导层上的对应位置的所述导电块，所述若干第一贯孔环绕供电组件设置，所述第二贯孔沿导电组件以及供电组件之间的导电块的边缘设置，所述第一贯孔用以将供电组件提供的电流引导并分流至各层的导电块，所述第二贯孔用以将各层导电块上分流后的电流引导至电阻值较低的导电块上进行传递，直至传递至受电组件。
Description
技术领域
本发明涉及一种电路板，尤其涉及一种多层电路板。
背景技术
为了提高电路板进行电流传输的效率，通常采用多层铜箔并行走线的方式设计电路板，即于电路板上同时设置多层铜箔并贯穿该多层铜箔开设多个贯孔，使各层铜箔通过该贯孔电性连接。使用中，受电组件传递的电流可以经该贯孔导流至各层铜箔进行分流，通过各层铜箔分别将分流后的部分电流并行传递至受电端后再重新汇集。该种多层铜箔并行走线的方式相对单层铜箔传递的方式具有较小阻抗，且每层铜箔上传递的电流能量较低，有利于降低传递过程中的损耗，从而有效提升了电源的效率。然而，现有的电路板上的贯孔布局一般较为随意，经常仅为了提高电流在多层结构中传递的便利性而尽可能的设置较多的贯孔，在实际使用中，可能导致部分贯孔闲置，设置大量的贯孔也使得各层铜箔结构较为破碎，导致铜箔的电阻增加而增大传递过程中的损耗，反而降低了传递电流的效率。
发明内容
有鉴于此，有必要提供一种传递电源效率较高的电路板。
一种电路板，用以将供电组件提供的电流传导至受电组件，所述电路板包括若干层传导层、若干第一贯孔以及若干第二贯孔，所述每一层传导层均包括导电块，所述供电组件以及受电组件均设置电连接至所述导电块，所述若干第一贯孔以及第二贯孔分别贯穿该若干层传导层并电性连接相邻的传导层上的对应位置的所述导电块，所述若干第一贯孔环绕供电组件设置，所述第二贯孔沿导电组件以及供电组件之间的导电块的边缘设置，所述第一贯孔用以将供电组件提供的电流引导并分流至各层的导电块，所述第二贯孔用以将各层导电块上分流后的电流引导至电阻值较低的导电块上进行传递，直至传递至受电组件。
所述电路板环绕供电组件周缘设置第一贯孔，并位于所述供电组件以及受电组件之间的导电块边缘设置第二贯孔，使得供电组件传递的电流经过周缘的第一贯孔导入至内层的传导层进行并行传输，且于传输过程中通过第二贯孔将每层导电块上传递的电流引导至电阻值较低的导电块进行传递，使电流的传送更为顺畅，且传输损耗较小，防止某一层传导层传导的电流过大而损坏该传导层。与现有技术相比，本发明的实施例设置的贯孔总数较少，阻抗较低，传输过程中的损耗更小，从而增加了该电路板传递电能的效率。
附图说明
图1是本利用发明较佳实施方式的电路板实现电流传递的示意图。
图2是图1沿II-II向的剖视图。
主要元件符号说明
| 电路板 | 100 |
| 传导层 | 10 |
| 本体 | 11 |
| 导电块 | 13 |
| 第一贯孔 | 30 |
| 第一通孔 | 31 |
| 第一导电结构 | 33 |
| 导流区 | 40 |
| 第二贯孔 | 50 |
| 第二通孔 | 51 |
| 第二导电结构 | 53 |
| 供电组件 | 70 |
| 受电组件 | 90 |
| 过孔 | 91 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1及图2，本发明较佳实施方式的电路板100为一多层电路板，包括相互平行的若干层传导层10、若干第一贯孔30、若干第二贯孔50、供电组件70以及受电组件90。所述每一层传导层10均包括本体11以及贯穿设置于本体11上的导电块13。所述若干第一贯孔30以及第二贯孔50均贯穿每一层的导电块13开设，且所述若干第一贯孔30环绕供电组件70设置，所述若干第二贯孔50沿供电组件70以及受电组件90之间的导电块13的边缘设置，使得供电组件70发出的电流经第一贯孔30以及第二贯孔50引导并分流至各传导层10，以通过各传导层10上的导电块13将电流并行传递至受电组件90。
所述若干传导层10可以为现有电路板上的信号层或者电源层等，其本体11采用绝缘材料制成，并通过于所述本体11上设置的信号线(图未示)实现信号的传送，导电块13采用金属材料制成，用以将电子组件电连接至该电路板100，以及通过该导电块13实现电能的传递。由于每层导电块13的具体形状可能稍微有差别，例如某部分宽度较狭窄，或者中间设置用以安装其他组件的通孔等，使得各层导电块13的电阻值可能不完全相同。于本发明实施方式中，所述导电块13采用铜箔材料制成。所述供电组件70以及受电组件90均电性连接至该电路板100表面传导层10的导电块13。
所述每一第一贯孔30均包括贯穿每一传导层10上的导电块13开设的第一通孔31以及第一导电结构33，所述第一导电结构33镀于第一通孔31内表面，以通过该第一导电结构33于供电组件70端建立各传导层10之间的电性连接。于本发明实施方式中，所述第一导电结构33通过于第一通孔31内表面镀金属材料加工形成。
于本发明实施方式中，所述若干第一贯孔30环绕供电组件70设置而于表层的传导层10上形成一导流区40。当供电组件70通过该电路板100传递电流至受电组件90时，电流呈辐射状的流入该导流区40，部分电流由各第一贯孔30之间的间隙穿出该导流区40直接于该表层的导电块13进行传递，部分电流则在该导流区40边缘的第一贯孔30的引导作用下进入内层各导电块13进行分流传递，以将供电组件70产生的电流分流至各传导层10进行传递。
可以理解，该第一贯孔30的数量可根据供电组件70的数目以及待传递的电流大小进行相应设置。于本发明实施方式中，以通过四个相同的供电组件70传递160A的电流至受电组件90端为例进行说明，则需通过每一供电组件70传递40A电流至受电组件90。如此，根据现有电路板上的贯孔的尺寸标准之一，一个第一贯孔30可通过的最大电流为2.5A，则本发明实施方式中，可通过设置20个上述标准的第一贯孔30环绕形成所述导流区40，使得供电组件70传递电流时，每一第一贯孔30可将接近2A的电流引导至内层的传导层10进行传递，防止由于设置的第一贯孔30数量不够而使某一第一贯孔30内瞬间通过的电流过大而损坏该电路板100。
所述每一第二贯孔50的结构与第一贯孔30的结构相似，包括贯穿每一传导层10上的导电块13开设的第二通孔51以及镀于第二通孔51内表面的第二导电结构53，并通过第二导电结构53于供电组件70以及受电组件90之间建立各传导层10之间的电性连接。于本发明实施方式中，所述第二导电结构53通过于第二通孔51内表面镀金属材料加工形成。
于本发明实施方式中，供电组件70产生的电流经第一贯孔30分流至各层后，将于传递过程中不断沿第二贯孔50自动流向电阻值较低的导电块13，再通过各层的导电块13将电流传递至电压较低的受电组件90，确保了电流传送的流畅性，降低了传输损耗，也可防止某一层导电块13上传导的电流较大而导致该层传导层10升温而被烧坏。例如：于表层的传导层10上的导电块13传递的电流部分沿边缘的第二贯孔50流向电阻值较低的传导层10的导电块13，还有部分将继续于该表层的导电块13传递，或者传递一端距离后沿另一第二贯孔50流向里层的电阻值较低的导电块13；于里层的导电块13传递的电流，部分沿所述第二贯孔50流向上层或者下层的电阻较低的导电块13，部分则继续于该层导电块13传递，直至所述传递的电流到达受电组件90。
所述受电组件90为一核心处理器，电路板100上对应该受电组件90的各供电引脚(图未示)设置有过孔91，该过孔91的结构与第一贯孔30以及第二贯孔50相同，用以通过所述过孔91将电连接于表层传导层10的受电组件90与其他层导电块13建立电性连接。供电组件70经过多层传导层10分流后并行传输的电流传送至受电组件90的过孔91。所述受电组件90消耗过孔91传递的电流，同时，各传导层10传递的电流自动由过孔91流向电压较低的受电组件90，实现对受电组件90的持续供电。
本发明电路板100环绕供电组件70周缘设置适当数目的第一贯孔30，使得供电组件70传递的电流经过周缘的第一贯孔30导入至内层的传导层10进行并行传输，另外沿位于所述供电组件70以及受电组件90之间的导电块13边缘设置第二贯孔50，通过该等第二贯孔50将传输的电流引导至电阻值较低的传导层10进行传递，使电流的传送更为流畅，且防止某一层传导层10传导的电流过大而烧坏该传导层10。与现有技术相比，本实施例设置的第一贯孔30以及第二贯孔50的数量之和仍明显少于绝大多数现有多层电路板的贯孔总数，可以使电路板100内的各传导层10结构更为完整连贯，阻抗较低，传输过程中的损耗更小，从而增加了电能传递的效率。
Claims (8)
1.一种电路板，用以将供电组件提供的电流传导至受电组件，所述电路板包括若干层传导层、若干第一贯孔以及若干第二贯孔，所述每一层传导层均包括导电块，所述供电组件以及受电组件均电连接至所述导电块，所述若干第一贯孔以及第二贯孔分别贯穿该若干层传导层并电性连接相邻的传导层上的对应位置的所述导电块，其特征在于：所述若干第一贯孔环绕供电组件设置，所述第二贯孔沿导电组件以及供电组件之间的导电块的边缘设置，所述第一贯孔用以将供电组件提供的电流引导并分流至各层的导电块，所述第二贯孔用以将各层导电块上分流后的电流引导至电阻较低的导电块上进行传递，直至传递至受电组件。
2.如权利要求1所述的电路板，其特征在于：所述供电组件电性连接表层的传导层内的导电块，所述若干第一贯孔环绕供电组件设置于表层的导电块上形成一导流区，供电组件提供的电流辐射至导流区，部分由导流区周缘的贯孔进入内层的各层导电块进行传输，部分由各贯孔之间的间隙穿出导流区，并继续通过该表层的导电块进行传递。
3.如权利要求2所述的电路板，其特征在于：所述供电组件产生的电流分流至各层后，于传输过程中，部分电流沿第二贯孔自动流向电阻较低的一层导电块，部分电流继续于该层导电块传输，或者传输一段距离后，部分电流再沿另一第二贯孔流向电阻较低的另一层导电块。
4.如权利要求3所述的电路板，其特征在于：所述受电组件设置并电连接于表层的导电块，电路板还包括对应受电组件设置的若干过孔，用以建立受电组件与各传导层的电性连接，供电组件传递的电流经过第一贯孔以及第二贯孔导流至各传导层并行传输，再通过过孔汇合传递至受电组件。
5.如权利要求1所述的电路板，其特征在于：所述第一贯孔包括第一通孔以及第一导电结构，所述第一通孔贯穿各层导电块开设形成，第一导电结构设置于第一通孔内表面，所述第一贯孔通过第一导电结构电性连接相邻的导电块。
6.如权利要求1所述的电路板，其特征在于：所述第二贯孔包括第二通孔以及第二导电结构，所述第二通孔贯穿各层导电块开设形成，第二导电结构设置于第二通孔内表面，所述第二贯孔通过第二导电结构电性连接相邻的导电块。
7.如权利要求1所述的电路板，其特征在于：所述各传导层为电路板上设置的电源层或者信号层。
8.如权利要求1所述的电路板，其特征在于：所述每一第一贯孔均具有一可通过的最大电流，所述第一贯孔的数目根据供电组件待传递的电流平均分配至每一第一贯孔上的电流大小相应设置，使分配至每一第一贯孔上的电流大小小于该贯孔允许通过的最大电流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110255041.1A CN102958275B (zh) | 2011-08-31 | 2011-08-31 | 电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110255041.1A CN102958275B (zh) | 2011-08-31 | 2011-08-31 | 电路板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102958275A CN102958275A (zh) | 2013-03-06 |
| CN102958275B true CN102958275B (zh) | 2017-02-15 |
Family
ID=47766286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110255041.1A Active CN102958275B (zh) | 2011-08-31 | 2011-08-31 | 电路板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102958275B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5847936A (en) * | 1997-06-20 | 1998-12-08 | Sun Microsystems, Inc. | Optimized routing scheme for an integrated circuit/printed circuit board |
| CN101467501A (zh) * | 2007-02-06 | 2009-06-24 | 揖斐电株式会社 | 印制电路板及该印制电路板的制造方法 |
| CN101529650A (zh) * | 2006-08-22 | 2009-09-09 | 莫列斯公司 | 阻抗匹配的电路板 |
| CN102137540A (zh) * | 2009-12-25 | 2011-07-27 | 索尼公司 | 电路板叠层模块和电子装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7227758B2 (en) * | 2003-07-21 | 2007-06-05 | Delphi Technologies, Inc. | Printed circuit board assembly with integrated connector |
-
2011
- 2011-08-31 CN CN201110255041.1A patent/CN102958275B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5847936A (en) * | 1997-06-20 | 1998-12-08 | Sun Microsystems, Inc. | Optimized routing scheme for an integrated circuit/printed circuit board |
| CN101529650A (zh) * | 2006-08-22 | 2009-09-09 | 莫列斯公司 | 阻抗匹配的电路板 |
| CN101467501A (zh) * | 2007-02-06 | 2009-06-24 | 揖斐电株式会社 | 印制电路板及该印制电路板的制造方法 |
| CN102137540A (zh) * | 2009-12-25 | 2011-07-27 | 索尼公司 | 电路板叠层模块和电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102958275A (zh) | 2013-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN201042106Y (zh) | 一种电路板通孔及电路板 | |
| CN102548205B (zh) | 金手指和板边互连器件 | |
| CN103402332B (zh) | 具备高密度互连设计和散热结构的pcb板及其制作方法 | |
| CN103517576B (zh) | 印刷电路板加工方法及印刷电路板和电子设备 | |
| CN203015284U (zh) | 高速pcb差分过孔结构 | |
| CN104427789B (zh) | 多层电路板及其制作方法 | |
| CN102958275B (zh) | 电路板 | |
| CN104349572A (zh) | 印刷电路板 | |
| TW201311082A (zh) | 電路板 | |
| CN105101642A (zh) | 一种增加多层pcb板金属箔面积的方法及多层pcb板 | |
| TWM417743U (en) | Printed circuit board | |
| CN108112168A (zh) | 一种厚铜板内层非功能性焊盘设计添加方法 | |
| CN202121870U (zh) | 电路板 | |
| CN103917061A (zh) | 半涂覆铜的pcb通孔的制备方法及pcb板 | |
| CN203523143U (zh) | 柔性电路板 | |
| TW201240543A (en) | Printed circuit board | |
| CN205793635U (zh) | Pcb板的连接结构 | |
| CN104270886B (zh) | 多层印制板结构及其制备方法 | |
| CN210840225U (zh) | 一种单面覆铜无导线led灯带 | |
| CN102523682A (zh) | 一种电路板组件及电子装置 | |
| CN201230403Y (zh) | 印刷电路板 | |
| CN205336650U (zh) | 一种用于宽带阻抗匹配的pcb结构 | |
| CN205596448U (zh) | 一种插接电路板 | |
| CN205179490U (zh) | 一种堆叠印刷电路板 | |
| CN207425915U (zh) | 一种可引出电源线的cob光源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180205 Address after: Haiyun street, Tianjin economic and Technological Development Zone No. 80 Patentee after: Hongfujin Precision Electronics (Tianjin) Co., Ltd. Address before: 518109 Guangdong city of Shenzhen province Baoan District Longhua Town Industrial Zone tabulaeformis tenth East Ring Road No. 2 two Co-patentee before: Hon Hai Precision Industry Co., Ltd. Patentee before: Hongfujin Precise Industry (Shenzhen) Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP03 | Change of name, title or address |
Address after: No. 36, North Street, West District, economic and Technological Development Zone, Binhai New Area, Tianjin Patentee after: Fulian precision electronics (Tianjin) Co.,Ltd. Address before: No. 80 Haiyun Street, Tianjin Economic and Technological Development Zone, 300457 Patentee before: HONGFUJIN PRECISION ELECTRONICS (TIANJIN) Co.,Ltd. |
|
| CP03 | Change of name, title or address |