KR101002500B1 - 프린트 배선판 및 그 프린트 배선판의 제조 방법 - Google Patents

프린트 배선판 및 그 프린트 배선판의 제조 방법 Download PDF

Info

Publication number
KR101002500B1
KR101002500B1 KR1020087013249A KR20087013249A KR101002500B1 KR 101002500 B1 KR101002500 B1 KR 101002500B1 KR 1020087013249 A KR1020087013249 A KR 1020087013249A KR 20087013249 A KR20087013249 A KR 20087013249A KR 101002500 B1 KR101002500 B1 KR 101002500B1
Authority
KR
South Korea
Prior art keywords
resistor
wiring board
printed wiring
electrode
insulating layer
Prior art date
Application number
KR1020087013249A
Other languages
English (en)
Other versions
KR20080087083A (ko
Inventor
미찌마사 다까하시
유끼노부 미까도
히로유끼 야나기사와
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20080087083A publication Critical patent/KR20080087083A/ko
Application granted granted Critical
Publication of KR101002500B1 publication Critical patent/KR101002500B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은, 절연층과, 상기 절연층의 한쪽측의 표면측에 매립되고, 상기 절연층의 한쪽측 표면과 함께 부재 탑재면을 구성하는 복수의 전극과, 상기 부재 탑재면에서의 상기 전극의 표면 각각의 일부 영역을 포함하는 저항체 형성 영역 위에 형성된 저항체와, 상기 부재 탑재 표면에서의 저항체 형성 영역 이외의 영역으로서, 상기 전극의 표면의 일부 영역을 포함하는 영역 위에, 상기 저항체와 공극에 의해 이격되어 있도록 형성된 외부 접속용 도체 패턴을 구비하는 프린트 배선판을 제공한다. 이에 의해, 높은 저항값을 갖고, 또한, 그 저항값이 안정되어 정밀도가 좋은 것인 저항 소자, 및 그 저항 소자를 구비하는 프린트 배선판을 제공할 수 있다.
절연층, 부재 탑재면, 저항체, 공극, 도체 패턴, 인, 니켈, 구리

Description

프린트 배선판 및 그 프린트 배선판의 제조 방법{PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 프린트 배선판 및 그 프린트 배선판의 제조 방법에 관한 것으로, 보다 상세하게는, 높은 저항값을 갖는 저항체를 최외층 또는 내층에 구비하는 프린트 배선판, 및 그 프린트 배선판의 제조 방법에 관한 것이다.
프린트 배선판의 내층이나 외층에 실장되는 저항체는, 도금법이나 인쇄법에 의해 제조되어 왔다. 여기에서, 도금법에 의해 고저항값을 갖는 저항체를 형성하는 경우에는, 도금 두께를 극박으로 하거나, 저항체의 구조를 다공질(포러스)로 할 필요가 있다. 이 때문에, 도금법에 의해 높은 저항값을 갖는 저항체를 형성하는 것은 기술적으로 곤란하다. 이 때문에, 고저항값을 갖는 저항체는, 인쇄법에 의해 제조되고 있다.
예를 들면, 스크린 인쇄에 의해 형성되는 저항체는, 이하와 같이 하여 형성된다(특허 문헌1 참조). 우선, 절연체 재료층 및 도체 재료층을 적층한 후, 포토 에칭법에 의해 절연체 재료층 위에 원하는 도체 패턴을 형성한다. 계속해서, 절연체 재료층에 형성된 소정의 도체 패턴 사이에 언더코트층을 형성한다. 그리고, 언더코트층 및 그 언더코트층에 인접하는 도체 패턴의 단부 위에 카본 페이스트를 스 크린 인쇄하고, 저항체를 배설한다. 이와 같이 해서, 프린트 배선판용의 저항체가 형성된다(이하, 「종래예」라고 함). 또한, 언더코트를 형성하지 않고, 직접 수지에 페이스트를 도포하는 방법도 있다.
특허 문헌 1 : 일본 특개평 11-4056호 공보
<발명의 개시>
<발명이 해결하고자 하는 과제>
전술한 종래예의 기술은, 간이하게 프린트 배선판에 내장되는 저항체를 형성할 수 있다고 하는 관점으로부터는 우수한 것이다. 그러나, 종래예와 같이, 스크린 인쇄의 기술에 의해 형성된 저항체(이하, 「인쇄 저항체」라고 하는 것이 있음)에서는, 인쇄 후에 액상의 페이스트가 유동하거나, 수지나 접착제 등의 열경화 시에 생기는 수축에 의해, 인쇄 저항체의 두께나 폭이 변동하거나, 번짐에 의해 형상이 변화되거나 하기 쉽고, 그 결과, 저항값을 정밀도 좋게 제어할 수 없다.
또한, 종래예의 인쇄 저항체에서는, 도 10에 도시한 바와 같이, 기재(52A) 위에 배설된 도체층에 형성된 소정의 오목부에 저항체가 형성된다. 그 때, 저항체R의 일부는 도체층 위에 중복 부분을 갖도록 형성된다. 저항체의 액성에 사용되는 페이스트는, 일반적으로는 열경화에 의해 체적이 수축하기 때문에, 저항체의 경화 동안에 저항체의 중앙부 부근이 움푹 패이는 등의 형상 변화가 생기는 것이 많다. 그리고, 이러한 움푹 패임의 형성은, 저항값의 변동의 원인으로 된다.
그리고, 이러한 저항체와 도체층과의 접촉 면적은, 도체층의 두께에 의존하게 되기 때문에, 이것이 저항값의 변동의 원인으로 되어 있다. 또한, 표면 처리 시에 가해지는 열이나 저항체 상부에의 프리프레그를 통하여 타층을 적층할 때에 가해지는 열이나 압력에 의해서도 저항값이 변화되기 쉬워, 변동이 커지는 경향이 있다.
본 발명은, 상기의 사정을 기초로 이루어진 것으로, 그 목적은, 높은 저항값을 갖고, 또한, 그 저항값이 안정되어 정밀도가 좋은 것인 전극을 구비하는 프린트 배선판을 제공하는 데에 있다.
<과제를 해결하기 위한 수단>
본 발명의 제1 실시 양태는, 절연층과, 상기 절연층의 한쪽측의 표면측에 매립되고, 상기 절연층의 한쪽측 표면과 함께 부재 탑재면을 구성하는 복수의 전극과, 상기 부재 탑재면에서의 상기 전극의 표면의 일부 영역을 포함하는 저항체 형성 영역 위에 형성된 저항체와, 상기 부재 탑재 표면에서의 저항체 형성 영역 이외의 영역으로서, 상기 전극의 표면의 일부 영역을 포함하는 영역 위에, 상기 저항체와 공극에 의해 이격되어 있도록 형성된 외부 접속용 도체 패턴을 구비하는 프린트 배선판이다.
이 프린트 배선판에 형성되어 있는 저항체는, 각각 외부 접속용의 도체 패턴(도체층)과 접속되어 있는 복수의 전극 사이에, 각각의 전극을 전기적으로 접속하도록 형성되어 있다. 상기 복수의 전극은, 절연성의 기재에 매립되어 있고, 이 기재의 표면과 매립된 전극과의 표면이, 거의 평면인 저항체의 탑재면을 형성하고 있다. 그리고, 이 프린트 배선판에 형성되어 있는 저항체는, 상기 탑재면에서, 전극과 소정의 면적에서 접촉하도록 되어 있다. 이 때문에, 저항값을 안정된 것으로 할 수 있다.
여기에서, 상기 도체 패턴과 상기 저항체는, 공극에 의해 이격되어 있고, 저항체는 도체 패턴과 접촉하지 않은 구성으로 되어 있다. 도체 패턴과, 저항체를 접촉시키지 않도록 함으로써, 금속제의 도체 패턴과 저항체 사이에서의 전자의 마이그레이션을 방지할 수 있기 때문에, 부식 반응이 억제된다. 이에 의해, 부식 반응에 기인하는 저항값의 변화가 억제되어, 저항값을 안정화할 수 있다.
또한, 종래의 저항체의 저항값은 도체 패턴의 두께에 영향받아 변동하며, 특히, 도체 패턴의 폭이 좁은 경우에는 그 영향이 크다. 그러나, 본 발명의 구성으로 함으로써, 저항체가 도체 패턴과 접촉하지 않게 되기 때문에, 도체의 두께의 변화에 의존하는 저항값의 변동폭을 작게 할 수 있다.
그리고, 이 저항체는, 외부 접속용의 배선 패턴을 덮지 않고 형성된다. 또한, 각각의 전극과 저항체의 접촉 면적이 일정하게 된다. 이 때문에, 저항체의 저항값이 안정되도록 되어 있다.
또한, 상기 프린트 배선판은, 상기 저항체와 상기 외부 접속용 도체 패턴을 매립하는 다른 절연층을 더 구비하는 것으로 할 수 있다. 그리고, 상기 다른 절연층은 무기의 필러 또는 섬유를 함유하는 것인 것이, 열 이력에 의한 절연층의 팽창, 수축을 억제하여, 저항체에 가해지는 부하를 저감할 수 있기 때문에 바람직하며, 상기 무기 필러 또는 섬유는, 글래스제인 것이, 등방성 및 전기 절연성의 면으로부터 더욱 바람직하다.
또한, 상기 전극은, 주 금속과 함유 원소로 이루어지는 것이다. 여기에서, 「함유 원소」란, 전극을 형성할 때에, 전극 내에 필수 성분으로서 소정량으로 함유되는 원소를 말한다. 주 금속으로서는, 산이나 알칼리에 대한 내식성과 가공성이 우수한 금, 은, 구리, 백금, 팔라듐, 니켈 및 알루미늄으로 이루어지는 군으로부터 선택되는 금속을, 또한, 함유 원소로서는 인을, 각각 바람직하게 사용할 수 있다.
이들 금속과 후술하는 양의 함유 원소를 조합하면, 전극 형성 시에, 저항값의 안정화의 저해 요인으로 되는 핀홀의 형성을 억제할 수 있다. 이에 의해, 전극과의 접촉면이 평활해져 접촉 면적이 일정하게 유지되어, 저항값을 안정화시킬 수 있기 때문이다. 전술한 금속 중에서도, 치밀한 막이 형성되어, 저항값을 안정시키기 쉽다고 하는 점으로부터, 니켈 또는 팔라듐을 사용하는 것이 더욱 바람직하다.
니켈과 인을 이용하여 상기 전극을 형성하는 경우에는, 인의 함유량은 약 5∼약 14중량%인 것이 바람직하고, 약 9∼약 11중량인 것이 더욱 바람직하다.
니켈과 인을 이용하여 상기 전극을 형성할 때에, 인의 함유량이 약 5중량% 미만에서는, 전극 형성 시에 전기 특성의 향상이 보이지 않는 것, 형성된 전극 표면에 핀홀이 형성되어 평탄성이 불충분하게 되는 것, 및, 니켈 결정 사이의 결합 강도가 작아, 열이나 산, 알칼리 등의 약액에 대한 내식성이 저하하는 경향이 있다고 하는 문제가 생긴다. 이 때문에, 충분히 높은 저항값을 갖는 저항체를 제조할 수 없게 된다.
또한, 약 14중량%를 초과해도 전기 특성의 향상은 보이지 않고, 반대로, 약 14중량%를 초과하면, 저항체의 형성에 필수인 치밀한 막은 아니고 다공성의 막이 형성되거나, 부적절한 석출이 생겨서 도금막이 형성되지 않게 된다고 하는 문제가 생긴다. 또한, 니켈 내의 인이 산소에 의해 산화를 받기 쉽게 되기 때문에, 고온의 공기 분위기 하에서 14중량%를 초과하는 인 함유량의 저항체를 사용하면, 저항값이 크게 변동할 우려도 있는 것에 의한다.
이상에 의해, 약 5∼약 14중량%의 인과 니켈이라고 하는 조합을 사용하면, 전술한 바와 같은 문제가 생길 일도 없고, 열이나 산, 알칼리 등의 약액에 대한 내식성이 있고, 또한, 고온의 공기 분위기 하에서 사용된 경우에도, 저항값이 변화될 우려가 적은 저항체를 제조할 수 있다.
또한, 본 발명의 제2 양태는, 절연층과, 상기 절연층의 한쪽측의 표면측에 매립되고, 상기 절연층의 한쪽측 표면과 함께 부재 탑재면을 구성하는 복수의 전극과, 상기 부재 탑재면에서의 상기 전극의 표면의 일부 영역을 포함하는 저항체 형성 영역 위에 형성된 저항체와, 상기 부재 탑재 표면에서의 저항체 형성 영역 이외의 영역으로서, 상기 전극의 표면의 일부 영역을 포함하는 영역 위에 형성된 외부 접속용 도체 패턴을 구비하고, 상기 저항체의 두께는, 상기 외부 접속용 도체 패턴보다도 얇아지도록 구성되어 있는 프린트 배선판이다.
또한, 전술한 바와 같이, 본 발명의 프린트 배선판에서는, 저항체의 두께는, 외부 접속용의 도체 패턴보다도 얇다. 종래의 저항체의 저항값은 도체 패턴의 두께에 영향받아 변동하지만, 본 발명의 구성으로 함으로써, 저항체는 도체 패턴과 접촉하지 않게 되기 때문에, 저항값의 변동폭을 작게 할 수 있다.
본 발명의 제3 실시 양태는, 절연층과, 상기 절연층의 한쪽측의 표면측에 매 립되고, 상기 절연층의 한쪽측 표면과 함께 부재 탑재면을 구성하는 복수의 전극과, 상기 부재 탑재면에서의 상기 전극의 표면의 일부 영역을 포함하는 저항체 형성 영역 위에 형성된 저항체와, 상기 부재 탑재 표면에서의 저항체 형성 영역 이외의 영역으로서, 상기 전극의 표면의 일부 영역을 포함하는 영역 위에, 상기 저항체와 공극에 의해 이격되어 있도록 형성된 외부 접속용 도체 패턴을 구비하고, 상기 저항체의 두께는, 상기 외부 접속용 도체 패턴보다도 얇아지도록 구성되어 있는 프린트 배선판이다.
또한, 상기 저항체는, 상기 외부 접속용 도체 패턴(도체층)의 두께보다도 얇아지도록 형성되어 있는 것이 바람직하다. 저항체의 두께가 도체층의 두께보다도 두꺼운 경우에는, 적층 시에 저항체에 압력이 가해져서 변형되어, 저항값이 변동하는 원인으로 되지만, 저항체의 두께를 상기한 바와 같이 도체층보다도 얇게 해 둠으로써, 이러한 변형에 수반하는 저항값의 변동을 억제할 수 있기 때문이다. 또한, 저항체 상의 솔더 레지스트도 인쇄법에 의해 양호하게 형성할 수 있다. 또한, 전술한 바와 같이 형성한 저항체의 바로 위에 별도의 저항체가 위치하도록 적층할 수도 있기 때문에, 적층 후의 두께를 종전의 경우보다도 얇게 할 수 있다.
또한, 상기 외부 접속용 도체 패턴은, 금속 박과, 상기 금속 박이 절연층과 접촉하지 않는 면 위에 실시된 금속 도금에 의해 구성되어 있는 것인 것이 바람직하다. 여기에서, 상기 금속 도금에서 사용된 금속은 구리인 것이, 저항체 형성 부분 이외의 도통 저항을 낮게 형성할 수 있기 때문에 바람직하다.
상기 전극의 두께는, 상기 외부 접속용 도체 패턴의 두께보다도 얇아지도록 형성되어 있는 것이, 기판 전체의 두께를 얇게 할 수 있기 때문에 바람직하다.
또한, 이 프린트 배선판은, 상기 저항체와, 상기 외부 접속용 도체 패턴을 매립하는 다른 절연층을 더 구비하는 것이어도 된다. 여기에서, 상기 외부 접속용 도체 패턴에서의 다른 절연층의 접촉면에는, 흑화 처리가 실시되어 있는 것이, 높은 밀착 강도가 얻어지기 때문에 바람직하며, 상기 외부 접속용 도체 패턴이 매립되어 있는 다른 절연층에, 층간 접속용 비아가 형성되어 있는 것이, 고밀도 배선을 형성할 수 있기 때문에 바람직하다.
상기 층간 접속용 비아는 도전성 수지로 충전되어 있는 것이, 복수의 종류의 절연 재료를 사용할 수 있는 점에서 바람직하며, 상기 층간 접속용 비아는 도금에 의해 금속으로 충전되어 있는 것인 것이, 도통 저항을 낮게 형성할 수 있기 때문에 더욱 바람직하다.
본 발명의 제4 실시 양태는, 기재의 표면에 배설된 도체층의 표면에, 도금법에 의해 전극을 형성하는 전극 형성 공정과, 상기의 전극 위 및 도체층 위에 절연층을 형성하는 절연층 형성 공정과, 상기 도체층으로부터 기재를 박리하는 기재 박리 공정과, 저항체 형성 영역 이외의 부분에 배설되어 있는 도체층을 패터닝하는 패터닝 공정과, 저항체 형성 영역 위에, 상기 패터닝된 도체층과 공극에 의해 이격되도록 저항체를 형성하는 저항체 형성 공정을 구비하는 것을 특징으로 하는 프린트 배선판의 제조 방법이다.
이와 같이 함으로써, 저항체와 도체층의 접촉 면적이 일정해져, 저항값의 변동이 억제된다. 또한, 표면 처리 시에 가해지는 열이나, 저항체 상부에 프리프레 그를 통하여 타층을 적층할 때에 가해지는 열이나 압력에 의해서도 저항값이 변화되기 어려워, 정밀도가 높은 저항체를 구비하는 프린트 배선판의 제조가 가능하게 된다.
상기의 저항체 형성 공정에서는, 저항체 형성 영역 위에, 저항체를 인쇄법에 의해 형성하는 것인 것이 바람직하다. 상기 저항체 형성 영역에서는, 전술한 바와 같이, 기재의 표면과 매립된 전극과의 표면이 거의 동일한 평면을 형성하도록 되어 있다. 이 때문에, 인쇄법에 의해 저항체를 형성한 경우라도, 인쇄 후의 저항체의 형상 변화가 적어 높은 해상도가 얻어진다. 이 결과, 저항체의 저항값이 변동되기 어려운 것으로 된다.
상기 인쇄법은, 스크린 인쇄법 또는 잉크제트법인 것이 생산성의 면으로부터 더욱 바람직하다. 인쇄에는, 금 페이스트, 은 페이스트, 구리 페이스트, 카본 페이스트, 니켈 페이스트 및 팔라듐 페이스트로 이루어지는 군으로부터 선택되는 어느 하나의 페이스트를 사용하는 것이 바람직하며, 이들 나노 페이스트를 사용하면, 보다 고정밀도의 저항체를 얻을 수 있다. 또한, 상기 도체 패턴과 상기 저항체는, 적어도 일부가 공극에 의해 이격되는 것인 것이 바람직하다. 이 이유는 전술한 바와 같다.
상기 전극은, 주 금속과 함유 원소로 이루어지는 것인 것이, 저항체를 안정시키기 쉽기 때문에 바람직하며, 상기 주 금속은 니켈 또는 팔라듐인 것이 바람직하며, 함유 원소는 인인 것이, 전술한 이유로부터 더욱 바람직하다.
상기 인의 함유량은, 주 금속이 니켈인 경우에는, 인의 함유량은 약 5∼약 14중량%인 것이 바람직하며, 약 9∼약 11중량%인 것이 더욱 바람직하다. 인의 함유량을 이들 범위로 하는 이유는 전술한 바와 같다.
또한, 상기 저항체는, 상기 도체층의 두께보다도 얇아지도록 형성되는 것인 것이 바람직하다.
이 프린트 배선판의 제조 방법에 따르면, 저항값을 안정시킬 수 있고, 그에 의해 높은 정밀도를 갖는 고저항을 갖는 저항체를 제조할 수 있다.
<발명의 효과>
본 발명에 따르면, 전극의 두께의 변동에 의한 영향을 받지 않는 저항체를 제공할 수 있다고 하는 효과를 발휘한다.
또한, 본 발명의 저항체 실장 프린트 배선판의 제조 방법에 따르면, 저항값이 안정된, 고저항의 저항체를 실장한 프린트 배선판을 제조할 수 있다.
또한, 본 발명의 프린트 배선판에 따르면, 안정된 저항값을 갖는 고저항의 저항체를 구비하는 프린트 배선판을 제공할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 저항체를 구비하는 프린트 배선판의 개략적인 구성을 도시하는 단면도.
도 2A는 도 1에 도시하는 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 1 단계).
도 2B는 도 1에 도시하는 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 2 단계).
도 2C는 도 1에 도시하는 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 3 단계).
도 3A는 도 1에 도시하는 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 4 단계).
도 3B는 도 1에 도시하는 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 5 단계).
도 3C는 도 1에 도시하는 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 6 단계).
도 4A는 도 1에 도시하는 프린트 배선판의 제조에 사용하는 부재의 제조 공정을 설명하기 위한 도면(제 7 단계).
도 4B는 도 1에 도시하는 프린트 배선판의 제조에 사용하는 부재의 제조 공정을 설명하기 위한 도면(제 8 단계).
도 4C는 도 1에 도시하는 프린트 배선판의 제조에 사용하는 부재의 제조 공정을 설명하기 위한 도면(제 9 단계).
도 5A는 도 1에 도시하는 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 10 단계).
도 5B는 도 1에 도시하는 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 11 단계).
도 6A는 도 1에 도시하는 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 12 단계).
도 6B는 도 1에 도시하는 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 13 단계).
도 7A는 도 1에 도시하는 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 14 단계).
도 7B는 도 1에 도시하는 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 15 단계).
도 7C는 도 1에 도시하는 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 16 단계).
도 8A는 도 1에 도시하는 프린트 배선판을 내층에 매립한 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 1 단계).
도 8B는 도 1에 도시하는 프린트 배선판을 내층에 매립한 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 2 단계).
도 8C는 도 1에 도시하는 프린트 배선판을 내층에 매립한 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 3 단계).
도 8D는 도 1에 도시하는 프린트 배선판을 내층에 매립한 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 4 단계).
도 9A는 도 1에 도시하는 프린트 배선판을 외층에 배치한 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 1 단계).
도 9B는 도 1에 도시하는 프린트 배선판을 외층에 배치한 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 2 단계).
도 9C는 도 1에 도시하는 프린트 배선판을 외층에 배치한 프린트 배선판의 제조 공정을 설명하기 위한 도면(제 3 단계).
도 10은 종래의 저항체의 형상을 도시하는 도면.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 일 실시 형태에 따른 프린트 배선판에 대하여 설명한다.
본 발명의 제1 실시 형태에 따른 프린트 배선판은, 전술한 바와 같이, 절연층과, 복수의 전극과, 저항체 형성 영역 위에 형성된 저항체와, 외부 접속용 도체 패턴을 구비하고 있다. 여기에서, 전극과 상기 도체 패턴과 상기 저항체로부터, 그 프린트 배선판에 형성되는 저항체가 구성되어 있다.
이 저항체는, 각각 외부 접속용의 배선 패턴(도체층)과 접속되어 있는 복수의 전극 사이에, 각각의 전극을 전기적으로 접속하도록 형성되어 있다. 상기 복수의 전극은, 절연성의 기재에 매립되어 있고, 이 기재의 표면과 매립된 전극과의 표면이, 거의 평면인 소자 탑재면을 형성하고 있다. 그리고, 저항체는 소자 탑재면에서, 전극과 소정의 면적에서 접촉하도록 되어 있다. 이 때문에, 저항값을 안정된 것으로 할 수 있다.
여기에서, 상기 도체 패턴과 상기 저항체는 공극에 의해 이격되어 있고, 도체 패턴과 접촉하지 않는 구성으로 되어 있다. 도체 패턴과, 저항체를 접촉시키지 않도록 함으로써, 금속으로 구성되는 도체 패턴과 저항체 사이에서의 전자의 마이그레이션을 방지할 수 있기 때문에, 부식 반응이 억제된다. 이에 의해, 부식 반응에 기인하는 저항값의 변화가 억제되어, 저항값을 안정화시킬 수 있다.
또한, 전술한 바와 같이, 종래의 프린트 배선판에 형성된 저항체의 저항값은 도체 패턴의 두께에 영향받아 변동하지만, 특히, 도체 패턴의 폭이 좁은 경우에는 그 영향이 크다. 그러나, 본 발명의 일 실시 형태에 따른 구성으로 함으로써, 저항체가 도체 패턴과 접촉하지 않게 되기 때문에, 도체의 두께의 변화에 의존하는 저항값의 변동폭을 작게 할 수 있다. 그리고, 완전히 접촉하지 않도록 함으로써, 상기한 바와 같은 의존이 없는 것으로 할 수 있다.
여기에서, 본 발명의 일 실시 형태에 따른 프린트 배선판에 형성되어 있는 상기 저항체는, 상기 저항체가 형성된 소자 탑재면 위의 영역 이외의 소자 탑재면의 영역과, 상기 소자 탑재면을 구성하는 전극의 일부 이외의 영역에 형성된 외부 접속용 도체 패턴을 더 구비하는 구성으로 할 수 있다. 즉, 상기 저항체는, 외부 접속용의 배선 패턴을 갖고 있고, 상기 저항체와 상기 배선 패턴은, 전극을 통하여 전기적으로 접속되어 있다.
그리고, 이 저항체는, 외부 접속용의 배선 패턴을 덮지 않고 형성된다. 또한, 각각의 전극과 저항체와의 접촉 면적이 일정해진다. 이 때문에, 저항체의 저항값이 안정되도록 되어 있다.
또한, 상기 전극은, 주 금속과 함유 원소로 이루어지는 것이다. 여기에서, 「함유 원소」란, 전극을 형성할 때에, 전극 내에 소정량으로 함유되는 원소를 말한다. 주 금속으로서는, 산이나 알칼리에 대한 내식성과 가공성이 우수한 니켈을, 또한, 함유 원소로서는 인을 각각 바람직하게 사용할 수 있다.
니켈과 후술하는 양의 함유 원소를 조합하면, 전극 형성 시에, 저항값의 안 정화의 저해 요인으로 되는 핀홀의 형성을 억제할 수 있다. 이에 의해, 전극과의 접촉면이 평활해져서 접촉 면적이 일정하게 유지되므로, 저항값을 안정화시킬 수 있다. 전술한 금속 중에서도, 치밀한 막이 형성되어, 저항값을 안정시키기 쉽다고 하는 점으로부터, 니켈을 사용하는 것이 더욱 바람직하다.
니켈과 인을 이용하여 상기 전극을 형성하는 경우에는, 인의 함유량은 약 9∼약 11중량%인 것이 바람직하다.
니켈과 인을 이용하여 상기 전극을 형성할 때에, 인의 함유량이 약 9∼약 11중량%의 범위에 있으면, 형성된 전극 표면에 핀홀이 형성되는 것도 없어, 충분한 평탄성이 확보된다. 또한, 니켈 결정 사이의 결합 강도도 충분하여, 열이나 산, 알칼리 등의 약액에 대한 내식성과, 충분히 높은 저항값을 갖는 저항체를 제조할 수 있다.
이상에 의해, 약 9∼약 11중량%의 인과 니켈이라고 하는 조합을 사용하면, 충분한 전극 표면의 평탄성을 갖고, 열이나 산, 알칼리 등의 약액에 대한 내식성이 있으며, 또한, 고온의 공기 분위기 하에서 사용된 경우라도, 저항값이 변화될 우려가 적은 저항체를 제조할 수 있다.
또한, 본 발명의 일 실시 형태에 따른 프린트 배선판에서는, 상기 저항체가, 상기 도체층의 두께보다도 얇아지도록 형성되어 있는 것이 바람직하다. 저항체의 두께가 도체층의 두께보다도 두꺼운 경우에는, 적층 시에 저항체에 압력이 가해져서 변형되어, 저항값이 변동하는 원인으로 되지만, 저항체의 두께를 상기한 바와 같이 도체층보다도 얇게 해 둠으로써, 이러한 변형에 수반하는 저항값의 변동을 억 제할 수 있기 때문이다. 또한, 저항체 상의 솔더 레지스트도 인쇄법에 의해 양호하게 형성할 수 있다. 또한, 전술한 바와 같이 형성한 저항체의 바로 위에 별도의 저항체가 위치하도록 적층하는 것도 가능하게 된다.
또한, 전술한 저항체의 구성을 채용함으로써, 프리프레그를 통하여 타층을 적층할 때에 저항체에 가해지는 압력을 저감시킬 수 있고, 이 결과, 저항값의 변화의 요인을 감소시킬 수 있다. 이 때문에, 설계값으로부터의 변동이 적은 저항체를 실장할 수 있다.
또한, 본 발명의 제2 실시 형태에 따른 프린트 배선판은, 절연층과, 복수의 전극과, 저항체 형성 영역 위에 형성된 저항체와, 외부 접속용 도체 패턴을 구비하고 있다. 그리고, 전술한 제1 실시 형태에 따른 프린트 배선판과 마찬가지로, 저항체가 구성되어 있고, 각각의 전극을 전기적으로 접속하도록 형성되어 있다. 또한, 전극도 마찬가지로 형성되어 있기 때문에, 저항값을 안정된 것으로 할 수 있도록 되어 있다.
여기에서, 상기 저항체의 두께는, 상기 외부 접속용 도체 패턴보다도 얇아지도록 구성되어 있다. 이 때문에, 저항체와 외부 접속 패턴을 절연층에 매립할 때에, 저항체에 불필요한 압력이 가해지는 일 없이 매립할 수 있어, 고정할 수 있다. 이에 의해, 접속 신뢰성을 향상시킬 수 있다.
또한, 저항체가 매립된 부분 위에 형성되는 절연층의 두께를, 외부 접속용 도체 패턴이 매립된 부분의 절연층의 두께와 동일한 정도이거나 그보다도 두껍게 되도록 형성할 수 있다. 이에 의해, 절연 신뢰성을 향상시킬 수 있다. 또한, 저 항체와 외부 접속용 도체 패턴을 매립하는 절연층의 형성에, 예를 들면, 무기의 필러 또는 섬유를 함유하는 프리프레그 등을 사용하여, 가압·가온하여 적층하는 경우에는, 가압에 의한 저항체의 변형과 그에 수반하는 저항값의 변동을 방지할 수 있다.
부가적으로, 가압 시의 압력이, 저항체에 집중하지 않기 때문에, 가압에 의한 저항체의 파손을 피할 수도 있다. 이 결과, 저항값의 변화의 요인을 감소시킬 수 있고, 이 때문에, 설계값으로부터의 변동이 적은 저항체를 실장할 수 있다.
여기서, 본 발명의 일 실시 형태에 따른 프린트 배선판에 형성되어 있는 상기 저항체는, 전술한 바와 같이, 상기 저항체와 상기 배선 패턴은, 전극을 통하여 전기적으로 접속되어 있다. 그리고, 이 저항체는, 외부 접속용의 배선 패턴을 덮지 않고 형성됨과 함께, 각각의 전극과 저항체와의 접촉 면적이 일정해진다. 이 때문에, 저항체의 저항값이 안정되도록 되어 있다.
또한, 본 발명의 제2 실시 형태에서는, 상기 외부 접속용 도체 패턴이 매립되어 있는 다른 절연층에, 층간 접속용 비아가 형성되어 있는 것이 바람직하다.
여기에서, 상기 층간 접속용 비아는 도전성 수지로 충전되어 있는 것이, 가열·냉각에 기인하는 층간 접속부에서의 크랙의 발생을 억제할 수 있는 점에서 바람직하다. 상기 도전성 수지는, 양호한 도전성을 갖기 때문에, 은 페이스트 및 구리 페이스트로 이루어지는 군으로부터 선택되는 어느 하나의 것인 것이 바람직하다.
또한, 상기 층간 접속용 비아는 도금에 의해 금속으로 충전되어 있는 것이, 가열·냉각에 기인하는 층간 접속부에서의 크랙의 발생을 억제할 수 있는 것 외에, 층간 접속에서의 전기 저항을 작게 할 수 있는 점에서 바람직하다. 그리고, 상기 금속은, 전기 전도성이 우수하기 때문에, 구리, 은, 및 알루미늄으로 이루어지는 군으로부터 선택되는 어느 하나의 것인 것이 바람직하다.
또한, 상기 전극 등은, 전술한 제1 실시 형태와 마찬가지로 구성되어 있다. 따라서, 충분한 평탄성을 확보하면서, 내식성과, 충분히 높은 저항값을 갖는 저항체를 제조할 수 있도록 되어 있다.
본 발명의 제3 실시 형태에 따른 프린트 배선판은 또한, 절연층과, 복수의 전극과, 저항체 형성 영역 위에 형성된 저항체와, 외부 접속용 도체 패턴을 구비하고 있다. 그리고, 상기 외부 접속용 도체 패턴은, 상기 부재 탑재 표면에서의 저항체 형성 영역 이외의 영역으로서, 상기 전극의 표면의 일부 영역을 포함하는 영역 위에 형성되어 있고, 상기 저항체와 공극에 의해 이격되어 있다. 또한, 상기 저항체의 두께는, 상기 외부 접속용 도체 패턴보다도 얇아지도록 구성되어 있다.
상기 저항체와 외부 접속용 도체 패턴 사이에 공극을 형성하는 구성으로 함으로써, 전술한 제1 실시 형태에 따른 프린트 배선판의 경우와 마찬가지로, 내부식성을 향상시킬 수 있다. 또한, 이 공극의 존재에 의해 저항체에 충격이 전해지기 어렵게 할 수 있기 때문에, 낙하 충격 내성을 높일 수 있다. 또한, 저항체의 두께를 외부 접속용 도체 패턴보다도 얇게 함으로써, 상기한 바와 같이, 가압에 의한 저항체의 파손을 피하면서, 접속 신뢰성 및 절연 신뢰성을 향상시킬 수 있다.
또한, 상기 제3 실시 형태에 따른 프린트 배선판에 층간 접속용의 비아를 형 성하는 경우에는, 전술한 제2 실시 형태에 따른 경우와 마찬가지로 하여 형성할 수 있다. 또한, 이들 비아는, 전술한 도전성 수지로 충전되어 있어도 되고, 도금에 의해 금속으로 충전되어 있어도 된다. 이들 수지 또는 금속은, 전술한 것과 마찬가지의 것을 사용할 수 있다.
본 발명의 일 실시 형태는 또한, 전술한 바와 같이, 전극 형성 공정과, 절연층 형성 공정과, 기재 박리 공정과, 패터닝 공정과, 저항체 형성 공정을 구비한 것을 특징으로 하는 프린트 배선판의 제조 방법이다.
이와 같이 함으로써, 저항체와 도체층과의 접촉 면적이 일정해져서, 저항값의 변동이 억제된다. 또한, 표면 처리 시에 가해지는 열이나, 저항체 상부에 프리프레그를 통하여 타층을 적층할 때에 가해지는 열이나 압력에 의해서도 저항값이 변화되기 어려운, 정밀도가 높은 저항체를 갖는 저항체를 구비하는 프린트 배선판의 제조가 가능하게 된다.
상기의 저항체 형성 공정에서는, 저항체 형성 영역 위에, 저항체를 인쇄법에 의해 형성하는 것인 것이 바람직하다. 상기 저항체 형성 영역에서는, 전술한 바와 같이, 기재의 표면과 매립된 전극과의 표면이 거의 동일한 평면을 형성하도록 되어 있다. 이 때문에, 인쇄법에 의해 저항체를 형성한 경우라도, 인쇄 후의 저항체의 형상 변화가 적어 높은 해상도가 얻어진다. 이 결과, 저항체의 저항값이 변동되기 어려운 것으로 된다.
상기 인쇄법은, 스크린 인쇄법 또는 잉크제트법인 것이 생산성의 면으로부터 더욱 바람직하다. 인쇄에는, 카본 페이스트를 사용하는 것이 저항값이 높은 저항 체를 형성할 수 있기 때문에 바람직하며, 이들 나노 페이스트를 사용하면, 보다 고정밀도의 저항체를 얻는 것이 가능하게 된다.
또한, 상기 도체 패턴과 상기 저항체는, 공극에 의해 이격되는 것인 것이 바람직하다. 이 이유는 전술한 바와 같다.
상기 전극은, 전술한 바와 같이 니켈로 형성되는 것인 것이 바람직하며, 소정량의 인을 함유하는 것인 것이, 전극 표면의 평탄성이 확보되는 것, 열이나 산·알칼리 등의 화학 물질에 대한 내식성이 높은 것, 및 고온 분위기 하에서의 사용 시에도 저항값의 변화가 적다고 하는 이유로부터, 더욱 바람직하다.
상기 인의 함유량은, 주 금속이 니켈인 경우에는, 약 9∼약 11중량%인 것이, 전극 평면에의 핀홀 형성이 없어, 충분한 평탄성이 확보되기 때문에 바람직하며, 약 10중량%인 것이 특히 바람직하다.
또한, 상기 저항체는, 상기의 이유로부터, 상기 도체층의 두께보다도 얇아지도록 형성되는 것인 것이 바람직하다.
이 프린트 배선판의 제조 방법에 따르면, 저항값을 안정시킬 수 있고, 그에 의해 높은 정밀도를 갖는 고저항을 갖는 저항체를 제조할 수 있다.
본 발명의 일 실시 형태에 따른 저항체에 따르면, 전극의 두께의 변동에 의한 영향을 받지 않는 저항체를 제공할 수 있다고 하는 효과를 발휘한다.
또한, 본 발명의 일 실시 형태에 따른 저항체 실장 프린트 배선판의 제조 방법에 따르면, 저항값이 안정된, 고저항의 저항체를 실장한 프린트 배선판을 제조할 수 있다.
또한, 본 발명의 일 실시 형태에 따른 프린트 배선판에 따르면, 안정된 저항값을 갖는 고저항의 저항체를 구비하는 프린트 배선판을 제공할 수 있다.
이하, 본 발명의 일 실시 형태를, 도 1∼도 9를 참조하면서 설명한다.
도 1에는, 본 발명의 일 실시 형태에 따른 저항체가 실장된 프린트 배선판(10)의 구성이 XZ 단면도로 도시되어 있다.
도 1에 도시된 바와 같이, 이 프린트 배선판(10)은, (a) 절연층(18U)과, (b) 절연층(18U)의 -Z 방향측 표면(이하, 「-Z측 표면」이라고 하는 것이 있음)에 매립된 2개의 전극 EU1 및 EU2와, (c) 절연층(18U)의 -Z 표면에 형성된 도체 패턴 CPL'와, (d) 전극 EU1 및 EU2와 절연층(18U)의 +Z 방향측 표면(이하, 「+Z측 표면」이라고 함)에 의해 형성되는 부재 탑재면의 -Z측 표면에 형성된 저항체 PR을 구비하고 있다. 여기에서, 저항체 PR, 전극 EU1 및 EU2, 및 전극 EU1 및 EU2와 전기적으로 접속된 도체 패턴 CPL'의 부분을 포함하여 저항체가 구성되어 있다.
프린트 배선판(10)은 또한, (e) 절연층(18U)의 +Z 방향측 표면에 형성된 도체 패턴 CPU'를 구비하고 있다.
절연층(18U), 도 2에 도시하는 절연층(14, 및 18L) 등의 재료로서는, 에폭시 수지, 에폭시 수지에 실리카 그 밖의 무기 필러를 배합한 것, 글래스 클로스에 에폭시 수지를 함침시킨 것(이하, 「글래스 에폭시」 또는 「프리프레그」라고 하는 것이 있음), 또는 폴리이미드 등을 사용할 수 있고, 치수 안정성, 양산성 및 열 안정성이 우수하기 때문에, 글래스 에폭시를 사용하는 것이 바람직하다. 또한, 상기 의 절연층은, 상기한 바와 같은 재료로부터 선택되는 동일한 재료를 이용하여 형성해도 되고, 서로 다른 재료를 이용하여 형성해도 된다.
도체 패턴 CPU', CPL'의 재료로서는, 구리, 알루미늄, 스테인리스 스틸 등의 도체 금속을 사용할 수 있고, 가공성의 점으로부터 구리를 사용하는 것이 바람직하다. 또한, 도체 패턴 CPU' 또는 CPL'는, 후술하는 동박 단체로 형성해도 되고, 캐리어를 갖는 동박 위에 도금을 실시하는 것 등에 의해 형성해도 된다.
저항체 형성 영역에 형성된 저항체 PR은, 도체 패턴 CPL'와 접촉하지 않고 있는 것이 바람직하다.
또한, 전극 EU1 및 EU2를 형성하는 소재로서는, 금, 은, 구리, 백금, 팔라듐, 니켈 및 알루미늄 등을 사용할 수 있고, 니켈을 사용하는 것이 바람직하다. 이들 금속은, 후술하는 표층 패턴의 형성 시에 사용되는 에칭액에 함침되지 않는 도전 재료인 것에 의한다.
전극 EU1 및 EU2는, 전술한 금속을 사용한 도금법에 의해, 적어도 일층 이상으로 형성하는 것이 바람직하고, 후술하는 소정량의 함유 원소를 포함하는 팔라듐 또는 니켈을 이용하는 것이, 내식성, 내약품성이 우수한 고저항값의 저항체를 제조할 수 있기 때문에 바람직하다.
소정량의 함유 원소를 포함하도록 하면, 전극 형성 시의 핀홀의 생성 방지, 열이나 산, 알칼리 등에 대한 내식성이 높고, 또한, 고온의 공기 분위기 하에서의 사용 시에도 저항값이 변화될 우려가 적다고 하는 효과가 얻어지는 것에 의한다. 여기에서, 함유 원소로서는, 인 또는 붕소를 사용할 수 있고, 인을 사용하는 것이 바람직하다. 전극 형성 시에 핀홀의 형성을 억제하면, 저항값의 안정화의 저해 요인이 감소함과 함께, 전극과의 접촉면이 평활해지기 때문에 접촉 면적이 일정하게 유지된다. 이 때문에, 저항값을 안정화시킬 수 있는 것에 의한다.
주 금속으로서 니켈을 사용하는 경우에는, 인 함유량을 약 9∼약 11중량%로 하는 것이 바람직하다. 인 함유량이 이 범위 내에 있으면, 전극 형성 시의 핀홀 형성을 방지할 수 있어, 내식성도 유지된다. 또한, 고온의 공기 분위기 하에서의 사용 시에, 니켈 내의 인이 공기 산화할 일도 없고, 저항값이 변동할 우려도 없는 것에 의한다. 보다 바람직하게는, 형성되는 막의 치밀함, 내식성, 및 저항값의 안정성의 면으로부터, 약 10중량%인 것이 더욱 바람직하다.
또한, 전극 EU1 및 EU2와 절연층(18U)의 -Z측 표면에 의해, 대략 평면 위의 부재 탑재면을 형성하면, 후술하는 저항체 PR의 형성에 인쇄법을 이용했을 때에, 인쇄 후, 경화까지의 동안에 페이스트가 유동하여 저항체가 변형되는 것을 방지할 수 있다. 그리고, 이와 같이 변형을 방지할 수 있기 때문에, 저항체의 저항값을 보다 안정화시키는 것이 가능하게 된다.
저항체 PR은, 도체 패턴 CPL'의 두께 이하의 두께로 되도록 형성되어 있는 것이 바람직하다. 이와 같이 함으로써, 표층 배선인 도체 패턴 CPL' 위에 다른 소자를 탑재한 경우에도, 저항체에 필요없는 부하가 걸리지 않도록 할 수 있어, 저항체의 변형을 방지할 수 있기 때문에, 저항값을 안정시킬 수 있다. 또한, 전술한 바와 같이 형성한 저항체의 바로 위에 별도의 저항체가 위치하도록 적층할 수도 있다.
또한, 전술한 도 10에 도시하는 종래의 인쇄 저항체와는 달리, 본 발명의 일 실시 형태에 따른 저항체는, 전술한 바와 같이 표층 배선인 CPL'의 바로 아래에, 전술한 바와 같이 전극 EU1 및 EU2가 형성되고, 도체 패턴 CPL'와 저항체 PR이, 접촉을 하지 않도록, 저항체 PR이 형성되어 있다.
따라서, 저항체 PR의 저항값은, 도체층의 두께에 의존하여 변화되는 일은 없다. 또한, 저항체와 전극과의 접속 면적도, 도체층의 두께에 관계없이 일정하게 유지할 수 있기 때문에, 저항값을 안정시킬 수 있다.
또한, 저항체 PR은, 전술한 바와 같은 대략 평면 위에 형성되게 되기 때문에, 저항체 PR의 +Z측 표면은 플랫으로 되고, 경화까지의 수축에 의한 형상의 변화도 매우 작다. 이 때문에, 저항체 PR의 저항값의 변동을 억제할 수 있는 것으로 된다.
다음으로, 프린트 배선판(10)의 제조 공정에 대하여 설명한다.
우선, 도 2A에 도시되는 캐리어를 갖는 도체 필름 CF를 준비한다. 여기에서, 캐리어를 갖는 도체 필름 CF에서는, 지지 부재(이하, 「캐리어 부재」, 「캐리어」라고 하는 것이 있음)(12c)의 +Z측 표면에 구리 필름 등의 도체 필름(2a)이 적층되어 있다.
상기 캐리어를 갖는 도체 필름 CF는, 캐리어 부재(12c)의 표면 위에 도체 필 름(2a)을 압착하여 접착하여 제조할 수도 있다. 도체 필름(2a)은, 벤조트리아졸, 벤조트리아졸 유도체를 함유하는 접착제, 예를 들면, VERZONE(야마토화성(주)제, SF-310) 등의 접착제를 통하여 나중에 박리 가능하도록 접착한다. 또한, 시판품을 적절히 선택하여 사용해도 된다. 이러한 시판품으로서는, 예를 들면, Micro-thin(미쓰이 금속광업(주) 제), XTR(오린브라스(주) 제), UTC-Foil(METFOILS사 제) 등, 캐리어 부재와 도체 필름을 나중에 박리하는 것이 가능한 것을 들 수 있다.
또한, 캐리어를 갖는 도체 필름 CF로서는, 캐리어의 +Z측 표면 및 -Z측 표면의 쌍방에 도체 필름이 적층된 것을 사용할 수도 있다. 이 경우, 캐리어의 양 표면에 상기한 바와 같이 하여 도체 필름을 접착하여 제조할 수도 있다.
전술한 캐리어를 갖는 도체 필름 CF를 2매 준비하고, 절연층을 형성하는, 원하는 두께의 프리프레그(14)의 +Z측 표면 및 -Z측 표면의 쌍방에 겹쳐, 가온·가압하여 적층한다(도 2B 참조). 여기에서, 프리프레그(14)의 +Z측 표면에 적층한 캐리어를 갖는 도체 필름 CF를 CFU로 하고, -Z측 표면에 적층한 필름 CF를 CFL로 한다. 프리프레그(14)로서는, 예를 들면, 두께 0.15㎜의 R1551(마쓰시타 전공(주) 제) 등을 사용할 수 있다.
계속해서, 캐리어를 갖는 도체 필름 CFU의 +Z측 표면 및 CFL의 -Z측 표면에 각각 드라이 필름 레지스트를 라미네이트하고, 마스크 레지스트층(16U 및 16L)을 형성한다(도 2C 참조). 여기에서, 레지스트층(16)을 형성하는 레지스트로서는, 예를 들면, 드라이 필름 SA-150(듀퐁사 제)이나 H9040(히타치화성(주) 제)을 사용할 수 있다. 또한, 액체 레지스트인 PER-20(타이요 잉크(주) 제) 등을 사용하는 것도 가능하다.
다음으로, CFU의 전극 형성 영역 위의 레지스트층(16U 및 16L)을 제거하고, 오목부 OU1, OU2, OL1 및 OL2를 형성한다. 이에 의해, 전극 형성 영역에서의 캐리어를 갖는 도체 플름 CFU의 +Z측 표면, 및 캐리어를 갖는 필름 CFL의 -Z측 표면을 원하는 크기로 노출시킨다(도 3A 참조). 이러한 전극 형성 영역 위의 부분이 제거된 레지스트층(16U' 및 16L')의 형성은, 주지의 포토리소그래피법 등을 이용하여 행한다.
다음으로, 원하는 조성을 갖는 욕(浴)을 이용한 도금법이나, PVD, CVD 등의 방법을 이용하여, 상기한 바와 같이 노출한 캐리어를 갖는 필름 CFU 위에 전극 EU1 및 EU2를, 또한, 마찬가지로 노출한 캐리어를 갖는 필름 CFL 위에 전극 EL1 및 EL2를 각각 형성한다.
도금법에 의한 경우에는, 욕의 조성과 도금 조건(pH, 온도, 전해 도금의 경우에는 전류 밀도와 통전 시간)을 적절히 조절함으로써, 원하는 도금의 두께를 갖는 전극 EU1, EU2, EL1, EL2를 형성할 수 있다(도 3B 참조).
구체적으로는, 예를 들면, 하기 표 1의 도금욕을 이용한 무전해 도금법을 사용할 수도 있고, 온도 약 60∼90℃, 도금 시간 약 30∼약 50분간이라고 한 조건에서 무전해 도금을 행할 수도 있다. 이에 의해, 함유 금속 원소인 인을 원하는 양으로 함유하는, 평균 두께 4∼6㎛의 전극 EU1, EU2, EL1, EL2를 형성할 수도 있다. 계속해서, 레지스트층(16U' 및 16L')을 제거한다(도 3C 참조).
Figure 112008039162373-pct00001
또는, 하기 표 2에 나타내는 조성의 욕을 이용하는 황산 니켈 욕(pH4∼5)을 이용하여, 소정의 조건, 예를 들면, 약 40∼약 60℃, 전류 밀도 약 2∼약 6A/dm2에서 약 30초∼약 2분간, 도금을 행함으로써, 평균 두께 4∼6㎛의 전극 EU1, EU2, EL1, EL2를 형성할 수도 있다.
Figure 112008039162373-pct00002
다음으로, 캐리어를 갖는 필름 CFU 및 전극 EU1 및 EU2로 형성되는 면, 및 캐리어를 갖는 필름 CFL 및 전극 EL1 및 EL2로 형성되는 면에, 각각 프리프레그(18U 및 18L)를 적층한다(도 4A 참조). 여기서 사용하는 프리프레그로서는, 예를 들면, R1551(마쓰시타 전공(주) 제) 등을 사용할 수 있다.
계속해서, 프리프레그(18U)의 +Z측 표면에 도체층(4U)을, 또한, 참조 부호 18L의 -Z측 표면에 도체층(4L)을 겹쳐, 가온·가압하여 적층한다. 이러한 도체층으로서는, 예를 들면, 두께 12∼18㎛의 동박을 사용할 수 있다(도 4B 참조).
계속해서, 캐리어를 갖는 도체 필름 CFU의 도체 필름(2aU)를 캐리어(12cU)로부터 박리하고, 부재(10U)로 한다. CFL의 도체 필름(12aL)도 캐리어(12cL)로부터 박리하고, 부재(10L)로 한다. 이하, 참조 부호 10U를 이용한 경우를 예로 들어 설명한다.
다음으로, 예를 들면, 하기 표 3에 나타내는 조성의 도금욕을 사용하여, 부재(10U)의 +Z측 표면 및 -Z측 표면에 전해 구리 도금층(6U 및 6L)을 각각 형성한다(도 4C 참조).
전해 구리 도금은, 예를 들면, 전류 밀도 약 1A∼약 3A/dm2, 도금 시간 약 15∼60분, 온도 약 20∼30℃라고 한 조건에서 행할 수 있다. 상기의 금속 도체 필름(2aL)과 여기에서 형성된 도금층(6L)이 후술하는 도체 패턴 CPU'를, 또한 전술한 바와 같이 하여 적층한 도체 필름(4U)과 도금층(6U)이 후술하는 도체 패턴 CPL'를 각각 형성하게 된다. 욕의 pH, 온도, 전류 밀도와 통전 시간을 적절히 조절함으로써, 원하는 두께의 전해 구리 도금층을 형성할 수 있다.
Figure 112008039162373-pct00003
도금층(6U 및 6L)을 형성한 후에, 도금층(6U)의 +Z 방향측 표면 및 참조 부호 6L의 -Z 방향측 표면에 상기한 바와 마찬가지로 하여 마스크 레지스트층(22U 및 22L)을 형성한다(도 5A 참조). 마스크 레지스트층(22U 및 22L)의 형성에는, 전술한 드라이 필름 레지스트 또는 액체 레지스트를 사용할 수 있다.
계속해서, 주지의 리소그래피법에 의해 도체 패턴을 형성하는 이외의 영역 부분으로부터 마스크 레지스트층(22U 및 22L)의 레지스트를 제거하고, 그 영역 부분의 도체 필름을 노출시켜서 마스크 레지스트(22U' 및 22L')를 형성한다(도 5B 참조).
다음으로, 절연층(18U)의 +Z 방향측 표면 및 -Z 방향측 표면이 노출할 때까지 에칭을 행하고, 노출된 도금층(6U)과 그 아래에 있는 도체 필름(4U), 도금층(6L)과 그 아래에 있는 도체 필름(2aU)을 제거한다(도 6A 참조). 다음으로, 주지의 리소그래피법에 의해, 마스크 레지스트(22U' 및 22L')를 제거하고, 도체 패턴 CPU' 및 CPL'를 형성한다(도 6B 참조).
다음으로, 예를 들면, NaOH, NaClO2, Na3PO4 등의 약품을, NaOH에서는 약 10g/L, NaClO2에서는 약 40g/L, Na3PO4에서는 약 6g/L의 농도로 하고, 70∼98℃의 온도에서 흑화 처리를 행한다.
도체 패턴 CPU' 및 CPL'의 형성 종료 후, 위 아래를 반전시켜, 저항체 형성 영역을 제외하고, 절연층(18U)의 -Z 방향측 표면, 도체 패턴 CPU' 및 CPL' 및 전극 EU1 및 EU2의 -Z 방향측 표면 위를, 스크린 메쉬판 M으로 피복하고(도 7A 참조), 카본 페이스트를 이용하여 스크린 인쇄법에 의해, 저항체를 형성한다(도 7B 참조). 이 후, 스크린 메쉬 판을 제거하고, 부재(100)를 형성한다(도 7C 참조).
여기에서, 부품 탑재면은, 절연층(18U)의 -Z 방향측 표면과 전극 EU1 및 EU2의 -Z 방향측 표면이 대략 평면으로 되도록 형성되어 있기 때문에, 전술한 바와 같이 인쇄법에 의해 저항체 PR을 형성한 후, 이들 페이스트에 포함되어 있는 페놀 수지 등의 수지가 열경화할 때까지의 동안에 페이스트의 유동에 의한 변형이 일어나기 어렵다고 하는 이점이 있다.
계속해서, 도 7C에 도시하는 부재(100)의 +Z측 표면 및 -Z 방향측 표면의 쌍방 위에, 예를 들면, 전술한 바와 같은 프리프레그를 겹쳐서 가온·가압하여 적층하고, 절연층(24U 및 24L)을 형성한다(도 8A 참조). 계속해서, 상기의 부재의 절연층(24L)의 -Z 방향측 표면의 도체 필름(8L)을, 및 참조 부호 24U의 +Z측 표면에 도체 필름(8U)을 각각 겹쳐서, 가온·가압하여 적층 부재(10')로 한다(도 8B 참조). 여기서 사용하는 도체 필름으로서는, 예를 들면, 전술한 동박 등을 들 수 있다.
또한, 절연층(24U 및 24L)의 형성은, 상기의 프리프레그를 적층하는 이외에도, 전술한 바와 같은 접착제를 일정한 두께 이상으로 도포하고, 절연층(24L)의 -Z 방향측 표면의 도체 필름(8L)을, 및 참조 부호 24U의 +Z측 표면에 도체 필름(8U)을 각각 겹쳐서, 가온·가압하여 적층하도록 해도 된다.
계속해서, 도체 패턴 CPU' 또는 CPL'를 형성한 위치에, 예를 들면, 레이저를 이용하여, 층간 접속을 행하기 위한 비어 홀을 형성해도 된다(도 8C 참조). 이 후, 전술한 표 1에 나타내는 무전해 도금과 마찬가지의 도금욕을 이용하여, 마찬가지의 조건 하에 무전해 도금을 행하고, 그 후, 전술한 표 2와 마찬가지의 도금욕을 이용하여 마찬가지의 조건 하에서 전해 도금을 행한다. 이에 의해, 본 발명의 일 실시 형태에 따른 저항체를 내층에 매립한 프린트 배선판(200)이 얻어진다(도 8D 참조).
또한, 전술한 실시 형태에서는, 프린트 배선판의 내층에 저항체가 매립된 프린트 배선판의 제조를 예로 들어 설명했지만, 도 9C에 도시한 바와 같이, 최외층에 본 발명의 일 실시 형태에 따른 저항체를 형성할 수도 있다.
이 경우에는, 전술한 부재(100)의 +Z측 표면 전체면 및 -Z측 표면 전체면의 쌍방에, 예를 들면, 감광성 수지를 도포하거나, 드라이 레지스트를 라미네이트하여 솔더 마스크층(30U 및 30L)을 형성하고(도 9A 참조), 리소그래피법에 의해 솔더 마스크층(30L)으로부터 소정의 부위의 수지를 제거하고, 솔더 마스크(30L')를 형성한다(도 9B 참조). 다음으로, 소자 IC 접착 위치에, 예를 들면, 다이 본딩 페이스트 EPINAL(히타치화성공업(주) 제) 등의 다이 페이스트를 도포하고, 소자 IC를 재치, 가열한다. 이 결과, 프린트 배선판에 소자 IC가 탑재된 프린트 배선판(200')을 제조할 수 있다(도 9C 참조).
<실시예>
이하에, 본 발명의 일 실시 형태에 따른 프린트 배선판의 제조 방법, 및 제조된 프린트 배선판의 특성에 대해서, 실시예를 이용하여 상세하게 설명한다. 또한, 본 발명은, 이하의 실시예에 어떠한 제한도 되는 것은 아니다.
[실시예 1]
캐리어를 갖는 도체 필름(Micro-thin(미쓰이 금속광업(주) 제))을 2매 준비하고, 두께 0.15㎜의 프리프레그의 양면과 캐리어가 각각 대향하도록, 대면 적층했다. 다음으로, 쌍방의 캐리어를 갖는 도체 필름의 표면에, 각각 드라이 필름 레지스트(드라이 필름 SA-150(듀퐁사 제))를 라미네이트하고, 마스크 레지스트층을 형성했다.
다음으로, 포토리소그래피법을 이용하여 전극 형성 영역 위의 드라이 레지스트층을 제거하고, 전극 형성 영역의 도체 필름을 노출시켰다. 계속해서, 하기 표 4에 나타내는 니켈-인 욕(pH4∼6)을 이용하여, 75℃에서 40분간, 무전해 도금을 행하고, 두께(도금 두께) 5㎛의 전극을 형성했다. 이 때 형성된 전극의 조성은, 니켈 90중량%, 인 10중량%이었다.
Figure 112008039162373-pct00004
상기한 바와 같이 하여 전극을 형성한 후에, 상기의 마스크 레지스트층을 포토리소그래피법에 의해 제거하고, 이 위에, 프리프레그(마쓰시타 전공(주)제, R1551(두께 150㎛))와 동박을 겹쳐, 하이드로프레스 장치를 이용하여, 200℃, 40kgf, 가압 시간 3시간이라고 하는 조건 하에서, 적층했다.
다음으로, 프리프레그와 대면 적층한 2매의 캐리어를 갖는 도체 필름을, 각각의 도체 필름과 캐리어 부재와의 사이에서 박리시켰다. 이 후, 하기 표 5에 나타내는 조성의 도금욕을 이용하여, 전류 밀도 2A/dm2, 도금 시간 30분, 온도 25℃의 조건 하에서 전해 구리 도금을 행하였다.
Figure 112008039162373-pct00005
다음으로, 도체 필름의 표면 위에 전술한 드라이 필름 레지스트(H9040, 히타치화성(주) 제)을 실었다. 계속해서, 리소그래피법에 의해 도체 패턴을 형성하는 부분을 남기도록 레지스트층을 제거하여, 도체 필름을 노출시켰다.
다음으로, 노출시킨 영역 부분의 도체 필름을 에칭에 의해 제거하여 도체 패턴을 형성했다. 그 후, 도체 패턴 위의 레지스트층을 제거했다.
다음으로, 도체 패턴과 후술하는 절연층과의 밀착성을 향상시키기 위해서, 상기한 바와 마찬가지의 조건에서 흑화 처리를 행하였다.
이 후, 저항체 형성 영역을 제외하고, 도 7A에 도시한 바와 같이, 절연층 표면 및 전극 표면 위를 스크린 메쉬판 M으로 피복하고, 저항체 형성 영역 위에, 카본 페이스트(오사까 아사히 연구소제, TU-15-8M)를 이용한 스크린 인쇄에 의해 저항체를 형성했다. 이 후, 스크린 메쉬판을 제거하고, 적외선 조사에 의해 저항체 형성에 사용한 페이스트를 경화시켜, 실시예 1의 시험편을 제조했다.
[실시예 2]
상기 표 3에 나타내는 니켈-인 욕(pH4∼6)의 조성을, 전극의 조성이 니켈 91.0중량%, 인 9.0중량%로 되도록 조정한 이외에는, 실시예 1과 마찬가지로 하여, 두께(도금 두께) 5㎛의 전극을 형성하여, 실시예 2의 시험편을 제조했다.
[실시예 3]
상기 표 2에 나타내는 니켈-인 욕(pH4∼6)의 조성을, 전극의 조성이 니켈 89.0중량%, 인 11.0중량%로 되도록 조정한 이외에는, 실시예 1과 마찬가지로 하여, 두께(도금 두께) 5㎛의 전극을 형성하여, 실시예 3의 시험편을 제조했다.
[비교예 1]
전극의 형성을 행하지 않는 점을 제외하고, 도체 패턴을 실시예 1과 마찬가지로 하여 형성했다. 형성된 도체 위에, 은 도금을 행하여 전극부를 형성했다. 계속해서, 도 10에 도시하는 오목부에, 카본 페이스트를 이용한 스크린 인쇄에 의해, 저항체를 형성하여, 비교예 1의 시험편을 제조했다.
[평가 결과]
전술한 바와 같이 하여 얻은 실시예 1∼3, 및 비교예 1의 시료에 대해서, 하기 표 6에 나타내는 시험을 행하여 평가했다. 부식 발생의 유무에 대해서는 외관을 목시로 판정하고, 또한, 저항의 안정성에 대해서는, 흡습 바이어스법(이하, 「HHBT」라고 함)을 이용하여 바이어스를 측정하고, 구해진 저항 변화율을 지표로 했다. 여기에서, HHBT는, JEITA 규격인 고온 항습 바이어스 시험(ED-4701 102)을 의미한다.
Figure 112008039162373-pct00006
결과를 표 6에 나타낸다. 비교예 1의 저항체의 저항 변화율은 13.9%로 높은 값을 나타냈지만, 실시예 1∼3의 저항체의 저항 변화율은 약 3.8∼약 4.1%로 낮아, 본 발명의 일 실시 형태에 따른 저항체는 안정성이 우수한 것으로 드러났다.
이상 설명한 바와 같이, 본 발명의 일 실시 형태에 따른 프린트 배선판은, 안정된 정밀도가 좋은 저항값을 갖는 저항체를 구비하는 프린트 배선판을 제공할 수 있기 때문에, 통신 기기 등의 전자 기기에서 이용되는 프린트 배선판으로서 유용하다.

Claims (39)

  1. 절연층과,
    상기 절연층의 한쪽측의 표면측에 매립되고, 상기 절연층의 한쪽측 표면과 함께 부재 탑재면을 구성하는 복수의 전극과,
    상기 부재 탑재면에서의 상기 전극의 표면의 일부 영역을 포함하는 저항체 형성 영역 위에 형성된 저항체와,
    상기 부재 탑재 표면에서의 저항체 형성 영역 이외의 영역으로서, 상기 전극의 표면의 일부 영역을 포함하는 영역 위에, 상기 저항체와 공극에 의해 이격되어 있도록 형성된 외부 접속용 도체 패턴
    을 구비하고,
    상기 저항체는 상기 외부 접속용 도체 패턴보다도 얇게 형성되어 있는 프린트 배선판.
  2. 제1항에 있어서,
    상기 저항체와 상기 외부 접속용 도체 패턴을 매립하는 다른 절연층을 더 구비하는 것을 특징으로 하는 프린트 배선판.
  3. 제2항에 있어서,
    상기 다른 절연층은 무기의 필러 또는 섬유를 함유하는 것인 것을 특징으로 하는 프린트 배선판.
  4. 제3항에 있어서,
    상기 무기의 필러 또는 섬유는 글래스제인 것을 특징으로 하는 프린트 배선판.
  5. 제1항에 있어서,
    상기 전극은, 주 금속과 함유 원소로 형성되는 것을 특징으로 하는 프린트 배선판.
  6. 제5항에 있어서,
    상기 전극의 주 금속은 니켈인 것을 특징으로 하는 프린트 배선판.
  7. 제5항 또는 제6항에 있어서,
    상기 전극의 함유 원소는 인인 것을 특징으로 하는 프린트 배선판.
  8. 제5항에 있어서,
    상기 전극은, 5∼14중량%의 인을 함유하는 니켈로 형성되는 것을 특징으로 하는 프린트 배선판.
  9. 제5항에 있어서,
    상기 전극은, 9∼11중량%의 인을 함유하는 니켈로 형성되는 것을 특징으로 하는 프린트 배선판.
  10. 삭제
  11. 절연층과,
    상기 절연층의 한쪽측의 표면측에 매립되고, 상기 절연층의 한쪽측 표면과 함께 부재 탑재면을 구성하는 복수의 전극과,
    상기 부재 탑재면에서의 상기 전극의 표면의 일부 영역을 포함하는 저항체 형성 영역 위에 형성된 저항체와,
    상기 부재 탑재 표면에서의 저항체 형성 영역 이외의 영역으로서, 상기 전극의 표면의 일부 영역을 포함하는 영역 위에 형성된 외부 접속용 도체 패턴
    을 구비하고,
    상기 저항체의 두께는, 상기 외부 접속용 도체 패턴보다도 얇아지도록 구성되어 있는 프린트 배선판.
  12. 제11항에 있어서,
    상기 외부 접속용 도체 패턴은, 금속 박과, 상기 금속 박이 절연층과 접촉하지 않고 있는 면 위에 실시된 금속 도금에 의해 구성되어 있는 것을 특징으로 하는 프린트 배선판.
  13. 제12항에 있어서,
    상기 금속 도금에서 사용된 금속은 구리인 것을 특징으로 하는 프린트 배선판.
  14. 제11항에 있어서,
    상기 전극의 두께는, 상기 외부 접속용 도체 패턴의 두께보다도 얇아지도록 형성되어 있는 것을 특징으로 하는 프린트 배선판.
  15. 제11항에 있어서,
    상기 저항체와, 상기 외부 접속용 도체 패턴을 매립하는 다른 절연층을 더 구비하는 것을 특징으로 하는 프린트 배선판.
  16. 제15항에 있어서,
    상기 외부 접속용 도체 패턴에서의 상기 다른 절연층과의 접촉면에는, 흑화 처리가 실시되어 있는 것을 특징으로 하는 프린트 배선판.
  17. 제15항에 있어서,
    상기 외부 접속용 도체 패턴이 매립되어 있는 다른 절연층에, 층간 접속용 비아가 형성되어 있는 것을 특징으로 하는 프린트 배선판.
  18. 제17항에 있어서,
    상기 층간 접속용 비아는 도전성 수지로 충전되어 있는 것을 특징으로 하는 프린트 배선판.
  19. 제17항에 있어서,
    상기 층간 접속용 비아는 도금에 의해 금속으로 충전되어 있는 것을 특징으로 하는 프린트 배선판.
  20. 삭제
  21. 제1항에 있어서,
    상기 외부 접속용 도체 패턴은, 금속 박과, 상기 금속 박이 절연층과 접촉하지 않고 있는 면 위에 실시된 금속 도금에 의해 구성되어 있는 것을 특징으로 하는 프린트 배선판.
  22. 제21항에 있어서,
    상기 금속 도금에서 사용된 금속은 구리인 것을 특징으로 하는 프린트 배선판.
  23. 제1항에 있어서,
    상기 전극의 두께는, 상기 외부 접속용 도체 패턴의 두께보다도 얇아지도록 형성되어 있는 것을 특징으로 하는 프린트 배선판.
  24. 삭제
  25. 제2항에 있어서,
    상기 외부 접속용 도체 패턴에서의 상기 다른 절연층과의 접촉면에는, 흑화 처리가 실시되어 있는 것을 특징으로 하는 프린트 배선판.
  26. 제2항에 있어서,
    상기 외부 접속용 도체 패턴이 매립되어 있는 다른 절연층에, 층간 접속용 비아가 형성되어 있는 것을 특징으로 하는 프린트 배선판.
  27. 제26항에 있어서,
    상기 층간 접속용 비아는 도전성 수지로 충전되어 있는 것을 특징으로 하는 프린트 배선판.
  28. 제26항에 있어서,
    상기 층간 접속용 비아는 도금에 의해 금속으로 충전되어 있는 것을 특징으로 하는 프린트 배선판.
  29. 기재의 표면에 배설된 도체층의 표면에, 도금법에 의해 전극을 형성하는 전극 형성 공정과,
    상기 전극 위 및 도체층 위에 절연층을 형성하는 절연층 형성 공정과,
    상기 도체층으로부터 기재를 박리하는 기재 박리 공정과,
    저항체 형성 영역 이외의 부분에 배설되어 있는 도체층을 패터닝하는 패터닝 공정과,
    저항체 형성 영역 위에, 상기 패터닝된 외부 접속용 도체층과 공극에 의해 이격되도록 저항체를 형성하는 저항체 형성 공정
    을 구비하는 프린트 배선판의 제조 방법.
  30. 제29항에 있어서,
    상기 저항 형성 공정에서는, 저항체 형성 영역 위에 저항체를 인쇄법에 의해 형성하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  31. 제30항에 있어서,
    상기 인쇄법은, 스크린 인쇄법 또는 잉크제트법인 것을 특징으로 하는 프린트 배선판의 제조 방법.
  32. 제30항에 있어서,
    상기 저항체는 카본 페이스트를 이용한 스크린 인쇄법에 의해 형성되는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  33. 제29항에 있어서,
    상기 전극은, 주 금속과 함유 원소로 이루어지는 것인 것을 특징으로 하는 프린트 배선판의 제조 방법.
  34. 제33항에 있어서,
    상기 전극의 주 금속은 니켈인 것을 특징으로 하는 프린트 배선판의 제조 방법.
  35. 제33항에 있어서,
    상기 전극의 함유 원소는 인인 것을 특징으로 하는 프린트 배선판의 제조 방법.
  36. 제33항에 있어서,
    상기 전극은, 5∼14중량%의 인을 함유하는 니켈로 형성되는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  37. 제33항에 있어서,
    상기 전극은, 9∼11중량%의 인을 함유하는 니켈로 형성되는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  38. 제29항에 있어서,
    상기 외부 접속용 도체 패턴에서의 다른 절연층과의 접촉면에는, 흑화 처리가 실시되어 있는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  39. 제29항에 있어서,
    상기 저항체는, 상기 도체층의 두께보다도 얇아지도록 형성되는 것을 특징으로 하는 프린트 배선판의 제조 방법.
KR1020087013249A 2007-02-06 2007-08-02 프린트 배선판 및 그 프린트 배선판의 제조 방법 KR101002500B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US88837707P 2007-02-06 2007-02-06
US60/888,377 2007-02-06

Publications (2)

Publication Number Publication Date
KR20080087083A KR20080087083A (ko) 2008-09-30
KR101002500B1 true KR101002500B1 (ko) 2010-12-17

Family

ID=39675190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087013249A KR101002500B1 (ko) 2007-02-06 2007-08-02 프린트 배선판 및 그 프린트 배선판의 제조 방법

Country Status (6)

Country Link
US (2) US7902463B2 (ko)
JP (1) JP4702904B2 (ko)
KR (1) KR101002500B1 (ko)
CN (1) CN101467501B (ko)
TW (1) TWI389607B (ko)
WO (1) WO2008096464A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125086B2 (en) * 2008-05-28 2012-02-28 Hynix Semiconductor Inc. Substrate for semiconductor package
CN102107559A (zh) * 2009-12-25 2011-06-29 山东华菱电子有限公司 一种热敏打印头的制造方法
JP2012028511A (ja) * 2010-07-22 2012-02-09 On Semiconductor Trading Ltd 回路基板およびその製造方法、回路装置およびその製造方法、絶縁層付き導電箔
CN102958275B (zh) * 2011-08-31 2017-02-15 鸿富锦精密工业（深圳）有限公司 电路板
CN103898498B (zh) * 2012-12-28 2016-06-01 富葵精密组件(深圳)有限公司 黑化药水及透明印刷电路板的制作方法
CN106576424B (zh) * 2014-08-29 2020-08-25 拓自达电线株式会社 柔性印刷配线板用增强部件和具备柔性印刷配线板用增强部件的柔性印刷配线板
CN109673099B (zh) * 2017-10-13 2020-09-01 欣兴电子股份有限公司 多层线路结构及其制作方法
EP3651216B1 (en) * 2018-08-20 2024-03-13 LG Chem, Ltd. Embedded electrode substrate for transparent light-emitting element display, and method for manufacturing same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145955A (ja) * 1997-07-28 1999-02-16 Kyocera Corp 素子内蔵多層配線基板およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787261B2 (ja) * 1988-08-25 1995-09-20 株式会社村田製作所 銅張積層板
US5173150A (en) * 1990-04-23 1992-12-22 Mitsubishi Gas Chemical Co., Ltd. Process for producing printed circuit board
JPH045887A (ja) * 1990-04-23 1992-01-09 Mitsubishi Gas Chem Co Inc 印刷部品搭載プリント配線板の製造法
KR100275414B1 (ko) * 1995-01-10 2001-01-15 가나이 쓰도무 저emi전자기기, 저emi회로기판 및 그 제조방법
JPH114056A (ja) 1997-06-11 1999-01-06 Sony Corp 印刷抵抗プリント配線板及びその製作方法
JPH11103170A (ja) * 1997-09-29 1999-04-13 Kyocera Corp 抵抗体内蔵多層セラミック回路基板
US6444083B1 (en) * 1999-06-30 2002-09-03 Lam Research Corporation Corrosion resistant component of semiconductor processing equipment and method of manufacturing thereof
US6317023B1 (en) * 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
JP3946578B2 (ja) * 2001-06-05 2007-07-18 大日本印刷株式会社 受動素子を備えた配線板の製造方法、受動素子を備えた配線板
CN1178563C (zh) * 2001-08-28 2004-12-01 耀华电子股份有限公司 利用实心铜柱互连导通的印刷电路板的制作方法
JP2003124010A (ja) * 2001-10-18 2003-04-25 Rohm Co Ltd チップ型電子部品の製造方法、およびチップ型電子部品
JP3852573B2 (ja) * 2001-11-16 2006-11-29 三菱電機株式会社 プリント配線板の製造方法
TWI335347B (en) * 2003-05-27 2011-01-01 Ajinomoto Kk Resin composition for interlayer insulation of multilayer printed wiring board, adhesive film and prepreg
TW592004B (en) 2003-08-13 2004-06-11 Tong Hsing Electronic Ind Ltd Printed circuit board combined with thick-film resistor and thin-film circuit and its manufacturing method
US7100270B2 (en) * 2003-09-25 2006-09-05 Tong Hsing Electric Industries Ltd. Method of fabricating a thin film integrated circuit with thick film resistors
TWI224389B (en) 2003-09-29 2004-11-21 Phoenix Prec Technology Corp Semiconductor package substrate with embedded resistors and method for fabricating the same
KR100619367B1 (ko) * 2004-08-26 2006-09-08 삼성전기주식회사 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법
US7323762B2 (en) * 2004-11-01 2008-01-29 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded resistors and method for fabricating the same
EP2591912A1 (en) * 2006-02-20 2013-05-15 Daicel Chemical Industries, Ltd. Multilayer assembly and composite material comprising same
KR100881695B1 (ko) * 2007-08-17 2009-02-06 삼성전기주식회사 캐패시터 내장형 인쇄회로기판 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145955A (ja) * 1997-07-28 1999-02-16 Kyocera Corp 素子内蔵多層配線基板およびその製造方法

Also Published As

Publication number Publication date
KR20080087083A (ko) 2008-09-30
US20080185172A1 (en) 2008-08-07
US20100021627A1 (en) 2010-01-28
CN101467501A (zh) 2009-06-24
TW200835404A (en) 2008-08-16
TWI389607B (zh) 2013-03-11
US7902463B2 (en) 2011-03-08
CN101467501B (zh) 2011-07-20
WO2008096464A1 (ja) 2008-08-14
JPWO2008096464A1 (ja) 2010-05-20
JP4702904B2 (ja) 2011-06-15
US8621748B2 (en) 2014-01-07

Similar Documents

Publication Publication Date Title
KR101002500B1 (ko) 프린트 배선판 및 그 프린트 배선판의 제조 방법
US5600103A (en) Circuit devices and fabrication method of the same
US20090051041A1 (en) Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
US5079065A (en) Printed-circuit substrate and method of making thereof
JPWO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
JP3416658B2 (ja) 転写材及びその製造方法並びにこれを用いて製造される配線基板
JP5077800B2 (ja) 多層プリント配線板の製造方法
JP3852573B2 (ja) プリント配線板の製造方法
JP6058321B2 (ja) 配線基板の製造方法
JP3348004B2 (ja) 多層配線基板およびその製造方法
JP3440174B2 (ja) 多層プリント配線基板とその製造方法
JPH1070363A (ja) 印刷配線板の製造方法
JP4752281B2 (ja) 抵抗素子内蔵プリント配線板
CN210157483U (zh) 多层基板
JPH08264939A (ja) 印刷配線板の製造方法
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
JP4821276B2 (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP4396426B2 (ja) 抵抗素子及びその抵抗素子を内蔵した多層プリント配線板
JP4639733B2 (ja) プリント配線板の製造方法
JP4978032B2 (ja) プリント配線板及びその製造方法
KR20090053198A (ko) 인쇄회로기판 및 그 제조방법
JP2007088207A (ja) 抵抗素子を有するプリント配線板およびその製造方法
JP5077801B2 (ja) 多層プリント配線板の製造方法
JP2004152869A (ja) 配線基板
JP2008124240A (ja) プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee