KR100632577B1 - 인쇄회로기판의 전해 금도금 방법 - Google Patents
인쇄회로기판의 전해 금도금 방법 Download PDFInfo
- Publication number
- KR100632577B1 KR100632577B1 KR1020040031124A KR20040031124A KR100632577B1 KR 100632577 B1 KR100632577 B1 KR 100632577B1 KR 1020040031124 A KR1020040031124 A KR 1020040031124A KR 20040031124 A KR20040031124 A KR 20040031124A KR 100632577 B1 KR100632577 B1 KR 100632577B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper plating
- electrolytic
- plating
- layer
- printed circuit
- Prior art date
Links
- 238000007747 plating Methods 0.000 title claims abstract description 244
- 238000000034 method Methods 0.000 title claims abstract description 114
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 title claims abstract description 113
- 229910052737 gold Inorganic materials 0.000 title claims abstract description 113
- 239000010931 gold Substances 0.000 title claims abstract description 113
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 182
- 239000010949 copper Substances 0.000 claims abstract description 128
- 229910052802 copper Inorganic materials 0.000 claims abstract description 127
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims description 38
- 229910000679 solder Inorganic materials 0.000 claims description 25
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims 4
- 239000011889 copper foil Substances 0.000 description 55
- 239000010408 film Substances 0.000 description 39
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000003054 catalyst Substances 0.000 description 8
- 239000007788 liquid Substances 0.000 description 8
- 239000000047 product Substances 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- 230000000704 physical effect Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000005238 degreasing Methods 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- VTYYLEPIZMXCLO-UHFFFAOYSA-L Calcium carbonate Chemical compound [Ca+2].[O-]C([O-])=O VTYYLEPIZMXCLO-UHFFFAOYSA-L 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229910002677 Pd–Sn Inorganic materials 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 2
- 230000003064 anti-oxidating effect Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000012041 precatalyst Substances 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 239000004094 surface-active agent Substances 0.000 description 2
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 1
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 206010040844 Skin exfoliation Diseases 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 238000013019 agitation Methods 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 229910000019 calcium carbonate Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000006555 catalytic reaction Methods 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000003925 fat Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 238000007761 roller coating Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/10—Electroplating with more than one layer of the same or of different metals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01D—SEPARATION
- B01D29/00—Filters with filtering elements stationary during filtration, e.g. pressure or suction filters, not covered by groups B01D24/00 - B01D27/00; Filtering elements therefor
- B01D29/62—Regenerating the filter material in the filter
- B01D29/66—Regenerating the filter material in the filter by flushing, e.g. counter-current air-bumps
- B01D29/668—Regenerating the filter material in the filter by flushing, e.g. counter-current air-bumps with valves, e.g. rotating valves for coaxially placed filtering elements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01D—SEPARATION
- B01D29/00—Filters with filtering elements stationary during filtration, e.g. pressure or suction filters, not covered by groups B01D24/00 - B01D27/00; Filtering elements therefor
- B01D29/60—Filters with filtering elements stationary during filtration, e.g. pressure or suction filters, not covered by groups B01D24/00 - B01D27/00; Filtering elements therefor integrally combined with devices for controlling the filtration
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01D—SEPARATION
- B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
- B01D35/28—Strainers not provided for elsewhere
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/48—Electroplating: Baths therefor from solutions of gold
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명에 따른 인쇄회로기판의 전해 금도금 방법은 (A) 원판에 소정의 동도금 레지스트 패턴에 대응하는 전해 동도금층을 형성하는 단계; (B) 전해 금도금 인입선으로 상기 원판의 외층을 이용하여, 상기 원판에 소정의 금도금 레지스트 패턴에 대응하는 전해 금도금층을 형성하는 단계; 및 (C) 상기 (A) 단계의 상기 전해 동도금층이 형성되지 않은 상기 원판의 외층 부분을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
인쇄회로기판, 무전해 동도금, 전해 동도금, 전해 금도금, 도금 인입선
Description
도 1a 내지 도 1k는 종래의 인쇄회로기판의 제작 방법의 흐름을 나타내는 단면도이다.
도 2는 도 1a 내재 도 1k의 방법으로 제작된 종래의 인쇄회로기판의 평면도이다.
도 3a 내지 도 3k는 본 발명의 일실시예에 따른 전해 금도금 방법을 이용한 인쇄회로기판의 제작 방법의 흐름을 나타내는 단면도이다.
도 4는 도 3a 내지 도 3k의 방법으로 제작된 본 발명에 따른 인쇄회로기판의 평면도이다.
도 5는 본 발명의 다른 실시예에 따라 제작된 인쇄회로기판의 평면도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 인쇄회로기판
110 : 원판
111 : 원판의 절연 수지층
112 : 원판의 동박층
120 : 무전해 동도금층
130 : 전해 동도금층
140 : 솔더 레지스트
150 : 전해 금도금층
200 : 드라이 필름
300 : 금도금 레지스트
B : 비아홀
본 발명은 인쇄회로기판의 전해 금도금 방법에 관한 것으로, 더욱 상세하게는 동박 원판의 외층 또는 무전해 동도금층을 도금 인입선으로 사용하여 전해 금도금층을 형성하는 인쇄회로기판의 전해 금도금 방법에 관한 것이다.
인쇄회로기판에 수동 소자(passive component), 능동 집적회로(active integrated circuit) 등을 와이어 본딩(wire bonding)으로 실장하기 위한 표면처리 공정으로 전해 금도금(electrolytic gold-plating)과 무전해 금도금(electroless gold-plating) 등이 있다.
여기서 무전해 금도금은 와이어 본딩 시에 금과 니켈의 경계면에서 박리 현상이 발생할 위험성이 높기 때문에 전해 금도금을 주로 사용하고 있다. 이러한 전해 금도금은 전기를 사용하지 않는 다른 표면처리와는 달리 금도금의 두께를 두껍게 형성하면서 생산성이 높고, 필(peel) 강도 신뢰도도 높은 표면처리 공정이다.
전해 금도금의 방식으로는 전해 소프트 금도금(electrolytic soft gold-plating)과 전해 하드 금도금(electrolytic hard gold-plating)이 대표적이며, 전해 소프트 금도금은 도금된 금 입자가 크며 다공성의(porous) 조직을 구성하고 밀도가 낮아서 보통 반도체 패키지 제품의 와이어 본딩(wire bonding)용으로 사용된다. 이에 반하여, 전해 하드 금도금은 금 입자가 조밀하며 밀도가 높고 기계적 강도가 우수해서 휴대폰 배터리 접촉 단자 등의 접촉 단자용으로 사용된다.
도 1a 내지 도 1k는 종래의 인쇄회로기판 제작 방법의 흐름을 나타내는 단면도이고, 도 2는 도 1a 내지 도 1k의 방법으로 제작된 종래의 인쇄회로기판의 평면도이다. 여기서 도 1a 내지 도 1k의 제작 방법은 도 2의 a-a' 단면에 대하여 도시한 것이다.
도 1a에서와 같이, 절연 수지층(11a)에 동박층(11b)이 입혀진 동박 적층판(copper clad laminate; 10)을 준비한다.
도 1b에서와 같이, 상하 동박층(11b)간의 회로연결을 위하여 비아홀(via hole; b)을 형성한다.
도 1c에서와 같이, 형성된 비아홀(b)의 전기적 연결을 위하여 동박 적층판(10)의 상하 동박층(11b)과 비아홀(b)의 측벽에 무전해 동도금(12)을 수행한다.
도 1d에서와 같이, 무전해 동도금(12)이 수행된 동박 적층판(11)의 상하동박층(11b)과 비아홀(b)의 측벽에 물성이 우수한 전해 동도금(13)을 수행한다.
도 1e에서와 같이, 동박 적층판(11)에 드라이 필름(dry film; 20)을 도포한 후, 소정의 패턴이 인쇄된 아트 워크 필름(art work film)을 이용하여 드라이 필름(20)을 노광 및 현상함으로써, 드라이 필름(20)에 소정의 패턴을 형성한다. 상기 소정의 패턴은 회로패턴, 비아홀(b)의 랜드(land), 와이어 본딩 단자 패턴, 도금 인입선 패턴 등을 포함한다.
도 1f에서와 같이, 소정의 패턴이 형성된 드라이 필름(20)을 에칭 레지스트(etching resist)로 사용하여, 동박 적층판(11)을 에칭액에 담궈서 소정의 패턴이 형성된 부분을 제외한 나머지 부분의 동박층(11b, 12, 13)을 제거한다.
도 1g에서와 같이, 소정의 패턴이 형성된 동박 적층판(11)에 도포된 드라이 필름(20)을 박리하여 제거한다.
도 1h에서와 같이, 동박 적층판(11)에 솔더 레지스트(solder resist; 14)를 도포한 후, 가건조시킨다.
도 1i에서와 같이, 동박 적층판(11)에 솔더 레지스트(14) 패턴이 인쇄된 아트 워크 필름(30)을 밀착시킨 후, 노광 및 현상함으로써, 솔더 레지스트(14) 패턴에 대응하는 솔더 레지스트(14)를 경화시킨다.
도 1j에서와 같이, 아트 워크 필름(30)을 제거한 후, 경화되지 않은 부분의 솔더 레지스트(14)를 제거하여 솔더 레지스트(14) 패턴을 형성한다.
도 1k에서와 같이, 동박 적층판(11)의 솔더 레지스트(14) 패턴의 개구부(c)인 와이어 본딩 단자에 전해 금도금(15)을 수행한다.
이후, 라우터(router) 또는 파워 프레스(power press) 등을 이용하여 동박 적층판(11)의 외곽 형성을 수행하면, 도 2에 나타낸 바와 같은 인쇄회로기판(10)이 형성된다.
도 2의 점선의 타원으로 표시된 부분과 같이, 종래의 인쇄회로기판(10)의 제작 방법은 전해 금도금(15)을 수행하기 위하여 동박 적층판(11)에 회로패턴과 무관한 도금 인입선(16)을 형성해야만 했다.
이러한 도금 인입선(16)은 라우터 또는 파워 프레스 등을 이용한 외곽 형성 공정에서 대부분 제거되기는 하나, 인쇄회로기판(10)에 일부 잔존하며, 설계 방식에 따라 많은 양의 도금 인입선(16)이 인쇄회로기판(10)에 잔존하는 경우도 있다.
현재 전자 제품의 고기능화, 소형화 등에 따른 인쇄회로기판(10)의 회로패턴의 미세화 및 고집적화를 요구하고 있다. 그러나, 인쇄회로기판(10)에 잔존하는 도금 인입선(16)은 회로패턴과 무관하기 때문에, 설계 자유도가 한정되는 문제점이 있었다.
한편으로, 인쇄회로기판(10)에 잔존하는 도금 인입선(16)은 데이터 통신의 고속화에 따른 고주파수 환경에서 일종의 도체역할을 수행하므로, 안테나와 같은 역할을 하여 기생 인덕턴스(parasitic inductance)를 발생시킨다.
이러한 기생 인덕턴스는 회로 상의 전기 신호와 간섭작용(interference interaction)을 일으켜 임피던스 부정합(impedance mismatching)을 유발하므로, 최종 전자 제품의 전기적 성능을 저하시키는 문제점이 있었다.
또한, 기생 인덕턴스로 인하여 최종 전자 제품의 신호 대 잡음 비율(signal to noise ratio)이 악화되고, 갑작스러운 최종 전자 제품의 오작동 등으로 제품의 신뢰도를 저하시키는 문제점도 있었다.
상기 문제점을 해결하기 위한 본 발명의 기술적 과제는 도금 인입선이 필요 없는 인쇄회로기판의 전해 금도금 방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 인쇄회로기판의 전해 금도금 방법은 (A) 원판에 소정의 동도금 레지스트 패턴에 대응하는 전해 동도금층을 형성하는 단계; (B) 전해 금도금 인입선으로 상기 원판의 외층을 이용하여, 상기 원판에 소정의 금도금 레지스트 패턴에 대응하는 전해 금도금층을 형성하는 단계; 및 (C) 상기 (A) 단계의 상기 전해 동도금층이 형성되지 않은 상기 원판의 외층 부분을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명에 따른 인쇄회로기판의 전해 금도금 방법은 상기 (A) 단계 이전에, (D) 상기 원판에 비아홀을 가공하는 단계; 및 (E) 상기 원판의 외층 및 상기 비아홀의 측벽에 무전해 동도금층을 형성하는 단계를 더 포함하고, 상기 (B) 단계에서, 상기 전해 금도금 인입선으로 상기 무전해 동도금층을 더 포함하여 이용하는 것을 특징으로 한다.
본 발명에 따른 인쇄회로기판의 전해 금도금 방법의 상기 (A) 단계는, (A-1) 상기 무전해 동도금층에 동도금 레지스트를 도포한 후, 상기 동도금 레지스트를 노광 및 현상하여 소정의 동도금 레지스트 패턴을 형성하는 과정; (A-2) 전해 동도금 인입선으로 상기 원판의 외층 및 상기 무전해 동도금층을 이용한 전해 동도금을 수행하여, 상기 원판에 상기 동도금 레지스트 패턴에 대응하는 전해 동도금층을 형성하는 과정; 및 (A-3) 상기 동도금 레지스트를 제거하는 과정을 포함하여 이루어지는 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 전해 금도금 방법은 상기 (A) 단계 이전에, (F) 상기 원판의 상기 외층을 얇게 가공하는 단계를 더 포함하여 이루어지는 것을 특징으로 한다.
본 발명에 따른 인쇄회로기판의 전해 금도금 방법의 상기 동도금 레지스트는 감광성 물질인 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 전해 금도금 방법의 상기 (B) 단계는, (B-1) 상기 원판에 금도금 레지스트를 도포한 후, 상기 금도금 레지스트를 노광 및 현상하여 소정의 금도금 레지스트 패턴을 형성하는 과정; (B-2) 전해 금도금 인입선으로 상기 원판의 외층 및 상기 무전해 동도금층을 이용한 전해 금도금을 수행하여, 상기 원판에 상기 금도금 레지스트 패턴에 대응하는 전해 금도금층을 형성하는 과정; 및 (B-3) 상기 금도금 레지스트를 제거하는 과정을 포함하여 이루어지는 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 전해 금도금 방법의 상기 (B-1) 과정 이후에, (B-4) 전해 니켈도금 인입선으로 상기 무전해 동도금층을 이용한 전해 니켈도금을 수행하여, 상기 금도금 레지스트 패턴에 대응하는 전해 니켈도금층을 형성하는 과정을 더 포함하여 이루어지는 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 전해 금도금 방법의 상기 금도금 레지스트는 감광성 물질인 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 전해 금도금 방법의 상기 (C) 단계의 상기 전해 동도금층이 형성되지 않은 무전해 동도금층 및 상기 무전해 동도금층에 인접한 상기 원판의 외층 부분을 제거하는 과정은, 금을 식각하지 않고 동을 식각하는 에칭액에 상기 원판을 침적시킴으로써, 상기 전해 동도금층이 형성되지 않은 무전해 동도금층 및 상기 무전해 동도금층에 인접한 상기 원판의 외층 부분을 제거하는 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 전해 금도금 방법의 상기 (C) 단계는, (C-1) 상기 원판에 에칭 레지스트를 도포한 후, 상기 에칭 레지스트를 노광 및 현상하여 상기 전해 동도금층이 형성되지 않은 부분인 소정의 에칭 레지스트 패턴을 형성하는 과정; (C-2) 상기 에칭 레지스트 패턴에 대응하는 상기 무전해 동도금층 및 상기 무전해 동도금층에 인접한 상기 원판의 외층 부분을 식각하여 제거하는 과정; 및 (C-3) 상기 에칭 레지스트를 제거하는 과정을 포함하여 이루어지는 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 전해 금도금 방법의 상기 에칭 레지스트는 감광성 물질인 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 전해 금도금 방법의 상기 (C-2) 과정의 상기 무전해 동도금층 및 상기 무전해 동도금층에 인접한 상기 원판의 외층 부분을 식각하는 과정은, 상기 원판을 에칭액에 침적시킴으로써, 상기 무전해 동도금층 및 상기 무전해 동도금층에 인접한 상기 원판의 외층 부분을 식각하는 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 전해 금도금 방법의 상기 (C-2) 과정의 상기 무전해 동도금층 및 상기 무전해 동도금층에 인접한 상기 원판의 외층 부분을 식각하는 과정은, 플라즈마 식각 방식을 이용하여, 상기 무전해 동도금층 및 상기 무전해 동도금층에 인접한 상기 원판의 외층 부분을 식각하는 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 전해 금도금 방법은 상기 (C) 단계 이후에, (G) 상기 원판에 솔더 레지스트를 도포한 후, 소정의 솔더 레지스트 패턴을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명에 따른 인쇄회로기판의 전해 금도금 방법을 상세히 설명하기로 한다.
도 3a 내지 도 3k는 본 발명의 일실시예에 따른 전해 금도금 방법을 이용한 인쇄회로기판의 제작 방법의 흐름을 나타내는 단면도이고, 도 4는 도 3의 방법으로 제작된 본 발명에 따른 인쇄회로기판의 평면도이다. 여기서 도 3a 내지 도 3k의 제작 방법은 도 4의 A-A' 단면에 대하여 도시한 것이다.
도 3a에서와 같이, 절연 수지층(111)에 동박층(112)이 입혀진 동박 적층판인 원판(110)을 준비한다. 여기서 원판(110)은 이후 공정에서 동박층(112)이 식각되어 제거되는 것을 고려하여, 전처리 과정으로 동박층(112)을 얇게 가공하는 것이 바람직하다.
이러한 원판(110)으로 사용된 동박 적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박 적층판, 내열수지 동박 적층판, 종이/페놀 동박 적층판, 고주파용 동박 적층판, 플렉시블 동박 적층판(flexible copper clad laminate), 복합 동박 적층판 등의 여러 가지가 있다. 그러나, 양면 인쇄회로기판 및 다층 인쇄회로 기판 제조에는 주로 사용되는 절연 수지층(111)에 동박층(112)이 입혀진 유리/에폭시 동박 적층판을 사용하는 것이 바람직하다.
도 3b에서와 같이, 상하 동박층(112)간의 회로연결을 위하여 비아홀(via hole; B)을 형성한다.
여기서 비아홀(B)을 형성하는 과정은 CNC 드릴(Computer Numerical Control Drill) 또는 레이저를 사용하여 사전에 설정된 위치에 따라 비아홀(B)을 형성하는 방식을 사용하는 것이 바람직하다.
CNC 드릴을 이용하는 방식은 양면 인쇄회로기판의 비아홀(B)이나 다층 인쇄회로기판의 도통홀(through hole)을 형성 시에 적당하다. 이러한 CNC 드릴을 이용하여 비아홀(B) 또는 도통홀을 가공한 후에, 드릴링 시 발생하는 동박의 버(burr), 비아홀(B) 내벽의 먼지, 동박층(112) 표면의 먼지 등을 제거하는 디버링(deburring) 공정을 수행하는 것이 바람직하다. 이 경우, 동박층(112) 표면에 거칠기(roughness)가 부여됨으로써, 이후 동도금 공정에서 동과의 밀착력이 향상되는 장점이 있다.
레이저를 이용하는 방식은 다층 인쇄회로기판의 마이크로 비아홀(micro via hole)을 형성 시에 적당하다. 이러한 레이저를 이용하는 방식으로, YAG(Yttrium Aluminum Garnet) 레이저를 이용하여 동박층(112)과 절연 수지층(111)을 동시에 가공할 수도 있고, 비아홀(B)이 형성될 부분의 동박층(112)을 식각한 후 이산화탄소 레이저를 이용하여 절연 수지층(111)을 가공할 수도 있다.
한편, 비아홀(B)을 형성한 후에, 형성 시 발생하는 열로 인하여 원판(110)의 절연 수지층(111) 등이 녹아서 비아홀(B)의 측벽에 발생하는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 수행하는 것이 바람직하다.
도 3c에서와 같이, 원판(110)의 상하 동박층(112)과 비아홀(B)의 측벽에 무전해 동도금(120)을 수행한다.
여기서 원판(110)의 비아홀(B)의 측벽이 절연 수지층(111)이므로, 비아홀(B) 형성 후 바로 전해 동도금을 수행할 수 없다. 따라서, 형성된 비아홀(B)의 전기적 연결 및 전해 동도금 수행하기 위하여 무전해 동도금(120)을 수행한다. 무전해 동도금(120)은 절연체에 대한 도금이므로, 전기를 띤 이온에 의한 반응을 기대할 수 없다. 무전해 동도금(120)은 석출반응에 의해 이루어지며, 석출반응은 촉매에 의해 촉진된다. 도금액으로부터 동이 석출되기 위해서는 도금하려는 재료의 표면에 촉매가 부착되어야 한다. 이는 무전해 동도금(120)이 많은 전처리를 필요로 함을 나타낸다.
일실시예로, 무전해 동도금(120) 공정은 탈지(cleanet) 과정, 소프트 부식(soft etching) 과정, 예비 촉매처리(pre-catalyst) 과정, 촉매처리 과정, 활성화(accelerator) 과정, 무전해 동도금 과정 및 산화방지 처리 과정을 포함한다.
탈지 과정에서, 동박층(112) 표면에 존재하는 산화물이나 이물질, 특히 유지분 등을 산 또는 알칼리 계면 활성제가 포함된 약품으로 제거한 후 계면활성제를 완전히 수세한다.
소프트 부식 과정에서, 동박층(112) 표면에 미세한 거칠기(예를 들면, 약 1㎛∼2㎛)를 만들어 도금단계에서 동입자가 균일하게 밀착되도록 하며, 탈지 과정에 서 처리되지 않은 오염물을 제거한다.
예비 촉매처리 과정에서, 낮은 농도의 촉매약품에 원판(110)을 담금으로써, 촉매처리 단계에서 사용되는 약품이 오염되거나 농도가 변화하는 것을 방지한다. 더욱이, 같은 성분의 약품조에 원판(110)을 미리 담그는 것이므로 촉매처리가 보다 활성화되는 효과가 있다. 이러한 예비 촉매처리 과정은 1%∼3%로 희석된 촉매약품을 사용하는 것이 바람직하다.
촉매처리 과정에서, 원판(110)의 동박층(112) 및 절연 수지층(111)면(예를 들면, 비아홀(B)의 측벽)에 촉매입자를 입혀준다. 촉매입자는 Pd-Sn 화합물을 사용하는 것이 바람직하며, 이 Pd-Sn 화합물은 도금되는 입자인 Cu2
+와 Pd2
-가 결합하여 도금을 촉진하는 역할을 한다.
무전해 동도금 과정에서, 도금액은 CuSO4, HCHO, NaOH 및 기타 안정제로 이루어지는 것이 바람직하다. 도금반응이 지속되기 위해서는 화학 반응이 균형을 이루어야 하며, 이를 위해 도금액의 조성을 제어하는 것이 중요하다. 조성을 유지하기 위해서는 부족한 성분의 적절한 공급, 기계 교반, 도금액의 순화 시스템 등이 잘 운영되어야 한다. 반응의 결과로 발생되는 부산물을 위한 여과장치가 필요하며, 이를 활용함으로써 도금액의 사용시간이 연장될 수 있다.
산화방지 처리 과정에서, 무전해 동도금 후에 잔존하는 알칼리 성분으로 인해 도금막이 산화되는 것을 방지하기 위해 산화방지막을 전면에 코팅한다.
그러나, 상술한 무전해 동도금(120) 공정은 일반적으로 전해 동도금에 비하 여 물리적 특성이 떨어지므로 얇게 형성한다.
도 3d에서와 같이, 원판(110)에 드라이 필름(dry film; 200)을 도포한 후, 소정의 패턴이 인쇄된 아트 워크 필름(art work film)을 이용하여 드라이 필름(200)을 노광 및 현상함으로써, 드라이 필름(200)에 소정의 패턴을 형성한다. 상기 소정의 패턴은 회로패턴, 비아홀(B)의 랜드(land), 와이어 본딩 단자 패턴 등을 포함한다.
드라이 필름(200)은 커버 필름(cover film), 포토레지스트 필름(photo-resist film) 및 마일러 필름(Mylar film)의 3층으로 구성되며, 실질적으로 레지스트 역할을 하는 층은 포토레지스트 필름이다.
드라이 필름(200)의 노광 및 현상 공정은 소정의 패턴이 인쇄된 아트 워크 필름을 드라이 필름 위에 밀착시킨 후 자외선을 조사한다. 이때, 아트 워크 필름의 패턴이 인쇄된 검은 부분은 자외선이 투과하지 못하고, 인쇄되지 않은 부분은 자외선이 투과하여 아트 워크 필름 아래의 드라이 필름(200)을 경화시키게 된다. 이렇게 드라이 필름(200)이 경화된 동박 적층판을 현상액에 담그면 경화되지 않은 드라이 필름(200) 부분이 현상액에 의해 제거되고, 경화된 드라이 필름(200) 부분만 남아서 레지스트 패턴을 형성한다. 여기서 현상액으로는 탄산나트륨(Na2CO3) 또는 탄산칼슘(K2CO3)의 수용액 등을 사용한다.
도 3e에서와 같이, 소정의 패턴이 형성된 드라이 필름(200)을 도금 레지스트(plating resist)로 사용하고, 원판(110)의 상하 동박층(112, 120)을 전해 동도금 인입선으로 사용하여, 원판(110)의 상하 동박층(112, 120)과 비아홀(B)의 측벽에 전해 동도금(130)을 수행한다.
여기서 원판(110)을 동도금 작업통에 침적시킨 후 직류 정류기를 이용하여 전해 동도금(130)을 수행하며, 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 동을 석출하는 방식을 사용하는 것이 바람직하다.
이러한 전해 동도금은 동도금층(130)의 물리적 특성이 무전해 동도금층(120)보다 우수하고, 두꺼운 동도금층(130)을 형성하기 용이한 장점이 있다.
도 3f에서와 같이, 전해 동도금(130)이 수행된 원판(110)에 도포된 드라이 필름(200)을 박리하여 제거한다.
여기서 드라이 필름(200)은 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등의 박리액을 사용하여 제거한다.
상술한 도 3d 내지 도 3f의 과정에서, 도금 레지스트로 드라이 필름(200)을 사용하였으나, 액체 상태의 감광재를 도금 레지스트로 사용할 수 있다. 이 경우, 자외선에 감광되는 액체 상태의 감광재를 무전해 동도금(120)이 수행된 원판(110)에 도포한 후, 건조시킨다. 다음으로, 소정의 패턴이 형성된 아트 워크 필름(300)을 이용하여 감광재를 노광 및 현상함으로써, 감광재에 소정의 패턴을 형성한다. 그 다음으로, 소정의 패턴이 형성된 감광재를 도금 레지스트로 사용하고, 원판(110)을 동도금 작업통에 침적시킨 후 직류 정류기를 이용하여, 원판(110)의 상하 동박층(112, 120)과 비아홀(B)의 측벽에 전해 동도금(130)을 수행한다. 그 다음으로, 감광재를 제거한다. 여기서 액체 상태의 감광재를 코팅하는 방식은 딥 코팅(dip coating) 방식, 롤 코팅(roll coating) 방식, 전기증착(electro-deposition) 방식 등이 있다.
도 3g에서와 같이, 원판(110)에 금도금 레지스트(300)를 도포한 후, 전해 금도금 패턴이 인쇄된 아트 워크 필름을 이용하여 금도금 레지스트(300)를 노광 및 현상함으로써, 금도금 레지스트(300)에 전해 금도금 패턴을 형성한다.
도 3h에서와 같이, 전해 금도금 패턴이 형성된 금도금 레지스트(300)를 사용하여, 원판(110)에 전해 금도금(150)을 수행한다. 도 3e의 동도금 과정과 마찬가지로, 본 발명에 따른 전해 금도금 방법은 원판(110)의 동박층(112, 120)을 전해 금도금 인입선으로 사용하므로, 별도의 도금 인입선이 필요 없다.
여기서 원판(110)을 금도금 작업통에 침적시킨 후 직류 정류기를 이용하여 전해 금도금(150)을 수행하며, 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 가하여 금을 석출하는 방식을 사용하는 것이 바람직하다.
한편, 금과 접착성을 높이기 위하여, 니켈을 얇게 도금한 후, 전해 금도금(150)을 수행할 수 있다.
도 3i에서와 같이, 전해 금도금(150)이 수행된 원판(110)에 도포된 금도금 레지스트(300)를 제거한다.
상술한 도 3g 내지 도 3i의 과정에서 사용되는 금도금 레지스트(300)는 도 3d 내지 도 3f의 과정에서 기술된 드라이 필름(200) 또는 액체 상태의 감광재를 사용할 수 있다.
도 3j에서와 같이, 전해 동도금(130)이 수행되지 않은 원판(110)의 무전해 동도금층(120) 및 동박층(112)을 제거함으로써, 원판(110)에 회로패턴, 비아홀(B)의 랜드, 와이어 본딩 단자 패턴 등을 포함하는 소정의 패턴을 형성한다.
여기서 원판(110)의 무전해 동도금층(120) 및 동박층(112)을 제거하는 방법은 여러 가지 방식이 가능하다.
하나의 방법으로, 금도금층(150)을 식각하지 않고 무전해 동도금층(120) 및 동박층(112)을 식각하는 에칭액에 침적시키는 방안이 있다. 이 경우, 도 3a에서, 원판(110)의 동박층(112)을 얇게 가공하는 전처리 공정을 수행하였고, 무전해 동도금층(120)은 일반적으로 얇게 형성되기 때문에, 용이하게 제거될 수 있다. 그러나, 회로패턴, 비아홀(B)의 랜드 및 측벽, 와이어 본딩 단자 등은 동박층(112) 또는 무전해 동도금층(120) 외에 두껍고 물리적 특성이 우수한 전해 동도금층(130)이 형성되어 있기 때문에, 부분적으로 식각되기는 하나, 대부분의 동박층(112) 또는 동도금(120, 130)층은 남아 있게 된다.
다른 방법으로, 드라이 필름(200) 등의 에칭 레지스트를 원판(110)에 도포한 후, 회로패턴, 비아홀(B)의 랜드, 와이어 본딩 단자 등을 보호하는 패턴을 형성한다. 그 후, 원판(110)을 에칭액에 침적시킴으로써, 원판(110)의 불필요한 무전해 동도금층(120) 및 동박층(112)을 제거할 수 있다.
또 다른 방법으로, 드라이 필름(200) 등의 에칭 레지스트를 원판(110)에 도포한 후, 회로패턴, 비아홀(B)의 랜드, 와이어 본딩 단자 등을 보호하는 패턴을 형성한다. 그 후, 플라즈마(plasma) 등을 이용하여 원판(110)의 불필요한 무전해 동도금(120)층 및 동박층(112)을 제거할 수 있다. 이 경우, 플라즈마 식각 방식의 장점인 방향성 식각으로 인하여, 회로 패턴의 측벽이 정밀하게 가공되는 장점이 있다.
도 3k에서와 같이, 소정의 패턴이 형성된 원판(110)에 솔더 레지스트(solder resist; 140)를 도포한 후, 솔더 레지스트(140) 패턴을 형성한다.
이러한 솔더 레지스트(140) 패턴을 형성하는 과정을 보다 상세하게 살펴보면, 원판(110)에 솔더 레지스트(140)를 도포한 후 가건조시킨다. 여기서 솔더 레지스트(140)를 도포하는 방식으로는 스크린 인쇄(screen printing) 방식, 롤러 코팅(roller coating) 방식, 커튼 코팅(curtain coating) 방식, 스프레이 코팅(spray coating) 방식 등을 사용할 수 있다.
다음으로, 원판(110)에 솔더 레지스트(140) 패턴이 인쇄된 아트 워크 필름을 밀착시킨 후, 노광 및 현상함으로써, 솔더 레지스트(140) 패턴에 대응하는 솔더 레지스트(140)를 경화시킨다. 그 다음으로, 아트 워크 필름을 제거하고, 경화되지 않은 부분의 솔더 레지스트(140)를 제거하여 솔더 레지스트(140) 패턴을 형성한다. 그 다음으로, 자외선 및 건조기를 이용하여 솔더 레지스트(140)를 완전 경화시키고, 플라즈마 등을 이용하여 원판(110)의 솔더 레지스트(140)가 제거된 부분에 잔존하는 솔더 레지스트(140), 이물질 등을 제거한다.
이후, 라우터(router) 또는 파워 프레스(power press) 등을 이용하여 동박 적층판의 외곽 형성을 수행하면, 도 4에 나타낸 바와 같은 인쇄회로기판(100)이 형성된다.
도 4의 점선의 타원으로 표시된 부분과 같이, 본 발명에 따른 제작 방법으로 제작된 인쇄회로기판(100)은 완성된 후에 도금 인입선이 없다. 이는 원판(110) 형성된 무전해 동도금층(120)이 전해 금도금(150)을 수행하기 위한 전해 금도금 인입선으로 사용되고, 전해 금도금(150)을 수행한 후 제거되기 때문이다.
한편, 도 3 및 도 4에서, 동박 적층판을 원판(110)으로 사용한 양면 인쇄회로기판에 대하여 도시되어 있으나, 목적 또는 용도에 따라 단면 인쇄회로기판 및 다층 인쇄회로기판에 대해서도 상술한 방법에 의하여 도금 인입선이 필요 없는 전해 금도금 방법으로 단면 인쇄회로기판 및 다층 인쇄회로기판을 형성할 수 있다.
여기서 다층 인쇄회로기판을 제작하는 경우, 내층에 접지 회로 및 신호처리 회로를 포함하는 패턴이 구성되어 있으며, 이러한 내층에 프리프레그(prepreg)등의 절연접착수지를 이용하여 동박을 부착하거나, RCC(Resin Coated Copper)를 적층한 외층을 형성한다. 이 외층에 도 3에 기술한 전해 금도금 방법에 의하여 다층 인쇄회로기판을 형성한다.
도 5는 본 발명의 다른 실시예에 따라 제작된 인쇄회로기판의 평면도이다.
도 5에 나타낸 바와 같이, 본 발명에 따른 인쇄회로기판(200)은 설계 시에 별도의 도금 인입선을 형성할 필요가 없으므로, 종래의 도금 인입선이 형성되었던 부분(도 5에서 타원의 점선으로 나타낸 부분)에도 회로패턴을 형성할 수 있다. 따라서, 설계 자유도가 향상되므로, 인쇄회로기판(200) 상의 회로패턴을 고집적화할 수 있는 장점이 있다.
이상에서 본 발명에 대하여 설명하였으나 이는 일실시예에 지나지 않는 바, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 얼마든지 다양한 변화 및 변형 이 가능함은 당업자에게는 자명한 사실일 것이다. 하지만, 이들은 본 발명의 범위 내에 속한다는 것은 이하의 청구범위를 통해서 확연해 질 것이다.
상술한 바와 같이, 본 발명은 도금 인입선이 필요 없는 인쇄회로기판의 전해 금도금 방법을 제공한다.
따라서, 본 발명에 따른 인쇄회로기판의 전해 금도금 방법은 도금 인입선이 방해가 되어 설계할 수 없었던 부분에도 회로패턴을 형성할 수 있으므로, 설계 자유도가 향상되는 효과가 있다.
또한, 본 발명에 따른 인쇄회로기판의 전해 금도금 방법은 인쇄회로기판의 완성품에 도금 인입선이 없으므로, 도금 인입선에 의한 기생 인덕턴스(parasitic inductance)가 발생하지 않는 효과도 있다.
게다가, 본 발명에 따른 인쇄회로기판의 전해 금도금 방법은 도금 인입선에 의한 기생 인덕턴스가 없으므로, 고주파 환경에서 신호 대 잡음 비율(signal to noise ratio)이 향상되고, 임피던스 정합(impedance)이 용이하며, 갑작스러운 오작동이 방지되고, 인쇄회로기판의 전기적 성능 및 신뢰도가 향상되는 효과도 있다.
Claims (14)
- (A) 원판에 소정의 동도금 레지스트 패턴에 대응하는 전해 동도금층을 형성하는 단계;(B) 전해 금도금 인입선으로 상기 원판의 외층을 이용하여, 상기 원판에 소정의 금도금 레지스트 패턴에 대응하는 전해 금도금층을 형성하는 단계; 및(C) 상기 (A) 단계의 상기 전해 동도금층이 형성되지 않은 상기 원판의 외층 부분을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판의 전해 금도금 방법.
- 제 1 항에 있어서, 상기 (A) 단계 이전에,(D) 상기 원판에 비아홀을 가공하는 단계; 및(E) 상기 원판의 외층 및 상기 비아홀의 측벽에 무전해 동도금층을 형성하는 단계를 더 포함하고,상기 (B) 단계에서, 상기 전해 금도금 인입선으로 상기 무전해 동도금층을 더 포함하여 이용하는 것을 특징으로 하는 인쇄회로기판의 전해 금도금 방법.
- 제 2 항에 있어서, 상기 (A) 단계는,(A-1) 상기 무전해 동도금층에 동도금 레지스트를 도포한 후, 상기 동도금 레지스트를 노광 및 현상하여 소정의 동도금 레지스트 패턴을 형성하는 과정;(A-2) 전해 동도금 인입선으로 상기 원판의 외층 및 상기 무전해 동도금층을 이용한 전해 동도금을 수행하여, 상기 원판에 상기 동도금 레지스트 패턴에 대응하는 전해 동도금층을 형성하는 과정; 및(A-3) 상기 동도금 레지스트를 제거하는 과정을 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판의 전해 금도금 방법.
- 제 2 항에 있어서, 상기 (A) 단계 이전에,(F) 상기 원판의 상기 외층을 얇게 가공하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판의 전해 금도금 방법.
- 제 3 항에 있어서,상기 동도금 레지스트는 감광성 물질인 것을 특징으로 하는 인쇄회로기판의 전해 금도금 방법.
- 제 2 항에 있어서, 상기 (B) 단계는,(B-1) 상기 원판에 금도금 레지스트를 도포한 후, 상기 금도금 레지스트를 노광 및 현상하여 소정의 금도금 레지스트 패턴을 형성하는 과정;(B-2) 전해 금도금 인입선으로 상기 원판의 외층 및 상기 무전해 동도금층을 이용한 전해 금도금을 수행하여, 상기 원판에 상기 금도금 레지스트 패턴에 대응하는 전해 금도금층을 형성하는 과정; 및(B-3) 상기 금도금 레지스트를 제거하는 과정을 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판의 전해 금도금 방법.
- 제 6 항에 있어서, 상기 (B-1) 과정 이후에,(B-4) 전해 니켈도금 인입선으로 상기 무전해 동도금층을 이용한 전해 니켈도금을 수행하여, 상기 금도금 레지스트 패턴에 대응하는 전해 니켈도금층을 형성하는 과정을 더 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판의 전해 금도금 방법.
- 제 6 항에 있어서,상기 금도금 레지스트는 감광성 물질인 것을 특징으로 하는 인쇄회로기판의 전해 금도금 방법.
- 제 2 항에 있어서,상기 (C) 단계의 상기 전해 동도금층이 형성되지 않은 무전해 동도금층 및 상기 무전해 동도금층에 인접한 상기 원판의 외층 부분을 제거하는 과정은, 금을 식각하지 않고 동을 식각하는 에칭액에 상기 원판을 침적시킴으로써, 상기 전해 동도금층이 형성되지 않은 무전해 동도금층 및 상기 무전해 동도금층에 인접한 상기 원판의 외층 부분을 제거하는 것을 특징으로 하는 인쇄회로기판의 전해 금도금 방법.
- 제 2 항에 있어서, 상기 (C) 단계는,(C-1) 상기 원판에 에칭 레지스트를 도포한 후, 상기 에칭 레지스트를 노광 및 현상하여 상기 전해 동도금층이 형성되지 않은 부분인 소정의 에칭 레지스트 패턴을 형성하는 과정;(C-2) 상기 에칭 레지스트 패턴에 대응하는 상기 무전해 동도금층 및 상기 무전해 동도금층에 인접한 상기 원판의 외층 부분을 식각하여 제거하는 과정; 및(C-3) 상기 에칭 레지스트를 제거하는 과정을 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판의 전해 금도금 방법.
- 제 10 항에 있어서,상기 에칭 레지스트는 감광성 물질인 것을 특징으로 하는 인쇄회로기판의 전해 금도금 방법.
- 제 10 항에 있어서,상기 (C-2) 과정의 상기 무전해 동도금층 및 상기 무전해 동도금층에 인접한 상기 원판의 외층 부분을 식각하는 과정은, 상기 원판을 에칭액에 침적시킴으로써, 상기 무전해 동도금층 및 상기 무전해 동도금층에 인접한 상기 원판의 외층 부분을 식각하는 것을 특징으로 하는 인쇄회로기판의 전해 금도금 방법.
- 제 10 항에 있어서,상기 (C-2) 과정의 상기 무전해 동도금층 및 상기 무전해 동도금층에 인접한 상기 원판의 외층 부분을 식각하는 과정은, 플라즈마 식각 방식을 이용하여, 상기 무전해 동도금층 및 상기 무전해 동도금층에 인접한 상기 원판의 외층 부분을 식각하는 것을 특징으로 하는 인쇄회로기판의 전해 금도금 방법.
- 제 2 항에 있어서, 상기 (C) 단계 이후에,(G) 상기 원판에 솔더 레지스트를 도포한 후, 소정의 솔더 레지스트 패턴을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판의 전해 금도금 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040031124A KR100632577B1 (ko) | 2004-05-03 | 2004-05-03 | 인쇄회로기판의 전해 금도금 방법 |
| JP2004208500A JP2005322868A (ja) | 2004-05-03 | 2004-07-15 | プリント回路基板の電解金メッキ方法 |
| CNA2004100588823A CN1694603A (zh) | 2004-05-03 | 2004-08-03 | 印制电路板的电解镀金方法 |
| US10/960,271 US20050241954A1 (en) | 2004-05-03 | 2004-10-07 | Electrolytic gold plating method of printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040031124A KR100632577B1 (ko) | 2004-05-03 | 2004-05-03 | 인쇄회로기판의 전해 금도금 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050105849A KR20050105849A (ko) | 2005-11-08 |
| KR100632577B1 true KR100632577B1 (ko) | 2006-10-09 |
Family
ID=35185972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040031124A KR100632577B1 (ko) | 2004-05-03 | 2004-05-03 | 인쇄회로기판의 전해 금도금 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20050241954A1 (ko) |
| JP (1) | JP2005322868A (ko) |
| KR (1) | KR100632577B1 (ko) |
| CN (1) | CN1694603A (ko) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100722635B1 (ko) * | 2005-09-27 | 2007-05-28 | 삼성전기주식회사 | 와이어 본딩 패드면과 볼패드면의 회로층이 다른 두께를갖는 반도체 패키지 기판 및 그 제조방법 |
| KR100722625B1 (ko) * | 2005-12-12 | 2007-05-28 | 삼성전기주식회사 | 미소 홀랜드를 갖는 비아홀 및 그 형성 방법 |
| KR100660027B1 (ko) * | 2006-01-25 | 2006-12-20 | 삼성전기주식회사 | 도금 인입선을 이용한 인쇄회로기판의 제조방법 |
| TWI304313B (en) * | 2006-05-25 | 2008-12-11 | Advanced Semiconductor Eng | Method for manufacturing a circuit board without incoming line |
| KR100787385B1 (ko) * | 2006-05-26 | 2007-12-24 | 대덕전자 주식회사 | 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법 |
| WO2008093626A1 (ja) * | 2007-02-01 | 2008-08-07 | Murata Manufacturing Co., Ltd. | チップ素子およびその製造方法 |
| CN101296556B (zh) * | 2007-04-25 | 2010-05-26 | 群康科技(深圳)有限公司 | 软性电路板 |
| KR101126767B1 (ko) * | 2007-10-26 | 2012-03-29 | 삼성테크윈 주식회사 | 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된인쇄회로기판 |
| TWI397358B (zh) * | 2008-02-14 | 2013-05-21 | Nan Ya Printed Circuit Board | 打線基板及其製作方法 |
| TWM353504U (en) * | 2008-10-17 | 2009-03-21 | Wintek Corp | Card insertion terminal structure of flexible PCB |
| JP2010141252A (ja) | 2008-12-15 | 2010-06-24 | Mitsubishi Electric Corp | エッジコネクタおよびその製造方法 |
| US20100221414A1 (en) * | 2009-02-27 | 2010-09-02 | Ibiden Co., Ltd | Method for manufacturing printed wiring board |
| KR101070098B1 (ko) * | 2009-09-15 | 2011-10-04 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조 방법 |
| CN101820730B (zh) * | 2010-03-30 | 2012-01-18 | 博敏电子股份有限公司 | 印制线路板选择性镀金的制造方法 |
| CN102045951B (zh) * | 2010-11-29 | 2012-10-17 | 上海申和热磁电子有限公司 | 陶瓷金属化基板金属表面电镀镍金处理方法及制成的陶瓷金属化基板 |
| CN102677114B (zh) * | 2012-04-16 | 2015-08-19 | 深圳君泽电子有限公司 | 高耐蚀电镀工艺及用于电子元件的高耐蚀电镀工艺 |
| US9099785B2 (en) | 2012-12-20 | 2015-08-04 | Google Technology Holdings LLC | Reducing RF energy leakage between battery and PCB |
| JP6599853B2 (ja) * | 2013-06-21 | 2019-10-30 | サンミナ コーポレーション | 除去可能なカバー層を用いてめっき貫通孔を有する積層構造を形成する方法 |
| KR101629285B1 (ko) * | 2015-07-08 | 2016-06-22 | 두두테크 주식회사 | 자동차용 브레이크 페달 코일 인쇄 회로 기판의 제조 방법 |
| JP2017199854A (ja) * | 2016-04-28 | 2017-11-02 | Tdk株式会社 | 貫通配線基板 |
| KR102345725B1 (ko) | 2020-05-28 | 2022-01-03 | 와이엠티 주식회사 | 전해 니켈 도금 표면개선제 및 이를 포함하는 전해 니켈 도금액 |
| CN112752430A (zh) * | 2020-11-07 | 2021-05-04 | 奥士康科技股份有限公司 | 一种光模块板件制作长短金手指的优化制作方法 |
| CN112730480B (zh) * | 2020-12-25 | 2022-10-14 | 北京航星机器制造有限公司 | 基于电容耦合式天线的ct检测装置及天线制作方法 |
| CN114007343B (zh) * | 2021-10-22 | 2024-05-17 | 深圳明阳电路科技股份有限公司 | 一种印刷电路板电厚金、印刷电路板及其制造方法 |
| CN115696764A (zh) * | 2022-07-29 | 2023-02-03 | 欣强电子（清远）有限公司 | 软硬结合板电金引线制作方法及软硬结合板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4804615A (en) * | 1985-08-08 | 1989-02-14 | Macdermid, Incorporated | Method for manufacture of printed circuit boards |
| US5060052A (en) * | 1990-09-04 | 1991-10-22 | Motorola, Inc. | TAB bonded semiconductor device having off-chip power and ground distribution |
| US6022466A (en) * | 1998-07-20 | 2000-02-08 | Unisys Corporation | Process of plating selective areas on a printed circuit board |
-
2004
- 2004-05-03 KR KR1020040031124A patent/KR100632577B1/ko not_active IP Right Cessation
- 2004-07-15 JP JP2004208500A patent/JP2005322868A/ja active Pending
- 2004-08-03 CN CNA2004100588823A patent/CN1694603A/zh active Pending
- 2004-10-07 US US10/960,271 patent/US20050241954A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN1694603A (zh) | 2005-11-09 |
| US20050241954A1 (en) | 2005-11-03 |
| KR20050105849A (ko) | 2005-11-08 |
| JP2005322868A (ja) | 2005-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100632577B1 (ko) | 인쇄회로기판의 전해 금도금 방법 | |
| KR100557540B1 (ko) | Ｂｇａ 패키지 기판 및 그 제작 방법 | |
| KR100688857B1 (ko) | 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법 | |
| KR100598275B1 (ko) | 수동소자 내장형 인쇄회로기판 및 그 제조 방법 | |
| JP5213094B2 (ja) | 導電バイアを誘電体層に埋め込む方法およびプロセス | |
| US7169313B2 (en) | Plating method for circuitized substrates | |
| KR100598274B1 (ko) | 저항 내장형 인쇄회로기판 및 그 제조 방법 | |
| JP2006108613A (ja) | プリント基板およびその製造方法 | |
| KR101422262B1 (ko) | 동박층이 형성된 기판과 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판 | |
| CN110798988A (zh) | 制作高频天线封装基板的加成法工艺和AiP封装天线结构 | |
| CN108353510B (zh) | 多层印刷配线基板及其制造方法 | |
| KR100645642B1 (ko) | 고밀도 ｂｇａ 패키지 기판 및 그 제조방법 | |
| KR100645656B1 (ko) | 반도체 패키지 기판 제조 방법 | |
| JP4705972B2 (ja) | プリント配線板及びその製造方法 | |
| KR100619349B1 (ko) | 인쇄회로기판의 회로패턴 형성방법 | |
| JP4180192B2 (ja) | 多層プリント配線基板の製造方法 | |
| KR20050050849A (ko) | 도금 인입선이 없는 인쇄회로기판 제조 방법 | |
| KR100525224B1 (ko) | ＰＣＢ 상에 Ｃｕ, Ｎｉ 및 Ａｕ를 단일 공정으로도금하는 방법 | |
| JPS63133697A (ja) | プリント配線基板の製造方法 | |
| JP2014204099A (ja) | 多層プリント配線板の形成方法及び多層プリント配線板 | |
| KR20150012126A (ko) | 인쇄회로기판 및 그 제조 방법 | |
| JPH0654832B2 (ja) | 印刷配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120710 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |