KR101126767B1 - 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된인쇄회로기판 - Google Patents

인쇄회로기판의 제조방법 및 그 방법에 의해 제조된인쇄회로기판 Download PDF

Info

Publication number
KR101126767B1
KR101126767B1 KR1020070108407A KR20070108407A KR101126767B1 KR 101126767 B1 KR101126767 B1 KR 101126767B1 KR 1020070108407 A KR1020070108407 A KR 1020070108407A KR 20070108407 A KR20070108407 A KR 20070108407A KR 101126767 B1 KR101126767 B1 KR 101126767B1
Authority
KR
South Korea
Prior art keywords
substrate
metal film
circuit board
printed circuit
wiring pattern
Prior art date
Application number
KR1020070108407A
Other languages
English (en)
Other versions
KR20090042569A (ko
Inventor
류재철
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020070108407A priority Critical patent/KR101126767B1/ko
Priority to US12/288,740 priority patent/US8122599B2/en
Priority to JP2008274592A priority patent/JP4705143B2/ja
Priority to CN2008101667638A priority patent/CN101419918B/zh
Priority to TW097141256A priority patent/TWI383717B/zh
Publication of KR20090042569A publication Critical patent/KR20090042569A/ko
Application granted granted Critical
Publication of KR101126767B1 publication Critical patent/KR101126767B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1142—Conversion of conductive material into insulating material or into dissolvable compound
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211—Contact or terminal manufacturing by assembling plural parts with bonding of fused material
    • Y10T29/49213—Metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된 인쇄회로기판을 개시한다.
개시된 인쇄회로기판의 제조방법은 외면에 배선 패턴이 형성된 기판의 표면 전체에 금속 막을 코팅하는 단계; 상기 기판의 표면 중에서 칩이 안착 될 부분의 상기 금속 막을 제거하여 상기 기판의 표면으로 상기 배선 패턴의 일부를 노출시켜 본딩 핑거를 형성하는 단계; 상기 금속 막을 1차 아노다이징하여, 상기 금속 막의 표면에 절연 층을 형성하는 단계; 상기 금속 막에 전원을 공급하여 상기 본딩 핑거의 표면에 전해 도금하는 단계; 및 상기 금속 막을 2차 아노다이징하여, 상기 금속 막의 전체를 절연물로 형성하는 단계를 포함한다.
본 발명에 의하면, 인입선 없는 전해 금도금 공정이 가능하고, 아노다이징에 의해 형성된 산화 막이 기판 표면의 회로를 보호함은 물론 회로 간의 절연성을 유지하여 제품에 대한 높은 신뢰성을 확보할 수 있다. 또, 기판이 항상 단단함(stiffness)을 유지하기 때문에 박판의 기판에 보강판을 붙일 필요성이 없고, 패키지 어셈블리 제조시 공정간 이동 취급이 매우 용이하다.
아노다이징, 산화막

Description

인쇄회로기판의 제조방법 및 그 방법에 의해 제조된 인쇄회로기판{Method for Manufacturing Printed Circuit Board And Printed Circuit Board Manufactured by the Method}
본 발명은 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된 인쇄회로기판에 관한 것으로, 좀더 상세하게는 아노다이징 공정을 이용하여 기판 표면의 회로 패턴을 보호하는 산화 막을 형성할 수 있는 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된 인쇄회로기판에 관한 것이다.
최근, 전자 기기가 소형화되면서도 오히려 기능은 복잡해짐에 따라, IC 칩이 적층된 형태인 MCP(Multi-chip package) 및 스택형 칩 스케일 패키지(Stacked chip scale package) 등이 폭넓게 활용되고 있다. 이러한 용도에 대처하기 위해서는
MCP 및 칩 스케일 패키지용 기판에 사용되는 IC 패키지용 기판은 소정 두께 이하로 얇아져야 한다는 문제가 대두하고 있다.
종래 인쇄회로기판 제조방법에서는 인쇄회로기판을 구성하는 요소로서 기판 외층에 노출된 회로 패턴(혹은 배선 패턴)의 산화를 방지 및 회로 패턴 간의 절연을 위해 솔더 레지스트를 도포하는 공정이 필수적이다. 솔더 레지스트는 일반적으 로 도료형태로 되어 있으며, 배선 패턴은 기판에 입혀진 동박을 부식하여 만들어지므로 원리적으로는 절연 피복이 없는 나선이라고 할 수 있다.
도 1은 종래 인입 선을 이용한 전해 금도금 공정의 블럭도이고, 도 2는 종래 전해 금도금 공정에 의해서 인쇄회로기판 제조하는 공정을 설명하는 도면이다.
도 1 및 도 2a 내지 2c에 도시된 바와 같이, 종래에는 우선 제 1단계에서 기판(1)의 표면에 배선 패턴(2) 및 인입선 패턴(3)을 형성하고, 그 기판(1)의 전체 표면에 절연 재질의 솔더 레지스트(4)를 코팅한다(S 10).
그 다음, 제 2단계에서, 건조, 노광, 현상 공정을 거쳐서 기판(1)상의 특정부분에 칩(미도시)이 장착될 부분인 윈도우(칩장착부)(5)를 형성하여, 본딩 핑거(2a)를 기판(1)의 표면으로 노출시킨다(S 20).
그 다음, 제 3단계에서 본딩력을 높이기 위해 상기 인입선 패턴(3)에 전원부(6)를 연결하고, 상기 본딩 핑거(2a)에 전해 금도금(2a')을 코팅한다(S 30).
그러나, 종래 인쇄회로기판의 경우에는 본딩 핑거에 전해 금도금을 하기 위해서 기판에 금도금 인입 선을 형성하여야 하기 때문에 제조공정이 번거롭고 제조비용이 많이 소요된다.
또, 종래 솔더 레지스트는 높은 흡습율, 열팽창 계수를 갖기 때문에 제품에 대한 높은 신뢰성을 확보할 수 없다.
또, 기판이 박판일 경우 기판에 보강판을 별도로 붙여야하는 문제점이 있고, 패키지 어셈블리 제조시 공정간 이동 취급이 매우 용이하지 않다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 제 1차 아노다이징을 하여 본딩 핑거에 전해 금도금을 수행하고, 제 2차 아노다이징을 하여 기판의 표면에 절연 층을 형성함으로써, 인입선 없이도 전해 금도금 공정이 가능 한 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된 인쇄회로기판을 제공함에 있다.
본 발명의 다른 목적은 아노다이징에 의해 형성된 산화 막이 기판 표면의 회로 패턴을 효과적으로 보호함은 물론 회로 간의 절연성을 유지하여 제품에 대한 높은 신뢰성을 확보할 수 있는 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된 인쇄회로기판을 제공함에 있다.
본 발명의 또 다른 목적은 기판의 표면이 세라믹 코팅되어, 기판이 항상 단단함(Stiffness)을 유지하기 때문에 박판의 기판에 보강판을 붙일 필요성이 없고, 패키지 어셈블리 제조시 공정간 이동 취급이 매우 용이한 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된 인쇄회로기판을 제공함에 있다.
전술한 목적을 달성하기 위하여 본 발명에 따른 인쇄회로기판의 제조방법은 외면에 배선 패턴이 형성된 기판의 표면 전체에 금속 막을 코팅하는 단계; 상기 기판의 표면 중에서 칩이 안착 될 부분의 상기 금속 막을 제거하여 상기 기판의 표면으로 상기 배선 패턴의 일부를 노출시켜 본딩 핑거를 형성하는 단계; 상기 금속 막 을 1차 아노다이징하여, 상기 금속 막의 표면에 절연 층을 형성하는 단계; 상기 금속 막에 전원을 공급하여 상기 본딩 핑거의 표면에 전해 도금하는 단계; 및 상기 금속 막을 2차 아노다이징하여, 상기 금속 막의 전체를 절연물로 형성하는 단계를 포함한다.
본 발명에 따른 인쇄회로기판의 제조방법에 있어서는, 아노다이징을 이용하여 본딩 핑거에 전해 금도금을 코팅하는 방법으로, 상기 배선 패턴에는 도금 인입 선이 포함되지 않는다.
상기 금속 막은 Al 뿐만 아니라, Mg, Zn, Ti, Ta, Hf, Nb 중 어느 하나라도 가능하다.
상기 기판의 표면으로 본딩 핑거를 노출시키는 단계에서는 노광, 현상, 에칭 공정을 수행한다.
상기 본딩 핑거의 표면에 전해 도금하는 단계에서는, 금도금 공정을 수행한다. 여기서, 상기 본딩 핑거는 상기 배선 패턴 중 칩의 본딩 패드와 전기적으로 연결되는 부분을 말한다.
그리고, 상기 금속 막을 2차 아노다이징한 이후에는, 상기 금속 막의 전체를 산화물로 전환시킨다.
한편, 본 발명에 따른 인쇄회로기판은 기판의 외면에 배선 패턴이 코팅되고, 상기 배선 패턴 중에서 상기 기판의 표면으로 노출된 본딩 핑거에는 금도금이 코팅되며, 상기 기판의 표면으로 노출되지 않는 배선 패턴에는 산화 막이 코팅되어 있다. 여기서 상기 산화 막은 알루미늄 옥사이드일 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의하면 인입선 없는 전해 금도금 공정이 가능하고, 아노다이징에 의해 형성된 산화 막이 기판 표면의 회로 패턴을 보호함은 물론 회로 간의 절연성을 유지하며, 종전 솔더 레지스트에 비해 저 흡습율, 낮은 열팽창 계수를 갖기 때문에 제품에 대한 높은 신뢰성을 확보할 수 있다.
또, 기판의 표면이 세라믹 코팅되어, 기판이 항상 단단함(Stiffness)을 유지하기 때문에 박판의 기판에 보강판을 붙일 필요성이 없고, 패키지 어셈블리 제조시 공정간 이동 취급이 매우 용이하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하면 다음과 같다.
도 3은 본 발명에 따른 인쇄회로기판의 제조방법을 보인 공정도이고, 도 4a 내지 4d는 본 발명에 따른 인쇄회로기판의 제조방법을 설명하는 도면이다.
도 3 및 도 4a 내지 4d를 참조하면, 본 발명에 따른 인쇄회로기판의 제조방법은 외면에 배선 패턴(111)이 형성된 기판(110)의 표면 전체에 금속 막(113)을 코팅하는 단계(S 110); 상기 기판(110)의 표면 중에서 칩(미도시)이 안착될 부분의 상기 금속 막(113)을 제거하여 상기 기판(110)의 표면으로 상기 배선 패턴(111)의 일부, 즉 본딩 핑거(111a)를 노출시키는 단계(S 120); 상기 금속 막(113)을 1차 아노다이징하여, 상기 금속 막(113)의 표면에 절연 층(113a)을 형성하는 단계(S 130); 상기 금속 막(113)에 전원(115)을 공급하여 상기 본딩 핑거(111a)의 표면에 전해 도금(111a')하는 단계(S 140); 및 상기 금속 막(113)을 2차 아노다이징하여, 상기 금속 막(113)의 전체, 즉 표면과 내부 모두를 절연물(혹은 산화물)로 형성하는 단계(S 150)를 포함한다.
상기 1차 아노다이징에서는 상기 금속 막(113)의 표면만을 산화시키고, 상기 2차 아노다이징에서는 상기 금속 막(113)의 내부까지 모두 산화시키게 된다.
상기 1차 아노다이징에서 상기 금속 막(113)의 표면만을 산화시키는 이유는 금속 막(113)과 동박의 배선 패턴(111)이 통전(通電)되고, 이때 배선 배턴(111)의 본딩 핑거(111a)에 전해 금도금(111a') 코팅할 수 있도록 하기 위해서이다.
상기 금속 막(113)은 스퍼터링(Sputtering)를 이용하거나 증발(Evaporation)을 이용하여 코팅한다.
노광, 현상, 에칭을 통해서, 금도금하려고 하는 배선 패턴(copper pattern)의 일부분, 즉 본딩 핑거(111a)를 노출시키는 단계(S 120)에서, 에칭(Etching)은 알루미늄 전용 물질, 예를 들어 가성소다 또는 질산+인산+초산 등을 사용하는 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 제조방법은 아노다이징을 이용하여 본딩 핑거(111a)에 전해 금도금(111a')을 코팅하는 방법으로, 상기 배선 패턴(111)에는 도금 인입 선이 포함되지 않는다. 다시 말해, 본 발명에 따른 인쇄회로기판의 제조방법에 있어서는 인입 선을 이용하여 전해 금도금(111a')을 코팅하지 않기 때문에 상기 배선 패턴(111) 형성 공정 시 인입 선을 형성하지 않는다.
상기 본딩 핑거의 표면에 전해 도금하는 단계에서는, 금도금 공정을 수행한 다. 여기서, 상기 본딩 핑거는 상기 배선 패턴 중 칩의 본딩 패드와 전기적으로 연결되는 부분을 말한다.
그리고, 상기 금속 막을 2차 아노다이징한 이후에는, 상기 금속 막의 전체를 산화물로 전환시킨다.
참고로, 아노다이징(Anodizing)이란 양극 (Anode)과 산화 (Oxidizing)의 합성어(Ano-dizing)로서, 금속을 양극에 걸고 희석-산의 액에서 전해하면, 양극에서 발생하는 산소에 의해서 소지금속과 대단한 밀착력을 갖는 산화 피막이 형성된다.
아노다이징의 가장 대표적인 소재는 AL이고 그 외에 Mg, Zn, Ti, Ta, Hf, Nb 의 금속 소재 상에도 아노다이징 처리할 수 있다.
알루미늄을 양극에서 전해하면 알루미늄 표면이 반은 침식되고, 반은 산화알루미늄 피막이 형성된다. 알루미늄 아노다이징은 다양한 처리액 조성과 농도, 첨가제, 처리액의 온도, 전압, 전류 등에 따라 피막의 성질이 다르게 생산할 수 있다. 아노다이징의 경우에는 피막이 치밀한 산화물로 내식성이 우수하다. 또, 장식성 외관을 개선한다.
<실시 예 1>
도 5a 내지 도 5f는 일 실시 예에 따른 인쇄회로기판의 제조방법을 설명하는 도면이다.
우선, 도 5a에 도시된 바와 같이, 기판(210)의 양면에 동박의 배선 패턴(211)이 형성되고, 기판(210)의 양면에 형성된 배선 패턴(211)은 비아(212)에 의해 전기적으로 연결된다.
그 다음, 도 5b에 도시된 바와 같이, 상기 기판(210)의 표면 전체에 알루미늄 막(213)을 코팅한다. 이때 알루미늄 막(213)은 스퍼터링(Sputtering)나 증발(Evaporation) 등의 방법으로 수 ㎛로 코팅한다. 이때, 후공정에서 전해 도금시 전류의 흐름을 감안하여 저항이 높지 않을 정도의 두께, 대략 0.3m 옴 이내로 하는 것이 바람직하다.
그 다음, 도 5c에 도시된 바와 같이, 노광, 현상, 에칭하여 기판(210)의 표면 중에서 칩(미도시)이 안착 될 부분에 알루미늄 막(213)을 제거하여 윈도우를 형성하고, 상기 배선 패턴의 일부, 즉 본딩 핑거(211a)를 노출한다.
그 다음, 도 5d에 도시된 바와 같이, 상기 알루미늄 막(213)을 1차 아노다이징하여, 상기 알루미늄 막(213)의 표면에만 산화 층(213a)을 형성한다.
그 다음, 도 5e에 도시된 바와 같이, 상기 알루미늄 막(213)에 전류를 통전시켜서, 상기 본딩 핑거(211a)의 표면에 전해 금도금(211a')을 수행한다. 여기서, 상기 알루미늄 막(213)은 그 표면에만 산화 층(213a)이 형성되어 있으므로, 상기 알루미늄 막(213)에는 금도금 되지 않고 본딩 핑거(211a)에만 금도금(211a') 된다.
마지막으로, 도 5f에 도시된 바와 같이, 상기 배선 패턴(211)의 산화를 방지하기 위해 상기 금속 막(213)을 2차 아노다이징하여 상기 금속 막(213) 전체를 알루미늄 옥사이드(213b)로 형성하여 솔더 레지스트 기능을 하도록 한다.
한편, 상기와 같은 방법에 의해 제조된 본 발명의 인쇄회로기판은 5f에 보인 바와 같이, 기판(210)의 외면에 배선 패턴(211)이 코팅되고, 상기 배선 패턴 중에서 상기 기판(210)의 표면으로 노출된 본딩 핑거(211a)에 금도금(211a')이 코팅되 며, 상기 기판(210)의 표면으로 노출되지 않는 배선 패턴에는 산화 막(213b)이 코팅되어 있다.
이상 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형 가능함은 물론이다.
따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라, 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래 인입 선을 이용한 전해 금도금 공정도
도 2a 내지 2c는 종래 전해 금도금 공정에 의해서 인쇄회로기판 제조하는 공정을 설명하는 도면
도 3은 본 발명에 따른 인쇄회로기판의 제조방법을 보인 공정도
도 4a 내지 4d는 본 발명에 따른 인쇄회로기판의 제조방법을 설명하는 도면
도 5a 내지 도 5f는 제 1 실시 예에 따른 인쇄회로기판의 제조방법을 설명하는 도면
*주요부분에 대한 도면 설명
111: 배선 패턴
110: 기판
113: 금속 막
111a: 본딩 핑거
113a: 절연 층
115: 전원
111a': 전해 도금
210: 기판
211: 동박의 배선 패턴
212: 비아
213: 알루미늄 막
211a: 본딩 핑거
213a: 산화 층
211a': 금도금
213a: 알루미늄 옥사이드

Claims (10)

  1. 외면에 배선 패턴이 형성된 기판의 표면 전체에 금속 막을 코팅하는 단계;
    상기 기판의 표면 중에서 칩이 안착될 부분의 상기 금속 막을 제거하여 상기 기판의 표면으로 상기 배선 패턴의 일부를 노출시켜 본딩 핑거를 형성하는 단계;
    상기 금속 막을 1차 아노다이징하여, 상기 금속 막의 표면에 절연 층을 형성하는 단계;
    상기 금속 막에 전원을 공급하여 상기 본딩 핑거의 표면에 전해 도금하는 단계; 및
    상기 금속 막을 2차 아노다이징하여, 상기 금속 막의 전체를 절연물로 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
  2. 제 1항에 있어서,
    상기 배선 패턴에는 도금 인입 선이 포함되지 않는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제 1항에 있어서,
    상기 금속 막은 Al, Mg, Zn, Ti, Ta, Hf, Nb 중 어느 하나인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제 1항에 있어서,
    상기 기판의 표면으로 본딩 핑거를 노출시키는 단계에서는 노광, 현상, 에칭 공정을 수행하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제 1항에 있어서,
    상기 본딩 핑거의 표면에 전해 도금하는 단계에서는, 금도금 공정을 수행하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제 1항에 있어서,
    상기 금속 막을 2차 아노다이징하여, 상기 금속 막의 전체를 절연물로 형성하는 단계에서는 상기 절연물은 산화물인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 제 1항에 있어서,
    상기 본딩 핑거는 상기 배선 패턴 중 칩의 본딩 패드와 전기적으로 연결되는 부분인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 기판의 외면에 배선 패턴이 형성되고,
    상기 배선 패턴 중에서 상기 기판의 표면으로 노출된 본딩 핑거에는 금도금이 코팅되며, 상기 기판의 표면으로 노출되지 않는 배선 패턴에는 산화 막이 코팅 되는 인쇄회로기판.
  9. 제 8항에 있어서,
    상기 산화 막은 알루미늄 옥사이드인 것을 특징으로 하는 인쇄회로기판.
  10. 제 8항에 있어서,
    상기 배선 패턴에는 도금 인입 선이 포함되지 않는 것을 특징으로 하는 인쇄회로기판.
KR1020070108407A 2007-10-26 2007-10-26 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된인쇄회로기판 KR101126767B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070108407A KR101126767B1 (ko) 2007-10-26 2007-10-26 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된인쇄회로기판
US12/288,740 US8122599B2 (en) 2007-10-26 2008-10-23 Method of manufacturing a printed circuit board (PCB)
JP2008274592A JP4705143B2 (ja) 2007-10-26 2008-10-24 印刷回路基板の製造方法
CN2008101667638A CN101419918B (zh) 2007-10-26 2008-10-27 制造印刷电路板的方法以及通过该方法制造的印刷电路板
TW097141256A TWI383717B (zh) 2007-10-26 2008-10-27 印刷電路板製造方法及由此製造之印刷電路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070108407A KR101126767B1 (ko) 2007-10-26 2007-10-26 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20090042569A KR20090042569A (ko) 2009-04-30
KR101126767B1 true KR101126767B1 (ko) 2012-03-29

Family

ID=40581350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108407A KR101126767B1 (ko) 2007-10-26 2007-10-26 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된인쇄회로기판

Country Status (5)

Country Link
US (1) US8122599B2 (ko)
JP (1) JP4705143B2 (ko)
KR (1) KR101126767B1 (ko)
CN (1) CN101419918B (ko)
TW (1) TWI383717B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI442000B (zh) * 2011-07-19 2014-06-21 Wistron Corp 燈條結構及其光源裝置
CN102510682B (zh) * 2011-12-21 2016-02-24 博罗县精汇电子科技有限公司 采用跳步再蚀刻法生产插件镀金有缝长短手指的方法
KR101976436B1 (ko) * 2012-04-12 2019-05-09 엘지이노텍 주식회사 기판, 발광 모듈 및 조명 시스템
US9113583B2 (en) * 2012-07-31 2015-08-18 General Electric Company Electronic circuit board, assembly and a related method thereof
JP5697724B2 (ja) 2013-09-05 2015-04-08 株式会社フジクラ プリント配線板及び該配線板を接続するコネクタ
JP5941446B2 (ja) * 2013-09-05 2016-06-29 株式会社フジクラ プリント配線板及び該配線板を接続するコネクタ
JP5779624B2 (ja) 2013-09-05 2015-09-16 株式会社フジクラ プリント配線板及び該配線板を接続するコネクタ
KR101616625B1 (ko) * 2014-07-30 2016-04-28 삼성전기주식회사 반도체 패키지 및 그 제조방법
JP6453622B2 (ja) * 2014-11-21 2019-01-16 デクセリアルズ株式会社 配線基板の製造方法、及び配線基板
WO2017095189A1 (ko) * 2015-12-02 2017-06-08 웰머 주식회사 알루미늄 박막의 형성 방법 및 이에 따른 알루미늄 박막
CN107809852A (zh) * 2016-09-08 2018-03-16 鹏鼎控股(深圳)股份有限公司 无导线表面电镀方法及由该方法制得的电路板
KR102595293B1 (ko) 2018-02-12 2023-10-30 삼성전자주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3205555A (en) * 1961-11-07 1965-09-14 Western Electric Co Methods of making printed circuit components
JPS62242337A (ja) * 1986-04-15 1987-10-22 Toshiba Corp 多層配線用金属膜の形成方法
US4897508A (en) * 1988-02-10 1990-01-30 Olin Corporation Metal electronic package
JPH02164093A (ja) 1988-12-19 1990-06-25 Mitsubishi Electric Corp 回路基板の製造方法
US5025114A (en) * 1989-10-30 1991-06-18 Olin Corporation Multi-layer lead frames for integrated circuit packages
US5136474A (en) * 1990-04-03 1992-08-04 Giner, Inc. Proton exchange membrane electrochemical capacitors
US5545850A (en) * 1995-01-13 1996-08-13 Olin Corporation Guard ring for integrated circuit package
US5742009A (en) * 1995-10-12 1998-04-21 Vlsi Technology Corporation Printed circuit board layout to minimize the clock delay caused by mismatch in length of metal lines and enhance the thermal performance of microeletronics packages via condution through the package leads
US5986885A (en) * 1997-04-08 1999-11-16 Integrated Device Technology, Inc. Semiconductor package with internal heatsink and assembly method
JP4071339B2 (ja) 1998-01-30 2008-04-02 矢崎総業株式会社 電気回路及び電気回路の形成方法
JP3357875B1 (ja) 2001-06-29 2002-12-16 株式会社リョウワ 電解メッキ方法及びプリント配線基板の製造方法
CN1468049A (zh) * 2002-07-08 2004-01-14 联测科技股份有限公司 一种用以在印刷电路板的电路布局上电镀导接层的方法
KR100632577B1 (ko) 2004-05-03 2006-10-09 삼성전기주식회사 인쇄회로기판의 전해 금도금 방법

Also Published As

Publication number Publication date
US8122599B2 (en) 2012-02-28
TWI383717B (zh) 2013-01-21
KR20090042569A (ko) 2009-04-30
TW200930183A (en) 2009-07-01
JP4705143B2 (ja) 2011-06-22
JP2009111387A (ja) 2009-05-21
US20090107699A1 (en) 2009-04-30
CN101419918B (zh) 2011-12-28
CN101419918A (zh) 2009-04-29

Similar Documents

Publication Publication Date Title
KR101126767B1 (ko) 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된인쇄회로기판
US7227250B2 (en) Ball grid array substrate having window and method of fabricating same
EP0215557B1 (en) Copper-chromium-polyimide composite
JP3736806B2 (ja) プリント配線基板、その製造方法および回路装置
JP5706386B2 (ja) ２層フレキシブル基板、並びに２層フレキシブル基板を基材としたプリント配線板
US20110303440A1 (en) Hybrid heat-radiating substrate and method of manufacturing the same
KR100558507B1 (ko) 전자부품 실장용 필름 캐리어 테이프 및 그 제조방법
US20040132230A1 (en) Ball grid array substrate and method for preparing the same
US20120067623A1 (en) Heat-radiating substrate and method for manufacturing the same
JP4752357B2 (ja) 積層板の製造方法およびプリント配線基板の製造方法
JP2007107080A (ja) 銅の表面処理方法及び銅表面
JP3743517B2 (ja) 電子部品実装用フィルムキャリアテープおよびその製造方法
KR100374075B1 (ko) 전자부품 실장용 필름캐리어 테이프 및 그 제조방법
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
US6420207B1 (en) Semiconductor package and enhanced FBG manufacturing
JP2007142376A (ja) 半導体チップ搭載用基板、これを用いた半導体パッケージ
JPH05259614A (ja) プリント配線板の樹脂埋め法
JP2006316300A (ja) 銅の表面処理方法及び銅表面
JP2008288494A (ja) 半導体部品搭載用有機配線基板及びその製造方法
JPH06252550A (ja) プリント配線板の製造方法
JP2003273170A (ja) 両面配線テープキャリアの製造方法並びにこれを用いたテープキャリア
JPH11163484A (ja) 混成集積回路装置
JP2005093502A (ja) 半導体装置用テープキャリア
KR20130089450A (ko) 패키지용 다층기판의 제조방법
GB2250866A (en) Method of coating solder on a printed circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 9