JP2006316300A - 銅の表面処理方法及び銅表面 - Google Patents

銅の表面処理方法及び銅表面 Download PDF

Info

Publication number
JP2006316300A
JP2006316300A JP2005138403A JP2005138403A JP2006316300A JP 2006316300 A JP2006316300 A JP 2006316300A JP 2005138403 A JP2005138403 A JP 2005138403A JP 2005138403 A JP2005138403 A JP 2005138403A JP 2006316300 A JP2006316300 A JP 2006316300A
Authority
JP
Japan
Prior art keywords
copper
treatment
copper surface
minutes
surface treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005138403A
Other languages
English (en)
Inventor
Toyoki Ito
豊樹 伊藤
Fumio Inoue
文男 井上
Akira Shimizu
明 清水
Tomoaki Yamashita
智章 山下
Masaharu Matsuura
雅晴 松浦
Yasuo Inoue
康雄 井上
Akishi Nakaso
昭士 中祖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2005138403A priority Critical patent/JP2006316300A/ja
Publication of JP2006316300A publication Critical patent/JP2006316300A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

【課題】 銅表面に1μmを超す凹凸を形成することなく、銅表面と絶縁層との接着強度を確保し、チップの信頼性を低下させることなく、配線間の絶縁信頼性を向上できる銅の表面処理方法及び銅表面を提供する。
【解決手段】 銅表面を酸化処理する工程、その後、シリカガラスまたは一般式(1)で表されるラダー構造を含む化合物を少なくとも一種以上含み、かつアルカリ金属イオンの濃度が200mg/L以下の液で処理する工程を有する銅の表面処理方法。
Figure 2006316300

(式中、Rはそれぞれが単独に、水素原子、反応性基、親水性基または疎水性基から選択されたもの)
【選択図】なし

Description

本発明は、銅の表面処理方法及び銅表面に関する。
近年の情報化社会の発展は目覚しく、民生機器ではパソコン、携帯電話などの小型化、軽量化、高性能化、高機能化が進められ、産業用機器としては無線基地局、光通信装置、サーバ、ルータなどのネットワーク関連機器など、大型、小型を問わず、同じように機能の向上が求められている。また、情報伝達量の増加に伴い、年々扱う信号の高周波化が進む傾向にあり、高速処理および高速伝送技術の開発が進められている。実装関係についてみると、CPU、DSPや各種のメモリなどのLSIの高速化、高機能化と共に、新たな高密度実装技術としてシステムオンチップ(SoC)、システムインパッケージ(SiP)などの開発が盛んに行われている。このために、半導体チップ搭載基板やマザーボードも、高周波化、高密度配線化、高機能化に対応するために、ビルドアップ方式の多層配線基板が使用されるようになってきた。
ビルドアップ方式の多層配線基板は、層間絶縁層形成工程と配線形成工程を相互に繰り返して製造される。この製造方法では、配線/層間絶縁層間の接着強度と、配線間の絶縁信頼性を確保することが重要である。これらを満足するため、従来の方法として、下記に示した配線表面処理方法が行われてきた。
つまり、配線表面にミクロンオーダーの粗化形状を付与し、アンカー効果によって配線と絶縁材料との接着力を得る方法である。例えば、無機酸および銅の酸化剤からなる主剤と、少なくとも一種のアゾール類および少なくとも一種のエッチング抑制剤からなる助剤とを含む水溶液を用いて、銅表面に高さ2〜3μmの連続的な凹凸粗化形状を付与する方法(特許文献1参照)がある。
また、配線表面に微細な酸化銅の針状結晶を付与し、アンカー効果によって配線と絶縁層との接着力を得る方法である。例えば、亜塩素酸ナトリウムなどの酸化剤を含有するアルカリ性水溶液を用いて、80℃前後で数分間浸漬することにより、微細な酸化銅の針状結晶を付与する方法がある。
また、配線表面に微細な金属銅の針状結晶を付与し、アンカー効果によって配線と絶縁層との接着力を得る方法である。例えば、亜塩素酸ナトリウムなどの酸化剤を含有するアルカリ性水溶液を用いて、80℃前後で数分間浸漬することにより酸化銅の微細な針状結晶を付与し、更にはその後アミンボラン類の少なくとも一種類とホウ素系薬品を混合した酸性溶液により還元処理を施すことにより、微細な金属銅の針状結晶を付与する方法(特許文献2参照)などがある。
さらに、配線の表面にアンカー効果となる凹凸を形成せずに、層間絶縁層と配線の接着強度を向上させる方法として、銅を酸化して酸化銅を形成した後、ケイ酸アルカリ溶液で処理し、さらにシランカップリング剤を塗布するという銅の表面処理方法(特許文献3参照)がある。
特開2000−282265号公報 特許第002656622号公報 特許第003505135号公報
前述の特許文献1に示すように、銅表面に高さ2〜3μmの連続的な凹凸粗化形状を付与し、配線と層間絶縁層との接着強度を向上させる第1の従来技術は、アンカー効果によって接着強度を確保していた。しかし、1μmを超す凹凸粗化形状の配線に高速の電気信号を流すと、表皮効果により電気信号は配線の表面付近に集中して流れるようになるため、伝送損失が大きくなるという問題がある。また、更に微細なL/S=25μm/25μm未満の配線になると、従来の方法で配線表面の粗化を行った場合、配線が細くなったり、配線幅のばらつきが大きくなったりするという問題がある。
配線表面に微細な酸化銅の針状結晶を付与し、配線と層間絶縁層との接着強度を向上させる第2の従来技術は、配線表面の表面粗さRzは0.1〜1.5μmであり、凹凸の高さバラツキが大きい。Rz<0.5μmでは高温・高湿時の接着信頼性が低下する問題があり、Rz>1.0μmでは第1の従来技術と同様に伝送損失が大きくなるという問題がある。また、スルーホール接続のめっき工程で、この酸化銅の針状結晶が溶解し、配線間絶縁距離の短い部分で絶縁信頼性の低下や配線/絶縁層間剥離が発生しやすい。更には、高温のアルカリ溶液を使用しているため、絶縁層表面が侵されやすく、イオン汚染あるいは絶縁劣化によって絶縁信頼性が低下しやすい。その他、酸化処理後水洗の際、酸化銅の複雑な針状結晶凹凸により針状結晶間中の水洗が充分に行えず、結晶間中の残存イオンによって絶縁信頼性が低下しやすいという問題がある。
特許文献2に示すように、配線表面に微細な金属銅の針状結晶を付与し、配線と層間絶縁層の接着強度を向上させる第3の従来技術は、スルーホール接続のめっき工程でこの金属銅の針状結晶が溶解することは無いため、配線間絶縁距離の短い部分で絶縁信頼性の低下や配線/絶縁層間剥離の問題はないが、第2の従来技術と同様に、高温・高湿時の接着信頼性低下の問題、伝送損失の問題、絶縁材料のイオン汚染性あるいは絶縁劣化による絶縁信頼性低下の問題、酸化還元処理後の水洗性による絶縁信頼性低下の問題がある。
特許文献3に示すように、配線の表面にアンカー効果となる凹凸を形成せずに、配線と層間絶縁層の接着強度を向上させる第4の従来技術は、ケイ酸アルカリ溶液で処理することで、銅表面にSi−O−Si結合の皮膜を形成することが特徴であるが、ケイ酸アルカリ溶液はアルカリ金属イオンを多量に含むため、Si−O−Si結合の皮膜はアルカリ金属イオンが多量に含まれたソーダガラスの構造となっていて、皮膜中のアルカリ金属イオンは単なる水洗等では容易に除去することができない。アルカリ金属イオンは半導体チップの動作を不安定化し、さらにチップの電極を腐食させるイオン性不純物であるため、半導体チップ搭載用基板をケイ酸アルカリ溶液で処理することはチップの信頼性を低下させる問題がある。また、前述した微細な配線を有する多層配線基板をケイ酸アルカリ溶液で処理することは、微細な配線間にアルカリ金属イオンを残留させることになり、配線間の絶縁信頼性を低下させる問題がある。
本発明の目的は、上記従来技術の問題点を改善するためになされたものであり、銅表面に1μmを超す凹凸を形成することなく、銅表面と絶縁層との接着強度を確保し、チップの信頼性を低下させることなく、配線間の絶縁信頼性を向上できる銅の表面処理方法及び銅表面を提供することである。
上記目的を達成するために、本発明は、銅表面を酸化処理し、その後、アルカリ金属イオンの濃度が200mg/L以下の液でSi−O−Si結合の皮膜を形成することを基本とし、次のように構成される。
(1)銅表面を酸化処理する工程、その後、シリカガラスまたは一般式(1)で表されるラダー構造を含む化合物を少なくとも一種以上含み、かつアルカリ金属イオンの濃度が200mg/L以下の液で処理する工程を有することを特徴とする銅の表面処理方法。
Figure 2006316300

(式中、Rはそれぞれが単独に、水素原子、反応性基、親水性基または疎水性基から選択されたもの)
(2)銅表面に銅、スズ、クロム、ニッケル、亜鉛、アルミニウム、コバルト、金、白金、銀、パラジウムから選択される金属を一種以上含む金属層を形成する工程、その後、シリカガラスまたは一般式(1)で表されるラダー構造を含む化合物を少なくとも一種以上含み、かつアルカリ金属イオンの濃度が200mg/L以下の液で処理する工程を有することを特徴とする銅の表面処理方法。
Figure 2006316300

(式中、Rはそれぞれが単独に、水素原子、反応性基、親水性基または疎水性基から選択されたもの)
(3)前記のシリカガラスまたは一般式(1)で表されるラダー構造を含む化合物を少なくとも一種以上含み、かつアルカリ金属イオンの濃度が200mg/L以下の液で処理する工程の後、カップリング処理、腐食抑制処理の少なくとも1つ以上を行う工程を有することを特徴とする(1)または(2)に記載の銅の表面処理方法。
(4)前記金属層を形成する工程の後、前記金属表面を酸化処理する工程を有することを特徴とする(2)または(3)に記載の銅の表面処理方法。
(5)前記銅表面を酸化処理する工程はドライ処理、ウェット処理またはそれらを組み合わせた処理による工程であることを特徴とする(1)または(3)に記載の銅の表面処理方法。
(6)前記金属表面を酸化処理する工程はドライ処理、ウェット処理またはそれらを組み合わせた処理による工程であることを特徴とする(4)に記載の銅の表面処理方法。
(7)前記銅の表面処理後の表面粗さは、Rzで1nm以上かつ1000nm以下であることを特徴とする(1)〜(6)いずれかに記載の銅の表面処理方法。
(8)前記のシリカガラスまたは一般式(1)で表されるラダー構造を含む化合物を少なくとも一種以上含み、かつアルカリ金属イオンの濃度が200mg/L以下の液はケイ酸エステル、ポリシラザンまたは双官能シラン化合物を少なくとも一種以上含むことを特徴とする(1)〜(7)いずれかに記載の銅の表面処理方法。
(9)銅表面に、前記銅の酸化皮膜が形成され、その上に、シリカガラスまたは一般式(1)で表されるラダー構造を含む化合物を少なくとも一種以上含み、かつアルカリ金属イオンの濃度が200mg/L以下の液によってSi−O−Si結合の皮膜が形成されたことを特徴とする銅表面。
Figure 2006316300

(式中、Rはそれぞれが単独に、水素原子、反応性基、親水性基または疎水性基から選択されたもの)
(10)銅表面に、銅、スズ、クロム、ニッケル、亜鉛、アルミニウム、コバルト、金、白金、銀、パラジウムから選択される金属を一種以上含む金属層が形成され、その上に、シリカガラスまたは一般式(1)で表されるラダー構造を含む化合物を少なくとも一種以上含み、かつアルカリ金属イオンの濃度が200mg/L以下の液によってSi−O−Si結合の皮膜が形成されたことを特徴とする銅表面。
Figure 2006316300

(式中、Rはそれぞれが単独に、水素原子、反応性基、親水性基または疎水性基から選択されたもの)
(11)前記Si−O−Si結合の皮膜の上に、カップリング処理、腐食抑制処理の少なくとも1つ以上を行うことによる皮膜が形成されたことを特徴とする(9)または(10)に記載の銅表面。
(12)前記金属層の表面に、前記金属の酸化皮膜が形成されたことを特徴とする(10)または(11)に記載の銅表面。
(13)前記銅の酸化皮膜はドライ処理、ウェット処理またはそれらを組み合わせた処理によって形成されたことを特徴とする(9)または(11)に記載の銅表面。
(14)前記金属の酸化皮膜はドライ処理、ウェット処理またはそれらを組み合わせた処理によって形成されたことを特徴とする(12)に記載の銅表面。
(15)前記銅表面の表面粗さは、Rzで1nm以上かつ1000nm以下であることを特徴とする(9)〜(14)いずれかに記載の銅表面。
(16)前記Si−O−Si結合の皮膜はケイ酸エステル、ポリシラザンまたは双官能シラン化合物を少なくとも一種以上含む液によって形成されたことを特徴とする(9)〜(15)いずれかに記載の銅表面。
銅表面に1μmを超す凹凸を形成することなく、銅表面と絶縁層との接着強度を確保し、チップの信頼性を低下させることなく、配線間の絶縁信頼性を向上できる銅の表面処理方法及び銅表面を提供することが可能となった。
以下、図面を用いて本発明の実施の形態を説明する。ここでは、半導体チップ搭載基板を一例として説明するが、その他の銅表面及び銅表面の処理方法として同様に適用することができる。
(酸化処理方法)
銅表面の酸化処理方法としては、ドライ処理、ウェット処理またはそれらを組み合わせた処理による方法がある。
(ドライ処理)
ドライ処理としては加熱処理、プラズマ処理、自然放置処理またはそれらを組み合わせた処理がある。加熱処理は大気中など酸素が存在している雰囲気中で行うならば、特に限定されないが、酸素の比率が体積比で1%以上で行うことが好ましい。酸素の比率が1%未満の場合は酸化処理の効果が小さくなる傾向がある。加熱処理で使用する装置としては、オーブンまたはホットプレートを使用するのが好ましい。また、加熱温度は30℃以上500℃以下が好ましく、80℃以上300℃以下がより好ましく、150℃以上250℃以下が特に好ましい。プラズマ処理には真空プラズマ処理、大気圧プラズマ処理があり、両者とも酸化処理の効果を得ることができる。また、使用するガスは酸素を含んでいれば特に制限されないが、酸素、酸素/フレオン、酸素/アルゴン、酸素/窒素などを用いることができる。また、酸素混合ガスは流量比で酸素の比率が1%以上になることが好ましい。酸素の比率が1%未満の場合は酸化処理の効果が小さくなる傾向がある。これらのドライ処理条件については、Rzで1nm以上かつ1000nm以下となるように適宜条件を選択して用いることが好ましい。さらにRzで1nm以上かつ100nm以下がより好ましく、1nm以上かつ50nm以下がさらに好ましい。Rzが1nm未満では、絶縁層との接着力が低下する傾向があり、Rzが1000nmを超えると従来技術の問題点が発生しやすくなる傾向がある。
(ウェット処理)
ウェット処理としては、酸性溶液を用いる方法、アルカリ溶液を用いる方法がある。
(酸性溶液)
本発明に用いる酸性溶液としては、塩酸、硫酸、硝酸、リン酸、酢酸、蟻酸、塩化第二銅、硫酸第二鉄などの鉄化合物、アルカリ金属塩化物、過硫酸アンモニウムなどから選ばれる化合物、またはこれらを組み合わせた水溶液、または、クロム酸、クロム酸−硫酸、クロム酸−フッ酸、重クロム酸、重クロム酸−ホウフッ酸などの酸性の6価クロムを含む水溶液で処理できる。また、これらの溶液と過酸化水素の混合溶液でもよく、過酸化水素のみでもよい。これらの処理液の濃度および処理時間については、Rzで1nm以上かつ1000nm以下となるように適宜条件を選択して用いることが好ましい。さらにRzで1nm以上かつ100nm以下がより好ましく、1nm以上かつ50nm以下がさらに好ましい。
(アルカリ性溶液)
本発明に用いるアルカリ性溶液としては、アルカリ金属またはアルカリ土類金属からなるアルカリ性溶液で処理できる。また、これらのアルカリ溶液は、有機酸、キレート剤等を加えて用いることも可能である。また、過マンガン酸塩を使用した溶液を使用することも可能である。ここでいうアルカリ金属またはアルカリ土類金属を具体的にあげると、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム、等がある。また、過マンガン酸塩には過マンガン酸カリウム、過マンガン酸ナトリウム等がある。これらの処理液の濃度および処理時間、処理温度については、Rzで1nm以上かつ1000nm以下となるように適宜条件を選択して用いることが好ましい。さらにRzで1nm以上かつ100nm以下がより好ましく、1nm以上かつ50nm以下がさらに好ましい。
また、本発明に用いるアルカリ性溶液としては、リン酸塩およびアルカリ金属またはアルカリ土類金属からなるアルカリ性溶液に、塩素酸塩、亜塩素酸塩、次亜塩素酸塩、過塩素酸塩が少なくとも1つ以上含んでいるアルカリ溶液で処理してもよい。また、前記酸性もしくはアルカリ性溶液を用いて処理を行った後に、組み合わせて処理を行うことが可能である。ここでいうリン酸塩を具体的にあげると、りん酸三ナトリウム、りん酸三カリウム、りん酸三リチウム等がある。また、ここでいうアルカリ金属またはアルカリ土類金属を具体的にあげると、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム、等がある。さらに、ここでいう塩素酸塩を具体的にあげると、次亜塩素酸ナトリウム、亜塩素酸ナトリウム、塩素酸ナトリウム、過塩素酸ナトリウム、次亜塩素酸カリウム、亜塩素酸カリウム、塩素酸カリウム、過塩素酸カリウム等がある。これらの処理液の濃度および処理時間については、Rzで1nm以上かつ1000nm以下となるように適宜条件を選択して用いることが好ましい。さらにRzで1nm以上かつ100nm以下がより好ましく、1nm以上かつ50nm以下がさらに好ましい。
(銅表面の清浄化)
酸化処理の前処理として、溶剤、酸性水溶液またはアルカリ性水溶液を用いて銅表面の清浄化を行う脱脂処理を行うことが好ましい。脱脂処理は、アルカリ性または酸性の水溶液を用いればよく、特に限定はしないが、前記の酸性水溶液またはアルカリ性水溶液であることが好ましい。さらに1〜5Nの硫酸水溶液で銅表面を洗浄することが好ましい。脱脂処理及び硫酸洗浄は適宜組み合わせて行っても良い。
(Si−O−Si結合の皮膜)
本発明で用いるSi−O−Si結合の皮膜はシリカガラス(SiO)または下記一般式(1)で表されるラダー構造を含む化合物を少なくとも一種以上含み、かつアルカリ金属イオンの濃度が200mg/L以下の液で形成することを特徴としている。アルカリ金属イオンの濃度が200mg/Lを超える液を使用する場合、第4の従来技術の問題が発生するという問題がある。従って溶媒として水を使用する場合、アルカリ金属イオンの濃度が200mg/L以下のものを使う必要がある。また、アルカリ金属イオンの濃度が20mg/L以下の液を使用するのがより好ましく、アルカリ金属イオンの濃度が1mg/L以下の液を使用するのがさらに好ましい。
Figure 2006316300

(式中、Rはそれぞれが単独に、水素原子、反応性基、親水性基または疎水性基から選択されたもの)
また、本発明で形成するSi−O−Si結合の皮膜は、厚さが、好ましくは0.002μm〜5μm、より好ましくは0.005μm〜1μm、またさらに0.01μm〜0.2μmであることが特に好ましい。厚さが5.0μmを超えると、バイアホール形成工程のレーザー等によるビア加工が困難になる傾向があり、0.002μmより薄くなると、Si−O−Si結合の皮膜を形成することが困難になる傾向がある。
(ラダー構造を含む化合物)
本発明で用いるラダー構造を含む化合物は、前記一般式(1)で表されるラダー構造を含む化合物であって、式中、Rはそれぞれが単独に、水素原子、反応性基、親水性基、疎水性基から選ばれるものでよい。反応性基としては、アミノ基、ヒドロキシル基、カルボキシル基、エポキシ基、メルカプト基、チオール基、イミダゾール基、オキサゾリン基、環状エステル基、環状エーテル基、イソシアネ−ト基、酸無水物基、エステル基、アミノ基、ホルミル基、カルボニル基、ビニル基、ヒドロキシ置換シリル基、アルコキシ置換シリル基、ハロゲン置換シリル基等があげられる。親水性基としては、多糖基、ポリエーテル基、ヒドロキシル基、カルボキシル基、硫酸基、スルホン酸基、リン酸基、ホスホニウム塩基、複素環基、アミノ基、これらの塩およびエステル等があげられる。疎水性基としては、炭素数が1〜60の脂肪族炭化水素基、炭素数が6〜60の芳香族炭化水素基、複素環基およびポリシロキサン残渣から選択された化合物等があげられる。これらの中で、反応性基であることがより好ましい。
前記シリカガラスまたは前記一般式(1)で表されるラダー構造を含む化合物として、具体的にはケイ酸エステル、ポリシラザンまたは双官能シラン化合物などが挙げられる。
(ケイ酸エステル)
ケイ酸エステルとしてはSim−1(OC2n+12m+2で表される構造の化合物を使用することができる。ただし、m=1〜10、n=1〜4であり、例えば、メチルシリケート、エチルシリケート、n−ブチルシリケートまたはこれらの縮重合物などが挙げられる。また、縮重合物としてはC2n+1O{Si(OC2n+1O}{Si(C2n+1O}2n+1(k=1〜10、l=1〜10、n=1〜4)で表される構造でもよく、例えばSC−6000(日立化成工業株式会社製、商品名)を使用することができる。ケイ酸エステル溶液の調整に使用される溶媒は、水またはアルコール、ケトン、エーテル類等またはこれらの組み合わせを用いることが可能である。また、本発明のアルカリ金属イオンの濃度範囲内で酸性またはアルカリ性に調整することも可能である。前記ケイ酸エステルの含有量は、溶液全体に対して、0.01重量%〜10重量%が好ましく、0.1重量%〜5.0重量%がさらに好ましい。ケイ酸エステルによる処理は、前記のように調整したケイ酸エステル溶液に浸漬、スプレー噴霧、塗布等の方法により処理を行うことができる。前記のケイ酸エステルで処理した基板は、自然乾燥、加熱乾燥、または真空乾燥により乾燥を行うが、使用するケイ酸エステルの種類によって、乾燥前に水洗または超音波洗浄を行うことも可能である。
(ポリシラザン)
ポリシラザンは−(−SiHNH−)−の組成で表され、大気中の水分と反応してシリカガラスに転化する。シリカ転化温度は触媒を含まない場合は450℃であり、このまま使用することも可能であるが、触媒を転化することでシリカ転化温度を150℃まで下げることが可能である。触媒としてはパラジウム系触媒、アミン系触媒が好ましく用いられる。ポリシラザンは水酸基を持つ物質と反応し加水分解されるため、ポリシラザン溶液の調整に使用される溶媒として、水やアルコールを使用することは好ましくない。また、ケトンやエステル類など水を溶解する溶媒も好ましくない。従って、ポリシラザン溶液の調整に使用される溶媒として、前記の溶媒以外の有機溶媒である必要があり、キシレン、ジブチルエーテル、ソルベッソ、ターペンなどが好ましく用いられる。前記ポリシラザンの含有量は、溶液全体に対して、0.01重量%〜20重量%が好ましく、0.5重量%〜20重量%がさらに好ましい。ポリシラザンによる処理は、前記のように調整したポリシラザン溶液に浸漬、スプレー噴霧、塗布等の方法により処理を行うことができる。前記のポリシラザンで処理した基板は、自然乾燥、真空乾燥または前記のシリカ転化温度で加熱乾燥を行う。なお、ポリシラザンとして、パーヒドロポリシラザンを主成分とするアクアミカNN110、NN310、NL110A、NL120A、NL150A、NP110、NP140、SP140、UP140、エアゾール缶(クラリアントジャパン株式会社製、商品名)を使用することができる。
(双官能シラン化合物)
双官能シラン化合物は両端に−Si(OR)(Rは20個より少ない炭素原子を有するアルキル基、アルコキシアルキル基、アリール基、アラルキル基、またはシクロアルキル基)を有する化合物であり、一端にアミノ基、グリシジル基、ビニル基、メルカプト基などの有機官能基を有し、他端に−Si(OR)を有するシランカップリング剤(単官能シラン化合物)とは区別される。具体的にはビス(トリエトキシシリル)エタン、ビス(3−トリエトキシシリルプロピル)アミン、ビス(3−トリエトキシシリルプロピル)ジスルフィド、1,4−ビス(トリエトキシシリル)ベンゼン、ビス(トリエトキシシリル)エチレン、ビス(m−(2−トリエトキシシリルエチル)トリル)ポリスルフィド、ビス(トリエトキシシリル)メタン、ビス(トリエトキシシリル)オクタン、2,2−ビス(3−トリエトキシシリルプロポキシメチル)ブタノール、1,3−(ビス(3−トリエトキシシリルプロピル)ポリエチレンオキシ)−2−メチレンプロパン、ビス(3−(トリエトキシシリル)プロピル)テトラスルフィド、ビス(3−(トリエトキシシリル)プロピル)ウレア、ビス(トリメトキシシリル)エタン、1,4−ビス(トリメトキシシリルエチル)ベンゼン、ビス(トリメトキシシリル)ヘキサン、p−ビス(トリメトキシシリルメチル)ベンゼン、ビス(トリメトキシシリルメチル)エチレン、ビス(トリメトキシシリルプロピル)アミン、ビス(3−トリメトキシシリル)プロピル)エチレンジアミン、N,N’−ビス((3−トリメトキシシリル)プロピル)エチレンジアミン、ビス(3−トリメトキシシリルプロピル)−N−メチルアミン、1,2,2−トリス(トリエトキシシリル)エタンなどが挙げられる。双官能シラン化合物溶液の調整に使用される溶媒は、水またはアルコール、ケトン、エーテル類等またはこれらの組み合わせを用いることが可能である。また、本発明のアルカリ金属イオンの濃度範囲内で酸性またはアルカリ性に調整することも可能である。前記双官能シラン化合物の含有量は、溶液全体に対して、0.01重量%〜10重量%が好ましく、0.1重量%〜5.0重量%がさらに好ましい。双官能シラン化合物による処理は、前記のように調整した双官能シラン化合物溶液に浸漬、スプレー噴霧、塗布等の方法により処理を行うことができる。前記の双官能シラン化合物で処理した基板は、自然乾燥、加熱乾燥、または真空乾燥により乾燥を行うが、使用する双官能シラン化合物の種類によって、乾燥前に水洗または超音波洗浄を行うことも可能である。
(金属層の形成)
銅表面に、銅、スズ、クロム、ニッケル、亜鉛、アルミニウム、コバルト、金、白金、銀、パラジウムから選択される金属を一種以上含む金属層を形成した後、その金属層の表面上に前記Si−O−Si結合の皮膜を形成してもよい。また金属層の膜厚は、0.005〜1.5μmであることが好ましく、さらに0.005〜0.4μmであることがより好ましい。前記金属層として、前記金属以外に、モリブデン、チタン、タングステン、鉛、鉄、インジウム、タリウム、ビスマス、ルテニウム、ロジウム、ガリウム、ゲルマニウム等の金属を使用することも可能で、これらを少なくとも一種類以上含む合金を用いることもできる。前記金属層を銅表面に形成させる方法としては、無電解めっき、電気めっき、置換反応、スプレー噴霧、塗布、スパッタリング法、蒸着法等がある。また、前記金属層を形成した後、前記銅表面の酸化処理方法と同じ酸化処理方法によって、前記金属表面を酸化した後、前記Si−O−Si結合の皮膜を形成してもよい。
(カップリング処理)
前記Si−O−Si結合の皮膜を形成した後、カップリング剤を用いることによって、銅表面と絶縁層(ビルドアップ層等)との接着強度が向上できる。使用するカップリング剤はシラン系カップリング剤、アルミニウム系カップリング剤、チタン系カップリング剤、ジルコニウム系カップリング剤が挙げられ、中でもシラン系カップリング剤が好ましく、例えば、シラン系カップリング剤は、エポキシ基、アミノ基、メルカプト基、イミダゾール基、ビニル基、またはメタクリル基等の官能基を分子中に有し、これらのシラン系カップリング剤の少なくとも一種もしくは二種以上の混合物を含有する溶液を使用することができる。シラン系カップリング剤溶液の調整に使用される溶媒は、水或いはアルコール、ケトン、エーテル類等を用いることが可能である。また、カップリング剤の加水分解を促進するために、少量の酢酸や塩酸等の酸を添加することもできる。前記カップリング剤の含有量は、溶液全体に対して、0.01重量%〜5重量%が好ましく、0.1重量%〜2.0重量%がさらに好ましい。カップリング剤による処理は、前記のように調整したカップリング剤溶液に浸漬、スプレー噴霧、塗布等の方法により処理を行うことができる。前記のシラン系カップリング剤で処理した基板は、自然乾燥、加熱乾燥、または真空乾燥により乾燥を行うが、使用するカップリング剤の種類によって、乾燥前に水洗または超音波洗浄を行うことも可能である。
(腐食抑制剤)
使用する腐食抑制剤は、S含有有機化合物またはN含有有機化合物を少なくとも一種以上含んでいるものであればよい。ここでいう腐食抑制剤を具体的にあげると、メルカプト基、スルフィド基、又はジスルフィド基のようなイオウ原子を含有する化合物、もしくは分子内に−N=またはN=Nまたは−NHを含むN含有有機化合物を少なくとも一種以上含む化合物であり、前記記載の酸性溶液またはアルカリ性溶液またはカップリング剤溶液に加えて用いることも可能であり、カップリング剤を含む溶液による処理の前または後に、前記腐食抑制剤を含む溶液を用いて処理を行うことが可能である。
(メルカプト基、スルフィド基、又はジスルフィド基のようなイオウ原子を含有する化合物)
メルカプト基、スルフィド基、又はジスルフィド基のようなイオウ原子を含有する化合物としては、脂肪族チオール(HS−(CH−R(但し、式中、nは1から23までの整数、Rは一価の有機基、水素基またはハロゲン原子を表す)で表される構造を有し、Rはアミノ基、アミド基、カルボキシル基、カルボニル基、ヒドロキシル基のいずれかであることが好ましいが、これに限定したものではなく、炭素数1〜18のアルキル基、炭素数1〜8のアルコキシ基、アシルオキシ基、ハロアルキル基、ハロゲン原子、水素基、チオアルキル基、チオール基、置換されていても良いフェニル基、ビフェニル基、ナフチル基、複素環などが挙げられる。また、R中のアミノ基、アミド基、カルボキシル基、ヒドロキシル基は、1個あればよく、好ましくは1個以上、他に上記のアルキル基等の置換基を有していても良い。式中、nが1から23までの整数で示される化合物を用いることが好ましく、さらに、nが4から15までの整数で示される化合物がより好ましく、またさらに6から12までの整数で示される化合物であることが特に好ましい。)、チアゾール誘導体(チアゾール、2−アミノチアゾール、2−アミノチアゾール−4−カルボン酸、アミノチオフェン、ベンゾチアゾール、2−メルカプトベンゾチアゾール、2−アミノベンゾチアゾール、2−アミノ−4−メチルベンゾチアゾール、2−ベンゾチアゾロール、2,3−ジヒドロイミダゾ〔2,1−b〕ベンゾチアゾール−6−アミン、2−(2−アミノチアゾール−4−イル)−2−ヒドロキシイミノ酢酸エチル、2−メチルベンゾチアゾール、2−フェニルベンゾチアゾール、2−アミノ−4−メチルチアゾール等)、チアジアゾール誘導体(1,2,3−チアジアゾール、1,2,4−チアジアゾール、1,2,5−チアジアゾール、1,3,4−チアジアゾール、2−アミノ−5−エチル−1,3,4−チアジアゾール、5−アミノ−1,3,4−チアジアゾール−2−チオール、2,5−メルカプト−1,3,4−チアジアゾール、3−メチルメルカプト−5−メルカプト−1,2,4−チアジアゾール、2−アミノ−1,3,4−チアジアゾール、2−(エチルアミノ)−1,3,4−チアジアゾール、2−アミノ−5−エチルチオ−1,3,4−チアジアゾール等)、メルカプト安息香酸、メルカプトナフトール、メルカプトフェノール、4−メルカプトビフェニル、メルカプト酢酸、メルカプトコハク酸、3−メルカプトプロピオン酸、チオウラシル、3−チオウラゾール、2−チオウラミル、4−チオウラミル、2−メルカプトキノリン、チオギ酸、1−チオクマリン、チオクモチアゾン、チオクレゾール、チオサリチル酸、チオチアヌル酸、チオナフトール、チオトレン、チオナフテン、チオナフテンカルボン酸、チオナフテンキノン、チオバルビツル酸、チオヒドロキノン、チオフェノール、チオフェン、チオフタリド、チオフテン、チオールチオン炭酸、チオルチドン、チオールヒスチジン、3−カルボキシプロピルジスルフィド、2−ヒドロキシエチルジスルフィド、2−アミノプロピオン酸、ジチオジグリコール酸、D−システイン、ジ−t−ブチルジスルフィド、チオシアン、チオシアン酸等があげられる。
(分子内に−N=またはN=Nまた派−NHを含むN含有有機化合物を少なくとも一種以上含む化合物)
分子内に−N=またはN=Nまた派−NHを含むN含有有機化合物を少なくとも一種以上含む化合物として好ましい化合物は、トリアゾール誘導体(1H−1,2,3−トリアゾール、2H−1,2,3−トリアゾール、1H−1,2,4−トリアゾール、4H−1,2,4−トリアゾール、ベンゾトリアゾール、1−アミノベンゾトリアゾール、3−アミノ−5−メルカプト−1,2,4−トリアゾール、3−アミノ−1H−1,2,4−トリアゾール、3,5−ジアミノ−1,2,4−トリアゾール、3−オキシ−1,2,4−トリアゾール、アミノウラゾール等)、テトラゾール誘導体(テトラゾリル、テトラゾリルヒドラジン、1H−1,2,3,4−テトラゾール、2H−1,2,3,4−テトラゾール、5−アミノ−1H−テトラゾール、1−エチル−1,4−ジヒドロキシ5H−テトラゾール−5−オン、5−メルカプト−1−メチルテトラゾール、テトラゾールメルカプタン等)、オキサゾール誘導体(オキサゾール、オキサゾリル、オキサゾリン、ベンゾオキサゾール、3−アミノ−5−メチルイソオキサゾール、2−メルカプトベンゾオキサゾール、2−アミノオキサゾリン、2−アミノベンゾオキサゾール等)、オキサジアゾール誘導体(1,2,3−オキサジアゾール、1,2,4−オキサジアゾール、1,2,5−オキサジアゾール、1,3,4−オキサジアゾール、1,2,4−オキサジアゾロン−5、1,3,4−オキサジアゾロン−5等)、オキサトリアゾール誘導体(1,2,3,4−オキサトリアゾール、1,2,3,5−オキサトリアゾール等)、プリン誘導体(プリン、2−アミノ−6−ヒドロキシ−8−メルカプトプリン、2−アミノ−6−メチルメルカプトプリン、2−メルカプトアデニン、メルカプトヒポキサンチン、メルカプトプリン、尿酸、グアニン、アデニン、キサンチン、テオフィリン、テオブロミン、カフェイン等)、イミダゾール誘導体(イミダゾール、ベンゾイミダゾール、2−メルカプトベンゾイミダゾール、4−アミノ−5−イミダゾールカルボン酸アミド、ヒスチジン等)、インダゾール誘導体(インダゾール、3−インダゾロン、インダゾロール等)、ピリジン誘導体(2−メルカプトピリジン、アミノピリジン等)、ピリミジン誘導体(2−メルカプトピリミジン、2−アミノピリミジン、4−アミノピリミジン、2−アミノ−4,6−ジヒドロキシピリミジン、4−アミノ−6−ヒドロキシ−2−メルカプトピリミジン、2−アミノー4−ヒドロキシ−6−メチルピリミジン、4−アミノ−6−ヒドロキシ−2−メチルピリミジン、4−アミノ−6−ヒドロキシピラゾロ[3,4−d]ピリミジン、4−アミノ−6−メルカプトピラゾロ[3,4−d]ピリミジン、2−ヒドロキシピリミジン、4−メルカプト−1H−ピラゾロ[3,4−d]ピリミジン、4−アミノ−2,6−ジヒドロキシピリミジン、2,4−ジアミノ−6−ヒドロキシピリミジン、2,4,6−トリアミノピリミジン等)、チオ尿素誘導体(チオ尿素、エチレンチオ尿素、2−チオバルビツール酸等)、アミノ酸(グリシン、アラニン、トリプトファン、プロリン、オキシプロリン等)、1,3,4−チオオキサジアゾロン−5、チオクマゾン、2−チオクマリン、チオサッカリン、チオヒダントイン、チオピリン、γ−チオピリン、グアナジン、グアナゾール、グアナミン、オキサジン、オキサジアジン、メラミン、2,4,6−トリアミノフェノール、トリアミノベンゼン、アミノインドール、アミノキノリン、アミノチオフェノール、アミノピラゾール等があげられる。
(腐食抑制剤の溶液)
本発明で使用する腐食抑制剤を含む溶液の調整には、水および有機溶媒を使用することができる。有機溶媒の種類は、特に限定はしないが、メタノール、エタノール、n−プロピルアルコール、n−ブチルアルコールなどのアルコール類、ジ−n−プロピルエーテル、ジ−n−ブチルエーテル、ジアリルエーテルなどのエーテル類、ヘキサン、ヘプタン、オクタン、ノナンなどの脂肪族炭化水素、ベンゼン、トルエン、フェノールなどの芳香族炭化水素などを用いることができ、これらの溶媒を一種類ないし二種類以上組み合わせて用いることもできる。
(腐食抑制剤溶液の濃度および処理時間)
本発明で用いる腐食抑制剤溶液の濃度は、0.1〜5000ppmの濃度が好ましい。さらに、0.5〜3000ppmがより好ましく、またさらに1〜1000ppmであることが特に好ましい。腐食抑制剤の濃度が0.1ppm未満では、イオンマイグレーション抑制効果や、銅表面と絶縁層との接着強度が低下する傾向がある。腐食抑制剤の濃度が5000ppmを超えると、イオンマイグレーション抑制効果は得られるが、銅表面と絶縁層との接着強度が低下する傾向がある。腐食抑制剤を含んだ溶液での処理時間は、特に限定しないが腐食抑制剤の種類および濃度に応じて適宜変化させることが好ましい。また、処理後に超音波洗浄を行うことも可能である。
(光触媒粒子)
前記Si−O−Si結合の皮膜を形成した後、TiO,ZnO,SrTiO,CdS,GaP,InP,GaAs,BaTiO,BaTi,KNbO,Nb,Fe,Ta,KTaSi,WO,SnO,Bi,BiVO,NiO,CuO,SiC,MoS,InPb,RuO,CeO等、さらにはTi,Nb,Ta,Vから選ばれた少なくとも一種類の元素を有する層状酸化物である光触媒粒子を塗布することも可能である。これらの触媒の中で、無害であり、なおかつ化学的安定性にも優れるTiOが最も好ましい。TiOとしては、アナタ−ゼ、ルチル、ブルッカイトのいずれも使用することが可能である。なお光触媒粒子であるTiOは、酸化チタンオルガノゾルTKS−251(テイカ株式会社製、商品名)などを用い形成してもよい。
一般式(1)で表されるラダー構造を含む化合物においては、前記の光触媒粒子を混合して塗布することも可能である。例えばラダー構造を含む化合物と光触媒粒子を混合して、ベンゼン、トルエン等で希釈し、スプレー塗布してもよい。また、前記の光触媒粒子を前記シランカップリング剤による処理の前、後、若しくは前後、さらにはシランカップリング剤の溶液中に混合して用いることも可能である。また光触媒粒子を塗布し、乾燥した後、必要に応じて熱処理、さらには光照射することが可能である。光照射の種類としては、紫外光、可視光、赤外光が使用できるが、紫外光を用いるのが最も好ましい。
(密着性改良剤)
前記Si−O−Si結合の皮膜を形成した後、密着性改良剤を塗布することが可能である。密着性改良剤としては、熱硬化性の有機絶縁材料、熱可塑性の有機絶縁材料、またはそれらの混合有機絶縁材料を含んでもよいが、熱硬化性の有機絶縁材料を主成分とするのが好ましい。密着性改良剤がワニス状の材料(溶液)の場合、スプレー塗布、ディップ塗布、印刷、スピンコートなどの手法を用いて得ることができる。また密着性改良剤が熱硬化性の有機絶縁材料を含む場合は、さらに加熱硬化させることが望ましい。
密着性改良剤に用いられる有機絶縁材料としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、ポリベンゾイミダゾール樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス(2−ヒドロキシエチル)イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、3量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂、フッ素樹脂、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が例示できる。
(半導体チップ搭載基板)
図1に、本発明の半導体チップ搭載基板の一実施例(片面ビルドアップ層2層)の断面模式図を示した。ここでは、ビルドアップ層(層間絶縁層)を片面にのみ形成した実施形態で説明するが、必要に応じて図8に示すようにビルドアップ層は両面に形成しても良い。
本発明の半導体チップ搭載基板は、図1に示すように、半導体チップが搭載される側の絶縁層であるコア基板100上に、半導体チップ接続端子及び第1の層間接続端子101を含む第1の配線106aが形成される。コア基板の他方の側には、第2の層間接続端子103を含む第2の配線106bが形成され、第1の層間接続端子と第2の層間接続端子は、コア基板の第1の層間接続用IVH(インタースティシャルバイアホール)102を介して電気的に接続される。コア基板の第2の配線側には、ビルドアップ層104が形成され、ビルドアップ層上には第3の層間接続端子を含む第3の配線106cが形成され、第2の層間接続端子と第3の層間接続端子は、第2の層間接続用IVH108を介して電気的に接続される。
ビルドアップ層が複数形成される場合は、同様の構造を積層し、最外層のビルドアップ層上には、マザーボードと接続される外部接続端子107が形成される。配線の形状や各々の接続端子の配置等は特に制限されず、搭載する半導体チップや目的とする半導体パッケージを製造するために、適宜設計可能である。また、半導体チップ接続端子と第1の層間接続端子等を共用することも可能である。更に、最外層のビルドアップ層上には、必要に応じてソルダーレジスト等の絶縁被覆109を設けることもできる。
(コア基板)
コア基板の材質は特に問わないが、有機基材、セラミック基材、シリコン基材、ガラス基材などが使用できる。有機基材としては、ガラス布に樹脂を含浸させた材料を積層した基板や樹脂フィルムが使用できる。使用する樹脂としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できるが、熱硬化性の有機絶縁材料が好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、ポリベンゾイミダゾール樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコン樹脂、シクロペンタジエンから合成した樹脂、トリス(2−ヒドロキシエチル)イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、3量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。
これらの樹脂には充填材を添加しても良い。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。
コア基板の厚さは50〜800μmであるのが、IVH形成性の点で好ましく、更に100〜500μmであるのがより好ましい。
(ビルドアップ層)
層間絶縁層(ビルドアップ層)104は、絶縁材料からなり、絶縁材料としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できる。またビルドアップ層は熱硬化性の有機絶縁材料を主成分とするのが好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、ポリベンゾイミダゾール樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコン樹脂、シクロペンタジエンから合成した樹脂、トリス(2−ヒドロキシエチル)イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、3量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。
絶縁材料には充填材を添加しても良い。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。
(半導体チップ搭載基板の製造方法)
半導体チップ搭載基板は、以下の製造方法の組み合わせで製造することができる。製造工程の順番は、本発明の目的を逸脱しない範囲では、特に限定しない。
(配線形成方法)
配線の形成方法としては、コア基板表面またはビルドアップ層上に金属箔を形成し、金属箔の不要な箇所をエッチングで除去する方法(サブトラクト法)、コア基板表面またはビルドアップ層上の必要な箇所にのみめっきにより配線を形成する方法(アディティブ法)、コア基板表面またはビルドアップ層上に薄い金属層(シード層)を形成し、その後、電解めっきで必要な配線を形成した後、薄い金属層をエッチングで除去する方法(セミアディティブ法)がある。
(エッチングによる配線形成)
金属箔の配線となる箇所にエッチングレジストを形成し、エッチングレジストから露出した箇所に、化学エッチング液をスプレー噴霧して、不要な金属箔をエッチング除去し、配線を形成することができる。例えば、金属箔として銅箔を用いる場合、エッチングレジストは、通常の配線板に用いることのできるエッチングレジスト材料を使用できる。例えばレジストインクをシルクスクリーン印刷してエッチングレジストを形成したり、またエッチングレジスト用ネガ型感光性ドライフィルムを銅箔の上にラミネートして、その上に配線形状に光を透過するフォトマスクを重ね、紫外線で露光し、露光しなかった箇所を現像液で除去してエッチングレジストを形成する。化学エッチング液には、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液など、通常の配線板に用いる化学エッチング液を用いることができる。
(めっきによる配線形成)
また、配線は、コア基板またはビルドアップ層上の必要な箇所にのみ、めっきを行うことで形成することも可能であり、通常のめっきによる配線形成技術を用いることができる。例えば、コア基板に無電解めっき用触媒を付着させた後、めっきが行われない表面部分にめっきレジストを形成して、無電解めっき液に浸漬し、めっきレジストに覆われていない箇所にのみ、無電解めっきを行い配線形成する。
(セミアディティブ法による配線形成)
コア基板表面またはビルドアップ層上に、セミアディティブ法のシード層を形成する方法は、蒸着またはめっきによる方法と、金属箔を貼り合わせる方法がある。また同様の方法で、サブトラクト法の金属箔を形成することもできる。
(蒸着またはめっきによるシード層の形成)
コア基板表面またはビルドアップ層上に蒸着またはめっきによってシード層を形成することができる。例えば、シード層として、スパッタリングにより下地金属と薄膜銅層を形成する場合、薄膜銅層を形成するために使用されるスパッタリング装置は、2極スパッタ、3極スパッタ、4極スパッタ、マグネトロンスパッタ、ミラートロンスパッタ等を用いることができる。スパッタに用いるターゲットは、密着を確保するために、例えばCr、Ni、Co、Pd、Zr、Ni/Cr、Ni/Cu等の金属を下地金属として用い、5〜50nmスパッタリングする。その後、銅をターゲットにして200〜500nmスパッタリングしてシード層を形成できる。
また、コア基板表面またはビルドアップ層上にめっき銅を、0.5〜3μm無電解銅めっきし、形成することもできる。
(金属箔を貼り合わせる方法)
コア基板またはビルドアップ層に接着機能がある場合は、金属箔をプレスやラミネートによって貼り合わせることによりシード層を形成することもできる。しかし、薄い金属層を直接貼り合わせるのは非常に困難であるため、厚い金属箔を張り合わせた後にエッチング等により薄くする方法や、キャリア付金属箔を貼り合わせた後にキャリア層を剥離する方法などがある。例えば前者としてはキャリア銅/ニッケル/薄膜銅の三層銅箔があり、キャリア銅をアルカリエッチング液で、ニッケルをニッケルエッチング液で除去できる。後者としては、アルミ、銅、絶縁材料などをキャリアとしたピーラブル銅箔などが使用でき、5μm以下のシード層を形成できる。また、厚み9〜18μmの銅箔を貼り付け、5μm以下になるように、エッチングにより均一に薄くし、シード層を形成してもかまわない。
(セミアディティブによる配線形成)
前述の方法で形成されたシード層上に、めっきレジストを必要なパターンに形成し、シード層を介して電解銅めっきにより配線を形成する。その後、めっきレジストを剥離し、最後にシード層をエッチング等により除去し、配線が形成できる。
(配線の形状)
配線の形状は特に問わないが、少なくとも半導体チップが搭載される側には半導体チップ接続端子16(ワイヤボンド端子等)、その反対面にはマザーボードと電気的に接続される外部接続続端子(はんだボール等が搭載される箇所)及びそれらを繋ぐ展開配線、層間接続端子等から構成される。また、配線の配置も特に問わないが、図3に示したように(内層配線、層間接続端子等は省略)、半導体チップ接続端子より内側に外部接続端子を形成したファン−インタイプや、図4に示したような半導体チップ接続端子の外側に外部接続端子を形成したファン−アウトタイプ、またはこれらを組み合わせたタイプでもよい。図5に、ファン−インタイプ半導体チップ搭載基板の平面図を、図6にファン−アウトタイプ半導体チップ搭載基板の平面図を示した。なお、半導体チップ接続端子16の形状は、ワイヤボンド接続やフリップチップ接続などが、可能であれば、特に問わない。また、ファン−アウト、ファン−インどちらのタイプでも、ワイヤボンド接続やフリップチップ接続などは、可能である。さらに必要に応じて、半導体チップと電気的に接続されないダミーパターン21(図6参照)を形成してもかまわない。ダミーパターンの形状や配置も特には問わないが、半導体チップ搭載領域に均一に配置するのが好ましい。これによって、ダイボンド接着剤で半導体チップを搭載する際に、ボイドが発生しにくくなり、信頼性を向上できる。
(バイアホール)
多層の半導体チップ搭載基板は、複数の配線層を有するため、各層の配線を電気的に接続するためのバイアホールを設けることができる。バイアホールは、コア基板またはビルドアップ層に接続用の穴を設け、この穴を導電性ペーストやめっき等で充填し形成できる。穴の加工方法としては、パンチやドリルなどの機械加工、レーザ加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング法などがある。
また、ビルドアップ層のバイアホール形成方法としては、予めビルドアップ層に導電性ペーストやめっきなどで導電層を形成し、これをコア基板にプレス等で積層する方法などもある。
(デスミア)
前述の方法により形成されたバイアホールのスミア除去としては、ドライ処理、ウェット処理または必要に応じてドライ処理とウェット処理を併用した処理を用いることができる。ドライ処理としては、プラズマ処理、逆スパッタリング処理、イオンガン処理が使用できる。さらに、プラズマ処理には大気圧プラズマ処理、真空プラズマ処理、RIE処理があり、必要に応じて選択できる。これらの処理に使用するガスとしては、窒素、酸素、アルゴン、フレオン(CF)、またはこれらの混合ガスが好ましい。ウェット処理には、クロム酸塩、過マンガン酸塩等の酸化剤を用いることができるが、必要に応じて、水、酸またはアルカリ溶液、溶剤などで行うこともできる。さらに、ウェット処理中に超音波を併用することも可能である。また、ドライ処理とウェット処理を併用した処理では、ドライ処理後にウェット処理を行ってもよく、ウェット処理後にドライ処理を行ってもよい。これらの選択は使用する絶縁材料によって適宜選択すればよい。
(絶縁被覆の形成)
半導体チップ搭載基板の外部接続端子側には絶縁被覆を形成することができる。パターン形成は、ワニス状の材料であれば印刷で行うことも可能であるが、より精度を確保するためには、感光性のソルダーレジスト、カバーレイフィルム、フィルム状レジストを用いるのが好ましい。材質としては、エポキシ系、ポリイミド系、エポキシアクリレート系、フルオレン系の材料を用いることができる。
このような絶縁被覆は硬化時の収縮があるため、片面だけに形成すると基板に大きな反りを生じやすい。そこで、必要に応じて半導体チップ搭載基板の両面に絶縁被覆を形成することもできる。さらに、反りは絶縁被覆の厚みによって変化するため、両面の絶縁被覆の厚みは、反りが発生しないように調整することがより好ましい。その場合、予備検討を行い、両面の絶縁被覆の厚みを決定することが好ましい。また、薄型の半導体パッケージとするには、絶縁被覆の厚みが50μm以下であることが好ましく、30μm以下がより好ましい。
(配線のめっき)
配線の必要な部分にニッケル、金めっきを順次施すことができる。さらに必要に応じてニッケル、パラジウム、金めっきとしても良い。これらのめっきは、配線の半導体チップ接続端子と、マザーボードまたは他の半導体パッケージと電気的に接続するための外部接続端子に施される。このめっきは、無電解めっき、または電解めっきのどちらを用いてもよい。
(半導体チップ搭載基板の製造方法)
このような半導体チップ搭載基板は、以下のような工程で製造することができる。図2の(a)〜(g)に、本発明半導体チップ搭載基板製造方法の実施形態一例を断面模式図で示した。ただし、製造工程の順番は、本発明の目的を逸脱しない範囲では、特に限定しない。
(工程a)
(工程a)は、図2(a)に示したようにコア基板100上に第1の配線106aを作製する工程である。
例えば片面に銅層が形成されたコア基板に第1の配線形状にエッチングレジストを形成し、塩化銅や塩化鉄などのエッチング液を用いて配線を作製することができる。基板上に銅層を作製するには、スパッタリング、蒸着、めっき等により薄膜を形成した後、電気銅めっきで膜厚を所望の厚みまでめっきすることにより、銅層を得ることができる。
なお、第1の配線106aは、第1の層間接続端子101及び半導体チップ接続端子(半導体チップと電気的に接続される部分)を含んでおり、微細配線の形成方法としてはセミアディティブ法を用いても良い。
(工程b)
(工程b)は、図2(b)に示したように、前記第1の層間接続端子101と、後述する第2の配線とを接続するための第1の層間接続用IVH102(バイアホール)を形成する工程である。
バイアホールの形成は、パンチやドリルだけではなく、レーザ光を用いることができる。この場合、使用するレーザ光は限定されるものではなく、COレーザ、YAGレーザ、エキシマレーザ等を用いることができる。また、コア基板が、有機溶剤等の薬液による化学エッチング加工が可能な基材の場合は、化学エッチングによってバイアホールを形成することもできる。次に、バイアホール内部のスミアを除去する。スミア除去として、ドライ処理、ウェット処理または必要に応じてドライ処理とウェット処理を併用した処理を用いることができる。ドライ処理としては、プラズマ処理、逆スパッタリング処理、イオンガン処理が使用できる。プラズマ処理には大気圧プラズマ処理、真空プラズマ処理、RIE処理があり、真空プラズマ処理が好ましい。ウェット処理には、クロム酸塩、過マンガン酸塩等の酸化剤を用いることができるが、必要に応じて、水、酸またはアルカリ溶液、溶剤などで行うこともできる。さらに、ウェット処理中に超音波を併用することも可能である。また、ドライ処理とウェット処理を併用した処理では、ドライ処理後にウェット処理を行ってもよく、ウェット処理後にドライ処理を行ってもよい。これらの選択は使用する絶縁材料によって適宜選択すればよい。形成されたバイアホールは層間を電気的に接続するために、導電性のペーストやめっきなどで充填して層間接続のための導電層を形成することができる。
(工程c)
(工程c)は、図2(c)に示したように、コア基板の第1の配線106aと反対側の面に第2の配線106bを形成する工程である。コア基板の第1の配線と反対の面に(工程a)と同様に銅層を形成し、その銅層を必要な配線形状にエッチングレジストを形成し、塩化銅や塩化鉄等のエッチング液を用いて第2の配線を形成する。銅層の形成方法としては、(工程a)と同様にスパッタリング、蒸着、無電解めっきなどで銅薄膜を形成した後、電気銅めっきを用いて所望の厚みまで銅めっきすることにより銅層が得られる。
なお、第2の配線は第2の層間接続端子103を含んでおり、微細配線の形成方法としてはセミアディティブ法を用いても良い。
(工程d)
(工程d)は、図2(d)に示すように前記第2の配線を形成した面にビルドアップ層(層間絶縁層)104を形成する工程である。まず、第2の配線表面を、前記脱脂処理を行い、塩酸あるいは硫酸洗浄を行う。次に、加熱処理によって配線表面に酸化処理を行い、その後、ケイ酸エステル、ポリシラザンまたは双官能シラン化合物を使用してSi−O−Si結合の皮膜を形成する。次にカップリング処理、腐食抑制処理の少なくとも1つ以上の処理を行い、配線表面のRzを1nm以上かつ1,000nm以下になるように処理を行う。
次に、コア基板100表面及び第2の配線106b表面に、ビルドアップ層104を形成する。ビルドアップ層104の絶縁材料としては、前記したように熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できるが、熱硬化性材料を主成分とするのが好ましい。ワニス状の材料の場合、印刷やスピンコートで、またはフィルム状の絶縁材料の場合、ラミネートやプレスなどの手法を用いてビルドアップ層を得ることができる。絶縁材料が熱硬化性材料を含む場合は、さらに加熱硬化させることが望ましい。
(工程e)
(工程e)は、図2(e)に示したように、前記ビルドアップ層に第2の層間接続用のIVH(バイアホール)108を形成する工程であり、バイアホールの形成手段としては、レーザ穴あけ装置を使用することができる。レーザ穴あけ機で用いられるレーザの種類はCOレーザ、YAGレーザ、エキシマレーザ等を用いることができるが、COレーザが生産性及び穴品質の点で好ましい。また、IVH径が30μm未満の場合は、レーザ光を絞ることが可能なYAGレーザが適している。また、ビルドアップ層が有機溶剤等の薬液による化学エッチング加工が可能な材料の場合は、化学エッチングによってバイアホールを形成することもできる。次に、バイアホール内部のスミアを除去する。スミア除去として、ドライ処理、ウェット処理または必要に応じてドライ処理とウェット処理を併用した処理を用いることができる。ドライ処理としては、プラズマ処理、逆スパッタリング処理、イオンガン処理が使用できる。プラズマ処理には大気圧プラズマ処理、真空プラズマ処理、RIE処理があり、真空プラズマ処理が好ましい。ウェット処理には、クロム酸塩、過マンガン酸塩等の酸化剤を用いることができるが、必要に応じて、水、酸またはアルカリ溶液、溶剤などで行うこともできる。さらに、ウェット処理中に超音波を併用することも可能である。また、ドライ処理とウェット処理を併用した処理では、ドライ処理後にウェット処理を行ってもよく、ウェット処理後にドライ処理を行ってもよい。これらの選択は使用する絶縁材料によって適宜選択すればよい。
(工程f)
(工程f)は、図2(f)に示したように、前記第2のバイアホールが形成されたビルドアップ層上に、第3の配線106cを形成する工程である。またL/S=35μm/35μm以下の微細な配線を形成するプロセスとしては、前記したセミアディティブ法が好ましい。ビルドアップ層上に、蒸着またはめっきによる方法や金属箔を貼り合わせる方法などにより、シード層を形成する。前述の方法で形成されたシード層上に、めっきレジストを必要なパターンに形成し、シード層を介して電解銅めっきにより配線を形成する。その後、めっきレジストを剥離し、最後にシード層をエッチング等により除去し、微細な配線が形成できる。
(工程d)から(工程f)までを繰り返して、図2(g)に示すようにビルドアップ層104を2層以上作製してもよい。この場合、最外のビルドアップ層に形成された層間接続端子が、外部接続端子107となる。
(工程g)
(工程g)は、図2(g)に示したように、外部接続端子以外の配線等を保護するための絶縁被覆109を形成する工程である。絶縁被覆材としては、ソルダーレジストが用いられ、熱硬化型や紫外線硬化型のものが使用できるが、レジスト形状を精度良く仕上げることができる紫外線硬化型のものが好ましい。
(半導体チップ搭載基板の形状)
半導体チップ搭載基板22の形状は、特に問わないが、図7に示したようなフレーム形状にすることが好ましい。半導体チップ搭載基板の形状をこのようにすることで、半導体パッケージの組立てを効率よく行うことができる。以下、好ましいフレーム形状について詳細に説明する。
図7に示したように、半導体パッケージ領域13(1個の半導体パッケージとなる部分)を行及び列に各々複数個等間隔で格子状に配置したブロック23を形成する。さらに、このようなブロックを複数個行及び列に形成する。図7では、2個のブロックしか記載していないが、必要に応じて、ブロックも格子状に配置してもよい。ここで、半導体パッケージ領域間のスペース部の幅は、50〜500μmが好ましく、100〜300μmがより好ましい。さらに、後に半導体パッケージを切断するときに使用するダイサーのブレード幅と同じにするのが最も好ましい。
このように半導体パッケージ領域を配置することで、半導体チップ搭載基板の有効利用が可能になる。また、半導体チップ搭載基板の端部には、位置決めのマーク等11を形成することが好ましく、貫通穴によるピン穴であることがより好ましい。ピン穴の形状や配置は、形成方法や半導体パッケージの組立て装置に合うように選択すればよい。
さらに、前記半導体パッケージ領域間のスペース部や前記ブロックの外側には補強パターン24を形成することが好ましい。補強パターンは、別途作製し半導体チップ搭載基板と貼り合わせてもよいが、半導体パッケージ領域に形成される配線と同時に形成された金属パターンであることが好ましく、さらに、その表面には、配線と同様のニッケル、金などのめっきが施すか、絶縁被覆をすることがより好ましい。補強パターンが、このような金属の場合は、電解めっきの際のめっきリードとして利用することも可能である。また、ブロックの外側には、ダイサーで切断する際の切断位置合わせマーク25を形成することが好ましい。このようにして、フレーム形状の半導体チップ搭載基板を作製することができる。
(半導体パッケージ)
図3に、本発明のフリップチップタイプ半導体パッケージの実施形態一例を断面模式図で示す。図3に示したように本発明の半導体パッケージは、上記本発明の半導体チップ搭載基板に、さらに半導体チップ111が搭載されているもので、半導体チップと半導体チップ接続端子とを接続バンプ112を用いてフリップチップ接続することによって電気的に接続して得ることができる。
さらに、これらの半導体パッケージには、図示するように、半導体チップと半導体チップ搭載基板の間をアンダーフィル材113で封止することが好ましい。アンダーフィル材の熱膨張係数は、半導体チップ及びコア基板100の熱膨張係数と近似していることが好ましいがこれに限定したものではない。さらに好ましくは(半導体チップの熱膨張係数)≦(アンダーフィル材の熱膨張係数)≦(コア基板の熱膨張係数)である。さらに、半導体チップの搭載には異方導電性フィルム(ACF)や導電性粒子を含まない接着フィルム(NCF)を用いて行うこともできる。この場合は、アンダーフィル材で封止する必要がないため、より好ましい。さらに、半導体チップを搭載する際に超音波を併用すれば、電気的な接続が低温でしかも短時間で行えるため特に好ましい。
また、図4には、ワイヤボンドタイプ半導体パッケージの実施形態の断面図を示す。半導体チップの搭載には、一般のダイボンドペーストも使用できるが、ダイボンドフィルム117を用いるのがより好ましい。半導体チップと半導体チップ接続端子との電気的な接続は金ワイヤ115を用いたワイヤボンドで行う。半導体チップの封止は、半導体用封止樹脂116をトランスファモールドで行うことができる。その場合、半導体チップの少なくともフェース面を半導体用封止樹脂で封止するが、封止領域は、必要な部分だけを封止しても良いが、図4のように半導体パッケージ領域全体を封止するのが、より好ましい。これは、半導体パッケージ領域を行及び列に複数個配列した半導体チップ搭載基板において、基板と封止樹脂を同時にダイサー等で切断する場合、特に有効な方法である。
また、マザーボードとの電気的な接続を行うために、外部接続端子には、例えば、はんだボール114を搭載することができる。はんだボールには、共晶はんだやPbフリーはんだが用いられる。はんだボールを外部接続端子に固着する方法としては、Nリフロー装置を用いるのが一般的であるが、これに限定したものではない。
半導体パッケージ領域を行及び列に複数個配列した半導体チップ搭載基板においては、最後に、ダイサー等を用いて個々の半導体パッケージに切断する。
以下に、本発明を実施例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。
実施例1
(工程a)
コア基板100として0.125mm厚のポリイミドフィルムを用意し、片面にスパッタリングにより200nmの銅薄膜を形成した後、電気銅めっきで10μmの厚さまでめっきを行った。なおスパッタリングは、日本真空技術株式会社製装置型番MLH−6315を用いて、以下に示した条件1で行った。その後、第1の配線106aとなる部分にエッチングレジストを形成し、塩化第二鉄エッチング液を用いてエッチングして第1の配線106a(第1の層間接続端子101及び半導体チップ接続端子を含む)を形成した。
条件1
電流:3.5A
電圧:500V
アルゴン流量:35SCCM
圧力:5×10−3Torr(4.9×10−2Pa)
成膜速度:5nm/秒
(工程b)
第1の配線が形成されたコア基板の第1の配線と反対面から第1の層間接続端子に到達するまで、レーザで穴径50μmのIVH穴を形成した。レーザにはYAGレーザLAVIA−UV2000(住友重機械工業株式会社製、商品名)を使用し、周波数4kHz、ショット数50、マスク径0.4mmの条件でIVH穴の形成を行った。次に、大気圧プラズマ装置AP−T02(積水化学工業株式会社製、商品名)を使用し、バイアホール内部のスミアを除去した。プラズマは以下に示した条件で行った。
電極間隔:2mm
酸素流量:1L/分
電圧:60V×90
時間:5分
得られたIVHの穴に導電性ペーストMP−200V(日立化成工業株式会社製、商品名)を充填して、160℃30分で硬化し、コア基板の第1の層間接続端子と電気的に接続し、第1の層間接続用IVH(バイアホール)102を形成した。
(工程c)
(工程b)で形成された第1の層間接続用IVH(第1のバイアホール)102と電気的に接続するために、コア基板の、第1の配線と反対側の面にスパッタリングにより200nmの銅薄膜を形成した後、電気銅めっきで10μmの厚さまでめっきを行った。スパッタリングは、(工程a)と同様に行った。さらに、(工程a)と同様に第2の配線の形状にエッチングレジストを形成し、塩化第二鉄エッチング液を用い、エッチングして第2の配線106b(第2の層間接続端子103を含む)を形成した。
(工程d)
(工程d−1)
(工程c)で形成した第2の配線106b側の面に、200ml/Lに調整した酸性脱脂液Z−200(ワールドメタル社製、商品名)に、液温50℃で2分間浸漬した後、液温50℃の水に2分間浸漬することにより湯洗し、さらに1分間水洗した。次いで、3.6Nの硫酸水溶液に1分間浸漬し、1分間水洗した。
(工程d−2)
この前処理工程を経た後、85℃で30分間乾燥させた。次いで、大気雰囲気中で、オーブンで200℃,10分間加熱処理して、銅表面を酸化処理した。次に、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、85℃で30分間乾燥させた。
(工程d−3)
次に、層間絶縁層(ビルドアップ層)104を次のように形成した。すなわち、シアネートエステル系樹脂組成物の絶縁ワニスをスピンコート法により、条件1500rpmで、コア基板100上に塗布し、厚み20μmの絶縁層を形成した後、常温(25℃)から6℃/minの昇温速度で230℃まで加熱し、230℃で80分間保持することにより熱硬化し、15μmの層間絶縁層(ビルドアップ層)104を形成した。
(工程e)
ビルドアップ層104の表面から第2の層間接続用端子103に到達するまで、レーザで穴径50μmのIVH穴108を形成した。レーザにはYAGレーザLAVIA−UV2000(住友重機械工業株式会社製、商品名)を使用し、周波数4kHz、ショット数20、マスク径0.4mmの条件でIVH穴の形成を行った。次に、大気圧プラズマ装置AP−T02(積水化学工業株式会社製、商品名)を使用し、バイアホール内部のスミアを除去した。プラズマは以下に示した条件で行った。
電極間隔:2mm
酸素流量:1L/分
電圧:60V×90
時間:5分
(工程f)
第3の配線106c及び第2のバイアホールの形成のために、スパッタリングにより、シード層となる下地金属Ni層20nmを形成し、さらに薄膜銅層200nmを形成した。スパッタリングは、日本真空技術株式会社製MLH−6315を用いて以下に示した条件2で行った。
条件2
(ニッケル)
電流:5.0A
電流:350V
電圧アルゴン流量:35SCCM
圧力:5×10−3Torr(4.9×10−2Pa)
成膜速度:0.3nm/秒
(銅)
電流:3.5A
電圧:500V
アルゴン流量:35SCCM
圧力:5×10−3Torr(4.9×10−2Pa)
成膜速度:5nm/秒
次に、めっきレジストPMER P−LA900PM(東京応化工業株式会社製、商品名)を用いスピンコート法で、シード層上に、膜厚20μmのめっきレジスト層を形成した。1000mJ/cmの条件で露光し、PMER現像液P−7Gを用いて23℃で6分間浸漬揺動し、L/S=10μm/10μmのレジストパターンを形成した。その後、硫酸銅めっき液を用いてパターン銅めっきを約5μm行った。めっきレジストの剥離は、メチルエチルケトンを用いて室温(25℃)で1分間浸漬し除去した。シード層のクイックエッチングには、CPE−700(三菱瓦斯化学株式会社製、商品名)の5倍希釈液を用いて、30℃で30秒間浸漬揺動することにより、これらをエッチング除去し、第3の配線106cを形成した。
(工程g)
この後、(工程d)〜(工程f)までを再度繰り返し、ビルドアップ層及び外部接続端子107を含む最外層の配線をさらに一層形成し、最後にソルダーレジスト109を形成して、図1(1パッケージ分の断面図)、図5(1パッケージ分の平面図)、及び図7(半導体チップ搭載基板全体図)に示すようなファン−インタイプBGA用半導体チップ搭載基板を作製した。
(工程h)
前記(工程a)〜(工程g)により作製された半導体チップ搭載基板の半導体チップ搭載領域に、接続バンプ112の形成された半導体チップ111を、フリップチップボンダを用いて超音波を印加しながら必要な数だけ搭載した。さらに、半導体チップ搭載基板と半導体チップの隙間に、半導体チップ端部からアンダーフィル材113を注入し、オーブンを用いて80℃で1時間の1次硬化及び150℃で4時間の2次硬化を行った。次に、外部接続端子に直径0.45mmの鉛・錫共晶はんだボール114をNリフロー装置で融着した。最後に、幅200μmのブレードを装着したダイサーで半導体チップ搭載基板を切断し、図3に示す半導体パッケージを作製した。
実施例2
(工程d−2)で、85℃で30分間乾燥させた後、大気雰囲気中で、オーブンで200℃,10分間加熱処理して、銅表面を酸化処理した。次に、双官能シラン化合物の一つであるビス(トリメトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例3
(工程d−2)で、85℃で30分間乾燥させた後、大気雰囲気中で、オーブンで200℃,10分間加熱処理して、銅表面を酸化処理した。次に、双官能シラン化合物の一つであるビス(3−トリエトキシシリルプロピル)アミンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例4
(工程d−2)で、85℃で30分間乾燥させた後、大気雰囲気中で、オーブンで200℃,10分間加熱処理して、銅表面を酸化処理した。次に、双官能シラン化合物の一つであるビス(トリエトキシシリル)エチレンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例5
(工程d−2)で、85℃で30分間乾燥させた後、大気雰囲気中で、オーブンで200℃,10分間加熱処理して、銅表面を酸化処理した。次に、シリカガラスを形成するパーヒドロポリシラザンを主成分とするアクアミカNL110A(クラリアントジャパン株式会社製、商品名)を3重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液をスプレー塗布した。150℃で1時間焼成を行った後、90℃、80%RHで3時間処理を行った。その他工程は、実施例1と同様に行った。
実施例6
(工程d−2)で、85℃で30分間乾燥させた後、大気雰囲気中で、オーブンで200℃,10分間加熱処理して、銅表面を酸化処理した。次に、ケイ酸エステルの縮重合物であるSC−6000(日立化成工業株式会社製、商品名)を1.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例7
(工程d−2)で、黒化処理液HIST−500(日立化成工業株式会社製、商品名)に85℃で2分40秒間浸漬して、銅表面を酸化処理した。次に、1分間水洗し、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例8
(工程d−2)で、置換スズめっき液サブスターSN−5(奥野製薬工業株式会社、製品名)に60℃で3分間浸漬して置換スズめっきを施した。次に、1分間水洗し、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例9
(工程d−2)で、置換パラジウムめっき液メルプレートアクチベータ350(メルテックス株式会社、製品名)に常温(25℃)で3分間浸漬して置換パラジウムめっきを施した。次に、1分間水洗し、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例10
(工程d−2)で、置換パラジウムめっき液メルプレートアクチベータ350(メルテックス株式会社、製品名)に常温(25℃)で3分間浸漬して置換パラジウムめっきを施し、1分間水洗し、さらに無電解ニッケル−リンめっき液ICP−ニコロンU(奥野製薬株式会社、製品名)に90℃で4分間浸漬して無電解ニッケル−リンめっきを施した。次に、1分間水洗し、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例11
(工程d−2)で、置換パラジウムめっき液メルプレートアクチベータ350(メルテックス株式会社、製品名)に常温(25℃)で3分間浸漬して置換パラジウムめっきを施し、1分間水洗し、さらに無電解ニッケル−銅−リンめっき液トップニコロンCu−50A,B(奥野製薬株式会社、製品名)に80℃で4分間浸漬して無電解ニッケル−銅−リンめっきを施した。次に、1分間水洗し、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例12
(工程d−2)で、置換スズめっき液サブスターSN−5(奥野製薬工業株式会社、製品名)に60℃で3分間浸漬して置換スズめっきを施した。次に、1分間水洗し、85℃で30分間乾燥させた後、大気雰囲気中で、オーブンで200℃,10分間加熱処理して、金属表面を酸化処理した。次に、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例13
(工程d−2)で、置換パラジウムめっき液メルプレートアクチベータ350(メルテックス株式会社、製品名)に常温(25℃)で3分間浸漬して置換パラジウムめっきを施した。次に、1分間水洗し、85℃で30分間乾燥させた後、大気雰囲気中で、オーブンで200℃,10分間加熱処理して、金属表面を酸化処理した。次に、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例14
(工程d−2)で、置換パラジウムめっき液メルプレートアクチベータ350(メルテックス株式会社、製品名)に常温(25℃)で3分間浸漬して置換パラジウムめっきを施し、1分間水洗し、さらに無電解ニッケル−リンめっき液ICP−ニコロンU(奥野製薬株式会社、製品名)に90℃で4分間浸漬して無電解ニッケル−リンめっきを施した。次に、1分間水洗し、85℃で30分間乾燥させた後、大気雰囲気中で、オーブンで200℃,10分間加熱処理して、金属表面を酸化処理した。次に、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例15
(工程d−2)で、置換パラジウムめっき液メルプレートアクチベータ350(メルテックス株式会社、製品名)に常温(25℃)で3分間浸漬して置換パラジウムめっきを施し、1分間水洗し、さらに無電解ニッケル−銅−リンめっき液トップニコロンCu−50A,B(奥野製薬株式会社、製品名)に80℃で4分間浸漬して無電解ニッケル−銅−リンめっきを施した。次に、1分間水洗し、85℃で30分間乾燥させた後、大気雰囲気中で、オーブンで200℃,10分間加熱処理して、金属表面を酸化処理した。次に、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例16
(工程d−2)で、85℃で30分間乾燥させた後、大気雰囲気中で、オーブンで200℃,10分間加熱処理して、銅表面を酸化処理した。次に、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、γ−アミノプロピルトリエトキシシラン0.5重量%水溶液に30℃で3分間浸漬してカップリング処理を施した。次に、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例17
(工程d−2)で、85℃で30分間乾燥させた後、大気雰囲気中で、オーブンで200℃,10分間加熱処理して、銅表面を酸化処理した。次に、シリカガラスを形成するパーヒドロポリシラザンを主成分とするアクアミカNL110A(クラリアントジャパン株式会社製、商品名)を3重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液をスプレー塗布した。150℃で1時間焼成を行った後、90℃、80%RHで3時間処理を行った。この後、γ−アミノプロピルトリエトキシシラン0.5重量%水溶液に30℃で3分間浸漬してカップリング処理を施した。次に、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例18
(工程d−2)で、85℃で30分間乾燥させた後、大気雰囲気中で、オーブンで200℃,10分間加熱処理して、銅表面を酸化処理した。次に、ケイ酸エステルの縮重合物であるSC−6000(日立化成工業株式会社製、商品名)を1.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、γ−アミノプロピルトリエトキシシラン0.5重量%水溶液に30℃で3分間浸漬してカップリング処理を施した。次に、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例19
(工程d−2)で、黒化処理液HIST−500(日立化成工業株式会社製、商品名)に85℃で2分40秒間浸漬して、銅表面を酸化処理した。次に、1分間水洗し、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、γ−アミノプロピルトリエトキシシラン0.5重量%水溶液に30℃で3分間浸漬してカップリング処理を施した。次に、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例20
(工程d−2)で、置換スズめっき液サブスターSN−5(奥野製薬工業株式会社、製品名)に60℃で3分間浸漬して置換スズめっきを施した。次に、1分間水洗し、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、γ−アミノプロピルトリエトキシシラン0.5重量%水溶液に30℃で3分間浸漬してカップリング処理を施した。次に、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例21
(工程d−2)で、置換パラジウムめっき液メルプレートアクチベータ350(メルテックス株式会社、製品名)に常温(25℃)で3分間浸漬して置換パラジウムめっきを施した。次に、1分間水洗し、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、γ−アミノプロピルトリエトキシシラン0.5重量%水溶液に30℃で3分間浸漬してカップリング処理を施した。次に、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例22
(工程d−2)で、85℃で30分間乾燥させた後、大気雰囲気中で、オーブンで200℃,10分間加熱処理して、銅表面を酸化処理した。次に、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、2−アミノ−6−ヒドロキシ−8−メルカプトプリン(和光純薬工業株式会社製、商品名)の濃度が、10ppmであるエタノール溶液に25℃で、10分間浸漬した。次に、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例23
(工程d−2)で、置換スズめっき液サブスターSN−5(奥野製薬工業株式会社、製品名)に60℃で3分間浸漬して置換スズめっきを施した。次に、1分間水洗し、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、2−アミノ−6−ヒドロキシ−8−メルカプトプリン(和光純薬工業株式会社製、商品名)の濃度が、10ppmであるエタノール溶液に25℃で、10分間浸漬した。次に、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例24
(工程d−2)で、85℃で30分間乾燥させた後、大気雰囲気中で、オーブンで200℃,10分間加熱処理して、銅表面を酸化処理した。次に、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、2−アミノ−6−ヒドロキシ−8−メルカプトプリン(和光純薬工業株式会社製、商品名)の濃度が、10ppmであるエタノール溶液に25℃で、10分間浸漬した。次に、1分間水洗し、γ−アミノプロピルトリエトキシシラン0.5重量%水溶液に30℃で3分間浸漬してカップリング処理を施した。次に、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
実施例25
防錆処理を施していない18μmの電解銅箔GTS−18(古河サーキットフォイル株式会社製、商品名)を5cm×8cm×2枚(接着試験用、銅表面平滑度評価用)に切り出し、この電解銅箔を試験片として、これに実施例1の(工程d−1)および(工程d−2)に記載された表面処理を施した。
低誘電正接高耐熱多層材料として使用することが可能な、厚さ0.8mmのガラス布−シアネートエステル系樹脂組成物含浸両面銅張り積層板であるMCL−LX−67(日立化成工業株式会社製、商品名)の片面に、シアネートエステル系樹脂組成物をガラスクロスに含浸させたプリプレグのGXA−67N(日立化成工業株式会社製、商品名)を、さらに最外層に前記表面処理を施した接着評価用電解銅箔1枚を積層し、3.0MPaの圧力で常温(25℃)から6℃/minの昇温速度で230℃まで加熱し、230℃において1時間保持することにより積層接着し、接着性試験用基板を作製した。なお、絶縁層と電解銅箔との接着面は、シャイニー面(S面)側とした。
銅表面平滑度評価用電解銅箔のシャイニー面(S面)側の表面粗さ(Rz)を簡易式原子間力顕微鏡(AFM) Nanopics2100を用いて、以下に示した条件3で測定した。
条件3
測定長さ:1μm
SCAN SPEED:1.35μm/sec
FORCE REFARENCE:160
実施例26
電解銅箔に対する表面処理が、実施例2の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例27
電解銅箔に対する表面処理が、実施例3の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例28
電解銅箔に対する表面処理が、実施例4の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例29
電解銅箔に対する表面処理が、実施例5の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例30
電解銅箔に対する表面処理が、実施例6の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例31
電解銅箔に対する表面処理が、実施例7の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例32
電解銅箔に対する表面処理が、実施例8の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例33
電解銅箔に対する表面処理が、実施例9の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例34
電解銅箔に対する表面処理が、実施例10の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例35
電解銅箔に対する表面処理が、実施例11の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例36
電解銅箔に対する表面処理が、実施例12の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例37
電解銅箔に対する表面処理が、実施例13の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例38
電解銅箔に対する表面処理が、実施例14の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例39
電解銅箔に対する表面処理が、実施例15の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例40
電解銅箔に対する表面処理が、実施例16の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例41
電解銅箔に対する表面処理が、実施例17の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例42
電解銅箔に対する表面処理が、実施例18の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例43
電解銅箔に対する表面処理が、実施例19の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例44
電解銅箔に対する表面処理が、実施例20の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例45
電解銅箔に対する表面処理が、実施例21の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例46
電解銅箔に対する表面処理が、実施例22の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例47
電解銅箔に対する表面処理が、実施例23の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例48
電解銅箔に対する表面処理が、実施例24の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
実施例49
(工程a’)
電食試験評価用基板を作成するため、図9に示すコア基板100として0.125mm厚のポリイミドフィルムを用意し、片面に図9に示す絶縁層104を次のように形成した。すなわち、シアネ―トエステル系樹脂組成物の絶縁ワニスをスピンコート法により、条件1500rpmで、ガラス基板上に塗布し、厚み20μmの樹脂層を形成した後、常温(25℃)から6℃/minの昇温速度で230℃まで加熱し、230℃で80分間保持することにより熱硬化し、絶縁層104を形成した。
(工程b’)
実施例1の(工程f)と同様に配線106を形成した。
(工程c’)
実施例1の(工程d−1)および(工程d−2)と同様の処理を行った後、絶縁層(ビルドアップ層)104を(工程a’)と同様に形成し、図10に示すL/S=5μm/5μm、図11に示すL/S=10μm/10μmの電食試験評価基板を作製した。
(工程d’)
各L/S配線間の絶縁抵抗はアドバンテスト株式会社社製R−8340A型デジタル超高抵抗微小電流計を用いて、室温でDC5Vの電圧を30秒間印加し、櫛型間の絶縁抵抗値を測定した。また、1GΩ以下の絶縁抵抗測定には、株式会社ヒューレット・パッカード(HP)社製デジタルマルチメータ3457Aを用いた。
次に、85℃・相対湿度85%に保った恒湿恒温層中で連続的に電圧DC5Vを印加し、一定時間毎に上記と同様に各L/S配線間の絶縁抵抗値を測定した。恒湿恒温槽は株式会社日立製作所製EC−10HHPS型恒湿恒温を用い、投入後1000時間まで測定した。
実施例50
(工程c’)の表面処理が、実施例2の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例51
(工程c’)の表面処理が、実施例3の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例52
(工程c’)の表面処理が、実施例4の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例53
(工程c’)の表面処理が、実施例5の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例54
(工程c’)の表面処理が、実施例6の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例55
(工程c’)の表面処理が、実施例7の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例56
(工程c’)の表面処理が、実施例8の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例57
(工程c’)の表面処理が、実施例9の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例58
(工程c’)の表面処理が、実施例10の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例59
(工程c’)の表面処理が、実施例11の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例60
(工程c’)の表面処理が、実施例12の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例61
(工程c’)の表面処理が、実施例13の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例62
(工程c’)の表面処理が、実施例14の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例63
(工程c’)の表面処理が、実施例15の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例64
(工程c’)の表面処理が、実施例16の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例65
(工程c’)の表面処理が、実施例17の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例66
(工程c’)の表面処理が、実施例18の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例67
(工程c’)の表面処理が、実施例19の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例68
(工程c’)の表面処理が、実施例20の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例69
(工程c’)の表面処理が、実施例21の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例70
(工程c’)の表面処理が、実施例22の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例71
(工程c’)の表面処理が、実施例23の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
実施例72
(工程c’)の表面処理が、実施例24の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
比較例1
(工程d−2)で、マイクロエッチング剤であるメックエッチボンドCZ8100(メック株式会社製、商品名)に40℃で1分30秒間浸漬し、水洗した後、常温(25℃)にて3.6Nの硫酸水溶液に60秒間浸漬し、更に水洗を1分間行った。この処理工程を経た後に、85℃で30分間乾燥させた。それ以外は、実施例1と同様に行った。
比較例2
(工程d−2)で、85℃で30分間乾燥させた後、大気雰囲気中で、オーブンで200℃,10分間加熱処理して、銅表面を酸化処理した。次に、ケイ酸アルカリの一つである二ケイ酸ナトリウムを4.0重量%に調整した、アルカリ金属イオンの濃度が10g/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、γ−アミノプロピルトリエトキシシラン0.5重量%水溶液に30℃で3分間浸漬してカップリング処理を施した。次に、1分間水洗し、85℃で30分間乾燥させた。その他の工程は、実施例1と同様に行った。
比較例3
(工程d−2)で、銅表面の酸化処理を行わずに、双官能シラン化合物の一つであるビス(トリエトキシシリル)エタンを2.0重量%に調整した、アルカリ金属イオンの濃度が10μg/Lの溶液に、25℃で5分間浸漬した。この後、1分間水洗し、85℃で30分間乾燥させた。その他工程は、実施例1と同様に行った。
比較例4
電解銅箔に対する表面処理が、比較例1の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
比較例5
電解銅箔に対する表面処理が、比較例2の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
比較例6
電解銅箔に対する表面処理が、比較例3の(工程d−2)に記載された表面処理である以外は、実施例25と同様に行った。
比較例7
(工程c’)の表面処理が、比較例1の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
比較例8
(工程c’)の表面処理が、比較例2の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
比較例9
(工程c’)の表面処理が、比較例3の(工程d−2)に記載された表面処理である以外は、実施例49と同様に行った。
以上のように作製した試験サンプルに対し、以下の試験を行った。
(半導体パッケージの信頼性試験)
実施例1〜24及び比較例1〜3に記載された各々の半導体パッケージを、吸湿処理を行った後、到達温度240℃、長さ2mのリフロー炉に0.5m/分の条件で流し、22個のサンプルをリフローし、クラックの発生を調べ、発生した場合をNGとした。結果を表1に示した。また、同様に22個のサンプルを厚さ0.8mmのマザーボードに実装し、−55℃、30分〜125℃、30分の条件で、温度サイクル試験を行い、試験後、ヒューレットパッカード社製マルチメータ3457Aを用い、導通抵抗値を測定し、はんだボールの接続信頼性を調べた。初期抵抗値より10%以上、抵抗値が変化した場合をNGとした。結果を表1に併記し示した。ただし、比較例1については、配線精度を維持することができず、半導体チップ搭載基板を作製することができなかった。
(接着性試験)
実施例25〜48及び比較例4〜6に記載された接着性試験用基板を用いて、150℃放置後の接着性試験を行い、投入後240hまで行った。接着性の指標となるピール強度(N/m)の測定には、レオメータNRM−3002D−H(不動工業株式会社製、商品名)を用い、電解銅箔を基板に対して角度を90度に常に維持し、基板と垂直方向に50mm/minの速度で引き剥がした。ピール強度の値が300N/m以上の値を示した場合を○、300N/m未満の値を示した場合を×とした。結果を表2に示した。
(銅表面平滑度評価試験)
実施例25〜48及び比較例4〜6に記載された銅表面平滑度評価用基板を用いて、銅表面平滑度評価試験を行った。Rzが1nm以上かつ1000nm以下のものを○、Rzが1nm未満または1000nmを超えるものを△とした。結果を表2に併記し示した。
(電食試験)
実施例49〜72及び比較例7〜9に記載された電食試験用基板を用いて、放置後のL/S=5/5μmおよびL/S=10/10μm配線間の絶縁抵抗値を測定し、1.0×10Ω未満の値をNGとした。結果を表3、表4に示した。ただし、比較例7については、配線精度を維持することができず、試験基板を作製することができなかった。
Figure 2006316300
Figure 2006316300
Figure 2006316300
Figure 2006316300
実施例1から72に示したように、本発明の場合、銅表面と絶縁層との150℃・240h放置後の接着強度(ピール強度)は、300N/m以上あり良好であった。また、作製した半導体パッケージの信頼性も極めて良好であった。その他、電食試験によるL/S=5/5μmおよびL/S=10/10μmの配線間絶縁信頼性においても極めて良好であった。これに対し、従来技術では、比較例1から9に示したように、平滑性、接着性、半導体パッケージの信頼性、配線間絶縁信頼性の全てを満足することはできなかった。したがって本発明により、銅表面と絶縁層との接着強度が良好で、配線間絶縁信頼性に優れた配線板及び半導体チップ搭載基板、さらに耐リフロー性、温度サイクル性に優れた半導体パッケージが製造できる。
本発明の一実施形態が適用される半導体チップ搭載基板の断面図。 (a)〜(g)は本発明の半導体チップ搭載基板の製造方法の一実施形態を示す工程図。 本発明の一実施形態が適用されるフリップチップタイプ半導体パッケージの断面図。 本発明の一実施形態が適用されるワイヤボンドタイプ半導体パッケージの断面図。 本発明のファン−インタイプ半導体チップ搭載基板の平面図。 本発明のファン−アウトタイプ半導体チップ搭載基板の平面図。 本発明の半導体チップ搭載基板のフレーム形状を表す平面図。 本発明の一実施形態が適用される半導体チップ搭載基板の断面図。 (a’)〜(c’)は本発明の電食試験用評価基板製造方法の一実施形態を示す工程図。 本発明の一実施形態が適用される電食試験用評価基板の平面図。 本発明の一実施形態が適用される電食試験用評価基板の平面図。
符号の説明
11.位置決めマーク(位置合わせ用ガイド穴)
13.半導体パッケージ領域
14.ダイボンドフィルム接着領域(フリップチップタイプ)
15.半導体チップ搭載領域(フリップチップタイプ)
16.半導体チップ接続端子
17.ダイボンドフィルム接着領域(ワイヤボンドタイプ)
18.半導体チップ搭載領域(ワイヤボンドタイプ)
19.外部接続端子
20.展開配線
21.ダミーパターン
22.半導体チップ搭載基板
23.ブロック
24.補強パターン
25.切断位置合わせマーク
100.コア基板
101.第1の層間接続端子
102.第1の層間接続用IVH(バイアホール)
103.第2の層間接続端子
104.層間絶縁層(ビルドアップ層)
105.第3の層間接続用IVH(バイアホール)
106.配線
106a.第1の配線
106b.第2の配線
106c.第3の配線
107.外部接続端子
108.第2の層間接続用IVH(バイアホール)
109.絶縁被覆(ソルダーレジスト)
111.半導体チップ
112.接続バンプ
113.アンダーフィル材
114.はんだボール
115.金ワイヤ
116.半導体用封止樹脂
117.ダイボンドフィルム



Claims (16)

  1. 銅表面を酸化処理する工程、その後、シリカガラスまたは一般式(1)で表されるラダー構造を含む化合物を少なくとも一種以上含み、かつアルカリ金属イオンの濃度が200mg/L以下の液で処理する工程を有することを特徴とする銅の表面処理方法。
    Figure 2006316300

    (式中、Rはそれぞれが単独に、水素原子、反応性基、親水性基または疎水性基から選択されたもの)
  2. 銅表面に銅、スズ、クロム、ニッケル、亜鉛、アルミニウム、コバルト、金、白金、銀、パラジウムから選択される金属を一種以上含む金属層を形成する工程、その後、シリカガラスまたは一般式(1)で表されるラダー構造を含む化合物を少なくとも一種以上含み、かつアルカリ金属イオンの濃度が200mg/L以下の液で処理する工程を有することを特徴とする銅の表面処理方法。
    Figure 2006316300

    (式中、Rはそれぞれが単独に、水素原子、反応性基、親水性基または疎水性基から選択されたもの)
  3. 前記のシリカガラスまたは一般式(1)で表されるラダー構造を含む化合物を少なくとも一種以上含み、かつアルカリ金属イオンの濃度が200mg/L以下の液で処理する工程の後、カップリング処理、腐食抑制処理の少なくとも1つ以上を行う工程を有することを特徴とする請求項1または2に記載の銅の表面処理方法。
  4. 前記金属層を形成する工程の後、前記金属表面を酸化処理する工程を有することを特徴とする請求項2または3に記載の銅の表面処理方法。
  5. 前記銅表面を酸化処理する工程は、ドライ処理、ウェット処理またはそれらを組み合わせた処理による工程であることを特徴とする請求項1または3に記載の銅の表面処理方法。
  6. 前記金属表面を酸化処理する工程はドライ処理、ウェット処理またはそれらを組み合わせた処理による工程であることを特徴とする請求項4に記載の銅の表面処理方法。
  7. 前記銅の表面処理後の表面粗さは、Rzで1nm以上かつ1000nm以下であることを特徴とする請求項1〜6いずれかに記載の銅の表面処理方法。
  8. 前記のシリカガラスまたは一般式(1)で表されるラダー構造を含む化合物を少なくとも一種以上含み、かつアルカリ金属イオンの濃度が200mg/L以下の液は、ケイ酸エステル、ポリシラザンまたは双官能シラン化合物を少なくとも一種以上含むことを特徴とする請求項1〜7いずれかに記載の銅の表面処理方法。
  9. 銅表面に、前記銅の酸化皮膜が形成され、その上に、シリカガラスまたは一般式(1)で表されるラダー構造を含む化合物を少なくとも一種以上含み、かつアルカリ金属イオンの濃度が200mg/L以下の液によってSi−O−Si結合の皮膜が形成されたことを特徴とする銅表面。
    Figure 2006316300

    (式中、Rはそれぞれが単独に、水素原子、反応性基、親水性基または疎水性基から選択されたもの)
  10. 銅表面に、銅、スズ、クロム、ニッケル、亜鉛、アルミニウム、コバルト、金、白金、銀、パラジウムから選択される金属を一種以上含む金属層が形成され、その上に、シリカガラスまたは一般式(1)で表されるラダー構造を含む化合物を少なくとも一種以上含み、かつアルカリ金属イオンの濃度が200mg/L以下の液によってSi−O−Si結合の皮膜が形成されたことを特徴とする銅表面。
    Figure 2006316300

    (式中、Rはそれぞれが単独に、水素原子、反応性基、親水性基または疎水性基から選択されたもの)
  11. 前記Si−O−Si結合の皮膜の上に、カップリング処理、腐食抑制処理の少なくとも1つ以上を行うことによる皮膜が形成されたことを特徴とする請求項9または10に記載の銅表面。
  12. 前記金属層の表面に、前記金属の酸化皮膜が形成されたことを特徴とする請求項10または11に記載の銅表面。
  13. 前記銅の酸化皮膜はドライ処理、ウェット処理またはそれらを組み合わせた処理によって形成されたことを特徴とする請求項9または11に記載の銅表面。
  14. 前記金属の酸化皮膜はドライ処理、ウェット処理またはそれらを組み合わせた処理によって形成されたことを特徴とする請求項12に記載の銅表面。
  15. 前記銅表面の表面粗さは、Rzで1nm以上かつ1000nm以下であることを特徴とする請求項9〜14いずれかに記載の銅表面。
  16. 前記Si−O−Si結合の皮膜は、ケイ酸エステル、ポリシラザンまたは双官能シラン化合物を少なくとも一種以上含む液によって形成されたことを特徴とする請求項9〜15いずれかに記載の銅表面。


JP2005138403A 2005-05-11 2005-05-11 銅の表面処理方法及び銅表面 Pending JP2006316300A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005138403A JP2006316300A (ja) 2005-05-11 2005-05-11 銅の表面処理方法及び銅表面

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005138403A JP2006316300A (ja) 2005-05-11 2005-05-11 銅の表面処理方法及び銅表面

Publications (1)

Publication Number Publication Date
JP2006316300A true JP2006316300A (ja) 2006-11-24

Family

ID=37537229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005138403A Pending JP2006316300A (ja) 2005-05-11 2005-05-11 銅の表面処理方法及び銅表面

Country Status (1)

Country Link
JP (1) JP2006316300A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009119855A (ja) * 2007-10-22 2009-06-04 Hitachi Chem Co Ltd 接着層付き導体箔、導体張積層板、印刷配線板及び多層配線板
JP2013206922A (ja) * 2012-03-27 2013-10-07 Sekisui Chem Co Ltd 積層体の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04363095A (ja) * 1989-12-05 1992-12-15 E I Du Pont De Nemours & Co 多層印刷回路板
JPH04364091A (ja) * 1991-06-11 1992-12-16 Denki Kagaku Kogyo Kk 回路基板
JPH06177536A (ja) * 1992-12-09 1994-06-24 Japan Energy Corp 金属表面処理剤
JPH06177535A (ja) * 1992-12-09 1994-06-24 Japan Energy Corp 金属表面処理剤
JPH07212039A (ja) * 1994-01-14 1995-08-11 Matsushita Electric Works Ltd 回路板の処理方法
JPH10317159A (ja) * 1997-05-22 1998-12-02 Japan Energy Corp 印刷回路用銅箔
JPH1187401A (ja) * 1997-09-05 1999-03-30 Haruki Yokono 半導体装置
JP2002069661A (ja) * 2000-08-30 2002-03-08 Nikko Materials Co Ltd 銅の表面処理方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04363095A (ja) * 1989-12-05 1992-12-15 E I Du Pont De Nemours & Co 多層印刷回路板
JPH04364091A (ja) * 1991-06-11 1992-12-16 Denki Kagaku Kogyo Kk 回路基板
JPH06177536A (ja) * 1992-12-09 1994-06-24 Japan Energy Corp 金属表面処理剤
JPH06177535A (ja) * 1992-12-09 1994-06-24 Japan Energy Corp 金属表面処理剤
JPH07212039A (ja) * 1994-01-14 1995-08-11 Matsushita Electric Works Ltd 回路板の処理方法
JPH10317159A (ja) * 1997-05-22 1998-12-02 Japan Energy Corp 印刷回路用銅箔
JPH1187401A (ja) * 1997-09-05 1999-03-30 Haruki Yokono 半導体装置
JP2002069661A (ja) * 2000-08-30 2002-03-08 Nikko Materials Co Ltd 銅の表面処理方法
JP3505135B2 (ja) * 2000-08-30 2004-03-08 株式会社日鉱マテリアルズ 銅の表面処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009119855A (ja) * 2007-10-22 2009-06-04 Hitachi Chem Co Ltd 接着層付き導体箔、導体張積層板、印刷配線板及び多層配線板
JP2013206922A (ja) * 2012-03-27 2013-10-07 Sekisui Chem Co Ltd 積層体の製造方法

Similar Documents

Publication Publication Date Title
JP5286893B2 (ja) 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
JP4872368B2 (ja) 銅表面の前処理方法及びこの方法を用いた配線基板
JP4033237B2 (ja) 銅の表面処理方法及び銅
JP4747770B2 (ja) プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法
JP2006249519A (ja) 銅の表面処理方法及び銅
JP6201622B2 (ja) 接続端子及びそれを用いた半導体チップ搭載用基板
JP5105137B2 (ja) 銅箔を有する基板の製造方法及び銅箔を有する基板
JP2009155668A (ja) 無電解パラジウムめっき反応開始促進前処理液、この前処理液を用いた無電解めっき方法、無電解めっき方法で形成された接続端子並びにこの接続端子を用いた半導体パッケージ及びその製造方法
JP4774844B2 (ja) 銅の表面処理方法及び銅
JP5109399B2 (ja) 銅の表面処理方法
JP4605446B2 (ja) 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2008248269A (ja) 銅表面の処理方法およびこの方法を用いた配線基板
JP2005086071A (ja) 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2007107080A (ja) 銅の表面処理方法及び銅表面
JP2007262579A (ja) 銅の表面処理方法及び銅
JP5109400B2 (ja) 銅表面処理液セット、これを用いた銅の表面処理方法、銅、配線基板および半導体パッケージ
JP2006316300A (ja) 銅の表面処理方法及び銅表面
JP2007142376A (ja) 半導体チップ搭載用基板、これを用いた半導体パッケージ
JP2006344920A (ja) プリント配線基板、半導体チップ搭載基板、半導体パッケージ、プリント配線基板の製造方法、及び半導体チップ搭載基板の製造方法
JP5194748B2 (ja) 銅表面の処理方法、銅および配線基板
JP2010090402A (ja) めっき析出物
JP5105162B2 (ja) 銅表面の処理方法
JP2007134692A (ja) 半導体チップ搭載用基板、これを用いた半導体パッケージ
JP2009197304A (ja) 銅表面の処理方法および処理した銅並びに配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110506

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111013