JP2008248269A - 銅表面の処理方法およびこの方法を用いた配線基板 - Google Patents
銅表面の処理方法およびこの方法を用いた配線基板 Download PDFInfo
- Publication number
- JP2008248269A JP2008248269A JP2007087615A JP2007087615A JP2008248269A JP 2008248269 A JP2008248269 A JP 2008248269A JP 2007087615 A JP2007087615 A JP 2007087615A JP 2007087615 A JP2007087615 A JP 2007087615A JP 2008248269 A JP2008248269 A JP 2008248269A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- treatment
- wiring
- plating
- surface treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Other Surface Treatments For Metallic Materials (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Chemically Coating (AREA)
Abstract
【解決手段】銅表面の処理方法において、銅表面に貴金属を離散的に形成する工程、前記銅表面を、酸化剤を含むアルカリ性溶液で酸化処理して酸化銅を形成する工程、前記酸化銅を、還元剤を含むアルカリ溶液で還元処理して金属銅を形成する工程、前記金属銅の表面にニッケル、コバルト、ニッケルとコバルトの合金、ニッケルおよびコバルトの2層から選択される無電解めっき皮膜を形成する工程を有する銅表面の処理方法。
【選択図】図1
Description
つまり、特許文献1に示されるように銅表面にミクロンオーダーの粗化形状を付与して、銅表面を無光沢化し、更にアンカー効果によって、銅表面とレジストまたは銅表面と絶縁樹脂との接着力を得る方法である。例えば、無機酸および銅の酸化剤からなる主剤と、少なくとも一種のアゾール類および少なくとも一種のエッチング抑制剤からなる助剤とを含む水溶液を用いて銅表面に高さが2.0〜3.0μmの粗化形状を付与する方法がある。
(1) 銅表面の処理方法において、銅表面に貴金属を離散的に形成する工程、前記銅表面を、酸化剤を含むアルカリ性溶液で酸化処理して酸化銅を形成する工程、前記酸化銅を、還元剤を含むアルカリ溶液で還元処理して金属銅を形成する工程、前記金属銅の表面にニッケル、コバルト、ニッケルとコバルトの合金、ニッケルおよびコバルトの2層から選択される無電解めっき皮膜を形成する工程を有する銅表面の処理方法。
(2) 前記無電解めっき皮膜を形成する工程が、金属塩として水溶性ニッケルあるいは水溶性コバルト塩、錯化剤、pH調整剤をそれぞれ含有し、還元剤として次亜リン酸塩を含有する無電解めっき液で処理する工程である(1)に記載の銅表面の処理方法。
(3) 前記無電解めっき皮膜を形成する工程が、10℃以上かつ60℃以下の温度で処理する工程である、(1)または(2)に記載の銅表面の処理方法。
(4) 前記無電解のニッケル、コバルト、ニッケルとコバルトの合金、ニッケルおよびコバルトの2層から選択される無電解めっき皮膜の合計の形成量が、7.0×10−7g/cm2以上かつ7.0×10−5g/cm2以下である、(1)〜(3)のいずれかに記載の銅表面の処理方法。
(5) 前記貴金属の形成量が、0.001μmol/dm2以上かつ5μmol/dm2以下である、(1)〜(4)のいずれかに記載の銅表面の処理方法。
(6) 前記酸化剤が、塩素酸塩、亜塩素酸塩、次亜塩素酸塩、過塩素酸塩、ペルオキソ二硫酸塩からなる群から選択される1種以上である、(1)〜(5)のいずれかに記載の銅表面の処理方法。
(7) 前記還元剤が、ジメチルアミンボランおよびアミンボラン化合物、水素化ホウ素塩を含む化合物、ホルムアルデヒドおよびその化合物から選択される1種以上である、(1)〜(6)のいずれかに記載の銅表面の処理方法。
(8) 無電解めっき皮膜形成後の前記銅表面の粗さが、Rzで1nm以上かつ1000nm以下である、(1)〜(7)のいずれかに記載の銅表面の処理方法。
(9) 配線基板の配線の銅表面が、(1)〜(7)のいずれかに記載の銅表面の処理方法により処理されてなる、配線基板。
銅表面に貴金属を離散的に形成し、その後、銅表面を、酸化剤を含むアルカリ性溶液で酸化処理することで、銅表面に緻密且つ均一な酸化銅の結晶による微細凹凸を形成することができる。また、上記酸化処理後に還元処理を行うことで、緻密且つ均一な金属銅の結晶による微細凹凸を形成できる。更に上記還元処理後にニッケルめっきあるいはコバルトめっきあるいはニッケルとコバルトの合金めっき、ニッケルとコバルトの2層めっき等の無電解めっき処理を行うことで、緻密且つ均一で、金属銅の結晶の酸化防止の効果を高めた微細凹凸を形成できる。
貴金属を離散的に銅表面に形成する方法としては、特に限定されないが、無電解めっき、電気めっき、置換めっき、スパッタリング、蒸着等により、下地の銅表面を完全に覆うことなく、銅表面に均一に分散するように形成することが好ましい。より好ましくは、置換めっきにより離散的に銅表面に形成する方法である。置換めっきは、銅と貴金属とのイオン化傾向の違いを利用するものであり、これによれば貴金属を容易かつ安価に銅表面に離散的に形成することができる。貴金属としては、特に限定されないが、金、銀、白金、パラジウム、ロジウム、レニウム、ルテニウム、オスミウム、イリジウムからなる群から選択される金属、またはこれらの金属を含む合金を用いることが好ましく、特にパラジウムが好ましい。パラジウムが好ましい理由は、置換めっきの際、銅表面にパラジウムを離散的に0.001μmol/dm2以上かつ5μmol/dm2以下形成することが容易にできるためである。
本発明では、上記のようにして貴金属を離散的に銅表面に形成した後、当該銅表面を、酸化剤を含むアルカリ性溶液にて酸化処理する。
上記酸化処理により銅表面に形成された酸化銅の結晶による微細凹凸は、還元処理により金属銅の微細凹凸にすることが好ましい。この還元処理では、pH9.0から13.5に調整したアルカリ性溶液中に、ホルムアルデヒド、パラホルムアルデヒド、パラホルムアルデヒド、芳香族アルデヒド化合物などを添加した水溶液、次亜リン酸や次亜リン酸塩などを添加した水溶液、ジメチルアミンボランやそれを含む化合物などを添加した水溶液、水素化ホウ素塩やそれを含む化合物などを添加した水溶液等を使用することが好ましい。より具体的には、例えば、HIST−100(日立化成工業株式会社製、商品名、HIST−100BおよびHIST−100Dを含む)などを上記還元処理用の溶液として用いることがより好ましい。また、ここに示すアルカリ性溶液としては、特に限定されないが、例えば、アルカリ金属またはアルカリ土類金属などを含むアルカリ性溶液であることが好ましい。さらに詳細に説明すると、例えば、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム等のアルカリ金属化合物やアルカリ土類金属化合物を水あるいはイオン交換樹脂により処理した水などの溶媒に添加したものがより好ましい。
上記還元処理により銅表面に形成された金属銅の結晶による凹凸は、その後防錆効果のある無電解めっき処理により、金属銅表面に薄いめっき皮膜を形成することで、金属銅の結晶の酸化防止の効果を高くすることができる。この無電解めっき処理では、ニッケルめっき、コバルトめっき、ニッケルとコバルトの合金めっき、ニッケルおよびコバルトの2層めっき等の無電解めっき処理によって皮膜を形成することができる。特に無電解ニッケルめっきが好ましく、還元剤として次亜リン酸塩を用いた無電解ニッケル−リンめっきがより好ましい。無電解めっき処理液としては、金属塩として水溶性ニッケルあるいは水溶性コバルト塩、錯化剤、pH調整剤をそれぞれ含有し、還元剤として次亜リン酸塩を含有する水溶液等を使用することが好ましい。更には、必要に応じて、無電解めっき処理液の安定剤として、Pb、Bi、Ti等の金属等、チオ尿素、チオ硫酸塩、硫化水素等のイオウ化合物等を添加することがより好ましい。また、無電解めっき皮膜の付きまわり性向上のために界面活性剤等を添加することも好ましい。
上記無電解めっき処理後、銅表面と絶縁層(ビルドアップ層等)との接着強度を更に向上させるために、カップリング処理を行ってもよい。カップリング処理に使用するカップリング剤としては、例えば、シラン系カップリング剤、アルミニウム系カップリング剤、チタン系カップリング剤、ジルコニウム系カップリング剤が挙げられ、これらは1種もしくは2種以上を併用してもよい。中でもシラン系カップリング剤が好ましく、シラン系カップリング剤としては、例えば、エポキシ基、アミノ基、メルカプト基、イミダゾール基、ビニル基、またはメタクリル基等の官能基を分子中に有するものであることが好ましい。また、上記カップリング剤は、これを含む溶液として使用することができ、当該カップリング剤溶液の調整に使用される溶媒は、特に限定されないが、水、アルコール、ケトン類等を用いることが可能である。また、カップリング剤の加水分解を促進させるために、少量の酢酸や塩酸等の酸を添加することもできる。また、カップリング剤の含有量は、カップリング剤溶液全体に対して、0.01質量%〜5質量%であることが好ましく、0.1質量%〜1.0質量%であることがさらに好ましい。カップリング剤による処理は、上記のように調整したカップリング剤溶液に処理対象となる銅を浸漬する、カップリング剤溶液を銅に対しスプレー噴霧もしくは塗布する等の方法により行うことができる。また、上記シラン系カップリング剤で処理した銅は、自然乾燥、加熱乾燥、または真空乾燥により乾燥するが、使用するカップリング剤の種類によっては、乾燥前に水洗または超音波洗浄を行うことも可能である。
上記無電解めっき処理後、銅の腐食を更に抑制するために腐食抑制処理を行うことが好ましい。腐食抑制処理に使用する腐食抑制剤としては、特に限定されないが、例えば、硫黄含有有機化合物または窒素含有有機化合物を少なくとも1種以上含むものが好ましく、メルカプト基、スルフィド基、又はジスルフィド基のような硫黄原子含有有機化合物、または分子内に−N=またはN=Nまたは−NH2を含む窒素含有有機化合物を少なくとも1種以上含むものがより好ましい。
本発明の配線基板は、本発明の銅の表面処理方法を適用してなる配線を有するものである。以下、本発明の配線基板の一実施形態として、半導体チップ搭載用基板を例に挙げ、その一般的な構造、本発明の銅の表面処理方法を適用して半導体チップ搭載用基板を製造する方法、および当該基板を用いた半導体パッケージについて、図面を用いて説明するが、本発明はこれら記載に限定されるものではない。
図1に、本発明の半導体チップ搭載用基板の一実施形態の断面模式図を示す。ここでは、ビルドアップ層(層間絶縁層)を片面に2層形成した実施形態で説明するが、ビルドアップ層は必要に応じて両面に形成しても良い(図8参照)。
コア基板の材質は、一定以上の強度と絶縁性を有するものであれば、特に限定されないが、有機基材、セラミック基材、シリコン基材、ガラス基材などを使用することが好ましい。熱膨張係数や絶縁性を考慮すると、セラミック基材やガラス基材を用いることが好ましい。ガラス基材としては、非感光性ガラス基材や感光性ガラス基材を用いることができ、非感光性ガラス基材としては、例えば、ソーダ石灰ガラス(成分例:SiO2 65〜75wt%、Al2O3 0.5〜4wt%、CaO 5〜15wt%、MgO 0.5〜4wt%、Na2O 10〜20wt%)、ホウ珪酸ガラス(成分例:SiO2 65〜80wt%、B2O3 5〜25wt%、Al2O3 1〜5wt%、CaO 5〜8wt%、MgO 0.5〜2wt%、Na2O 6〜14wt%、K2O 1〜6wt%)等が好ましい。また、感光性ガラスとしては、例えば、Li2O−SiO2系結晶化ガラスに感光剤として金イオン及び銀イオンを含むものが好ましい。
層間絶縁層(ビルドアップ層)104は、絶縁材料からなる層であればよく、その材質は特に限定されない。絶縁材料としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が好ましく、熱硬化性の有機絶縁材料を主成分とするものがより好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、ポリベンゾイミダゾール樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコン樹脂、シクロペンタジエンから合成した樹脂、トリス(2−ヒドロキシエチル)イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、3量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることが好ましい。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が好ましい。また、上記絶縁材料には充填材を添加することが好ましい。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。
上記コア基板100の熱膨張係数は、特に限定されないが、半導体チップの熱膨張係数と近似していて、かつビルドアップ層の熱膨張係数と近似していることが好ましく、半導体チップ、コア基板、ビルドアップ層の各々の熱膨張係数をα1、α2、α3(ppm/℃)としたとき、α1≦α2≦α3であることがより好ましい。
ビルドアップ層のヤング率は、1〜5GPaであるのが熱ストレスに対する応力緩和の点で好ましい。ビルドアップ層のヤング率と熱膨張係数は、充填材の添加量で制御することができ、好ましくは、ビルドアップ層の熱膨張係数が10〜40ppm/℃、ヤング率が1〜5GPaとなるように調整する。
配線の配置は、特に限定されないが、図5や図6(内層配線、層間接続端子等は省略)に示すように、少なくとも半導体チップが搭載される側には、半導体チップ接続端子16(ワイヤボンド端子等)を配置し、その反対面には、マザーボードと電気的に接続される外部接続端子(はんだボール等が搭載される箇所)及びそれらを繋ぐ展開配線、層間接続端子等を配置する。なお、図5は、半導体チップ接続端子16より内側に外部接続端子19を形成したファン−インタイプの半導体チップ搭載用基板であり、図6は、半導体チップ接続端子16の外側に外部接続端子19を形成したファン−アウトタイプの半導体チップ搭載用基板であるが、これらを組み合わせたファン−インアウトタイプでもよい。また、図5および図6において、13は半導体パッケージ領域、14はダイボンドフィルム接着領域(フリップチップタイプ)、15は半導体チップ搭載領域(フリップチップタイプ)、17はダイボンドフィルム接着領域(ワイヤボンドタイプ)、18は半導体チップ搭載領域(ワイヤボンドタイプ)、20は展開配線を示す。
半導体チップ搭載用基板の形状は、特に問わないが、図7に示すようなフレーム形状であることが好ましい。半導体チップ搭載用基板の形状をフレーム形状とすることで、半導体パッケージの組立てを効率よく行うことができる。以下、フレーム形状の半導体チップ搭載用基板の好ましい形態について図7を用いて詳細に説明する。
以下、信頼性の高い半導体パッケージを得る上で好ましい半導体チップ搭載用基板の製造方法の一実施形態を、図2(a)〜(g)の断面模式図を参照しながら工程ごとに説明する。ただし、製造工程の順番は、本発明の目的を逸脱しない範囲では、特に限定しない。
(工程a)は、図2(a)に示すように、コア基板100上に第1の配線106aを作製する工程である。配線の形成方法としては、例えば、サブトラクティブ法、アディティブ法、セミアディティブ法などを挙げることができ、目的に合わせて選択することが好ましい。なお、第1の配線106aは、第1の層間接続端子101及び半導体チップ接続端子(半導体チップと電気的に接続される部分)を含んでいるため、微細配線の形成に有利なセミアディティブ法を用いることが好ましい。
上記サブトラクティブ法は、コア基板表面またはビルドアップ層上に銅層を形成し、銅層上の配線となる箇所にエッチングレジストを形成し、エッチングレジストから露出した銅箔をエッチングにより除去し、配線を形成する方法である。この銅層は、例えば、スパッタリング、蒸着、めっき等により薄膜銅を形成した後、所望の厚みになるまで電気銅めっきを行う方法や銅箔を貼り付ける方法などにより形成することができる。また、エッチングレジストのパターンは、例えば、レジストインクをシルクスクリーン印刷したり、エッチングレジスト用ネガ型感光性ドライフィルムを銅箔の上にラミネートして、その上に配線形状に光を透過するフォトマスクを重ね、紫外線で露光し、露光しなかった箇所を現像液で除去したりすることで形成することができる。また、エッチング時に用いるエッチング液としては、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液など、通常の配線板に用いる化学エッチング液を用いることができる。また、エッチングレジストは、通常の配線板に用いることのできるエッチングレジスト材料を使用することが好ましい。
上記アディティブ法は、コア基板またはビルドアップ層上の必要な箇所にのみ、めっきを行うことで配線を形成する方法である。より具体的には、例えば、コア基板上に無電解めっき用触媒を付着させた後、めっきが行われない表面部分にめっきレジストを形成して、無電解銅めっき液に浸漬し、めっきレジストに覆われていない箇所にのみ、無電解めっきを行い、配線形成する。
上記セミアディティブ法は、コア基板表面またはビルドアップ層上に、薄い銅層(シード層)を形成し、その後、電解銅めっきで必要な配線を形成した後、不要な薄い銅層をエッチングで除去する方法であり、L/S=35μm/35μm以下の微細な配線を形成するプロセスとしては最適である。より具体的には、例えば、コア基板表面に、蒸着、めっき、スパッタリングまたは銅箔を貼り合わせるなどの方法によりシード層(薄膜銅)を形成した後、当該シード層上にめっきレジストを形成し、電解銅めっきで必要な配線を形成し、めっきレジストを除去した後、不要な薄い銅層をエッチング方法により除去し、配線形成する。
(工程b)
(工程b)は、図2(b)に示したように、前記第1の層間接続端子101と、後述する第2の配線とを接続するための第1の層間接続用IVH102(バイアホール)を形成する工程である。
(工程c)
(工程c)は、図2(c)に示すように、コア基板100の、第1の配線106aが形成された面の反対面に第2の配線106bを形成する工程である。第2の配線106bは、上記(工程a)における第1の配線と同様にして形成することができる。なお、第2の配線106bは第2の層間接続端子103を含んでおり、微細配線の形成方法としてはセミアディティブ法を用いることが好ましい。
(工程d)は、図2(d)に示すように前記第2の配線106bを形成した面にビルドアップ層(層間絶縁層)104を形成する工程である。ここでは、まず、第2の配線106b表面を、脱脂処理を行い、塩酸あるいは硫酸洗浄を行うことが好ましい。次に、貴金属を、離散的に銅配線表面(第2の配線106b上)に形成し、酸化剤を含むアルカリ性溶液に浸漬することにより酸化処理を行い、その後、還元処理を行う。その後、ニッケルめっき、コバルトめっき、ニッケルとコバルトの合金めっき、ニッケルおよびコバルトの2層めっき等の無電解めっき処理を行い、銅配線表面の粗さRzが1nm以上かつ1,000nm以下となるようにすることが好ましい。
(工程e)
(工程e)は、図2(e)に示したように、前記ビルドアップ層104に第2の層間接続用のIVH(バイアホール)108を形成する工程であり、その形成手段としては、上記(工程b)における第1の層間接続用IVH102と同様に行うことが好ましい。
(工程f)
(工程f)は、図2(f)に示したように、前記第2のIVH108が形成されたビルドアップ層上に、第3の配線106cを形成する工程である。第3の配線106cは、上記(工程a)における第1の配線106aと同様にして形成することができる。
(工程g)は、図2(g)に示すように、外部接続端子以外の配線等を保護するための絶縁被覆109を形成する工程である。絶縁被覆材としては、熱硬化型や紫外線硬化型のソルダーレジストを用いることができるが、レジスト形状を精度良く仕上げることができる紫外線硬化型のものが好ましい。絶縁被覆パターン形成は、ワニス状の材料であれば印刷で行うことも可能であるが、より精度を確保するためには、感光性のソルダーレジスト、カバーレイフィルム、フィルム状レジストを用いることが好ましい。材質としては、エポキシ系、ポリイミド系、エポキシアクリレート系、フルオレン系の材料を用いることができる。なお、このような絶縁被覆は硬化時の収縮があるため、片面だけに形成すると基板に大きな反りを生じやすい。そこで、必要に応じて半導体チップ搭載用基板の両面に絶縁被覆を形成することもできる。さらに、反りは絶縁被覆の厚みによって変化するため、両面に絶縁被覆を形成する場合には、それぞれの厚みを反りが発生しないように調整することがより好ましい。この場合、予備検討を行い、両面の絶縁被覆の厚みを決定することが好ましい。また、薄型の半導体パッケージを得るためには、絶縁被覆の厚みが50μm以下であることが好ましく、30μm以下がより好ましい。
本発明の半導体パッケージは、本発明の配線基板(半導体チップ搭載用基板)に半導体チップを搭載してなるものである。図3に、本発明の半導体パッケージの一実施形態(フリップチップタイプ半導体パッケージ)の断面模式図を示す。この半導体パッケージは、図2(g)の半導体チップ搭載用基板の所定位置に半導体チップ111が搭載され、外部接続端子107に、マザーボードとの電気的な接続を行うためのはんだボール114が形成されているもので、半導体チップと半導体チップ接続端子は接続バンプ112によりフリップチップ接続されている。また、半導体チップと半導体チップ搭載用基板の間はアンダーフィル材113で封止されている。アンダーフィル材の熱膨張係数は、半導体チップ及びコア基板100の熱膨張係数と近似していることが好ましいがこれに限定したものではない。さらに好ましくは(半導体チップの熱膨張係数)≦(アンダーフィル材の熱膨張係数)≦(コア基板の熱膨張係数)である。また、半導体チップの搭載には、異方導電性フィルム(ACF)や導電性粒子を含まない接着フィルム(NCF)を用いて行うこともでき、この場合、アンダーフィル材で封止する必要がなく、好ましい。さらに、半導体チップを搭載する際に超音波を併用すれば、電気的な接続が低温でしかも短時間で行うことができる。また、上記はんだボールは、共晶はんだやPbフリーはんだを用いることができる。上記はんだボールを外部接続端子107に固着する方法としては、例えば、N2リフロー装置などを用いることができるが、これに限定されない。
(実施例1)
本発明の銅表面の処理を適用して作製した半導体パッケージの信頼性を評価するために、以下のようにして半導体パッケージサンプルを作製した。
(工程a)
コア基板100として0.4mm厚のソーダガラス基板(熱膨張係数11ppm/℃)を用意し、片面にスパッタリングにより200nmの銅薄膜を形成した後、電気銅めっきで10μmの厚さまでめっきを行った。なおスパッタリングは、日本真空技術株式会社製装置型番MLH−6315を用いて、以下に示した条件1で行った。
条件1
電流:3.5A
電圧:500V
アルゴン流量:35SCCM(0.059Pa・m3/s)
圧力:5×10−3Torr(6.6×10−1Pa)
成膜速度:5nm/秒
その後、第1の配線106aとなる部分にエッチングレジストを形成し、塩化第二鉄エッチング液を用いてエッチングし、エッチングレジストを除去することで、第1の配線106a(第1の層間接続端子101及び半導体チップ接続端子を含む)を形成した。
第1の配線106aが形成されたガラス基板の第1の配線106aと反対面から第1の層間接続端子101に到達するまで、レーザで穴径50μmのIVHとなる穴を形成した。レーザにはYAGレーザLAVIA−UV2000(住友重機械工業株式会社製、商品名)を使用し、周波数4kHz、ショット数50、マスク径0.4mmの条件でIVHとなる穴の形成を行った。ついで、穴内のデスミア処理を行った。その後、当該穴に導電性ペーストMP−200V(日立化成工業株式会社製、商品名)を充填して、160℃30分で硬化し、ガラス基板上の第1の層間接続端子101と電気的に接続し、第1の層間接続用IVH102(バイアホール)を形成した。
(工程c)
(工程b)で形成された第1の層間接続用IVH102(第1のバイアホール)と電気的に接続するために、ガラス基板の、第1の配線106aと反対側の面にスパッタリングにより200nmの銅薄膜を形成した後、電気銅めっきで10μmの厚さまでめっきを行った。スパッタリングは、(工程a)と同様に行った。
その後、(工程a)と同様に第2の配線106bの形状にエッチングレジストを形成し、塩化第二鉄エッチング液を用いてエッチングして、エッチングレジストを除去することで、第2の配線106b(第2の層間接続端子103を含む)を形成した。
(工程d−1)
(工程c)で形成した第2の配線106b側の配線表面を、200ml/Lに調整した酸性脱脂液Z−200(ワールドメタル社製、商品名)に、液温50℃で2分間浸漬した後、液温50℃の水に2分間浸漬することにより湯洗し、さらに1分間水洗した。次いで、3.6Nの硫酸水溶液に1分間浸漬し、1分間水洗した。
(工程d−2)
上記前処理工程を経た第2の配線106bを、置換パラジウムめっき液SA−100(日立化成工業株式会社、製品名)に30℃で3分間浸漬して、銅よりも貴な金属であるパラジウムめっきを1.0μmol/dm2施し、1分間水洗した後、さらに、リン酸三ナトリウム10g/Lおよび水酸化カリウム25g/Lを含むアルカリ性溶液に亜塩素酸ナトリウム15g/L添加した酸化処理液に50℃で3分間浸漬することで、第2の配線106b表面に0.07mg/cm2の酸化銅の結晶を形成した。この後、5分間水洗し、還元処理液HIST−100D(日立化成工業株式会社製、商品名)に40℃で3分間浸漬し、第2の配線106b表面に金属銅の結晶を形成した。
上記還元処理を経た第2の配線106bを、硫酸ニッケル・六水和物0.6g/L、クエン酸ナトリウム1.5g/L、ホウ酸3.0g/L、次亜リン酸ナトリウム一水和物5.0g/L、水酸化ナトリウムによりpHを9.0に調整した無電解ニッケル−Pめっき液に35℃の条件で浸漬することで、第2の配線106b表面に2.0×10−6g/cm2のニッケルめっき皮膜を形成した。この後、5分間水洗し、85℃で30分間乾燥させた。
(工程d−4)
次に、第2の配線106b側の面に層間絶縁層(ビルドアップ層)104を次のように形成した。すなわち、ビルドアップ材AS−ZII(日立化成工業株式会社、製品名)を真空ラミネートによって、真空引き時間30秒、加圧40秒、0.5MPaの条件で、第2の配線106b側の面にビルドアップ層をラミネートし、厚み45μmの樹脂層を形成した後、オーブン乾燥機にて180℃で120分間保持することにより熱硬化し、ビルドアップ層104を形成した。
上記(工程d−4)で形成したビルドアップ層104の表面から第2の層間接続用端子103に到達するまで、レーザで穴径50μmのIVHとなる穴を形成した。レーザにはYAGレーザLAVIA−UV2000(住友重機械工業株式会社製、商品名)を使用し、周波数4kHz、ショット数20、マスク径0.4mmの条件でIVHとなる穴の形成を行った。その後、デスミア処理を行った。デスミア処理方法としては、膨潤液サーキュポジットホールプリップ4125(ローム・アンド・ハース電子材料株式会社、製品名)に80℃で3分浸漬後、3分間水洗した。その後、デスミア液サーキュポジットMLBプロモーター213(ローム・アンド・ハース電子材料株式会社、製品名)に80℃で5分浸漬後、3分間水洗した。次いで、還元液サーキュポジットMLB216−4(ローム・アンド・ハース電子材料株式会社、製品名)に40℃で3分浸漬後、3分間水洗し、85℃で30分間乾燥させた。
(工程f)
上記(工程d−4)で形成したビルドアップ層104上に第3の配線106c及び第2のIVH108を形成するために、ビルドアップ層104上にスパッタリングにより、厚さ20nmのNi層(下地金属)を形成し、さらに当該Ni層上に厚さ200nmの薄膜銅層を形成することで、シード層を形成した。スパッタリングは、日本真空技術株式会社製MLH−6315を用いて以下に示した条件2で行った。
条件2
電流:5.0A
電流:350V
電圧アルゴン流量:35SCCM(0.059Pa・m3/s)
圧力:5×10−3Torr(6.6×10−1Pa)
成膜速度:0.3nm/秒
(薄膜銅層)
電流:3.5A
電圧:500V
アルゴン流量:35SCCM(0.059Pa・m3/s)
圧力:5×10−3Torr(6.6×10−1Pa)
成膜速度:5nm/秒
(工程g)
この後、(工程d)〜(工程f)までを再度繰り返し、ビルドアップ層及び外部接続端子107を含む最外層の配線をさらに一層形成した。
前記(工程a)〜(工程g)により作製された半導体チップ搭載用基板の半導体チップ搭載領域に、接続バンプ112が形成された半導体チップ111を、フリップチップボンダを用いて超音波を印加しながら必要な数だけ搭載した。さらに、半導体チップ搭載用基板と半導体チップの隙間に、半導体チップ端部からアンダーフィル材113を注入し、オーブンを用いて80℃で1時間の1次硬化及び150℃で4時間の2次硬化を行った。次に、外部接続端子107に直径0.45mmの鉛・錫共晶はんだボール114をN2リフロー装置を用いて融着した。最後に、幅200μmのブレードを装着したダイサーで半導体チップ搭載用基板を切断し、図3に示す半導体パッケージを作製した。
(工程d−3)において、硫酸コバルト・七水和物0.3g/L、クエン酸ナトリウム6.0g/L、ホウ酸3.0g/L、次亜リン酸ナトリウム一水和物5.0g/L、水酸化ナトリウムによりpHを7.5に調整した無電解コバルト−Pめっき液に40℃の条件で浸漬することで、第2の配線106b表面に2.0×10−6g/cm2のコバルトめっき皮膜を形成した。この後、5分間水洗し、85℃で30分間乾燥する無電解めっき処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載用基板及び半導体パッケージを作製した。
(工程d−3)において、硫酸ニッケル・六水和物0.6g/L、硫酸コバルト・七水和物0.1g/L、クエン酸ナトリウム3.0g/L、ホウ酸3.0g/L、次亜リン酸ナトリウム一水和物5.0g/L、水酸化ナトリウムによりpHを8.0に調整した無電解ニッケル−コバルト−Pめっき液に35℃の条件で浸漬することで、第2の配線106b表面に1.2×10−6g/cm2のニッケルおよび0.8×10−6g/cm2のコバルトの合金めっき皮膜を形成した。この後、5分間水洗し、85℃で30分間乾燥する無電解めっき処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載用基板及び半導体パッケージを作製した。
(工程d−3)において、硫酸ニッケル・六水和物0.6g/L、クエン酸ナトリウム1.5g/L、ホウ酸3.0g/L、次亜リン酸ナトリウム一水和物5.0g/L、水酸化ナトリウムによりpHを9.0に調整した無電解ニッケル−Pめっき液に35℃の条件で浸漬することで、第2の配線106b表面に2.0×10−6g/cm2のニッケルめっき皮膜を形成した。この後、5分間水洗し、硫酸コバルト・七水和物0.3g/L、クエン酸ナトリウム6.0g/L、ホウ酸3.0g/L、次亜リン酸ナトリウム一水和物5.0g/L、水酸化ナトリウムによりpHを7.5に調整した無電解コバルト−Pめっき液に40℃の条件で浸漬することで、第2の配線106b表面に2.0×10−6g/cm2のコバルトめっき皮膜を形成した。この後、5分間水洗し、85℃で30分間乾燥する無電解めっき処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載用基板及び半導体パッケージを作製した。
(工程d−3)において、硫酸コバルト・七水和物0.3g/L、クエン酸ナトリウム6.0g/L、ホウ酸3.0g/L、次亜リン酸ナトリウム一水和物5.0g/L、水酸化ナトリウムによりpHを7.5に調整した無電解コバルト−Pめっき液に40℃の条件で浸漬することで、第2の配線106b表面に2.0×10−6g/cm2のコバルトめっき皮膜を形成した。この後、5分間水洗し、硫酸ニッケル・六水和物0.6g/L、クエン酸ナトリウム1.5g/L、ホウ酸3.0g/L、次亜リン酸ナトリウム一水和物5.0g/L、水酸化ナトリウムによりpHを9.0に調整した無電解ニッケル−Pめっき液に35℃の条件で浸漬することで、第2の配線106b表面に2.0×10−6g/cm2のニッケルめっき皮膜を形成した。この後、5分間水洗し、85℃で30分間乾燥する無電解めっき処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載用基板及び半導体パッケージを作製した。
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっきを行わずに、第2の配線106b表面を酸化処理液に85℃で3分間浸漬し、当該配線表面に0.50mg/cm2の酸化銅の結晶を形成した。その後、(工程d−3)を行わずに、5分間水洗し、85℃で30分間乾燥した以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載用基板及び半導体パッケージを作製した。
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっきを行わずに、第2の配線106b表面を酸化処理液に85℃で3分間浸漬し、当該配線106b表面に0.50mg/cm2の酸化銅の結晶を形成し、さらにこの後、5分間水洗し、還元処理液HIST−100D(日立化成工業株式会社製、商品名)に40℃で3分間浸漬し、さらに10分間水洗を行い、85℃で30分間乾燥する還元処理工程を行った。その後、(工程d−3)を行わずに、5分間水洗し、85℃で30分間乾燥した以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載用基板及び半導体パッケージを作製した。
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっきおよび酸化処理を行わずに、第2の配線106b表面をマイクロエッチング剤であるメックエッチボンドCZ8100(メック株式会社製、商品名)に40℃で1分30秒間浸漬した。その後、(工程d−3)を行わずに、1分間水洗し、85℃で30分間乾燥させた以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載用基板及び半導体パッケージを作製した。
(工程d)の(工程d−1)における前処理を行い、(工程d−2)における凹凸形成処理行った後、(工程d−3)の工程を行わなかった。すなわち、無電解めっき処理を行わなかった。それ以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載用基板及び半導体パッケージを作製した。
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)および(工程d−3)の工程を行わなかった。すなわち、凹凸形成処理および無電解めっき処理を行わなかった。それ以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載用基板及び半導体パッケージを作製した。
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっきを行わずに、第2の配線106b表面を酸化処理液に85℃で3分間浸漬し、当該配線表面に0.50mg/cm2の酸化銅の結晶を形成した。その後、(工程d−3)において、硫酸ニッケル・六水和物12.0g/L、クエン酸ナトリウム60.0g/L、ホウ酸30.0g/L、ジメチルアミンボラン10.0g/L、水酸化ナトリウムによりpHを9.0に調整した無電解ニッケル−Bめっき液に35℃の条件で浸漬することで、第2の配線106b表面に3.0×10−4g/cm2のニッケルめっき皮膜を形成した。この後、5分間水洗し、85℃で30分間乾燥する無電解めっき処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載用基板及び半導体パッケージを作製した。
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっきを行わずに、第2の配線106b表面を酸化処理液に85℃で3分間浸漬し、当該配線表面に0.50mg/cm2の酸化銅の結晶を形成した。この後、5分間水洗し、還元処理液HIST−100D(日立化成工業株式会社製、商品名)に40℃で3分間浸漬し、第2の配線106b表面に金属銅の結晶を形成した。その後、(工程d−3)において、硫酸ニッケル・六水和物12.0g/L、クエン酸ナトリウム60.0g/L、ホウ酸30.0g/L、ジメチルアミンボラン10.0g/L、水酸化ナトリウムによりpHを9.0に調整した無電解ニッケル−Bめっき液に35℃の条件で浸漬することで、第2の配線106b表面に3.0×10−4g/cm2のニッケルめっき皮膜を形成した。この後、5分間水洗し、85℃で30分間乾燥する無電解めっき処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載用基板及び半導体パッケージを作製した。
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっきを行わずに、第2の配線106b表面を酸化処理液に85℃で3分間浸漬し、当該配線表面に0.50mg/cm2の酸化銅の結晶を形成した。その後、(工程d−3)において、硫酸コバルト・七水和物15.0g/L、クエン酸ナトリウム60.0g/L、ホウ酸30.0g/L、ジメチルアミンボラン20.0g/L、水酸化ナトリウムによりpHを10.5に調整した無電解コバルト−Bめっき液に40℃の条件で浸漬することで、第2の配線106b表面に3.0×10−4g/cm2のコバルトめっき皮膜を形成した。この後、5分間水洗し、85℃で30分間乾燥する無電解めっき処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載用基板及び半導体パッケージを作製した。
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっきを行わずに、第2の配線106b表面を酸化処理液に85℃で3分間浸漬し、当該配線表面に0.50mg/cm2の酸化銅の結晶を形成した。この後、5分間水洗し、還元処理液HIST−100D(日立化成工業株式会社製、商品名)に40℃で3分間浸漬し、第2の配線106b表面に金属銅の結晶を形成した。その後、(工程d−3)において、硫酸コバルト・七水和物15.0g/L、クエン酸ナトリウム60.0g/L、ホウ酸30.0g/L、ジメチルアミンボラン20.0g/L、水酸化ナトリウムによりpHを10.5に調整した無電解コバルト−Bめっき液に40℃の条件で浸漬することで、第2の配線106b表面に3.0×10−4g/cm2のコバルトめっき皮膜を形成した。この後、5分間水洗し、85℃で30分間乾燥する無電解めっき処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載用基板及び半導体パッケージを作製した。
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)において、第2の配線106bを、置換パラジウムめっき液SA−100(日立化成工業株式会社、製品名)に30℃で3分間浸漬して、銅よりも貴な金属であるパラジウムめっきを1.0μmol/dm2施し、1分間水洗した後、さらに、リン酸三ナトリウム10g/Lおよび水酸化カリウム25g/Lを含むアルカリ性溶液に亜塩素酸ナトリウム15g/L添加した酸化処理液に50℃で3分間浸漬することで、第2の配線106b表面に0.07mg/cm2の酸化銅の結晶を形成した。この後、5分間水洗した。
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)において、第2の配線106bを、置換パラジウムめっき液SA−100(日立化成工業株式会社、製品名)に30℃で3分間浸漬して、銅よりも貴な金属であるパラジウムめっきを1.0μmol/dm2施し、1分間水洗した後、さらに、リン酸三ナトリウム10g/Lおよび水酸化カリウム25g/Lを含むアルカリ性溶液に亜塩素酸ナトリウム15g/L添加した酸化処理液に50℃で3分間浸漬することで、第2の配線106b表面に0.07mg/cm2の酸化銅の結晶を形成した。この後、5分間水洗した。
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっきを行わずに、第2の配線106b表面を酸化処理液に85℃で3分間浸漬し、当該配線表面に0.50mg/cm2の酸化銅の結晶を形成した。その後、(工程d−3)において、硫酸ニッケル・六水和物10.0g/L、クエン酸ナトリウム60.0g/L、ホウ酸30.0g/L、次亜リン酸ナトリウム・一水和物12.0g/L、水酸化ナトリウムによりpHを9.5に調整した無電解ニッケル−Pめっき液に35℃の条件で浸漬した。この後、5分間水洗し、85℃で30分間乾燥する無電解めっき処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載用基板及び半導体パッケージを作製した。
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっきを行わずに、第2の配線106b表面を酸化処理液に85℃で3分間浸漬し、当該配線表面に0.50mg/cm2の酸化銅の結晶を形成した。この後、5分間水洗し、還元処理液HIST−100D(日立化成工業株式会社製、商品名)に40℃で3分間浸漬し、第2の配線106b表面に金属銅の結晶を形成した。その後、(工程d−3)において、硫酸ニッケル・六水和物10.0g/L、クエン酸ナトリウム60.0g/L、ホウ酸30.0g/L、次亜リン酸ナトリウム一水和物12.0g/L、水酸化ナトリウムによりpHを9.5に調整した無電解ニッケル−Pめっき液に35℃の条件で浸漬した。この後、5分間水洗し、85℃で30分間乾燥する無電解めっき処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載用基板及び半導体パッケージを作製した。
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっきを行わずに、第2の配線106b表面を酸化処理液に85℃で3分間浸漬し、当該配線表面に0.50mg/cm2の酸化銅の結晶を形成した。その後、(工程d−3)において、硫酸コバルト・七水和物15.0g/L、クエン酸ナトリウム60.0g/L、ホウ酸30.0g/L、次亜ナトリウム一水和物12.0g/L、水酸化ナトリウムによりpHを10.5に調整した無電解コバルト−Pめっき液に40℃の条件で浸漬した。この後、5分間水洗し、85℃で30分間乾燥する無電解めっき処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載用基板及び半導体パッケージを作製した。
(工程d)の(工程d−1)における前処理を行った後、(工程d−2)における置換パラジウムめっきを行わずに、第2の配線106b表面を酸化処理液に85℃で3分間浸漬し、当該配線表面に0.50mg/cm2の酸化銅の結晶を形成した。この後、5分間水洗し、還元処理液HIST−100D(日立化成工業株式会社製、商品名)に40℃で3分間浸漬し、第2の配線106b表面に金属銅の結晶を形成した。その後、(工程d−3)において、硫酸コバルト・七水和物15.0g/L、クエン酸ナトリウム60.0g/L、ホウ酸30.0g/L、次亜リン酸ナトリウム一水和物12.0g/L、水酸化ナトリウムによりpHを10.5に調整した無電解ニッケル−Pめっき液に40℃の条件で浸漬した。この後、5分間水洗し、85℃で30分間乾燥する無電解めっき処理工程を行った以外は、実施例1と同様にしてファン−インタイプBGA用半導体チップ搭載用基板及び半導体パッケージを作製した。
本発明の銅表面の無電解めっき処理後における銅表面の接着性、平滑度を評価するために、18μmの電解銅箔GTS−18(古河サーキットフォイル株式会社製、商品名)を5cm×8cm×5枚(接着試験用、銅表面平滑度評価用)に切り出し、各電解銅箔の片面に、実施例1の(工程d−1)および(工程d−2)および(工程d−3)に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理および還元処理、無電解ニッケル−Pめっき処理)を施し、電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、実施例2に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理および還元処理、無電解コバルト−Pめっき処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、実施例3に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理および還元処理、無電解ニッケル−コバルト−P合金めっき処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、実施例4に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理および還元処理、無電解ニッケル−Pめっき処理、無電解コバルト−Pめっき処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、実施例5に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理および還元処理、無電解コバルト−Pめっき処理、無電解ニッケル−Pめっき処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、比較例1に記載された配線表面に対する各表面処理(前処理、酸化処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、比較例2に記載された配線表面に対する各表面処理(前処理、酸化処理および還元処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、比較例3に記載された配線表面に対する各表面処理(前処理、エッチング処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、比較例4に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理および還元処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、比較例5に記載された配線表面に対する各表面処理(前処理、凹凸形成処理なし)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、比較例6に記載された配線表面に対する各表面処理(前処理、酸化処理、無電解ニッケル−Bめっき処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、比較例7に記載された配線表面に対する各表面処理(前処理、酸化処理および還元処理、無電解ニッケル−Bめっき処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、比較例8に記載された配線表面に対する各表面処理(前処理、酸化処理、無電解コバルト−Bめっき処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、比較例9に記載された配線表面に対する各表面処理(前処理、酸化処理および還元処理、無電解コバルト−Bめっき処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、比較例10に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理、無電解ニッケル−Pめっき処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、比較例11に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理、無電解コバルト−Pめっき処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、比較例12に記載された配線表面に対する各表面処理(前処理、酸化処理、無電解ニッケル−Pめっき処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、比較例13に記載された配線表面に対する各表面処理(前処理、酸化処理および還元処理、無電解ニッケル−Pめっき処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、比較例14に記載された配線表面に対する各表面処理(前処理、酸化処理、無電解コバルト−Pめっき処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
電解銅箔に対する表面処理として、比較例15に記載された配線表面に対する各表面処理(前処理、酸化処理および還元処理、無電解コバルト−Pめっき処理)と同様の表面処理を施した以外は、実施例6と同様に電解銅箔の試験片を作製した。
(工程d)における本発明の銅表面の処理によって、配線間の絶縁抵抗値、耐PCT性を評価するために、以下のような評価用基板を作製した。
(工程a’)
図9および図10に示すコア基板100として0.4mm厚のソーダガラス基板(熱膨張係数11ppm/℃)を用意し、片面に層間絶縁層104を次のように形成した。すなわち、シアネートエステル系樹脂組成物の絶縁ワニスをスピンコート法により、条件1500rpmで、ガラス基板上に塗布し、厚み20μmの樹脂層を形成した後、常温(25℃)から6℃/minの昇温速度で230℃まで加熱し、230℃で80分間保持することにより熱硬化し、層間絶縁層104を形成した。その後、実施例1の(工程f)と同様に、スパッタリングにより、厚さ20nmのNi層を形成し、さらに当該Ni層上に厚さ200nmの銅薄膜118のみを形成した。
上記(工程a’)で形成した配線106に対し、実施例1の(工程d−1)および(工程d−2)および(工程d−3)に記載された各表面処理(前処理、パラジウム形成および酸化処理および還元処理、無電解ニッケル−Pめっき処理)を施した後、図9に示す層間絶縁層(ビルドアップ層)104と図10に示すソルダーレジスト109をそれぞれ形成し、図11に示すL/S=5μm/5μm、図12に示すL/S=10μm/10μmの評価用基板を作製した。
上記(工程d’)における各表面処理として、実施例2に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理および還元処理、無電解コバルト−Pめっき処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、実施例3に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理および還元処理、無電解ニッケル−コバルト−Pめっき処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、実施例4に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理および還元処理、無電解ニッケル−Pめっき処理および無電解コバルト−Pめっき処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、実施例5に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理および還元処理、無電解コバルト−Pめっき処理および無電解ニッケル−Pめっき処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、比較例1に記載された配線表面に対する各表面処理(前処理、酸化処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、比較例2に記載された配線表面に対する各表面処理(前処理、酸化処理および還元処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、比較例3に記載された配線表面に対する各表面処理(前処理、エッチング処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、比較例4に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理および還元処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、比較例5に記載された配線表面に対する各表面処理(前処理、凹凸形成処理なし)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、比較例6に記載された配線表面に対する各表面処理(前処理、酸化処理、無電解ニッケル−Bめっき処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、比較例7に記載された配線表面に対する各表面処理(前処理、酸化処理および還元処理、無電解ニッケル−Bめっき処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、比較例8に記載された配線表面に対する各表面処理(前処理、酸化処理、無電解コバルト−Bめっき処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、比較例9に記載された配線表面に対する各表面処理(前処理、酸化処理および還元処理、無電解コバルト−Bめっき処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、比較例10に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理、無電解ニッケル−Pめっき処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、比較例11に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理、無電解コバルト−Pめっき処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、比較例12に記載された配線表面に対する各表面処理(前処理、酸化処理、無電解ニッケル−Pめっき処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、比較例13に記載された配線表面に対する各表面処理(前処理、酸化処理および還元処理、無電解ニッケル−Pめっき処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、比較例14に記載された配線表面に対する各表面処理(前処理、酸化処理、無電解コバルト−Pめっき処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
上記(工程d’)における各表面処理として、比較例15に記載された配線表面に対する各表面処理(前処理、酸化処理および還元処理、無電解コバルト−Pめっき処理)と同様の表面処理を施した以外は、実施例11と同様に評価用基板を作製した。
本発明の銅表面処理によるピンクリング発生有無を評価するために、以下のような評価用基板を作製した。
実施例11の(工程a’)と同様にして形成した銅薄膜118上に電解銅めっきを10μm施した後、実施例1に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理および還元処理、無電解ニッケル−Pめっき処理)を行い、その後、0・7・14日間それぞれ放置した。次に、配線形成工程(レジスト塗布、露光、現像、電気めっき、レジスト剥離、エッチング)を行わずに、当該表面処理後の銅表面に、シアネートエステル系樹脂組成物をガラスクロスに含浸させたプリプレグのGXA−67N(日立化成工業株式会社製、商品名)を重ね、3.0MPaの圧力で常温(25℃)から6℃/minの昇温速度で230℃まで加熱し、230℃において1時間保持することにより積層接着した。
上記(工程a’)における各表面処理として、実施例2に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理および還元処理、無電解コバルト−Pめっき処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、実施例3に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理および還元処理、無電解ニッケル−コバルト−Pめっき処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、実施例4に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理および還元処理、無電解ニッケル−Pめっき処理および無電解コバルト−Pめっき処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、実施例5に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理および還元処理、無電解コバルト−Pめっき処理および無電解ニッケル−Pめっき処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、比較例1に記載された配線表面に対する各表面処理(前処理、酸化処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、比較例2に記載された配線表面に対する各表面処理(前処理、酸化処理および還元処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、比較例3に記載された配線表面に対する各表面処理(前処理、エッチング処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、比較例4に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理および還元処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、比較例5に記載された配線表面に対する各表面処理(前処理、凹凸形成処理なし)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、比較例6に記載された配線表面に対する各表面処理(前処理、酸化処理、無電解ニッケル−Bめっき処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、比較例7に記載された配線表面に対する各表面処理(前処理、酸化処理および還元処理、無電解ニッケル−Bめっき処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、比較例8に記載された配線表面に対する各表面処理(前処理、酸化処理、無電解コバルト−Bめっき処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、比較例9に記載された配線表面に対する各表面処理(前処理、酸化処理および還元処理、無電解コバルト−Bめっき処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、比較例10に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理、無電解ニッケル−Pめっき処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、比較例11に記載された配線表面に対する各表面処理(前処理、パラジウム形成および酸化処理、無電解コバルト−Pめっき処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、比較例12に記載された配線表面に対する各表面処理(前処理、酸化処理、無電解ニッケル−Pめっき処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、比較例13に記載された配線表面に対する各表面処理(前処理、酸化処理および還元処理、無電解ニッケル−Pめっき処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、比較例14に記載された配線表面に対する各表面処理(前処理、酸化処理、無電解コバルト−Pめっき処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
上記(工程a’)における各表面処理として、比較例15に記載された配線表面に対する各表面処理(前処理、酸化処理および還元処理、無電解コバルト−Pめっき処理)と同様の表面処理を施した以外は、実施例16と同様に評価用基板を作製した。
(半導体パッケージの信頼性試験)
実施例1〜5及び比較例1〜15に記載された各々の半導体パッケージサンプルに対して吸湿処理を行った後、到達温度240℃、長さ2mのリフロー炉に0.5m/分の条件で各サンプルを流して、リフローを行った。その後、各サンプルについてクラック発生の有無を調べ、発生した場合をNGとした。結果を表1に示す。
厚さ0.8mmの銅張り積層板の片面を、化学エッチング粗化処理液HIST−7300(日立化成工業株式会社製)を用いて粗化処理し、その銅表面粗さRzを3.5μmとした。その後、Rz=3.5μmの銅表面に、エポキシ系樹脂組成物をガラスクロスに含浸させたプリプレグと、さらに最外層に実施例6〜10及び比較例16〜30で作製した電解銅箔を積層し、3.0MPaの圧力で常温(25℃)から6℃/minの昇温速度で220℃まで加熱し、220℃において2時間保持することにより積層接着し、接着性試験用基板を作製した。なお、上記電解銅箔は、各種表面処理を施した面側において絶縁層(プリプレグ)と接着している。
実施例6〜10及び比較例16〜30で作製した電解銅箔の表面処理を施した面側の表面粗さ(Rz)を簡易式原子間力顕微鏡(AFM) Nanopics2100を用いて、以下に示した条件3で測定した。
条件3
測定長さ:1μm
SCAN SPEED:1.35μm/sec
FORCE REFARENCE:160
Rzが1nm以上かつ100nm以下のものを◎、Rzが100nmを超えかつ1000nm以下のものを○、Rzが1nm未満または1000nmを超えるものを△とした。結果を表2に示す。但し、比較例25〜比較例30については、無電解めっき処理を行ったが、酸化銅上および金属銅上にめっき皮膜を形成することはできなかった。
実施例11〜15及び比較例31〜45に記載された各評価用基板について、以下のようにして、L/S=5μm/5μmおよびL/S=10μm/10μmの配線間の短絡および配線の断線が無い評価基板を選び、配線間の絶縁抵抗値を測定した。ただし、比較例33の評価基板については、配線精度を維持することができなかったため、測定を行わなかった。
実施例11〜15及び比較例31〜45に記載された評価用基板について、耐PCT試験(121℃、200h、0.2MPa)を行った。評価方法は、耐PCT試験後の配線106と絶縁層(ビルドアップ層)104間および配線106とソルダーレジスト109間に膨れおよび剥がれが無いものを良品とし、その割合を調べた。結果を表5に示す。但し、比較例33については、形成した配線が消失するために、試験基板を作成することができなかった。また、比較例40〜比較例45については、無電解めっき処理を行ったが、酸化銅上および金属銅上にめっき皮膜を形成することはできなかった。
実施例16〜20及び比較例46〜60に記載された各評価用基板について、18%塩酸に3h浸漬し、穴周辺にピンク色のリング(ピンクリング)が発生する割合を調べた。結果を表6に示した。但し、比較例55〜比較例60については、無電解めっき処理を行ったが、酸化銅上および金属銅上にめっき皮膜を形成することはできなかった。
13.半導体パッケージ領域
14.ダイボンドフィルム接着領域(フリップチップタイプ)
15.半導体チップ搭載領域(フリップチップタイプ)
16.半導体チップ接続端子
17.ダイボンドフィルム接着領域(ワイヤボンドタイプ)
18.半導体チップ搭載領域(ワイヤボンドタイプ)
19.外部接続端子
20.展開配線
21.ダミーパターン
22.半導体チップ搭載用基板
23.ブロック
24.補強パターン
25.切断位置合わせマーク
100 コア基板
101 第1の層間接続端子
102 第1の層間接続用IVH(バイアホール)
103 第2の層間接続端子
104 層間絶縁層(ビルドアップ層)
105 第3の層間接続用IVH(バイアホール)
106 配線
106a 第1の配線
106b 第2の配線
106c 第3の配線
107 外部接続端子
108 第2の層間接続用IVH(バイアホール)
109 絶縁被覆(ソルダーレジスト)
111 半導体チップ
112 接続バンプ
113 アンダーフィル材
114 はんだボール
115 金ワイヤ
116 半導体用封止樹脂
117 ダイボンドフィルム
118 銅薄膜
119 レジストパターン
Claims (9)
- 銅表面の処理方法において、銅表面に貴金属を離散的に形成する工程、前記銅表面を、酸化剤を含むアルカリ性溶液で酸化処理して酸化銅を形成する工程、前記酸化銅を、還元剤を含むアルカリ溶液で還元処理して金属銅を形成する工程、前記金属銅の表面にニッケル、コバルト、ニッケルとコバルトの合金、ニッケルおよびコバルトの2層から選択される無電解めっき皮膜を形成する工程を有する銅表面の処理方法。
- 前記無電解めっき皮膜を形成する工程が、金属塩として水溶性ニッケルあるいは水溶性コバルト塩、錯化剤、pH調整剤をそれぞれ含有し、還元剤として次亜リン酸塩を含有する無電解めっき液で処理する工程である請求項1に記載の銅表面の処理方法。
- 前記無電解めっき皮膜を形成する工程が、10℃以上かつ60℃以下の温度で処理する工程である、請求項1または2に記載の銅表面の処理方法。
- 前記無電解のニッケル、コバルト、ニッケルとコバルトの合金、ニッケルおよびコバルトの2層から選択される無電解めっき皮膜の合計の形成量が、7.0×10−7g/cm2以上かつ7.0×10−5g/cm2以下である、請求項1〜3のいずれかに記載の銅表面の処理方法。
- 前記貴金属の形成量が、0.001μmol/dm2以上かつ5μmol/dm2以下である、請求項1〜4のいずれかに記載の銅表面の処理方法。
- 前記酸化剤が、塩素酸塩、亜塩素酸塩、次亜塩素酸塩、過塩素酸塩、ペルオキソ二硫酸塩からなる群から選択される1種以上である、請求項1〜5のいずれかに記載の銅表面の処理方法。
- 前記還元剤が、ジメチルアミンボランおよびアミンボラン化合物、水素化ホウ素塩を含む化合物、ホルムアルデヒドおよびその化合物から選択される1種以上である、請求項1〜6のいずれかに記載の銅表面の処理方法。
- 無電解めっき皮膜形成後の前記銅表面の粗さが、Rzで1nm以上かつ1000nm以下である、請求項1〜7のいずれかに記載の銅表面の処理方法。
- 配線基板の配線の銅表面が、請求項1〜7のいずれかに記載の銅表面の処理方法により処理されてなる、配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007087615A JP2008248269A (ja) | 2007-03-29 | 2007-03-29 | 銅表面の処理方法およびこの方法を用いた配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007087615A JP2008248269A (ja) | 2007-03-29 | 2007-03-29 | 銅表面の処理方法およびこの方法を用いた配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008248269A true JP2008248269A (ja) | 2008-10-16 |
Family
ID=39973570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007087615A Pending JP2008248269A (ja) | 2007-03-29 | 2007-03-29 | 銅表面の処理方法およびこの方法を用いた配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008248269A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013530311A (ja) * | 2010-07-07 | 2013-07-25 | ラム リサーチ コーポレーション | メタライゼーションのための方法、装置、および、材料 |
JP5402939B2 (ja) * | 2008-10-27 | 2014-01-29 | 日立化成株式会社 | 銅の表面処理方法及び銅 |
WO2014126193A1 (ja) * | 2013-02-14 | 2014-08-21 | 三井金属鉱業株式会社 | 表面処理銅箔及び表面処理銅箔を用いて得られる銅張積層板 |
WO2015178455A1 (ja) * | 2014-05-21 | 2015-11-26 | 三井金属鉱業株式会社 | 透明樹脂基材用銅箔及び微細銅配線付透明樹脂基材 |
JP6087028B1 (ja) * | 2015-09-30 | 2017-03-01 | 三井金属鉱業株式会社 | 粗化処理銅箔、銅張積層板及びプリント配線板 |
WO2017056534A1 (ja) * | 2015-09-30 | 2017-04-06 | 三井金属鉱業株式会社 | 粗化処理銅箔、銅張積層板及びプリント配線板 |
CN113412348A (zh) * | 2019-05-09 | 2021-09-17 | 纳美仕有限公司 | 铜表面的加工装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0628941B2 (ja) * | 1988-09-20 | 1994-04-20 | 株式会社日立製作所 | 回路基板及びその製造方法 |
JP2000256866A (ja) * | 1999-03-10 | 2000-09-19 | Hideo Honma | 無電解ニッケルめっき浴 |
JP2004025835A (ja) * | 2002-03-05 | 2004-01-29 | Hitachi Chem Co Ltd | 樹脂付き金属箔、金属張積層板、これを用いたプリント配線板およびその製造方法 |
JP2005340382A (ja) * | 2004-05-25 | 2005-12-08 | Mitsui Mining & Smelting Co Ltd | フレキシブルプリント配線板及びそのフレキシブルプリント配線板の製造方法 |
JP2006222185A (ja) * | 2005-02-09 | 2006-08-24 | Furukawa Circuit Foil Kk | ポリイミド系フレキシブル銅張積層板用銅箔、ポリイミド系フレキシブル銅張積層板、及びポリイミド系フレキシブルプリント配線板 |
WO2006095851A1 (ja) * | 2005-03-11 | 2006-09-14 | Hitachi Chemical Co., Ltd. | 銅の表面処理方法及び銅 |
JP2006245303A (ja) * | 2005-03-03 | 2006-09-14 | Nikko Kinzoku Kk | 銅箔の表面処理方法 |
JP2006249519A (ja) * | 2005-03-11 | 2006-09-21 | Hitachi Chem Co Ltd | 銅の表面処理方法及び銅 |
-
2007
- 2007-03-29 JP JP2007087615A patent/JP2008248269A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0628941B2 (ja) * | 1988-09-20 | 1994-04-20 | 株式会社日立製作所 | 回路基板及びその製造方法 |
JP2000256866A (ja) * | 1999-03-10 | 2000-09-19 | Hideo Honma | 無電解ニッケルめっき浴 |
JP2004025835A (ja) * | 2002-03-05 | 2004-01-29 | Hitachi Chem Co Ltd | 樹脂付き金属箔、金属張積層板、これを用いたプリント配線板およびその製造方法 |
JP2005340382A (ja) * | 2004-05-25 | 2005-12-08 | Mitsui Mining & Smelting Co Ltd | フレキシブルプリント配線板及びそのフレキシブルプリント配線板の製造方法 |
JP2006222185A (ja) * | 2005-02-09 | 2006-08-24 | Furukawa Circuit Foil Kk | ポリイミド系フレキシブル銅張積層板用銅箔、ポリイミド系フレキシブル銅張積層板、及びポリイミド系フレキシブルプリント配線板 |
JP2006245303A (ja) * | 2005-03-03 | 2006-09-14 | Nikko Kinzoku Kk | 銅箔の表面処理方法 |
WO2006095851A1 (ja) * | 2005-03-11 | 2006-09-14 | Hitachi Chemical Co., Ltd. | 銅の表面処理方法及び銅 |
JP2006249519A (ja) * | 2005-03-11 | 2006-09-21 | Hitachi Chem Co Ltd | 銅の表面処理方法及び銅 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5402939B2 (ja) * | 2008-10-27 | 2014-01-29 | 日立化成株式会社 | 銅の表面処理方法及び銅 |
US8809696B2 (en) | 2008-10-27 | 2014-08-19 | Hitachi Chemical Company, Ltd. | Method for surface treatment of copper and copper |
KR20130113413A (ko) * | 2010-07-07 | 2013-10-15 | 램 리써치 코포레이션 | 금속화를 위한 방법, 디바이스 및 재료 |
JP2013530311A (ja) * | 2010-07-07 | 2013-07-25 | ラム リサーチ コーポレーション | メタライゼーションのための方法、装置、および、材料 |
CN107881505A (zh) * | 2013-02-14 | 2018-04-06 | 三井金属矿业株式会社 | 表面处理铜箔及用表面处理铜箔得到的覆铜层压板 |
WO2014126193A1 (ja) * | 2013-02-14 | 2014-08-21 | 三井金属鉱業株式会社 | 表面処理銅箔及び表面処理銅箔を用いて得られる銅張積層板 |
CN105102678A (zh) * | 2013-02-14 | 2015-11-25 | 三井金属矿业株式会社 | 表面处理铜箔及用表面处理铜箔得到的覆铜层压板 |
KR101574475B1 (ko) | 2013-02-14 | 2015-12-03 | 미쓰이금속광업주식회사 | 표면 처리 구리박 및 표면 처리 구리박을 사용해서 얻어지는 동장 적층판 |
WO2015178455A1 (ja) * | 2014-05-21 | 2015-11-26 | 三井金属鉱業株式会社 | 透明樹脂基材用銅箔及び微細銅配線付透明樹脂基材 |
WO2017056534A1 (ja) * | 2015-09-30 | 2017-04-06 | 三井金属鉱業株式会社 | 粗化処理銅箔、銅張積層板及びプリント配線板 |
JP6087028B1 (ja) * | 2015-09-30 | 2017-03-01 | 三井金属鉱業株式会社 | 粗化処理銅箔、銅張積層板及びプリント配線板 |
US10280501B2 (en) | 2015-09-30 | 2019-05-07 | Mitsui Mining & Smelting Co., Ltd. | Roughened copper foil, copper clad laminate, and printed circuit board |
CN113412348A (zh) * | 2019-05-09 | 2021-09-17 | 纳美仕有限公司 | 铜表面的加工装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4033237B2 (ja) | 銅の表面処理方法及び銅 | |
JP4872368B2 (ja) | 銅表面の前処理方法及びこの方法を用いた配線基板 | |
JP5286893B2 (ja) | 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法 | |
JP2006249519A (ja) | 銅の表面処理方法及び銅 | |
JP5402939B2 (ja) | 銅の表面処理方法及び銅 | |
JP4747770B2 (ja) | プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法 | |
JP6201622B2 (ja) | 接続端子及びそれを用いた半導体チップ搭載用基板 | |
JP4973231B2 (ja) | 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ | |
JP5105137B2 (ja) | 銅箔を有する基板の製造方法及び銅箔を有する基板 | |
JP2009155668A (ja) | 無電解パラジウムめっき反応開始促進前処理液、この前処理液を用いた無電解めっき方法、無電解めっき方法で形成された接続端子並びにこの接続端子を用いた半導体パッケージ及びその製造方法 | |
JP5109399B2 (ja) | 銅の表面処理方法 | |
JP2008248269A (ja) | 銅表面の処理方法およびこの方法を用いた配線基板 | |
JP4774844B2 (ja) | 銅の表面処理方法及び銅 | |
JP2005086071A (ja) | 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 | |
JP5109400B2 (ja) | 銅表面処理液セット、これを用いた銅の表面処理方法、銅、配線基板および半導体パッケージ | |
JP2007262579A (ja) | 銅の表面処理方法及び銅 | |
JP4605446B2 (ja) | 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 | |
JP2007107080A (ja) | 銅の表面処理方法及び銅表面 | |
JP5194748B2 (ja) | 銅表面の処理方法、銅および配線基板 | |
JP5105162B2 (ja) | 銅表面の処理方法 | |
JP2009197304A (ja) | 銅表面の処理方法および処理した銅並びに配線基板 | |
JP2007142376A (ja) | 半導体チップ搭載用基板、これを用いた半導体パッケージ | |
JP2010090402A (ja) | めっき析出物 | |
JP2006344920A (ja) | プリント配線基板、半導体チップ搭載基板、半導体パッケージ、プリント配線基板の製造方法、及び半導体チップ搭載基板の製造方法 | |
JP2006316300A (ja) | 銅の表面処理方法及び銅表面 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120621 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |