CN101419918B - 制造印刷电路板的方法以及通过该方法制造的印刷电路板 - Google Patents

制造印刷电路板的方法以及通过该方法制造的印刷电路板 Download PDF

Info

Publication number
CN101419918B
CN101419918B CN2008101667638A CN200810166763A CN101419918B CN 101419918 B CN101419918 B CN 101419918B CN 2008101667638 A CN2008101667638 A CN 2008101667638A CN 200810166763 A CN200810166763 A CN 200810166763A CN 101419918 B CN101419918 B CN 101419918B
Authority
CN
China
Prior art keywords
pcb
metal level
circuit board
printed circuit
interconnection pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101667638A
Other languages
English (en)
Other versions
CN101419918A (zh
Inventor
柳在喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marine origin Supreme Being Ace Co., Ltd.
Original Assignee
Samsung Techwin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Techwin Co Ltd filed Critical Samsung Techwin Co Ltd
Publication of CN101419918A publication Critical patent/CN101419918A/zh
Application granted granted Critical
Publication of CN101419918B publication Critical patent/CN101419918B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1142—Conversion of conductive material into insulating material or into dissolvable compound
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211—Contact or terminal manufacturing by assembling plural parts with bonding of fused material
    • Y10T29/49213—Metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本发明提供一种制造印刷电路板(PCB)的方法以及通过该方法制造的印刷电路板。所述方法包括：将金属层涂覆在具有形成有互连图案的外表面的基底的整个表面上；从基底的表面部分地去除金属层，以形成用于在其中安装芯片的窗，部分地暴露互连图案，以形成键合指；通过初次阳极化处理金属层在金属层上形成第一绝缘层；通过向金属层供电来电镀键合指的表面；通过完全地二次阳极化处理金属层来形成位于第一绝缘层之下的第二绝缘层。可在没有引线的情况下执行镀金工艺，通过阳极化处理工艺形成的氧化物层可保护形成在基底上的电路并电绝缘所述电路。

Description

制造印刷电路板的方法以及通过该方法制造的印刷电路板
技术领域
本发明涉及一种制造印刷电路板(PCB)的方法以及通过该方法制造的PCB，更具体地讲，涉及这样一种制造PCB的方法以及通过该方法制造的PCB，在所述方法中，使用阳极化处理(anodizing)工艺形成用于保护在基底上形成的电路图案的氧化物层。
背景技术
近年来，随着电子电器尺寸减小并且其功能更加复杂，多芯片封装(MCP)或其中堆叠集成电路(IC)芯片的堆叠式芯片级封装正被广泛地应用。用于MCP或堆叠式芯片级封装的IC封装基底必须具有预定的厚度或更小的厚度，从而MPC或堆叠式芯片级封装可被应用于具有复杂功能的小尺寸的电子电器。
制造印刷电路板(PCB)的传统方法必须包括涂覆阻焊剂(solder resist)的工艺，以防止在基底的外表面上暴露的电路图案(或互连图案)的氧化并使电路图案彼此电绝缘。阻焊剂是一种涂料，通过腐蚀在基底上涂覆的铜箔获得。本质上，阻焊剂是没有涂覆绝缘材料的裸线。
图1是使用引线的传统镀金工艺的框图，图2A至图2C是示出使用镀金工艺制造PCB的传统方法的示图。
参照图1以及图2A至图2C，在步骤S10，在基底1的表面上形成互连图案2和引线图案3，由绝缘材料形成的阻焊剂4被涂覆在基底1的整个表面上。
其后，在步骤S20，执行干法工艺、曝光工艺和显影工艺，从而形成窗5，以在基底1上暴露键合指(bonding finger)2a，其中，在窗5中，在基底1的预定部分上安装芯片(未示出)。
随后，在步骤S30，将电源6连接到引线图案3，使用金2a’来电镀键合指2a，以改善结合效率。
然而，由于必须形成镀金的引线以使用金来电镀键合指2a，因此制造传统PCB复杂而且成本高。
此外，传统阻焊剂具有高吸湿率和高热膨胀系数，因此传统PCB不能保证高可靠性。
此外，当基底1具有非常小的厚度时，还必须在基底1上附着加强板，从而在封装装配工艺期间的工艺步骤之间的时间间隔难以移动或处理PCB。
发明内容
本发明的示例性实施例提供一种制造印刷电路板(PCB)的方法以及通过该方法制造的PCB，在所述方法中，通过初次阳极化处理来使用金电镀键合指，通过二次阳极化处理工艺在基底的表面上形成绝缘层，从而可在没有引线的情况下执行镀金工艺。
本发明的另一示例性实施例提供一种制造PCB的方法以及通过该方法制造的PCB，在所述方法中，通过阳极化处理形成的氧化物层可有效地保护形成在基底上的电路图案，并使电路彼此电绝缘，以增强可靠性。
本发明的另一示例性实施例提供一种制造PCB的方法以及通过该方法制造的PCB，在所述方法中，使用陶瓷涂覆基底的表面，以使基底可保持强度，从而没有必要将加强板附着到具有小厚度的基底，因此在封装装配工艺期间的工艺步骤之间的时间间隔移动或处理PCB非常容易。
在一方面，本发明意在提供一种制造PCB的方法。所述方法包括：将金属层涂覆在具有形成有互连图案的外表面的基底的整个表面上；从基底的表面部分地去除金属层，以形成用于在其中安装芯片的窗，部分地暴露互连图案，以形成键合指；通过初次阳极化处理金属层在金属层上形成第一绝缘层；通过向金属层供电来电镀键合指的表面；通过完全地二次阳极化处理金属层形成位于第一绝缘层之下的第二绝缘层。
根据本发明的多种实施例，当电镀键合指时，互连图案可不包括电镀的引线。
金属层可由Al、Mg、Zn、Ti、Ta、Hf和Nb中的任意一种形成。
可通过曝光工艺、显影工艺和蚀刻工艺来执行部分地暴露互连图案。
可通过镀金工艺来执行电镀键合指的表面。这里，第一绝缘层和第二绝缘层可以是氧化物层。
在另一方面，本发明意在提供一种PCB。所述PCB包括：互连图案，布置在基底的外表面上。通过部分地暴露基底表面上的互连图案形成的键合指被使用金电镀。使用氧化物层涂覆互连图案的未暴露部分。
氧化物层可以是氧化铝(Al2O3)层。
附图说明
如附图所示，通过对本发明的示例性实施例的更详细的描述，本发明的上述和其它目的、特征和优点将会变得清楚。附图不需要按比例绘制，而是强调示图本发明的原理。
图1是使用引线的传统的镀金工艺；
图2A至图2C是示出使用镀金工艺制造印刷电路板(PCB)的传统方法的示图；
图3是示出根据本发明实施例的制造PCB的方法的流程图；
图4A至图4D是示出根据本发明实施例的制造PCB的方法的示图；
图5A至图5F是示出根据本发明示例性实施例的制造PCB的方法的示图。
具体实施方式
现在，将在下文中参照附图更充分地描述本发明的多种实施例，本发明示例性实施例在附图中示出。在附图中，为了清楚会夸大层和区域的厚度。还将理解，当层被称为“在”另一层或基底“之上”时，该层可直接在另一层或基底之上，或者还可存在中间层。贯穿说明书，相同的标号表示相同的部件。
图3是示出根据本发明的多种实施例的制造PCB的方法的流程图，图4A至图4D是示出根据本发明的多种实施例的制造PCB的方法的示图。
参照图3以及图4A至图4D，根据本发明的多种实施例的制造PCB的方法包括：在具有外表面的基底110的整个表面上涂覆金属层113，其中，在所述外表面上形成互连图案111(步骤110)。在步骤S120，从基底110的表面部分地去除金属层113，以形成用于在其中安装芯片(未示出)的窗，并在基底110的表面上部分地暴露互连图案，以形成键合指111a。在步骤S130，初次阳极化处理金属层113，以在金属层113的表面上形成绝缘层113a。在步骤S140，通过向金属层113提供电源115来使用金111a’电镀键合指111a的整个表面。在步骤S150，二次阳极化处理金属层113，从而整个金属层113(即，金属层113的表面和内部)由绝缘材料或氧化物形成。
在初次阳极化处理工艺期间，仅金属层113的表面被氧化，在二次阳极化处理工艺期间，不仅金属层113的表面被氧化，而且金属层113的内部也被氧化。
在初次阳极化处理期间，仅金属层113的表面被氧化，从而金属层113可电连接到由铜箔形成的互连图案111，可使用金111a’电镀互连图案111的键合指111a。
可通过溅射工艺或蒸镀工艺来涂覆金属层113。
在步骤S120，可通过曝光工艺、显影工艺和蚀刻工艺来执行对使用金111a’电镀的互连图案111的键合指111a的曝光，可使用用于蚀刻铝的材料(例如，氢氧化钠或者硝酸、磷酸和乙酸的混合物)来执行蚀刻工艺。
在根据本发明的多种实施例的制造PCB的方法中，当使用金111a’电镀键合指111a时，互连图案111不包括电镀引线。换句话说，由于在不使用引线的情况下执行使用金111a’的电镀，因此在互连图案111的形成期间不准备引线。
在步骤S140，可通过使用金111a’的电镀来执行键合指111a的表面的电镀。这里，键合指111a是指互连图案111的电连接到芯片的焊盘的部分。
此外，当金属层112被二次阳极化处理时，金属层112被完全地氧化。
在阳极氧化(阳极化)期间，使用稀酸溶液电解被设置为阳极的金属层，以使金属层与由阳极产生的氧气反应，从而形成具有与基体(base)金属良好的粘合特性的金属氧化物层。
通常，可对铝(Al)层执行阳极化处理。然而，可阳极化处理镁(Mg)、锌(Zn)、钛(Ti)、钽(Ta)、铪(Hf)或铌(Nb)。
当在阳极电解A1层时，A1层的表面厚度的一半被腐蚀，另一半具有氧化铝(Al2O3)。在此情况下，Al2O3层的特性可基于阳极化处理工艺的工艺条件，具体地，溶液的成份和浓度、添加剂的类型、溶液的温度、电压和电流。阳极化处理工艺导致具有高耐腐蚀的氧化物涂覆层的形成。此外，由于阳极化处理工艺产生装饰效果，因此可改善PCB的外观。
实施例1
图5A至图5F是示出根据本发明示例性实施例的制造PCB的方法的示图。
参照图5A，在基底210的两个表面上形成互连图案211，例如，铜图案，并且通过通孔212使互连图案211相互电连接。
参照图5B，在基底210的整个表面上涂覆金属层213，例如，A1层213。在此情况下，可通过溅射工艺或蒸镀工艺将金属层213涂覆到几个微米的厚度。更具体地说，金属层213可被形成为使电阻不超过大约0.3兆欧的厚度，从而在后续工艺期间电流的流动不会被阻止。
参照图5C，执行曝光、显影和蚀刻工艺，以从基底210的表面部分地去除金属层213，以形成用于在其中安装芯片(未示出)的窗。因此，形成窗以部分地暴露互连图案211，以形成键合指211a。
参照图5D，金属层213被初次阳极化处理，从而仅在金属层213上形成氧化物层213a。
参照图5E，向金属层213提供电流，以使用金211a’电镀键合指211a的表面。由于仅在金属层213上形成氧化物层213a，因此使用金211a’电镀键合指211a而非金属层213。
参照图5F，为了防止互连图案211的氧化，金属层被二次阳极化处理，从而金属层213被完全地氧化，以形成用作阻焊剂的金属氧化物层213b，例如，氧化铝(Al2O3)层。
如图5F所示，根据本发明实施例的通过上述方法制造的PCB包括：互连图案211，涂覆在基底210的外表面上；互连图案211的键合指211a，暴露在基底210的表面上并使用金211a’被电镀；金属氧化物层213b，涂覆在互连图案211的未暴露的部分上。
根据上述的本发明的实施例，可在没有引线的情况下执行镀金工艺，由阳极化处理工艺形成的氧化物层可保护形成在基底上的电路图案，并使电路彼此绝缘。此外，由于上述根据本发明的多种实施例的PCB具有比传统阻焊剂低的吸湿率和低的热膨胀系数，因此所述PCB具有高可靠性。
为了促进对本发明的原理的理解的目的，对附图中示出的优选实施例进行了参考，使用特定语言描述了这些实施例。然而，该特定语言不是为了限制本发明的范围，本发明应该被解释为包含对于本领域的普通技术人员来说通常发生的所有实施例。
以功能块组件和多种处理步骤的方式描述本发明。该功能组件可由任意数量的被构造为执行特定功能的组件实现。此外，本发明可以采用任意数量的用于电子构造、信号处理和/或控制、数据处理等的传统技术。
这里示出和描述的具体实施方式是本发明的示例性示例，而不是为了以任何方式来限制本发明的范围。为了简明，可以不详细描述传统的方面。此外，各个附图中示出的连接线或连接器意在表现不同部件之间的示例性功能关系和/或物理或逻辑结合。应该注意，可在实际的装置中出现多种替换或附加功能关系、物理连接或逻辑连接。此外，没有项或组件对于本发明的实施来说是必不可少的，除非该部件被特别地描述为“必须的”或“关键的”。
在描述本发明的上下文中(尤其是在权利要求的上下文中)使用的单数形式和类似的指示物应被解释为覆盖单数和复数。此外，除非在这里另有指示，否则这里的值的范围的列举仅是为了用作分别引用落入该范围内的每个单独的值的速记方法，并且每个单独的值如这里单独列举的一样被并入说明书中。最后，除非在这里另有指示或者与上下文明显矛盾，否则可以以任何合适的顺序执行这里描述的所有方法的步骤。措辞机制是为了被一般地使用，并且不仅限于机械的实施例。在不脱离本发明的精神和范围的情况下，多种改变和修改对于本领域的技术人员是相当清楚的。

Claims (9)

1.一种制造印刷电路板的方法，包括的步骤如下：
将金属层涂覆在具有形成有互连图案的外表面的基底的整个表面上；
从基底的表面部分地去除金属层，以形成用于在其中安装芯片的窗，部分地暴露互连图案，以形成键合指；
通过初次阳极化处理金属层在金属层上形成第一绝缘层；
通过向金属层供电来电镀键合指的表面；
通过完全地二次阳极化处理金属层来形成位于第一绝缘层之下的第二绝缘层。
2.如权利要求1所述的方法，其中，互连图案不包括电镀的引线。
3.如权利要求1所述的方法，其中，金属层由从Al、Mg、Zn、Ti、Ta、Hf和Nb构成的组中选择的一种形成。
4.如权利要求1所述的方法，其中，通过曝光工艺、显影工艺和蚀刻工艺执行部分地暴露互连图案的步骤。
5.如权利要求1所述的方法，其中，通过镀金工艺执行电镀键合指的表面的步骤。
6.如权利要求1所述的方法，其中，所述第一层和所述第二层是氧化物层。
7.如权利要求1所述的方法，其中，键合指是互连图案的电连接到芯片的焊盘的部分。
8.一种根据权利要求1所述的制造印刷电路板的方法制造的印刷电路板，其中，键合指被使用金电镀。
9.一种根据权利要求1所述的制造印刷电路板的方法制造的印刷电路板，其中，互连图案不包括电镀的引线；键合指被使用金电镀。
CN2008101667638A 2007-10-26 2008-10-27 制造印刷电路板的方法以及通过该方法制造的印刷电路板 Active CN101419918B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070108407A KR101126767B1 (ko) 2007-10-26 2007-10-26 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된인쇄회로기판
KR10-2007-0108407 2007-10-26
KR1020070108407 2007-10-26

Publications (2)

Publication Number Publication Date
CN101419918A CN101419918A (zh) 2009-04-29
CN101419918B true CN101419918B (zh) 2011-12-28

Family

ID=40581350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101667638A Active CN101419918B (zh) 2007-10-26 2008-10-27 制造印刷电路板的方法以及通过该方法制造的印刷电路板

Country Status (5)

Country Link
US (1) US8122599B2 (zh)
JP (1) JP4705143B2 (zh)
KR (1) KR101126767B1 (zh)
CN (1) CN101419918B (zh)
TW (1) TWI383717B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI442000B (zh) * 2011-07-19 2014-06-21 Wistron Corp 燈條結構及其光源裝置
CN102510682B (zh) * 2011-12-21 2016-02-24 博罗县精汇电子科技有限公司 采用跳步再蚀刻法生产插件镀金有缝长短手指的方法
KR101976436B1 (ko) * 2012-04-12 2019-05-09 엘지이노텍 주식회사 기판, 발광 모듈 및 조명 시스템
US9113583B2 (en) * 2012-07-31 2015-08-18 General Electric Company Electronic circuit board, assembly and a related method thereof
JP5779624B2 (ja) 2013-09-05 2015-09-16 株式会社フジクラ プリント配線板及び該配線板を接続するコネクタ
JP5941446B2 (ja) 2013-09-05 2016-06-29 株式会社フジクラ プリント配線板及び該配線板を接続するコネクタ
JP5697724B2 (ja) 2013-09-05 2015-04-08 株式会社フジクラ プリント配線板及び該配線板を接続するコネクタ
KR101616625B1 (ko) * 2014-07-30 2016-04-28 삼성전기주식회사 반도체 패키지 및 그 제조방법
JP6453622B2 (ja) * 2014-11-21 2019-01-16 デクセリアルズ株式会社 配線基板の製造方法、及び配線基板
WO2017095189A1 (ko) * 2015-12-02 2017-06-08 웰머 주식회사 알루미늄 박막의 형성 방법 및 이에 따른 알루미늄 박막
CN107809852A (zh) * 2016-09-08 2018-03-16 鹏鼎控股(深圳)股份有限公司 无导线表面电镀方法及由该方法制得的电路板
KR102595293B1 (ko) 2018-02-12 2023-10-30 삼성전자주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1468049A (zh) * 2002-07-08 2004-01-14 联测科技股份有限公司 一种用以在印刷电路板的电路布局上电镀导接层的方法
CN1694603A (zh) * 2004-05-03 2005-11-09 三星电机株式会社 印制电路板的电解镀金方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3205555A (en) * 1961-11-07 1965-09-14 Western Electric Co Methods of making printed circuit components
JPS62242337A (ja) * 1986-04-15 1987-10-22 Toshiba Corp 多層配線用金属膜の形成方法
US4897508A (en) * 1988-02-10 1990-01-30 Olin Corporation Metal electronic package
JPH02164093A (ja) 1988-12-19 1990-06-25 Mitsubishi Electric Corp 回路基板の製造方法
US5025114A (en) * 1989-10-30 1991-06-18 Olin Corporation Multi-layer lead frames for integrated circuit packages
US5136474A (en) * 1990-04-03 1992-08-04 Giner, Inc. Proton exchange membrane electrochemical capacitors
US5545850A (en) * 1995-01-13 1996-08-13 Olin Corporation Guard ring for integrated circuit package
US5742009A (en) * 1995-10-12 1998-04-21 Vlsi Technology Corporation Printed circuit board layout to minimize the clock delay caused by mismatch in length of metal lines and enhance the thermal performance of microeletronics packages via condution through the package leads
US5986885A (en) * 1997-04-08 1999-11-16 Integrated Device Technology, Inc. Semiconductor package with internal heatsink and assembly method
JP4071339B2 (ja) 1998-01-30 2008-04-02 矢崎総業株式会社 電気回路及び電気回路の形成方法
JP3357875B1 (ja) 2001-06-29 2002-12-16 株式会社リョウワ 電解メッキ方法及びプリント配線基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1468049A (zh) * 2002-07-08 2004-01-14 联测科技股份有限公司 一种用以在印刷电路板的电路布局上电镀导接层的方法
CN1694603A (zh) * 2004-05-03 2005-11-09 三星电机株式会社 印制电路板的电解镀金方法

Also Published As

Publication number Publication date
TW200930183A (en) 2009-07-01
CN101419918A (zh) 2009-04-29
US20090107699A1 (en) 2009-04-30
JP4705143B2 (ja) 2011-06-22
JP2009111387A (ja) 2009-05-21
US8122599B2 (en) 2012-02-28
TWI383717B (zh) 2013-01-21
KR20090042569A (ko) 2009-04-30
KR101126767B1 (ko) 2012-03-29

Similar Documents

Publication Publication Date Title
CN101419918B (zh) 制造印刷电路板的方法以及通过该方法制造的印刷电路板
US8419924B2 (en) Wiring substrate and method for manufacturing wiring substrate
CN1798485B (zh) 多层印刷电路板及其制造方法
US8338714B2 (en) Heat-radiating substrate and manufacturing method thereof
KR20060105412A (ko) 양면 배선 보드 제조 방법, 양면 배선 보드 및 그 기재
JP2006147970A (ja) 多層配線基板およびその製造方法
US20140096380A1 (en) Hybrid heat-radiating substrate and method of manufacturing the same
US20090236130A1 (en) Multilayered printed circuit board and method of manufacturing the same
EP0053490B1 (en) Method for manufacturing a fine-patterned thick film conductor structure
KR20090110596A (ko) 인쇄회로기판 및 그 제조방법
US7197820B2 (en) Circuit board and its manufacturing method
TW200939927A (en) Wiring substrate and its manufacturing process
JP2019121626A (ja) 印刷配線板の製造方法
JP4549807B2 (ja) 多層プリント配線板の製造方法、多層プリント配線板及び電子装置
JP5061805B2 (ja) Ｃｏｆ配線基板の製造方法
JP2009026898A (ja) 多層プリント配線板の製造方法、多層プリント配線板
JPH1079568A (ja) プリント配線板の製造方法
JP2007242740A (ja) メタルコアプリント配線板及びその製造方法
JP4466169B2 (ja) 半導体装置用基板の製造方法
JPH05259614A (ja) プリント配線板の樹脂埋め法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP2005251883A (ja) プリント配線板
JP2004221548A (ja) 電子部品実装用フィルムキャリアテープおよびその製造方法
JP2005268593A (ja) プリント配線板およびその製造方法
JP2004119419A (ja) 層間接続構造の形成方法及び電子回路装置の製造方法、並びに層間接続構造及び電子回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MDS CO., LTD.

Free format text: FORMER OWNER: SAMSUNG TECHWIN CO., LTD.

Effective date: 20140624

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140624

Address after: Gyeongnam Changwon City, South Korea

Patentee after: MDS Co., Ltd.

Address before: South Korea Gyeongnam Changwon St. live hole 28 times

Patentee before: Samsung Techwin Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: HAICHEDIACE CO., LTD.

Free format text: FORMER NAME: MDS CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeongnam Changwon City, South Korea

Patentee after: Marine origin Supreme Being Ace Co., Ltd.

Address before: Gyeongnam Changwon City, South Korea

Patentee before: MDS Co., Ltd.