KR102192492B1 - 제거 가능한 커버 레이어를 사용한 도금된 관통홀을 포함하는 적층 구조의 형성 방법 - Google Patents

제거 가능한 커버 레이어를 사용한 도금된 관통홀을 포함하는 적층 구조의 형성 방법 Download PDF

Info

Publication number
KR102192492B1
KR102192492B1 KR1020167001415A KR20167001415A KR102192492B1 KR 102192492 B1 KR102192492 B1 KR 102192492B1 KR 1020167001415 A KR1020167001415 A KR 1020167001415A KR 20167001415 A KR20167001415 A KR 20167001415A KR 102192492 B1 KR102192492 B1 KR 102192492B1
Authority
KR
South Korea
Prior art keywords
composite structure
core
layer
lower composite
conductive
Prior art date
Application number
KR1020167001415A
Other languages
English (en)
Other versions
KR20160023789A (ko
Inventor
신이치 이케타니
데일 커스텐
Original Assignee
산미나 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산미나 코포레이션 filed Critical 산미나 코포레이션
Publication of KR20160023789A publication Critical patent/KR20160023789A/ko
Application granted granted Critical
Publication of KR102192492B1 publication Critical patent/KR102192492B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31529—Next to metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/3154—Of fluorinated addition polymer from unsaturated monomers
    • Y10T428/31544—Addition polymer is perhalogenated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

제1도전 필름 및 제2도전 필름을 포함하는 코어 또는 하부 합성 구조가 제공된다. 상기 제1도전 필름은 제1도전 레이어 상에 형성되거나 그와 결합되는 박리/제거가 가능한 제1커버 레이어를 포함할 수 있다. 상기 제2도전 필름은 제2도전 레이어 상에 형성되거나 그와 결합되는 박리/제거가 가능한 제2커버 레이어를 포함할 수 있다.

Description

제거 가능한 커버 레이어를 사용한 도금된 관통홀을 포함하는 적층 구조의 형성 방법 {Method of forming a laminate structure having a plated through-hole using a removable cover layer}
본 출원은 2013년 6월 21일 출원된 미국 가출원 제61/838,163호, 발명의 명칭 “Method of Forming A Laminate Structure Having a Plated Through-Hole Using A Peelable Cover Layer"을 우선권으로 주장하며, 그 내용은 본 명세서에 전체 참조로 명시되어 통합된다.
적층 구조에 관한 다양한 특징들이 본 명세서에 개시되며, 보다 상세하게는, 도금 방지재(plating resist) 와 같은 비아 필 물질(via fill material)을 제거, 박리 가능한 커버 레이어를 사용하여, 도금된 관통홀이 구비된 하부 합성(sub-composite) 구조를 형성하는 방법이 개시된다.
인쇄 회로 기판과 같은 적층 구조는, 우선 1차로 하부 합성 구조를 외부 시트/레이어 및/또는 다른 하부 합성 구조에 적층하여 구성된다. 하나 이상의 홀이 매복 비아 홀(buried via hole)을 위한 하부 합성 구조(예를 들어, 드릴 작업 등으로)를 관통하여 형성될 수 있다. 이후, 도금 방지재를 스크린 프린팅(screen printing) 또는 수직 압출 진공 비아 필(vertical squeeze vacuum via fill) 등의 비아 홀 필링 머신(via hole filling machine)을 사용하여 하나 이상의 홀 내에 침전시킨다. 비아 필 머신을 사용함에도 불구하고, 도금 방지재의 침전은 상기 하부 합성 구조의 상측 및/또는 하측 표면에 초과된 (또는 잔류된) 도금 방지재를 남기게 된다. 일단 도금 방지재가 경화되면, 초과된 도금 잔류물은 편평하고 깨끗한 상부 및 하부 표면을 제공하기 위해서 하부 합성 구조의 상부 및 하부 표면으로부터 제거될 필요가 있다. 그러나, 현재로서는 얇은 적층면(예를 들어, 매우 고가의 정교한 제어가 필요한 도구로는 6밀리 미만의 한정 패널, 표준 툴로는 20밀리 미만의 한정 패널)을 문질러서 씻어 낼 수 있는 기계가 존재하지 않는다. 수작업으로 상기의 합성 구조의 상부 및 하부 표면을 문질러서 씻어내게 되면, 불균일한 청소 작업 및 서로 다른 두께 등으로 인하여 합성 구조의 표면이 불균일하게 될 수 있으며, 또한 비용도 매우 많이 소요된다.
따라서, 도금된 관통 홀의 형성 과정 중에, 구조와 구조 사이를 균일하게 유지할 수 있으며 동시에 시간과 비용 효율적인, 도금 방지재와 같은 비아 필 물질의 초과분을 제거하기 위한 방법이 요구된다.
본 발명의 일 목적은, 도금된 관통 홀의 형성 과정 중에, 구조와 구조 사이를 균일하게 유지할 수 있으며 동시에 시간과 비용 효율적인, 도금 방지재와 같은 비아 필 물질의 초과분을 제거하기 위한 방법을 제공하는 것이다.
본 발명의 일 측면으로서, 제1도전 필름 및 제2도전 필름을 포함하는 코어 또는 하부 합성 구조가 제공된다. 상기 제1도전 필름은 제1도전 레이어 상에 형성되거나 그와 결합되는 박리/제거가 가능한 제1커버 레이어를 포함할 수 있다. 상기 제2도전 필름은 제2도전 레이어 상에 형성되거나 그와 결합되는 박리/제거가 가능한 제2커버 레이어를 포함할 수 있다.
본 발명의 다른 일 측면으로서, 적층 구조의 제작방법이 제공되며, 상기 적층 구조의 제작 방법은, 제1도전 레이어의 제1 표면 상에 형성되거나 그와 결합된 박리 가능하거나 제거 가능한 제1커버 레이어를 포함하는 제1도전 필름; 및 상기 제1도전 필름의 상기 제1도전 레이어와 결합된 유전 레이어; 를 포함하는 제1 코어 또는 하부 합성 구조를 형성하는 단계; 상기 제1 코어 또는 하부 합성 구조 내에 상기 제1도전 필름 및 상기 유전 레이어를 관통하는 홀(hole)을 형성하는 단계; 상기 제1 코어 또는 하부 합성 구조 내의 상기 홀 내에 도금 방지재를 침전시키는 단계; 및 상기 제1 커버 레이어를 제거하여 상기 제1코어 또는 하부 합성 구조의 상부 표면 상의 초과 또는 잔류 도금 방지재를 청소하는 단계; 를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 박리/제거가 가능한 커버 레이어를 사용하여, 코어 또는 하부 합성 구조의 표면 상의 초과 또는 잔류 도금 방지재를 빠른 시간 안에 저렴한 비용으로 청소할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 방지재와 같은 비아 필 물질의 초과분을 제거하는 과정 중에, 구조와 구조 사이를 균일하게 유지할 수 있다.
도 1은 도금 방지재가 충진된 비아 홀(via hole)을 포함하는 일반적인 하부 합성구조의 형성과정을 도시한 단면도이다.
도 2는 수직적으로 분할 도금된 관통홀을 포함하는 일반적인 적층 구조를 형성하는 방법을 도시한 도면이다.
도 3은 본 발명의 일 측면에 따른, 도금 방지재가 충진된 비아 홀(via hole)을 포함하는 하부 합성구조의 형성과정을 도시한 단면도이다.
도 4(도 4A 및 도 4B 포함)는 본 발명의 일 측면에 따른, 수직적으로 분할 도금된 관통홀을 포함하는 적층 구조를 형성하는 방법을 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 코어(core) 또는 하부 합성 구조를 도시한 도면이다.
도 6은 본 발명의 다른 일 실시예에 따른 코어(core) 또는 하부 합성 구조를 도시한 도면이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 코어(core) 또는 하부 합성 구조를 도시한 도면이다.
이하의 설명에서, 또한, 다양한 구체적 세부 사항들이 본 명세서에서 설명된 실시예들에 대한 완전한 이해를 돕기 위하여 개시된다. 그러나, 본 명세서에서 설명된 실시예들이 속하는 기술분야에서 통상의 지식을 가진 사람이라면 이러한 구체적 세부 사항이 없이도 상기 실시예들을 실시할 수 있다는 점을 이해할 수 있을 것이다. 예를 들어, 본 명세서에서 설명된 실시예들의 요지를 불필요한 세부 사항으로 흐리지 않기 위해서, 동작들은 구성도로 도시되거나, 전혀 도시되지 않을 수도 있다. 기타의 사례들, 종래에 알려진 동작, 구조 및 기술들은 본 명세서에서 설명된 실시예들의 요지를 흐리지 않기 위해서, 상세하게 도시되지 않을 수 있다.
도금 방지재가 충진된 비아 홀을 포함하는 하부 합성 구조의 일 실시예
도 1은 도금 방지재가 충진된 비아 홀(via hole)을 포함하는 하부 합성구조(100)의 형성과정을 도시한 단면도이다. 제1단계(단계 A)에서는, 상기 하부 합성구조(코어(core)라고도 할 수 있음) (100)는 제1도전 레이어 또는 박막(104)과 제2도전 레이어 또는 박막(106) 사이에 샌드위치처럼 개재된 유전 레이어(102)를 포함할 수 있다. 제2단계(단계B)에서는, 상기 하부 합성구조(100)를 관통하는 홀(108)이 드릴 또는 레이저 등의 방법을 통하여 형성된다. 제3단계(단계C)에서는, 도금 방지재(110)가, 예를 들어, 비아 홀 필링 머신 또는 기타의 해당 기술 분야에서 알려진 방법을 사용하여, 상기 홀(108)에 침전된다. 후속되는 도금 과정에서는, 상기 도금 방지재(110)가 도전 물질이 상기 제1도전 레이어 또는 박막(104)과 상기 제2도전 레이어 또는 박막(106) 사이에 도금되는 것을 방지할 수 있다. 상기 도금 방지재의 침전은 초과 또는 잔류 도금 방지재(112)를 상기 하부 합성 구조(100)의 상부 표면(114) 또는 하부 표면(116) 상에 남길 수 있다. 이후, 상기 도금 방지재(100)는 경화(cured) 또는 반-경화(semi-cured)될 수 있다. 제4단계(단계 D)에서는, 상기 하부 합성 구조(100)는 평탄화 되어(예를 들어, 연마 평탄화 또는 기타의 화학적 또는 기계적 처리과정을 통하여), 초과 도금 방지제를 제거하여 실질적으로 편평한 표면을 제공할 수 있다.
일단 상기 하부 합성 구조(100)의 상부 및 하부 표면이 청소되고 충진 물질이 경화되면, 상기 제1도전 레이어 (102) 및 상기 제2도전 레이어(106)은 패턴화 될 수 있다(예를 들어, 전기적 경로 또는 트레이스(electrical paths or traces), 패드(pads), 안티패드(anti-pads) 등이 첨가될 수 있다).
제5단계(단계 E)에서, 상기 하부 합성 구조(100)는 이후 다계층 인쇄회로기판(PCB)(118) 또는 기타의 구조에 적층될 수 있다. 예를 들어, 하나 이상의 레이어(120, 122) (즉, 도전 레이어, 유전 레이어 등)가 상기 하부 합성 구조(100)의 상부 표면(114) 및/또는 하부 표면(116) 상에 적층될 수 있다. 일례로, 추가적인 유전 레이어 및/또는 도전 레이어가 상기 하부 합성 구조(100) 상에 형성되어 있을 수 있다. 일례에서는, 상기 하부 합성 구조(100)는 프리프레그(본딩 시트) 및 도전 박막으로 적층되어 상기 다계층 PCB(118)를 형성할 수 있다. 상기 도전 레이어(예를 들어, 도전 박막)는 패터닝 되어 전기적 경로 또는 트레이스를 형성할 수 있다.
제6단계(단계 F)에서는, 관통홀(124)이 상기 다계층 PCB(118) 및 상기 하부 합성 구조(100) 내의 도금 방지재(110)를 관통하여 뚫릴 수 있다. 상기 관통홀(124)은 제1형성홀(108)의 직경보다 작은 직경을 가질 수 있다. 이후, 상기 관통홀(124)은, 예를 들어 패널을 시드배스(seed bath)에 배치하고 그 다음 무전해 구리 배스(electroless copper bath) 내에 담그는 방식으로, 도금(130)될 수 있다. 상기 관통홀(124) 내의 상기 구리 도금(130)은 목표하거나 원하는 두께를 얻기 위한 전기 동 도금(electrolytic copper plating)에 의해 추가적으로 두께가 증가될 수 있다. 그 다음, 표면 회로 패터닝(surface circuit patterning)이 상기 다계층 PCB(118)의 상부 표면(126) 및/또는 하부 표면(128)에 형성되고, 솔더 마스크(solder mask), 명각(legend), 금속화(metallization) 또는 유기표면방부제(Organic Surface Preservative (OSP))와 같은 표면 마감(surface finish)이 제공될 수 있다.
상기 PCB(118) 작업이 완료된 이후, 상기 다계층 PCB(118)의 상부 표면(126) 및/또는 하부 표면(128) 상에는 전자 부품들이 부착되어 기능적인 인쇄 회로 또는 기타의 적층 구조를 형성할 수 있다.
도 2는 수직적으로 분할 도금된 관통홀을 포함하는 일반적인 적층 구조를 형성하는 방법을 도시한 도면이다. 우선, 제1코어 또는 하부 합성 구조가 형성되며, 상기 제1코어 또는 하부 합성 구조는 제1도전 레이어 또는 박막과 제2도전 레이어 또는 박막 사이에 샌드위치처럼 개재된 유전 레이어를 포함한다(202). 그 다음, 비아 홀(via hole)을 형성하기 위해서 상기 제1코어 또는 하부 합성 구조에 구멍을 뚫는다(204). 그 다음, 도금 방지재를 상기 제1코어 또는 하부 합성 구조의 홀에 침전시킨다(206).
도금 방지재를 침전시킨 이후, 상기 도금 방지재는 경화된다. 이후, 상기 제1코어 또는 하부 합성 구조의 상부 및 하부 표면을 청소하여 초과 또는 잔류된 도금 방지재를 제거한다(208). 일반적으로, 상기 상부 및 하부 표면은 평탄화 되어(예를 들어, 연마 평탄화 또는 기타의 화학적 또는 기계적 처리과정을 통하여), 초과 도금 방지제를 제거하고, 실질적으로 편평한 표면을 제공할 수 있다. 상기에 설명된 바와 같이, 이러한 방법들은 도구를 사용하여서는, 예를 들어6밀리 이하 등의 얇은 표면을 문질러서 씻어낼 수가 없다. 수작업의 경우는 결과물이 불균일하며 시간과 비용이 많이 소요된다.
상기 제1 코어 또는 하부 합성 구조의 상부 및 하부 표면들을 청소한 이후, 적어도 상기 제1코어 또는 하부 합성 구조의 상기 제1레이어는 패터닝 되어 비아(via) 패드(pads), 안티패드(antipads), 및/또는 전기적 트레이스(electrical traces)를 형성한다(210). 하나 이상의 유전 레이어 및/또는 제2 코어 또는 하부 합성 구조가 상기 제1코어 또는 하부 합성 구조에 적층될 수 있다(212). 이후, 관통홀이 상기 제1 코어 또는 하부 합성 구조 내의 도금 방지재를 관통하여 형성되며(214), 상기 관통홀의 내부 표면은 도전 물질로 도금되어 분할 도금된 관통홀을 형성한다(216). 그 다음, 상기 제2코어 또는 하부 합성구조의 적어도 하나의 도전 레이어는 패터닝 되어 비아 패드, 안티패드, 및/또는 전기적 트레이스를 형성할 수 있다(218). 추가적인 코어 또는 하부 합성구조, 및 분할 도금 및/또는 도금된 관통 홀이 추가적으로 제공될 수 있다(220).
박리 가능한 커버 레이어를 사용한 도금 방지재가 충진된 비아 홀을 포함하는 하부 합성 구조의 일 실시예
도 3은 본 발명의 일 측면에 따른, 도금 방지재가 충진된 비아 홀(via hole)을 포함하는 하부 합성구조의 형성과정을 도시한 단면도이다. 제1단계(단계 A)에서는, 상기 하부 합성구조(코어(core)라고도 할 수 있음) (300) 은 제1도전 필름(304)과 제2도전 필름(306) 사이에 샌드위치처럼 개재된 유전 레이어(302)를 포함할 수 있다. 상기 제1도전 필름(304)은 제1도전 레이어 또는 박막(310a) 및 박리 가능한 제1커버 레이어(308a)를 포함할 수 있다. 상기 제2도전 필름(306)은 제2도전 레이어 또는 박막(310b) 및 박리 가능한 제2커버 레이어(308a)를 포함할 수 있다. 상기의 유전 레이어 수지는 무기 충진재(inorganic filler), 보강 직물(reinforcing fabric), 및/또는 비보강 직물/구조(non-reinforcing fabric/structure)를 포함할 수 있다.
일 실시예에 따르면, 상기 코어 또는 하부 합성 구조(300)는 127밀리인치(mil)이하의 전체 두께를 가질 수 있다.
일 실시예에 따르면, 상기 코어 또는 하부 합성 구조(300)는 63밀리인치(mil)이하의 전체 두께를 가질 수 있다.
일 실시예에 따르면, 상기 코어 또는 하부 합성 구조(300)는 31밀리인치(mil)이하의 전체 두께를 가질 수 있다.
일 실시예에 따르면, 상기 코어 또는 하부 합성 구조(300)는 16밀리인치(mil)이하의 전체 두께를 가질 수 있다.
일 실시예에 따르면, 상기 제1도전 레이어(310a) 및 상기 제2도전 레이어(310b)는 두께가 3미크론(micron) 이하인 구리 박막일 수 있다. 다른 실시예에서는, 상기 제1도전 레이어(310a) 및 상기 제2도전 레이어(310b)의 두께는 10미크론(micron) 이상일 수 있다.
일 실시예에 따르면, 상기 박리 가능한 제1커버 레이어(308a) 및 제2커버 레이어(308b)는 두께가 70미크론(micron) 이하인 구리 박막일 수 있다. 다른 실시예에서는, 상기 박리 가능한 제1커버 레이어(308a) 및 제2커버 레이어(308b)의 두께는 20미크론(micron) 이하일 수 있다. 대안적으로, 상기 박리 가능한 제1커버 레이어(308a) 및 제2커버 레이어(308b)는 구리 박막으로부터 박리 가능하게 제조된 알루미늄, 크롬, 구리, 또는 기타의 금속으로 구성될 수 있다.
일 실시예에 따르면, 상기 제1도전 레이어(310a) 및 상기 제2도전 레이어(310b)는 유기 필름(organic film)일 수 있다. 대안적으로, 상기 박리 가능한 제1커버 레이어(308a) 및 제2커버 레이어(308b)는 섭씨 120도 이상의 녹는점 온도를 가지는 열가소성 수지 또는 열경화성 수지로 구성될 수 있다.
일 실시예에 따르면, 제1커버 레이어(308a) 및 제2커버 레이어(308b)는 기계적인 힘에 의해 박리 가능하거나, 씻겨져 나갈 수 있거나, 또는 용액에 의해서 제거 가능하다.
일 실시예에 따르면, 상기 유전 레이어(302)는, 예를 들어 경화되거나(cured) 부분적으로 경화(partially cured)된 프리프레그(prepreg), 본딩 시트(bonding sheet), 및/또는 하부 합성물질(sub-composite material) 등의 유전 물질(dielectric material)을 포함할 수 있으며, 이들 유전 물질은 보강재, 보강 물질 또는 골재를 함유하고 있을 수 있다. 경화되거나 부분적으로 경화된 수지는 에폭시(epoxy), 폴리이미드(polyimide), 폴리페닐린 에테르(polyphenylene ether (PPO)), 시아네이트 에스테르(cyanate ester), 탄화수소(hydrocarbon), 폴리테트라플루오로에틸렌(polytetrafluoroethylene (PTFE)), 비스말레이미드 트리아진(bismaleimide triazine (BT)), 페놀(phenol) 수지 또는 인쇄 회로 기판의 유전 물질에 사용되는 모든 수지를 순종 물질 또는 혼합된 화합물로서 포함할 수 있다. 수지를 함유한 보강재가 상기 유전 레이어(302)에 사용될 수 있으며, 직조되었거나(woven) 직조되지 않은(unwoven) 유리 섬유(glass fibers), 케블라 섬유(Kevlar fibers), 폴리에스테르 섬유(polyester fiber), 탄소 섬유(carbon fiber), 셀룰로오스 섬유(cellulose fiber) 또는 인쇄회로기판에 사용되는 기타 모든 종류의 섬유를 포함할 수 있다. 직조되지 않은 보강재가 사용될 경우, 이러한 보강재는 잘게 다져지거나 분말로 만들어진 섬유일 수 있다.
제2단계(단계 B)에서는, 상기 하부 합성구조(300)를 관통하는 홀(312)이 드릴링 또는 레이저 등의 방법을 통하여 형성될 수 있다. 제3단계(단계C)에서는, 도금 방지재(314)가, 예를 들어, 비아 홀 필링 머신 또는 기타의 해당 기술 분야에서 알려진 방법을 사용하여, 상기 홀(312)에 침전될 수 있다. 상기 도금 방지재의 침전은 초과 또는 잔류 도금 방지재(316)를 상기 제1도전 필름(304)의 상기 박리 가능한 제1커버 레이어(308a) 또는 상기 제2도전 필름(306)의 상기 박리 가능한 제2커버 레이어(308b) 상에 남길 수 있다. 상기 도금 방지재(314)가 경화된 이후, 제4단계(단계 D)에서, 상기 박리 가능한 제1커버 레이어(308a) 및 상기 박리 가능한 제2커버 레이어(308b)는 박리되어 상기 코어 또는 하부 합성 구조(300)의 상부 및 하부 표면은 깨끗하게 될 수 있다.
제5단계(단계 E)에서, 상기 하부 합성 구조(300)는 이후 다계층 인쇄회로기판(PCB)(318) 또는 기타의 구조에 적층될 수 있다. 예를 들어, 하나 이상의 레이어(320, 322) (예를 들어, 도전 레이어, 유전 레이어 등)가 상기 하부 합성 구조(300)의 상부 표면(316) 및/또는 하부 표면(317) 상에 적층될 수 있다. 일례로, 추가적인 유전 레이어 및/또는 도전 레이어가 상기 하부 합성 구조(300) 상에 형성되어 있을 수 있다. 일례에서는, 상기 하부 합성 구조(300)는 프리프레그(본딩 시트) 및 도전 박막으로 적층되어 상기 다계층 PCB(318)를 형성할 수 있다. 상기 도전 레이어(예를 들어, 도전 박막)는 패터닝 되어 전기적 경로 또는 트레이스를 형성할 수 있다.
제6단계(단계 F)에서는, 관통홀(324)이 상기 다계층 PCB(318) 및 상기 하부 합성 구조(300) 내의 도금 방지재(314)를 관통하여 뚫릴 수 있다. 상기 관통홀(324)은 제1형성홀(312)의 직경보다 작은 직경을 가질 수 있다. 이후, 상기 관통홀(324)은, 예를 들어 패널을 시드배스(seed bath)에 배치하고 그 다음 무전해 구리 배스(electroless copper bath) 내에 담그는 방식으로, 도금(326)될 수 있다. 상기 관통홀(324) 내의 상기 구리 도금(326)은 목표하거나 원하는 두께를 얻기 위한 전기 동 도금(electrolytic copper plating)에 의해 추가적으로 두께가 증가될 수 있다. 그 다음, 표면 회로 패터닝(surface circuit patterning)이 상기 다계층 PCB(318)의 상부 표면(328) 및/또는 하부 표면(330)에 형성되고, 솔더 마스크(solder mask), 명각(legend), 금속화(metallization) 또는 유기표면방부제(Organic Surface Preservative (OSP))와 같은 표면 마감(surface finish)이 제공될 수 있다.
도 4(도 4A 및 도 4B 포함)는 본 발명의 일 측면에 따른, 수직적으로 분할 도금된 관통홀을 포함하는 적층 구조를 형성하는 방법을 도시한 도면이다. 제1도전 필름과 제2도전 필름 사이에 유전 레이어를 포함하는 제1코어 또는 하부 합성 구조가 형성될 수 있으며, 상기 제1도전 필름 및 상기 제2도전 필름은 도전 레이어 및 제거 가능한 커버 레이어를 포함할 수 있다. 예를 들어, 상기 제1도전 필름은 제1도전 레이어 또는 박막 및 박리 가능하거나 제거 가능한 제1커버 레이어를 포함할 수 있으며, 상기 제2도전 필름은 제2도전 레이어 또는 박막 및 박리 가능하거나 제거 가능한 제2커버 레이어를 포함할 수 있다.
일 측면에 따르면, 상기 제1도전 레이어, 상기 제2도전 레이어, 및 상기 유전 레이어는 우선 함께 적층될 수 있다. 상기 제거 가능하거나 박리 가능한 레이어들은 이후 상기 적층 구조의 상부 및 하부 표면 상에 형성될 수 있다(예를 들어, 상기 제1 및 제2 도전 레이어의 외부 표면 상에 형성될 수 있다).
일 실시예에 따르면, 상기 제거 가능하거나 박리 가능한 제1 및 제2 커버 레이어들은 우선 상기 제1도전 레이어와 결합하여 상기 제1도전 필름을 형성할 수 있으며, 또한 상기 제2도전 레이어와 결합하여 상기 제2도전 필름을 형성할 수 있다. 그 이후, 상기 제1도전 필름 및 상기 제2도전 필름은 상기 유전 레이어와 결합하거나, 또는 상기 유전 레이어 상에 적층될 수 있다.
다른 일 실시예에 따르면, 상기 제거 가능하거나 박리 가능한 커버 레이어들은 박리(peeling), 세척(washing), 산 또는 기타의 용액을 사용한 화학적 제거(chemical removal), 가열(heating) 등의 방법으로 제거 가능한 필름, 코팅, 또는 레이어일 수 있다.
그 다음, 그 다음, 비아 홀(via hole)을 형성하기 위해서 상기 제1코어 또는 하부 합성 구조에 제1홀을 형성할 수 있으며, 상기 제1홀은 상기 제1도전 필름, 상기 제2도전 필름 및 상기 유전 레이어를 관통하며 연장될 수 있다(404).
도금 방지재를 상기 제1코어 또는 하부 합성 구조의 상기 홀에 침전시킬 수 있다(406). 상기 도금 방지재의 침전은 초과 또는 잔류 도금 방지재를 상기 제거 가능하거나 박리 가능한 제1커버 레이어 및 상기 제거 가능하거나 박리 가능한 제2 커버 레이어 상에 남길 수 있다. 상기 도금 방지재가 경화된 이후(407), 상기 박리 가능하거나 제거 가능한 제1 및 제2 커버 레이어들을 제거 또는 박리하여 초과 또는 잔류 도금 방지재를 상기 제1 코어 또는 하부 합성 구조의 상부 및/또는 하부 표면에서 제거할 수 있다(408).
상기 제1 코어 또는 하부 합성 구조의 상부 및 하부 표면들을 청소한 이후, 상기 제1코어 또는 하부 합성 구조의 도전 레이어들 중 적어도 하나는 패터닝 되어 비아(via) 패드(pads), 안티패드(antipads), 및/또는 전기적 트레이스(electrical traces)를 형성한다(410). 하나 이상의 유전 레이어 및/또는 제2 코어 또는 하부 합성 구조가 상기 제1코어 또는 하부 합성 구조에 적층될 수 있다(412). 예를 들어, 상기 하나 이상의 유전 레이어 및/또는 제2 코어 또는 하부 합성 구조는 상기 제1코어 또는 하부 합성 구조의 양측 표면 상에 적층될 수 있다. 이후, 제2홀(예를 들어, 관통홀)이 상기 적층 구조를 관통하여 형성될 수 있으며, 상기 제2홀은 상기 제1홀 내의 상기 도금 방지재를 관통하며 연장될 수 있고, 상기 제1홀의 제1직경은 상기 제2홀의 제2직경보다 클 수 있다(414). 상기 제2홀의 내부 표면은 도전 물질로 도금되어 상기 도금된 제2홀을 관통하는 분할 도금된 비아(via)를 형성할 수 있다(416). 상기 분할된 도전 비아(conductive via)에서 도금 방지재를 포함하는 부분은 도전 물질을 전혀 포함하지 않을 수 있다.
대안적인 실시예 에서는, 상기 하나 이상의 유전 레이어 및/또는 제2 코어 또는 하부 합성 구조는 상기 제1코어 또는 하부 합성 구조의 단지 일측 표면 상에만 적층될 수도 있다. 이러한 실시예에서는, 상기 도전 비아(vi는 분할되지 않으나, 도금 방지재를 포함하는 부분을 제외하고 상기 제2홀을 관통하여 연장될 수 있다.
하나 이상의 도전 레이어 및/또는 상기 제2코어 또는 하부 합성구조는 패터닝 되어 비아 패드, 안티패드, 및/또는 전기적 트레이스를 형성할 수 있다(418). 추가적인 코어 또는 하부 합성구조, 및 도금된 관통 홀이 상기 적층 구조에 추가적으로 제공될 수 있다(420).
어떤 구현 실시예에서는, 예를 들어, 연성(flexible), 반-연성/반-경성(semi-flexible/semi-rigid), 또는경성(rigid)의 상기 제1 코어 또는 하부 합성 구조가 하나 이상의 도전 레이어(예를 들어, 박막) 및 그 사이에 개재된 하나 이상의 유전 레이어를 포함할 수 있다. 이러한 구현 실시예에서는, 상기 제1 코어 또는 하부 합성 구조는 상부 및 하부 표면에 도전 레이어를 구비할 수 있다.
도 5는 본 발명의 일 실시예에 따른 코어(core) 또는 하부 합성 구조(500)를 도시한 도면이다. 상기 하부 합성 구조(500)는 도전 레이어(504)와 도전 레이어(506) 사이에 샌드위치처럼 개재된 유전 레이어(502)를 포함할 수 있다. 상기 하부 합성 구조(500)를 관통하는 비아(via)를 형성하기 이전에(예를 들어, 드릴링 또는 도금작업을 하기 이전에), 제거 가능 및/또는 박리 가능한 레이어(508, 510)들이 상기 도전 레이어(504, 506)들과 결합할 수 있다.
도 6은 본 발명의 다른 일 실시예에 따른 코어(core) 또는 하부 합성 구조를 도시한 도면이다. 상기 하부 합성 구조(600)는 도전 레이어(604)의 단지 일측 면에만 결합하는 유전 레이어(602)를 포함할 수 있다. 상기 하부 합성 구조(600)를 관통하는 비아(via)를 형성하기 이전에(예를 들어, 드릴링 또는 도금작업을 하기 이전에), 제거 가능 및/또는 박리 가능한 레이어(608)가 상기 도전 레이어(604)와 결합할 수 있다.
도 7은 본 발명의 또 다른 일 실시예에 따른 코어(core) 또는 하부 합성 구조를 도시한 도면이다. 상기 하부 합성 구조(700)는 도전 레이어(604)의 단지 일측 면에만 결합하는 유전 레이어(602)를 포함할 수 있다. 상기 하부 합성 구조(700)를 관통하는 비아(via)를 형성하기 이전에(예를 들어, 드릴링 또는 도금작업을 하기 이전에), 제거 가능 및/또는 박리 가능한 레이어(608)가 상기 도전 레이어(604)와 결합할 수 있다. 상기 하부 합성 구조(700)를 관통하는 제1홀이 뚫릴 수 있으며, 도금 방지 물질(712)이 상기 상기 제1홀 내에 침전되거나 충진될 수 있다. 이어서, 제2도전 레이어(714) 및 제거 가능 또는 박리 가능한 제2 커버 레이어(716)가 상기 하부 합성 구조(700)의 반대 편에 결합될 수 있다.
상기 코어 또는 하부 합성 구조는 127밀리인치(mil)이하의 전체 두께를 가질 수 있다.
다양한 실시예에서, 상기 코어 또는 하부 합성 구조는 63밀리인치(mil)이하, 31밀리인치(mil)이하, 또는 16밀리인치(mil)이하의 전체 두께를 가질 수 있다. 다른 실시예들에서는, 각각의 도전 레이어는 12미크론(micron)에서 210미크론 사이의 두께, 또는 18미크론(micron)에서 35미크론 사이의 두께를 가질 수 있다.
상기 명세서에서 설명된 실시예들은 실제의 구현예에 따라 달라질 수 있는 다양한 세부 사항들을 참고로 하여 설명되었다. 따라서, 본 명세서 및 도면은 본 발명의 범위를 제한하는 것이 아니라 본 발명의 실시예를 설명하는 관점에서 해석되어야 한다. 본 발명의 권리범위는 첨부한 청구항 및 그와 균등한 범위까지에 해당하도록 의도된 것이다.
본 발명이 속하는 기술분야에서 통상의 지식을 가진 사람이라면 본 명세서에서 개시된 실시예들과 관련된 다양한 예시적인 논리 블록, 모듈, 회로 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 조합으로서 구현될 수 있다는 것을 이해할 수 있을 것이다. 하드웨어와 소프트웨어의 이러한 호환성을 명확하게 설명하기 위하여, 상기에서는 다양한 예시적인 구성요소, 블록, 모듈, 회로, 및 단계들이 일반적으로 이들의 기능성과 관련하여 설명되었다. 이러한 기능성이 하드웨어 또는 소프트웨어로 구현될 것인지의 여부는 전체 시스템 상에 부여된 설계적인 제약사항 및 구체적인 적용방안에 따라 달라질 수 있다.
몇몇의 특정 실시예들이 첨부한 도면을 참조하여 설명되고 도시되었으나, 이러한 실시예들은 단지 예시적인 것일 뿐이며, 본 발명의 범위를 제한하지 않는다고 이해되어야 한다. 또한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 사람이라면 본 실시예들을 다양하게 변경하여 실시하는 것이 가능하므로, 본 발명은 본 명세서에서 도시되고 설명된 특정 구성 및 배치에 국한되지 않는다.
100 하부 합성 구조 102 유전 레이어
104 제1도전 레이어 또는 박막 106 제2도전 레이어 또는 박막
108 홀 110 도금 방지재
112 초과 또는 잔류 도금 방지재
114 상부 표면 116 하부 표면
118 인쇄회로기판(PCB) 120, 122 추가 레이어
124 관통홀 126 PCB의 상부 표면
128 PCB의 하부 표면 130 도금
300 코어 또는 하부 합성 구조 302 유전 레이어
304 제1도전 필름 306 제2도전 필름
308a 제1커버 레이어 308b 제2 커버 레이어
310a 제1도전 레이어 310b 제2도전 레이어
312 홀 314 도금 방지재
316 초과 또는 잔류 도금 방지재
318 인쇄회로기판(PCB) 320, 322 추가 레이어
324 관통홀 326 도금
328 PCB의 상부 표면 330 PCB의 하부 표면
500 하부 합성 구조 502 유전 레이어
504, 506 도전 레이어
508, 510 제거 가능 및/또는 박리 가능한 레이어
600 하부 합성 구조 602 유전 레이어
604 도전 레이어
608 제거 가능 및/또는 박리 가능한 레이어
700 코어 또는 하부 합성 구조 712 도금 방지 물질
714 제2도전 레이어
716 제거 가능 또는 박리 가능한 제2 커버 레이어

Claims (20)

  1. 제1도전 레이어의 제1 표면 상에 형성되거나 그와 결합된 박리 가능하거나 제거 가능한 제1커버 레이어를 포함하는 제1도전 필름;
    상기 제1도전 필름의 상기 제1도전 레이어와 결합된 유전 레이어;
    상기 제1커버 레이어, 상기 제1 도전 레이어 및 상기 유전 레이어를 관통하는 홀; 및
    상기 홀 내에 배치되고, 상기 제1 커버 레이어의 적어도 일 부분 상에 배치되는 도금 방지재; 를 포함하고,
    상기 제1커버 레이어의 두께는 20미크론(micron) 이하인 코어 또는 하부 합성 구조.
  2. 제1항에 있어서,
    제2도전 레이어의 제1 표면 상에 형성되거나 그와 결합된 박리 가능하거나 제거 가능한 제2커버 레이어를 포함하는 제2도전 필름; 을 더 포함하고,
    상기 유전 레이어는 상기 제2도전 필름의 상기 제2도전 레이어의 제2표면과 결합되는 코어 또는 하부 합성 구조.
  3. 제1항에 있어서,
    상기 제1도전 레이어는 상기 유전 레이어보다 얇게 형성되는 코어 또는 하부 합성 구조.
  4. 제3항에 있어서,
    상기 제1도전 레이어는 3미크론(micron)에서 210미크론 사이의 두께를 가지는 코어 또는 하부 합성 구조.
  5. 제3항에 있어서,
    상기 제1도전 레이어는 12미크론(micron)에서 35미크론 사이의 두께를 가지는 코어 또는 하부 합성 구조.
  6. 제1항에 있어서,
    상기 제1도전 레이어는 상기 유전 레이어 상에 형성되고, 이어서 상기 제1커버 레이어는 상기 제1도전 레이어와 결합되는 코어 또는 하부 합성 구조.
  7. 제1항에 있어서,
    상기 제1도전 레이어 및 상기 제1 커버 레이어는 상호 결합되고, 이어서 상기 유전 레이어와 결합되는 코어 또는 하부 합성 구조.
  8. 제1항에 있어서,
    상기 코어 또는 하부 합성 구조는 250밀리인치(mil)이하의 전체 두께를 가지는 코어 또는 하부 합성 구조.
  9. 제1항에 있어서,
    상기 유전 레이어는 에폭시(epoxy), 폴리이미드(polyimide), 폴리페닐린 에테르(polyphenylene ether (PPO)), 시아네이트 에스테르(cyanate ester), 탄화수소(hydrocarbon), 폴리테트라플루오로에틸렌(polytetrafluoroethylene (PTFE)), 비스말레이미드 트리아진(bismaleimide triazine (BT)), 페놀(phenol) 수지 또는 이러한 수지들의 혼합물 중 하나를 포함하는 코어 또는 하부 합성 구조.
  10. 제2항에 있어서,
    상기 제1커버 레이어 및 상기 제2커버 레이어는 금속박(metallic foil), 유기 필름(organic film), 또는 금속 또는 유기 코팅(metallic or organic coating) 중 하나인 코어 또는 하부 합성 구조.
  11. 제1항에 있어서,
    상기 제1커버 레이어는 상기 제1 도전 레이어와 결합하는 금속 박막인 코어 또는 하부 합성 구조.
  12. 제2항에 있어서,
    상기 제1커버 레이어 및 상기 제2 커버 레이어는 수지 레이어인 코어 또는 하부 합성 구조.
  13. 제1도전 레이어의 제1 표면 상에 형성되거나 그와 결합된 박리 가능하거나 제거 가능한 제1커버 레이어를 포함하는 제1도전 필름; 및 상기 제1도전 필름의 상기 제1도전 레이어와 결합된 유전 레이어; 를 포함하는 제1 코어 또는 하부 합성 구조를 형성하는 단계;
    상기 제1 코어 또는 하부 합성 구조 내에 상기 제1도전 필름 및 상기 유전 레이어를 관통하는 홀(hole)을 형성하는 단계;
    상기 제1 코어 또는 하부 합성 구조 내의 상기 홀 내부 및 상기 제1 커버 레이어의 적어도 일 부분 상에 배치되는 도금 방지재를 침전시키는 단계; 및
    상기 제1 커버 레이어를 제거하여 상기 제1코어 또는 하부 합성 구조의 상부 표면 상의 초과 또는 잔류 도금 방지재를 청소하는 단계;
    를 포함하고,
    상기 제1커버 레이어의 두께는 20미크론(micron) 이하인 적층 구조의 제작방법.
  14. 제13항에 있어서,
    상기 제1 코어 또는 하부 합성 구조 및 상기 도금 방지재를 관통하는 관통홀을 형성하는 단계; 및
    상기 관통 홀의 내부 표면을 도전 물질로 도금하여 분할 도금된 관통홀을 형성하는 단계; 를 더 포함하는 적층 구조의 제작방법.
  15. 제13항에 있어서,
    적어도 상기 제1도전 레이어를 패터닝하여 비아(via) 패드(pads), 안티패드(antipads), 및/또는 전기적 트레이스(electrical traces)를 형성하는 단계; 를 더 포함하는 적층 구조의 제작방법.
  16. 제13항에 있어서,
    하나 이상의 추가적인 유전 레이어 및 하나 이상의 추가적인 코어 또는 하부 합성 구조를 상기 제1코어 또는 하부 합성 구조에 적층하는 단계; 를 더 포함하는 적층 구조의 제작방법.
  17. 제13항에 있어서,
    상기 박리 가능하거나 제거 가능한 제1커버 레이어는 상기 제1 도전 레이어와 결합하는 금속 박막인 적층 구조의 제작방법.
  18. 제13항에 있어서,
    상기 제1도전 레이어는 3미크론(micron)에서 210미크론 사이의 두께를 가지는 적층 구조의 제작방법.
  19. 제13항에 있어서,
    상기 제1도전 레이어는 12미크론(micron)에서 35미크론 사이의 두께를 가지는 적층 구조의 제작방법.
  20. 제13항에 있어서,
    상기 제1코어 또는 하부 합성 구조는 제2도전 레이어 상에 형성된 박리 가능한 제2커버 레이어를 포함하고, 상기 제2도전 레이어는 상기 제1도전 필름을 마주 보는 표면 상에서 상기 제1 코어 또는 하부 합성 구조와 결합하는 적층 구조의 제작방법.
KR1020167001415A 2013-06-21 2014-06-23 제거 가능한 커버 레이어를 사용한 도금된 관통홀을 포함하는 적층 구조의 형성 방법 KR102192492B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361838163P 2013-06-21 2013-06-21
US61/838,163 2013-06-21
PCT/IB2014/002315 WO2015004541A2 (en) 2013-06-21 2014-06-23 Method of forming a laminate structure having a plated through-hole using a removable cover layer

Publications (2)

Publication Number Publication Date
KR20160023789A KR20160023789A (ko) 2016-03-03
KR102192492B1 true KR102192492B1 (ko) 2020-12-18

Family

ID=52132008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167001415A KR102192492B1 (ko) 2013-06-21 2014-06-23 제거 가능한 커버 레이어를 사용한 도금된 관통홀을 포함하는 적층 구조의 형성 방법

Country Status (6)

Country Link
US (2) US10757819B2 (ko)
EP (1) EP3011810A4 (ko)
JP (1) JP6599853B2 (ko)
KR (1) KR102192492B1 (ko)
CN (1) CN105409334B (ko)
WO (1) WO2015004541A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107650381B (zh) * 2016-07-26 2021-02-19 精工爱普生株式会社 三维造型物的造型工作台、制造装置以及制造方法
US10446356B2 (en) 2016-10-13 2019-10-15 Sanmina Corporation Multilayer printed circuit board via hole registration and accuracy
CN108738379B (zh) * 2017-02-22 2020-02-21 华为技术有限公司 金属化孔的形成方法、电路板的制造方法及电路板
JP7388088B2 (ja) * 2018-10-30 2023-11-29 Tdk株式会社 積層セラミック電子部品とその製造方法
WO2020131897A1 (en) * 2018-12-17 2020-06-25 Averatek Corporation Three dimensional circuit formation
CN109862718A (zh) * 2019-04-02 2019-06-07 生益电子股份有限公司 一种孔壁铜层在指定层断开的过孔加工方法及pcb

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020092677A1 (en) * 2001-01-17 2002-07-18 Farquhar Donald S. Formation of multisegmented plated through holes

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE7412169L (sv) * 1974-09-27 1976-03-29 Perstorp Ab Forfarande vid framstellning av genomgaende hal i ett laminat
JPS5648198A (en) * 1979-09-26 1981-05-01 Matsushita Electric Ind Co Ltd Method of manufacturing flexible printed circuit board
US4804615A (en) * 1985-08-08 1989-02-14 Macdermid, Incorporated Method for manufacture of printed circuit boards
US5343616B1 (en) * 1992-02-14 1998-12-29 Rock Ltd Method of making high density self-aligning conductive networks and contact clusters
JPH05319675A (ja) * 1992-05-25 1993-12-03 Matsushita Electric Works Ltd 表面シート材の剥離方法
JPH0936550A (ja) * 1995-07-19 1997-02-07 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
EP1720392A3 (en) * 1995-11-10 2009-04-08 Ibiden Co., Ltd. Multilayered printed wiring board and its manufacture
JP3276833B2 (ja) * 1995-12-13 2002-04-22 太陽インキ製造株式会社 光硬化性・熱硬化性艶消しレジストインキ組成物
JPH09263727A (ja) * 1996-03-28 1997-10-07 Hitachi Chem Co Ltd 金属表面保護樹脂組成物、これを用いた積層体及び印刷回路板の製造法
DE59704821D1 (de) 1997-03-12 2001-11-08 Siemens Ag Leiterplatte für elektrische geräte mit hf-komponenten, insbesondere für mobile funk-telekommunikationsgeräte
US6183880B1 (en) 1998-08-07 2001-02-06 Mitsui Mining & Smelting Co., Ltd. Composite foil of aluminum and copper
US6770380B2 (en) * 1998-08-11 2004-08-03 Nikko Materials Usa, Inc. Resin/copper/metal laminate and method of producing same
US6951707B2 (en) 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
US7087510B2 (en) * 2001-05-04 2006-08-08 Tessera, Inc. Method of making bondable leads using positive photoresist and structures made therefrom
US6780233B1 (en) * 2001-05-24 2004-08-24 Seagate Technology Llc Wettability improvement of spun-on resist and thermoplastic materials
US7157366B2 (en) * 2002-04-02 2007-01-02 Samsung Electronics Co., Ltd. Method of forming metal interconnection layer of semiconductor device
JP3626486B2 (ja) * 2003-06-30 2005-03-09 Ｔｄｋ株式会社 電子部品の製造方法および電子部品
KR100567087B1 (ko) 2003-10-20 2006-03-31 삼성전기주식회사 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
KR100632577B1 (ko) * 2004-05-03 2006-10-09 삼성전기주식회사 인쇄회로기판의 전해 금도금 방법
JP2005330407A (ja) * 2004-05-21 2005-12-02 Somar Corp 再剥離性粘着シート及びそれを用いた被着体加工方法
RU2267872C1 (ru) 2004-05-24 2006-01-10 Алексей Петрович Чернышов Печатная плата
KR100688864B1 (ko) * 2005-02-25 2007-03-02 삼성전기주식회사 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
TWI389205B (zh) * 2005-03-04 2013-03-11 Sanmina Sci Corp 使用抗鍍層分隔介層結構
US7482261B2 (en) * 2006-07-26 2009-01-27 International Business Machines Corporation Interconnect structure for BEOL applications
US7807215B2 (en) * 2006-09-21 2010-10-05 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing copper-clad laminate for VOP application
JP4983341B2 (ja) 2007-03-30 2012-07-25 住友ベークライト株式会社 銅箔付き絶縁樹脂シート、多層プリント配線板、多層プリント配線板の製造方法および半導体装置
US20090056998A1 (en) 2007-08-31 2009-03-05 International Business Machines Corporation Methods for manufacturing a semi-buried via and articles comprising the same
CN102124414B (zh) * 2009-04-17 2014-04-02 长瀬化成株式会社 光致抗蚀剂剥离剂组合物以及光致抗蚀剂剥离方法
CN102548251B (zh) * 2011-12-12 2014-06-25 深圳崇达多层线路板有限公司 Pcb真空压合塞孔工艺
CN102595799B (zh) 2011-12-30 2015-03-25 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制造方法
CN102625604B (zh) * 2012-03-20 2014-10-01 柏承科技(昆山)股份有限公司 高密度互联印制板的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020092677A1 (en) * 2001-01-17 2002-07-18 Farquhar Donald S. Formation of multisegmented plated through holes

Also Published As

Publication number Publication date
EP3011810A4 (en) 2017-04-05
KR20160023789A (ko) 2016-03-03
US10757819B2 (en) 2020-08-25
US20150007933A1 (en) 2015-01-08
JP2016527711A (ja) 2016-09-08
JP6599853B2 (ja) 2019-10-30
WO2015004541A2 (en) 2015-01-15
CN105409334B (zh) 2019-12-20
WO2015004541A3 (en) 2015-07-30
CN105409334A (zh) 2016-03-16
US20210014980A1 (en) 2021-01-14
EP3011810A2 (en) 2016-04-27

Similar Documents

Publication Publication Date Title
KR102192492B1 (ko) 제거 가능한 커버 레이어를 사용한 도금된 관통홀을 포함하는 적층 구조의 형성 방법
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
KR20090037801A (ko) 코어 기판 및 그 제조 방법
US10973133B2 (en) Sacrificial structure with dummy core and two sections of separate material thereon for manufacturing component carriers
JP2009099621A (ja) 基板の製造方法
JP2007035689A (ja) 電子部品内蔵基板の製造方法
US20170006699A1 (en) Multilayer circuit board, semiconductor apparatus, and method of manufacturing multilayer circuit board
US20090020326A1 (en) Wiring board and method of manufacturing wiring board
US10219383B2 (en) Printed wiring board and method for manufacturing the same
JP2009099620A (ja) コア基板およびその製造方法
JP4907216B2 (ja) プリント配線板及びプリント配線板の製造方法
KR20120040892A (ko) 인쇄회로기판 및 그의 제조 방법
KR20110081856A (ko) 배선판 및 그의 제조 방법
US11051410B2 (en) Component carriers sandwiching a sacrificial structure and having pure dielectric layers next to the sacrificial structure
JP2009054930A (ja) 部品内蔵型多層プリント配線板及びその製造方法
JP3760771B2 (ja) 回路形成基板および回路形成基板の製造方法
JP2023089150A (ja) リジッド・フレックス多層プリント配線板
JP5022750B2 (ja) 多層プリント配線板
JP2015162626A (ja) プリント配線板およびその製造方法
JP2018157090A (ja) プリント配線板およびその製造方法
JP5648841B2 (ja) Ｓｖｈ付き多層配線基板
JP3996049B2 (ja) 配線板およびその製造方法、並びに、多層配線板
JP6804276B2 (ja) 部品内蔵基板の製造方法および部品内蔵基板
JP3973654B2 (ja) プリント配線基板の製造方法
JP3854910B2 (ja) 配線基板の製造方法及び配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right