CN105409334B - 使用可去除覆盖层形成具有电镀透孔的层叠结构的方法 - Google Patents

使用可去除覆盖层形成具有电镀透孔的层叠结构的方法 Download PDF

Info

Publication number
CN105409334B
CN105409334B CN201480042464.7A CN201480042464A CN105409334B CN 105409334 B CN105409334 B CN 105409334B CN 201480042464 A CN201480042464 A CN 201480042464A CN 105409334 B CN105409334 B CN 105409334B
Authority
CN
China
Prior art keywords
sub
composite structure
layer
core
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480042464.7A
Other languages
English (en)
Other versions
CN105409334A (zh
Inventor
S·伊克塔尼
D·克斯滕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sang Meter Na Co
Original Assignee
Sang Meter Na Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sang Meter Na Co filed Critical Sang Meter Na Co
Publication of CN105409334A publication Critical patent/CN105409334A/zh
Application granted granted Critical
Publication of CN105409334B publication Critical patent/CN105409334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31529—Next to metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/3154—Of fluorinated addition polymer from unsaturated monomers
    • Y10T428/31544—Addition polymer is perhalogenated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

提供一种芯部或子复合结构，该芯部或子复合结构包括第一导电膜和第二导电膜之间的介电层。第一导电膜可以包括第一可剥离/可去除覆盖层，该第一可剥离/可去除覆盖层形成在第一导电层上，或联接至该第一导电层。第二导电膜可以包括第二可剥离/可去除覆盖层，该第二可剥离/可去除覆盖层形成在第二导电层上，或联接至第二导电层。

Description

使用可去除覆盖层形成具有电镀透孔的层叠结构的方法
优先权要求
用于专利的本申请要求于2013年6月21日提交的、标题为“Method of Forming ALaminate Structure Having a Plated Through-Hole Using A Peelable Cover Layer(使用可剥离覆盖层形成具有电镀透孔的层叠结构的方法)”的美国临时申请61/838,163的优先权，其全部内容通过引用而明确地并入本文。
技术领域
各种特征涉及层叠结构，并且更具体地，涉及一种这样的方法，该方法使用可去除或可剥离覆盖层，以从子复合结构(sub-composite structure)的上表面和下表面清洁诸如电镀抗蚀剂这样的通孔(via)填充材料，来形成具有电镀过孔的子复合结构。
背景技术
诸如印刷电路板这样的层叠结构，通过首先对具有外部片/层的子复合结构和/或其它子复合结构进行层叠来制备(prepared)。可以通过针对所埋入的通孔(via hole)的子复合来形成(例如，钻孔)一个或更多个孔。这之后可以是：使用诸如丝网印刷或垂直挤压真空通孔填充这样的通孔填充机器，在一个或更多个孔内沉积电镀抗蚀剂。尽管使用通孔填充机器，但是电镀抗蚀剂的沉积物在子复合结构的上部和/或下表面上留下过量的(或残留的)电镀抗蚀剂。一旦已固化电镀抗蚀剂，过量的电镀抗蚀剂就需要从子复合结构的上部和下部去除，以便提供大体平面，和/或清洁上部和/或下表面。然而，目前这里不存在这样一种机器，该机器能够擦洗掉薄的层叠(例如，通过非常昂贵的紧密控制要求工具来限制平板尺寸>6mil,针对标准工具的>20mil)。人工和手动擦洗子复合结构的上部和下表面不但可以导致子复合结构上的不一致的表面(例如，不一致的清洁、不同的厚度等)，而且实现起来还将是非常昂贵的。
因此，需要一种方法，用于在形成电镀透孔期间去除过量的诸如电镀抗蚀剂这样的通孔填充材料，该电镀透孔在结构至结构之间是一致的，并且不仅节约时间还节约成本。
附图说明
图1例示具有电镀抗蚀剂填充通孔的通常子复合结构的构造的截面图。
图2例示形成具有垂直分段电镀透孔的通常层叠结构的方法。
图3例示根据本发明的一个方面的具有电镀抗蚀剂填充通孔的子复合结构的构造。
图4(包括图4A和图4B)例示根据本发明的一个方面的形成具有垂直分段电镀透孔的层叠结构的方法。
图5例示示例性芯部或子复合结构。
图6例示另一个示例性芯部或子复合结构。
图7例示又一个示例性芯部或子复合结构。
具体实施方式
在以下详细的描述中，阐述了许多具体细节，以便提供实施方式的透彻理解。然而，本领域技术人员将理解的是：在不具有这些具体细节的情况下，可以实践这些实施方式。例如，可以在框图中示出或根本无需示出这些操作，以便不会在不必要的细节上使实施方式模糊不清。在其它示例中，可以不详细地示出众所周知的操作、结构和技术，以便不会使实施方式模糊不清。
具有电镀抗蚀剂填充通孔的示例性子复合结构
图1例示具有电镀抗蚀剂填充的通孔的子复合结构100的构造的截面图。在第一阶段处(阶段A)，子复合结构100(例如，本文中还被称作芯部)可以包括：介电层102，该介电层102被夹设在第一导电层或箔(foil)104和第二导电层或箔106之间。在第二阶段处(阶段B)，透过子复合结构100形成(例如，通过钻孔、激光等)孔108。在第三阶段处(阶段C)，使用例如，通孔填充机器或在工业中已知的任何其它方法来将电镀抗蚀剂110沉积到孔中。在随后的电镀工艺期间，电镀抗蚀剂110可以防止导电材料在第一导电层或箔104和第二导电层或箔106之间被电镀。电镀抗蚀剂的沉积可以在子复合结构100的上表面114和/或下表面116上留下过量的或残留的电镀抗蚀剂112。然后，对电镀抗蚀剂110进行固化或半固化。在第四阶段处(阶段D)，为了提供大体平坦的表面，可以平面化(例如，通过研磨平面化或其它化学的或机械的工艺)子复合结构100，以去除过量的电镀抗蚀剂。
一旦已经清洁子复合结构100的上表面和下表面，并且固化填充材料，就可以图案化第一导电层102和第二导电层106(例如，为了添加电路径或迹线、焊盘、反焊盘等)。
在第五阶段处(阶段E)，子复合结构100然后可以被层叠成多层印刷电路板(PCB)118或其它层叠结构。例如，可以在子复合结构100的上表面114和/或下表面116上层叠一个或更多个层120和122(例如，导电层、介电层等)。在一个示例中，附加的介电层和/或导电层可以形成到子复合结构100上。例如，子复合结构100可以由半固化片(粘结片)和导电箔进行层压，以形成多层PCB118。可以图案化导电层(例如，导电箔)以形成电路径或迹线。
在第六阶段处(阶段F)，透过包括有子复合结构100中的电镀抗蚀剂110的多层PCB118，钻出透孔124。透孔124可以具有比第一次形成的孔108的直径更小的直径。然后，透孔124可以例如通过将平板放置到到种子浴(seed bath)，随后浸入在化学镀铜浴(electroless copper bath)中来电镀130。还可以通过电解镀铜来增厚透孔124中的镀铜130，以获得目标或所需的厚度。随后，可以在多层PCB118的上表面126和/或下表面128上形成表面电路图案，并且利用诸如焊接掩膜、刻印(legend)和金属化或有机表面保护层(OSP)这样的表面处理来进行制备。
在完成印刷电路板(PCB)118之后，可以在多层PCB118的上表面126和/或下表面128上附接电子部件，以形成功能性印刷电路组件或其它层叠结构。
图2例示形成具有垂直分段电镀抗蚀剂填充通孔的通常层叠结构的方法。首先，形成第一芯部或子复合结构，该第一芯部或子复合结构包括夹设在第一导电层或箔和第二导电层或箔之间的介电层(202)。接下来，针对透孔(通孔)，在第一芯部或子复合结构中形成孔(204)。然后，在第一芯部或子复合结构中的孔中沉积电镀抗蚀剂(206)。
在沉积电镀抗蚀剂之后，固化电镀抗蚀剂。然后，清洁第一芯部或子复合结构的顶部表面和底部表面，以去除过量的(或残留的)电镀抗蚀剂(208)。通常，为了提供大体上平坦和清洁的表面，(例如，通过研磨平面化或其它化学或机械处理)平面化顶部和底部表面，以去除过量的电镀抗蚀剂。如上所述，这些方法不能够使用工具擦洗薄表面，例如6mil或更小的表面，并且手工擦洗表面提供不一致的结果，以及是耗费时间并成本昂贵。
在清洁第一芯部或子复合结构的顶部表面和底部表面之后，可以图案化第一芯部或子复合结构的至少一个导电层，以形成通孔焊盘(via pad)、反焊盘(antipad)和/或电迹线210。然后，一个或更多个介电层和/或第二芯部或子复合结构能够被层叠到第一芯部或子复合结构212。然后，透过在第一芯部或子复合结构中的电镀抗蚀剂形成透孔(214)，并且透孔的内部表面用形成分段电镀透孔的导体材料来进行电镀(216)。接下来，可以图案化第二芯部或子复合结构的至少一个导电层，以形成通孔焊盘、反焊盘和/或电迹线(218)。还能够添加额外的芯部或子复合结构和分段电镀和/或电镀透孔(220)。
使用可剥离覆盖层来示例性构建填充有电镀抗蚀剂通孔的子复合结构
图3例示了根据本发明的一个方面的具有电镀抗蚀剂填充通孔的子复合结构的构造。在第一阶段处(阶段A)，子复合结构300(本文中还被称作芯部)可以通过介电层302来形成，该介电层302被夹设在第一导电膜304和第二导电膜306之间。第一导电膜304可以包含第一导电层或箔310a和第一剥离覆盖层308a。第二导电膜306可以包含第二导电层或箔310b和第二剥离覆盖层308b。介电层树脂可以包括：无机填充剂、加强织物、和/或非加强织物/结构。
根据一个示例，芯部或子复合结构300可以具有127千分之一英寸(密耳)或更小的总厚度。
根据另一个示例，芯部或子复合结构300可以具有63千分之一英寸(密耳)或更小的总厚度。
根据还一个示例，芯部或子复合结构300可以具有31千分之一英寸(密耳)或更小的总厚度。
根据还一个示例，芯部或子复合结构300可以具有16千分之一英寸(密耳)或更小的总厚度。
根据一个示例，第一导电层310a和第二导电层310b可以是铜箔，该铜箔在厚度上大于3微米。在另一个示例中，第一导电层310a和第二导电层310b可以是在厚度上大于10微米。
根据一个示例，第一可剥离覆盖层308a和第二可剥离覆盖层308b可以是铜箔，该铜箔在厚度上小于70微米。在另一个示例中，第一可剥离覆盖层308a和第二可剥离覆盖层308b可以是在厚度上小于20微米。另选地，第一可剥离覆盖层308a和第二可剥离覆盖层308b可以由从铜箔剥离开的铝、铬、铜或任何其它金属来形成。
根据一个示例，第一导电层310a和第二导电层310b可以是有机膜。另选地，第一可剥离覆盖层308a和第二可剥离覆盖层308b可以由热塑性树脂(该热塑性树脂具有120摄氏度或更高的熔点温度)或热固性塑料形成。
根据一个示例，可以通过机械力或洗掉来剥离，或者通过溶解来去除第一覆盖层和第二覆盖层。
根据一个示例，介电层302可以包括介电材料(例如，半固化片、粘结片和/或诸如固化或部分固化树脂这样的子复合材料)，并且这些可以用加强物或加强材料或聚集体(aggregate)来浸渍。固化或部分固化的树脂可以包括如下各项作为纯或混合组分：环氧树脂、聚酰亚胺、聚苯醚(PPO)、氰酸酯、烃类树脂、聚四氟乙烯(PTFE)、双马来酰亚胺三嗪(BT)、酚树脂，或用于印刷电路板介电材料的任何树脂。树脂浸渍加强物可以用于介电层302，并且该树脂浸渍加强物可以包括：织造或非织造玻璃纤维、凯夫拉纤维、聚酯纤维、碳纤维、纤维素纤维或用于印刷电路板的任何其它纤维。当使用非织造加强时，这个加强可以是作为短切、粉末材料等的纤维。
在第二阶段处(阶段B)，透过子复合结构300可以形成(例如，通过钻孔)孔312。在第三阶段处(阶段C)，例如，可以使用通孔填充机器或在工业中已知的任何其它方法来将电镀抗蚀剂314沉积到孔312中。电镀抗蚀剂314的沉积可以在第一导电膜304的第一可剥离覆盖层308a上和在第二导电膜306的第二可剥离覆盖层308b上留下过量的(或残留的)电镀抗蚀剂316。在第四阶段处(阶段D)，在已经固化电镀抗蚀剂314之后，可以剥离掉第一可剥离覆盖层308a和第二可剥离覆盖层308b，留下芯部或子复合结构300的清洁的上表面和下表面。
在第五阶段处(阶段E)，然后子复合结构300可以被层叠成多层印刷电路板(PCB)318或其它层叠结构。例如，可以在子复合结构300的上表面316和/或下表面317上层叠一个或更多个层320和322(例如，导电层、介电层等)。在一个示例中，附加的介电层和/或导电层可以已经形成到子复合结构300上。例如，子复合结构300可以由半固化片(粘结片)和导电箔进行层压，以形成多层PCB 318。可以图案化导电层(例如，导电箔)，以形成电路径或迹线。
在第六阶段处(阶段F)，透过包括有子复合结构300中的电镀抗蚀剂314的多层PCB318，钻出透孔324。透孔324可以具有比第一次形成的孔312的直径更小的直径。然后，透孔324可以例如通过将多层PCB318放置到种子浴(seed bath)中，随后浸入在化学镀铜浴中来进行电镀(326)。还可以通过电解镀铜增厚透孔324中的镀铜326，以获得目标或所需的厚度。随后，可以在多层PCB 318的上表面328和/或下表面330上形成表面电路图案，并且利用诸如焊接掩膜、刻印和金属化或有机表面保护层(OSP)这样的表面处理来进行制备。
图4(包括图4A和图4B)例示根据本发明的一个方面的形成具有电镀透孔的层叠结构的方法。可以形成第一芯部或子复合结构，其包括在第一导电膜和第二导电膜之间的介电层，该第一导电膜和第二导电膜包含导电层和可去除覆盖层。例如，第一导电膜可以包含第一导电层或箔和第一可去除/可剥离覆盖层，并且第二导电膜可以包含第二导电层或箔和第二可去除/可剥离覆盖层。
根据一个方面，首先可以将第一导电层、第二导电层和介电层层叠在一起。随后，可以在层叠结构的顶部表面和底部表面(例如，在第一导电层和第二导电层的外部表面)上形成可去除/可剥离覆盖层。
在一个示例中，可以将第一可去除/可剥离覆盖层和第二可去除/可剥离覆盖层联接至第一导电层(以形成第一导电膜)和第二导电层(以形成第二导电膜)。然后，将第一导电膜和第二导电膜联接或层叠在介电层上。
在另一个示例中，可去除/可剥离覆盖层可以是：可以通过剥离、清洗、化学去除(通过酸或其它溶液)、加热等来去除的膜、涂层或层。
接下来，针对透孔(通孔)，在第一芯部或子复合结构中形成第一孔，该第一孔延伸透过第一导电膜、第二导电膜和介电层(404)。
在第一芯部或子复合结构的孔中可以沉积电镀抗蚀剂(406)。电镀抗蚀剂的沉积可以在第一可去除/可剥离覆盖层上和第二可去除/可剥离覆盖层上留下过量的(或残留的)电镀抗蚀剂。在已经固化电镀抗蚀剂(407)之后，然后去除掉/剥离掉第一可去除/可剥离覆盖层和第二可去除/可剥离覆盖层，以从第一芯部或子复合结构的上表面和/或下表面去除残留的电镀抗蚀剂(408)。
在清洁第一芯部或子复合结构的顶部表面和底部表面之后，可以图案化第一芯部或子复合结构的至少一个导电层，以形成通孔焊盘、反焊盘和/或电迹线(410)。一个或更多个介电层和导电层和/或第二芯部或子复合结构可以被层叠到第一芯部或子复合结构，以形成层叠结构(412)。例如，可以在第一芯部或子复合结构的两侧上层叠所述一个或更多个介电层和/或第二芯部或子复合结构。然后，透过该层叠结构可以形成第二孔(例如，透孔)，该第二孔延伸透过第一孔中的电镀抗蚀剂，该第一孔具有比第二孔的第二直径更大的第一直径(414)。可以用导电材料电镀第二孔的内部表面，以形成透过电镀第二孔的分段导电通孔(416)。分段导电通孔的包括电镀抗蚀剂的部分可以不含导电材料。
在另选地实施方式中，可以在第一芯部或子复合结构的仅一侧上层叠一个或更多个电介质/导电层和/或第二芯部或子复合结构。在这种实施方式中，导电通孔不是分段的，但是该导电通孔延伸第二孔，透过除了包括电镀抗蚀剂的部分以外。
可以图案化第二芯部或子复合材料和/或一个或更多个导电层的至少一个导电层，以形成通孔焊盘、反焊盘和/或电迹线418。还能够将额外的芯部或子复合层和电镀透孔添加至层叠结构(420)。
在一些实现方式中，第一芯部或子复合结构(例如，柔性、半柔性/半刚性或刚性)可以包括一个或更多个导电层(例如，箔)，而在所述一个或更多个导电层之间具有一个或更多个电解质层。在这种实现方式中，该第一芯部或子复合结构可以在顶部表面和底部表面上具有导电层。
图5例示示例性芯部或子复合结构500。该子复合结构500可以包含夹设在导电层504和506之间的介电层502。在透过子复合结构500的通孔形成(例如，在钻孔或电镀)之前，可以将可去除和/或可剥离层508和510联接至导电层508和506的外表面。
图6例示另一个示例性芯部或子复合结构600。该子复合结构600可以包含只在一个侧上联接至导电层604的介电层602。在透过子复合结构600的通孔形成(例如，在钻孔或电镀)之前，可以将可去除和/或可剥离层608联接至导电层608的外表面。
图7例示又一个示例性芯部或子复合结构700。该子复合结构700可以包含只在一个侧上联接至导电层604的介电层602。在透过子复合结构700的通孔形成(例如，在钻孔或电镀)之前，可以将可去除和/或可剥离层608联接至导电层608的外表面。透过子复合结构对孔进行钻孔，并且在第一孔中沉积或填充电镀抗蚀剂材料712。随后，可以将第二导电层714和可去除或可剥离第二覆盖层716联接至子复合结构700的相对侧。
根据权利要求1所述的芯部或子复合结构，其中，芯部或子复合结构具有127千分之一英寸(密耳)或更小的总厚度。
在各种示例中，芯部或子复合结构可以具有63千分之一英寸(密耳)或更小的总厚度、31千分之一英寸(密耳)或更小的总厚度、或16千分之一英寸(密耳)或更小的总厚度。在其它示例中，每个导电层可以具有12至210微米之间的厚度，或在18至35微米之间的厚度。
在上述说明书中，已参照多个具体细节来描述本发明的实施方式，该具体细节可以具有不同的实现方式。此外，本说明书和附图因此被认为是说明性的而不是限制性的意义。本发明旨在落在所附权利要求的范围内，包括其全部同等物。
本领域技术人员还将显而易见的是，与本文中公开的实施方式关联描述的各种例示性逻辑框、模块、电路、算法步骤可以被实现为电子硬件、计算机软件、或二者的组合。为了清晰地例示硬件和软件的可交换性，在它们的功能性方面中，在上面已经总体描述各种例示性组件、框、模块、电路和步骤。这种功能是否被实现为硬件或是否被实现为软件取决于加在整个系统上的具体应用和设计约束。
虽然特定示例性实现方式已经被描述并且被示出在附图中时，但是将理解的是，这些实施方式在广阔发明意义上仅仅是示例性，并不是限制性，并且本发明不局限于示出和描述的具体的构造和布置，因为对于本领域技术人员而言可以发生各种其它的修改。

Claims (18)

1.一种芯部或子复合结构，所述芯部或子复合结构包括：
第一导电膜，所述第一导电膜包括预先形成在第一导电层的第一表面上的可剥离第一覆盖层；
介电层，所述介电层联接至所述第一导电膜的所述第一导电层的第二表面，其中，所述第一覆盖层具有小于20微米的厚度，并且所述第一导电层具有210微米或更小的厚度并且能够承受所述第一覆盖层的剥离，并且其中，所述第一导电层和所述第一覆盖层联接在一起，然后它们联接至所述介电层；
孔，所述孔透过所述第一覆盖层、所述第一导电膜和所述介电层；以及
电镀抗蚀剂，所述电镀抗蚀剂沉积在所述孔中，并且覆盖所述第一覆盖层的上表面的至少一部分。
2.根据权利要求1的所述的芯部或子复合结构，所述芯部或子复合结构还包括：
第二导电膜，所述第二导电膜包括可剥离/可去除第二覆盖层，所述可剥离/可去除第二覆盖层形成在第二导电层的第一表面上，或联接至所述第二导电层的所述第一表面，其中，所述介电层联接至所述第二导电膜的所述第二导电层的第二表面。
3.根据权利要求1所述的芯部或子复合结构，其中，所述第一导电层比所述介电层薄。
4.根据权利要求3所述的芯部或子复合结构，其中，所述第一导电层具有3微米至210微米之间的厚度。
5.根据权利要求3所述的芯部或子复合结构，其中，所述第一导电层具有12微米至35微米之间的厚度。
6.根据权利要求1所述的芯部或子复合结构，其中，所述芯部或子复合结构具有250千分之一英寸(密耳)或更小的总厚度。
7.根据权利要求1所述的芯部或子复合结构，其中，所述介电层由如下各项中的一种组成：环氧树脂、聚酰亚胺、聚苯醚PPO、氰酸酯、烃类树脂、聚四氟乙烯PTFE、双马来酰亚胺三嗪BT、酚树脂、或这些树脂的混合。
8.根据权利要求1所述的芯部或子复合结构，其中，所述第一覆盖层由具有120摄氏度或更高的熔点温度的热塑性树脂形成。
9.根据权利要求1所述的芯部或子复合结构，其中，所述第一覆盖层是金属层。
10.根据权利要求1所述的芯部或子复合结构，其中，所述第一覆盖层由热固性塑料形成。
11.一种用于制造层叠结构使用的方法，所述方法包括以下步骤：
形成第一芯部或子复合结构，所述第一芯部或子复合结构包括：
第一导电膜，所述第一导电膜包括预先形成在第一导电层的第一表面上的可剥离第一覆盖层，其中，所述第一覆盖层具有小于20微米的厚度，并且所述第一导电层具有210微米或更小的厚度并且能够承受所述第一覆盖层的剥离；
介电层，所述介电层联接至所述第一导电膜的所述第一导电层的第二表面，其中，所述第一导电层和所述第一覆盖层联接在一起，然后它们联接至所述介电层；
在所述第一芯部或子复合结构中形成孔，所述孔延伸透过所述第一导电膜和所述介电层；
在所述第一芯部或子复合结构中的所述孔中沉积电镀抗蚀剂，其中，所述电镀抗蚀剂延伸覆盖所述第一覆盖层的上表面的至少一部分；以及
去除所述第一覆盖层，以清洁掉所述第一芯部或子复合结构的上表面上的过量或残留的电镀抗蚀剂。
12.根据权利要求11所述的方法，所述方法还包括以下步骤：
透过所述第一芯部或子复合结构和所述电镀抗蚀剂形成透孔；以及
利用形成分段电镀透孔的导电材料来电镀所述透孔的内部表面。
13.根据权利要求11所述的方法，所述方法还包括以下步骤：
图案化所述第一导电层的至少部分，以形成通孔焊盘、反焊盘和/或电迹线。
14.根据权利要求11所述的方法，所述方法还包括以下步骤：
将一个或更多个另外的介电层和一个或更多个另外的芯部或子复合结构层叠到所述第一芯部或子复合结构。
15.根据权利要求11所述的方法，其中，所述可剥离第一覆盖层小于35微米。
16.根据权利要求11所述的方法，其中，所述第一导电层具有3微米至210微米之间的厚度。
17.根据权利要求11所述的方法，其中，所述第一导电层具有12微米至35微米之间的厚度。
18.根据权利要求11所述的方法，其中，所述第一芯部或子复合结构还包括：
第二导电膜，所述第二导电膜包括形成在第二导电层上的第二可剥离覆盖层，所述第二导电层与所述第一导电膜相反的表面上联接至所述芯部或子复合结构。
CN201480042464.7A 2013-06-21 2014-06-23 使用可去除覆盖层形成具有电镀透孔的层叠结构的方法 Active CN105409334B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361838163P 2013-06-21 2013-06-21
US61/838,163 2013-06-21
PCT/IB2014/002315 WO2015004541A2 (en) 2013-06-21 2014-06-23 Method of forming a laminate structure having a plated through-hole using a removable cover layer

Publications (2)

Publication Number Publication Date
CN105409334A CN105409334A (zh) 2016-03-16
CN105409334B true CN105409334B (zh) 2019-12-20

Family

ID=52132008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480042464.7A Active CN105409334B (zh) 2013-06-21 2014-06-23 使用可去除覆盖层形成具有电镀透孔的层叠结构的方法

Country Status (6)

Country Link
US (2) US10757819B2 (zh)
EP (1) EP3011810A4 (zh)
JP (1) JP6599853B2 (zh)
KR (1) KR102192492B1 (zh)
CN (1) CN105409334B (zh)
WO (1) WO2015004541A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107650381B (zh) * 2016-07-26 2021-02-19 精工爱普生株式会社 三维造型物的造型工作台、制造装置以及制造方法
US10446356B2 (en) * 2016-10-13 2019-10-15 Sanmina Corporation Multilayer printed circuit board via hole registration and accuracy
WO2018152686A1 (zh) * 2017-02-22 2018-08-30 华为技术有限公司 金属化孔的形成方法、电路板的制造方法及电路板
JP7388088B2 (ja) * 2018-10-30 2023-11-29 Tdk株式会社 積層セラミック電子部品とその製造方法
CN113424306B (zh) * 2018-12-17 2024-09-17 艾瑞科公司 三维电路的形成
CN109862718A (zh) * 2019-04-02 2019-06-07 生益电子股份有限公司 一种孔壁铜层在指定层断开的过孔加工方法及pcb

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4411982A (en) * 1979-09-26 1983-10-25 Matsushita Electric Industrial Co., Ltd. Method of making flexible printed circuits
US4804615A (en) * 1985-08-08 1989-02-14 Macdermid, Incorporated Method for manufacture of printed circuit boards
EP0804061A1 (en) * 1995-11-10 1997-10-29 Ibiden Co, Ltd. Multilayered printed wiring board and its manufacture
CN101133478A (zh) * 2005-03-04 2008-02-27 三米拉-惜爱公司 利用电镀保护层同时并选择性分割通孔结构
CN102595799A (zh) * 2011-12-30 2012-07-18 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制造方法
CN102625604A (zh) * 2012-03-20 2012-08-01 柏承科技(昆山)股份有限公司 高密度互联印制板的制造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE7412169L (sv) * 1974-09-27 1976-03-29 Perstorp Ab Forfarande vid framstellning av genomgaende hal i ett laminat
US5343616B1 (en) * 1992-02-14 1998-12-29 Rock Ltd Method of making high density self-aligning conductive networks and contact clusters
JPH05319675A (ja) * 1992-05-25 1993-12-03 Matsushita Electric Works Ltd 表面シート材の剥離方法
JPH0936550A (ja) * 1995-07-19 1997-02-07 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JP3276833B2 (ja) * 1995-12-13 2002-04-22 太陽インキ製造株式会社 光硬化性・熱硬化性艶消しレジストインキ組成物
JPH09263727A (ja) * 1996-03-28 1997-10-07 Hitachi Chem Co Ltd 金属表面保護樹脂組成物、これを用いた積層体及び印刷回路板の製造法
AU725291B2 (en) 1997-03-12 2000-10-12 Siemens Aktiengesellschaft Printed circuit board for electrical devices having RF components, particularly for mobile radio telecommunication devices
US6183880B1 (en) * 1998-08-07 2001-02-06 Mitsui Mining & Smelting Co., Ltd. Composite foil of aluminum and copper
US6770380B2 (en) * 1998-08-11 2004-08-03 Nikko Materials Usa, Inc. Resin/copper/metal laminate and method of producing same
US6426470B1 (en) * 2001-01-17 2002-07-30 International Business Machines Corporation Formation of multisegmented plated through holes
US6951707B2 (en) * 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
US7087510B2 (en) * 2001-05-04 2006-08-08 Tessera, Inc. Method of making bondable leads using positive photoresist and structures made therefrom
US6780233B1 (en) * 2001-05-24 2004-08-24 Seagate Technology Llc Wettability improvement of spun-on resist and thermoplastic materials
US7157366B2 (en) * 2002-04-02 2007-01-02 Samsung Electronics Co., Ltd. Method of forming metal interconnection layer of semiconductor device
JP3626486B2 (ja) * 2003-06-30 2005-03-09 Ｔｄｋ株式会社 電子部品の製造方法および電子部品
KR100567087B1 (ko) * 2003-10-20 2006-03-31 삼성전기주식회사 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
KR100632577B1 (ko) * 2004-05-03 2006-10-09 삼성전기주식회사 인쇄회로기판의 전해 금도금 방법
JP2005330407A (ja) * 2004-05-21 2005-12-02 Somar Corp 再剥離性粘着シート及びそれを用いた被着体加工方法
RU2267872C1 (ru) * 2004-05-24 2006-01-10 Алексей Петрович Чернышов Печатная плата
KR100688864B1 (ko) * 2005-02-25 2007-03-02 삼성전기주식회사 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
US7482261B2 (en) * 2006-07-26 2009-01-27 International Business Machines Corporation Interconnect structure for BEOL applications
US7807215B2 (en) * 2006-09-21 2010-10-05 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing copper-clad laminate for VOP application
JP4983341B2 (ja) * 2007-03-30 2012-07-25 住友ベークライト株式会社 銅箔付き絶縁樹脂シート、多層プリント配線板、多層プリント配線板の製造方法および半導体装置
US20090056998A1 (en) * 2007-08-31 2009-03-05 International Business Machines Corporation Methods for manufacturing a semi-buried via and articles comprising the same
WO2010119753A1 (ja) * 2009-04-17 2010-10-21 ナガセケムテックス株式会社 フォトレジスト剥離剤組成物及びフォトレジスト剥離方法
CN102548251B (zh) * 2011-12-12 2014-06-25 深圳崇达多层线路板有限公司 Pcb真空压合塞孔工艺

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4411982A (en) * 1979-09-26 1983-10-25 Matsushita Electric Industrial Co., Ltd. Method of making flexible printed circuits
US4804615A (en) * 1985-08-08 1989-02-14 Macdermid, Incorporated Method for manufacture of printed circuit boards
EP0804061A1 (en) * 1995-11-10 1997-10-29 Ibiden Co, Ltd. Multilayered printed wiring board and its manufacture
CN101133478A (zh) * 2005-03-04 2008-02-27 三米拉-惜爱公司 利用电镀保护层同时并选择性分割通孔结构
CN102595799A (zh) * 2011-12-30 2012-07-18 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制造方法
CN102625604A (zh) * 2012-03-20 2012-08-01 柏承科技(昆山)股份有限公司 高密度互联印制板的制造方法

Also Published As

Publication number Publication date
CN105409334A (zh) 2016-03-16
JP6599853B2 (ja) 2019-10-30
KR20160023789A (ko) 2016-03-03
EP3011810A2 (en) 2016-04-27
US20150007933A1 (en) 2015-01-08
WO2015004541A2 (en) 2015-01-15
US10757819B2 (en) 2020-08-25
JP2016527711A (ja) 2016-09-08
US20210014980A1 (en) 2021-01-14
KR102192492B1 (ko) 2020-12-18
EP3011810A4 (en) 2017-04-05
WO2015004541A3 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
US20210014980A1 (en) Method of forming a laminate structure having a plated through-hole using a removable cover layer
US6664127B2 (en) Method of manufacturing multi-layer printed wiring board
KR101056718B1 (ko) 기판의 제조 방법
KR101003341B1 (ko) 코어 기판 및 그 제조 방법
US10674608B2 (en) Printed circuit board and manufacturing method thereof
US10973133B2 (en) Sacrificial structure with dummy core and two sections of separate material thereon for manufacturing component carriers
KR20090037794A (ko) 배선 기판 및 그 제조 방법
KR20090037801A (ko) 코어 기판 및 그 제조 방법
JP4846258B2 (ja) 配線基板及びその製造方法
JP4907216B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2018157089A (ja) プリント配線板およびその製造方法
KR20120040892A (ko) 인쇄회로기판 및 그의 제조 방법
KR20110081856A (ko) 배선판 및 그의 제조 방법
US11051410B2 (en) Component carriers sandwiching a sacrificial structure and having pure dielectric layers next to the sacrificial structure
JP2009010266A (ja) プリント配線板の製造方法及びプリント配線板
KR20180013017A (ko) 인쇄회로기판
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
WO2017046762A1 (en) Sacrificial structure comprising low-flow material for manufacturing component carriers
JP2018157090A (ja) プリント配線板およびその製造方法
KR20110124560A (ko) 인쇄회로기판제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
JP2007266325A (ja) プリント配線材料、プリント配線材料の製造方法、多層プリント配線板の製造方法
JPH05191052A (ja) プリント配線板とその製造方法
JPH05121878A (ja) プリント配線板とその製造方法
JP2016162968A (ja) 多層プリント配線板及びその製造方法
KR20130068656A (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant