JP3626486B2 - 電子部品の製造方法および電子部品 - Google Patents
電子部品の製造方法および電子部品 Download PDFInfo
- Publication number
- JP3626486B2 JP3626486B2 JP2003186226A JP2003186226A JP3626486B2 JP 3626486 B2 JP3626486 B2 JP 3626486B2 JP 2003186226 A JP2003186226 A JP 2003186226A JP 2003186226 A JP2003186226 A JP 2003186226A JP 3626486 B2 JP3626486 B2 JP 3626486B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- film
- layer
- electronic component
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の単層板を順次積層した電子部品の製造方法および電子部品に係り、特に隣接する前記単層板間の接続をなすための導電体を形成するのに好適な電子部品の製造方法および電子部品に関する。
【０００２】
【従来の技術】
従来、単層板を貫通する導体部を形成するとともに、これらを重ね合わせ前記単層板間の接続を行うような電子部品が知られている。
【０００３】
そして前記単層板においては、層間接続をなす導体部を形成するための製造方法が種々提案・開示されている。図６は、電子部品の従来における単層板の製造過程を示した工程説明図である。
【０００４】
電子部品を構成する単層板では、同図（１）を参照すると、一定の厚みを有した絶縁材料からなる基材１と、この基材１の両面に形成された導体膜２と下部導体層３とがあらかじめ形成されている。
【０００５】
このような形態からなる単層板の各面に上部配線パターン４と下部配線パターン５（ともに図７（３）を参照）とを形成するには、まず導体膜２を覆うように、レジストとなるドライフィルム６を貼り付ける。そしてこのドライフィルム６を貼り付けた後は、露光と現像を行うことで、後述する導体部の径に相当する穴７を形成する。このようにドライフィルム６に穴７を形成した後は、同図（２）に示すように、穴７の底面に露出する導体膜２に対しエッチングを行い、前記穴７から露出する導体膜２を除去し基材１を露出させる。
【０００６】
このようにエッチング工程により穴７の底部に基材１を露出させた後は、同図（３）に示すように、ドライフィルム６の剥離するとともに、レーザ照射によって穴７の径に相当する開口部８を形成する。そして当該開口部８を形成した後は、同図（４）に示すように基材１における上層側および開口部８に対し、一様に化学めっきとなる無電解めっきを施し、無電解めっき層９を形成する。
【０００７】
無電解めっき層９を形成した後は、前記無電解めっき層９を給電膜（電極）として電解めっきを施し、開口部８の内部および導体膜２の上側に金属１０を析出させる。この状態を図７（１）に示す。そして同図（２）に示すように電解めっきによって開口部８の内部を金属１０で充填させた後は、同図（３）に示すようにサブトラクティブ法によって、導体膜２と下部導体層３とにパターンニングを行い、上部配線パターン４と下部配線パターン５とを形成するとともに、開口部８内に導体部１１を形成する。
【０００８】
ところで上記従来例では、無電解めっき層を用い基材と導体部１０との密着性の向上を図るようにしたが（例えば、特許文献１参照）、前記無電解めっき層に代えて他の処理を適用する方法も知られている（例えば、特許文献２参照）。
【０００９】
【特許文献１】
特開平１１−３４３５９３号公報（【０００２】）
【００１０】
【特許文献２】
【００１１】
特開２００１−２１７５５３号公報（【請求項１】）
【００１２】
【発明が解決しようとする課題】
しかし上述した無電解めっき（および無電解めっきに代わるその他の方法）を用いた場合では以下に示すような問題点があった。
【００１３】
すなわち図７（２）に示すように、無電解めっき層を形成した後に、電解めっきを施し開口部８を金属１０で埋めようとすると、基材１の片側表面全体にめっき層が厚く形成されてしまい、この結果、同図（３）に示すようにエッチングにて配線パターンを形成する際に、当該配線パターンの断面が台形になってしまい、寸法精度の低下や、幅の狭い配線パターンが形成できなくなるといった問題点があった。
【００１４】
また無電解めっき層９を形成し、これを電極として電気めっきを施すと、この無電解めっき層９における表面と穴の内側とでは、表面の方が新鮮なめっき液が多くあたる。このため当該表面での電気めっき層の成長が促進され、この結果、開口部７に金属材が充填される前に、前記開口部７ が（電気めっき層によって）塞がれ、導体部３の内部に空隙（いわゆるボイド）が生じてしまうおそれがあった。
【００１５】
また無電解めっきを使用せず、他の前処理を施す場合でも同様の問題が生じるおそれがあった。
【００１６】
ところで無電解めっきを使用する場合には、導体以外の部分（絶縁体部分）にもメッキを付着させるため、金属触媒が用いられる。しかしこの金属触媒が配線層の表面に残留すると、絶縁抵抗値が低下したり、配線パターンの短絡等の障害を引き起こす可能性があった。なお近年の電子部品では狭ピッチ化が進んでおり、上記障害のおそれは一層高まっている。
【００１７】
本発明は、上記従来の問題点に着目し、電気めっきの前処理である無電解めっき、またはそれに準じる他の前処理を廃止することで、工程の簡略化を達成するとともに、電気的信頼性の向上を達成することが可能な電子部品の製造方法および電子部品を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明は、単層板にいずれか一方の面に貼り付けられた開口部底面となる導体層を給電膜（電極）とし、電気めっきを成長させれば、無電解めっき層を電極として用いずとも導体部を形成することができるという知見に基づいてなされたものである。
【００１９】
すなわち本発明に係る電子部品の製造方法は、導体膜と下部導体層とに挟まれた絶縁部材の前記導体膜側の表面に前記下部導体層から接続される導体部を露出させる電子部品の製造方法であって、前記導体部の形成領域に前記下部導体層を底部とする開口部を前記導体膜側より形成し、前記下部導体層を電極として前記開口部の底部より金属めっきを成長させ、当該金属めっきが前記導体膜に達し前記開口部内に前記導体部を形成した後に、前記導体膜と前記導体部とを電極として、これら前記導体膜と前記導体部の上面に金属めっきを成長させ、上部導体層を形成するだけの厚みを形成する手順とした。
【００２０】
さらに具体的には、下部導体層を覆う絶縁部材の上側表面に前記下部導体層から接続される導体部を露出させる電子部品の製造方法であって、前記絶縁部材の上側表面に導体膜と前記導体膜の一部に保護膜を厚み方向に形成した後、前記導体部の形成領域に前記保護膜と前記導体膜とに前記下部導体層を底部とする開口部を形成し、前記下部導体層を電極として前記開口部の底部より金属めっきを成長させ、当該金属めっきが前記導体膜に達し前記開口部内に前記導体部を形成した後に、保護膜の形成されていない露出した前記導体膜と前記導体部とを電極として、これら前記導体膜と前記導体部の上面に金属めっきを成長させ、上部導体層を形成するだけの厚みを形成する手順とした。
【００２１】
なお前記電極となる前記露出した導体膜を製品領域外に設定したり、あるいは前記絶縁部材と前記導体膜とをあらかじめ一体させておき、この一体物を用いるようにしてもよい。
【００２２】
そして本発明に係る電子部品は、下部導体層を覆う絶縁部材の上側表面に上部導体層が形成されるとともに、前記絶縁部材を貫通する導体部によって前記下部導体層と前記上部導体層とが接続される構造を有した電子部品であって、前記下部導体層と前記上部導体層との接続をなす前記導体部と、前記上部導体層における上部一定厚みは、電気めっきによる金属の析出のみで形成されるよう構成した。
【００２３】
上記構成によれば、まず給電膜やレジスト（ドライフィルム）が積層された絶縁部材の上方からエッチング処理を行う。そしてエッチング処理を行った後は、露出した絶縁部材に対し、ブラスト処理やレーザ加工によって導体部形成領域に相当する絶縁部材を除去し、当該絶縁部材の下方に位置する下部導体層を露出させ開口部を形成する。なおエッチング処理を行う代わりに、レーザ加工を適用するようにしてもよい。そして前記レーザ加工を適用する場合では、上述した導体層への加工には、ＹＡＧ レーザ（ｙｔｔｒｉｕｍ ａｌｕｍｉｎｕｍ ｇａｒｎｅｔ ｌａｓｅｒ ）が用いられ、また絶縁樹脂からなる絶縁部材への加工には、炭酸ガスレーザが用いられるのが一般的である。そしてこれら異なるレーザは加工効率向上の見地から同一の位置決め機構に搭載し、（導体層と絶縁部材との）連続加工を行うようにすればよい。
【００２４】
このように開口部を形成した後は、前記下部導体層を電極として電気めっきを行うと、めっきによって析出される金属は、開口部の最下位置すなわち下部導体層より成長する。そして下部導体層を起点とした金属めっきの成長が続くと、開口部の内側は金属めっきによって充填され導体部が形成される。ここで導体部が成長し絶縁部材の上側表面に位置する導体膜に達すると電極の面積は、導体部の面積から前記導体部と前記導体膜とを加えた面積にまで増大し、前記電極における単位面積当たりの電流密度が大きく低下する。このため導体部が導体膜に電気的に接続することで前記導体部の成長のストッパと成り得るのである。
【００２５】
そしてこの電極面積の増大によるストッパ作用により、以下の効果を得ることができる。
【００２６】
すなわち絶縁部材における開口部の内径にばらつきがある場合、導体膜をストッパとして用いないと、開口部内の容積のばらつきに応じて充填されるめっきの体積もばらつき、最終的にはめっき高さのばらつきに影響する。そしてこのばらつき度合いは、めっき析出のための電流密度が高い程顕著になる。
【００２７】
しかし導体膜をストッパとして用いれば、たとえ複数の開口部の間に容積のばらつきがあったとしても導体部が導体膜に導通した時点から電極面積が増大し、これに伴い電流密度が大幅に低下する。このためめっきの析出速度が低下し、開口部の容積にばらつきがあってもめっき高さへの影響を抑えることが可能になる。
【００２８】
ところで導体部が導体膜に導通する場合では、前述したように導体部と導体膜とが電極となるので、これら導体部と導体膜の膜厚が増加し時間管理等によって、配線パターンに必要な膜厚（すなわち上部導体層の厚み）を確保することができる。さらに開口部内に形成される導体部は、その断面形状が上部導体層と密着する略Ｔ字状となるので接合強度が向上し、外力によって導体部が開口部から剥離するといった不具合を防止することができる。
【００２９】
なお上記構成では構成の都合上、下部導体層と、この下部導体層の上側に位置する導体部としたが、この上下関係に限定されることもなく、上記プロセスで製造した電子部品は、前記導体部を下側とし、前記下部導体層を前記導体部の上側に配置するように使用してもよいことはいうまでもない。
【００３０】
【発明の実施の形態】
以下に本発明に係る電子部品の製造方法、および電子部品について好適な具体的実施の形態を図面を参照して詳細に説明する。
【００３１】
本実施の形態に係る電子部品は、単層板の両側表面に、配線パターンを積層させた形態となっている。そしてこの単層板を複数積層させることで、前記単層板間の立体的な配線構造を形成している。
【００３２】
図１は、導体部が形成された単層板の要部断面図であり、図２は、図１に示された複数の単層版を積層した電子部品の構成を示す説明図である。
【００３３】
これらの図に示すように、本実施の形態に係る電子部品を構成する単層板２０は、一定の厚みを有した絶縁部材からなる基材２２と、当該基材２２の上表面に形成された上部配線パターン２４と、前記基材２２の裏面側に形成された下部配線パターン２６を有している。
【００３４】
そして上述した基材２０には、当該基材２０を貫通するように下部配線パターン２６を底面とする開口部２８が形成され、その内部には電気めっきで析出された導体部３０が形成されている。ここで当該導体部３０は、上部配線パターン２４側において断面Ｔ字状に拡径されており、この拡径部分によって上部配線パターン２４に必要な厚みを確保するようにしている。なお導体部３０を断面Ｔ字状に形成したことから、開口部２８より径大とする端部が基材２０の両側に形成されることとなり、単層板２０に外力が加わっても、導体部３０が開口部２８より脱落するなどの不具合を防止することができる。
【００３５】
ところで上述した導体部３０は、例えば無電解めっき等の前処理を行わず、電気めっきのみによって形成されたものである。ゆえに本実施の形態にかかる製造方法で製造された単層板２０では、導体部３０を形成する際に、無電解めっき等の前処理工程が不要になることから、製造工程の短縮化が達成される。さらに前記前処理工程を不要としたことで、例えば無電解めっき処理の反応速度の向上に使用される金属触媒が配線パターン側に残留するのを防止でき、電子部品の信頼性を向上させることが可能になる。
【００３６】
このように特徴を備えた電子部品の製造方法を以下に示す。
【００３７】
図３および図４は、単層板に導体部を形成する手順を示す工程説明図である。
【００３８】
単層板２０を貫通するように導体部３０を形成するには、まず図３（１）に示すように、その両面に導体層（導体膜３２および下部導体層３４）が形成された基材２２において、前記導体膜３２を覆うように保護膜となるドライフィルム（レジスト）３６を貼り合わせる。そしてこのドライフィルム３６を貼り合わせた後は、当該ドライフィルム３６に対しフォトエッチングを行い、前記開口部２８に相当する穴３８を形成する。
【００３９】
こうしてドライフィルム３６に開口部２８の径に相当する穴３８を形成した後は、前記ドライフィルム３６の下側に露出する導体膜３２に対してエッチングを行い、当該導体膜３２を除去する。エッチングにより前記導体膜３２を除去した後の状態を同図（２）に示す。
【００４０】
前記エッチングによって下部導体層３４を除去し、基材２２の表面を露出させた後は、同図（３）に示すようにドライフィルム３６を導体膜３２側より除去し、その後、レーザ照射によって穴３８の底部に露出する基材２２を除去し、下部導体層３４が底面に露出する開口部２８を形成する。当該開口部２８を形成した後の断面形状を同図（４）に示す。
【００４１】
そして前記開口部２８を形成した後は、前記下部導体層３４を給電膜（電極）として電気めっきを行う。このように下部導体層３４を給電膜として電気めっきを行えば、図４（１）中の矢印４０の方向に金属４２が析出されていく。そして一定の時間が経過すれば、開口部２８内の金属４２が成長し、導体膜３２に達する。金属４２が導体膜３２に達した状態（すなわち電気導通が図られた状態）を同図（２）に示す。
【００４２】
このように金属４２が導体膜３２に達すれば、開口部２８内の金属４２だけでなく、導体膜３２も電極として作用するので同図（３）の矢印４４に示すように、導体膜３２の全面の膜厚が増加する。そして金属４２が成長し導体膜３２に達すると電極となる給電膜の面積は、開口部２８の径に相当する面積から、これに導体膜３２を加えた面積にまで増大し、前記電極における単位面積当たりの電流密度が大きく低下させることができる。このため導体部が導体膜に電気的に接続することで前記導体部の成長のストッパと成り得るとともに、たとえ隣接する開口部の間に径のばらつきがあっても、析出速度を抑えることにより高さ方向のばらつきを抑えることが可能になる。
【００４３】
そして時間の経過とともに導体膜３２の上方に形成される膜厚があらかじめ設定した膜厚（すなわちあらかじめ設定された上部導体層の厚み）に達した後は、サブトラクティブ法やセミアディブ法によって、上部導体層および下部導体層３４のパターニングを行い、これら導体層から上部配線パターン２４および下部配線パターン２６を形成する。基材２２を貫通する導体部３０と、上部配線パターン２４および下部配線パターン２６を形成した状態を同図（４）に示す。
【００４４】
なお、図２（３）において、ドライフィルム３６を剥離する例を示しているが、例えば図５に示すように、単層板２０の全体においてドライフィルム３６が導体膜３２より小さい場合には、これに限定されることもない。すなわち前記導体膜３２が、ドライフィルム３６の面積に相当する製品形成領域４６を超えて張り出し、製品外領域４８において十分な面積で露出していれば、これら製品外領域４８における導体膜３２によって導体部３０に係るストッパ作用が得られるので、製品形成領域４６内のドライフィルム３６を剥離しなくてもよい。この場合、図３（３）および（４）における導体膜３２はめっきされることがなく、上部配線パターン２４の形成に対してより自由度を向上させることができる。また製品外領域に位置する導体膜３２によってストッパ作用を得ることに限定されることもなく、例えば製品内領域であっても開口部を除いた部分に導体を露出させた部分を形成し、これによりストッパ作用を得るようにしたり、あるいは製品外領域と製品内領域における露出した導体の組み合わせによってストッパ作用を得るようにしてもよい。
【００４５】
このように下部導体層３４を給電膜として、開口部２８内に金属４２を成長させれば、開口部２８が複数であっても電荷を加えることが可能となり、複数の導体部３０を形成することができる。また上述したように、本実施の形態に係る製造方法を使用して、単層板２０を形成すれば、無電解めっき等の前工程が削除できることから工程削除による製造過程の簡略化と、前記無電解めっき等に用いる金属触媒が不要になり、電子部品の信頼性を向上させることができる。なお導体部３０は、開口部２８より拡径された上部配線パターン２４と下部配線パターン２６によって挟み込まれているので、単層板２０自体に外力が加わっても、前記導体部３０が開口部２８から脱落するのを防止することができる。
【００４６】
また本実施の形態では、単層板を複数重ねることで電子部品を形成する手順を説明したが、この形態に限定されることもなく、例えば、心材（コア材）に本実施の形態で説明したものを適用し、この心材（コア材）の両面に配線層を積層させるような形態であってもよい。
【００４７】
なお本実施の形態では構成の都合上、下部導体層と、この下部導体層の上側に位置する導体部としたが、この上下関係に限定されることもなく、上記プロセスで製造した配線層ならびにこれを用いた電子部品は、前記導体部（上部導体層側）を下側とし、前記下部導体層を前記導体部の上側に配置するように使用してもよいことはいうまでもない。
【００４８】
【発明の効果】
以上説明したように本発明によれば、導体膜と下部導体層とに挟まれた絶縁部材の前記導体膜側の表面に前記下部導体層から接続される導体部を露出させる電子部品の製造方法であって、前記導体部の形成領域に前記下部導体層を底部とする開口部を前記導体膜側より形成し、前記下部導体層を電極として前記開口部の底部より金属めっきを成長させ、当該金属めっきが前記導体膜に達し前記開口部内に前記導体部を形成した後に、前記導体膜と前記導体部とを電極として、これら前記導体膜と前記導体部の上面に金属めっきを成長させ、上部導体層を形成するだけの厚みを形成するようにしたことから、従来から行っていた無電解めっき工程（あるいはこれに代わる他の処理工程）を削除することができるので、製造工程の簡略化が達成できるとともに、金属触媒の残留等といった課題や、ストッパ作用による厚み方向の高さのばらつき度合いを解決することができるので、電気的信頼性を向上させることが可能になる。
【図面の簡単な説明】
【図１】導体部が形成された単層板の要部断面図である。
【図２】図１に示された複数の単層版を積層した電子部品の構成を示す説明図である。
【図３】単層板に導体部を形成する手順を示す工程説明図である。
【図４】単層板に導体部を形成する手順を示す工程説明図である。
【図５】製品形成領域と製品外領域とを位置関係を示す説明図である。
【図６】電子部品の従来における単層板の製造過程を示した工程説明図である。
【図７】電子部品の従来における単層板の製造過程を示した工程説明図である。
【符号の説明】
１………基材
２………導体膜
３………下部導体層
４………上部配線パターン
５………下部配線パターン
６………ドライフィルム
７………穴
８………開口部
９………無電解めっき層
１０………金属
１１………導体部
２０………単層板
２２………基材
２４………上部配線パターン
２６………下部配線パターン
２８………開口部
３０………導体部
３２………導体膜
３４………下部導体層
３６………ドライフィルム
３８………穴
４０………矢印
４２………金属
４４………矢印
４６………製品形成領域
４８………製品外領域
【発明の属する技術分野】
本発明は、複数の単層板を順次積層した電子部品の製造方法および電子部品に係り、特に隣接する前記単層板間の接続をなすための導電体を形成するのに好適な電子部品の製造方法および電子部品に関する。
【０００２】
【従来の技術】
従来、単層板を貫通する導体部を形成するとともに、これらを重ね合わせ前記単層板間の接続を行うような電子部品が知られている。
【０００３】
そして前記単層板においては、層間接続をなす導体部を形成するための製造方法が種々提案・開示されている。図６は、電子部品の従来における単層板の製造過程を示した工程説明図である。
【０００４】
電子部品を構成する単層板では、同図（１）を参照すると、一定の厚みを有した絶縁材料からなる基材１と、この基材１の両面に形成された導体膜２と下部導体層３とがあらかじめ形成されている。
【０００５】
このような形態からなる単層板の各面に上部配線パターン４と下部配線パターン５（ともに図７（３）を参照）とを形成するには、まず導体膜２を覆うように、レジストとなるドライフィルム６を貼り付ける。そしてこのドライフィルム６を貼り付けた後は、露光と現像を行うことで、後述する導体部の径に相当する穴７を形成する。このようにドライフィルム６に穴７を形成した後は、同図（２）に示すように、穴７の底面に露出する導体膜２に対しエッチングを行い、前記穴７から露出する導体膜２を除去し基材１を露出させる。
【０００６】
このようにエッチング工程により穴７の底部に基材１を露出させた後は、同図（３）に示すように、ドライフィルム６の剥離するとともに、レーザ照射によって穴７の径に相当する開口部８を形成する。そして当該開口部８を形成した後は、同図（４）に示すように基材１における上層側および開口部８に対し、一様に化学めっきとなる無電解めっきを施し、無電解めっき層９を形成する。
【０００７】
無電解めっき層９を形成した後は、前記無電解めっき層９を給電膜（電極）として電解めっきを施し、開口部８の内部および導体膜２の上側に金属１０を析出させる。この状態を図７（１）に示す。そして同図（２）に示すように電解めっきによって開口部８の内部を金属１０で充填させた後は、同図（３）に示すようにサブトラクティブ法によって、導体膜２と下部導体層３とにパターンニングを行い、上部配線パターン４と下部配線パターン５とを形成するとともに、開口部８内に導体部１１を形成する。
【０００８】
ところで上記従来例では、無電解めっき層を用い基材と導体部１０との密着性の向上を図るようにしたが（例えば、特許文献１参照）、前記無電解めっき層に代えて他の処理を適用する方法も知られている（例えば、特許文献２参照）。
【０００９】
【特許文献１】
特開平１１−３４３５９３号公報（【０００２】）
【００１０】
【特許文献２】
【００１１】
特開２００１−２１７５５３号公報（【請求項１】）
【００１２】
【発明が解決しようとする課題】
しかし上述した無電解めっき（および無電解めっきに代わるその他の方法）を用いた場合では以下に示すような問題点があった。
【００１３】
すなわち図７（２）に示すように、無電解めっき層を形成した後に、電解めっきを施し開口部８を金属１０で埋めようとすると、基材１の片側表面全体にめっき層が厚く形成されてしまい、この結果、同図（３）に示すようにエッチングにて配線パターンを形成する際に、当該配線パターンの断面が台形になってしまい、寸法精度の低下や、幅の狭い配線パターンが形成できなくなるといった問題点があった。
【００１４】
また無電解めっき層９を形成し、これを電極として電気めっきを施すと、この無電解めっき層９における表面と穴の内側とでは、表面の方が新鮮なめっき液が多くあたる。このため当該表面での電気めっき層の成長が促進され、この結果、開口部７に金属材が充填される前に、前記開口部７ が（電気めっき層によって）塞がれ、導体部３の内部に空隙（いわゆるボイド）が生じてしまうおそれがあった。
【００１５】
また無電解めっきを使用せず、他の前処理を施す場合でも同様の問題が生じるおそれがあった。
【００１６】
ところで無電解めっきを使用する場合には、導体以外の部分（絶縁体部分）にもメッキを付着させるため、金属触媒が用いられる。しかしこの金属触媒が配線層の表面に残留すると、絶縁抵抗値が低下したり、配線パターンの短絡等の障害を引き起こす可能性があった。なお近年の電子部品では狭ピッチ化が進んでおり、上記障害のおそれは一層高まっている。
【００１７】
本発明は、上記従来の問題点に着目し、電気めっきの前処理である無電解めっき、またはそれに準じる他の前処理を廃止することで、工程の簡略化を達成するとともに、電気的信頼性の向上を達成することが可能な電子部品の製造方法および電子部品を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明は、単層板にいずれか一方の面に貼り付けられた開口部底面となる導体層を給電膜（電極）とし、電気めっきを成長させれば、無電解めっき層を電極として用いずとも導体部を形成することができるという知見に基づいてなされたものである。
【００１９】
すなわち本発明に係る電子部品の製造方法は、導体膜と下部導体層とに挟まれた絶縁部材の前記導体膜側の表面に前記下部導体層から接続される導体部を露出させる電子部品の製造方法であって、前記導体部の形成領域に前記下部導体層を底部とする開口部を前記導体膜側より形成し、前記下部導体層を電極として前記開口部の底部より金属めっきを成長させ、当該金属めっきが前記導体膜に達し前記開口部内に前記導体部を形成した後に、前記導体膜と前記導体部とを電極として、これら前記導体膜と前記導体部の上面に金属めっきを成長させ、上部導体層を形成するだけの厚みを形成する手順とした。
【００２０】
さらに具体的には、下部導体層を覆う絶縁部材の上側表面に前記下部導体層から接続される導体部を露出させる電子部品の製造方法であって、前記絶縁部材の上側表面に導体膜と前記導体膜の一部に保護膜を厚み方向に形成した後、前記導体部の形成領域に前記保護膜と前記導体膜とに前記下部導体層を底部とする開口部を形成し、前記下部導体層を電極として前記開口部の底部より金属めっきを成長させ、当該金属めっきが前記導体膜に達し前記開口部内に前記導体部を形成した後に、保護膜の形成されていない露出した前記導体膜と前記導体部とを電極として、これら前記導体膜と前記導体部の上面に金属めっきを成長させ、上部導体層を形成するだけの厚みを形成する手順とした。
【００２１】
なお前記電極となる前記露出した導体膜を製品領域外に設定したり、あるいは前記絶縁部材と前記導体膜とをあらかじめ一体させておき、この一体物を用いるようにしてもよい。
【００２２】
そして本発明に係る電子部品は、下部導体層を覆う絶縁部材の上側表面に上部導体層が形成されるとともに、前記絶縁部材を貫通する導体部によって前記下部導体層と前記上部導体層とが接続される構造を有した電子部品であって、前記下部導体層と前記上部導体層との接続をなす前記導体部と、前記上部導体層における上部一定厚みは、電気めっきによる金属の析出のみで形成されるよう構成した。
【００２３】
上記構成によれば、まず給電膜やレジスト（ドライフィルム）が積層された絶縁部材の上方からエッチング処理を行う。そしてエッチング処理を行った後は、露出した絶縁部材に対し、ブラスト処理やレーザ加工によって導体部形成領域に相当する絶縁部材を除去し、当該絶縁部材の下方に位置する下部導体層を露出させ開口部を形成する。なおエッチング処理を行う代わりに、レーザ加工を適用するようにしてもよい。そして前記レーザ加工を適用する場合では、上述した導体層への加工には、ＹＡＧ レーザ（ｙｔｔｒｉｕｍ ａｌｕｍｉｎｕｍ ｇａｒｎｅｔ ｌａｓｅｒ ）が用いられ、また絶縁樹脂からなる絶縁部材への加工には、炭酸ガスレーザが用いられるのが一般的である。そしてこれら異なるレーザは加工効率向上の見地から同一の位置決め機構に搭載し、（導体層と絶縁部材との）連続加工を行うようにすればよい。
【００２４】
このように開口部を形成した後は、前記下部導体層を電極として電気めっきを行うと、めっきによって析出される金属は、開口部の最下位置すなわち下部導体層より成長する。そして下部導体層を起点とした金属めっきの成長が続くと、開口部の内側は金属めっきによって充填され導体部が形成される。ここで導体部が成長し絶縁部材の上側表面に位置する導体膜に達すると電極の面積は、導体部の面積から前記導体部と前記導体膜とを加えた面積にまで増大し、前記電極における単位面積当たりの電流密度が大きく低下する。このため導体部が導体膜に電気的に接続することで前記導体部の成長のストッパと成り得るのである。
【００２５】
そしてこの電極面積の増大によるストッパ作用により、以下の効果を得ることができる。
【００２６】
すなわち絶縁部材における開口部の内径にばらつきがある場合、導体膜をストッパとして用いないと、開口部内の容積のばらつきに応じて充填されるめっきの体積もばらつき、最終的にはめっき高さのばらつきに影響する。そしてこのばらつき度合いは、めっき析出のための電流密度が高い程顕著になる。
【００２７】
しかし導体膜をストッパとして用いれば、たとえ複数の開口部の間に容積のばらつきがあったとしても導体部が導体膜に導通した時点から電極面積が増大し、これに伴い電流密度が大幅に低下する。このためめっきの析出速度が低下し、開口部の容積にばらつきがあってもめっき高さへの影響を抑えることが可能になる。
【００２８】
ところで導体部が導体膜に導通する場合では、前述したように導体部と導体膜とが電極となるので、これら導体部と導体膜の膜厚が増加し時間管理等によって、配線パターンに必要な膜厚（すなわち上部導体層の厚み）を確保することができる。さらに開口部内に形成される導体部は、その断面形状が上部導体層と密着する略Ｔ字状となるので接合強度が向上し、外力によって導体部が開口部から剥離するといった不具合を防止することができる。
【００２９】
なお上記構成では構成の都合上、下部導体層と、この下部導体層の上側に位置する導体部としたが、この上下関係に限定されることもなく、上記プロセスで製造した電子部品は、前記導体部を下側とし、前記下部導体層を前記導体部の上側に配置するように使用してもよいことはいうまでもない。
【００３０】
【発明の実施の形態】
以下に本発明に係る電子部品の製造方法、および電子部品について好適な具体的実施の形態を図面を参照して詳細に説明する。
【００３１】
本実施の形態に係る電子部品は、単層板の両側表面に、配線パターンを積層させた形態となっている。そしてこの単層板を複数積層させることで、前記単層板間の立体的な配線構造を形成している。
【００３２】
図１は、導体部が形成された単層板の要部断面図であり、図２は、図１に示された複数の単層版を積層した電子部品の構成を示す説明図である。
【００３３】
これらの図に示すように、本実施の形態に係る電子部品を構成する単層板２０は、一定の厚みを有した絶縁部材からなる基材２２と、当該基材２２の上表面に形成された上部配線パターン２４と、前記基材２２の裏面側に形成された下部配線パターン２６を有している。
【００３４】
そして上述した基材２０には、当該基材２０を貫通するように下部配線パターン２６を底面とする開口部２８が形成され、その内部には電気めっきで析出された導体部３０が形成されている。ここで当該導体部３０は、上部配線パターン２４側において断面Ｔ字状に拡径されており、この拡径部分によって上部配線パターン２４に必要な厚みを確保するようにしている。なお導体部３０を断面Ｔ字状に形成したことから、開口部２８より径大とする端部が基材２０の両側に形成されることとなり、単層板２０に外力が加わっても、導体部３０が開口部２８より脱落するなどの不具合を防止することができる。
【００３５】
ところで上述した導体部３０は、例えば無電解めっき等の前処理を行わず、電気めっきのみによって形成されたものである。ゆえに本実施の形態にかかる製造方法で製造された単層板２０では、導体部３０を形成する際に、無電解めっき等の前処理工程が不要になることから、製造工程の短縮化が達成される。さらに前記前処理工程を不要としたことで、例えば無電解めっき処理の反応速度の向上に使用される金属触媒が配線パターン側に残留するのを防止でき、電子部品の信頼性を向上させることが可能になる。
【００３６】
このように特徴を備えた電子部品の製造方法を以下に示す。
【００３７】
図３および図４は、単層板に導体部を形成する手順を示す工程説明図である。
【００３８】
単層板２０を貫通するように導体部３０を形成するには、まず図３（１）に示すように、その両面に導体層（導体膜３２および下部導体層３４）が形成された基材２２において、前記導体膜３２を覆うように保護膜となるドライフィルム（レジスト）３６を貼り合わせる。そしてこのドライフィルム３６を貼り合わせた後は、当該ドライフィルム３６に対しフォトエッチングを行い、前記開口部２８に相当する穴３８を形成する。
【００３９】
こうしてドライフィルム３６に開口部２８の径に相当する穴３８を形成した後は、前記ドライフィルム３６の下側に露出する導体膜３２に対してエッチングを行い、当該導体膜３２を除去する。エッチングにより前記導体膜３２を除去した後の状態を同図（２）に示す。
【００４０】
前記エッチングによって下部導体層３４を除去し、基材２２の表面を露出させた後は、同図（３）に示すようにドライフィルム３６を導体膜３２側より除去し、その後、レーザ照射によって穴３８の底部に露出する基材２２を除去し、下部導体層３４が底面に露出する開口部２８を形成する。当該開口部２８を形成した後の断面形状を同図（４）に示す。
【００４１】
そして前記開口部２８を形成した後は、前記下部導体層３４を給電膜（電極）として電気めっきを行う。このように下部導体層３４を給電膜として電気めっきを行えば、図４（１）中の矢印４０の方向に金属４２が析出されていく。そして一定の時間が経過すれば、開口部２８内の金属４２が成長し、導体膜３２に達する。金属４２が導体膜３２に達した状態（すなわち電気導通が図られた状態）を同図（２）に示す。
【００４２】
このように金属４２が導体膜３２に達すれば、開口部２８内の金属４２だけでなく、導体膜３２も電極として作用するので同図（３）の矢印４４に示すように、導体膜３２の全面の膜厚が増加する。そして金属４２が成長し導体膜３２に達すると電極となる給電膜の面積は、開口部２８の径に相当する面積から、これに導体膜３２を加えた面積にまで増大し、前記電極における単位面積当たりの電流密度が大きく低下させることができる。このため導体部が導体膜に電気的に接続することで前記導体部の成長のストッパと成り得るとともに、たとえ隣接する開口部の間に径のばらつきがあっても、析出速度を抑えることにより高さ方向のばらつきを抑えることが可能になる。
【００４３】
そして時間の経過とともに導体膜３２の上方に形成される膜厚があらかじめ設定した膜厚（すなわちあらかじめ設定された上部導体層の厚み）に達した後は、サブトラクティブ法やセミアディブ法によって、上部導体層および下部導体層３４のパターニングを行い、これら導体層から上部配線パターン２４および下部配線パターン２６を形成する。基材２２を貫通する導体部３０と、上部配線パターン２４および下部配線パターン２６を形成した状態を同図（４）に示す。
【００４４】
なお、図２（３）において、ドライフィルム３６を剥離する例を示しているが、例えば図５に示すように、単層板２０の全体においてドライフィルム３６が導体膜３２より小さい場合には、これに限定されることもない。すなわち前記導体膜３２が、ドライフィルム３６の面積に相当する製品形成領域４６を超えて張り出し、製品外領域４８において十分な面積で露出していれば、これら製品外領域４８における導体膜３２によって導体部３０に係るストッパ作用が得られるので、製品形成領域４６内のドライフィルム３６を剥離しなくてもよい。この場合、図３（３）および（４）における導体膜３２はめっきされることがなく、上部配線パターン２４の形成に対してより自由度を向上させることができる。また製品外領域に位置する導体膜３２によってストッパ作用を得ることに限定されることもなく、例えば製品内領域であっても開口部を除いた部分に導体を露出させた部分を形成し、これによりストッパ作用を得るようにしたり、あるいは製品外領域と製品内領域における露出した導体の組み合わせによってストッパ作用を得るようにしてもよい。
【００４５】
このように下部導体層３４を給電膜として、開口部２８内に金属４２を成長させれば、開口部２８が複数であっても電荷を加えることが可能となり、複数の導体部３０を形成することができる。また上述したように、本実施の形態に係る製造方法を使用して、単層板２０を形成すれば、無電解めっき等の前工程が削除できることから工程削除による製造過程の簡略化と、前記無電解めっき等に用いる金属触媒が不要になり、電子部品の信頼性を向上させることができる。なお導体部３０は、開口部２８より拡径された上部配線パターン２４と下部配線パターン２６によって挟み込まれているので、単層板２０自体に外力が加わっても、前記導体部３０が開口部２８から脱落するのを防止することができる。
【００４６】
また本実施の形態では、単層板を複数重ねることで電子部品を形成する手順を説明したが、この形態に限定されることもなく、例えば、心材（コア材）に本実施の形態で説明したものを適用し、この心材（コア材）の両面に配線層を積層させるような形態であってもよい。
【００４７】
なお本実施の形態では構成の都合上、下部導体層と、この下部導体層の上側に位置する導体部としたが、この上下関係に限定されることもなく、上記プロセスで製造した配線層ならびにこれを用いた電子部品は、前記導体部（上部導体層側）を下側とし、前記下部導体層を前記導体部の上側に配置するように使用してもよいことはいうまでもない。
【００４８】
【発明の効果】
以上説明したように本発明によれば、導体膜と下部導体層とに挟まれた絶縁部材の前記導体膜側の表面に前記下部導体層から接続される導体部を露出させる電子部品の製造方法であって、前記導体部の形成領域に前記下部導体層を底部とする開口部を前記導体膜側より形成し、前記下部導体層を電極として前記開口部の底部より金属めっきを成長させ、当該金属めっきが前記導体膜に達し前記開口部内に前記導体部を形成した後に、前記導体膜と前記導体部とを電極として、これら前記導体膜と前記導体部の上面に金属めっきを成長させ、上部導体層を形成するだけの厚みを形成するようにしたことから、従来から行っていた無電解めっき工程（あるいはこれに代わる他の処理工程）を削除することができるので、製造工程の簡略化が達成できるとともに、金属触媒の残留等といった課題や、ストッパ作用による厚み方向の高さのばらつき度合いを解決することができるので、電気的信頼性を向上させることが可能になる。
【図面の簡単な説明】
【図１】導体部が形成された単層板の要部断面図である。
【図２】図１に示された複数の単層版を積層した電子部品の構成を示す説明図である。
【図３】単層板に導体部を形成する手順を示す工程説明図である。
【図４】単層板に導体部を形成する手順を示す工程説明図である。
【図５】製品形成領域と製品外領域とを位置関係を示す説明図である。
【図６】電子部品の従来における単層板の製造過程を示した工程説明図である。
【図７】電子部品の従来における単層板の製造過程を示した工程説明図である。
【符号の説明】
１………基材
２………導体膜
３………下部導体層
４………上部配線パターン
５………下部配線パターン
６………ドライフィルム
７………穴
８………開口部
９………無電解めっき層
１０………金属
１１………導体部
２０………単層板
２２………基材
２４………上部配線パターン
２６………下部配線パターン
２８………開口部
３０………導体部
３２………導体膜
３４………下部導体層
３６………ドライフィルム
３８………穴
４０………矢印
４２………金属
４４………矢印
４６………製品形成領域
４８………製品外領域
Claims (4)
- 導体膜と下部導体層とに挟まれた絶縁部材の前記導体膜側の表面に前記下部導体層から接続される導体部を露出させる電子部品の製造方法であって、前記導体部の形成領域に前記下部導体層を底部とする複数の開口部を前記導体膜側より形成し、前記下部導体層を電極として前記複数の開口部の底部各々より金属めっきを成長させ、当該金属めっきを成長させて前記導体膜に接触させることによって前記金属めっきの成長速度を低下させて前記複数の開口部内各々に前記導体部を略同一の高さにて形成した後に、前記導体膜と前記導体部とを電極として、これら前記導体膜と前記導体部の上面に金属めっきを成長させ、上部導体層を形成するだけの厚みを形成することを特徴とする電子部品の製造方法。
- 下部導体層を覆う絶縁部材の上側表面に前記下部導体層から接続される導体部を露出させる電子部品の製造方法であって、前記絶縁部材の上側表面に導体膜と前記導体膜の表面上の一部に配置される保護膜とを厚み方向に形成した後、前記導体部の形成領域に前記保護膜と前記導体膜とに前記下部導体層を底部とする複数の開口部を形成し、前記下部導体層を電極として前記複数の開口部各々の底部より金属めっきを成長させ、当該金属めっきを成長させて前記導体膜に接触させることによって前記金属めっきの成長速度を低下させて前記複数の開口部内各々に前記導体部を略同一の高さにて形成した後に、保護膜の形成されていない露出した前記導体膜と前記導体部とを電極として、これら前記導体膜と前記導体部の上面に金属めっきを成長させ、上部導体層を形成するだけの厚みを形成することを特徴とする電子部品の製造方法。
- 前記電極となる前記露出した導体膜を製品領域外に設定することを特徴とする請求項１または請求項２に記載の電子部品の製造方法。
- 前記絶縁部材と前記導体膜とがあらかじめ一体されていることを特徴とする請求項１または請求項２に記載の電子部品の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003186226A JP3626486B2 (ja) | 2003-06-30 | 2003-06-30 | 電子部品の製造方法および電子部品 |
| KR1020057025207A KR100775194B1 (ko) | 2003-06-30 | 2004-06-08 | 전자 부품의 제조 방법 |
| PCT/JP2004/008301 WO2005002304A1 (ja) | 2003-06-30 | 2004-06-08 | 電子部品の製造方法および電子部品 |
| US10/560,528 US7883614B2 (en) | 2003-06-30 | 2004-06-08 | Method of manufacturing electronic part and electronic part |
| CNB2004800187563A CN100571490C (zh) | 2003-06-30 | 2004-06-08 | 电子部件的制造方法 |
| TW093118677A TWI253314B (en) | 2003-06-30 | 2004-06-25 | Manufacturing method for an electronic component and an electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003186226A JP3626486B2 (ja) | 2003-06-30 | 2003-06-30 | 電子部品の製造方法および電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005019918A JP2005019918A (ja) | 2005-01-20 |
| JP3626486B2 true JP3626486B2 (ja) | 2005-03-09 |
Family
ID=33549685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003186226A Expired - Lifetime JP3626486B2 (ja) | 2003-06-30 | 2003-06-30 | 電子部品の製造方法および電子部品 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7883614B2 (ja) |
| JP (1) | JP3626486B2 (ja) |
| KR (1) | KR100775194B1 (ja) |
| CN (1) | CN100571490C (ja) |
| TW (1) | TWI253314B (ja) |
| WO (1) | WO2005002304A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4227967B2 (ja) * | 2005-03-08 | 2009-02-18 | Ｔｄｋ株式会社 | 基板及び電子部品の製造方法 |
| JP4227973B2 (ja) | 2005-05-26 | 2009-02-18 | Ｔｄｋ株式会社 | 基板、電子部品、及び、これらの製造方法 |
| JP2008277339A (ja) * | 2007-04-25 | 2008-11-13 | Tdk Corp | 電子部品およびその製造方法 |
| WO2015004541A2 (en) * | 2013-06-21 | 2015-01-15 | Sanmina Corporation | Method of forming a laminate structure having a plated through-hole using a removable cover layer |
| US10052398B2 (en) | 2014-12-08 | 2018-08-21 | Kinnos Inc. | Additive compositions for pigmented disinfection and methods thereof |
| JP6557573B2 (ja) | 2015-10-19 | 2019-08-07 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| CN106658960A (zh) * | 2015-10-29 | 2017-05-10 | 富葵精密组件(深圳)有限公司 | 柔性电路板及其制作方法 |
| JP6697870B2 (ja) | 2015-12-08 | 2020-05-27 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| CN108603142B (zh) | 2016-02-12 | 2021-12-31 | 金诺斯公司 | 用于表面净化的组合物和方法 |
| US11464371B2 (en) | 2018-07-12 | 2022-10-11 | Kinnos Inc. | Devices, compositions, and methods for use in surface decontamination |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151168A (en) * | 1990-09-24 | 1992-09-29 | Micron Technology, Inc. | Process for metallizing integrated circuits with electrolytically-deposited copper |
| JPH05335713A (ja) | 1992-05-28 | 1993-12-17 | Fuji Kiko Denshi Kk | 片側閉塞微小スルホール付きプリント基板用積層板、およびそのプリント基板用積層板への導通メッキ方法 |
| US5972192A (en) * | 1997-07-23 | 1999-10-26 | Advanced Micro Devices, Inc. | Pulse electroplating copper or copper alloys |
| JP3726500B2 (ja) | 1997-07-28 | 2005-12-14 | 株式会社日立製作所 | 配線板及びその製造方法並びに無電解めっき方法 |
| TW369672B (en) | 1997-07-28 | 1999-09-11 | Hitachi Ltd | Wiring board and its manufacturing process, and electrolysis-free electroplating method |
| JPH11343593A (ja) | 1998-03-31 | 1999-12-14 | Mitsubishi Electric Corp | メッキ方法 |
| US6319831B1 (en) * | 1999-03-18 | 2001-11-20 | Taiwan Semiconductor Manufacturing Company | Gap filling by two-step plating |
| JP2001217553A (ja) | 2000-02-03 | 2001-08-10 | Nippon Zeon Co Ltd | 多層回路基板の製造方法 |
| US6503375B1 (en) * | 2000-02-11 | 2003-01-07 | Applied Materials, Inc | Electroplating apparatus using a perforated phosphorus doped consumable anode |
| US20010054558A1 (en) * | 2000-03-06 | 2001-12-27 | Shinya Tada | Method for producing a semiconductor device |
| JP2003110211A (ja) * | 2001-09-28 | 2003-04-11 | Nitto Denko Corp | 回路基板およびその製造方法 |
-
2003
- 2003-06-30 JP JP2003186226A patent/JP3626486B2/ja not_active Expired - Lifetime
-
2004
- 2004-06-08 KR KR1020057025207A patent/KR100775194B1/ko not_active IP Right Cessation
- 2004-06-08 CN CNB2004800187563A patent/CN100571490C/zh not_active Expired - Fee Related
- 2004-06-08 US US10/560,528 patent/US7883614B2/en active Active
- 2004-06-08 WO PCT/JP2004/008301 patent/WO2005002304A1/ja active Application Filing
- 2004-06-25 TW TW093118677A patent/TWI253314B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060025578A (ko) | 2006-03-21 |
| US20090220683A1 (en) | 2009-09-03 |
| US7883614B2 (en) | 2011-02-08 |
| JP2005019918A (ja) | 2005-01-20 |
| TWI253314B (en) | 2006-04-11 |
| WO2005002304A1 (ja) | 2005-01-06 |
| CN1817072A (zh) | 2006-08-09 |
| TW200505316A (en) | 2005-02-01 |
| KR100775194B1 (ko) | 2007-11-12 |
| CN100571490C (zh) | 2009-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI500361B (zh) | 多層配線板 | |
| JP3626486B2 (ja) | 電子部品の製造方法および電子部品 | |
| JP4054269B2 (ja) | 電子部品の製造方法および電子部品 | |
| JP2001053188A (ja) | 多層配線基板の製造方法 | |
| JP4227973B2 (ja) | 基板、電子部品、及び、これらの製造方法 | |
| JP4390368B2 (ja) | 配線基板の製造方法 | |
| JP4488187B2 (ja) | ビアホールを有する基板の製造方法 | |
| JP3674927B2 (ja) | 電子部品の製造方法および電子部品 | |
| JP4227967B2 (ja) | 基板及び電子部品の製造方法 | |
| JP4160765B2 (ja) | 配線基板の製造方法 | |
| JP4891578B2 (ja) | 配線基板およびその製造方法 | |
| JP2003338684A (ja) | プリント基板の製造方法 | |
| JP4328195B2 (ja) | 配線基板及びその製造方法並びに電気装置 | |
| JP4330713B2 (ja) | 配線基板のビアオンビア構造およびその製造方法 | |
| JP4330712B2 (ja) | 配線基板のビアオンビア構造 | |
| TW202335003A (zh) | 電子零件及其製造方法 | |
| JP2021019097A (ja) | プリント配線板およびその製造方法 | |
| JP2012160558A (ja) | 配線基板の製造方法 | |
| JP2003324279A (ja) | 多層プリント配線板及びその製造方法 | |
| JPH0897563A (ja) | 多層プリント配線板の製造方法 | |
| JPH1174647A (ja) | 多層プリント配線板及びその製法 | |
| JP2005072330A (ja) | 配線基板及び電子装置並びにその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3626486 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |