JP4330712B2 - 配線基板のビアオンビア構造 - Google Patents

配線基板のビアオンビア構造 Download PDF

Info

Publication number
JP4330712B2
JP4330712B2 JP21012899A JP21012899A JP4330712B2 JP 4330712 B2 JP4330712 B2 JP 4330712B2 JP 21012899 A JP21012899 A JP 21012899A JP 21012899 A JP21012899 A JP 21012899A JP 4330712 B2 JP4330712 B2 JP 4330712B2
Authority
JP
Japan
Prior art keywords
layer
wiring board
conductor layer
insulating layer
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21012899A
Other languages
English (en)
Other versions
JP2001036209A (ja
Inventor
雅一 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP21012899A priority Critical patent/JP4330712B2/ja
Priority to PCT/JP2000/004880 priority patent/WO2001008458A1/ja
Publication of JP2001036209A publication Critical patent/JP2001036209A/ja
Application granted granted Critical
Publication of JP4330712B2 publication Critical patent/JP4330712B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は,導体層と絶縁層とを交互に積層してなる配線基板に関する。さらに詳細には,導体層と導体層とを導通させるビアとその上層のビアとを近接して配置するビアオンビア構造に関するものである。
【0002】
【従来の技術】
従来のビアオンビア構造の例としては,図5に示すフルオフセット型のものと,図6に示すふためっき型のものとがあった。図5のものは,上層ビア102を内層ビア101に対してオフセットさせた構造のものである。これは,上層ビア102を内層ビア101のランド部分106にコンタクトさせることにより,導体層104と導体層105との確実な導通を図ったものである。図6のものは,内層ビア111の樹脂部分113とランド部分116とをふためっき層117で覆い,その直上に上層ビア112を設けた構造のものである。これは,樹脂部分113を導電性のふためっき層117で覆うことにより,上層ビア112で導体層114と導体層115とが確実に導通するようにしたものである。
【0003】
【発明が解決しようとする課題】
しかしながら,前記した従来のビアオンビア構造には,いずれも問題点があった。すなわち,図5のフルオフセット型構造の場合には,図中横方向の全体サイズがかなり大きくなってしまう。このため,配線パターンのファイン化に対する障害となるのである。図6のふためっき構造の場合には,サイズ的には問題ないものの,ふためっき層117を形成する分工程数が多くなってしまう。また,ふためっき層117は剥離しやすいので,実際にはさほど導通はよくない。その原因は,上層ビア112を形成するために絶縁層118をレーザ加工するときの熱作用にある。樹脂部分113は通常,100%樹脂成分であるため,レーザの熱で揮発成分がふためっき層117との間に気泡をなし,そのためにふためっき層117が少しリフトされるからである。
【0004】
本発明は,前記した従来のビアオンビア構造が有する問題点を解決するためになされたものである。すなわちその課題とするところは,サイズ,製造プロセス,導通性のいずれにも優れたビアオンビア構造を有する配線基板を提供することにある。
【0005】
【課題を解決するための手段】
この課題の解決を目的としてなされた本発明は,第1導体層と,第2導体層と,それらの間の第1絶縁層と,第2導体層の上に被着された第2絶縁層と,第2絶縁層の上に形成された第3導体層とを有する配線基板において,第1導体層と第2導体層とを導通させるとともに内部が充填された第1ビアと,第2導体層と第3導体層とを導通させるとともに第1ビアの内部とその周囲のランド部分とに跨って,第1ビアに対し部分的にオーバーラップして設けられた第2ビアとを有し,第2導体層のうち第1ビアのランド部分が,第2ビアの方へ広がって形成されているビアオンビア構造である。
【0006】
かかるビアオンビア構造を有する配線基板では,上層ビアである第2ビアが,内層ビアである第1ビアのランド部分にかかっている。このため,ふためっき層を形成しなくても第2導体層と第3導体層との導通が確実である。よって,ふためっき層を形成しなくてもよい分工程数は少なくて済む。具体的には,図5に示したフルオフセット型構造の場合と同等の工程数で済む。また,第2ビアは第1ビアの内部にもかかっている。このため,第1ビアの内部から第2ビアがはみ出す量はさほど大きくない。よって,サイズの問題も最小限で済む。
【0007】
本発明のビアオンビア構造においては,第1ビアの内部が導電性ペーストで充填されていることが望ましい。なぜなら,第1ビアの内部が単なる樹脂だと,第2ビアの形成のために第2絶縁層をレーザ加工する際にこの樹脂が大きくえぐれてしまうからである。導電性ペーストは樹脂に金属などの導電性の粉末を分散したものであり,単なる樹脂よりもレーザの影響に対する耐性がある。このため,第1ビアの内部の充填材を導電性ペーストとすることにより,レーザ加工によるえぐれを防止できるのである。また,第2ビアにおける第2導体層と第3導体層との間の抵抗もより小さくできる。
【0008】
さらに,本発明のビアオンビア構造においては,第2ビアが第1ビアのランド部分から外部へはみ出ないように形成することもまた好ましい。第2ビアが第1ビアのランド部分から外部へはみ出ていると,第2ビアの形成のために第2絶縁層をレーザ加工する際に,はみ出し部分では第1絶縁層も加工されてしまうからである。このためには,第1ビアのランド部分を,第2ビアが形成される方へ向けて少し広げておけばよい。
【0009】
【発明の実施の形態】
以下,本発明を具体化した実施の形態について,図面を参照しつつ詳細に説明する。本実施の形態に係る配線基板は,図1に示すビアオンビア構造を有している。この配線基板は,コア絶縁層10と,その表裏の配線パターン層11,12と,配線パターン層11の上に被着された層間絶縁層13と,層間絶縁層13の上に形成された配線パターン層14とを有している。
【0010】
そして,配線パターン層11と配線パターン層12とを導通させるための内層ビア15が設けられている。内層ビア15は,コア絶縁層10にドリル穴を形成し,その壁面から表裏面にわたるめっき層16を形成して配線パターン層11と配線パターン層12との導通をとり,さらに内部を銀ペースト17で充填したものである。なお,配線パターン層11のうち,内層ビア15の近傍の部分をランド19という。
【0011】
そして,内層ビア15の図中すぐ左上の位置に,上層ビア18が設けられている。上層ビア18は,層間絶縁層13にレーザ加工で穴を開けて配線パターン層11および銀ペースト17を部分的に露出させ,この穴の内外にわたるめっき層を形成したものである。これにより,配線パターン層11と配線パターン層14との導通がとられている。
【0012】
この配線基板において,コア絶縁層10の厚さは500μmであり,層間絶縁層13の厚さは50μmである。また,内層ビア15のめっき層16の厚さは15μmである。配線パターン層11,12の厚さは,銅箔の12μmとめっきの15μmとの合計で27μmである。内層ビア15の径(ドリル穴径)は300μmであり,上層ビア18の径(レーザ加工径)は100μmである。配線パターン層14の厚さは15μmである。
【0013】
この配線基板において上層ビア18は,内層ビア15に対し部分的にオーバラップして設けられている。この様子を,図2の平面透視図に示す。図2には,内層ビア15と,そのランド19と,上層ビア18とが示されている。ランド19は,内層ビア15の周囲に設けられているが,上層ビア18の方へ少し広げられている。内層ビア15および上層ビア18にわたる図2中の最大寸法D1 は,内層ビア15と上層ビア18とのそれぞれの径の合計よりもオーバラップの分小さく,350μm程度である。そして,ランド19の幅を150μmとすれば,図2中横方向のランド径D2 は650μmとなる。なお,図2中縦方向のランド径D3 は600μmとなる。もし,図5のようなフルオフセット型構造をとると,D1が550μm程度,D2が850μm程度必要となってしまう。本実施の形態では,上層ビア18と内層ビア15とをオーバラップさせることにより,配線パターンのファイン化に対する障害が取り除かれているのである。
【0014】
次に,図1の配線基板の製造プロセスを説明する。図3に示すのは,内層ビア15に銀ペースト17を充填してその表面を平坦化し,さらに層間絶縁層13を被着した状態である。この状態を得るまでの工程は公知技術の組み合わせなので説明は避ける。ただし注意すべきは,層間絶縁層13を被着する前に内層ビア15をふためっきで覆う必要がないことである。上層ビア18が内層ビア15のランド19に係って設けられるので,ふためっきがなくても配線パターン層11と配線パターン層14との導通が十分確実にとられるからである。もし,ふためっきを形成するとなると,触媒付与や無電解めっき,電気めっきといった具合にかなり工程数が増えてしまう。本実施の形態では,ふためっきを形成しないことにより,余分な工程を踏まずに済んでいるのである。
【0015】
図4に示すのは,レーザ加工により層間絶縁層13に穴18を形成した状態である。このとき,加工の末期には内層ビア15を充填している銀ペースト17にもレーザの熱の影響が及ぶ。しかし銀ペースト17は単なる樹脂に比べてはるかに熱に強いので,ほとんど変形しない。また,穴18が形成される範囲は,内層ビア15のランド19からはみ出していない。もしはみ出していると,はみ出した部分では層間絶縁層13ばかりかコア絶縁層10までも加工されてしまうおそれがある。本実施の形態ではこのようなおそれはない。図4の状態に対し,穴18の内外にわたるめっき層を形成し,パターン加工を施すと,図1に示すように配線パターン14が得られる。
【0016】
以上詳細に説明したように本実施の形態に係る配線基板のビアオンビア構造では,内層ビア15の内部とランド19に跨って上層ビア18を設けている。このため,ビアオンビア構造の面内寸法が小さく抑えられている。また,内層ビア15にふためっきを形成しなくても,配線パターン14が内層ビア15のランド19(配線パターン11)に直に接触しており,導通が確実である。また製造工程も簡素なもので済む。また,内層ビア15の充填材が銀ペースト17であるため,上層ビア18の形成のためのレーザ加工の際に内層ビア15の内部が受けるダメージが最小限で済んでいる。また,配線パターン14と配線パターン11との間のコンタクト抵抗も,銀ペースト17が導電性を持つ分低下している。さらに,上層ビア18がランド19からはみ出さないようにされているので,上層ビア18の形成のためのレーザ加工の際にコア絶縁層10までも加工されてしまうおそれが排除されている。かくして,サイズ,工程,導通性のいずれにも優れた配線基板のビアオンビア構造が実現されている。
【0017】
なお,本実施の形態は単なる例示にすぎず,本発明を何ら限定するものではない。したがって本発明は当然に,その要旨を逸脱しない範囲内で種々の改良,変形が可能である。例えば,各部分の寸法は別の値でもよい。また,内層ビア15の充填材としては銀ペーストに代えて銅ペーストなど他の金属を用いたものを採用してもよい。
【0018】
【発明の効果】
以上の説明から明らかなように本発明によれば,サイズ,製造プロセス,導通性のいずれにも優れたビアオンビア構造を有する配線基板が提供されている。
【図面の簡単な説明】
【図1】実施の形態に係るビアオンビア構造を有する配線基板の断面図である。
【図2】ビアオンビア構造の平面透視図である。
【図3】相間絶縁層を被着した状態を示す断面図である。
【図4】上層ビアの形成のためのレーザ加工を行った状態を示す断面図である。
【図5】従来のビアオンビア構造の例(フルオフセット型)を示す断面図である。
【図6】従来のビアオンビア構造の例(ふためっき型)を示す断面図である。
【符号の説明】
10 コア絶縁層
11,12,14 配線パターン
13 層間絶縁層
15 内層ビア
17 銀ペースト
18 上層ビア
19 ランド

Claims (3)

  1. 第1導体層と,第2導体層と,それらの間の第1絶縁層と,前記第2導体層の上に被着された第2絶縁層と,前記第2絶縁層の上に形成された第3導体層とを有する配線基板において,
    前記第1導体層と前記第2導体層とを導通させるとともに,内部が充填された第1ビアと,
    前記第2導体層と前記第3導体層とを導通させるとともに,前記第1ビアの内部とその周囲のランド部分とに跨って,前記第1ビアに対し部分的にオーバーラップして設けられた第2ビアとを有し,
    前記第2導体層のうち前記第1ビアのランド部分が,前記第2ビアの方へ広がって形成されていることを特徴とする配線基板のビアオンビア構造。
  2. 請求項1に記載する配線基板のビアオンビア構造において,
    前記第1ビアの内部が導電性ペーストで充填されていることを特徴とする配線基板のビアオンビア構造。
  3. 請求項1または請求項2に記載する配線基板のビアオンビア構造において,
    前記第2ビアが,前記第1ビアのランド部分から外部へはみ出ないように形成されていることを特徴とする配線基板のビアオンビア構造。
JP21012899A 1999-07-26 1999-07-26 配線基板のビアオンビア構造 Expired - Lifetime JP4330712B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP21012899A JP4330712B2 (ja) 1999-07-26 1999-07-26 配線基板のビアオンビア構造
PCT/JP2000/004880 WO2001008458A1 (fr) 1999-07-26 2000-07-19 Structure de tableau de cablage a traversees superposees

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21012899A JP4330712B2 (ja) 1999-07-26 1999-07-26 配線基板のビアオンビア構造

Publications (2)

Publication Number Publication Date
JP2001036209A JP2001036209A (ja) 2001-02-09
JP4330712B2 true JP4330712B2 (ja) 2009-09-16

Family

ID=16584263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21012899A Expired - Lifetime JP4330712B2 (ja) 1999-07-26 1999-07-26 配線基板のビアオンビア構造

Country Status (1)

Country Link
JP (1) JP4330712B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072881A (ja) 2014-09-30 2016-05-09 日本電産エレシス株式会社 高周波電力変換機構

Also Published As

Publication number Publication date
JP2001036209A (ja) 2001-02-09

Similar Documents

Publication Publication Date Title
JP3014310B2 (ja) 積層配線基板の構造と製作方法
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
JPH08242077A (ja) 多層プリント基板、多層プリント基板の製造方法
JP2001203316A5 (ja)
CN102111952B (zh) 多层布线基板
CN103460820A (zh) 布线板及其制造方法
JPH06318672A (ja) 薄膜コンデンサの形成方法、薄膜コンデンサの製造方法、薄膜バイパスコンデンサの製造方法および薄膜コンデンサ
CN105762131B (zh) 封装结构及其制法
US8110752B2 (en) Wiring substrate and method for manufacturing the same
TWI272886B (en) Substrate with multi-layer PTH and method for forming the multi-layer PTH
TW201703592A (zh) 印刷電路板及製造印刷電路板之方法
JPWO2020175476A1 (ja) プリント配線板及びプリント配線板の製造方法
KR100333775B1 (ko) 전기 절연 지지대상에 금속 전도체 모델을 형성하기 위한 방법
TWI253314B (en) Manufacturing method for an electronic component and an electronic component
JP4330712B2 (ja) 配線基板のビアオンビア構造
CN105592620A (zh) 电路板及其制法
JP4330713B2 (ja) 配線基板のビアオンビア構造およびその製造方法
TWI395521B (zh) 埋入式結構及其製法
CN100584155C (zh) 内埋元件的基板制程
CN113630977B (zh) 厚铜电路板及其制作方法
JP4227967B2 (ja) 基板及び電子部品の製造方法
JPH0747897Y2 (ja) プリント基板
JP2000049458A (ja) 多層配線基板
CN106486382B (zh) 封装基板、封装结构及其制作方法
JP2002016332A (ja) スルーホールを有する積層板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090617

R150 Certificate of patent or registration of utility model

Ref document number: 4330712

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term