JP4330712B2 - 配線基板のビアオンビア構造 - Google Patents
配線基板のビアオンビア構造 Download PDFInfo
- Publication number
- JP4330712B2 JP4330712B2 JP21012899A JP21012899A JP4330712B2 JP 4330712 B2 JP4330712 B2 JP 4330712B2 JP 21012899 A JP21012899 A JP 21012899A JP 21012899 A JP21012899 A JP 21012899A JP 4330712 B2 JP4330712 B2 JP 4330712B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- conductor layer
- insulating layer
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，導体層と絶縁層とを交互に積層してなる配線基板に関する。さらに詳細には，導体層と導体層とを導通させるビアとその上層のビアとを近接して配置するビアオンビア構造に関するものである。
【０００２】
【従来の技術】
従来のビアオンビア構造の例としては，図５に示すフルオフセット型のものと，図６に示すふためっき型のものとがあった。図５のものは，上層ビア１０２を内層ビア１０１に対してオフセットさせた構造のものである。これは，上層ビア１０２を内層ビア１０１のランド部分１０６にコンタクトさせることにより，導体層１０４と導体層１０５との確実な導通を図ったものである。図６のものは，内層ビア１１１の樹脂部分１１３とランド部分１１６とをふためっき層１１７で覆い，その直上に上層ビア１１２を設けた構造のものである。これは，樹脂部分１１３を導電性のふためっき層１１７で覆うことにより，上層ビア１１２で導体層１１４と導体層１１５とが確実に導通するようにしたものである。
【０００３】
【発明が解決しようとする課題】
しかしながら，前記した従来のビアオンビア構造には，いずれも問題点があった。すなわち，図５のフルオフセット型構造の場合には，図中横方向の全体サイズがかなり大きくなってしまう。このため，配線パターンのファイン化に対する障害となるのである。図６のふためっき構造の場合には，サイズ的には問題ないものの，ふためっき層１１７を形成する分工程数が多くなってしまう。また，ふためっき層１１７は剥離しやすいので，実際にはさほど導通はよくない。その原因は，上層ビア１１２を形成するために絶縁層１１８をレーザ加工するときの熱作用にある。樹脂部分１１３は通常，１００％樹脂成分であるため，レーザの熱で揮発成分がふためっき層１１７との間に気泡をなし，そのためにふためっき層１１７が少しリフトされるからである。
【０００４】
本発明は，前記した従来のビアオンビア構造が有する問題点を解決するためになされたものである。すなわちその課題とするところは，サイズ，製造プロセス，導通性のいずれにも優れたビアオンビア構造を有する配線基板を提供することにある。
【０００５】
【課題を解決するための手段】
この課題の解決を目的としてなされた本発明は，第１導体層と，第２導体層と，それらの間の第１絶縁層と，第２導体層の上に被着された第２絶縁層と，第２絶縁層の上に形成された第３導体層とを有する配線基板において，第１導体層と第２導体層とを導通させるとともに内部が充填された第１ビアと，第２導体層と第３導体層とを導通させるとともに第１ビアの内部とその周囲のランド部分とに跨って，第１ビアに対し部分的にオーバーラップして設けられた第２ビアとを有し，第２導体層のうち第１ビアのランド部分が，第２ビアの方へ広がって形成されているビアオンビア構造である。
【０００６】
かかるビアオンビア構造を有する配線基板では，上層ビアである第２ビアが，内層ビアである第１ビアのランド部分にかかっている。このため，ふためっき層を形成しなくても第２導体層と第３導体層との導通が確実である。よって，ふためっき層を形成しなくてもよい分工程数は少なくて済む。具体的には，図５に示したフルオフセット型構造の場合と同等の工程数で済む。また，第２ビアは第１ビアの内部にもかかっている。このため，第１ビアの内部から第２ビアがはみ出す量はさほど大きくない。よって，サイズの問題も最小限で済む。
【０００７】
本発明のビアオンビア構造においては，第１ビアの内部が導電性ペーストで充填されていることが望ましい。なぜなら，第１ビアの内部が単なる樹脂だと，第２ビアの形成のために第２絶縁層をレーザ加工する際にこの樹脂が大きくえぐれてしまうからである。導電性ペーストは樹脂に金属などの導電性の粉末を分散したものであり，単なる樹脂よりもレーザの影響に対する耐性がある。このため，第１ビアの内部の充填材を導電性ペーストとすることにより，レーザ加工によるえぐれを防止できるのである。また，第２ビアにおける第２導体層と第３導体層との間の抵抗もより小さくできる。
【０００８】
さらに，本発明のビアオンビア構造においては，第２ビアが第１ビアのランド部分から外部へはみ出ないように形成することもまた好ましい。第２ビアが第１ビアのランド部分から外部へはみ出ていると，第２ビアの形成のために第２絶縁層をレーザ加工する際に，はみ出し部分では第１絶縁層も加工されてしまうからである。このためには，第１ビアのランド部分を，第２ビアが形成される方へ向けて少し広げておけばよい。
【０００９】
【発明の実施の形態】
以下，本発明を具体化した実施の形態について，図面を参照しつつ詳細に説明する。本実施の形態に係る配線基板は，図１に示すビアオンビア構造を有している。この配線基板は，コア絶縁層１０と，その表裏の配線パターン層１１，１２と，配線パターン層１１の上に被着された層間絶縁層１３と，層間絶縁層１３の上に形成された配線パターン層１４とを有している。
【００１０】
そして，配線パターン層１１と配線パターン層１２とを導通させるための内層ビア１５が設けられている。内層ビア１５は，コア絶縁層１０にドリル穴を形成し，その壁面から表裏面にわたるめっき層１６を形成して配線パターン層１１と配線パターン層１２との導通をとり，さらに内部を銀ペースト１７で充填したものである。なお，配線パターン層１１のうち，内層ビア１５の近傍の部分をランド１９という。
【００１１】
そして，内層ビア１５の図中すぐ左上の位置に，上層ビア１８が設けられている。上層ビア１８は，層間絶縁層１３にレーザ加工で穴を開けて配線パターン層１１および銀ペースト１７を部分的に露出させ，この穴の内外にわたるめっき層を形成したものである。これにより，配線パターン層１１と配線パターン層１４との導通がとられている。
【００１２】
この配線基板において，コア絶縁層１０の厚さは５００μｍであり，層間絶縁層１３の厚さは５０μｍである。また，内層ビア１５のめっき層１６の厚さは１５μｍである。配線パターン層１１，１２の厚さは，銅箔の１２μｍとめっきの１５μｍとの合計で２７μｍである。内層ビア１５の径（ドリル穴径）は３００μｍであり，上層ビア１８の径（レーザ加工径）は１００μｍである。配線パターン層１４の厚さは１５μｍである。
【００１３】
この配線基板において上層ビア１８は，内層ビア１５に対し部分的にオーバラップして設けられている。この様子を，図２の平面透視図に示す。図２には，内層ビア１５と，そのランド１９と，上層ビア１８とが示されている。ランド１９は，内層ビア１５の周囲に設けられているが，上層ビア１８の方へ少し広げられている。内層ビア１５および上層ビア１８にわたる図２中の最大寸法Ｄ1 は，内層ビア１５と上層ビア１８とのそれぞれの径の合計よりもオーバラップの分小さく，３５０μｍ程度である。そして，ランド１９の幅を１５０μｍとすれば，図２中横方向のランド径Ｄ2 は６５０μｍとなる。なお，図２中縦方向のランド径Ｄ3 は６００μｍとなる。もし，図５のようなフルオフセット型構造をとると，Ｄ1が５５０μｍ程度，Ｄ2が８５０μｍ程度必要となってしまう。本実施の形態では，上層ビア１８と内層ビア１５とをオーバラップさせることにより，配線パターンのファイン化に対する障害が取り除かれているのである。
【００１４】
次に，図１の配線基板の製造プロセスを説明する。図３に示すのは，内層ビア１５に銀ペースト１７を充填してその表面を平坦化し，さらに層間絶縁層１３を被着した状態である。この状態を得るまでの工程は公知技術の組み合わせなので説明は避ける。ただし注意すべきは，層間絶縁層１３を被着する前に内層ビア１５をふためっきで覆う必要がないことである。上層ビア１８が内層ビア１５のランド１９に係って設けられるので，ふためっきがなくても配線パターン層１１と配線パターン層１４との導通が十分確実にとられるからである。もし，ふためっきを形成するとなると，触媒付与や無電解めっき，電気めっきといった具合にかなり工程数が増えてしまう。本実施の形態では，ふためっきを形成しないことにより，余分な工程を踏まずに済んでいるのである。
【００１５】
図４に示すのは，レーザ加工により層間絶縁層１３に穴１８を形成した状態である。このとき，加工の末期には内層ビア１５を充填している銀ペースト１７にもレーザの熱の影響が及ぶ。しかし銀ペースト１７は単なる樹脂に比べてはるかに熱に強いので，ほとんど変形しない。また，穴１８が形成される範囲は，内層ビア１５のランド１９からはみ出していない。もしはみ出していると，はみ出した部分では層間絶縁層１３ばかりかコア絶縁層１０までも加工されてしまうおそれがある。本実施の形態ではこのようなおそれはない。図４の状態に対し，穴１８の内外にわたるめっき層を形成し，パターン加工を施すと，図１に示すように配線パターン１４が得られる。
【００１６】
以上詳細に説明したように本実施の形態に係る配線基板のビアオンビア構造では，内層ビア１５の内部とランド１９に跨って上層ビア１８を設けている。このため，ビアオンビア構造の面内寸法が小さく抑えられている。また，内層ビア１５にふためっきを形成しなくても，配線パターン１４が内層ビア１５のランド１９（配線パターン１１）に直に接触しており，導通が確実である。また製造工程も簡素なもので済む。また，内層ビア１５の充填材が銀ペースト１７であるため，上層ビア１８の形成のためのレーザ加工の際に内層ビア１５の内部が受けるダメージが最小限で済んでいる。また，配線パターン１４と配線パターン１１との間のコンタクト抵抗も，銀ペースト１７が導電性を持つ分低下している。さらに，上層ビア１８がランド１９からはみ出さないようにされているので，上層ビア１８の形成のためのレーザ加工の際にコア絶縁層１０までも加工されてしまうおそれが排除されている。かくして，サイズ，工程，導通性のいずれにも優れた配線基板のビアオンビア構造が実現されている。
【００１７】
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。例えば，各部分の寸法は別の値でもよい。また，内層ビア１５の充填材としては銀ペーストに代えて銅ペーストなど他の金属を用いたものを採用してもよい。
【００１８】
【発明の効果】
以上の説明から明らかなように本発明によれば，サイズ，製造プロセス，導通性のいずれにも優れたビアオンビア構造を有する配線基板が提供されている。
【図面の簡単な説明】
【図１】実施の形態に係るビアオンビア構造を有する配線基板の断面図である。
【図２】ビアオンビア構造の平面透視図である。
【図３】相間絶縁層を被着した状態を示す断面図である。
【図４】上層ビアの形成のためのレーザ加工を行った状態を示す断面図である。
【図５】従来のビアオンビア構造の例（フルオフセット型）を示す断面図である。
【図６】従来のビアオンビア構造の例（ふためっき型）を示す断面図である。
【符号の説明】
１０ コア絶縁層
１１，１２，１４ 配線パターン
１３ 層間絶縁層
１５ 内層ビア
１７ 銀ペースト
１８ 上層ビア
１９ ランド
【発明の属する技術分野】
本発明は，導体層と絶縁層とを交互に積層してなる配線基板に関する。さらに詳細には，導体層と導体層とを導通させるビアとその上層のビアとを近接して配置するビアオンビア構造に関するものである。
【０００２】
【従来の技術】
従来のビアオンビア構造の例としては，図５に示すフルオフセット型のものと，図６に示すふためっき型のものとがあった。図５のものは，上層ビア１０２を内層ビア１０１に対してオフセットさせた構造のものである。これは，上層ビア１０２を内層ビア１０１のランド部分１０６にコンタクトさせることにより，導体層１０４と導体層１０５との確実な導通を図ったものである。図６のものは，内層ビア１１１の樹脂部分１１３とランド部分１１６とをふためっき層１１７で覆い，その直上に上層ビア１１２を設けた構造のものである。これは，樹脂部分１１３を導電性のふためっき層１１７で覆うことにより，上層ビア１１２で導体層１１４と導体層１１５とが確実に導通するようにしたものである。
【０００３】
【発明が解決しようとする課題】
しかしながら，前記した従来のビアオンビア構造には，いずれも問題点があった。すなわち，図５のフルオフセット型構造の場合には，図中横方向の全体サイズがかなり大きくなってしまう。このため，配線パターンのファイン化に対する障害となるのである。図６のふためっき構造の場合には，サイズ的には問題ないものの，ふためっき層１１７を形成する分工程数が多くなってしまう。また，ふためっき層１１７は剥離しやすいので，実際にはさほど導通はよくない。その原因は，上層ビア１１２を形成するために絶縁層１１８をレーザ加工するときの熱作用にある。樹脂部分１１３は通常，１００％樹脂成分であるため，レーザの熱で揮発成分がふためっき層１１７との間に気泡をなし，そのためにふためっき層１１７が少しリフトされるからである。
【０００４】
本発明は，前記した従来のビアオンビア構造が有する問題点を解決するためになされたものである。すなわちその課題とするところは，サイズ，製造プロセス，導通性のいずれにも優れたビアオンビア構造を有する配線基板を提供することにある。
【０００５】
【課題を解決するための手段】
この課題の解決を目的としてなされた本発明は，第１導体層と，第２導体層と，それらの間の第１絶縁層と，第２導体層の上に被着された第２絶縁層と，第２絶縁層の上に形成された第３導体層とを有する配線基板において，第１導体層と第２導体層とを導通させるとともに内部が充填された第１ビアと，第２導体層と第３導体層とを導通させるとともに第１ビアの内部とその周囲のランド部分とに跨って，第１ビアに対し部分的にオーバーラップして設けられた第２ビアとを有し，第２導体層のうち第１ビアのランド部分が，第２ビアの方へ広がって形成されているビアオンビア構造である。
【０００６】
かかるビアオンビア構造を有する配線基板では，上層ビアである第２ビアが，内層ビアである第１ビアのランド部分にかかっている。このため，ふためっき層を形成しなくても第２導体層と第３導体層との導通が確実である。よって，ふためっき層を形成しなくてもよい分工程数は少なくて済む。具体的には，図５に示したフルオフセット型構造の場合と同等の工程数で済む。また，第２ビアは第１ビアの内部にもかかっている。このため，第１ビアの内部から第２ビアがはみ出す量はさほど大きくない。よって，サイズの問題も最小限で済む。
【０００７】
本発明のビアオンビア構造においては，第１ビアの内部が導電性ペーストで充填されていることが望ましい。なぜなら，第１ビアの内部が単なる樹脂だと，第２ビアの形成のために第２絶縁層をレーザ加工する際にこの樹脂が大きくえぐれてしまうからである。導電性ペーストは樹脂に金属などの導電性の粉末を分散したものであり，単なる樹脂よりもレーザの影響に対する耐性がある。このため，第１ビアの内部の充填材を導電性ペーストとすることにより，レーザ加工によるえぐれを防止できるのである。また，第２ビアにおける第２導体層と第３導体層との間の抵抗もより小さくできる。
【０００８】
さらに，本発明のビアオンビア構造においては，第２ビアが第１ビアのランド部分から外部へはみ出ないように形成することもまた好ましい。第２ビアが第１ビアのランド部分から外部へはみ出ていると，第２ビアの形成のために第２絶縁層をレーザ加工する際に，はみ出し部分では第１絶縁層も加工されてしまうからである。このためには，第１ビアのランド部分を，第２ビアが形成される方へ向けて少し広げておけばよい。
【０００９】
【発明の実施の形態】
以下，本発明を具体化した実施の形態について，図面を参照しつつ詳細に説明する。本実施の形態に係る配線基板は，図１に示すビアオンビア構造を有している。この配線基板は，コア絶縁層１０と，その表裏の配線パターン層１１，１２と，配線パターン層１１の上に被着された層間絶縁層１３と，層間絶縁層１３の上に形成された配線パターン層１４とを有している。
【００１０】
そして，配線パターン層１１と配線パターン層１２とを導通させるための内層ビア１５が設けられている。内層ビア１５は，コア絶縁層１０にドリル穴を形成し，その壁面から表裏面にわたるめっき層１６を形成して配線パターン層１１と配線パターン層１２との導通をとり，さらに内部を銀ペースト１７で充填したものである。なお，配線パターン層１１のうち，内層ビア１５の近傍の部分をランド１９という。
【００１１】
そして，内層ビア１５の図中すぐ左上の位置に，上層ビア１８が設けられている。上層ビア１８は，層間絶縁層１３にレーザ加工で穴を開けて配線パターン層１１および銀ペースト１７を部分的に露出させ，この穴の内外にわたるめっき層を形成したものである。これにより，配線パターン層１１と配線パターン層１４との導通がとられている。
【００１２】
この配線基板において，コア絶縁層１０の厚さは５００μｍであり，層間絶縁層１３の厚さは５０μｍである。また，内層ビア１５のめっき層１６の厚さは１５μｍである。配線パターン層１１，１２の厚さは，銅箔の１２μｍとめっきの１５μｍとの合計で２７μｍである。内層ビア１５の径（ドリル穴径）は３００μｍであり，上層ビア１８の径（レーザ加工径）は１００μｍである。配線パターン層１４の厚さは１５μｍである。
【００１３】
この配線基板において上層ビア１８は，内層ビア１５に対し部分的にオーバラップして設けられている。この様子を，図２の平面透視図に示す。図２には，内層ビア１５と，そのランド１９と，上層ビア１８とが示されている。ランド１９は，内層ビア１５の周囲に設けられているが，上層ビア１８の方へ少し広げられている。内層ビア１５および上層ビア１８にわたる図２中の最大寸法Ｄ1 は，内層ビア１５と上層ビア１８とのそれぞれの径の合計よりもオーバラップの分小さく，３５０μｍ程度である。そして，ランド１９の幅を１５０μｍとすれば，図２中横方向のランド径Ｄ2 は６５０μｍとなる。なお，図２中縦方向のランド径Ｄ3 は６００μｍとなる。もし，図５のようなフルオフセット型構造をとると，Ｄ1が５５０μｍ程度，Ｄ2が８５０μｍ程度必要となってしまう。本実施の形態では，上層ビア１８と内層ビア１５とをオーバラップさせることにより，配線パターンのファイン化に対する障害が取り除かれているのである。
【００１４】
次に，図１の配線基板の製造プロセスを説明する。図３に示すのは，内層ビア１５に銀ペースト１７を充填してその表面を平坦化し，さらに層間絶縁層１３を被着した状態である。この状態を得るまでの工程は公知技術の組み合わせなので説明は避ける。ただし注意すべきは，層間絶縁層１３を被着する前に内層ビア１５をふためっきで覆う必要がないことである。上層ビア１８が内層ビア１５のランド１９に係って設けられるので，ふためっきがなくても配線パターン層１１と配線パターン層１４との導通が十分確実にとられるからである。もし，ふためっきを形成するとなると，触媒付与や無電解めっき，電気めっきといった具合にかなり工程数が増えてしまう。本実施の形態では，ふためっきを形成しないことにより，余分な工程を踏まずに済んでいるのである。
【００１５】
図４に示すのは，レーザ加工により層間絶縁層１３に穴１８を形成した状態である。このとき，加工の末期には内層ビア１５を充填している銀ペースト１７にもレーザの熱の影響が及ぶ。しかし銀ペースト１７は単なる樹脂に比べてはるかに熱に強いので，ほとんど変形しない。また，穴１８が形成される範囲は，内層ビア１５のランド１９からはみ出していない。もしはみ出していると，はみ出した部分では層間絶縁層１３ばかりかコア絶縁層１０までも加工されてしまうおそれがある。本実施の形態ではこのようなおそれはない。図４の状態に対し，穴１８の内外にわたるめっき層を形成し，パターン加工を施すと，図１に示すように配線パターン１４が得られる。
【００１６】
以上詳細に説明したように本実施の形態に係る配線基板のビアオンビア構造では，内層ビア１５の内部とランド１９に跨って上層ビア１８を設けている。このため，ビアオンビア構造の面内寸法が小さく抑えられている。また，内層ビア１５にふためっきを形成しなくても，配線パターン１４が内層ビア１５のランド１９（配線パターン１１）に直に接触しており，導通が確実である。また製造工程も簡素なもので済む。また，内層ビア１５の充填材が銀ペースト１７であるため，上層ビア１８の形成のためのレーザ加工の際に内層ビア１５の内部が受けるダメージが最小限で済んでいる。また，配線パターン１４と配線パターン１１との間のコンタクト抵抗も，銀ペースト１７が導電性を持つ分低下している。さらに，上層ビア１８がランド１９からはみ出さないようにされているので，上層ビア１８の形成のためのレーザ加工の際にコア絶縁層１０までも加工されてしまうおそれが排除されている。かくして，サイズ，工程，導通性のいずれにも優れた配線基板のビアオンビア構造が実現されている。
【００１７】
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。例えば，各部分の寸法は別の値でもよい。また，内層ビア１５の充填材としては銀ペーストに代えて銅ペーストなど他の金属を用いたものを採用してもよい。
【００１８】
【発明の効果】
以上の説明から明らかなように本発明によれば，サイズ，製造プロセス，導通性のいずれにも優れたビアオンビア構造を有する配線基板が提供されている。
【図面の簡単な説明】
【図１】実施の形態に係るビアオンビア構造を有する配線基板の断面図である。
【図２】ビアオンビア構造の平面透視図である。
【図３】相間絶縁層を被着した状態を示す断面図である。
【図４】上層ビアの形成のためのレーザ加工を行った状態を示す断面図である。
【図５】従来のビアオンビア構造の例（フルオフセット型）を示す断面図である。
【図６】従来のビアオンビア構造の例（ふためっき型）を示す断面図である。
【符号の説明】
１０ コア絶縁層
１１，１２，１４ 配線パターン
１３ 層間絶縁層
１５ 内層ビア
１７ 銀ペースト
１８ 上層ビア
１９ ランド
Claims (3)
- 第１導体層と，第２導体層と，それらの間の第１絶縁層と，前記第２導体層の上に被着された第２絶縁層と，前記第２絶縁層の上に形成された第３導体層とを有する配線基板において，
前記第１導体層と前記第２導体層とを導通させるとともに，内部が充填された第１ビアと，
前記第２導体層と前記第３導体層とを導通させるとともに，前記第１ビアの内部とその周囲のランド部分とに跨って，前記第１ビアに対し部分的にオーバーラップして設けられた第２ビアとを有し，
前記第２導体層のうち前記第１ビアのランド部分が，前記第２ビアの方へ広がって形成されていることを特徴とする配線基板のビアオンビア構造。 - 請求項１に記載する配線基板のビアオンビア構造において，
前記第１ビアの内部が導電性ペーストで充填されていることを特徴とする配線基板のビアオンビア構造。 - 請求項１または請求項２に記載する配線基板のビアオンビア構造において，
前記第２ビアが，前記第１ビアのランド部分から外部へはみ出ないように形成されていることを特徴とする配線基板のビアオンビア構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21012899A JP4330712B2 (ja) | 1999-07-26 | 1999-07-26 | 配線基板のビアオンビア構造 |
| PCT/JP2000/004880 WO2001008458A1 (fr) | 1999-07-26 | 2000-07-19 | Structure de tableau de cablage a traversees superposees |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21012899A JP4330712B2 (ja) | 1999-07-26 | 1999-07-26 | 配線基板のビアオンビア構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001036209A JP2001036209A (ja) | 2001-02-09 |
| JP4330712B2 true JP4330712B2 (ja) | 2009-09-16 |
Family
ID=16584263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21012899A Expired - Lifetime JP4330712B2 (ja) | 1999-07-26 | 1999-07-26 | 配線基板のビアオンビア構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4330712B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016072881A (ja) | 2014-09-30 | 2016-05-09 | 日本電産エレシス株式会社 | 高周波電力変換機構 |
-
1999
- 1999-07-26 JP JP21012899A patent/JP4330712B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001036209A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
| JP3297879B2 (ja) | 連続して形成した集積回路パッケージ | |
| JPH08242077A (ja) | 多層プリント基板、多層プリント基板の製造方法 | |
| JP2001203316A5 (ja) | ||
| CN102111952B (zh) | 多层布线基板 | |
| CN103460820A (zh) | 布线板及其制造方法 | |
| JPH06318672A (ja) | 薄膜コンデンサの形成方法、薄膜コンデンサの製造方法、薄膜バイパスコンデンサの製造方法および薄膜コンデンサ | |
| US8110752B2 (en) | Wiring substrate and method for manufacturing the same | |
| CN105762131B (zh) | 封装结构及其制法 | |
| TWI272886B (en) | Substrate with multi-layer PTH and method for forming the multi-layer PTH | |
| TW201703592A (zh) | 印刷電路板及製造印刷電路板之方法 | |
| JPWO2020175476A1 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| CN105592620A (zh) | 电路板及其制法 | |
| KR100333775B1 (ko) | 전기 절연 지지대상에 금속 전도체 모델을 형성하기 위한 방법 | |
| TWI253314B (en) | Manufacturing method for an electronic component and an electronic component | |
| JP4330712B2 (ja) | 配線基板のビアオンビア構造 | |
| JP4330713B2 (ja) | 配線基板のビアオンビア構造およびその製造方法 | |
| TWI395521B (zh) | 埋入式結構及其製法 | |
| CN106486382B (zh) | 封装基板、封装结构及其制作方法 | |
| CN113630977A (zh) | 厚铜电路板及其制作方法 | |
| CN100584155C (zh) | 内埋元件的基板制程 | |
| JP4227967B2 (ja) | 基板及び電子部品の製造方法 | |
| JP2000049458A (ja) | 多層配線基板 | |
| JP2002016332A (ja) | スルーホールを有する積層板およびその製造方法 | |
| WO2001008458A1 (fr) | Structure de tableau de cablage a traversees superposees |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090617 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4330712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |