CN103460820A - 布线板及其制造方法 - Google Patents

布线板及其制造方法 Download PDF

Info

Publication number
CN103460820A
CN103460820A CN2012800160917A CN201280016091A CN103460820A CN 103460820 A CN103460820 A CN 103460820A CN 2012800160917 A CN2012800160917 A CN 2012800160917A CN 201280016091 A CN201280016091 A CN 201280016091A CN 103460820 A CN103460820 A CN 103460820A
Authority
CN
China
Prior art keywords
insulating barrier
conductive pattern
wiring plate
conductor
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012800160917A
Other languages
English (en)
Inventor
竹中芳纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN103460820A publication Critical patent/CN103460820A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

布线板（1000）具有：核心基板（100a），其具有第1面（F1）及其相反侧的第2面（F2）；第1导体图案，其形成在核心基板（100a）的第1面（F1）上；第1绝缘层（110a～150a），其形成在核心基板（100a）的第1面（F1）和第1导体图案上；第2导体图案，其形成在核心基板（100a）的第2面（F2）上；第2绝缘层（210a～250a），其形成在核心基板（100a）的第2面（F2）和第2导体图案上；以及电感器部（10），其设置在核心基板（100a）的第2面（F2）上，由第2导体图案的至少一部分形成。并且，第2绝缘层（210a～250a）中的某个第2绝缘层的厚度比第1绝缘层（110a～150a）薄。

Description

布线板及其制造方法
技术领域
本发明涉及布线板及其制造方法。
背景技术
专利文献1中公开了内置有螺旋状的电感器的布线板。
现有技术文献
专利文献
专利文献1：日本特开2009-16504号公报
发明内容
发明所要解决的课题
在专利文献1所公开的布线板中，在螺旋状的电感器的内侧没有配置导体图案。认为这是因为，当在电感器的内侧形成导体时，难以确保电感器的电气特性。其结果是，在电感器的内侧填充了树脂。
还考虑如下情况：在核心基板的两面具有积层（build up）部（第1积层部、第2积层部）的布线板中，在其一侧的积层部（例如第2积层部）中内置螺旋状的电感器。但是，如上所述难以在电感器的内侧形成导体，因此内置有电感器的第2积层部中的导体的比例（体积比）容易比未内置电感器的第1积层部中的导体的比例（体积比）小。并且，当它们的比例差异变大时，在第1积层部和第2积层部中热收缩的程度不同，从而布线容易翘曲。此外，当布线板翘曲时，难以在布线板上安装电子部件。
本发明是鉴于这样的情况而完成的，其目的在于抑制布线板的翘曲。此外，本发明的另一目的在于提高布线板与安装到该布线板的电子部件之间的电连接的可靠性。
用于解决课题的手段
本发明的布线板具有：核心基板，其具有第1面及其相反侧的第2面；第1导体图案，其形成在所述核心基板的所述第1面上；第1绝缘层，其形成在所述核心基板的所述第1面和所述第1导体图案上；第2导体图案，其形成在所述核心基板的所述第2面上；第2绝缘层，其形成在所述核心基板的所述第2面和所述第2导体图案上；以及电感器部，其设置在所述核心基板的所述第2面上，由所述第2导体图案的至少一部分形成，在该布线板中，所述第2绝缘层中的某个第2绝缘层的厚度比所述第1绝缘层薄。
优选的是，所述电感器部由位于不同层的多个所述第2导体图案、和设置于所述第2绝缘层的内部且对位于所述不同层的第2导体图案彼此进行连接的过孔导体构成。
优选的是，各个所述第2绝缘层比任意一个所述第1绝缘层都薄。
优选的是，所述电感器部设置在半导体元件的投影区域内。
优选的是，所述电感器部形成为俯视时大致呈环状。
优选的是，所述电感器部形成为螺旋状。
优选的是，构成所述电感器部的各个导体图案由大致U状或大致L状的导体构成。
优选的是，所述第1绝缘层和所述第2绝缘层均由树脂构成。
优选的是，各个所述第1绝缘层具有厚度T1，各个所述第2绝缘层具有厚度T2，T2/T1处于大约1～大约3的范围。
优选的是，至少在所述半导体元件的投影区域中，设所述核心基板的所述第1面上形成的积层部中的所述第1导体图案的比例（体积比）为W1、所述核心基板的所述第2面上形成的积层部中的所述第2导体图案的比例（体积比）为W2时，W2/W1处于大约0.9～大约1.2的范围。
优选的是，在所述核心基板中，形成有贯通该核心基板的通孔，在所述通孔中，填充有由镀层构成的导体，形成在所述核心基板的所述第1面上的导体图案与形成在所述核心基板的所述第2面上的导体图案经由所述通孔内的导体彼此电连接。
优选的是，所述通孔内的导体的最大宽度为大约150μm以下。
优选的是，所述电感器部由彼此并联连接的多个电感器构成。
本发明的布线板的制造方法具有以下步骤：准备具有第1面及其相反侧的第2面的核心基板；在所述核心基板的所述第1面上形成第1导体图案；在所述核心基板的所述第1面和所述第1导体图案上形成第1绝缘层；在所述核心基板的所述第2面上形成第2导体图案；在所述核心基板的所述第2面和所述第2导体图案上形成第2绝缘层；以及在所述核心基板的所述第2面上，形成由所述第2导体图案的至少一部分构成的电感器部，在该布线板的制造方法中，使所述第2绝缘层中的某个第2绝缘层的厚度比所述第1绝缘层薄。
优选的是，所述电感器部由位于不同层的多个所述第2导体图案、和设置于所述第2绝缘层的内部且对位于所述不同层的第2导体图案彼此进行连接的过孔导体构成。
优选的是，各个所述第2绝缘层比任意一个所述第1绝缘层都薄。
优选的是，所述电感器部设置在半导体元件的投影区域内。
发明的效果
根据本发明，能够抑制布线板的翘曲。此外，根据本发明，除了该效果或者替代该效果，有时还起到能够提高布线板与安装到该布线板上的电子部件的之间的电连接的可靠性的效果。
附图说明
图1是示出本发明实施方式的布线板的剖视图。
图2是示出本发明实施方式的通孔（through hole）导体的剖视图。
图3是示出本发明实施方式的布线板的各导体层、各绝缘层和各过孔（via hole）导体的尺寸的剖视图。
图4是示出本发明实施方式的电感器单元的剖视图。
图5是示出本发明实施方式的电感器单元的立体图。
图6是示出本发明实施方式的电感器单元的电路图。
图7A是示出构成本发明实施方式的电感器单元的第1电感器的立体图。
图7B是示出构成本发明实施方式的电感器单元的第2电感器的立体图。
图8A是示出设置于本发明实施方式的电感器单元的一端的外部连接端子的配置的图。
图8B是示出与本发明实施方式的电感器单元的另一端连接的连接导体（通孔导体）的配置的图。
图9是示出由内置于本发明实施方式的布线板中的电感器构成的电路的一例的图。
图10A是示出本发明实施方式的布线板中的电感器单元与电子部件的安装区域（投影区域）之间的第1关系的图。
图10B是示出本发明实施方式的布线板中的电感器单元与电子部件的安装区域（投影区域）之间的第2关系的图。
图10C是示出本发明实施方式的布线板中的电感器单元与电子部件的安装区域（投影区域）之间的第3关系的图。
图11A是示出在本发明实施方式的布线板的安装区域的正下方第1积层部的导体层具有的导体图案的一例的图。
图11B是示出在本发明实施方式的布线板的安装区域的正下方第2积层部的导体层具有的导体图案的一例的图。
图12是用于说明本发明实施方式的布线板的制造方法中的形成布线板的核心部的第1工序的图。
图13是用于说明图12的工序后的第2工序的图。
图14是用于说明图13的工序后的第3工序的图。
图15是用于说明图14的工序后的第4工序的图。
图16是用于说明图15的工序后的第5工序的图。
图17是用于说明本发明实施方式的布线板的制造方法中的形成布线板的积层部的第1层级的第1工序的图。
图18是用于说明图17的工序后的第2工序的图。
图19是用于说明图18的工序后的第3工序的图。
图20是用于说明图19的工序后的第4工序的图。
图21是用于说明图20的工序后的第5工序的图。
图22是用于说明图21的工序后的第6工序的图。
图23是用于说明本发明实施方式的布线板的制造方法中的形成布线板的积层部的第2层级的工序的图。
图24是用于说明本发明实施方式的布线板的制造方法中的形成布线板的积层部的第3层级的工序的图。
图25是用于说明本发明实施方式的布线板的制造方法中的形成布线板的积层部的第4层级的工序的图。
图26是用于说明本发明实施方式的布线板的制造方法中的形成布线板的积层部的第5层级的工序的图。
图27A是用于说明增厚本发明实施方式的布线板的导体层的第1方法的图。
图27B是用于说明增厚本发明实施方式的布线板的导体层的第2方法的图。
图28是用于说明减薄本发明实施方式的布线板的导体层的方法的图。
图29A是示出本发明实施方式中的第1积层部的导体层和第2积层部的导体层的第1结构的图。
图29B是示出本发明实施方式中的第1积层部的导体层和第2积层部的导体层的第2结构的图。
图29C是示出本发明实施方式中的第1积层部的导体层和第2积层部的导体层的第3结构的图。
图30是示出在本发明的另一实施方式中，在核心基板的两面（各主面）上积层部的层级数不同的布线板的一例的剖视图。
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明。另外，在图中，箭头Z1、Z2分别是指相当于布线板的主面（正面和背面）的法线方向的布线板的层叠方向（或布线板的厚度方向）。另一方面，箭头X1、X2和Y1、Y2分别表示与层叠方向垂直的方向（或各层的侧方）。布线板的主面为X-Y平面。此外，布线板的侧面为X-Z平面或Y-Z平面。正上方或正下方是指Z方向（Z1侧或Z2侧）。
将朝向相反的法线方向的两个主面称作第1面（Z1侧的面）、第2面（Z2侧的面）。在层叠方向上，将离核心近的一侧称为下层（或内层侧），将离核心远的一侧称为上层（或外层侧）。通过在积层部中交替层叠导体层和绝缘层（层间绝缘层），形成以绝缘层和在该绝缘层上形成的导体层的对为单位的层级。在核心基板的两侧，将核心基板上的绝缘层和导体层称作第1层级，进一步朝向上层依次称作第2层级、第3层级、…。
导体层是由一个或多个导体图案构成的层。有时导体层包含构成电路的导体图案、例如布线（也包含地线）、焊盘或连接盘（land）等，还有时，导体层包含不构成电路的面状导体图案等。
关于开口部，除了孔和槽以外，还包含切口和缝隙等。孔不限于贯通孔，也包含非贯通的孔而称作孔。孔包含过孔和通孔。以下，将形成于过孔内（壁面或底面）的导体称为过孔导体，将形成于通孔（壁面）内的导体称为通孔导体。
在形成于开口部内的导体（过孔导体或通孔导体）中，将形成于开口部的内表面（壁面或底面）的导体膜称作保形导体，将开口部中填充的导体称作填充导体。
在镀覆中，除了电镀等湿法镀覆以外，还包含PVD（Physical Vapor Deposition：物理气相沉积）或CVD（Chemical Vapor Deposition：化学气相沉积）等干法镀覆。
孔或柱体（突起）的“宽度”如果没有特别指定，则在圆形的情况下表示直径，在圆形以外的情况下表示2√（截面积/π）。此外，在尺寸不均匀的情况下（存在凹凸的情况或为锥形的情况等），作为原则，使用其尺寸的平均值（将异常值排除在外的仅有效值的平均）。但是，在写明使用最大值等、平均值以外的值的情况下，不受此限制。
环是指连接线的两端而成的平面形状，不仅是圆，还包含多边形等。
如图1所示，本实施方式的布线板1000具有核心部C、第1积层部B1和第2积层部B2。在布线板1000的表面例如安装有电子部件200。电子部件200例如由半导体元件构成。但是不限于此，可以安装任意的电子部件200。
核心部C具有基板100a。基板100a具有绝缘性，相当于布线板1000的核心基板。基板100a例如由环氧树脂构成，详细地说，例如是使环氧树脂浸渍到玻璃纤维织物（心材）中而成的。作为心材，优选使用例如玻璃纤维或芳纶纤维等无机材料。但是不限于此，基板100a（核心基板）的材料是任意的，例如也可以由环氧树脂以外的树脂构成，此外也可以不包含心材。以下，将基板100a的正面和背面（两个主面）中的一方称作第1面F1、另一方称作第2面F2。
核心部C在基板100a的第1面F1上具有导体层101，并在基板100a的第2面F2上具有导体层102。在导体层101、102中分别包含通孔导体103的连接盘。
在基板100a（核心基板）中形成有贯通基板100a的通孔103a，通过在通孔103a中填充导体（例如由铜的镀层构成的导体），形成通孔导体103。导体层101的导体图案与导体层102的导体图案经由通孔103a内的导体（通孔导体103）彼此电连接。
例如图2所示，通孔导体103的形状是沙漏状（鼓状）。即，通孔导体103具有中间变细部103b，通孔导体103的宽度随着从第1面F1接近中间变细部103b而逐渐变小，此外，随着从第2面F2接近中间变细部103b而逐渐变小。但是不限于此，通孔导体103的形状是任意的，例如也可以是大致圆柱状。
通孔103a内的导体（通孔导体103）的宽度优选为大约150μm以下。另外，通孔导体103的宽度是指通孔导体103的宽度的最大值（最大宽度）。在本实施方式中，与通孔103a的开口端部的宽度d11、d13对应。在本实施方式中，通孔导体103的一端的宽度d11例如为100μm，通孔导体103的另一端的宽度d13例如为100μm，通孔导体103的中间变细部103b的宽度d12例如为70μm。
第1积层部B1形成在基板100a的第1面F1上，第2积层部B2形成在基板100a的第2面F2上。第1积层部B1是交替层叠导体层111、121、131、141、151和绝缘层110a、120a、130a、140a、150a而构成的，第2积层部B2是交替层叠导体层211、221、231、241、251和绝缘层210a、220a、230a、240a、250a而构成的。在本实施方式中，第1积层部B1的层级数与第2积层部B2的层级数相同（5个）。详细地说，绝缘层110a、210a和导体层111、211为第1层级，绝缘层120a、220a和导体层121、221为第2层级，绝缘层130a、230a和导体层131、231为第3层级，绝缘层140a、240a和导体层141、241为第4层级，绝缘层150a、250a和导体层151、251为第5层级。
绝缘层110a～150a和210a～250a分别相当于层间绝缘层。在本实施方式中，绝缘层110a～150a和绝缘层210a～250a均包含环氧树脂和无机填料。但是不限于此，各绝缘层的材料是任意的，例如也可以由环氧树脂以外的树脂构成，此外也可以包含心材。
第1积层部B1具有过孔导体112、122、132、142、152（分别是填充导体）作为层间连接，第2积层部B2具有过孔导体212、222、232、242、252（分别是填充导体）作为层间连接。详细地说，在绝缘层110a、120a、130a、140a、150a中分别形成有过孔112a、122a、132a、142a、152a，通过在这些过孔112a等中填充例如铜的镀层来形成过孔导体112、122、132、142、152。此外，在绝缘层210a、220a、230a、240a、250a中分别形成有过孔212a、222a、232a、242a、252a，通过在这些过孔212a等中填充例如铜的镀层来形成过孔导体212、222、232、242、252。
在各积层部中，处于不同层级的导体层（详细地说，是上下相邻的两个导体层的各导体图案）通过层间绝缘层中形成的过孔内的导体（过孔导体）而彼此电连接。具体而言，在第1积层部B1中，导体层111、121、131、141、151经由位于各层之间的过孔导体122、132、142、152彼此电连接。此外，在第2积层部B2中，导体层211、221、231、241、251经由位于各层之间的过孔导体222、232、242、252彼此电连接。此外，导体层111经由过孔导体112与基板100a上的导体层101电连接，导体层211经由过孔导体212与基板100a上的导体层102电连接。
图3示出各导体层、各绝缘层以及各过孔导体的尺寸。
在本实施方式中，各个绝缘层210a～250a比绝缘层110a～150a中的任意一个都薄。具体而言，绝缘层110a的厚度T112、绝缘层120a的厚度T122、绝缘层130a的厚度T132、绝缘层140a的厚度T142以及绝缘层150a的厚度T152均为相同的厚度（以下称作T1），例如处于20μm～30μm的范围。此外，绝缘层210a的厚度T212、绝缘层220a的厚度T222、绝缘层230a的厚度T232、绝缘层240a的厚度T242、和绝缘层250a的厚度T252均为相同的厚度（以下称作T2），例如处于10μm～20μm的范围。T2/T1处于大约1～大约3的范围。在T2/T1处于大约1～大约3的范围的情况下，各积层部中的导体层（导体图案）的比例处于期望的范围，能够有效抑制布线板的翘曲。并且，还能够确保在Z方向上相邻的导体图案间的绝缘性。另外，上述的绝缘层的厚度是指在Z方向上相邻的导体图案间的距离。
在对相同层级彼此进行比较时，在所有层级中，第2积层部B2中的绝缘层比第1积层部B1中的绝缘层薄。详细地说，厚度T112＞厚度T212、厚度T122＞厚度T222、厚度T132＞厚度T232、厚度T142＞厚度T242、厚度T152＞厚度T252。
各个导体层111～151和各个导体层211～251全部具有相同的厚度。具体而言，导体层111的厚度T111、导体层121的厚度T121、导体层131的厚度T131、导体层141的厚度T141、导体层151的厚度T151、导体层211的厚度T211、导体层221的厚度T221、导体层231的厚度T231、导体层241的厚度T241以及导体层251的厚度T251均为相同的厚度，例如处于5μm～20μm的范围。
导体层101的厚度T101比第1积层部B1中的导体层111等厚，例如处于20μm～30μm的范围。此外，导体层102的厚度T201比第2积层部B2中的导体层211等厚，例如处于20μm～30μm的范围。
构成第2积层部B2的层间绝缘层中形成的过孔内的各个导体（过孔导体212～252）的深度比构成第1积层部B1的层间绝缘层中形成的过孔内的导体（过孔导体112～152）中的任意一个的深度都浅。
本实施方式的布线板1000内置有电感器单元10（电感器部）。以下，参照图4～图7B来说明电感器单元10的结构。在各图中，导体图案21a和21b包含在导体层102中，导体图案11a和11b包含在导体层211中，导体图案12a和12b包含在导体层221中，导体图案13a和13b包含在导体层231中，导体图案14a和14b包含在导体层241中，导体图案22包含在导体层251中。连接导体30a和30b相当于通孔导体103，连接导体31a和31b相当于过孔导体212，连接导体32a和32b相当于过孔导体222，连接导体33a和33b相当于过孔导体232，连接导体34a和34b相当于过孔导体242，连接导体35a和35b相当于过孔导体252。
如图4～图7B所示，在本实施方式的电感器单元10中，由4层的导体图案11a～14a和11b～14b形成多个（例如两个）单匝的电感器。具体而言，电感器单元10具有第1电感器10a和第2电感器10b。如图6所示，第1电感器10a与第2电感器10b彼此并联连接。
如图7A所示，第1电感器10a由第2积层部B2（参照图1）中的导体构成，详细而言，是由连接导体31a～35a（过孔导体212～252）和通过连接导体32a～34a而彼此电连接的导体层211～241的导体图案11a～14a构成的。此外，如图7B所示，第2电感器10b由第2积层部B2（参照图1）中的导体构成，详细而言，是由连接导体31b～35b（过孔导体212～252）和通过连接导体32b～34b而彼此电连接的导体层211～241的导体图案11b～14b构成的。
如前所述，构成电感器单元10（第1电感器10a和第2电感器10b）的导体图案间的各个绝缘层220a～240a比绝缘层110a～150a中的任意一个都薄（参照图3）。此外，对构成电感器单元10（第1电感器10a和第2电感器10b）的导体层211～241的导体图案进行电连接的过孔内的各个导体（过孔导体222～242）比绝缘层110a～150a中形成的过孔内的导体（过孔导体112～152）中的任意一个都薄（参照图3）。
在本实施方式中，如图7A和图7B所示，第1电感器10a和第2电感器10b分别形成为螺旋状、且俯视时大致为环状（详细地说是大致四边形）。
构成电感器单元10（第1电感器10a和第2电感器10b）的导体图案11a～14a和11b～14b分别由大致U状或大致L状的导体构成。处于不同层级且通过过孔内的导体（连接导体32a～34a和32b～34b）彼此电连接的导体图案的对形成为彼此大致方向相反的大致U状或大致L状。详细地说，如图7A所示，在第1电感器10a中，导体图案11a和12a的对、导体图案12a和13a的对以及导体图案13a和14a的对分别形成为彼此大致方向相反的大致U状或大致L状。此外，如图7B所示，在第2电感器10b中，导体图案11b和12b的对、导体图案12b和13b的对以及导体图案13b和14b的对分别形成为彼此大致方向相反的大致U状或大致L状。
如图7A所示，在第1电感器10a中，大致L状的导体图案11a的一端经由连接导体32a与大致L状的导体图案12a的一端连接，导体图案12a的另一端经由连接导体33a与大致U状的导体图案13a的一端连接，导体图案13a的另一端经由连接导体34a与大致U状的导体图案14a的一端连接。此外，在导体图案11a的另一端（不与导体图案12a连接的端部）形成有连接导体31a，在导体图案14a的另一端（不与导体图案13a连接的端部）形成有连接导体35a。由此，在本实施方式中，由彼此串联连接的导体图案11a～14a形成匝数为2的第1电感器10a。
如图7B所示，在第2电感器10b中，大致L状的导体图案11b的一端经由连接导体32b与大致L状的导体图案12b的一端连接，导体图案12b的另一端经由连接导体33b与大致U状的导体图案13b的一端连接，导体图案13b的另一端经由连接导体34b与大致U状的导体图案14b的一端连接。此外，在导体图案11b的另一端（不与导体图案12b连接的端部）形成有连接导体31b，在导体图案14b的另一端（不与导体图案13b连接的端部）形成有连接导体35b。由此，在本实施方式中，由彼此串联连接的导体图案11b～14b形成匝数为2的第2电感器10b。
如图4～图6所示，构成第1电感器10a的导体图案11a经由连接导体31a与导体层102的导体图案21a连接，构成第2电感器10b的导体图案11b经由连接导体31b与导体层102的导体图案21b连接。构成第1电感器10a的导体图案14a经由连接导体35a与导体图案22连接，此外，构成第2电感器10b的导体图案14b经由连接导体35b与导体图案22连接。第1电感器10a与第2电感器10b经由导体图案22彼此电连接（参照图6）。
例如图8A所示，在导体图案22（例如大致整个面）上，设置有必要数量的焊料凸点260c（外部连接端子）。此外，例如图8B所示，在导体层102的导体图案21a上连接有连接导体30a（通孔导体103），在导体层102的导体图案21b上连接有连接导体30b（通孔导体103）。通过将直径小的通孔导体103连接到第1电感器10a和第2电感器10b，容易提高电感器单元10（电感器部）的L值。
例如图9所示，通过使第1电感器10a或第2电感器10b与电容器20a和电阻元件20b连接，能够构成平滑电路。电容器20a和电阻元件20b例如可形成于第1积层部B1或第2积层部B2。由此，能够在电子部件200（图1）的附近对电压进行平滑化，从而容易减少电子部件200的供给电压的损失。另外，电容器20a和电阻元件20b也可以作为电子部件200安装到布线板1000的表面（参照图1）。
如图1所示，在本实施方式的布线板1000中，导体层151成为第1面F1侧的最外侧的导体层，导体层251成为第2面F2侧的最外侧的导体层。在导体层151、251上分别形成有阻焊剂160、260。其中，在阻焊剂160、260中分别形成有开口部160a、260a。在开口部160a中露出的导体层151上形成有耐蚀层160b，在开口部260a中露出的导体层251上形成有耐蚀层260b。
在本实施方式中，耐蚀层160b和260b例如分别由Ni/Pd/Au膜构成。耐蚀层160b和260b例如可通过化学镀形成。此外，也可以通过进行OSP处理，形成由有机保护膜构成的耐蚀层160b和260b。另外，耐蚀层160b和260b不是必需的结构，在不需要的情况下可以省略。
在耐蚀层160b上设置有焊料凸点160c，在耐蚀层260b上设置有焊料凸点260c。焊料凸点160c是用于安装例如电子部件200（图1）的外部连接端子，焊料凸点260c是用于与例如其他布线板（主板等）电连接的外部连接端子。但是不限于此，焊料凸点160c、260c的用途是任意的。
如图1和图10A所示，本实施方式的布线板1000在单面（例如第1面F1侧）具有用于安装电子部件200的区域（安装区域R1）。电感器单元10（第1电感器10a和第2电感器10b）位于安装区域R1的正下方（电子部件200的投影区域）。图10A中示出了在1个安装区域R1的正下方配置1个电感器单元10的例子，但是不限于此。例如图10B所示，也可以在1个安装区域R1的正下方配置两个电感器单元10。此外，如图10C所示，可以在布线板1000的至少单面设置多个（例如两个）安装区域R1，在这些安装区域R1各自的正下方配置电感器单元10。
图11A中示出在安装区域R1的正下方（电子部件200的投影区域）第1积层部B1的导体层具有的导体图案的一例，图11B中示出在安装区域R1的正下方（电子部件200的投影区域）第2积层部B2的导体层具有的导体图案的一例。
如图11A所示，第1积层部B1中的导体层111～151（参照图1）的导体图案在安装区域R1的正下方主要构成布线，例如以9μm/12μm的L（线）/S（间隙）形成。
如图11B所示，第2积层部B2中的导体层211～241（参照图1）的导体图案在安装区域R1的正下方主要构成电感器单元10（第1电感器10a和第2电感器10b），在螺旋状的第1电感器10a和第2电感器10b的内侧的区域R2中没有配置导体图案，而填充有树脂（绝缘层220a～240a）。因此，在安装区域R1的正下方，绝缘层210a～250a在X－Y平面中的每单位面积的存在比大于绝缘层110a～150a在X－Y平面中的每单位面积的存在比。
在本实施方式中，各个绝缘层210a～250a比绝缘层110a～150a中的任意一个都薄（参照图3），因此绝缘层110a～150a在Z方向上的每单位厚度的存在比大于绝缘层210a～250a在Z方向上的每单位厚度的存在比。由此，在安装区域R1的正下方（电子部件200的投影区域），设第1积层部B1中的导体层111～151（参照图1）的比例（体积比）为W1、第2积层部B2中的导体层211～251（图1参照）的比例（体积比）为W2时，W2/W1处于大约0.9～大约1.2的范围。其结果是，在第1积层部B1和第2积层部B2中，热收缩的程度大致相同，从而布线板1000不易翘曲。并且，容易在布线板1000上安装电子部件200。
另外，为了使比率W2/W1接近1，还考虑在X－Y平面中，将第1积层部B1中的导体层的存在比设为与第2积层部B2中的导体层的存在比（参照图11B）相同的程度。但是如果利用该方法，则可能产生导致设计自由度的降低、或者难以确保布线空间等新的问题。在这方面，根据本实施方式的上述结构，能够较高地维持设计自由度，还容易确保布线空间。
本实施方式的布线板1000可与例如电子部件或其他布线板电连接。例如图1所示，可通过焊料等，在布线板1000的一侧的焊盘上安装电子部件200（例如IC芯片）。此外，可通过另一侧的焊盘，将布线板1000安装到未图示的布线板（例如主板）上。本实施方式的布线板1000可用作移动电话或小型计算机等的电路基板。
本实施方式的布线板1000例如可用如下的方法制造。
首先，如图12所示，准备双面覆铜层叠板100。双面覆铜层叠板100由具有第1面F1及其相反侧的第2面F2的基板100a（核心基板）、形成在基板100a的第1面F1上的铜箔1001和形成在基板100a的第2面F2上的铜箔1002构成。基板100a例如是使环氧树脂浸渍到玻璃纤维织物（心材）中而成的。
接着，如图13所示，例如使用CO2激光，从第1面F1侧将激光照射到双面覆铜层叠板100来形成孔104a，从第2面F2侧将激光照射到双面覆铜层叠板100来形成孔104b。孔104a与孔104b最终相连，成为贯通双面覆铜层叠板100的沙漏状（鼓状）的通孔103a（参照图2）。孔104a和孔104b的边界相当于中间变细部103b（图2）。对第1面F1的激光照射和对第2面F2的激光照射可以同时进行，也可以按照单面依次进行。优选在形成通孔103a后，针对通孔103a去钻污。通过去钻污来抑制不必要的导通（短路）。此外，为了提高激光的吸收效率，也可以在激光照射之前对铜箔1001、1002的表面进行黑化处理。另外，通孔103a的形成也可以用钻孔或蚀刻等激光以外的方法进行。但是，如果是激光加工，则容易进行细微的加工。
然后，如图14所示，例如通过全板电镀法，在铜箔1001、1002上和通孔103a内形成例如铜的化学镀膜1003和例如铜的电镀层1004。具体而言，首先进行化学镀，形成化学镀膜1003。接着使用镀覆液，将化学镀膜1003作为种子层进行电镀，形成电镀层1004。由此，在通孔103a中填充化学镀膜1003和电镀层1004，形成通孔导体103。另外，为了提高化学镀膜1003的粘接性等，也可以在化学镀之前，例如将以钯（Pd）为主成分的催化剂施加到通孔103a的壁面等。
接着，如图15所示，例如使用抗蚀剂1011、1012进行形成于基板100a的第1面F1和第2面F2上的各导体层的构图。具体而言，用具有与导体层101、102（参照图16）对应的图案的抗蚀剂1011、1012覆盖各导体层，通过湿法或干法的蚀刻来去除各导体层的没有被抗蚀剂1011、1012覆盖的部分（在抗蚀剂1011、1012的开口部1011a、1012a中露出的部位）。由此，如图16所示，在基板100a的第1面F1、第2面F2上分别形成有导体层101、102。其结果是，完成了由基板100a和导体层101、102构成的核心部C。在本实施方式中，导体层101、102分别由铜箔、化学镀铜和电镀铜构成。
接着，如图17所示，例如通过层压将单面具有铜箔1013的绝缘层110a（带树脂的铜箔）压接到基板100a的第1面F1上，将单面具有铜箔1014的绝缘层210a（带树脂的铜箔）压接到基板100a的第2面F2上。
在本实施方式中，绝缘层110a比绝缘层210a厚。绝缘层110a（硬化后）的厚度处于20μm～30μm的范围，绝缘层210a（硬化后）的厚度处于10μm～20μm的范围。
然后，如图18所示，例如通过激光在绝缘层110a和铜箔1013中形成过孔112a，在绝缘层210a和铜箔1014中形成过孔212a。过孔112a到达至导体层101，过孔212a到达至导体层102。之后，根据需要进行去钻污。
接着，如图19所示，例如通过化学镀法，在铜箔1013、1014上和过孔112a、212a内形成例如铜的化学镀膜1015、1016。另外，可以在化学镀之前，例如通过浸渍使得由钯等构成的催化剂吸附于绝缘层110a和210a的表面等。
然后，如图20所示，通过光刻技术或印刷等，在化学镀膜1015上形成具有开口部1017a的镀覆阻挡层1017，在化学镀膜1016上形成具有开口部1018a的镀覆阻挡层1018。开口部1017a、1018a分别具有与导体层111、211（参照图22）对应的图案。
接着，如图21所示，例如通过图案镀覆法，在镀覆阻挡层1017、1018的开口部1017a、1018a中分别形成例如铜的电镀层1019、1020。具体而言，在阳极上连接作为进行镀覆的材料的铜，在阴极上连接作为被镀覆材料的化学镀膜1015、1016，并浸渍到镀覆液中。然后，向两极间施加直流电压而流过电流，在化学镀膜1015、1016的表面上析出铜。由此，在过孔112a、212a中分别填充电镀层1019、1020，形成例如由铜的镀层构成的过孔导体112、212。
之后，例如通过预定的剥离液去除镀覆阻挡层1017和1018，接着去除不需要的化学镀膜1015、1016和铜箔1013、1014，由此如图22所示，形成导体层111和211。其结果是，完成了第1积层部B1和第2积层部B2的第1层级。
另外，化学镀膜1015、1016的材料不限于铜而是任意的，例如也可以是镍、钛或铬。此外，用于电镀的种子层不限于化学镀膜，也可以替代化学镀膜1015、1016而将溅射膜或CVD膜等用作种子层。
接着，如图23所示，与第1层级同样地形成第1积层部B1和第2积层部B2的第2层级。在第2层级中，也与第1层级同样，绝缘层120a比绝缘层220a厚。绝缘层120a（硬化后）的厚度处于20μm～30μm的范围，绝缘层220a（硬化后）的厚度处于10μm～20μm的范围。
接着，如图24所示，与第1层级同样地形成第1积层部B1和第2积层部B2的第3层级。在第3层级中，也与第1层级同样，绝缘层130a比绝缘层230a厚。绝缘层130a（硬化后）的厚度处于20μm～30μm的范围，绝缘层230a（硬化后）的厚度处于10μm～20μm的范围。
接着，如图25所示，与第1层级同样地形成第1积层部B1和第2积层部B2的第4层级。在第4层级中，也与第1层级同样，绝缘层140a比绝缘层240a厚。绝缘层140a（硬化后）的厚度处于20μm～30μm的范围，绝缘层240a（硬化后）的厚度处于10μm～20μm的范围。
接着，如图26所示，与第1层级同样地形成第1积层部B1和第2积层部B2的第5层级。在第5层级中，也与第1层级同样，绝缘层150a比绝缘层250a厚。绝缘层150a（硬化后）的厚度处于20μm～30μm的范围，绝缘层250a（硬化后）的厚度处于10μm～20μm的范围。
在本实施方式中，通过形成第2积层部B2的第1～第5层级，第2积层部B2中的导体构成电感器单元10（第1电感器10a和第2电感器10b）（参照图4～图7B）。
接着，在绝缘层150a上形成具有开口部160a的阻焊剂160，在绝缘层250a上形成具有开口部260a的阻焊剂260（参照图1）。导体层151、251除了位于开口部160a、260a的部位（焊盘等）以外，分别由阻焊剂160、260覆盖。阻焊剂160和260例如可通过丝网印刷、喷涂、滚涂或层压等形成。
然后，通过溅射等，在导体层151、251上，详细地说，是在未被阻焊剂160、260覆盖的焊盘（参照图1）的表面上分别形成例如由Ni/Au膜构成的耐蚀层160b、260b。此外，也可以通过进行OSP处理，形成由有机保护膜构成的耐蚀层160b和260b。
通过以上的工序，完成了本实施方式的布线板1000（图1）。之后，如果必要，则进行电测试。
本实施方式的制造方法适于布线板1000的制造。如果是这种制造方法，则能够以低成本得到良好的布线板1000。
以上，对本发明的实施方式进行了说明，但本发明不被上述实施方式限定。
在第1积层部B1与第2积层部B2之间对绝缘层的厚度赋予差异的方法是任意的。
在增厚绝缘层2000的情况下，例如图27A所示，可以在绝缘层2000上贴附另一绝缘膜2000a。例如图27B所示，还可以通过CVD等在绝缘层2000上生长绝缘体2000b。
在减薄绝缘层2000的情况下，例如图28所示，可以通过蚀刻或激光等化学地去除绝缘层2000的一部分2000c，或者也可以通过研磨等机械地削除绝缘层2000的一部分2000c。
在第1积层部B1的绝缘层和第2积层部B2的绝缘层分别由1层（例如绝缘层2001）构成的情况下，例如图29A所示，可以使两者的厚度不同来对两者的厚度赋予差异。此外，在第1积层部B1的绝缘层和第2积层部B2的绝缘层分别由多层（例如绝缘层2001和2002）构成的情况下，可以使至少一层的厚度不同来对两者的厚度赋予差异。例如图29B所示，可以使绝缘层2001的厚度相同并仅使绝缘层2002的厚度不同来对两者的厚度赋予差异。此外，还可以使第1积层部B1的绝缘层和第2积层部B2的绝缘层的层数不同来对两者的厚度赋予差异。例如图29C所示，可以用1层构成第1积层部B1的绝缘层，而用两层构成第2积层部B2的绝缘层，由此对两者的厚度赋予差异。
在上述实施方式中，第1积层部B1的各个导体层以及第2积层部B2的各个导体层全部具有相同的厚度，但是不限于此。例如也可以使第1积层部B1的各个导体层比第2积层部B2的任意一个导体层都厚，反之也可以使第2积层部B2的各个导体层比第1积层部B1的任意一个导体层都厚。
在上述实施方式中，第2积层部B2的各个绝缘层比第1积层部B1的任意一个绝缘层都厚，但是不限于此。
在上述实施方式中，只要使形成于基板100a（核心基板）的第2面F2侧的某个第2绝缘层（绝缘层210a～250a）的厚度比形成于基板100a（核心基板）的第1面F1侧的第1绝缘层（绝缘层110a～150a）薄，即可使比率W2/W1接近1，从而布线板1000不易翘曲。并且其结果是，容易在布线板1000上安装电子部件200（参照图1）等。
在抑制布线板1000的翘曲方面，更优选第2积层部B2中的构成电感器单元10（电感器部）的导体图案间的各个绝缘层220a～240a比绝缘层110a～150a中的任意一个都薄（参照图1）。
此外，通过使第2积层部B2中的构成电感器单元10（电感器部）的各个过孔导体212～252比第1积层部B1中的过孔导体112～152中的任意一个都薄，容易提高电感器单元10（电感器部）的品质（Q值）（参照图1）。
在抑制布线板1000的翘曲方面，更优选的是，在对相同层级彼此（在上述实施方式中为第1层级彼此、第2层级彼此、第3层级彼此、第4层级彼此或第5层级彼此）进行比较时，在至少1个层级中，第2积层部B2的绝缘层比第1积层部B1的绝缘层薄（参照图1）。
在上述实施方式中，第1积层部B1的层级数与第2积层部B2的层级数相同，但两者的层级数也可以不同。例如图30所示，可以使第2积层部B2的层级数（例如5个）比第1积层部B1的层级数（例如3个）多。该情况下，通过使第2积层部B2的绝缘层210a～250a中的至少1个比第1积层部B1的绝缘层110a～130a中的任意一个都薄，能够使比率W2/W1接近1，从而布线板1000不易翘曲。并且其结果是，容易在布线板1000上安装电子部件200（参照图1）等。
在上述实施方式中，说明了电感器单元10由彼此并联连接的第1电感器10a和第2电感器10b（参照图6）构成的情况，但是不限于此。电感器单元10也可以由1个电感器构成。此外，第1电感器10a和第2电感器10b的匝数不限于两匝而是任意的，例如也可以是3匝以上。
对于其他方面，上述布线板1000的结构及其结构要素的种类、性能、尺寸、材质、形状、层数或配置等可以在不脱离本发明的要旨的范围内任意地变更。
例如也可以从之前的图26所示的状态起进一步进行积层来进行多层化。
此外，各导体层的材料不限于上述材料，可以根据用途等进行变更。例如也可以使用铜以外的金属或非金属的导体作为导体层的材料。过孔导体和通孔导体的材料也同样是任意的。各绝缘层的材料也是任意的。但是，优选热固化性树脂或热塑性树脂作为构成层间绝缘层的树脂。作为热固化性树脂，除了环氧树脂或聚酰亚胺以外，例如还可采用BT树脂、烯丙基化聚苯醚树脂（A－PPE树脂）、芳纶树脂等。此外，作为热塑性树脂，例如可采用液晶聚合物（LCP）、PEEK树脂、PTFE树脂（氟树脂）等。例如从绝缘性、介电特性、耐热性或机械特性等方面出发，期望根据需要选择这些材料。此外，可在上述树脂中含有固化剂、稳定剂、填充剂等作为添加剂。此外，各导体层和各绝缘层也可以由包含不同种类材料的多个层构成。
开口部内的各导体（例如过孔导体和通孔导体）不限于填充导体，也可以是保形导体。
各电感器的形状也是任意的，而不限于俯视时大致四边形的螺旋状形状，例如也可以是俯视时大致圆形的螺旋状。
布线板1000的制造方法不限于上述实施方式中示出的顺序和内容，可以在不脱离本发明的要旨的范围内任意地变更顺序和内容。此外，还可以根据用途等，省略不需要的工序。
例如各导体层的形成方法是任意的。例如也可以用全板电镀法、图案镀覆法、全加成法、半加成（SAP：Semi-Additive Process）法、金属面腐蚀法、转印法和掩蔽（tenting）法中的任意1个、或任意组合这些方法中的两个以上后的方法来形成导体层。
此外，各绝缘层（层间绝缘层）的形成方法也是任意的。例如可以替代半固化片（prepreg），采用液状或膜状的热固化性树脂、或它们的混合物或RCF（ResinCoated copper Foil：涂树脂铜箔）等。
此外，也可以替代激光而用例如湿法或干法的蚀刻进行加工。在用蚀刻进行加工的情况下，优选预先用抗蚀剂等保护不想去除的部分。
可以任意地组合上述实施方式和变形例等。优选根据用途等选择适当的组合。图29A～图29C所示的各结构也可应用于图1所示的布线板1000，还可应用于图30所示的布线板。
以上，对本发明的实施方式进行了说明，但是应理解为，根据设计上的情况和其他因素而需要的各种修正和组合，都包含在“权利要求”中记载的发明、以及与“具体实施方式”中记载的具体例对应的发明的范围内。
产业上的可利用性
本发明的布线板适于移动电话等的电路基板。本发明的布线板的制造方法适合于这种布线板的制造。
标号说明
10：电感器单元；10a：第1电感器；10b：第2电感器；11a～14a、11b～14b：导体图案；20a：电容器；20b：电阻元件；21a、21b、22：导体图案；30a、30b：连接导体；31a～35a：连接导体；31b～35b：连接导体；100：双面覆铜层叠板；100a：基板；101、102：导体层；103：通孔导体；103a：通孔；103b：中间变细部；104a、104b：孔；110a～150a：绝缘层；111～151：导体层；112～152：过孔导体；112a～152a：过孔；160、260：阻焊剂；160a、260a：开口部；160b、260b：耐蚀层；160c、260c：焊料凸点；200：电子部件；210a～250a：绝缘层；211～251：导体层；212～252：过孔导体；212a～252a：过孔；1000：布线板；1001、1002：铜箔；1003：化学镀膜；1004：电镀层；1005a：抗蚀剂；1005b：镀覆阻挡层；1011、1012：抗蚀剂；1011a、1012a：开口部；1013、1014：铜箔；1015、1016：化学镀膜；1017、1018：镀覆阻挡层；1017a、1018a：开口部；1019、1020：电镀层；2000：绝缘层；2000a：绝缘膜；2000b：绝缘体；2000c：一部分；2001：绝缘层；2002：绝缘层；B1：第1积层部；B2：第2积层部；C：核心部；F1：第1面；F2：第2面；R1：安装区域；R2：区域。

Claims (17)

1.一种布线板，其特征在于，该布线板具有：
核心基板，其具有第1面及其相反侧的第2面；
第1导体图案，其形成在所述核心基板的所述第1面上；
第1绝缘层，其形成在所述核心基板的所述第1面和所述第1导体图案上；
第2导体图案，其形成在所述核心基板的所述第2面上；
第2绝缘层，其形成在所述核心基板的所述第2面和所述第2导体图案上；以及
电感器部，其设置在所述核心基板的所述第2面上，由所述第2导体图案的至少一部分形成，
其中，所述第2绝缘层中的某个第2绝缘层的厚度比所述第1绝缘层薄。
2.根据权利要求1所述的布线板，其特征在于，
所述电感器部由位于不同层的多个所述第2导体图案、和设置于所述第2绝缘层的内部且对位于所述不同层的第2导体图案彼此进行连接的过孔导体构成。
3.根据权利要求1或2所述的布线板，其特征在于，
各个所述第2绝缘层比任意一个所述第1绝缘层都薄。
4.根据权利要求1～3中的任意一项所述的布线板，其特征在于，
所述电感器部设置在半导体元件的投影区域内。
5.根据权利要求1～4中的任意一项所述的布线板，其特征在于，
所述电感器部形成为俯视时大致呈环状。
6.根据权利要求1～5中的任意一项所述的布线板，其特征在于，
所述电感器部形成为螺旋状。
7.根据权利要求1～6中的任意一项所述的布线板，其特征在于，
构成所述电感器部的各个导体图案由大致U状或大致L状的导体构成。
8.根据权利要求1～7中的任意一项所述的布线板，其特征在于，
所述第1绝缘层和所述第2绝缘层均由树脂构成。
9.根据权利要求1～8中的任意一项所述的布线板，其特征在于，
各个所述第1绝缘层具有厚度T1，
各个所述第2绝缘层具有厚度T2，
T2/T1处于大约1～大约3的范围。
10.根据权利要求4所述的布线板，其特征在于，
至少在所述半导体元件的投影区域中，设所述核心基板的所述第1面上形成的积层部中的所述第1导体图案的比例（体积比）为W1、所述核心基板的所述第2面上形成的积层部中的所述第2导体图案的比例（体积比）为W2时，W2/W1处于大约0.9～大约1.2的范围。
11.根据权利要求1～10中的任意一项所述的布线板，其特征在于，
在所述核心基板中，形成有贯通该核心基板的通孔，
在所述通孔中，填充有由镀层构成的导体，
形成在所述核心基板的所述第1面上的导体图案与形成在所述核心基板的所述第2面上的导体图案经由所述通孔内的导体彼此电连接。
12.根据权利要求11所述的布线板，其特征在于，
所述通孔内的导体的最大宽度为大约150μm以下。
13.根据权利要求1～12中的任意一项所述的布线板，其特征在于，
所述电感器部由彼此并联连接的多个电感器构成。
14.一种布线板的制造方法，其特征在于，该制造方法具有以下步骤：
准备具有第1面及其相反侧的第2面的核心基板；
在所述核心基板的所述第1面上形成第1导体图案；
在所述核心基板的所述第1面和所述第1导体图案上形成第1绝缘层；
在所述核心基板的所述第2面上形成第2导体图案；
在所述核心基板的所述第2面和所述第2导体图案上形成第2绝缘层；
在所述核心基板的所述第2面上，形成由所述第2导体图案的至少一部分构成的电感器部，
其中，使所述第2绝缘层中的某个第2绝缘层的厚度比所述第1绝缘层薄。
15.根据权利要求14所述的布线板的制造方法，其特征在于，
所述电感器部由位于不同层的多个所述第2导体图案、和设置于所述第2绝缘层的内部且对位于所述不同层的第2导体图案彼此进行连接的过孔导体构成。
16.根据权利要求14或15所述的布线板的制造方法，其特征在于，
各个所述第2绝缘层比任意一个所述第1绝缘层都薄。
17.根据权利要求14～16中的任意一项所述的布线板的制造方法，其特征在于，
所述电感器部设置在半导体元件的投影区域内。
CN2012800160917A 2011-03-25 2012-03-22 布线板及其制造方法 Pending CN103460820A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161467716P 2011-03-25 2011-03-25
US61/467,716 2011-03-25
US13/414,861 2012-03-08
US13/414,861 US9113569B2 (en) 2011-03-25 2012-03-08 Wiring board and method for manufacturing same
PCT/JP2012/057318 WO2012133099A1 (ja) 2011-03-25 2012-03-22 配線板及びその製造方法

Publications (1)

Publication Number Publication Date
CN103460820A true CN103460820A (zh) 2013-12-18

Family

ID=46930827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012800160917A Pending CN103460820A (zh) 2011-03-25 2012-03-22 布线板及其制造方法

Country Status (4)

Country Link
US (2) US9113569B2 (zh)
CN (1) CN103460820A (zh)
TW (1) TW201247074A (zh)
WO (1) WO2012133099A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104582256A (zh) * 2014-12-31 2015-04-29 广州兴森快捷电路科技有限公司 无芯板构件
CN105336722A (zh) * 2014-06-26 2016-02-17 三星电机株式会社 印刷电路板、具有印刷电路板的半导体封装件和制造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120314389A1 (en) * 2011-03-25 2012-12-13 Ibiden Co., Ltd. Wiring board and method for manufacturing same
US9113569B2 (en) * 2011-03-25 2015-08-18 Ibiden Co., Ltd. Wiring board and method for manufacturing same
US20130146345A1 (en) * 2011-12-12 2013-06-13 Kazuki KAJIHARA Printed wiring board and method for manufacturing the same
JP2014007339A (ja) * 2012-06-26 2014-01-16 Ibiden Co Ltd インダクタ部品、その製造方法及びプリント配線板
JP2014045071A (ja) * 2012-08-27 2014-03-13 Ibiden Co Ltd プリント配線板及びその製造方法
US9520222B2 (en) * 2012-09-28 2016-12-13 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US10312007B2 (en) * 2012-12-11 2019-06-04 Intel Corporation Inductor formed in substrate
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US9198293B2 (en) * 2013-01-16 2015-11-24 Intel Corporation Non-cylindrical conducting shapes in multilayer laminated substrate cores
JP6377336B2 (ja) * 2013-03-06 2018-08-22 株式会社東芝 インダクタ及びその製造方法
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6170832B2 (ja) * 2013-12-20 2017-07-26 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6536751B2 (ja) * 2016-08-18 2019-07-03 株式会社村田製作所 積層コイルおよびその製造方法
US10403707B2 (en) * 2017-03-31 2019-09-03 Qualcomm Incorporated Array type inductor
JP7105036B2 (ja) * 2017-04-13 2022-07-22 大日本印刷株式会社 インダクタ、インダクタの製造方法、受動素子および半導体装置
US10834828B2 (en) 2018-01-26 2020-11-10 International Business Machines Corporation Creating inductors, resistors, capacitors and other structures in printed circuit board vias with light pipe technology
JP7066528B2 (ja) * 2018-05-31 2022-05-13 日東電工株式会社 配線回路基板、その製造方法および配線回路シート
US10834830B2 (en) 2019-02-13 2020-11-10 International Business Machines Corporation Creating in-via routing with a light pipe

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08237060A (ja) * 1995-02-28 1996-09-13 Kyocera Corp ノイズフィルタ
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
US20020162687A1 (en) * 2001-02-26 2002-11-07 Nishimoto Akihiko Multi-layer wiring board and method of producing the same
JP2005347286A (ja) * 2002-05-29 2005-12-15 Ajinomoto Co Inc コイル内蔵多層基板、半導体チップ、及びそれらの製造方法
CN1291426C (zh) * 2003-12-05 2006-12-20 株式会社村田制作所 多层电子元件的制造方法和多层电子元件
JP2008270532A (ja) * 2007-04-20 2008-11-06 Shinko Electric Ind Co Ltd インダクタ内蔵基板及びその製造方法
JP2009060151A (ja) * 2008-12-18 2009-03-19 Ibiden Co Ltd 積層配線板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
JP2004515056A (ja) * 2000-11-21 2004-05-20 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ システム、プリント回路基板、充電器、ユーザ装置および器具
JP2009016504A (ja) 2007-07-03 2009-01-22 Shinko Electric Ind Co Ltd インダクタ内蔵型多層配線基板
US8263878B2 (en) 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
US20100006334A1 (en) 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
KR20120052817A (ko) * 2010-11-16 2012-05-24 삼성전기주식회사 세라믹 전자부품용 비자성체 조성물, 이를 이용한 세라믹 전자부품 및 이의 제조방법
US20120314389A1 (en) 2011-03-25 2012-12-13 Ibiden Co., Ltd. Wiring board and method for manufacturing same
US9113569B2 (en) * 2011-03-25 2015-08-18 Ibiden Co., Ltd. Wiring board and method for manufacturing same
JP2012212867A (ja) 2011-03-30 2012-11-01 Ibiden Co Ltd プリント配線板及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08237060A (ja) * 1995-02-28 1996-09-13 Kyocera Corp ノイズフィルタ
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
US20020162687A1 (en) * 2001-02-26 2002-11-07 Nishimoto Akihiko Multi-layer wiring board and method of producing the same
JP2005347286A (ja) * 2002-05-29 2005-12-15 Ajinomoto Co Inc コイル内蔵多層基板、半導体チップ、及びそれらの製造方法
CN1291426C (zh) * 2003-12-05 2006-12-20 株式会社村田制作所 多层电子元件的制造方法和多层电子元件
JP2008270532A (ja) * 2007-04-20 2008-11-06 Shinko Electric Ind Co Ltd インダクタ内蔵基板及びその製造方法
JP2009060151A (ja) * 2008-12-18 2009-03-19 Ibiden Co Ltd 積層配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336722A (zh) * 2014-06-26 2016-02-17 三星电机株式会社 印刷电路板、具有印刷电路板的半导体封装件和制造方法
CN104582256A (zh) * 2014-12-31 2015-04-29 广州兴森快捷电路科技有限公司 无芯板构件

Also Published As

Publication number Publication date
US20120306608A1 (en) 2012-12-06
WO2012133099A1 (ja) 2012-10-04
TW201247074A (en) 2012-11-16
US9888581B2 (en) 2018-02-06
US20150319866A1 (en) 2015-11-05
US9113569B2 (en) 2015-08-18

Similar Documents

Publication Publication Date Title
CN103460820A (zh) 布线板及其制造方法
CN102918939B (zh) 电路板及其制造方法
CN102695366B (zh) 电子部件内置电路板及其制造方法
CN102111968B (zh) 多层布线基板的制造方法及多层布线基板
CN102845141B (zh) 电路板以及电路板的制造方法
CN104349575B (zh) 柔性电路板及其制作方法
CN102111952B (zh) 多层布线基板
US20120314389A1 (en) Wiring board and method for manufacturing same
CN103228105A (zh) 线路板及其制造方法
JP2012151372A (ja) 配線板及びその製造方法
CN105307382A (zh) 印刷电路板及其制造方法
CN104854969A (zh) 多层布线基板以及其制造方法
CN103956265A (zh) 嵌入在聚合物电介质中的薄膜电容器
CN103703874A (zh) 电子部件内置电路板及其制造方法
US9905508B2 (en) Package structure
US20120307466A1 (en) Component-embedded substrate
JP2008113002A (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
CN103871996A (zh) 封装结构及其制作方法
US20090166077A1 (en) Wiring board and method of manufacturing the same
CN1761377A (zh) 电路部件搭载装置
CN109903975B (zh) 线圈组件
CN104703399A (zh) 电路板及其制作方法
KR20150003505A (ko) 인쇄회로기판 및 이의 제조방법
CN103025050B (zh) 多层印刷线路板及其制造方法
RU81406U1 (ru) Многослойная печатная плата

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131218