CN1761377A - 电路部件搭载装置 - Google Patents

电路部件搭载装置 Download PDF

Info

Publication number
CN1761377A
CN1761377A CNA2005101063386A CN200510106338A CN1761377A CN 1761377 A CN1761377 A CN 1761377A CN A2005101063386 A CNA2005101063386 A CN A2005101063386A CN 200510106338 A CN200510106338 A CN 200510106338A CN 1761377 A CN1761377 A CN 1761377A
Authority
CN
China
Prior art keywords
circuit
component mounting
mounting device
circuit block
circuit component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101063386A
Other languages
English (en)
Other versions
CN100442949C (zh
Inventor
山本兴辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1761377A publication Critical patent/CN1761377A/zh
Application granted granted Critical
Publication of CN100442949C publication Critical patent/CN100442949C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开了一种电路部件搭载装置。其包括：树脂基板10；通道6；覆盖树脂基板10的主面中通道6露出的部分、由铜层及镍层构成的基底金属图案8；设在基底金属图案8上、由铜层、镍层及金层构成的镀铜图案9；设在镀铜图案9上、由主体部3a和电极部3b构成的电路部件3；让镀铜图案9和电路部件3接合起来的焊剂4；以及覆盖电路部件3和焊剂4的绝缘性封装树脂2。

Description

电路部件搭载装置
技术领域
本发明涉及一种在基板上搭载了电路部件的电路部件搭载装置。特别是，涉及一种导体件设在基板上、导体件和电路部件由焊剂焊接起来的电路部件搭载装置的构造。
背景技术
近年来，一直在进行将电路部件高集成化后搭载于其上的电路部件搭载装置的开发工作，从生产性等效率化那样的成本主义等理由来看，用绝缘膜性封装树脂覆盖电路部件的构造是主流。这时，是用焊剂作为焊接剂将电路部件安装好以后，再将电路部件搭载到配套基板上。问题是，在搭载过程的软熔(reflow)工序中，出现焊剂熔解，使电路部件的电极和电极短路这样的焊接桥现象。出现该现象的理由如下。因为在电路部件和基板表面之间存在数微米的间隙，充填到该间隙中的封装树脂又不够，所以在将电路部件搭载装置搭载到基板上的时候，已熔解的焊剂在体积膨胀的压力的作用下在间隙中移动而导致电极间短路。图7(a)是显示现有电路部件搭载装置的构造的剖视图。如图7(a)所示，现有的电路部件搭载装置包括：树脂基板101；在贯通树脂基板101的通孔中充填有导电性树脂的通道106；覆盖树脂基板101的主面中通道106露出的部分的电极105；设在电极105上，由主体部103a和电极部103b构成的电路部件103；让电极105和电路部件103接合起来的焊剂104；覆盖电路部件103和焊剂104的绝缘性封装树脂102；以及覆盖树脂基板101背面上通道106露出的部分的电极111。
图7(b)是一剖视图，详细显示现有的电路部件搭载装置中电极105的构造。如图7(b)所示，现有电极105，由覆盖通道106(如图7(a)所示)上面厚度10～40μm的铜层121、设在铜层121上厚度6μm的镍层122以及设在镍层122上厚度0.5μm的金层123构成。
在该结构下，设在电路部件103的主体部103a两端部的两个电极103b，分别搭载到设在树脂基板101的主面上的两个电极105上。在位于主体部103a之下的区域亦即位于两个电极105之间的区域出现了空间107。因为焊剂104使电极部103b和电极105之间接合，容易成为焊剂104进入空间107的状态。
使电路部件103和树脂基板101之间的空间107增大，在该空间107中充填绝缘性封装树脂102，由此让焊剂停止流动这一方法，是抑制焊接桥现象的对策。有人提出以下方法(参考专利文献1)，即在空间107两端设置具有某一高度的锡抗蚀膜(未示)，由该锡抗蚀膜支承电路部件103，由此使空间107的高度升高，让封装树脂流入。
《专利文献1》公开专利公报  特开2004-103998号公报
发明内容
然而，伴随着电路部件搭载装置的小型化，电路部件也小型化起来，例如在尺寸0.6mm×0.3mm的电路部件103中，电极105之间的间隔大约为0.25mm。通常在锡抗蚀膜的设计规格下，最小宽度和相邻距离都是0.1mm左右，故在电极105之间的空间107的宽度是0.25mm的情况下，很难在空间107两端形成厚度非常厚的锡抗蚀膜。因此，在这样使用小型电路部件103的情况下，也是一定需要形成空间107的方法。
随着电路部件搭载装置的小型化，搭载在装置上的电路部件103的高集成化也在进行，所以会出现以下不良现象。即分别设在树脂基板101上的电路部件103和电极图案(未示)之间的电磁干涉使装置的电气特性恶化。在电路部件103和电路图案之间设置成为屏蔽的壁这一做法可作为该改善手段。但这些方法妨碍高集成化。
本发明的目的，在于：提供一种能够防止焊接桥现象，同时能够防止电路部件和电路图案的电磁干涉的电路部件搭载装置。
本发明的第一个实施例的电路部件搭载装置，包括：两个导体件，设在基板的一部分上，电路部件，跨越所述两个导体件上面而设、具有分别连接到上述两个导体件上的两个电极以及夹在所述两个电极之间的主体部，焊剂，接合所述导体件和所述电路部件，以及绝缘体，充填在所述基板和所述电路部件之间的区域中由所述两个导体件夹起的区域；所述导体件的高度大于等于所述绝缘体的粒子的平均直径的三倍。
这样一来，基板和电路部件之间的区域中由两个导体件夹起的那部分空间便由绝缘体填充。因此，即使在电路部件被搭载到基板上之后再进行软熔，已再次熔解的焊剂也不会流到所述空间中。这样便能防止导体件之间短路的焊接桥现象。而且，因为电路部件的高度变高，所以能够抑制电路部件的电气特性受地线的影响而变动。
最好是，在本发明的第一个实施例的电路部件搭载装置中，所述导体件的高度大于等于30μm。
在本发明的第一个实施例的电路部件搭载装置中，所述导体件可以通过两次或者两次以上的电镀制成。
在本发明的第一个实施例的电路部件搭载装置中，所述导体件可以包括利用线焊法形成的球。若以利用线焊法形成的球作导体件，则两个导体件之间的距离就会被缩短到50μm左右。因此，例如在搭载尺寸为0.4mm×0.2mm这样小型的电路部件的时候，本发明也能够适用。特别是因为在使用陶瓷基板作基板的情况下需要煅烧，所以很难在基板上形成很厚的镀层。结果是，利用线焊法的方法非常有效。
在本发明的第一个实施例的电路部件搭载装置中，在所述基板的其它部分上可以设有由导体形成的电路图案。这时，因为与现有技术相比，电路部件和电路图案相离的距离变长，所以能够使二者之间的电磁干扰减少。换句话说，因为电路部件和电路图案在上下方向上的距离加大了，所以平面方向的距离比现有的短即可。这样一来，元件能够小型化。
本发明的第二个实施例的电路部件搭载装置，包括：两个导体件，设在基板的一部分上，电路部件，跨越所述两个导体件上面而设、具有分别连接到上述两个导体件上的两个电极以及夹在所述两个电极之间的主体部，焊剂，接合所述导体件和所述电路部件，以及电路图案，设在所述基板的另一部分上、由导体形成；所述导体件的高度比所述电路图案的高度高。
因为通常情况下导体件和电路图案在同一个电镀工序下制成，所以导体件和电路图案的膜厚一样厚。但是，因为在本发明的第二个实施例中的电路部件搭载装置中，加高了导体件的高度，所以是进行两次或者两次以上的电镀，或者是利用线焊法形成导体件。因此，导体件的高度比电路图案高。
具有了这样的结构后，基板和电路部件之间的区域中由两个导体件夹起的那部分空间就很容易由绝缘体来填充起来。因此，即使在电路部件被搭载到基板上之后再进行软熔，已再次熔解的焊剂也不会流到所述空间中。这样便能防止导体件之间短路的焊接桥现象。而且，因为电路部件的高度变高，所以能够抑制电路部件的电气特性受地线的影响而变动。
因为与现有技术相比，电路部件和电路图案相离的距离变长，所以能够使二者之间的电磁干扰减少。换句话说，因为电路部件和电路图案在上下方向上的距离加大了，所以平面方向的距离比现有的短即可。这样一来，元件能够小型化。
在本发明的第二个实施例的电路部件搭载装置中，还可以包括：充填在所述基板和所述电路部件之间的区域中由所述两个导体件夹起的区域的树脂。
在本发明的第二个实施例的电路部件搭载装置中，最好是，所述导体件的高度大于等于30μm。
—发明的效果—
根据本发明，因为能够防止焊接桥现象，所以能够提高电路部件搭载装置的可靠性。而且，不仅能够减少电路部件的电气特性的变动，同时还能使相邻电路图案间的电磁干涉减少。
附图的简单说明
图1(a)为一显示第一个实施例的电路部件搭载装置的构造的剖视图；图1(b)为一显示由基底金属图案8和镀铜图案9形成镀金图案时的构造的剖视图。
图2(a)为一显示通过两次或者两次以上的镀铜形成铜镀金图案时的构造的剖视图；图2(b)为一显示通过一次镀铜形成铜镀金图案时的构造的剖视图。
图3为显示第二个实施例的电路部件搭载装置的构造的剖视图。
图4为显示第三个实施例的电路部件搭载装置的构造的剖视图。
图5为一曲线图，显示在电路部件3是薄膜线圈的情况下，薄膜线圈的电感值是如何随电路部件3和树脂基板10的距离变化而变化的。
图6为显示第四个实施例的电路部件搭载装置的构造的剖视图。
图7(a)是显示现有的电路部件搭载装置的构造的剖视图；图7(b)是详细地显示现有的电路部件搭载装置中电极的构造的剖视图。
具体实施方式
下面，参考附图，说明本发明的实施例。
图1(a)为显示第一个实施例的电路部件搭载装置的构造的剖视图。如图1(a)所示，该实施例的电路部件搭载装置，包括：树脂基板(多层树脂基板)10；贯穿树脂基板10的通孔中充填有导电性树脂的通道6；覆盖树脂基板10的主面中通道6露出的部分的基底金属图案8；设在基底金属图案8上的镀铜图案9；设在镀铜图案9上、由主体部3a和电极部3b构成的电路部件3；让镀铜图案9和电路部件3接合起来的焊剂4；覆盖电路部件3和焊剂4的绝缘性封装树脂2；以及覆盖树脂基板10背面上通孔露出的部分的电极11。电路部件3的尺寸例如为0.6mm×0.3mm，此时形成在两个基底金属图案8之间的区域7的宽度为0.25mm左右。补充说明一下，使用例如填料粒径的平均粒径为20μm，最大粒径为60μm的树脂作绝缘性封装树脂2。
图1(b)为显示基底金属图案8和镀铜图案9的详细结构的剖视图。如图1(b)所示，基底金属图案8，由覆盖通道6(如图1(a)所示)上面厚度8～40μm的铜层21和设在铜层21上厚度6μm的镍层22构成。镀铜图案9，由设在基底金属图案8的镍层22上厚度40μm的铜层23、设在铜层23上厚度6μm的镍层24以及设在镍层24上厚度0.5μm的金层25构成。
利用下述方法制成图1(b)所示的构造。首先，通过无电解镀铜在通道6(如图1(a)所示)上面形成铜层21后，再进行电解镀镍，在铜层21上形成镍层22。接着，再进行无电解镀铜，之后通过蚀刻除去无用部分，形成铜层23。进行该蚀刻之际，镍层22起到防止位于镍层22之下的铜层21被蚀刻的作用。之后，在铜层23上形成镍层24，在镍层24上形成金层25。镍层24起到防止金层25的金扩散到铜层23的作用。
补充说明一下，只要不影响电路部件3的安装，任何导体材料都可用作基底金属图案8和镀铜图案9的材料。而且，以上说明的是，以基底金属图案8中的镀铜层是铜层21、一层；镀铜图案9中的镀铜层是铜层23、一层的情况。但是，如图2(a)所示，可利用两次或者两次以上的镀铜形成镀铜图案9。在这一情况下，镀铜图案9，是按照厚度10～40μm的第一铜层30、厚度6μm的第一镍层31、厚度10～40μm第二铜层32、厚度6μm的第二镍层33、厚度0.5μm的金层34依次叠层而形成的构造。补充说明一下，省略图示通过三次或者三次以上的镀铜形成镀铜图案9的构造，但在这一情况下，是这样的一种结构，即交替着叠层铜层和镍层，最上一层是金层。这样通过增加镀铜图案9中的镀铜层，便能使镀铜图案9的膜厚增厚。在搭载低频率(小于800MHz左右的低频率)的电路部件3的情况下，通过增大树脂基板10和电路部件3之间的距离，便能降低图6所示的与基底金属图案8同时形成的电路图案15的直流损失。因此，在形成低频电路部件搭载装置的情况下，若加厚镀铜图案9的厚度则非常有用。
如图2(b)所示，可以仅形成一层电镀图案38来代替形成基底金属图案8和镀铜图案9。在这一情况下，电镀图案38是通过依次叠层例如厚度20μm的铜层35、厚度6μm的镍层36、厚度0.5μm的金层37而获得的构造。在这一情况下，电镀一次来形成电镀图案38，即能使膜厚的偏差减小。若膜厚的偏差减小，则由图6所示的与基底金属图案8同时形成的电路图案15的阻抗的偏差也被抑制。故该构造在形成阻抗精度要高的高频(大于等于800MHz左右的频率)电路部件搭载装置的情况下，非常有用。
在该实施例的电路部件搭载装置中，通过设置由基底金属图案8和镀铜图案9构成的金属突起物(bump)，将电路部件3和树脂基板10间的区域7的高度最大加厚到120μm左右。在上述说明中，因为使用的是填料粒径的平均粒径为20μm，最大粒径为60μm的绝缘性封装树脂2，故区域7的高度是填料平均粒径的6倍左右。在区域7的高度大于等于填料平均粒径的3倍的情况下，也就是说，在区域7的高度大于等于最大粒径的情况下，区域7由绝缘性封装树脂2充分地充填起来。通过这样地充填区域7，则即使在该实施例的电路部件搭载装置搭载到配套基板之后进行软熔，已再次熔解、膨胀之焊剂也不会流到区域7中。这样一来，便能防止基底金属图案8和基底金属图案8短路的焊接桥现象。补充说明一下，因为铸模中所使用的一般绝缘性封装树脂2中，填料粒径的平均粒径大于等于10μm，所以可以说最好是区域7的高度大于等于平均粒径的3倍，换句话说，区域7的高度大于等于30μm。
在该实施例中，因为电路部件3的高度变高，故能够抑制电路部件3的电气特性受到来自地面的影响而变动。
在该实施例中，在基底金属图案8和镀铜图案9的合计膜厚大于等于30μm的情况下，能收到效果。之所以能收到这样的效果，是因为只要大于等于填料的最大粒径(大于等于平均粒径的3倍)即可之故。
(第二个实施例)
图3是显示第二个实施例的电路部件搭载装置的构造的剖视图。如图3所示，在该实施例中，用陶瓷基板(或者多层陶瓷基板)12来代替在第一个实施例中所用的树脂基板10(如图1所示)。在陶瓷基板12上布置了基底金属图案8和金球13，该基底金属图案8是通过将浆糊状的铜膜(未示)及镍膜(未示)涂敷到陶瓷基板12上之后，再在大约800～1500度的温度下煅烧形成的，厚度为15μm左右；金球13，是利用线焊在基底金属图案8上形成的。由主体部3a和电极部3b构成的电路部件3搭载在金球13上。除此以外的构造和第一个实施例一样，省略说明。
金球13，是通过将形成有基底金属图案8后的基板导入到焊线装置中(未示)后，进行两次线焊而形成的。例如，当使用直径25μm的铜线进行线焊的时候，金球13的高度约为50～75μm。补充说明一下，图3中，示出的是连接在金球13上的线除去后的状态，但并非一定要除去不可。另外，在基底金属图案8和金球上涂敷上焊剂浆糊，将电路部件3搭载到焊剂浆糊上，进行逆流焊接，即能将电路部件3安装起来。
在该实施例中，设置了厚度15μm左右的基底金属图案8和高度50～70μm的金球13，由此形成在电路部件3和陶瓷基板12之间的空间的高度就约成为65～85μm。通常，铸模中所使用的绝缘性封装树脂2的填料粒径是，平均粒径大于等于20μm，最大粒径为60μm。所以区域7具有填料平均粒径的3～4倍左右的高度。在区域7的高度大于等于填料的平均粒径的3倍的情况下，换句话说，在区域7具有大于等于最大粒径的高度的情况下，区域7由绝缘性封装树脂2充分地充填起来。区域7被这样充填起来以后，即使在将电路部件搭载装置搭载到基板后再进行软熔，已熔解、膨胀的焊剂也不会流到区域7中。这样一来，就能防止出现基底金属图案8短路的焊接桥现象。补充说明一下，因为填料粒径的平均粒径和最大粒径有偏差，所以在该实施例中，在基底金属图案8和金球13的合计膜厚大于等于60μm且小于等于140μm的情况下，能收到效果。
在使用通过线焊法形成的金球13的情况下，能够使两个金球13间的距离缩短到50μm。因此，该实施例，在例如电路部件3的尺寸为0.4mm×0.2mm这样小型的情况下，就特别有效。在使用陶瓷基板12作基板的情况下，因为需要煅烧，所以很难在陶瓷基板12上形成很厚的镀层。因此，在这样的情况下，使用线焊法的方法会特别有效。
补充说明一下，通过设置很多金球13，就能使电路部件3的安装更加稳定化。
(第三个实施例)
图4是剖视图，显示第三个实施例的电路部件搭载装置的结构。如图4所示，该实施例和第一个实施例不同之处在于：在树脂基板10的背面上形成有GND图案14。其它结构和第一个实施例一样，故说明省略不提。在该实施例的结构中，因为能够使电路部件3从树脂基板10的上面开始形成得很高，所以电路部件3很难受树脂基板10的介电常数、层厚的偏差的影响。这样一来，能够使电路部件3的电气特性很难变动。
图5为一曲线图，显示在电路部件3是薄膜线圈的情况下，薄膜线圈的电感值是如何随电路部件3和树脂基板10间的距离变化而变化的。在图5所示的曲线图中，横轴表示从树脂基板10开始算起的电路部件3的高度；纵轴表示设置电路部件3上的薄膜线圈的电感值。在该曲线中，以三角形的点连接连接的曲线分布，表示用大小0.6mm×0.3mm的薄膜线圈测得的结果；用四角形的点连接的曲线分布，表示用大小1.0mm×0.5mm的薄膜测得的结果。补充说明一下，虽然图示省略了，薄膜线圈的线圈图案设在电路部件3的上面，电路部件3的厚度在0.2mm～0.35mm左右。测量了频率是1GHz时的值作为电感值。
如图5所示，在任一个尺寸的薄膜线圈中，从树脂基板10算起的电路部件3的高度越高，电感值的变动就越稳定，当高度大于等于100μm时，变动就相当稳定了。在第一个实施例及该实施例中，设了两层铜层(图1(b)所示的铜层21、24)，不仅如此，若设三层或者三层以上的铜层，能够使电感值的变动很稳定。
在在电路部件3上形成薄膜线圈以外的元件的情况下，和现有技术相比，也能够使电路部件3的电气特性很难变动。于是，因为变得容易算出模拟结构和实测值的相关关系，所以能够以更高的精度由模拟结果设定出实测值。
补充说明一下，和第一个实施例一样，在该实施例中说明的是设置基底金属图案8和镀铜图案9时的结构，在象第二个实施例那样设置基底金属图案8和金球13的结构中也能收到同样的效果。
(第四个实施例)
图6是一立体图，显示第四个实施例的电路部件搭载装置的结构。如图6所示，在该实施例的树脂基板10上电路部件3的侧向上形成有信号线等电路图案。该电路图案15与搭载有电路部件3的基底金属图案8同时形成。也就是说，在树脂基板10上电镀铜层及镍层，同时还进行图案化，由此同时形成基底金属图案8和电路图案15。因为电路部件3搭载在基底金属图案8和镀铜图案9上，所以电路部件3的高度比电路图案15上面的高度高。补充说明一下，因为电路部件3的搭载方法和在第一个实施例中所叙述的方法一样，所以说明省略不提。
在现有的一般方法下，因为借助同一个工序形成由搭载电路部件的导体件和电路图案，所以导体件和电路图案的膜厚一样厚。但是，在该实施例中，为了加高电路部件3的高度，在基底金属图案8上形成镀铜图案9。结果是，电路部件3的搭载高度高于电路图案15的高度。
在该实施例中，电路部件3由基底金属图案8和镀铜图案9拔高了。也就是说，因为电路部件3和电路图案15相离的距离变长，所以能够使电路部件3和电路图案15的电磁干扰减少。换句话说，因为电路部件3和电路图案15在上下方向上的距离加大了，所以平面方向的距离比现有的短。这样一来，装置能够小型化。
补充说明一下，在该实施例的结构下，能收到和在第一个实施例中所述的效果一样的效果。
—工业实用性—
从以下两点上来看，本发明在工业上的实用性很高。其一：能够解决为实现近年来越来越激烈的模块的小型化时一定出现的焊接桥现象。其二：能够解决在进行高密度安装时成为问题的电磁干涉。

Claims (10)

1.一种电路部件搭载装置，其特征在于：
包括：
两个导体件，设在基板的一部分上，
电路部件，跨越所述两个导体件上面而设、具有分别连接到上述两个导体件上的两个电极以及夹在所述两个电极之间的主体部，
焊剂，接合所述导体件和所述电路部件，以及
绝缘体，充填在所述基板和所述电路部件之间的区域中由所述两个导体件夹起的区域；
所述导体件的高度大于等于所述绝缘体的粒子的平均直径的三倍。
2.根据权利要求1所述的电路部件搭载装置，其特征在于：
所述导体件的高度大于等于30μm。
3.根据权利要求1所述的电路部件搭载装置，其特征在于：
所述导体件通过两次或者两次以上的电镀制成。
4.根据权利要求1所述的电路部件搭载装置，其特征在于：
所述导体件包括利用线焊法形成的球。
5.根据权利要求1所述的电路部件搭载装置，其特征在于：
在所述基板的其它部分上设有由导体形成的电路图案。
6.一种电路部件搭载装置，其特征在于：
包括：
两个导体件，设在基板的一部分上，
电路部件，跨越所述两个导体件上面而设、具有分别连接到上述两个导体件上的两个电极以及夹在所述两个电极之间的主体部，
焊剂，接合所述导体件和所述电路部件，以及
电路图案，设在所述基板的另一部分上、由导体形成；
所述导体件的高度比所述电路图案的高度高。
7.根据权利要求6所述的电路部件搭载装置，其特征在于：
所述导体件的高度大于等于30μm。
8.根据权利要求6所述的电路部件搭载装置，其特征在于：
所述导体件通过两次或者两次以上的电镀制成。
9.根据权利要求6所述的电路部件搭载装置，其特征在于：
所述导体件包括利用线焊法形成的球。
10.根据权利要求6所述的电路部件搭载装置，其特征在于：
还包括：充填在所述基板和所述电路部件之间的区域中由所述两个导体件夹起的区域的树脂。
CNB2005101063386A 2004-09-24 2005-09-23 电路部件搭载装置 Expired - Fee Related CN100442949C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004276608 2004-09-24
JP2004276608 2004-09-24

Publications (2)

Publication Number Publication Date
CN1761377A true CN1761377A (zh) 2006-04-19
CN100442949C CN100442949C (zh) 2008-12-10

Family

ID=36097717

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101063386A Expired - Fee Related CN100442949C (zh) 2004-09-24 2005-09-23 电路部件搭载装置

Country Status (2)

Country Link
US (1) US7312403B2 (zh)
CN (1) CN100442949C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110062550A (zh) * 2018-01-19 2019-07-26 发那科株式会社 电气装置及马达驱动装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278081B (en) * 2005-12-22 2007-04-01 Siliconware Precision Industries Co Ltd Electronic carrier board and package structure thereof
TWI286830B (en) * 2006-01-16 2007-09-11 Siliconware Precision Industries Co Ltd Electronic carrier board
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
JP2012069541A (ja) * 2010-09-21 2012-04-05 Hitachi High-Tech Instruments Co Ltd 部品搭載装置
US9171818B2 (en) * 2011-12-13 2015-10-27 Cyntec Co., Ltd. Package structure and the method to manufacture thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5425647A (en) * 1992-04-29 1995-06-20 Alliedsignal Inc. Split conductive pad for mounting components to a circuit board
JP3365048B2 (ja) * 1994-05-06 2003-01-08 ソニー株式会社 チップ部品の実装基板およびチップ部品の実装方法
US6115262A (en) * 1998-06-08 2000-09-05 Ford Motor Company Enhanced mounting pads for printed circuit boards
JP2001093938A (ja) * 1999-09-20 2001-04-06 Nec Kansai Ltd 半導体装置及びその製造方法
JP2003124416A (ja) * 2001-10-16 2003-04-25 Yazaki Corp チップ部品のバスバーへの接合構造
TW523857B (en) * 2001-12-06 2003-03-11 Siliconware Precision Industries Co Ltd Chip carrier configurable with passive components
JP4357817B2 (ja) 2002-09-12 2009-11-04 パナソニック株式会社 回路部品内蔵モジュール
US20050011672A1 (en) * 2003-07-17 2005-01-20 Alawani Ashish D. Overmolded MCM with increased surface mount component reliability
US7094068B2 (en) * 2003-08-11 2006-08-22 Silicon Integrated Systems Corp. Load board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110062550A (zh) * 2018-01-19 2019-07-26 发那科株式会社 电气装置及马达驱动装置
US10827638B2 (en) 2018-01-19 2020-11-03 Fanuc Corporation Electric device and motor driving device
CN110062550B (zh) * 2018-01-19 2021-05-07 发那科株式会社 电气装置及马达驱动装置

Also Published As

Publication number Publication date
CN100442949C (zh) 2008-12-10
US20060065438A1 (en) 2006-03-30
US7312403B2 (en) 2007-12-25

Similar Documents

Publication Publication Date Title
US11195659B2 (en) Plated terminations
CN102106198B (zh) 半导体装置及其制造方法
KR100826391B1 (ko) 칩형 고체 전해콘덴서
US7885081B2 (en) Component incorporating module
JP2003264253A (ja) 半導体装置及びその製造方法
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
CN103460820A (zh) 布线板及其制造方法
KR20160108935A (ko) 코일 전자부품 및 그 제조방법
CN1574309A (zh) 堆栈型半导体装置
KR20150065075A (ko) 칩 전자부품 및 그 제조방법
KR20110139983A (ko) 반도체 패키지
CN1761377A (zh) 电路部件搭载装置
CN1164158C (zh) 用于半导体芯片组件的多层电路板
US9839132B2 (en) Component-embedded substrate
KR101912275B1 (ko) 코일 전자부품 및 그 제조방법
US7698813B2 (en) Method for fabricating conductive blind via of circuit substrate
US11483931B2 (en) All-directions embeded module, method for manufacturing the all-directions embeded module, and all-directions packaging structure
CN101044801A (zh) 具有降低的电容耦合的电路板组件
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
CN1317925A (zh) 印刷布线板
JP2009224802A (ja) 無電解めっきターミネーションを形成する方法
CN1265447C (zh) 半导体封装基板的电性连接垫电镀金属层的制造方法
CN1910749A (zh) 具有单通孔锚定焊垫的多层陶瓷衬底及形成方法
CN1560911A (zh) 电路载板的制造方法
CN103887272B (zh) 电子模块以及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20120923