CN103703874A - 电子部件内置电路板及其制造方法 - Google Patents

电子部件内置电路板及其制造方法 Download PDF

Info

Publication number
CN103703874A
CN103703874A CN201280034652.6A CN201280034652A CN103703874A CN 103703874 A CN103703874 A CN 103703874A CN 201280034652 A CN201280034652 A CN 201280034652A CN 103703874 A CN103703874 A CN 103703874A
Authority
CN
China
Prior art keywords
mentioned
electronic unit
substrate
circuit board
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280034652.6A
Other languages
English (en)
Inventor
清水敬介
三门幸信
酒井俊辅
富川满广
古谷俊树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011155278A external-priority patent/JP2012164952A/ja
Priority claimed from JP2011220865A external-priority patent/JP2013038374A/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority claimed from PCT/JP2012/063956 external-priority patent/WO2013008552A1/ja
Publication of CN103703874A publication Critical patent/CN103703874A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

电路板(10)具有：基板(100)，其具有第一面(F1)、与第一面(F1)相反一侧的第二面(F2)、从第一面(F1)贯通至第二面(F2)的空腔(R10)以及通孔(300a)；以及电子部件(200)，其配置在空腔(R10)。通孔(300a)被导体填充，通孔导体(300b)由从第一面(F1)向第二面(F2)变细的第一导体部以及从第二面(F2)向第一面(F1)变细的第二导体部形成，第一导体部与第二导体部在基板(100)内连接。

Description

电子部件内置电路板及其制造方法
技术领域
本发明涉及一种电子部件内置电路板及其制造方法。
背景技术
在专利文献1中公开了一种电子部件内置电路板，该电子部件内置电路板具有：树脂基板(芯基板)，其形成有空腔；以及电容器，其被配置在空腔内，位于树脂基板的侧方。
另外，在专利文献2中公开了一种电子部件内置电路板的制造方法以及通过该方法制造的电子部件内置电路板，该电子部件内置电路板的制造方法包括：在芯基板形成开口部(空腔)；在开口部收容电容器；用树脂填充开口部中的芯基板与电容器之间的间隙；在芯基板的两侧形成绝缘层；以及在各绝缘层形成与电容器的电极相连接的通路导体。
专利文献1：日本特开2007-266197号公报
专利文献2：日本特开2002-204045号公报
发明内容
发明要解决的问题
近年来，要求电路板的薄型化。在专利文献1所记载的电路板中，认为由于内置电容器而以电容器(特别是陶瓷材料)的热膨胀系数与芯基板(树脂基板)的热膨胀系数之间的差异为起因容易翘曲。而且，在电路板翘曲的情况下，电容器的电极与通路导体的连接可靠性容易降低或者在电容器的电极表面容易产生绝缘材料的分层。
另外，在专利文献2所记载的电子部件内置电路板中，芯基板的主面与面对开口部的侧面的角形成直角拐角(由大致直角交叉的两个平面构成的角)。因此，电容器(电子部件)与其角接触而不容易进入，并且由于接触的冲击而电容器容易缺损。另外，当要避免这些而将开口部与电容器之间的间隙取得相当大时，在将电容器收容到开口部之后，有可能电容器移动而难以对准通路导体。
本发明是鉴于这种情形而完成的，目的在于提高电路板中的电连接的可靠性。另外，本发明的其它目的在于，能够将电子部件容易地放入开口部。另外，本发明的其它目的在于，能够缩小开口部与电子部件之间的间隙。
用于解决问题的方案
本发明所涉及的电子部件内置电路板具有：芯基板，其具有第一面、与该第一面相反一侧的第二面、从该第一面贯通至该第二面的开口部以及通孔；以及电容器，其配置在上述开口部，该电子部件内置电路板的特征在于，上述通孔被导体填充，该导体由从上述第一面向上述第二面变细的第一导体部以及从上述第二面向上述第一面变细的第二导体部形成，上述第一导体部与上述第二导体部在上述芯基板内连接。
本发明所涉及的电子部件内置电路板具有：基板，其具有第一面、与该第一面相反一侧的第二面以及开口部；以及电子部件，其具有第三面以及与该第三面相反一侧的第四面，该电子部件以该第三面成为与上述基板的第一面相同朝向的方式配置在上述开口部，该电子部件内置电路板的特征在于，上述电子部件在其侧面与上述第四面的角处具有曲面，上述基板在上述开口部的内壁与上述第一面的角处具有从上述第一面向上述第二面的锥形面。
本发明所涉及的电子部件内置电路板的制造方法包括：准备具有第一面和与该第一面相反一侧的第二面的基板；准备电子部件，该电子部件具有第三面和与该第三面相反一侧的第四面，在上述第四面与侧面的角处具有曲面；在上述基板形成开口部；在上述开口部的内壁与上述第一面的角处形成从上述第一面向上述第二面的锥形面；以及将上述第三面设为与上述第一面相同的朝向而将上述电子部件配置在上述开口部。
此外，上述制造方法中的各处理的记载顺序并不是用于规定处理的顺序。例如也可以在形成上述开口部的同时、在形成上述开口部之前以及在形成上述开口部之后的任一阶段形成锥形面。
发明的效果
根据本发明，能够提高电路板中的电连接的可靠性。另外，根据本发明，除了该效果以外或者代替该效果，有时还起到容易将电子部件放入开口部这种效果。另外，根据本发明，除了这些效果以外或者代替这些效果，有时还起到缩小开口部与电子部件之间的间隙这种效果。
附图说明
图1是本发明的实施方式1所涉及的电路板的截面图。
图2A是形成于图1中的芯基板的通孔导体的放大图。
图2B是图2A示出的通孔导体的俯视图。
图3是内置于本发明的实施方式1所涉及的电路板的电容器的截面图。
图4是表示在本发明的实施方式1所涉及的电路板中收容于空腔的电容器的配置和方式的俯视图。
图5A是形成于芯基板的第一面侧的第一积层部所包含的通路导体的放大图。
图5B是形成于芯基板的第二面侧的第二积层部所包含的通路导体的放大图。
图6是表示具有厚度方向上的中央部与两端部相比向外侧鼓出的侧面电极的电容器的图。
图7是表示本发明的实施方式1所涉及的电路板的制造方法的流程图。
图8是用于说明在图7示出的制造方法中准备基板(芯基板)的工序的图。
图9是用于说明在图7示出的制造方法中在基板形成通孔导体和导体层的第一工序的图。
图10是用于说明图9的工序后续的第二工序的图。
图11是用于说明图10的工序后续的第三工序的图。
图12A是表示通过图9～图11示出的工序形成的导体层的形状的第一例的图。
图12B是表示通过图9～图11示出的工序形成的导体层的形状的第二例的图。
图13是用于说明在图7示出的制造方法中形成空腔的工序的图。
图14是表示在图7示出的制造方法中形成空腔之后的基板的图。
图15是用于说明在图7示出的制造方法中将形成了空腔的基板安装于载体的工序的图。
图16是用于说明在图7示出的制造方法中在空腔内配置电容器的工序的图。
图17是表示在图7示出的制造方法中在空腔内配置了电容器的状态的图。
图18是用于说明在图7示出的制造方法中在绝缘基板上和电容器上形成第一层间绝缘层和第一铜箔的工序的图。
图19A是用于说明图7示出的制造方法中的加压工序的图。
图19B是表示图19A的加压后的状态的图。
图20是用于说明在图7示出的制造方法中去除载体之后在绝缘基板上和电容器上形成第二层间绝缘层和第二铜箔的工序的图。
图21是用于说明在图7示出的制造方法中在第一、第二层间绝缘层上形成导体层并将各导体层的导体图案与电容器的电极相互电连接的第一工序的图。
图22A是用于说明图21的工序后续的第二工序的图。
图22B是用于说明图22A的工序后续的第三工序的图。
图22C是用于说明图22B的工序后续的第四工序的图。
图23是用于说明图22C的工序后续的第五工序的图。
图24是表示在本发明的实施方式1所涉及的电路板的表面安装了电子部件的状态的图。
图25是表示本发明的实施方式2所涉及的电子部件内置电路板的截面图。
图26是表示在本发明的实施方式2所涉及的电子部件内置电路板中电子部件被收容于芯基板的开口部的状态的俯视图。
图27是内置于电路板的电子部件的截面图。
图28是表示实施方式2所涉及的锥形面的方式的截面图。
图29A是表示实施方式2所涉及的锥形面的方式的第一变形例的截面图。
图29B是表示实施方式2所涉及的锥形面的方式的第二变形例的截面图。
图30A是表示实施方式2所涉及的电子部件的曲面的方式的截面图。
图30B是表示实施方式2所涉及的电子部件的曲面的方式的第一变形例的截面图。
图30C是表示实施方式2所涉及的电子部件的曲面的方式的第二变形例的截面图。
图31是表示本发明的实施方式2所涉及的电子部件内置电路板的制造方法的流程图。
图32是用于说明在实施方式2所涉及的制造方法中准备基板的工序的截面图。
图33是用于说明在图32的工序之后对基板进行激光加工的工序的俯视图。
图34是用于说明实施方式2所涉及的激光加工的截面图。
图35A是表示通过实施方式2所涉及的激光加工形成了开口部的基板的截面图。
图35B是用于说明在实施方式2所涉及的制造方法中在基板的一侧设置载体的工序的截面图。
图35C是用于说明在实施方式2所涉及的制造方法中准备具有曲面的电子部件的工序的截面图。
图36A是表示在实施方式2所涉及的制造方法中将电子部件放入到开口部的工序的第一状态的截面图。
图36B是表示图36A示出的第一状态后续的第二状态的截面图。
图36C是表示图36B示出的第二状态后续的第三状态的截面图。
图37A是用于说明基于第一锥形角度的作用的截面图。
图37B是用于说明基于第二锥形角度的作用的截面图。
图37C是用于说明基于第三锥形角度的作用的截面图。
图38是表示在实施方式2所涉及的制造方法中在基板的开口部配置了电子部件的状态的截面图。
图39A是用于说明在实施方式2所涉及的制造方法中在基板上和开口部上形成绝缘层的工序的图。
图39B是用于说明图39A的工序后续的加压工序的图。
图40A是表示通过图39B的加压工序在基板的开口部填充绝缘体的样子的图。
图40B是表示图39B的加压后的状态的图。
图41A是用于说明在实施方式2所涉及的制造方法中积层的第一工序的图。
图41B是用于说明图41A的工序后续的第二工序的图。
图41C是用于说明图41B的工序后续的第三工序的图。
图42是本发明的实施方式3所涉及的电子部件内置电路板的截面图。
图43是用于说明在实施方式3所涉及的制造方法中准备成为初始材料的电路板的工序的截面图。
图44A是用于说明在图43的工序之后对基板进行激光加工的工序的俯视图。
图44B是用于说明实施方式3所涉及的激光加工的变形例的俯视图。
图45是用于说明实施方式3所涉及的激光加工的截面图。
图46是表示在本发明的其它实施方式中形成于芯基板的通孔导体的第一另一例的图。
图47A是用于说明图46示出的通孔导体的制造方法的一例的第一工序的图。
图47B是用于说明图47A的工序后续的第二工序的图。
图47C是用于说明图47B的工序后续的第三工序的图。
图48A是用于说明图47C的工序后续的第四工序的图。
图48B是用于说明图48A的工序后续的第五工序的图。
图49是表示在本发明的其它实施方式中形成于芯基板的通孔导体的第二另一例的图。
图50A是用于说明图49示出的通孔导体的制造方法的一例的第一工序的图。
图50B是用于说明图50A的工序后续的第二工序的图。
图50C是用于说明图50B的工序后续的第三工序的图。
图51A是用于说明图50C的工序后续的第四工序的图。
图51B是用于说明图51A的工序后续的第五工序的图。
图52是表示在本发明的其它实施方式中形成于芯基板的通孔导体的第三另一例的图。
图53是表示本发明的其它实施方式所涉及的电路板的空腔的形状的图。
图54A是表示作为填充导体的俯视形状的另一例的正四角形的图。
图54B是表示作为填充导体的俯视形状的另一例的十字形的图。
图54C是表示作为填充导体的俯视形状的另一例的正多角星形的图。
图55是表示本发明的其它实施方式中的单面电路板的图。
图56是表示本发明的其它实施方式中的具有更多层结构的电路板的图。
图57是表示本发明的其它实施方式中的具有内置金属板的芯基板的电路板的图。
图58A是表示使用于图57示出的电路板的金属板的第一方式的图。
图58B是表示使用于图57示出的电路板的金属板的第二方式的图。
图59是表示图57示出的电路板中内置于电路板的金属板与芯基板上的导体层的第一方式的图。
图60A是表示图57示出的电路板中内置于电路板的金属板与芯基板上的导体层的第二方式的图。
图60B是表示图57示出的电路板中内置于电路板的金属板与芯基板上的导体层的第三方式的图。
图60C是表示图57示出的电路板中内置于电路板的金属板与芯基板上的导体层的第四方式的图。
图61A是用于说明制造使用于图57示出的电路板的芯基板的第一工序的图。
图61B是用于说明图61A的工序后续的第二工序的图。
图62是表示图57示出的电路板中配置在形成于芯基板的开口部的电容器与芯基板之间的边界部周边的图。
图63A是表示电子部件内置电路板的优选的一例的截面图。
图63B是图63A示出的通孔导体的俯视图。
图64A是表示开口部的形状的第一变形例的俯视图。
图64B是表示开口部的形状的第二变形例的俯视图。
图65是表示其它实施方式的在芯基板的具有锥形面一侧具有与电子部件的电极电连接的通路导体的电子部件内置电路板的截面图。
图66是表示其它实施方式的在芯基板的一侧具有两层以上的积层层的电子部件内置电路板的截面图。
图67是表示其它实施方式的仅在芯基板的一侧具有导体层的电子部件内置电路板的第一例的截面图。
图68是表示其它实施方式的仅在芯基板的一侧具有导体层的电子部件内置电路板的第二例的截面图。
图69是表示表面具有开口部的电子部件内置电路板的截面图。
图70是表示芯基板的两侧具有锥形面的电子部件内置电路板的截面图。
图71是表示在开口部的周缘部局部形成了锥形面的电子部件内置电路板的截面图。
图72是表示材质不同的第一层和第二层的第一例的截面图。
图73是表示材质不同的第一层和第二层的第二例的截面图。
图74是表示材质不同的第一层和第二层的第三例的截面图。
图75是表示材质不同的第一层和第二层的第四例的截面图。
图76是表示在本发明的其它实施方式中具有内置有金属板的芯基板的电子部件内置电路板的截面图。
图77A是用于说明在由开口部的内壁的角没有形成锥形面的芯基板构成的电路板的制造工艺中将电子部件放入到形成于芯基板的开口部的工序的图。
图77B是表示在图77A示出的工序中安装机与芯基板之间干扰的样子的图。
图78是用于说明在图76示出的电路板的制造工艺中将电子部件放入到形成于芯基板的开口部的工序的图。
图79A是表示使用于图76示出的电路板的金属板的第一方式的图。
图79B是表示使用于图76示出的电路板的金属板的第二方式的图。
图80是表示在图76示出的电路板中内置于电路板的金属板与芯基板上的导体层的第一方式的图。
图81A是表示在图76示出的电路板中内置于电路板的金属板与芯基板上的导体层的第二方式的图。
图81B是表示在图76示出的电路板中内置于电路板的金属板与芯基板上的导体层的第三方式的图。
图81C是表示在图76示出的电路板中内置于电路板的金属板与芯基板上的导体层的第四方式的图。
图82A是用于说明制造使用于图76示出的电路板的芯基板的第一工序的图。
图82B是用于说明图82A的工序后续的第二工序的图。
图83是表示在图76示出的电路板中配置在形成于芯基板的开口部的电子部件与芯基板之间的边界部周边的图。
具体实施方式
下面，参照附图详细说明本发明的实施方式。此外，在图中，箭头Z1、Z2分别指相当于电路板的主面(表面和背面)的法线方向的电路板的层叠方向(或者电路板的厚度方向)。另一方面，箭头X1、X2和Y1、Y2分别指与层叠方向正交的方向(或者各层的侧方)。电路板的主面成为X-Y平面。另外，电路板的侧面成为X-Z平面或者Y-Z平面。
将朝向相反的法线方向的两个主面称为第一面或者第三面(Z1侧的面)、第二面或者第四面(Z2侧的面)。在层叠方向上，将接近芯一侧称为下层(或者内层侧)，将远离芯一侧称为上层(或者外层侧)。正上方意味着Z方向(Z1侧或者Z2侧)。如果没有特别指定，则俯视形状意味着X-Y平面的形状。另外，在X-Y平面上，将远离内置于电路板的电子部件(电容器等)一侧称为外侧，将接近电子部件一侧称为内侧。
导体层是由一至多个导体图案构成的层。导体层有时包含构成电路的导体图案、例如布线(还包含接地线)、焊盘或者连接盘等，也有时包含不构成电路的平面状的导体图案等。
开口部除了包括孔、槽以外，还包含切口、裂缝等。孔并不限定于贯通孔，还将非贯通的孔包括在内称为孔。孔包括通路孔和通孔。以下，将形成于通路孔内(壁面或者底面)的导体称为通路导体，将形成于通孔内(壁面)的导体称为通孔导体。
镀处理除了电解镀等湿式镀以外，还包括PVD(Physical VaporDeposition：物理气相沉积)、CVD(Chemical Vapor Deposition:化学气相沉积)等干式镀。
“进行准备”除了购买材料、部件来自己制造以外，还包括购买成品来使用等。
电子部件(例如电容器)被配置在开口部除了电子部件整体完全被收容于开口部以外，还包括电子部件的仅一部分被配置于开口部。
如果没有特别指定，则孔或者柱体(突起)的“宽度”在圆的情况下意味着直径，在圆以外的情况下意味着
Figure BDA0000456110340000111
关于不均匀的尺寸(凹凸的部分的厚度或者呈锥形的部分的宽度等)是否包含在规定的范围内，原则上是通过该尺寸的平均值(除了异常值以外的仅有效值的平均)是否包含在该范围内来进行判断的。但是，在明确记载了使用最大值等平均值以外的值的情况下，没有该限制。
另外，如果没有特别指定，则在比较含量的情况下，按照每单位体积的重量来比较。
(实施方式1)
如图1所示，本实施方式所涉及的电路板10具有基板100(绝缘基板)、第一积层部B1、第二积层部B2、电子部件200(在本实施方式中是电容器)以及阻焊层11、12。本实施方式的电路板10为矩形板状的刚性电路板。但是，电路板10也可以是挠性电路板。以下，将基板100的表面和背面(两个主面)中的一面称为第一面F1，将另一面称为第二面F2。另外，将电子部件200的表面和背面(两个主面)中的、朝向与第一面F1同一方向的面称为第三面F3，将另一面称为第四面F4。
第一积层部B1形成于基板100的第一面F1侧，第二积层部B2形成于基板100的第二面F2侧。第一积层部B1由绝缘层101(层间绝缘层)、导体层110构成，第二积层部B2由绝缘层102(层间绝缘层)、导体层120构成。电子部件200内置于电路板10。在第一积层部B1、第二积层部B2上分别形成阻焊层11、12。
基板100具有绝缘性，成为电路板10的芯基板。在基板100的第一面F1上形成导体层301，在基板100的第二面F2上形成导体层302。在基板100形成空腔R10。空腔R10相当于用于收容电子部件200的开口部。在本实施方式中，空腔R10由贯通基板100的孔构成。
电子部件200配置在空腔R10，由此位于基板100的侧方(X方向或者Y方向)。在本实施方式中，电子部件200的大致整体完全收容于空腔R10。但是，并不限定于此，也可以电子部件200的仅一部分配置在空腔R10。在本实施方式中，在空腔R10中的电子部件200与基板100的间隙R1填充有绝缘体101a。在本实施方式中，绝缘体101a由构成上层的绝缘层101(详细地说是树脂绝缘层)的绝缘材料(详细地说是树脂)构成(参照图19A)。绝缘体101a具有大于基板100和电子部件200中的任一个的热膨胀系数。绝缘体101a完全覆盖电子部件200的周围。由此，电子部件200被绝缘体101a(树脂)保护，并且被固定在规定的位置。
绝缘层101(第一绝缘层)形成于基板100的第一面F1上和电子部件200的第三面F3上，绝缘层102(第二绝缘层)形成于基板100的第二面F2上和电子部件200的第四面F4上。而且，空腔R10(孔)的一个(第一面F1侧)开口被绝缘层101封住，空腔R10(孔)的另一个(第二面F2侧)开口被绝缘层102封住。在本实施方式中，导体层110和120成为最外层。但是，并不限定于此，也可以层叠更多的层间绝缘层和导体层(参照后述的图56)。
导体层110成为第一面F1侧的最外的导体层，导体层120成为第二面F2侧的最外的导体层。在导体层110、120上分别形成阻焊层11、12。其中，在阻焊层11、12分别形成开口部11a、12a。因此，导体层110的规定部位(位于开口部11a的部位)不被阻焊层11覆盖而露出，成为焊盘P1。另外，导体层120的规定部位(位于开口部12a的部位)成为焊盘P2。焊盘P1例如成为用于与其它电路板进行电连接的外部连接端子，焊盘P2例如成为用于安装电子部件的外部连接端子(参照后述的图24)。但是，并不限定于此，焊盘P1、P2的用途是任意的。
在本实施方式中，焊盘P1、P2的表面具有例如由Ni/Au膜构成的耐腐蚀层。能够通过电解镀或者溅射等来形成耐腐蚀层。另外，也可以通过进行OSP(Organic Solderability Preservative：有机可焊保护)处理，形成由有机保护膜构成的耐腐蚀层。此外，耐腐蚀层并非是必须的结构，如果不需要则也可以省略。
在基板100(芯基板)形成通孔300a，在通孔300a内填充导体(例如铜镀层)，由此形成通孔导体300b。在本实施方式中，通孔导体300b的形状为砂漏状(鼓状)。
如图2A所示，本实施方式的通孔导体300b具有第一导体部R11和第二导体部R12，该第一导体部R11的宽度从基板100(芯基板)中的基准面F0向第一面F1扩大，该第二导体部R12的宽度从基准面F0向第二面F2扩大。如图2B所示，第一导体部R11和第二导体部R12的俯视形状例如是圆形。即，本实施方式中的第一导体部R11和第二导体部R12的形状分别呈以宽度向基准面F0变窄(变细)的方式呈锥形的锥形圆柱(圆锥台)。第一导体部R11与第二导体部R12在基准面F0直接连接而形成通孔导体300b。通孔导体300b具有成为最小宽度的收缩部300c，收缩部300c位于基准面F0。在本实施方式中，基准面F0相当于X-Y平面。如图2B所示，收缩部300c的俯视形状例如是圆形。
在本实施方式中，从第一面F1至基准面F0的尺寸T11与从第二面F2至基准面F0的尺寸T12相互大致相同。另外，第一导体部R11随着从第一面F1接近收缩部300c(基准面F0)逐渐变细，第二导体部R12随着从第二面F2接近收缩部300c(基准面F0)逐渐变细。在此，第一导体部R11的锥形角度θ1与第二导体部R12的锥形角度θ2相互大致相同。通孔导体300b具有相对于基准面F0对称的形状。此外，锥形角度相当于宽度变窄的比例或者宽度变宽的比例。
在本实施方式中，通孔300a的壁面为平面。由此，第一导体部R11的锥形角度和第二导体部R12的锥形角度分别大致固定。但是，并不限定于此，通孔300a的壁面也可以是曲面(参照图46和图49)。导体层301、302分别包含通孔导体300b的连接盘。
在此，示出通孔导体300b的各尺寸的优选值的一例。第一面F1侧端面的宽度D31为80μm，收缩部300c的宽度D32为50μm，第二面F2侧端面的宽度D33为80μm。
在绝缘层101形成孔311a和312a(分别为通路孔)，在绝缘层102形成孔321a和322a(分别为通路孔)。在孔311a、312a、321a、322a内分别填充导体(例如铜镀层)，由此各孔内的导体分别成为通路导体311b、312b、321b、322b(分别为填充导体)。在本实施方式中，孔311a相当于第一通路孔，孔321a相当于第二通路孔。
孔311a和321a分别到达电子部件200的电极210和220，通路导体311b和321b分别从基板100的第一面F1侧或者第二面F2侧与电子部件200的电极210、220电连接。在孔311a(第一通路孔)内填充的导体(通路导体311b)和在孔321a(第二通路孔)内填充的导体(通路导体321b)分别向电子部件200而宽度变窄并与电子部件200的电极电连接。这样，在本实施方式中，电子部件200从两面与通路导体311b和321b相连接。以下，将该结构设为双面通路结构。在本实施方式中，认为通过双面通路结构而电路板10的结构接近上下对称，从而电路板10的翘曲得到抑制。
通过上述双面通路结构，电子部件200的电极210、220与绝缘层101上的导体层110经由通路导体311b相互电连接，并且，电子部件200的电极210、220与绝缘层102上的导体层120经由通路导体321b相互电连接。在本实施方式中，电子部件200、通路导体311b以及通路导体321b构成电源线。
另外，基板100的第一面F1上的导体层301与绝缘层101上的导体层110经由通路导体312b相互电连接，并且，基板100的第二面F2上的导体层302与绝缘层102上的导体层120经由通路导体322b相互电连接。另外，基板100的第一面F1上的导体层301与基板100的第二面F2上的导体层302经由通孔导体300b相互电连接。通路导体312b、322b和通孔导体300b均为填充导体，这些导体在Z方向上堆叠，由此形成填充堆叠体S。在本实施方式中，填充堆叠体S构成信号线。
例如图3所示，电子部件200为片状的MLCC(层叠陶瓷电容器)，具有电容器主体201和U字状的电极210和220。多个介电层231～239与多个导体层211～214和221～224交替地层叠而构成电容器主体201。介电层231～239例如分别由陶瓷构成。电极210和220分别形成于电容器主体201的两端部。电容器主体201从下表面(第四面F4侧的面)至侧面以及上表面(第三面F3侧的面)被电极210和220覆盖。以下，将电极210中的、覆盖电容器主体201的上表面的部分称为上部210a，将覆盖电容器主体201的侧面的部分称为侧部210b，将覆盖电容器主体201的下表面的部分称为下部210c。另外，将电极220中的、覆盖电容器主体201的上表面的部分称为上部220a，将覆盖电容器主体201的侧面的部分称为侧部220b，将覆盖电容器主体201的下表面的部分称为下部220c。在本实施方式中，侧部210b和220b分别相当于侧面电极。上部210a和220a分别与通路导体311b电连接，下部210c和220c分别与通路导体321b电连接。在本实施方式中，电子部件200的电极210、220的表面未被粗糙化。
如图3所示，位于电极210与电极220之间的电容器主体201的中央部不被电极210、220覆盖，介电层231、239(陶瓷)露出，因此强度较弱。但是，在将电子部件200安装(内置)于电路板10的状态下，电容器主体201的中央部被绝缘层101、102或者绝缘体101a覆盖，因此认为由这些绝缘材料(树脂等)保护电容器主体201。
图4示出电子部件200被收容于基板100(芯基板)的空腔R10的状态。
空腔R10贯通基板100。空腔R10的两端(第一面F1侧和第二面F2侧)的开口形状分别大致是长方形。电子部件200的形状例如是矩形板状，电子部件200的主面的形状例如是大致长方形。在本实施方式中，电子部件200具有与空腔R10对应的俯视形状(例如大致相同大小的相似形)。
在此，示出图1～图3中示出的各尺寸的优选值的一例。
电路板10的厚度T1(图1)、即从阻焊层11至阻焊层12为止的厚度为290μm。基板100(芯基板)的厚度T20(图2A)为106μm。电子部件200的厚度T3(图3)、详细地说到达电极210、220为止的厚度为150μm。导体层301、302的厚度T4(图2A)分别为20μm。绝缘层101、102的厚度T5(图1)分别为39μm。导体层110、120的厚度T6(图1)分别为18μm。阻焊层11、12的厚度T7(图1)分别为15μm。
关于电路板10的厚度T1、基板100(芯基板)和其两面的导体层301、302的厚度的合计T2(=T20+T4×2)、电子部件200的厚度T3，优选T3/T2处于0.6～1.7的范围，并且T3/T1处于0.2～0.7的范围。如果是这种尺寸，则推测为容易抑制翘曲。
接着，示出图4中示出的各尺寸的优选值的一例。
空腔R10的长边方向的宽度D1为1080μm，空腔R10的短边方向的宽度D2为580μm。电子部件200的长边方向的宽度D11为1000μm，电子部件200的短边方向的宽度D12为500μm。电子部件200与空腔R10之间的间隙的长边方向的宽度D3为40μm(间隙为两倍的80μm)，电子部件200与空腔R10之间的间隙的短边方向的宽度D4为40μm(间隙为两倍的80μm)。电极210的上部210a或者下部210c、或者电极220的上部220a或者下部220c的宽度D13为230μm。
通路导体311b与通路导体321b例如被配置成隔着电子部件200相互相对置。通路导体311b或者321b的间距D5为770μm。
电子部件200的表面和背面(第三面F3和第四面F4)中的至少一方优选具有面积占有率40%～90%的电极210、220。即，优选在电极210的第三面F3上部210a和220a所占比例(以下称为第一面积占有率)处于40%～90%的范围。另外，优选在电极220的第四面F4下部210c和220c所占比例(以下称为第二面积占有率)处于40%～90%的范围。当第一或者第二面积占有率为40%以上时，电极210、220与通路导体311b、321b的电连接(通路连接)的对准变得容易。另外，当第一或者第二面积占有率为90%以下时，在电极210、220的表面难以产生分层，因此容易省略用于抑制分层的处理、例如电极210、220表面的粗糙化处理等。此外，在本实施方式中，第一和第二面积占有率(%)分别相当于100×(宽度D12×宽度D13+宽度D12×宽度D13)/(宽度D11×宽度D12)。
在本实施方式中，例如图4所示，多个通孔导体300b(和填充堆叠体S)被配置在电子部件200的周边。但是，并不限定于此，通孔导体300b的配置和数量是任意的。通孔导体300b的数量可以是一个也可以是多个。
基板100例如由使玻璃纤维布(芯材料)浸渍到环氧树脂而得到的树脂(以下，称为玻璃环氧树脂)构成。芯材料是热膨胀率小于主材料(在本实施方式中是环氧树脂)的材料。作为芯材料，例如优选考虑玻璃纤维(例如玻璃布或者玻璃无纺布)、芳族聚酰胺纤维(例如芳族聚酰胺无纺布)、或者二氧化硅填料等无机材料。但是，基板100的材料基本上是任意的。例如也可以代替环氧树脂而使用聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等。基板100也可以由包含异种材料的多个层构成。
在本实施方式中，绝缘层101、102分别是将芯材料浸渍到树脂而成的。绝缘层101、102例如由玻璃环氧树脂构成。但是，并不限定于此，例如绝缘层101、102也可以由不含芯材料的树脂构成。另外，绝缘层101、102的材料基本是任意的。例如也可以代替环氧树脂而使用聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等。各绝缘层也可以由包含异种材料的多个层构成。
导体层110由铜箔111(下层)和铜镀层112(上层)构成，导体层120由铜箔121(下层)和铜镀层122(上层)构成。导体层110、120例如具有构成电路(例如包含电子部件200的电路)的布线、连接盘以及用于提高电路板10的强度的满图案等。
如图1所示，与导体层301电连接的各通路导体312b的宽度向基准面F0变窄。另外，如图1所示，与电子部件200的电极210、220(详细地说是上部210a、220a)电连接的各通路导体311b的宽度向基准面F0变窄。在本实施方式中，如图5A所示，通路导体311b和312b的形状例如分别为以宽度从导体层301或者电子部件200的电极210、220向上层扩大的方式呈锥形的锥形圆柱(圆锥台)。通路导体311b、312b例如分别由铜镀层构成。
另一方面，如图1所示，与导体层302电连接的各通路导体322b的宽度向基准面F0变窄。另外，如图1所示，与电子部件200的电极210、220(详细地说是下部210c、220c)电连接的各通路导体321b的宽度向基准面F0变窄。在本实施方式中，如图5B所示，通路导体321b和322b的形状例如分别为以宽度从导体层302的导体图案或者电子部件200的电极210、220向上层扩大的方式呈锥形的锥形圆柱(圆锥台)。通路导体321b、322b例如分别由铜镀层构成。
基板100的热膨胀系数(X、Y方向)例如处于3ppm～11ppm的范围，电子部件200的热膨胀系数例如处于10ppm～15ppm的范围。但是，在基板100的厚度T20(图2A)处于0.06mm～1.0mm的范围的情况下，基板100(芯基板)的热膨胀系数优选与电子部件200的热膨胀系数相同或者小于电子部件200的热膨胀系数。由此，即使在基板100(芯基板)薄的情况下也容易抑制翘曲。
对于各导体层和各通路导体的材料，如果是导体则是任意的，可以是金属也可以是非金属。各导体层和各通路导体也可以由包含异种材料的多个层构成。
本实施方式的基板100形成有通孔导体300b(参照图2A)，该通孔导体300b具有第一导体部R11和第二导体部R12，该第一导体部R11的宽度从基板100(芯基板)中的基准面F0向第一面F1扩大，该第二导体部R12的宽度从基准面F0向第二面F2扩大。因此，例如图6所示那样在电极210的侧部210b(侧面电极)电子部件200的厚度方向(Z方向)上的中央部与两端部相比向外侧鼓出的情况下，通孔导体300b与电子部件200(详细地说是侧部210b的表面)之间的距离D0在电子部件200的厚度方向上容易变得大致均匀。由此，在通孔导体300b与电子部件200之间由热应力引起的收缩量在电子部件200的厚度方向上变得大致均匀，因此电路板10不容易产生变形。其结果，电路板10的翘曲得到抑制。而且，由于电路板10的翘曲得到抑制，因此不容易产生电子部件200的电极210、220表面的分层、各电连接部位的龟裂或者电子部件200的裂纹等。其结果，电路板10中的电连接可靠性提高。另外，距离D0变得均匀，由此容易确保通孔导体300b与电子部件200之间的绝缘可靠性。其结果，能够使通孔导体300b与电子部件200相互接近，容易在电子部件200附近配置通孔导体300b。通孔导体300b与电子部件200之间的距离D0优选处于150μm～500μm的范围。如果距离D0处于这种范围，则确保了通孔导体300b与电子部件200之间的绝缘可靠性并且容易实现电路板10的小型化。特别是，在优选的一例中，距离D0为200μm。
此外，在图6的例子中，侧面电极(侧部210b)的中央部与其两端部相比向外侧鼓出尺寸D20。
在本实施方式中，形成于绝缘层101(第一绝缘层)的所有通路导体(通路导体311b和312b)的宽度向基准面F0变窄，并且形成于绝缘层102(第二绝缘层)的所有通路导体(通路导体321b和322b)的宽度向基准面F0变窄。由此，应力等容易集中于基板100(芯基板)中的基准面F0，认为实现X-Y平面上的应力分布的均匀化。并且，其结果是认为电路板10的翘曲得到抑制，电路板10中的电连接可靠性提高。
电路板10的通路导体具有相对于基准面F0对称的结构。详细地说，位于基准面F0的第一面F1侧的通路导体(通路导体311b和312b)与位于基准面F0的第二面F2侧的通路导体(通路导体321b和322b)具有相互对称的配置和形状(参照图1)。由此，认为在基准面F0的两侧应力容易抵消。并且，其结果是认为电路板10的翘曲得到抑制，电路板10中的电连接可靠性提高。
在夹持电路板10的基准面F0的上下(Z1侧和Z2侧)之间存在热膨胀、热收缩的不平衡的情况下，认为电路板10容易产生翘曲。但是，在本实施方式中，刚性高的电子部件200(例如MLCC)和通孔导体300b位于基准面F0附近，因此即使在这种情况下，电路板10也不容易产生翘曲。即，在存在电子部件200的区域中，电子部件200的刚性高，因此翘曲得到抑制。另外，即使在不存在电子部件200的区域中，也由于具有高刚性且随着远离基准面F0宽度变宽的通孔导体300b而热应力不容易从基准面F0传播到外侧，进而传播到基板100整体。其结果，电路板10的翘曲得到抑制。
以下，参照图7等说明电路板10的制造方法。图7是表示本实施方式所涉及的电路板10的制造方法的概要内容和过程的流程图。
在步骤S11中，如图8所示，作为初始材料而准备双面覆铜层叠板1000。双面覆铜层叠板1000由基板100(芯基板)、形成于基板100的第一面F1上的铜箔1001以及形成于基板100的第二面F2上的铜箔1002构成。在本实施方式中，在该阶段，基板100由完全固化状态(C阶段)的玻璃环氧树脂构成。
接着，在图7的步骤S12中形成通孔导体300b和导体层301、302。
详细地说，如图9所示，例如使用CO2激光，从第一面F1侧向双面覆铜层叠板1000照射激光来形成孔1003，从第二面F2侧向双面覆铜层叠板1000照射激光来形成孔1004。孔1003的形状与第一导体部R11(参照图2A和图2B)对应，孔1004的形状与第二导体部R12(参照图2A和图2B)对应。孔1003与孔1004在X-Y平面上位于大致相同位置，最终连接而成为贯通双面覆铜层叠板1000的通孔300a。通孔300a的形状与通孔导体300b(参照图2A和图2B)对应，是砂漏状(鼓状)。孔1003与孔1004的边界相当于收缩部300c(参照图2A和图2B)。对第一面F1的激光照射与对第二面F2的激光照射可以同时进行也可以一面一面地进行。在形成通孔300a之后，优选对通孔300a进行去沾污处理。通过去沾污处理来抑制不需要的导通(短路)。另外，为了提高激光的吸收效率，也可以在激光照射之前对铜箔1001、1002的表面进行黑化处理。此外，也可以通过钻头或者蚀刻等激光以外的方法来形成通孔300a。但是，如果是激光加工，则容易进行微细加工。特别是，在基板100的热膨胀系数小的情况下，难以进行钻头加工，因此激光加工是有效的。
接着，如图10所示，例如通过版面镀法，在铜箔1001、1002上和通孔300a内例如形成铜的镀层1005。具体地说，首先进行无电解镀，接着使用镀液，以该无电解镀膜为晶种层而进行电解镀，由此形成镀层1005。由此，在通孔300a中填充镀层1005，形成通孔导体300b。
接着，例如使用抗蚀层和蚀刻液，对形成于基板100的第一面F1和第二面F2的各导体层进行图案形成。具体地说，使用具有与导体层301、302对应的图案的抗蚀层来覆盖各导体层，通过蚀刻来去除各导体层的没有被抗蚀层覆盖的部分(在抗蚀层的开口部暴露的部位)。由此，如图11所示，在基板100的第一面F1、第二面F2上分别形成导体层301、302。此外，蚀刻并不限定于湿式，也可以是干式。
在本实施方式中，如图12A所示，在基板100上与空腔R10对应的区域R100不形成导体层301。当导体层301具有这种导体图案时，空腔R10的位置和形状变得清楚，因此在后续的工序(图7的步骤S13)中，用于形成空腔R10的激光照射的对准变得容易。
但是，导体层301的导体图案并不限定于图12A示出的图案。例如图12B所示，也可以仅在基板100上的在后续的工序(图7的步骤S13)中照射激光的部分(以下称为激光照射路径)不形成导体层301。在该情况下，在激光照射路径的内侧存在导体层301。即使是这种导体层301，用于形成空腔R10的激光照射的对准也变得容易。
另外，在本实施方式中，如图12A所示，导体层301具有对准标记301a。对准标记301a例如是在后续的工序(图7的步骤S14)中能够光学识别的图案，例如能够通过蚀刻等局部去除导体来形成。在本实施方式中，对准标记301a配置在区域R100的周围(例如四个角)。但是，并不限定于此，对准标记301a的配置和形状是任意的。
接着，在图7的步骤S13中，在基板100(芯基板)形成空腔R10。在本实施方式中，如图13所示，通过对基板100照射激光来形成空腔R10。具体地说，例如图12A所示，以描绘四角形的方式照射激光，由此将基板100中的与空腔R10对应的区域R100从其周边部分切下。将激光的照射角度例如设为与基板100的第一面F1大致垂直的角度。由此，如图14所示，形成空腔R10。在本实施方式中，由于使用激光形成空腔R10，因此容易得到空腔R10。空腔R10成为电子部件200的收容空间。
接着，在图7的步骤S14中，将电子部件200配置在基板100的空腔R10。
具体地说，如图15所示，例如将由PET(聚对苯二甲酸乙二醇酯)构成的载体1006设置于基板100的一侧(例如第二面F2)。由此，空腔R10(孔)的一个开口被载体1006封住。在本实施方式中，载体1006由粘接片(例如胶带)构成，在基板100侧具有粘接性。例如通过层压将载体1006与基板100粘接。
接着，如图16所示，从与空腔R10(孔)的被封住的开口相反侧(Z1侧)将电子部件200放入到空腔R10。例如通过部件安装机将电子部件200放入到空腔R10。例如电子部件200通过真空吸盘等被保持，在被运送到空腔R10的上方(Z1侧)之后，从该空腔R10的上方沿着铅直方向下降，被放入到空腔R10。由此，如图17所示，在载体1006(粘接片)上配置电子部件200。此外，在对电子部件200进行定位时，优选使用对准标记301a(参照图12A、图12B)。通过设为这种结构，认为能够提高电子部件200与空腔R10的对位精度。
在本实施方式中，不使电子部件200的电极210、220和导体层301、302的表面粗糙化。但是，根据需要也可以通过蚀刻等使其粗糙化。
接着，如图18所示，在图7的步骤S15中，在与空腔R10(孔)的被封住的开口相反侧(Z1侧)的基板100的第一面F1上和电子部件200的第三面F3上以半固化状态配置绝缘层101(第一层间绝缘层)。并且，在绝缘层101上配置铜箔111(第一铜箔)。绝缘层101例如由玻璃环氧树脂的预浸料构成。接着，如图19A所示，在半固化的状态下对绝缘层101进行加压，由此使树脂从绝缘层101流出而流入到空腔R10。由此，如图19B所示，在空腔R10中的基板100与电子部件200之间的间隙R1中填充绝缘体101a(构成绝缘层101的树脂)。此时，如果基板100与电子部件200之间的间隙窄，则即使电子部件200的固定弱，由于树脂流入到空腔R10的力量而电子部件200的位置偏移、不需要的倾斜也不容易产生。此外，绝缘体101a具有大于基板100和电子部件200中的任一个的热膨胀系数。
在将绝缘体101a填充到空腔R10之后，对该填充树脂(绝缘体101a)与电子部件200进行假熔接。具体地说，通过加热使填充树脂显现能够支承电子部件200这种程度的保持力。由此，被载体1006支承的电子部件200被填充树脂支承。之后，去除载体1006。
此外，在该阶段中，绝缘体101a(填充树脂)和绝缘层101只不过是处于半固化状态，并没有完全固化。但是，并不限定于此，例如，也可以在该阶段使绝缘体101a和绝缘层101完全固化。
接着，在图7的步骤S16中对基板100的第二面F2侧进行积层。
具体地说，如图20所示，在基板100的第二面F2上配置绝缘层102(第二层间绝缘层)和铜箔121(第二铜箔)。绝缘层102例如由玻璃环氧树脂的预浸料构成。接着，例如在通过加压使绝缘层102在半固化的状态下粘接到基板100和电子部件200之后，进行加热而使各绝缘层101、102固化。在本实施方式中，在去除粘接片(载体1006)之后，使填充到空腔R10的树脂固化，因此能够同时进行绝缘层101、102的固化。而且，由于同时进行两面的绝缘层101、102的固化，因此基板100的翘曲得到抑制，容易使基板100变薄。
在后续的图7的步骤S17中，形成通路导体和导体层。
详细地说，如图21所示，例如使用激光在绝缘层101和铜箔111形成孔311a和312a(分别为通路孔)，在绝缘层102和铜箔121形成孔321a和322a(分别为通路孔)。各孔311a和312a贯通绝缘层101和铜箔111，各孔321a和322a贯通绝缘层102和铜箔121。而且，各孔311a和321a到达电子部件200的电极210或者220，各孔312a和322a到达通孔导体300b的正上方。之后，根据需要进行去沾污处理。
接着，如图22A所示，例如通过化学镀处理法在铜箔111、121上和孔311a、312a、321a、322a内例如形成铜的无电解镀膜1007、1008。此外，在无电解镀之前，例如也可以通过浸渍使由钯等构成的催化剂吸附在绝缘层101、102的表面。
接着，如图22B所示，通过光刻技术或者印刷等，在第一面F1侧的主面(无电解镀膜1007上)形成具有开口部1009a的抗镀层1009，并且在第二面F2侧的主面(无电解镀膜1008上)形成具有开口部1010a的抗镀层1010。开口部1009a、1010a分别具有与导体层110、120(图1)对应的图案。
接着，如图22C所示，例如通过图案镀法在抗镀层1009、1010的开口部1009a、1010a中例如形成铜的电解镀层1011、1012。具体地说，将作为镀处理的材料的铜与阳极连接，将作为被镀处理材料的无电解镀膜1007、1008与阴极连接，浸渍到镀液。而且，在两极之间施加直流的电压来使电流流通，在无电解镀膜1007、1008的表面析出铜。由此，在孔311a和312a、孔321a和322a中分别填充电解镀层1011、1012，例如形成由铜的镀层构成的通路导体311b、312b、321b、322b。
之后，例如通过规定的剥离液来去除抗镀层1009和1010，接着去除不需要的无电解镀膜1007、1008和铜箔111、121，由此如图23所示，形成导体层110和120。
此外，用于电解镀的晶种层并不限定于无电解镀膜，也可以代替无电解镀膜1007、1008而使用溅射膜等作为晶种层。
接着，在图7的步骤S18中，在绝缘层101、102上分别形成具有开口部11a的阻焊层11、具有开口部12a的阻焊层12(参照图1)。各导体层110、120除了位于开口部11a、12a的规定部位(焊盘P1、P2和连接盘等)以外被阻焊层11、12覆盖。阻焊层11和12例如能够通过丝网印刷、喷涂、辊涂或者层压等形成。
接着，通过电解镀或者溅射等，在导体层110、120上、详细地说是不被阻焊层11、12覆盖的焊盘P1、P2(参照图1)的表面分别形成例如由Ni/Au膜构成的耐腐蚀层。另外，也可以通过进行OSP处理来形成由有机保护膜构成的耐腐蚀层。
这样，在基板100的第一面F1上形成由绝缘层101和导体层110构成的第一积层部B1，在基板100的第二面F2上形成由绝缘层102和导体层120构成的第二积层部B2。其结果，完成本实施方式的电路板10(图1)。之后，如果需要则进行电子部件200的电测试(容量值和绝缘性等的检查)。
本实施方式的制造方法适合于制造电路板10。认为如果使用这种制造方法，则得到低成本且良好的电路板10。
本实施方式的电路板10例如能够与电子部件或者其它电路板电连接。例如图24所示，能够使用焊锡等将电子部件400(例如IC芯片)安装于电路板10的焊盘P2。另外，能够通过焊盘P1将其它电路板500(例如母板)安装于电路板10。本实施方式的电路板10例如能够用作便携式电话机的电话基板。
(实施方式2)
实施方式2所涉及的电路板20为电子部件内置电路板，如图25所示，具有基板100、绝缘层101和102、导体层110和120以及电子部件200。此外，本实施方式的电路板20为刚性电路板。但是，电路板20也可以是挠性电路板。
基板100具有绝缘性，成为电路板20的芯基板。以下，将基板100的表面和背面(两个主面)中的一面称为第一面F1，将另一面称为第二面F2。
电子部件200被内置于电路板20。以下，将电子部件200的表面和背面(两个主面)中的一面称为第三面F3，将另一面称为第四面F4。
在基板100形成空腔R10(开口部)，在空腔R10收容电子部件200。图26示出电子部件200被收容于基板100(芯基板)的空腔R10的状态。
空腔R10由局部呈锥形的孔构成，贯通基板100。空腔R10的宽幅侧(Z1侧)开口(以下称为第一开口)的形状和窄幅侧(Z2侧)开口(以下称为第二开口)的形状分别呈大致长方形。在此，第二开口的形状相当于被面对空腔R10的基板100的侧面F10(空腔R10的内壁)包围的区域的形状。电子部件200例如是具有与空腔R10的第二开口的形状对应的外形(例如为大致相同大小的相似形)的贴片，电子部件200的厚度与空腔R10(孔)的深度大致一致。另外，基板100的厚度与电子部件200的厚度也大致一致。
如图26所示，在X方向、Y方向上，电子部件200的宽度均小于空腔R10的第二开口的宽度，从而确保了将电子部件200收容于空腔R10所需的规定的间隙。间隙是从空腔R10的第二开口的宽度减去电子部件200的宽度而得到的。认为X方向和Y方向的间隙优选分别处于大约0μm～大约142μm的范围。大约142μm是考虑了安装精度和部件外形精度的值。
电子部件200将第三面F3设为与基板100的第一面F1相同的朝向而配置在空腔R10。电子部件200被配置在空腔R10，由此位于基板100的侧方(X方向或者Y方向)。在本实施方式中，电子部件200的大致整体完全被收容于空腔R10。但是，并不限定于此，也可以电子部件200的仅一部分被配置在空腔R10。在本实施方式中，在空腔R10中的电子部件200与基板100之间的间隙填充绝缘体101a。绝缘体101a例如仅由构成上层的绝缘层101(树脂绝缘层)的树脂构成(参照图40A)。但是，并不限定于此，也可以代替构成绝缘层101的树脂或者除此以外而填充构成基板100或者绝缘层102的材料(例如树脂)，并且也可以填充另外准备的绝缘材料。在本实施方式中，绝缘体101a完全覆盖电子部件200周围。由此，电子部件200被绝缘体101a(树脂)保护，并且被固定于规定的位置。
绝缘层101形成于基板100的第一面F1上和电子部件200的第三面F3上。绝缘层102形成于基板100的第二面F2上和电子部件200的第四面F4上。空腔R10由贯通基板100的孔构成，绝缘层101封住空腔R10(孔)的一个开口，绝缘层102封住空腔R10(孔)的另一个开口。导体层110形成于绝缘层101上，导体层120形成于绝缘层102上。在本实施方式中，导体层110和120成为最外层。但是，并不限定于此，也可以层叠更多的层间绝缘层和导体层。
在绝缘层102形成有孔321a(通路孔)。在孔321a内填充导体(例如铜的镀层)，该孔321a内的导体成为通路导体321b(填充导体)。孔321a到达电子部件200的电极210、220，孔321a内的通路导体321b与电极210、220电连接。而且，电子部件200的电极210、220与绝缘层102上的导体层120经由通路导体321b相互电连接。
基板100、绝缘层101、102以及电子部件200的形状例如是矩形板状。电子部件200的主面的形状例如是大致长方形。但是，并不限定于此，这些形状是任意的。
基板100例如由使玻璃纤维布(芯材料)浸渍到环氧树脂而得到的树脂(以下称为玻璃环氧树脂)构成。芯材料是热膨胀率小于主材料(在本实施方式中是环氧树脂)的材料。作为芯材料，例如优选考虑玻璃纤维(例如玻璃布或者玻璃无纺布)、芳族聚酰胺纤维(例如芳族聚酰胺无纺布)或者二氧化硅填料等无机材料。但是，基板100的形状、厚度、材料等基本上是任意的。例如也可以代替环氧树脂而使用聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等。基板100也可以由包含异种材料的多个层构成。
绝缘层101、102例如由环氧树脂构成。在本实施方式中，基板100由包含芯材料的树脂构成，绝缘层101、102由不含芯材料的树脂构成。但是，并不限定于此，绝缘层101、102的形状、厚度、材料等基本上是任意的。例如也可以代替环氧树脂而使用聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等。各绝缘层也可以由包含异种材料的多个层构成。
通路导体321b例如由铜镀层构成。通路导体321b的形状例如是以从基板100(芯基板)向上层扩径的方式呈锥形的锥形圆柱(圆锥台)，通路导体的横截面(X-Y平面)的形状例如是大致正圆形。但是，并不限定于此，通路导体的形状是任意的。
导体层110由铜箔111(下层)和铜镀层112(上层)构成，导体层120由铜箔121(下层)和铜镀层122(上层)构成。导体层110、120例如具有构成电路(例如包含电子部件200的电路)的布线以及用于提高电路板20的强度的满图案等。
但是，并不限定于此，导体层和通路导体的材料是任意的。各导体层和各通路导体也可以由包含异种材料的多个层构成。
电子部件200例如是片状电容器。电子部件200例如具有厚度处于大约50μm～大约300μm的范围而各边的长度处于大约0.5mm～大约2mm的范围的矩形板状的外形。电子部件200的主面(第三面F3和第四面F4)的形状例如是大致长方形。但是，并不限定于此，电子部件200的种类、形状以及尺寸等是任意的。
如图27所示，电子部件200具有电容器主体201和U字状的电极210和220。电容器主体201是多个介电层231～239与多个导体层211～214和221～224交替地层叠而构成的。介电层231～239例如分别由陶瓷构成。电极210和220分别形成于电容器主体201的两端部。这样，电容器主体201的两端部、详细地说第四面F4(下表面)至侧面以及第三面F3(上表面)被电极210和220覆盖。
在此，如图26所示，位于电极210与电极220之间的电容器主体201的中央部不被电极210、220覆盖，介电层231、239(陶瓷)露出，因此强度较弱。但是，在电子部件200被安装(内置)于电路板20的状态下，电容器主体201的中央部被绝缘体101a(树脂)覆盖。其结果，认为由绝缘体101a保护电容器主体201。
在本实施方式的电路板20中，基板100在面对空腔R10的基板100的侧面F10(空腔R10的内壁)与第一面F1的角处具有使空腔R10的宽度从第一面F1向第二面F2缩小的锥形面C11。
如图28所示，基板100由材质不同的第一层100a和第二层100b构成。从第一面F1至第二面F2依次配置第一层100a和第二层100b。即，第二层100b形成于第一层100a上。在本实施方式中，第一层100a与第二层100b分别由相同的树脂(例如环氧树脂)构成，第二层100b包含无机材料(例如玻璃纤维布)，但是第一层100a不含无机材料。
在此，面对空腔R10的基板100的侧面F10相当于第二层100b的侧面，基板100的第一面F1相当于第一层100a的主面，位于侧面F10与第一面F1的角处的锥形面C11相当于第一层100a的侧面。
在本实施方式中，在图28中，面对空腔R10的基板100的侧面F10与第二面F2的角度θ1大约为90°。即，侧面F10(空腔R10的内壁)由与第二面F2大致垂直的面构成。
如图28所示，锥形面C11为相对于基板100的第一面F1倾斜的平面(斜面)。基板100的第一面F1与锥形面C11的角度(以下称为锥形角度θ2)为至少大于90°的角度，认为优选处于大约120°～大约150°的范围，特别优选大约135°。此外，锥形角度θ2越大则空腔R10的宽度缩小率越大。
例如图26所示，锥形面C11形成于空腔R10的整个周缘部(四个边)。但是，并不限定于此，锥形面C11也可以局部形成于空腔R10的周缘部(参照后述的图53)。在本实施方式中，锥形面C11的宽度D11、D12大致均匀。即，X方向的宽度D11与Y方向的宽度D12例如大致相同。但是，并不限定于此，X方向的宽度D11与Y方向的宽度D12的大小也可以不同。
锥形面C11的尺寸、形状等并不限定于上述尺寸、形状，是任意的。锥形面C11只要使空腔R10从第一面F1向第二面F2宽度缩小即可。例如图29A所示，锥形面C11也可以是随着从第一面F1向第二面F2而宽度缩小率变小的曲面。另外，例如图29B所示，锥形面C11也可以是随着从第一面F1向第二面F2而宽度缩小率变大的曲面。
在图26中，宽度D3表示基板100与电子部件200之间的X方向的间隙的最大值(X1侧的间隙和X2侧的间隙中的大的一方)，宽度D4表示基板100与电子部件200之间的Y方向的间隙的最大值(Y1侧的间隙和Y2侧的间隙中的大的一方)。认为宽度D3或者D4(更优选是两者)优选处于大约0μm～大约100μm的范围，其中，特别优选处于大约0μm～大约5μm的范围。当宽度D3或者D4在大约100μm以下(特别是大约5μm以下)时，在空腔R10内电子部件200能够移动的空隙减少，因此电子部件200的位置精度提高。其结果，电子部件200与通路导体321b的定位精度也提高。另外，在基板100上容易确保用于形成布线(后述的图42示出的导体层301、302等)的区域。另外，容易提高形成于基板100上的绝缘层(绝缘层101、102)的平坦度。
认为面对空腔R10的基板100的侧面F10(空腔R10的内壁)由通过激光得到的切断面构成。如果是通过激光得到的切断面则容易形成平滑的面。另外，通过使用激光切下基板100的规定部位(相当于空腔R10的部位)，容易与空腔R10一起形成锥形面C11。
图27和图30A所示，电子部件200在其侧面F20与第四面F4的角处具有曲面C21。电容器主体201的各角由直角交叉的两个平面构成，不具有曲面，但是通过覆盖电容器主体201的表面的电极210或者220，在电子部件200的侧面F20与第四面F4的角处形成曲面C21。
曲面C21由电子部件200的电极210或者220的表面构成。认为如果曲面C21具备电极材料那样程度的强度，则在将电子部件200放入到空腔R10时，即使在曲面C21与锥形面C11接触的情况下，也不容易产生电子部件200的性能下降。
认为电子部件200的电极210和220的至少表面分别优选由镀膜构成。如果调整镀处理的条件，则认为即使在电容器主体201的角不具有曲面的情况下，也能够容易地在电容器主体201的表面得到期望的曲面C21。另外，容易形成平滑的曲面C21。如果得到平滑的曲面C21，则在此基础上电子部件200容易滑动。认为曲面C21的曲率半径优选处于大约20μm～大约40μm的范围，其中，特别优选为大约30μm。此外，在本实施方式中，电容器主体201的各角由直角交叉的平面构成，但是，并不限定于此，电容器主体201的角也可以具有曲面。
如图26所示，在本实施方式中，在电子部件200的四个侧面F20与第四面F4的角处设置有电极210和220的部分形成曲面C21。但是，并不限定于此，曲面C21的形成方式是任意的。在本实施方式中，曲面C21的宽度D21、D22大致均匀。即，X方向的宽度D21与Y方向的宽度D22例如大致相同。认为宽度D21和D22分别优选处于大约0μm～大约71μm的范围。大约71μm是考虑了安装精度和部件外形精度的值。但是，并不限定于此，X方向的宽度D11与Y方向的宽度D12的大小也可以不同。
如图30A所示，在本实施方式中，曲面C21与电子部件200的侧面F20之间的边界P21位于比电容器主体201的下表面F21更靠内侧的位置。另外，曲面C21与电子部件200的第四面F4(下表面)之间的边界P22位于比电容器主体201的侧面F22更靠外侧的位置。但是，并不限定于此，如图30B所示，也可以边界P21位于比下表面F21更靠外侧的位置且边界P22位于比侧面F22更靠外侧的位置。另外，如图30C所示，也可以边界P21位于比下表面F21更靠外侧的位置且边界P22位于比侧面F22更靠内侧的位置。
如图27所示，本实施方式的电子部件200在其侧面F20与第三面F3的角处具有曲面C22。曲面C22例如具有与曲面C21相同的形状。但是，并不限定于此，也可以例如在侧面F20与第三面F3的角处，侧面F20与第三面F3(平面之间)不经由曲面而正交。
在图30A中，认为电极210、220的侧面F20侧的厚度D23优选处于大约5μm～大约30μm的范围。另外，认为电极210、220的第四面F4侧的厚度D24优选处于大约5μm～大约30μm的范围。
如上所述，本实施方式的电路板20具有形成有空腔R10的基板100以及电子部件200，将该电子部件200的第三面F3设为与基板100的第一面F1相同朝向而配置在空腔R10。而且，电子部件200在其侧面F20与第四面F4的角处具有曲面C21。另外，基板100在面对空腔R10的侧面F10(空腔R10的内壁)与第一面F1的角处具有使空腔R10从第一面F1向第二面F2宽度缩小的锥形面C11。通过这种结构，容易将电子部件200放入到空腔R10。另外，能够容易地进行电子部件200与通路导体321b的对位。另外，能够抑制电子部件200的裂纹。
以下，参照图31等说明电路板20的制造方法。图31是表示本实施方式所涉及的电路板20的制造方法的概要内容和过程的流程图。
如图32所示，在步骤S21中准备基板100(初始材料)。基板100例如由完全固化的玻璃环氧树脂构成。
接着，在图31的步骤S22中，在基板100形成空腔R10(图25、图26)。
例如图33所示，具体地说，以描绘四角形的方式照射激光，由此将基板100中的与空腔R10对应的区域R100从其周边部分切下。此时，图34所示，以贯通第一层100a到达第二层100b的方式对基板100的第一面F1照射激光。将激光的照射角度例如设为与基板100的第一面F1大致垂直的角度。在本实施方式中，第二层100b包含无机材料而第一层100a不含无机材料，由此通过激光的照射，在第一层100a中，向X方向和Y方向的溶解进行而得到锥形面C11，在第二层100b中，向X方向和Y方向溶解几乎没有进行，得到大致沿着Z方向的侧面F10(空腔R10的内壁)。因此，能够在面对空腔R10的基板100的侧面F10与第一面F1的角处容易地形成锥形面C11。
如图35A所示，通过上述激光加工在基板100形成空腔R10。空腔R10由贯通基板100的孔构成。锥形面C11位于面对空腔R10的基板100的侧面F10(空腔R10的内壁)与第一面F1的角处，使空腔R10从第一面F1向第二面F2宽度缩小。在本实施方式中，使用激光形成空腔R10，因此容易得到具有上述结构(参照图28)的空腔R10。空腔R10成为电子部件200的收容空间。
接着，在图31的步骤S23中，将具有曲面拐角(具有曲面C21的角)的电子部件200配置在基板100的空腔R10。
具体地说，如图35B所示，例如将由PET(聚对苯二甲酸乙二醇酯)构成的载体2001设置于基板100的一侧(例如第二面F2)。由此，空腔R10(孔)的一个开口被载体2001封住。在本实施方式中，载体2001由粘接片(例如胶带)构成，基板100侧具有粘接性。例如通过层压将载体2001与基板100粘接。
接着，如图35C所示，准备在第四面F4与侧面F20的角处具有曲面C21的电子部件200。曲面C21由电子部件200的电极210、220的表面构成。电子部件200的电极210和220分别由镀膜构成。
接着，从与空腔R10(孔)的被封住的开口相反侧(Z1侧)将电子部件200放入到空腔R10，由此在载体2001(粘接片)上配置电子部件200。
例如通过部件安装机(安装机)将电子部件200放入到空腔R10。例如电子部件200被真空吸盘等保持，如图36A所示，在被运送到空腔R10的上方(Z1侧)之后，从该空腔R10的上方沿着铅直方向下降，被放入到空腔R10。在将电子部件200放入到空腔R10时，电子部件200的曲面拐角(曲面C21)朝向基板100。当由于部件安装精度的偏差等而电子部件200与空腔R10的对位稍偏时，如图36B所示，基板100的锥形面C11与电子部件200的曲面C21相接触。而且，在锥形面C11与曲面C21接触的状态下，电子部件200一边在锥形面C11上滑动一边被引导到空腔R10，如图36C所示，被收容于基板100的空腔R10而变得稳定。此外，在图36A～图36C中，Z方向相当于铅直方向。放入电子部件200的作业可以是由人进行也可以使用装置进行。另外，利用重力使电子部件200向空腔R10落下，由此也可以将电子部件200放入到空腔R10。
在本实施方式中，当电子部件200与基板100碰撞时，并非锥形面C11与直角拐角(由大致直角交叉的两个平面构成的角)接触，而是锥形面C11与曲面C21接触，因此认为对电子部件200的冲击得到抑制，电子部件200不容易产生裂纹等。
在本实施方式中，一边使电子部件200的曲面C21与基板100的锥形面C11相接触一边将电子部件200配置在空腔R10。因此，电子部件200在锥形面C11上滑动而被引导到空腔R10，即使电子部件200与空腔R10的对位稍偏，也能将电子部件200配置在基板100的空腔R10。另外，即使是小的按压也能一边滑动一边进行收容。
另外，电子部件200与空腔R10的对位变得容易，因此容易缩小空腔R10与电子部件200之间的间隙进而缩小基板100与电子部件200之间的间隙(宽度D3、D4)。关于这一点，由发明者确认为格外地得到提高。
另外，通过缩小基板100与电子部件200的间隙(宽度D3、D4)，电子部件200的位置精度提高。其结果，电子部件200与通路导体321b的对位精度也提高。
另外，曲面C21由电极210和220(镀膜)的表面构成，因此电子部件200容易在曲面C21上滑动。由此，认为对电子部件200的冲击得到抑制，电子部件200不容易产生裂纹等。
以下，参照图37A～图37C说明基于锥形角度θ2差异的锥形面C11的作用的差异。此外，锥形角度θ2在图37C示出的基板100中最大，在图37A示出的基板100中第二大，在图37B示出的基板100中最小。
如图37A～图37C所示，锥形角度θ2越小则将电子部件200引导到空腔R10的力量越强。另外，锥形角度θ2越大则越容易增加锥形面C11的宽度D11或者D12，因此电子部件200落在锥形面C11上的可能性增加。
鉴于这一点，认为锥形角度θ2优选处于大约120°～大约150°的范围，特别优选为大约135°。如果是这种锥形角度θ2，则得到用于将电子部件200引导到空腔R10的充分的力量，并且得到用于对电子部件200与空腔R10进行对位的充分的锥形面C11的宽度D11或者D12。
如图38所示，将电子部件200的第三面F3设为与基板100的第一面F1相同的朝向(均为Z1的朝向)而配置在空腔R10。电子部件200被载置在载体2001上，通过载体2001的粘接性被固定(假固定)。通过将电子部件200载置在载体2001上，容易使电子部件200的倾斜变为水平。
接着，如图39A所示，在图31的步骤S24中，将绝缘层101以半固化的状态形成于与空腔R10(孔)的被封住的开口相反侧(Z1侧)的基板100上和电子部件200上。并且，在绝缘层101上形成铜箔2003。绝缘层101例如由具有热固化性的环氧树脂的预浸料构成。接着，如图39B所示，在半固化的状态下对绝缘层101进行加压，如图40A所示，使树脂从绝缘层101流出而流入到空腔R10。由此，如图40B所示，在空腔R10中的基板100与电子部件200之间填充绝缘体101a(构成绝缘层101的树脂)。此时，如果基板100与电子部件200之间的间隙(宽度D3、D4)窄，则即使电子部件200的固定弱，由于树脂向空腔R10流入的力量而电子部件200的位置偏移、不需要的倾斜也不容易产生。而且，如果将绝缘体101a填充到了空腔R10，则对该填充树脂(绝缘体101a)与电子部件200进行假熔接。具体地说，通过加热使填充树脂显现能够支承电子部件200这种程度的保持力。由此，被载体2001支承的电子部件200被填充树脂支承。之后，去除载体2001。
此外，在该阶段，绝缘体101a(填充树脂)和绝缘层101只不过是处于半固化状态，并没有完全固化。但是，并不限定于此，例如，也可以在该阶段使绝缘体101a与绝缘层101完全固化。
接着，在图31的步骤S25中对各主面分别进行积层。
具体地说，如图41A所示，在基板100的第二面F2上形成绝缘层102和铜箔2004。电子部件200的电极210和220分别被绝缘层102覆盖。例如在通过加压在预浸料的状态下使绝缘层102粘接到基板100之后，进行加热使各绝缘层101、102固化。在本实施方式中，在去除粘接片(载体2001)之后，使填充到空腔R10的树脂固化，因此能够同时进行绝缘层101、102的固化。而且，通过同时进行两面的绝缘层101、102的固化，基板100的翘曲得到抑制，因此容易使基板100变薄。
接着，在图31的步骤S26中，如图41B所示，例如通过激光在绝缘层102和铜箔2004形成孔321a(通路孔)。孔321a贯通绝缘层102和铜箔2004，到达电子部件200的电极210或者220。之后，根据需要进行去沾污处理。
接着，如图41C所示，例如通过版面镀法在铜箔2003上例如形成铜的电解镀层2005，并且在铜箔2004上和孔321a内例如分别形成铜的电解镀层2006。孔321a内的导体成为通路导体321b。此外，也可以在该电解镀之前进行无电解镀，由此在铜箔2003与电解镀层2005之间或者铜箔2004与电解镀层2006之间形成无电解镀膜。
之后，在图31的步骤S27中，例如通过蚀刻对电解镀层2005、2006分别进行图案形成而设为导体层110、120，由此完成本实施方式的电路板20(图25)。之后，如果需要，进行电子部件200的电测试(容量值和绝缘性等的检查)。
本实施方式的制造方法包括以下步骤：准备基板100(图32)；准备在第四面F4与侧面F20的角处具有曲面C21的电子部件200(图35C)；在基板100形成空腔R10(图33、图34)；在面对空腔R10的基板100的侧面F10(空腔R10的内壁)与第一面F1的角处形成使空腔R10从第一面F1向第二面F2宽度缩小的锥形面C11(图33、图34)；以及将第三面F3设为与第一面F1相同的朝向而将电子部件200配置在空腔R10(图36A～图36C)。根据这种制造方法，容易将电子部件200放入到空腔R10。另外，能够缩小空腔R10与电子部件200之间的间隙。另外，能够容易地进行电子部件200与通路导体321b的对位。另外，能够抑制电子部件200的裂纹。
此外，在上述实施方式2中，通过激光加工形成锥形面C11，但是通过干蚀刻等其它方法也能够得到锥形面C11。但是，认为通过激光加工能够得到特别良好的锥形面C11。而且，通过材质不同的第一层100a和第二层100b，不使用倾斜方向的激光照射等特别的技术就得到良好的锥形面C11。
(实施方式3)
以与上述实施方式2的不同点为中心说明本发明的实施方式3。此外，在此，对与上述图25等示出的要素相同的要素分别附加相同的附图标记，对于已经说明的共通的部分、即说明重复的部分，方便起见，省略或者简化其说明。
如图42所示，在本实施方式的电路板30中，在基板100(芯基板)形成通孔300a，在通孔300a内填充导体(例如铜镀层)，由此形成通孔导体300b。通孔导体300b的形状例如为鼓状。但是，并不限定于此，通孔导体300b的形状是任意的，例如也可以是大致圆柱形。
在基板100的第一面F1上形成导体层301，在基板100的第二面F2上形成导体层302。在导体层301、302分别包含通孔导体300b的连接盘。
在绝缘层101形成孔311a和312a(通路孔)，在绝缘层102形成孔321a和322a(通路孔)。在孔311a、312a、321a、322a内分别填充导体(例如铜的镀层)，由此该孔311a、312a、321a、322a内的导体分别成为通路导体311b、312b、321b、322b(填充导体)。通路导体311b和321b分别从基板100的第一面F1侧或者第二面F2侧与电子部件200的电极210、220电连接。这样，在本实施方式中，电子部件200从两个面与通路导体311b和321b相连接。以下，将该结构称为双面通路结构。
基板100的第一面F1上的导体层301与基板100的第二面F2上的导体层302经由通孔导体300b相互电连接。通路导体312b、322b和通孔导体300b均为填充导体，这些通路导体312b、322b和通孔导体300b在Z方向上堆叠。
基板100的第一面F1上的导体层301与绝缘层101上的导体层110经由通路导体312b相互电连接。另外，基板100的第二面F2上的导体层302与绝缘层102上的导体层120经由通路导体322b相互电连接。
本实施方式所涉及的电路板30也与实施方式2同样地，例如通过图31示出的过程进行制造。
如图43所示，在图31的步骤S21中准备电路板3000(初始材料)。在本实施方式中，电路板3000由基板100、形成于基板100的第一面F1上的导体层3001、形成于基板100的第二面F2上的导体层3002以及通孔导体300b构成。基板100例如由完全固化的玻璃环氧树脂构成。导体层3001和3002例如分别由铜箔(下层)和电解铜镀层(上层)的两层结构构成。
例如能够从两面形成有铜箔的基板100(双面覆铜层叠板)的两侧照射激光来形成鼓状的通孔300a。而且，在基板100上形成有铜箔并且基板100内形成有通孔300a的状态下例如进行铜的电解镀，由此能够形成导体层3001、3002以及通孔导体300b。
认为在上述激光照射之后优选对通孔300a进行去沾污处理。通过去沾污处理抑制不需要的导通(短路)。另外，认为根据需要，优选通过蚀刻等使导体层3001和3002的表面粗糙化。
在本实施方式中，如图44A所示，在基板100上与空腔R10对应的区域R100没有形成导体层3001。当导体层3001具有这种导体图案时，空腔R10的位置和形状变得清楚，因此在后续的工序(图31的步骤S22)中，容易进行用于形成空腔R10的激光照射的对准。
但是，导体层3001的导体图案并不限定于图44A示出的图案。例如图44B所示，也可以在基板100上仅在后续的工序(图31的步骤S22)中照射激光的部分(以下称为激光照射路径)不形成导体层3001。在该情况下，在激光照射路径的内侧存在导体层3001。即使是这种导体层3001，也容易进行用于形成空腔R10的激光照射的对准。
另外，在本实施方式中，如图44A所示，导体层3001具有对准标记301a。对准标记301a例如是在后续的工序(图31的步骤S23)中能够光学识别的图案，例如能够通过蚀刻等局部去除导体来形成。在本实施方式中，对准标记301a被配置在区域R100的周围(例如四个角)。但是，并不限定于此，对准标记301a的配置和形状等是任意的。
另外，在本实施方式中，如图45所示，导体层3001的侧面F30呈锥形。认为侧面F30的锥形角度θ3优选与锥形面C11的锥形角度θ2大致一致。
接着，在图31的步骤S22中，在基板100形成空腔R10。具体地说，例如图44A所示，以描绘四角形的方式照射激光，由此将基板100中的、与空腔R10对应的区域R100从其周边部分切下。此时，如图45所示，以贯通第一层100a而到达第二层100b的方式对基板100的第一面F1照射激光。将激光的照射角度例如设为相对于基板100的第一面F1大致垂直的角度。当导体层3001的侧面F30呈锥形时，激光在侧面F30反射而倾斜地行进，从而容易形成锥形面C11。
之后，能够经由图31的步骤S23～S27制造本实施方式的电路板30(图42)。
但是，在本实施方式中，在图31的步骤S23中，使用对准标记301a对电子部件200进行定位。由此，能够提高电子部件200与空腔R10的对位精度。
另外，在图31的步骤S26中，与孔321a同样地形成孔311a、312a以及322a(参照图41B)，接着，与通路导体321b同样地形成通路导体311b、312b以及322b(参照图41C)。
本实施方式的制造方法适合于制造电路板30。如果是这种制造方法，则得到低成本且良好的电路板30。
关于与实施方式2相同的结构和处理，在本实施方式中也得到与上述实施方式2的效果相同的效果。例如实施方式3所涉及的电路板30的各尺寸的优选范围与实施方式2所涉及的电路板20相同。此外，在低成本化、制造容易化等方面考虑，具有简单的结构的实施方式2所涉及的电路板20比实施方式3所涉及的电路板30更理想，在高功能化、高性能化等方面考虑，具有双面通路结构的实施方式3所涉及的电路板30比实施方式2所涉及的电路板20更理想。
(其它实施方式)
在上述实施方式中，通孔导体300b具有相对于基准面F0对称的形状，但是通孔导体300b的形状并不限定于此。如图46所示，也可以是具有相对于基准面F0非对称的形状的通孔导体300b。在图46的例子中，从第二面F2至基准面F0为止的尺寸T12大于从第一面F1至基准面F0为止的尺寸T11。另外，关于通孔导体300b的尺寸，第一面F1侧端面的宽度D31、收缩部300c的宽度D32、第二面F2侧端面的宽度D33从大到小的顺序为宽度D31、宽度D33、宽度D32。第一导体部R11的侧面为曲面，第二导体部R12的侧面为平面。第一导体部R11的锥形角度θ1大于第二导体部R12的锥形角度θ2。
以下，参照图47A～图48B说明图46示出的通孔导体300b的制造方法的一例。
首先，如图47A所示，与上述实施方式同样地准备双面覆铜层叠板1000(参照图7的步骤S11)。
接着，如图47B所示，例如使用CO2激光，将激光从第一面F1侧照射到双面覆铜层叠板1000来形成孔1003。孔1003为有底孔，孔1003的形状例如为以随着变深而宽度变窄的方式呈锥形的半球状。孔1003的形状与第一导体部R11(图46参照)对应。即，孔1003的壁面为曲面。
接着，如图47C所示，例如将双面覆铜层叠板1000反转，从第二面F2侧将激光照射到双面覆铜层叠板1000，由此形成与孔1003相连接的孔1004。孔1004的形状与第二导体部R12(参照图46)对应。通过孔1003与孔1004连接来形成贯通双面覆铜层叠板1000的通孔300a。之后，根据需要，对通孔300a进行去沾污处理。通孔300a的形状与通孔导体300b(参照图46)对应，呈砂漏状(鼓状)。孔1003与孔1004之间的边界相当于收缩部300c(参照图46)。此外，也可以同时进行对第一面F1的激光照射与对第二面F2的激光照射。
接着，如图48A所示，进行无电解镀，在铜箔1001、1002上和通孔300a内例如形成铜的无电解镀膜1005a。
接着，如图48B所示，使用镀液以无电解镀膜1005a为晶种层进行电解镀，由此形成电解镀层1005b。由此，由无电解镀膜1005a和电解镀层1005b形成的镀层1005被填充到通孔300a，形成通孔导体300b。
接着，例如使用抗蚀层和蚀刻液对形成于基板100的第一面F1和第二面F2的各导体层进行图案形成。由此，在基板100的第一面F1、第二面F2上分别形成导体层301、302(参照图46)。此外，蚀刻并不限定于湿式，也可以是干式。
在上述实施方式中，通孔导体300b中的第一导体部R11与第二导体部R12的锥形角度分别大致固定，但是并不限定于此。例如图49所示，第一导体部R11也可以由锥形角度θ11的导体部R21以及具有小于锥形角度θ11的锥形角度θ12(即，宽度变窄的比例或者宽度变宽的比例小)的导体部R22构成。在图49的例子中，导体部R21、导体部R22以及第二导体部R12相互连接，由此形成通孔导体300b，其中，导体部R21的宽度从第一面F1向导体部R21与导体部R22之间的边界面F100变窄，导体部R22的宽度从边界面F100向基准面F0变窄，第二导体部R12的宽度从基准面F0向第二面F2变宽。导体部R21、导体部R22与第二导体部R12连续地(一体地)形成。导体部R21的侧面和第二导体部R12的侧面分别为曲面，导体部R22的侧面为平面。导体部R21的锥形角度θ11与第二导体部R12的锥形角度θ2相互大致相同。
另外，从第二面F2至基准面F0为止的尺寸T12小于从第一面F1至基准面F0为止的尺寸T11。关于通孔导体300b的尺寸，第一面F1侧端面的宽度D31、收缩部300c的宽度D32、第二面F2侧端面的宽度D33、导体部R21与导体部R22之间的边界部的宽度D34的从大到小的顺序为宽度D31(=宽度D33)、宽度D34、宽度D32。
以下，参照图50A～图51B说明图49示出的通孔导体300b的制造方法的一例。
首先，如图50A所示，与上述实施方式同样地，准备双面覆铜层叠板1000(参照图7的步骤S11)。
接着，如图50B所示，例如使用CO2激光，从第一面F1侧将激光照射到双面覆铜层叠板1000由此形成孔1003a，从第二面F2侧将激光照射到双面覆铜层叠板1000由此形成孔1004。孔1003a与孔1004分别为有底孔，在X-Y平面上在大致相同位置且在Z方向上错开而形成。由此，孔1003a与孔1004被配置成隔着基板100相互相对置。孔1003a的形状与导体部R21(参照图49)对应，孔1004的形状与第二导体部R12(参照图49)对应。孔1003a和1004的形状例如分别为以随着变深而宽度变窄的方式呈锥形的半球状。孔1003a和1004的壁面例如分别呈曲面。对第一面F1的激光照射与对第二面F2的激光照射可以一面一面地进行也可以同时进行。
接着，如图50C所示，例如使用CO2激光从第一面F1侧将激光照射到双面覆铜层叠板1000(详细地说是孔1003a内)，由此形成使孔1003a与孔1004连通的孔1003b。孔1003b的形状与导体部R22(参照图49)对应。通过孔1003a、孔1003b与孔1004连接而形成贯通双面覆铜层叠板1000的通孔300a。之后，根据需要，对通孔300a进行去沾污处理。通孔300a的形状与通孔导体300b(参照图49)对应，成为砂漏状(鼓状)。孔1003b与孔1004之间的边界相当于收缩部300c(参照图49)。
接着，如图51A所示，进行无电解镀，在铜箔1001、1002上和通孔300a内例如形成铜的无电解镀膜1005a。
接着，如图51B所示，使用镀液以无电解镀膜1005a为晶种层而进行电解镀，由此形成电解镀层1005b。由此，由无电解镀膜1005a和电解镀层1005b构成的镀层1005被填充到通孔300a，形成通孔导体300b。
接着，例如使用抗蚀层和蚀刻液对形成于基板100的第一面F1和第二面F2的各导体层进行图案形成。由此，在基板100的第一面F1、第二面F2上分别形成导体层301、302(参照图49)。此外，蚀刻并不限定于湿式，也可以是干式。
如图52所示，通孔导体300b中的第一导体部R11与第二导体部R12也可以在X方向或者Y方向上错开连结。另外，第一导体部R11与第二导体部R12之间的边界面可以相对于电路板的主面倾斜，也可以是曲面。
电子部件200和空腔R10的形状是任意的。例如图53所示，空腔R10的开口形状也可以是大致椭圆形。电子部件200的主面的形状以及空腔R10的开口形状也可以是大致圆形(大致正圆形)，并且也可以是大致正方形、大致正六角形、大致正八角形等大致长方形以外的大致多角形。此外，多角形的角的形状是任意的，例如也可以是大致直角、锐角、钝角、带有圆角。
通孔导体300b或者通路导体311b等的填充导体的俯视形状并不限定于圆形，是任意的。电路板中的填充导体的俯视形状也可以例如图54A所示那样是正方形等四角形，也可以例如图54B或者图54C所示那样是十字形或者正多角星形等从中心起放射状地引出直线所得到的形状(将多个叶片放射状配置所得到的形状)，除此以外，也可以是椭圆形或者三角形等。另外，第一导体部R11、第二导体部R12以及收缩部300c的俯视形状也可以是相互不同的形状。例如也可以是第一导体部R11和第二导体部R12的俯视形状分别为圆形，收缩部300c的俯视形状为四角形。
在上述实施方式中，电子部件200具有双面通路结构，但是并不限定于此。例如图55所示，也可以是仅在一侧具有与电子部件200的电极210、220电连接的通路导体311b的电路板。
在上述实施方式1中，示出了在芯基板的两侧具有导体层的双面电路板(电路板10)，但是并不限定于此。例如图55所示，也可以是仅在芯基板(基板100)的一侧具有第一积层部B1(包含导体层110)的单面电路板。
另外，例如图55所示，空腔R10(电子部件200的收容空间)也可以是不贯通基板100的孔(凹部)。认为在该情况下也优选电子部件200的厚度与空腔R10(孔)的深度大致一致。
在上述实施方式中，示出了基板100的厚度与电子部件200的厚度大致一致的例子，但是并不限定于此。例如图55所示，也可以基板100的厚度大于电子部件200的厚度。
也可以是在基板100(芯基板)的一侧具有两层以上的积层层的电路板。例如图56所示，也可以在基板100的第一面F1侧交替地层叠两层绝缘层101、103与两层导体层110、130，在基板100的第二面F2侧交替地层叠两层绝缘层102、104与两层导体层120、140。在图56的例子中，绝缘层101上的导体层110与绝缘层103上的导体层130经由形成于绝缘层103的孔332a(通路孔)内的通路导体332b相互电连接。另外，绝缘层102上的导体层120与绝缘层104上的导体层140经由形成于绝缘层104的孔342a(通路孔)内的通路导体342b相互电连接。通孔导体300b和通路导体312b、322b、332b、342b均为填充导体，这些导体在Z方向上堆叠，由此形成填充堆叠体S。
在图56的例子中，形成于基板100(芯基板)的第一面F1侧的第一积层部B1所包含的所有通路导体(通路导体311b和312b和332b)的宽度分别向基准面F0而变窄，形成于基板100(芯基板)的第二面F2侧的第二积层部B2所包含的所有通路导体(通路导体321b和322b和342b)的宽度分别向基准面F0而变窄。由此，认为应力等容易集中到基板100(芯基板)中的基准面F0，从而实现X-Y平面上的应力分布的均匀化。另外，其结果，认为电路板的翘曲得到抑制，电路板中的电连接可靠性提高。而且，特别是，认为形成于绝缘层101(第一绝缘层)的所有通路导体(通路导体311b和312b)的宽度向基准面F0而变窄并且形成于绝缘层102(第二绝缘层)的所有通路导体(通路导体321b和322b)的宽度向基准面F0而变窄的结构有助于上述电路板的翘曲的抑制效果。
另外，在基板100的第一面F1侧与基板100的第二面F2侧积层层的数量也可以不同。但是，为了缓和应力，认为优选在基板100的第一面F1侧与基板100的第二面F2侧将积层层的数量设为相同来提高表面和背面的对称性。
如图57所示，基板100(芯基板)可以内置金属板100d(例如铜箔)。在这种基板100中，由于金属板100d而散热性提高。在图57的例子中，到达金属板100d的通路导体100e形成于基板100，金属板100d与接地线(导体层301、302所包含的导体图案)经由通路导体100e相互电连接。如图57所示，金属板100d优选被配置在基准面F0附近。金属板100d的俯视形状是任意的，可以例如图58A所示那样是四角形，也可以例如图58B所示那样是圆形。
金属板100d也可以例如图59所示形成为包围空腔R10(开口部)。在图59的例子中，在空腔R10的四方配置通孔导体300b。在基板100(芯基板)上形成通孔导体300b的连接盘301b和与连接盘301b相连接的布线301c。导体层301包含连接盘301b和布线301c。
在图59的例子中，在除了基板100(芯基板)的贯通部(空腔R10或者通孔300a等)附近以外的大致整面设置有金属板100d。金属板100d避开贯通部附近(例如从贯通部起距离D40的范围)而形成。距离D40例如为120μm。另外，基板100(芯基板)上的导体层301形成于比金属板100d更远离空腔R10(开口部)的位置。即，导体层301和金属板100d分别避开空腔R10附近而形成。并且，金属板100d的一部分被配置在通孔导体300b(或者通孔300a)与空腔R10之间。
示出图59中的尺寸的优选一例。电子部件200与金属板100d之间的距离D41例如为160μm。电子部件200与基板100之间的间隙R1(各宽度D3和D4)例如为40μm。
在例如距空腔R10为120μm(距离D41-宽度D3)的范围内没有形成金属板100d。另外，基板100(芯基板)上的导体层301形成于比金属板100d更远离空腔R10(开口部)的位置。即，导体层301和金属板100d分别避开空腔R10附近而形成。
例如图60A～图60C所示，基板100(芯基板)上的导体层301也可以形成于比金属板100d更接近空腔R10(开口部)的位置。
在图60A的例子中，通孔导体300b的连接盘301b形成于比金属板100d更接近空腔R10(开口部)的位置。即，电子部件200与连接盘301b之间的距离D42小于电子部件200与金属板100d之间的距离D41。
在图60B的例子中，导体层301所包含的增强图案301d形成于比金属板100d更接近空腔R10(开口部)的位置。即，电子部件200与增强图案301d之间的距离D43小于电子部件200与金属板100d之间的距离D41。在图60B的例子中，具有环状的外形的增强图案301d形成为包围空腔R10(开口部)。
在图60C的例子中，导体层301所包含的布线图案301e形成于比金属板100d更接近空腔R10(开口部)的位置。即，电子部件200与布线图案301e之间的距离D44小于电子部件200与金属板100d之间的距离D41。
以下，参照图61A和图61B说明图57示出的基板100(芯基板)的制造方法的一例。
首先，如图61A所示，例如以夹持由铜箔构成的金属板100d的方式配置绝缘层4001、4002，并且在绝缘层4001上配置铜箔4001a，在绝缘层4002上配置铜箔4001b。由此，绝缘层4001(第一绝缘树脂层)、具有规定图案的金属板100d、绝缘层4002(第二绝缘树脂层)以该顺序层叠。绝缘层4001、4002例如分别由玻璃环氧树脂的预浸料构成。金属板100d例如具有图59示出的图案(X-Y平面)。金属板100d的厚度D22例如为35μm。
接着，对铜箔4001a、绝缘层4001、金属板100d、绝缘层4002以及铜箔4001b的层叠体进行加压而对金属板100d施加压力。在半固化的状态下对绝缘层4001、4002进行加压，由此如图61B所示，使树脂分别从绝缘层4001、4002流出。由此，在金属板100d的侧方(金属板100d的图案中的没有金属板100d的部分)填充构成绝缘层4001或者4002的树脂，形成绝缘层4003。之后，进行加热而使各绝缘层4001、4002、4003固化。由此，完成内置金属板100d的基板100(芯基板)。
在通过这种方法制造出的电路板中，如图62所示，在空腔R10(开口部)中的电子部件200与基板100(芯基板)之间的间隙R1填充绝缘体101a(第一绝缘体)，基板100在金属板100d与空腔R10之间具有绝缘层4003(第二绝缘体)。绝缘层4003由与绝缘体101a不同的材料构成。具体地说，绝缘体101a由构成跨过空腔R10中的电子部件200与基板100之间的间隙R1而形成于基板100上和电子部件200上的绝缘层101或者102的树脂所构成(参照图19A)。另一方面，绝缘层4003由构成绝缘层4001、4002的树脂所构成(参照图61B)。在此，构成绝缘层101、102的各树脂的热膨胀率(CTE)低于构成绝缘层4001、4002的各树脂的热膨胀率。因此，绝缘体101a的热膨胀率低于绝缘层4003的热膨胀率。由此，电容器与树脂的CTE错配被缓和，电容器与树脂之间的紧密接合性提高。各绝缘层101、102例如由含无机填料的环氧系树脂薄膜(无机填料含量40%以上)构成，各绝缘层4001、4002例如由预浸料(含玻璃基材的环氧系树脂片)构成。
作为电子部件内置电路板的优选一例，还考虑图63A示出那样的电路板。以下，以与上述实施方式的不同点为中心说明图63A示出的电路板。
在图63A的例子中，在基板100的第一面F1侧交替地层叠四层绝缘层101、103、105、107(分别为层间绝缘层)和四层导体层110、130、150、170，这些构成第一积层部B1。另外，在基板100的第二面F2侧交替地层叠四层绝缘层102、104、106、108(分别为层间绝缘层)和四层导体层120、140、160、180，这些构成第二积层部B2。基板100的第一面F1上的导体层301与比该导体层301更上层的导体层110、130、150、170经由形成于各层间绝缘层的通路导体312b、332b、352b、372b相互电连接。另外，基板100的第二面F2上的导体层302与比导体层302更上层的导体层120、140、160、180经由形成于各层间绝缘层的通路导体322b、342b、362b、382b相互电连接。
在图63A的例子中也与上述实施方式同样地，电子部件200被配置在形成于基板100的空腔R10(贯通孔)而位于基板100的侧方(X方向或者Y方向)。但是，电子部件200的电极210、220仅从单面(第一面F1侧)与通路导体311b相连接。电子部件200的电极210、220分别经由形成于绝缘层101的通路导体311b与导体层110电连接。电子部件200通过单面通路结构被内置(安装)于电路板。
在优选一例中，基板100由玻璃环氧树脂构成，绝缘层101、102分别由带树脂(预浸料)的铜箔构成，绝缘层103、104、105、106、107、108分别由ABF(Ajinomoto Build-up Film：味之素精细化工株式会社制)构成。ABF是用两个保护片夹持绝缘材料的薄膜。
导体层110、120例如分别由铜箔(下层)和铜镀层(上层)构成，例如通过减去法形成。另外，导体层130、140、150、160、170、180例如分别由铜镀层构成，例如通过半添加(SAP)法形成。通路导体311b、312b、322b例如分别为由铜镀层构成的保形导体，通路导体332b、342b、352b、362b、372b、382b例如分别为由铜镀层构成的填充导体。
在优选一例中，基板100的厚度为600μm，电子部件200的厚度(包含电极210、220)为550μm，导体层301、302的厚度分别为35μm，导体层110、120、130、140、150、160、170、180的厚度分别为60μm。
在基板100(芯基板)形成通孔300a，在通孔300a的壁面形成导体膜(例如铜镀层)，由此形成通孔导体300d。基板100的第一面F1上的导体层301与基板100的第二面F2上的导体层302相互经由通孔导体300d电连接。通孔300a的形状例如为圆柱形。
在通孔300a中的通孔导体300d的内侧(详细地说是被通孔导体300d、连接盘300f、300g包围的空隙)填充绝缘体300e。如图63B所示，导体层301、302所包含的连接盘300f、300g例如分别为通过铜的镀处理而形成在绝缘体300e上的面状的导体(盖镀层)，与通孔导体300d电连接。绝缘体300e例如由树脂构成。
导体层170成为第一面F1侧的最外的导体层，导体层180成为第二面F2侧的最外的导体层。在导体层170、180上分别形成阻焊层11、12。其中，在阻焊层11、12分别形成有开口部11a、12a。因此，导体层170的规定部位(位于开口部11a的部位)不被阻焊层11覆盖而露出，成为焊盘P1。另外，导体层180的规定部位(位于开口部12a的部位)成为焊盘P2。各焊盘P1、P2的表面分别具有例如由Ni/Au膜构成的耐腐蚀层170a、180a。耐腐蚀层170a、180a例如分别能够通过电解镀或者溅射形成。另外，也可以通过OSP(OrganicSolderability Preservative)处理来形成由有机保护膜构成的耐腐蚀层170a、180a。
在上述图63A示出的电路板中，也可以代替通孔导体300d(保形导体)而应用上述实施方式(参照图1等)所涉及的砂漏状(鼓状)的通孔导体300b(填充导体)。在该情况下也与上述实施方式同样地，能够提高电路板中的电连接可靠性。
电子部件200的主面的形状以及空腔R10的第一开口的形状和第二开口的形状并不限定于大致长方形，是任意的。例如图64A所示，空腔R10的第一开口的形状和第二开口的形状也可以是大致椭圆形。另外，如图64B所示，空腔R10的第一开口的形状和第二开口的形状也可以具有非相似的关系。此外，在图64B的例子中，空腔R10的第一开口的形状为大致椭圆形，空腔R10的第二开口的形状为大致长方形。
另外，电子部件200的主面的形状以及空腔R10的第一开口的形状和第二开口的形状也可以是大致圆形(大致正圆形)。另外，也可以是大致正方形、大致正六角形、大致正八角形等大致长方形以外的大致多角形。此外，多角形的角的形状是任意的，例如可以是大致直角、锐角、钝角、带有圆角。
上述实施方式2、3所涉及的电路板20或者30在第二面F2侧(与锥形面C11相反侧)具有与电子部件200的电极210、220电连接的通路导体321b，但是并不限定于此。例如图65所示，也可以在基板100的第一面F1侧(具有锥形面C11一侧)具有与电子部件200的电极210、220电连接的通路导体311b(形成于绝缘层101的孔311a内的导体)。
也可以是在芯基板的一侧具有两层以上的积层层的电子部件内置电路板。例如图66所示，也可以在基板100的第一面F1侧交替地层叠两层绝缘层101、103与两层导体层110、130，在基板100的第二面F2侧交替地层叠两层绝缘层102、104与两层导体层120、140。在图66的例子中，在绝缘层103形成有孔331a(通路孔)，在孔331a内填充导体(例如铜的镀层)，由此该孔331a内的导体成为通路导体331b(填充导体)。绝缘层101上的导体层110与绝缘层103上的导体层130经由通路导体331b相互电连接。另外，在绝缘层104形成有孔341a(通路孔)，在孔341a内填充导体(例如铜的镀层)，由此该孔341a内的导体成为通路导体341b(填充导体)。绝缘层102上的导体层120与绝缘层104上的导体层140经由通路导体341b相互电连接。
在基板100的第一面F1侧与基板100的第二面F2侧积层层的数量也可以不同。但是，认为为了缓和应力，优选在基板100的第一面F1侧与基板100的第二面F2侧将积层层的数量设为相同来提高表面和背面的对称性。
在上述实施方式2中，示出在芯基板的两侧具有导体层的双面电路板(电路板20)，但是并不限定于此。例如图67所示，也可以是仅在芯基板(基板100)的一侧具有导体层的单面电路板。另外，图67示出仅在第一面F1侧(具有锥形面C11一侧)具有导体层110的单面电路板，但是并不限定于此。例如图68所示，也可以是仅在第二面F2侧(与锥形面C11相反一侧)具有导体层120、140的单面电路板。
另外，例如图67所示，空腔R10(电子部件200的收容空间)也可以是不贯通基板100的孔(凹部)。在该情况下也认为优选电子部件200的厚度与空腔R10(孔)的深度大致一致。
在上述各实施方式中，示出了基板100的厚度与电子部件200的厚度大致一致的例子，但是并不限定于此。例如图67所示，也可以基板100的厚度大于电子部件200的厚度。
如图69所示，也可以是在表面具有空腔R10的电路板。在图69的例子中，在空腔R10中的电子部件200与基板100之间的间隙填充有绝缘体101a，但是并不限定于此。也可以例如使用粘接剂等将电子部件200局部固定于基板100。
也可以是在芯基板的两侧具有锥形面的电路板。如图70所示，也可以在基板100的侧面F10(空腔R10的内壁)与第一面F1的角处形成锥形面C11，在基板100的侧面F10(空腔R10的内壁)与第二面F2的角处形成锥形面C12。如果在基板100的两侧形成锥形面C11、C12，则在制造时能够省略对照基板100的朝向(表面和背面)的工序等。
在上述各实施方式中，锥形面C11形成于空腔R10的整个周缘部。但是，并不限定于此，也可以例如图71所示，锥形面C11局部形成于空腔R10的周缘部。在图71的例子中，用于将电子部件200收容于空腔R10的间隙在X方向与Y方向上相互不同，仅在空腔R10的整个周缘部(四边)中的间隙小的部分(例如相对置的两个边)形成有锥形面C11。
在上述各实施方式中，第一层100a不含无机材料，但是并不限定于此。例如图72所示，认为在第一层100a包含比第二层100b少的无机材料的情况下也容易形成锥形面C11。
另外，例如图73所示，基板100也可以从第一面F1向第二面F2依次具有材质不同的第一层100a、第二层100b以及第三层100c。在图73的例子中，第一层100a不含无机材料，第二层100b包含无机材料，第三层100c包含比第二层100b多的无机材料。而且，面对空腔R10的基板100的侧面F10由第二层100b的侧面F12和第三层100c的侧面F11构成。在本例中，在图73中，侧面F12的锥形角度θ22小于锥形面C11的锥形角度θ21。
另外，例如图74所示，基板100也可以从第一面F1向第二面F2依次具有材质不同的第一层100a和第二层100b。在图74的例子中，第一层100a不含无机材料，第二层100b包含无机材料。
也可以是在基板100的内层具有无机材料最多的层的电路板。例如图75所示，基板100也可以从第一面F1向第二面F2具有不含无机材料的第一层100a、包含无机材料的第二层100b以及不含无机材料的第三层100c。如果设为这种结构，在基板100的两侧容易形成锥形面C11、C12。认为优选将第一层100a和第三层100c(锥形面C11和C12)分别设为比电子部件200薄。
第一层100a的材质与第二层100b的材质也可以在无机材料的含量以外的点不同。例如第一层100a与第二层100b也可以由不同的树脂构成。在该情况下，如果第一层100a与第二层100b相比耐基板100的加工(例如激光加工)，则认为也容易形成锥形面C11。
在上述各实施方式中，通过激光加工来形成锥形面C11，但是并不限定于此，认为在通过干蚀刻等形成锥形面C11的情况下，通过材质不同的第一层100a和第二层100b也容易形成锥形面C11。但是，认为通过激光加工能够得到特别良好的锥形面C11。
如图76所示，基板100(芯基板)也可以内置有金属板100d(例如铜箔)。在这种基板100中，由于金属板100d而散热性提高。在图76的例子中，到达金属板100d的通路导体100e形成于基板100，金属板100d与接地线(导体层301、302所包含的导体图案)经由通路导体100e相互电连接。
内置金属板的基板与不内置金属板的基板相比容易变厚。因此，内置金属板的基板容易变得比配置在基板的开口部的电子部件厚。另外，内置于基板的金属板的厚度越大则基板的厚度越容易变大。而且，基板的厚度越大则基板的厚度与电子部件的厚度的差越容易变大。
当基板的厚度与电子部件的厚度的差变大时，在将电子部件放入到形成于基板的开口部的工序中，安装机容易与基板碰撞。但是，在图76示出的电路板中，在基板100形成有锥形面C11，由此能够抑制这种安装机与基板100之间的干扰。以下，参照图77A～图78进一步说明该情况。
图77A示出由没有形成锥形面C11的基板100(芯基板)构成的电路板。在这种电路板的制造工艺中，在将电子部件200放入到形成于基板100的空腔R10的情况下，例如通过真空吸盘使电子部件200保持在安装机3000a。而且，在使该安装机3000a向空腔R10的上方(Z1侧)移动之后，为了将电子部件200放入到空腔R10，在此逐渐使安装机3000a接近基板100。此时，电子部件200小于空腔R10，因此能够通过空腔R10，但是安装机3000a并不必须小于空腔R10，因此根据安装机3000a的大小不同，有可能产生如图77B所示那样安装机3000a与基板100(特别是其角)碰撞。
对于这一点，在图76示出的电路板中，基板100在面对空腔R10的基板100的侧面F10(空腔R10的内壁)与第一面F1的角处具有使空腔R10从第一面F1向第二面F2宽度缩小的锥形面C11。在基板100形成有锥形面C11，由此对基板100的侧面F10与第一面F1的角进行倒角，空腔R10的宽度在安装机3000a容易干扰的基板100的第一面F1侧扩大。其结果，如图78所示，安装机3000a与基板100不容易干扰(接触)。
这种安装机3000a与基板100之间的干扰在图78中基板100的厚度D51与电子部件200的厚度D53的差(D51-D53)为大约20μm以上的情况下特别容易产生。对于这一点，根据在基板100形成有锥形面C11的电路板，如上所述能够抑制安装机3000a与基板100之间的干扰，因此能够提高制造基板100的厚度D51与电子部件200的厚度D53的差(D51-D53)为大约20μm以上的电路板时的成品率。
另外，为了确保散热性或者强度，优选金属板100d的厚度D52为大约30μm以上。但是，金属板100d越厚则基板100越容易变厚，因此在将电子部件200放入到空腔R10的工序中，容易产生安装机3000a与基板100之间的干扰。对于这一点，根据在基板100形成有锥形面C11的电路板，如上所述能够抑制安装机3000a与基板100之间的干涉，因此能够提高制造内置有厚金属板100d的电路板时的成品率。
如图78所示，优选从第一面F1起至比电子部件200的第三面F3深的位置为止形成锥形面C11。即，优选锥形面C11的深度D54大于基板100的厚度D51与电子部件200的厚度D53的差(D54>D51-D53)。由此，容易在安装机3000a行进到比锥形面C11更深的位置之前完成电子部件200的配置(收容)。其结果，安装机3000a与基板100(特别是其角)之间不容易干扰。
在优选一例中，基板100的厚度D51为大约180μm，电子部件200的厚度D53为大约140μm，锥形面C11的深度D54为大约40μm，金属板100d的厚度D52为大约35μm。基板100的厚度D51与电子部件200的厚度D53的差(D51-D53)为大约40μm。
金属板100d的俯视形状是任意的，可以例如图79A所示那样是四角形，也可以例如图79B所示那样是圆形。
例如图80所示，金属板100d也可以形成为包围空腔R10。在图80的例子中，在空腔R10的四方配置有通孔导体300b。在基板100(芯基板)上形成通孔导体300b的连接盘301b和与连接盘301b相连接的布线301c。导体层301包含连接盘301b和布线301c。
在图80的例子中，在除了基板100(芯基板)的贯通部(空腔R10或者通孔300a等)附近以外的大致整面设置有金属板100d。金属板100d避开贯通部附近(例如从贯通部起距离D40的范围)而形成。另外，基板100(芯基板)上的导体层301形成于比金属板100d更远离空腔R10的位置。即，导体层301和金属板100d分别避开空腔R10附近而形成。并且，金属板100d的一部分被配置在通孔导体300b(或者通孔300a)与空腔R10之间。
例如图81A～图81C所示，基板100(芯基板)上的导体层301也可以形成于比金属板100d更接近空腔R10的位置。
在图81A的例子中，通孔导体300b的连接盘301b形成于比金属板100d更接近空腔R10的位置。即，电子部件200与连接盘301b之间的距离D42小于电子部件200与金属板100d之间的距离D41。
在图81B的例子中，导体层301所包含的增强图案301d形成于比金属板100d更接近空腔R10的位置。即，电子部件200与增强图案301d之间的距离D43小于电子部件200与金属板100d之间的距离D41。在图81B的例子中，具有环状的外形的增强图案301d形成为包围空腔R10。
在图81C的例子中，导体层301所包含的布线图案301e形成于比金属板100d更接近空腔R10的位置。即，电子部件200与布线图案301e之间的距离D44小于电子部件200与金属板100d之间的距离D41。
以下，参照图82A和图82B说明图76示出的基板100(芯基板)的制造方法的一例。
首先，如图82A所示，例如以夹持由铜箔构成的金属板100d的方式配置绝缘层4001、4002，并且在绝缘层4001上配置铜箔4001a，在绝缘层4002上配置铜箔4001b。由此，绝缘层4001(第一绝缘树脂层)、具有规定图案的金属板100d以及绝缘层4002(第二绝缘树脂层)依次层叠。绝缘层4001、4002例如分别由玻璃环氧树脂的预浸料构成。金属板100d例如具有图80示出的图案(X-Y平面)。
接着，对铜箔4001a、绝缘层4001、金属板100d、绝缘层4002以及铜箔4001b的层叠体进行加压来向金属板100d施加压力。在半固化的状态下对绝缘层4001、4002进行加压，由此如图82B所示，使树脂分别从绝缘层4001、4002流出。由此，在金属板100d的侧方(金属板100d的图案中的没有金属板100d的部分)填充构成绝缘层4001或者4002的树脂，形成绝缘层4003。之后，进行加热使各绝缘层4001、4002、4003固化。由此，完成内置金属板100d的基板100(芯基板)。
如图83所示，在通过这种方法制造出的电路板中，在空腔R10中的电子部件200与基板100(芯基板)之间的间隙R1填充绝缘体101a(第一绝缘体)，基板100在金属板100d与空腔R10之间具有绝缘层4003(第二绝缘体)。绝缘层4003由与绝缘体101a不同的材料构成。具体地说，绝缘体101a由构成跨过空腔R10中的电子部件200与基板100之间的间隙R1而形成在基板100上和电子部件200上的绝缘层101或者102的树脂所构成。另一方面，绝缘层4003由构成绝缘层4001、4002的树脂所构成(参照图82B)。在此，构成绝缘层101、102的各树脂的热膨胀率(CTE)低于构成绝缘层4001、4002的各树脂的热膨胀率。因此，绝缘体101a的热膨胀率低于绝缘层4003的热膨胀率。由此，电容器与树脂之间的CTE错配得到缓和，电容器与树脂之间的紧密接合性提高。各绝缘层101、102例如由含无机填料的环氧系树脂薄膜(无机填料含量40%以上)构成，各绝缘层4001、4002例如由预浸料(含玻璃基材的环氧系树脂片)构成。
在上述各实施方式中，示出了在空腔R10(电子部件200的收容空间)仅具有一个电子部件200的电路板，但是并不限定于此。例如也可以是在空腔R10具有多个电子部件200的电路板。多个电子部件200可以在层叠方向(Z方向)上排列配置，也可以在X方向或者Y方向上排列配置。另外，也可以形成多个空腔R10。
关于其它点，在不脱离本发明的宗旨的范围内也能够任意地变更上述电路板10、20、30(电子部件内置电路板)的结构、特别是结构要素的种类、性能、尺寸、材质、形状、层数或者配置等。
电子部件200的电极210和220的形状并不限定于U字形状，例如也可以是以平板状的电极对夹持电容器主体201。
电子部件200的种类并不限定于MLCC，是任意的。例如除了电容器、电阻、线圈等无源部件以外，还能够采用IC电路等有源部件等任意的电子部件。但是，片状电容器容易产生裂纹，因此抑制配置在空腔R10时的裂纹的重要性特别高。
电子部件200的电极210和220的形状并不限定于U字形状，例如也可以是以平板状的电极对夹持电容器主体201。
例如通路导体311b等并不限定于填充导体，例如也可以是保形导体。
也可以不用通路连接(通路导体311b、321b)安装电子部件200而通过引线接合连接等其它方法安装电子部件200。
电子部件内置电路板的制造工序并不限定于上述图7或者图31示出的顺序、内容，能够在不脱离本发明的宗旨的范围内任意地变更顺序、内容。另外，也可以根据用途等省略不需要的工序。
例如，也可以在形成空腔R10同时、在形成空腔R10之前、在形成空腔R10之后的任一阶段形成锥形面C11。
例如各导体层的形成方法是任意的。例如也可以通过版面镀法、图案镀法、全添加法、半添加(SAP)法、减去法、转印法以及压凹法中的任一个方法或者任意组合这些方法中的两个以上得到的方法来形成导体层。
另外，也可以代替激光而通过湿式或者干式的蚀刻来进行加工。在通过蚀刻进行加工的情况下，认为优选使用抗蚀剂等预先保护不想去除的部分。
能够任意地组合上述各实施方式、变形例等。认为优选根据用途等选择适当的组合。例如也可以将图46或者图49示出的结构应用于图52～图63B中的任一个示出的结构。另外，例如也可以将图64A、图64B中的任一个示出的结构应用于图65～图83中的任一个示出的结构。另外，例如也可以将图66或者图70等示出的结构应用于双面通路结构(参照实施方式3)。
以上，说明了本发明的实施方式，但是应该理解为设计上的方便、其它原因所需要的各种修改、组合包括在与“权利要求”所记载的发明、“具体实施方式”所记载的具体例对应的发明的范围内。
将日本特开2007-266197号公报和日本特开2002-204045号公报的内容取入到本说明书中。
本申请要求基于2011年7月13日申请的日本专利申请第2011-155277号、2011年7月13日申请的日本专利申请第2011-155278号以及2011年10月5日申请的日本专利申请第2011-220865号的优先权，将日本专利申请第2011-155277号、日本专利申请第2011-155278号以及日本专利申请第2011-220865号的说明书、权利要求书以及附图的内容取入到本申请的说明书中。
产业上的可利用性
本发明所的电子部件内置电路板适用于实现便携式电话机等的电路基板。另外，本发明所涉及的电子部件内置电路板的制造方法适用于实现便携式电话机等的电路基板的制造。
附图标记说明
10、20、30：电路板；11、12：阻焊层；11a、12a：开口部；100：基板；100a：第一层；100b：第二层；100c：第三层；100d：金属板；100e：通路导体；101～108：绝缘层；101a：绝缘体；110、120、130、140、150、160、170、180：导体层；111、121：铜箔；112、122：铜镀层；170a、180a：耐腐蚀层；200：电子部件；201：电容器主体；210、220：电极；210a、220a：上部；210b、220b：侧部；210c、220c：下部；211～214：导体层；221～224：导体层；231～239：介电层；300a：通孔；300b：通孔导体；300c：收缩部；300d：通孔导体；300e：绝缘体；300f、300g：连接盘；301、302：导体层；301a：对准标记；301b：连接盘；301c：布线；301d：增强图案；301e：布线图案；311a、312a、321a、322a：孔；311b、312b、321b、322b：通路导体；331a、332a、341a、342a：孔；331b、332b、341b、342b：通路导体；352b、362b、372b、382b：通路导体；400：电子部件；500：电路板；1000：双面覆铜层叠板；1001、1002：铜箔；1003、1003a、1003b、1004：孔；1005：镀层；1005a：无电解镀膜；1005b：电解镀层；1006：载体；1007、1008：无电解镀膜；1009、1010：抗镀层；1009a、1010a：开口部；2001：载体；2003、2004：铜箔；3000：电路板；3000a：安装机；3001、3002：导体层；4001～4003：绝缘层；4001a、4001b：铜箔；B1：第一积层部；B2：第二积层部；C11、C12：锥形面；C21、C22：曲面；F0：基准面；F1：第一面；F2：第二面；F3：第三面；F4：第四面；F10：侧面；F11：侧面；F12：侧面；F20：侧面；F21：下表面；F22：侧面；F30：侧面；F100：边界面；P1、P2：焊盘；R1：间隙；R10：空腔；R11：第一导体部；R12：第二导体部；R21、R22：导体部；R100：区域；S：填充堆叠体。

Claims (39)

1.一种电子部件内置电路板，具有：
芯基板，其具有第一面、与该第一面相反一侧的第二面、从该第一面贯通至该第二面的开口部以及通孔；以及
电容器，其配置在上述开口部，
该电子部件内置电路板的特征在于，
上述通孔被导体填充，
该导体由从上述第一面向上述第二面变细的第一导体部以及从上述第二面向上述第一面变细的第二导体部形成，上述第一导体部与上述第二导体部在上述芯基板内连接。
2.根据权利要求1所述的电子部件内置电路板，其特征在于，还具有：
第一绝缘层，其形成于上述芯基板的上述第一面上；
第二绝缘层，其形成于上述芯基板的上述第二面上；
第一通路孔，其形成于上述第一绝缘层；以及
第二通路孔，其形成于上述第二绝缘层，
其中，上述第一通路孔和上述第二通路孔被导体填充，
填充于上述第一通路孔的导体和填充于上述第二通路孔的导体分别向上述电容器而变细并与上述电容器的电极电连接。
3.根据权利要求2所述的电子部件内置电路板，其特征在于，
上述第一绝缘层的所有通路孔被导体填充，该导体向上述第一面而变细，
上述第二绝缘层的所有通路孔被导体填充，该导体向上述第二面而变细。
4.根据权利要求3所述的电子部件内置电路板，其特征在于，
形成于上述芯基板的上述第一面侧的第一积层部的所有通路孔被导体填充，该导体向上述第一面而变细，
形成于上述芯基板的上述第二面侧的第二积层部的所有通路孔被导体填充，该导体向上述第二面而变细。
5.根据权利要求4所述的电子部件内置电路板，其特征在于，
位于上述芯基板的上述第一面侧的通路孔与位于上述芯基板的上述第二面侧的通路孔具有相互对称的配置和形状。
6.根据权利要求1～5中的任一项所述的电子部件内置电路板，其特征在于，
上述通孔内的导体是上述第一导体部与上述第二导体部直接连接而成的。
7.根据权利要求1～6中的任一项所述的电子部件内置电路板，其特征在于，
上述芯基板的厚度处于0.06mm～1.0mm的范围，
上述芯基板的热膨胀系数与上述电容器的热膨胀系数相同或者小于上述电容器的热膨胀系数。
8.根据权利要求1～7中的任一项所述的电子部件内置电路板，其特征在于，
当将该电子部件内置电路板的厚度设为T1、将上述芯基板及其两面的导体层的厚度合计设为T2、将上述电容器的厚度设为T3时，
T3/T2处于0.6～1.7的范围，并且T3/T1处于0.2～0.7的范围。
9.根据权利要求1～8中的任一项所述的电子部件内置电路板，其特征在于，
上述电容器的表面和背面中的至少一方具有面积占有率40%～90%的电极。
10.根据权利要求1～9中的任一项所述的电子部件内置电路板，其特征在于，
上述电容器具有侧面电极，
在上述侧面电极中，上述电容器的厚度方向上的中央部与两端部相比向外侧鼓出。
11.一种电子部件内置电路板，具有：
基板，其具有第一面、与该第一面相反一侧的第二面以及开口部；以及
电子部件，其具有第三面以及与该第三面相反一侧的第四面，该电子部件以该第三面成为与上述基板的第一面相同朝向的方式配置在上述开口部，
该电子部件内置电路板的特征在于，
上述电子部件在其侧面与上述第四面的角处具有曲面，
上述基板在上述开口部的内壁与上述第一面的角处具有从上述第一面向上述第二面的锥形面。
12.根据权利要求11所述的电子部件内置电路板，其特征在于，
在上述开口部中的上述基板与上述电子部件之间填充有绝缘体。
13.根据权利要求12所述的电子部件内置电路板，其特征在于，
在上述基板上和上述开口部上具有由树脂构成的绝缘层，
上述绝缘体由构成上述绝缘层的树脂所构成。
14.根据权利要求11～13中的任一项所述的电子部件内置电路板，其特征在于，
上述电子部件为无源部件。
15.根据权利要求14所述的电子部件内置电路板，其特征在于，
上述电子部件为片状电容器。
16.根据权利要求11～15中的任一项所述的电子部件内置电路板，其特征在于，
上述开口部的内壁由通过激光得到的切断面构成。
17.根据权利要求11～16中的任一项所述的电子部件内置电路板，其特征在于，
上述基板从上述第一面向上述第二面依次具有材质不同的第一层和第二层。
18.根据权利要求17所述的电子部件内置电路板，其特征在于，
上述第一层和上述第二层分别由树脂构成，
上述第二层包含无机材料，
上述第一层包含比上述第二层少的无机材料或者不包含无机材料。
19.根据权利要求11～18中的任一项所述的电子部件内置电路板，其特征在于，
上述曲面由上述电子部件的电极的表面构成。
20.根据权利要求19所述的电子部件内置电路板，其特征在于，
上述电子部件的电极的至少上述表面由镀膜构成。
21.根据权利要求11～20中的任一项所述的电子部件内置电路板，其特征在于，
在上述基板上和上述电子部件上具有绝缘层，
在上述绝缘层形成有与上述电子部件的电极电连接的通路导体。
22.根据权利要求11～21中的任一项所述的电子部件内置电路板，其特征在于，
上述开口部的内壁由相对于上述第二面大致垂直的面构成。
23.根据权利要求11～22中的任一项所述的电子部件内置电路板，其特征在于，
上述开口部由贯通上述基板的孔构成，
在上述基板的上述第二面上具有绝缘层，
上述绝缘层封住上述孔的一方的开口。
24.根据权利要求11～23中的任一项所述的电子部件内置电路板，其特征在于，
上述基板与上述电子部件之间的间隙的最大值处于大约0μm～大约100μm的范围。
25.根据权利要求11～24中的任一项所述的电子部件内置电路板，其特征在于，
上述曲面的曲率半径处于大约20μm～大约40μm的范围。
26.根据权利要求11～25中的任一项所述的电子部件内置电路板，其特征在于，
上述基板比上述电子部件厚，
从上述第一面起至比上述电子部件的上述第三面更深的位置为止形成上述锥形面。
27.根据权利要求11～26中的任一项所述的电子部件内置电路板，其特征在于，
上述基板比上述电子部件厚，
上述基板的厚度与上述电子部件的厚度的差为大约20μm以上。
28.一种电子部件内置电路板的制造方法，其特征在于，包括：
准备具有第一面和与该第一面相反一侧的第二面的基板；
准备电子部件，该电子部件具有第三面和与该第三面相反一侧的第四面，在上述第四面与侧面的角处具有曲面；
在上述基板形成开口部；
在上述开口部的内壁与上述第一面的角处形成从上述第一面向上述第二面的锥形面；以及
将上述第三面设为与上述第一面相同的朝向而将上述电子部件配置在上述开口部。
29.根据权利要求28所述的电子部件内置电路板的制造方法，其特征在于，
通过激光形成上述开口部。
30.根据权利要求29所述的电子部件内置电路板的制造方法，其特征在于，
上述基板从上述第一面向上述第二面依次具有材质不同的第一层和第二层，
以至少贯通上述第一层而到达上述第二层的方式对上述基板的上述第一面照射上述激光。
31.根据权利要求30所述的电子部件内置电路板的制造方法，其特征在于，
上述第一层与上述第二层分别由树脂构成，
上述第二层包含无机材料，
上述第一层包含比上述第二层少的无机材料或者不包含无机材料。
32.根据权利要求28～31中的任一项所述的电子部件内置电路板的制造方法，其特征在于，
一边使上述电子部件的上述曲面与上述锥形面接触一边将上述电子部件配置在上述开口部。
33.根据权利要求28～32中的任一项所述的电子部件内置电路板的制造方法，其特征在于，还包括：
在上述基板上和上述开口部上形成由树脂构成的绝缘层；
在上述开口部中的上述基板与上述电子部件之间填充构成上述绝缘层的树脂；以及
使填充的上述树脂固化。
34.根据权利要求33所述的电子部件内置电路板的制造方法，其特征在于，
将上述绝缘层以半固化的状态形成于上述基板上和上述开口部上，
在上述树脂的填充中，在半固化的状态下对上述绝缘层进行加压，由此使上述树脂从上述绝缘层流出而流入到上述开口部。
35.根据权利要求28～34中的任一项所述的电子部件内置电路板的制造方法，其特征在于，
上述开口部由贯通上述基板的孔构成，
该电子部件内置电路板的制造方法还包括在将上述电子部件配置在上述开口部之前用粘接片封住上述孔的一方的开口。
36.根据权利要求35所述的电子部件内置电路板的制造方法，其特征在于，
在上述电子部件的配置中，从与被封住的上述开口相反一侧将上述电子部件放入到上述开口部，由此在上述粘接片上配置上述电子部件，
该电子部件内置电路板的制造方法还包括：
在与被封住的上述开口相反一侧的、上述基板上和上述开口部上形成由树脂构成的绝缘层；
在上述开口部中的上述基板与上述电子部件之间填充构成上述绝缘层的树脂；
去除上述粘接片；以及
在去除上述粘接片之后，使填充的上述树脂固化。
37.根据权利要求28～36中的任一项所述的电子部件内置电路板的制造方法，其特征在于，
还包括在将上述电子部件配置在上述开口部之前在上述基板上形成具有对准标记的导体层，
在上述电子部件的配置中，使用上述对准标记进行上述电子部件的定位。
38.根据权利要求28～37中的任一项所述的电子部件内置电路板的制造方法，其特征在于，
上述曲面由上述电子部件的电极的表面构成。
39.根据权利要求38所述的电子部件内置电路板的制造方法，其特征在于，
上述电子部件的电极的至少上述表面由镀膜构成。
CN201280034652.6A 2011-07-13 2012-05-30 电子部件内置电路板及其制造方法 Pending CN103703874A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2011-155278 2011-07-13
JP2011155278A JP2012164952A (ja) 2011-01-20 2011-07-13 電子部品内蔵配線板及びその製造方法
JP2011-155277 2011-07-13
JP2011155277 2011-07-13
JP2011220865A JP2013038374A (ja) 2011-01-20 2011-10-05 配線板及びその製造方法
JP2011-220865 2011-10-05
PCT/JP2012/063956 WO2013008552A1 (ja) 2011-07-13 2012-05-30 電子部品内蔵配線板及びその製造方法

Publications (1)

Publication Number Publication Date
CN103703874A true CN103703874A (zh) 2014-04-02

Family

ID=48170065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280034652.6A Pending CN103703874A (zh) 2011-07-13 2012-05-30 电子部件内置电路板及其制造方法

Country Status (3)

Country Link
KR (2) KR20150024944A (zh)
CN (1) CN103703874A (zh)
TW (1) TWI436701B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091792A (zh) * 2014-06-20 2014-10-08 华进半导体封装先导技术研发中心有限公司 提高tsv转接板电迁移可靠性的结构和制备方法
CN105307382A (zh) * 2014-07-28 2016-02-03 三星电机株式会社 印刷电路板及其制造方法
CN105744747A (zh) * 2014-12-27 2016-07-06 京瓷株式会社 布线基板的制造方法
CN107690701A (zh) * 2015-03-26 2018-02-13 爱普科斯公司 具有用于半导体器件的被动冷却功能的载体
CN108335829A (zh) * 2017-01-18 2018-07-27 三星电机株式会社 电感器及制造该电感器的方法
CN110211931A (zh) * 2019-06-14 2019-09-06 上海先方半导体有限公司 一种三维封装结构及其制造方法
JP2020522884A (ja) * 2017-06-01 2020-07-30 コーニング インコーポレイテッド 貫通ビアを含むアセンブリ基板および製造方法
WO2021098531A1 (zh) * 2019-07-07 2021-05-27 深南电路股份有限公司 线路板及其制作方法
US11317503B2 (en) 2020-07-07 2022-04-26 Shennan Circuits Co., Ltd. Circuit board and manufacturing method thereof
CN114600562A (zh) * 2019-10-21 2022-06-07 Lg 伊诺特有限公司 印刷电路板
TWI783324B (zh) * 2020-12-15 2022-11-11 何崇文 線路載板及其製作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013102542A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
KR102306719B1 (ko) 2015-04-22 2021-09-30 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR101952861B1 (ko) * 2016-06-23 2019-02-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR101999608B1 (ko) 2016-11-23 2019-07-18 삼성전자주식회사 팬-아웃 반도체 패키지
KR101870153B1 (ko) * 2016-11-28 2018-06-25 주식회사 네패스 절연 프레임을 이용한 반도체 패키지 및 이의 제조방법
TWI680705B (zh) * 2017-12-20 2019-12-21 中華精測科技股份有限公司 多晶粒測試介面模組及其製造方法
KR102029100B1 (ko) * 2018-02-09 2019-11-08 삼성전자주식회사 팬-아웃 반도체 패키지
JP7381323B2 (ja) * 2019-12-17 2023-11-15 日東電工株式会社 両面配線回路基板の製造方法および両面配線回路基板
EP4156873A4 (en) * 2020-07-07 2024-02-28 Shennan Circuits Co Ltd INTEGRATED PRINTED CIRCUIT BOARD AND RELATED MANUFACTURING METHOD
US20240138077A1 (en) * 2021-04-26 2024-04-25 Lg Innotek Co., Ltd. Circuit board and package substrate comprising same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030137056A1 (en) * 2002-01-18 2003-07-24 Fujitsu Limited Circuit substrate and method for fabricating the same
CN101827494A (zh) * 2009-03-06 2010-09-08 揖斐电株式会社 线路板及其制造方法
US20100300740A1 (en) * 2009-06-01 2010-12-02 Seiji Ichiyanagi Ceramic Capacitor and Wiring Board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030137056A1 (en) * 2002-01-18 2003-07-24 Fujitsu Limited Circuit substrate and method for fabricating the same
CN101827494A (zh) * 2009-03-06 2010-09-08 揖斐电株式会社 线路板及其制造方法
US20100300740A1 (en) * 2009-06-01 2010-12-02 Seiji Ichiyanagi Ceramic Capacitor and Wiring Board

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091792A (zh) * 2014-06-20 2014-10-08 华进半导体封装先导技术研发中心有限公司 提高tsv转接板电迁移可靠性的结构和制备方法
CN105307382A (zh) * 2014-07-28 2016-02-03 三星电机株式会社 印刷电路板及其制造方法
CN105744747A (zh) * 2014-12-27 2016-07-06 京瓷株式会社 布线基板的制造方法
CN107690701A (zh) * 2015-03-26 2018-02-13 爱普科斯公司 具有用于半导体器件的被动冷却功能的载体
US10980105B2 (en) 2015-03-26 2021-04-13 TDK Electroncis AG Carrier with a passive cooling function for a semiconductor component
CN108335829A (zh) * 2017-01-18 2018-07-27 三星电机株式会社 电感器及制造该电感器的方法
JP2020522884A (ja) * 2017-06-01 2020-07-30 コーニング インコーポレイテッド 貫通ビアを含むアセンブリ基板および製造方法
JP7312705B2 (ja) 2017-06-01 2023-07-21 コーニング インコーポレイテッド 貫通ビアを含むアセンブリ基板および製造方法
CN110211931A (zh) * 2019-06-14 2019-09-06 上海先方半导体有限公司 一种三维封装结构及其制造方法
WO2021098531A1 (zh) * 2019-07-07 2021-05-27 深南电路股份有限公司 线路板及其制作方法
WO2022007268A1 (zh) * 2019-07-07 2022-01-13 深南电路股份有限公司 线路板及其制作方法
CN114600562A (zh) * 2019-10-21 2022-06-07 Lg 伊诺特有限公司 印刷电路板
US11317503B2 (en) 2020-07-07 2022-04-26 Shennan Circuits Co., Ltd. Circuit board and manufacturing method thereof
TWI783324B (zh) * 2020-12-15 2022-11-11 何崇文 線路載板及其製作方法

Also Published As

Publication number Publication date
TW201309128A (zh) 2013-02-16
TWI436701B (zh) 2014-05-01
KR20150024944A (ko) 2015-03-09
KR20130139369A (ko) 2013-12-20
KR101539166B1 (ko) 2015-07-23

Similar Documents

Publication Publication Date Title
CN103703874A (zh) 电子部件内置电路板及其制造方法
CN103563498B (zh) 电路板及其制造方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
CN102918939B (zh) 电路板及其制造方法
JP2012151372A (ja) 配線板及びその製造方法
US20150022982A1 (en) Wiring board and method for manufacturing the same
CN103228105A (zh) 线路板及其制造方法
CN102686053A (zh) 多层布线基板的制造方法
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2012164952A (ja) 電子部品内蔵配線板及びその製造方法
CN102111968A (zh) 多层布线基板的制造方法及多层布线基板
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
CN102111952A (zh) 多层布线基板
CN103796451A (zh) 印刷布线板及印刷布线板的制造方法
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
CN102348328A (zh) 芯片埋入方法和芯片埋入式电路板
TW201409653A (zh) 具有內嵌元件及電磁屏障之線路板
US20150348918A1 (en) Package substrate, package, package on package and manufacturing method of package substrate
WO2014153999A1 (zh) 一种封装基板单元及其制作方法和基板组件
US20140048916A1 (en) Wiring board with shielding lid and shielding slots as electromagnetic shields for embedded device
TW201415600A (zh) 具有內嵌元件、內建定位件、及電磁屏障之線路板
WO2013008552A1 (ja) 電子部品内蔵配線板及びその製造方法
CN104080274A (zh) 一种封装基板及其制作方法和基板组件
KR102194719B1 (ko) 패키지 기판 및 이를 이용한 패키지
TW202415173A (zh) 電路板及電路板製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140402

WD01 Invention patent application deemed withdrawn after publication