JP7312705B2 - 貫通ビアを含むアセンブリ基板および製造方法 - Google Patents

貫通ビアを含むアセンブリ基板および製造方法 Download PDF

Info

Publication number
JP7312705B2
JP7312705B2 JP2019565555A JP2019565555A JP7312705B2 JP 7312705 B2 JP7312705 B2 JP 7312705B2 JP 2019565555 A JP2019565555 A JP 2019565555A JP 2019565555 A JP2019565555 A JP 2019565555A JP 7312705 B2 JP7312705 B2 JP 7312705B2
Authority
JP
Japan
Prior art keywords
substrate
assembly
well
vias
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019565555A
Other languages
English (en)
Other versions
JP2020522884A (ja
Inventor
マシュー ガーナー，ショーン
ホアン，ティエン
リン ペトリウスキー，タミー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2020522884A publication Critical patent/JP2020522884A/ja
Application granted granted Critical
Publication of JP7312705B2 publication Critical patent/JP7312705B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/82138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8238—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/82385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95123—Active alignment, i.e. by apparatus steering by applying a pressurised fluid flow, e.g. liquid or gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Battery Mounting, Suspending (AREA)
  • Led Device Packages (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

関連出願の相互参照
本願は、２０１７年６月１日出願の米国仮特許出願第６２／５１３、７１８号の優先権の利益を主張し、その内容は依拠され、本明細書に、以下に完全に記載されたかのように、全体として参照により組み込まれる。
様々な実施形態は、１つ以上のウエル構造部を有する基板に関し、円錐台形状の貫通ビアが、ウエル構造部の底部から基板を通って延伸するものである。
ＬＥＤ表示部、ＬＥＤ表示要素、および、アレイ状のＬＥＤ素子は、表示部または装置の表面に亘って、特定の位置に配置された多数のダイオードを含む。基板に対してダイオードを組み込むために、流体アセンブリ方法を用いうる。そのようなアセンブリ方法は、偶然的な確率に依存して、ＬＥＤ素子を基板のウエル内に堆積する処理であることが多い。そのようにＬＥＤ素子をウエル内に堆積する際の問題点の１つは、それよりも前に堆積した素子が、その上を懸濁液中のＬＥＤ素子の流れが通過する時に、ウエルから外れる傾向があることである。これは、表示部に十分に実装できないという問題につながりうる。
したがって、少なくとも上記理由から、アセンブリ基板の製造システムおよび方法を改良する必要がある。
様々な実施形態は、１つ以上のウエル構造部を有する基板に関し、円錐台形状の貫通ビアが、ウエル構造部の底部から基板を通って延伸する。
この概要は、本発明のいくつかの実施形態の概略のみを提供するものである。「一実施形態において」、「一実施形態によれば」、「様々な実施形態において」、「１つ以上の実施形態において」、「特定の実施形態において、」などの語句は、概して、その語句に続く特定の特徴物、構造または特徴が、本発明の少なくとも１つの実施形態に含まれ、更に、本発明の１つより多くの実施形態に含まれうることを意味する。重要なことは、そのような語句は、必ずしも同じ実施形態に言及するものではないことである。本発明の多数の他の実施形態は、以下の詳細な記載、添付の請求項、および、添付の図面から、より完全に分かるだろう。
本明細書の以下の部分に記載する図面を参照することで、本発明の様々な実施形態が更に理解されうる。図面において、同様の構成要素を指すには、類似の参照番号を、いくつかの図面に亘って用いている。いくつかの場合において、下付き文字からなる下位ラベルは、参照番号に関連して、多数の同様の構成要素の１つを指している。既存の下位ラベルを特定せずに、参照番号に言及した場合には、そのような多数の同様の構成要素の全てに言及することを意図する。
担体液および複数の物理的物体を含む懸濁液を、ウエルの底部から基板を通って延伸する多数の貫通ビアを含むアセンブリ基板と相対的に移動可能な本発明の１つ以上の実施形態による流体アセンブリシステムを示している。 担体液および複数の物理的物体を含む懸濁液を、ウエルの底部から基板を通って延伸する多数の貫通ビアを含むアセンブリ基板と相対的に移動可能な本発明の１つ以上の実施形態による流体アセンブリシステムを示している。 本発明のいくつかの実施形態による貫通ビアおよびウエル構造部を示している。 本発明のいくつかの実施形態による貫通ビアおよびウエル構造部を示している。 異なるサイズおよび形状の物理的物体を収容するように各々が設計された貫通ビアとウエルの多数の組合せを有する本発明の様々な実施形態によるアセンブリ基板の一部を示している。 同じサイズおよび形状の貫通ビアとウエルの多数の組合せを有する本発明の１つ以上の実施形態によるアセンブリ基板の一部を示しており、貫通ビアを導電材料で充填することによって、電気接触部を形成している。 図６に示すものと同様の本発明のいくつかの実施形態によるアセンブリ基板の製造方法を示すフローチャートである。 同じサイズおよび形状の貫通ビアとウエルの多数の組合せを有する本発明の１つ以上の実施形態によるアセンブリ基板の一部を示しており、貫通ビアを導電材料でコンフォーマルに被覆することによって、電気接触部を形成している。 図６に示すものと同様の本発明のいくつかの実施形態によるアセンブリ基板の製造方法を示すフローチャートである。 ウエルから延伸する台形状の貫通ビアを各々が有する貫通ビアとウエルの多数の組合せと、更に、電気接続に使用しうる直線的貫通ビアとを有する本発明の様々な実施形態によるアセンブリ基板の一部を示している。 図８に示すものと同様の本発明のいくつかの実施形態によるアセンブリ基板の製造方法を示すフローチャートである。
様々な実施形態は、１つ以上のウエル構造部を含む基板に関し、円錐台形状の貫通ビアが、ウエル構造部の底部から基板を通って延伸する。
いくつかの実施形態は、基板およびアセンブリ構造層を含むアセンブリ基板を提供する。基板は、第１の表面および第２の表面を有し、アセンブリ構造層が基板の第１の表面に配置されている。アセンブリ構造層は、基板の第１の表面の一部を各々が露出させる複数の開口部を含む。少なくとも１つの貫通ビアは、基板の第２の表面から基板の第１の表面に延伸し、貫通ビアの第１の端部は、基板の第１の表面でアクセス可能で、複数の開口部の１つの中に位置し、貫通ビアの第２の端部は、基板の第２の表面でアクセス可能である。貫通ビアの第２の端部での基板の第２の表面に平行な断面積は、貫通ビアの第１の端部での基板の第２の表面に平行な断面積より広い。
上記実施形態のいくつかの場合において、貫通ビアの形状は、円錐台である。上記実施形態の様々な場合において、複数の開口部は、各開口部が第１の形状を有する第１の部分集合、および、各開口部が第２の形状を有する第２の部分集合を少なくとも含む。少なくとも１つの貫通ビアが、第１の部分集合に含まれる開口部から延伸する第１の貫通ビアであるような、いくつかの場合において、アセンブリ基板は、第２の部分集合に含まれる開口部から延伸する第２の貫通ビアを、更に含む。第２の貫通ビアは、第１の貫通ビアとは異なる寸法特性、例えば、異なるサイズおよび／または形状を示す。
様々な場合において、貫通ビアは、導電材料で、完全に充填されている。他の場合において、貫通ビアは、導電材料で、コンフォーマルに充填されている。１つ以上の場合において、電気接触部が、貫通ビアの第１の端部の近くで、複数の開口部の１つの開口部の底部に形成され、導電材料が、電気接触部に接触するように、貫通ビア内に形成される。
上記実施形態のいくつかの場合において、基板は、ガラスから形成される。いくつかのそのような実施形態において、基板は、第１の種類のガラスから形成され、アセンブリ構造層は、第２の種類のガラスから形成される。上記実施形態の様々な場合において、少なくとも１つの貫通ビアは、複数の開口部の１つから延伸する第１の貫通ビアであり、アセンブリ基板は、基板の第１の表面から基板の第２の表面に延伸する第２の貫通ビアを更に含む。そのような場合において、第１の貫通ビアは、円錐台形状を示し、第２の貫通ビアは、直線的円筒形状を示す。
他の実施形態は、アセンブリ基板の形成方法を提供する。その方法は、第１の表面および第２の表面を有する基板を提供する工程と、基板の第２の表面から基板の第１の表面に延伸する少なくとも１つの貫通ビアを形成する工程と、アセンブリ構造層を、基板の第１の表面の上に形成する工程とを含む。貫通ビアの第１の端部は、基板の第１の表面に位置し、貫通ビアの第２の端部は、基板の第２の表面に位置し、貫通ビアの第２の表面での断面積は、貫通ビアの第１の表面での断面積より広い。アセンブリ構造層は、貫通ビアの第１の端部が位置する基板の第１の表面の一部を露出させる少なくとも１つの開口部を含む。
上記実施形態のいくつかの場合において、貫通ビアの形状は、円錐台である。上記実施形態の様々な場合において、少なくとも１つの貫通ビアを形成する工程は、基板を、貫通ビアが形成されるべき基板の第１の表面の位置で、レーザで穴あけして、基板の第２の表面へと基板を通って延伸する孔を形成する工程と、基板の第１の表面を、基板の第１の表面での孔の開口部を覆う耐エッチング剤で、遮蔽する工程と、基板を、基板の第２の表面での孔の開口部が、基板の第１の表面での孔の開口部より大きく拡大されるように、エッチングする工程とを含む。いくつかのそのような場合において、少なくとも１つの貫通ビアを形成する工程は、基板の第１の表面で孔の開口部を覆う耐エッチング剤を除去する工程と、基板を、基板の第１の表面での孔の開口部と、基板の第２の表面での孔の開口部の両方が拡大されるように、再びエッチングする工程とを更に含む。
上記実施形態の１つ以上の場合において、方法は、貫通ビアを、導電材料で充填する工程を、更に含む。いくつかのそのような場合において、方法は、貫通ビアを導電材料で完全に充填する工程を含む。他のそのような場合において、方法は、貫通ビアを導電材料でコンフォーマルに被覆して、貫通ビアが部分的にのみ充填されるようにする工程を含む。
図１ａを参照すると、担体液１１５および複数の物理的物体１３０を含む懸濁液１１０を、基板１４０の表面上のアセンブリ構造層１９０と相対的に移動可能な本発明の１つ以上の実施形態による流体アセンブリシステム１００を示している。図１ａ、１ｂについて記載する例は、流体的に配置された物理的物体に焦点を当てているが、アセンブリ構造層１９０を含む基板は、他のアセンブリ方法についても用いうる。例えば、基板１４０とアセンブリ構造層１９０を組み合わせて、ピックアンドプレイス処理または他の処理に用いうる。物理的物体１３０は、限定するものではないが、電子素子、ダイオード、マイクロ発光ダイオード（マイクロＬＥＤ）、および／または、他の物体を含みうる。
アセンブリ構造層１９０は、流体利用構造物を基板１４０上に形成するために従来から知られた任意の処理を用いて形成しうる。アセンブリ構造層１９０は、電子回路を、基板１４０およびアセンブリ構造層１９０の１つ以上に形成する前または後のいずれかに形成しうる。いくつかの場合において、基板１４０とアセンブリ構造層１９０の組合せは、剛性を有し、他の場合において、それらの組合せは、可撓性を有しうる。一例として、広い面積の流体アセンブリープレートの製作を可能にしうる基板１４０とアセンブリ構造層１９０の組合せを用いうるもので、そのようなプレートは、各ウエル１４２内に各々が堆積した多数のマイクロＬＥＤを収容して、表示パネルを形成しうる。そのような基板１４０とアセンブリ構造層１９０の組合せが有用でありうる他の例は、限定するものではないが、広い面積の照明およびサイン、並びに、無線周波数識別タグを含む。
いくつかの実施形態において、基板１４０を形成するのに用いた材料は、ガラスであり、アセンブリ構造層１９０を形成するのに用いた材料は、無機材料である。当然ながら、本発明の他の実施形態は、異なる材料の組合せ、または、複合材を用いうる。例えば、基板１４０は、ガラスセラミックまたはセラミック材料であってもよい。基板１４０および層１９０は、光学的に透明か、不透明か、または、半透明でありうる。いくつかの場合において、基板１４０およびアセンブリ構造層１９０を形成するのに用いる１つ以上の材料の組合せは、摂氏６００度（６００℃）より高い処理温度に曝された場合に、機械的に適合するように選択される。他の場合において、材料は、様々な他の処理温度に適合しうる。いくつかの場合において、材料は、摂氏５００度（５００℃）より高い処理温度に適合しうる。更に他の場合において、材料は、摂氏４００度（４００℃）より高い処理温度に適合しうる。更なる場合において、材料は、摂氏３００度（３００℃）より高い処理温度に適合しうる。そのような処理温度は、特に、薄膜トランジスタの製作、半田リフロー、および、共晶接合処理に適合する。
図１ｂを参照すると、例示的な基板１４０の表面の上面図１９９を示しており、アレイ状の（円で示した）ウエル１４２が、アセンブリ構造層１９０内へと延伸して、各ウエルは、ウエル１４２の底部から延伸する各貫通ビア１４３への（内側の円で示した）開口部を有する。各ウエル１４２は、直径１９２および深さ１９４を有する。ウエル１４２の断面を円形で示しているが、異なる実施形態について、他の形状を用いうることに留意すべきである。本発明の異なる実施形態を用いて、例えば、正方形、台形、または、他の任意の形状などの他の形状が、サポートされうる。様々な場合において、直径１９２は、５マイクロメートルより大きい。更に他の場合において、直径１９２は、１０マイクロメートルより大きい。更なる場合において、直径１９２は、２０マイクロメートルより大きい。更なる場合において、直径１９２は、３０マイクロメートルより大きい。１つ以上の場合において、深さ１９４は、１０ナノメートルより深い。更に他の場合において、深さ１９４は、１００ナノメートルより深い。更なる場合において、深さ１９４は、１マイクロメートルより深い。いくつかの特定の実施形態において、直径１９２は、４０マイクロメートル以上で、アセンブリ構造層１９０内に、５００マイクロメートル以下のずれ量１９３で形成され、深さ１９４は、３マイクロメートルより深い。いくつかの場合において、アセンブリ構造層１９０の厚さ（つまり、深さ１９４）は、物理的物体１３０の高さに略等しい。ウエル１４２が完全にアセンブリ構造層１９０内に形成されるべき他の場合において、アセンブリ構造層１９０の厚さは、物理的物体１３０の厚さより厚い。他の場合において、アセンブリ構造層１９０の厚さは、物理的物体の厚さ未満である。但し、サイズ、形状、厚さ、および、組成の異なる様々な物理的物体を、アセンブリ構造層１９０を含む基板に組み込みうる。ウエル１４２の入口側開口部は、物理的物体１３０の幅より広く、１つだけの物理的物体１３０が任意の所定のウエル１４２に堆積するようにする。実施形態では、物理的物体１３０をウエル１４２内に堆積する処理を記載したが、本発明の異なる実施形態によれば、他の素子または物体を堆積しることに留意すべきである。更に、いくつかの特定の利用例において、層１９０は存在せずに、基板１４０に直接、表面特徴物をパターン形成しうることにも留意すべきである。
ウエル１４２の底部から基板１４０を通って延伸する貫通ビア１４３が形成される。そのような貫通ビア１４３は、円錐台形状で、基板１４０の底面の開口部は、各ウエル１４２の底部での開口部より大きい。そのような貫通ビア１４３は、基板１４０の底部側への吸引力を加えるのを可能にし、その吸引力は、物理的物体１３０の１つが、そこから貫通ビア１４３が延伸するウエル１４２内に堆積するまで、担体液１１５の一部を、各貫通ビア１４３を通って引き入れる。物理的物体１３０がウエル１４２内に堆積した状態で、基板１３０の底部側へと加えられた吸引力は、堆積した物理的物体１３０が、ウエル１４２内の適切な位置で保持されるように作用する。
堆積装置１５０は、懸濁液１１０を、流体アセンブリ層１９０および基板１４０の表面に、その上に懸濁液１１０が堰構造物の側部１２０によって保持された状態で堆積する。いくつかの実施形態において、堆積装置１５０は、懸濁液１１０の貯留部へのアクセスを有するポンプである。懸濁液移動装置１６０は、基板１４０に堆積した懸濁液１１０を、物理的物体１３０が基板１４０の表面と相対的に移動するように、攪拌する。物理的物体１３０は、基板１４０の表面と相対的に移動するにつれて、ウエル１４２内に堆積する。ここでも、既に記載したように、基板１４０の底部側へと加えられた吸引力は、そのような物理的物体１３０のウエル１４２内への適切な堆積を促進し、更に、同じ吸引力が、堆積した物理的物体１３０がウエル１４２内に留まるのを促進する。いくつかの実施形態において、懸濁液移動装置１６０は、三次元に移動するブラシである。当業者は、本明細書の開示に基づいて、懸濁液移動装置１６０の機能を行うのに用いうる、限定するものではないが、ポンプを含む様々な装置が分かるだろう。記載したように、流体処理を含むか、または、流体処理に追加の代わりの方法を用いて、物理的物体をビアと相対的に配置しうる。単なる１つの更なる方法として、物理的物体をビアと相対的に配置するために、ピックアンドプレイス法を、流体処理に追加で、または、流体処理の代わりに用いうる。これらの例において、物理的物体は、表面のウエル構造部自体に堆積せずに、予めビアと相対的に特定された他の座標に配置されうる。
捕捉装置１７０は、懸濁液１１０中に延伸し、担体液１１５および堆積しなかった物理的物体１３０の一部を含む懸濁液１１０の一部を回収可能な入口部を含み、回収した材料を再利用するために戻す。いくつかの実施形態において、捕捉装置１７０は、ポンプである。いくつかの場合において、基板１４０とアセンブリ構造層１９０の組合せは、図３、４、６、８を参照して、より詳細に以下に記載する実施形態の１つと同様に形成されるか、および／または、図５、７、９を参照して以下に記載する処理の１つ以上を用いて形成される。
基板１４０とアセンブリ構造層１９０の組合せは、流体アセンブリシステム１００に示されたウエル１４２、流路、または、他の物理的表面構造などの物理的特徴を示すだけではなく、上記剛性または可撓性のような機械的な特徴を示すが、更に、特定の光学的特性を示すように選択または形成されうる。例えば、光学的特性について、基板１４０と無機アセンブリ構造層１９０の組合せは、略透明のままか、光を遮るか遮断する不透明の領域を含むか、特定の光吸収率を有する領域を含むか、または、光拡散が制御された領域を含みうる。基板１４０と無機アセンブリ構造層１９０の組合せへのパターン形成は、流体アセンブリシステム１００に示したように、上面だけで生じうるか、または、上面と底面の両方で生じうる。物理的特徴物の二次元形状を、適切なフォトマスクを用いて制御し、物理的構造物の側壁の垂直な角度を、図１ａでは完全な垂直で示しているが、斜めであるか、または、他の態様の形状でありうる。上記パターン形成は、ウエットエッチング、プラズマエッチング、融除、または、他のパターン形成処理、若しくは、パターン形成処理の組合せで行いうる。
図２ａ、２ｂを参照すると、本発明のいくつかの実施形態によるウエル構造部２４０と対応する貫通ビア構造部２８０を含むアセンブリ基板の一部の上面図２００、および、対応する側面図２５０を示している。図示したように、ウエル構造部２４０は、アセンブリ構造層２１０内に、基板２２０の上面２５５まで延伸する。ウエル構造部２４０は、幅２３０および深さ２７０を示している。いくつかの場合において、ウエル構造部２４０は、アセンブリ構造層２１０全体を通り抜けては延伸せず、その場合には、ウエル構造部２４０の底部で、基板２２０の上面２２５は露出しないことに留意すべきである。ウエル構造部２４０の側壁２４５はウエル２４０の外縁を画定する。
図示したように、貫通ビア構造部２８０は、略円錐台形状であり、基板２２０の上面２２５で、（直径２８４として示した）より小さい開口部を有し、基板２２０の底面２９０で、（直径２８２として示した）より大きい開口部を有する。そのような円錐台形状の貫通ビアを、例えば、基板２２０を、貫通ビアが形成されるべき位置で、レーザで穴あけして製造しうる。そのようにレーザで穴あけすることで、基板を通って延伸する略直線的円筒形状の開口部を生じる。開口部の幅は、生成されるべき最終的貫通ビアの幅と比べて、比較的小さい。次に、レーザ穴あけされた側の基板の面は、耐エッチング膜で遮蔽され、基板は、第１の高チーレ数（Φ１）のエッチング剤を用いて、第１の時間（ｔ１）、エッチングされる。基板の片側だけからエッチングすることによって、レーザによる穴あけで生成された略直線的円筒形状が、開口部の片側で、他方の側からより、大きく開口し、結果的に、円錐台形状の開口部を生じる。次に、耐エッチング膜は、基板から除去されて、円錐台形状の開口部の両端部が露出し、基板は、第２の高いチーレ数（Φ２）のエッチング剤を用いて、第２の時間（ｔ２）、再びエッチングされる。既存の円錐台形状の開口部を両端部からエッチングすることによって、円錐台形状を維持しながら、開口部のサイズが大きくなる。
異なるサイズの貫通ビアを、いくつかの円錐台形状の貫通ビアの両側を耐エッチング膜で遮蔽し、基板を再びエッチングして、円錐台形状の貫通ビアの部分集合のサイズを大きくすることによって、生成しうることに留意すべきである。更に、最初のエッチング中に、レーザで穴あけされた孔の部分集合を遮蔽しないままにすることによって、遮蔽されないビアの形状を略直線的円筒形状のままにして、いくつかの直線状ビアを基板に形成しうる。本明細書の開示に基づいて、当業者は、異なる実施形態に応じて、基板を通って形成されうる貫通ビアのサイズと形状の様々な組合せが分かるだろう。更に、同じ基板に、多数の種類の貫通孔のサイズと形状が存在しうる。これは、貫通孔とブラインドビアの両方の組合せを含むうる。
図３を参照すると、本発明の様々な実施形態による多数の貫通ビアとウエルの組合せを有するアセンブリ基板３００の一部を示しており、各組合せは、異なるサイズおよび形状の物理的物体を収容するように設計されている。特に、アセンブリ基板３００は、基板３４０の上に配置されたアセンブリ構造層３９０を含む。３つの異なるウエル構造部３４２、３４４、３４６を有するアセンブリ構造層３９０を示しており、各ウエル構造部は、基板３４０の上面へと延伸し、対応する貫通ビア３４３、３４５、３４７が、基板３４０を通って延伸している。図３は、基板３４０内の多数の貫通ビアの組合せを示している。更に、ブラインドビアを、貫通孔と組み合わせて、同じ基板に生成することも可能である。
ウエル構造部３４６は、ウエル構造部３４４とウエル構造部３４２のいずれより狭く、より小さい物理的物体３３６だけが、その中に挿入される。物理的物体３３２または物理的物体３３４の一部がウエル構造部３４６に挿入された場合には、各物理的物体の実質的部分は、アセンブリ構造層３９０の上面より上方に実質的に延伸し、したがって、流体アセンブリ処理中に、材料の流れに曝されて、ウエル３４６から外れる可能性が高い。ウエル構造部３４６の側壁部は、ウエル構造部３４４の側壁部と比べて、略先細であり、したがって、物理的物体３３６が、ウエル構造部３４６内に、図示した向きで堆積するのを促進する。図示したように、物理的物体３３６は、貫通ビア３４３および貫通ビア３４５と比べて幅が拡大した貫通ビア３４７内に、部分的に挿入される。そのような貫通ビア３４５の拡大は、貫通ビア３４３、３４５を耐エッチング膜で覆いながら、追加のエッチングを基板３４０に行うことによって実現しうる。物理的物体３３６の一部は貫通ビア３４７に挿入された状態で、物理的物体３３６は、流体アセンブリの進行中に、ウエル構造部３４６内に固定されたままである可能性が高い。基板３４０の底面近くで吸引力が加えられた場合、ウエル構造部３４６内の物理的物体３３６の安定性が高まる。図３に示した向き以外のいずれの向きにおいても、流体アセンブリの進行中に、物理的物体３３６がウエル構造部３４６内に留まる可能性は非常に低い。
ウエル構造部３４２は、ウエル構造部３４４より狭いが、ウエル構造部３４６より広く、物理的物体３３２または物理的物体３３６のいずれかは、その中に挿入されるが、物理的物体３３４は挿入されない。しかしながら、貫通ビア３４３は貫通ビア３４７より狭いので、より小さい物理的物体３３６は、貫通ビア３４３内に挿入されない。貫通ビア３４３内に挿入されないと、物理的物体の高さは、アセンブリ構造層３９０の上面より上方に実質的に延伸し、したがって、流体アセンブリ処理中に、材料の流れに曝されて、ウエル３４２から外れる可能性が高い。これに対し、物理的物体３３２は、ウエル構造部３４２内に適切に挿入された場合には、貫通ビア３４３内に挿入しうる小さい延伸領域を含む。物理的物体３３２の一部が貫通ビア３４３内に挿入された状態で、物理的物体３３２は、流体アセンブリの進行中に、ウエル構造部３４２に固定されたままである可能性が高い。基板３４０の底面近くで吸引力が加えられた場合、ウエル構造部３４２内の物理的物体３３２の安定性が高まる。図３に示した向き以外のいずれの向きにおいても、流体アセンブリの進行中に、物理的物体３３２がウエル構造部３４２内に留まる可能性は非常に低い。
ウエル構造部３４４は、いずれの物理的物体３３２、物理的物体３３４、または、物理的物体３３６が中に挿入されるのに、十分広い。しかしながら、物理的物体３３２と物理的物体３３６の両方の全体的高さは、ウエル構造部３４４内に堆積した場合に、各物理的物体の実質的部分がアセンブリ構造層３９０の上面より上方に延伸するものとなり、したがって、流体アセンブリ処理中に、材料の流れに曝されて、ウエル３４４から外れる可能性が高い。このことは、貫通ビア３４５が貫通ビア３４３より実質的に小さく、したがって、貫通ビア３４３内に挿入されるように設計された物理的物体３３２の延伸部が、貫通ビア３４５内に実質的に挿入されるには大きすぎる場合に、特に当てはまる。ここでも、基板３４０を、貫通ビア３４３と貫通ビア３４７の一方または両方のサイズを貫通ビア３４５と比べて大きくするエッチングを行いながら、貫通ビア３４５を耐エッチング膜で覆うことによって、小さいサイズの貫通ビア３４５は、実現されうる。物理的物体３３２または物理的物体３３６をウエル構造部３４４内に挿入する処理に対して、物理的物体３３４をウエル構造部３４４に挿入した場合は、物理的物体３３４は、アセンブリ構造層３９０の上面より上方に感知できるほどには延伸せず、物理的物体３３４の側壁部は、略垂直で、ウエル構造部３４４の側壁部に一致する。上記要因が組み合わさり、物理的物体３３４は、流体アセンブリの進行中に、ウエル構造部３４４内に留まる傾向がある。基板３４０の底面近くで吸引力が加えられた場合、ウエル構造部３４４内の物理的物体３３４の安定性が高まる。
図４を参照すると、本発明の１つ以上の実施形態による貫通ビア４４６とウエル４４１の多数の組合せを有するアセンブリ基板４００の一部を示しており、各組合せは、同じサイズおよび形状であり、貫通ビア４４６は導電材料４４５で充填されている。図示したように、アセンブリ基板４００は、基板４４０の上に配置されたアセンブリ構造層４９０を含む。アセンブリ構造層４９０は、基板の上面へと各々が延伸する３つの同一のウエル構造部４４１を有して示されており、対応する貫通ビア４４６が基板４４０を通って延伸している。
ウエル４４１は、１つだけの物理的物体４３０が所定のウエル４４１内に堆積するのを可能とする形状およびサイズで形成される。物理的物体４３０が各ウエル４４１内に堆積する前に、底部電気接触部が、各ウエル４４１の底部に形成される。そのような底部電気接触部をウエル４４１の底部に形成する工程は、アセンブリ構造層４９０を基板４４０の上に形成する前または後のいずれかに行いうる。物理的物体４３０を各ウエル４４１内に堆積する間、貫通ビア４４６は開放されていて、吸引力がアセンブリ基板４００の底部側に加えられ、物理的物体４３０をウエル４４１内で捕捉するのを助ける。物理的物体４３０がウエル４４１内の適切な位置に捕捉されると、上部電気接触部４５２が、各物理的物体４３０の上部から、アセンブリ構造層４９０の上に配置された各接続構造部４５４に接続される。更に、貫通ビア４４６は、導電材料４４５で充填されて、底部基板電気接触部４６２は、貫通ビア４４６内の導電材料４４５を、アセンブリ基板４００の下に配置された各接続構造部４６４、４６６に接続する。
図５を参照すると、フローチャート５００は、図４に示したものと同様の本発明のいくつかの実施形態によるアセンブリ基板の製造方法を示している。フローチャート５００に従うと、基板４４０を形成する（ブロック５０５）。いくつかの場合において、基板４４０は、透明ガラス基板でありうる。１つの特定の実施形態において、透明ガラス基板は、従来から知られた処理を用いて形成されたＣｏｒｎｉｎｇ Ｅａｇｌｅ ＸＧ（登録商標）の薄いガラス基板である。特定の場合において、透明ガラス基板は、７００マイクロメートの厚さである。本明細書の開示に基づいて、当業者は、本発明の異なる実施形態について用いうる他の基板材料および厚さが分かるだろう。
レーザによる穴あけを、基板４４０に、貫通ビア４４６を形成すべき位置で行う（ブロック５１０）。そのようなレーザによる穴あけを行うことで、基板を通って延伸する略直線的円筒形状の開口部が形成される。開口部の幅は、最終的に形成されるべき貫通ビアの幅と比べて、比較的狭い。レーザによる穴あけが行われた側の基板の面は、耐エッチング膜で遮蔽される（ブロック５１５）。あるいは、レーザによる穴あけが行われた側と反対の基板の面が、遮蔽される。次に、基板４４０は、第１の高チーレ数（Φ１）のエッチング剤を用いて、第１の時間（ｔ１）、エッチングされる（ブロック５２０）。基板４４０の片側だけからエッチングすることによって、レーザによる穴あけにより形成された略直線的円筒形状の開口部は、開口部の片側で、他方の側からより、大きく開口し、結果的に、円錐台形状の開口部を生じる。次に、耐エッチング膜を基板４４０から除去して、円錐台形状の開口部の両端部を露出させる（ブロック５２５）。この時点で、次に、基板４４０は、第２の高チーレ数（Φ２）のエッチング剤を用いて、第２の時間（ｔ２）、エッチングされる（ブロック５３０）。既存の円錐台形状の開口部を両端部からエッチングすることによって、円錐台形状を維持しながら、開口部のサイズが大きくなる。この時点で、基板４４０内の貫通ビア４４６が完成し、ブロック５３５に更に処理を進めることなく、電子装置製造で用いうる。
アセンブリ構造層４９０を、基板の上に形成する（ブロック５３５）。アセンブリ構造層４９０は、その中に形成されて、貫通ビア４４６の少なくとも部分集合の上に位置するウエル４４１を含む。このアセンブリ構造層は、任意の組合せの層形成処理を用い、次に、遮蔽およびエッチングを行ってウエルを画定して形成するか、または、ウエルが存在すべき位置にパターンを形成して、次に、パターンの周りにアセンブリ構造層を形成する処理、次に、パターンを除去して、アセンブリ構造層４９０に開口したウエルが残るようにする追加の処理によって形成しうる。本明細書の開示に基づいて、当業者は、アセンブリ構造層を形成するための様々なアプローチが分かるだろう。
アセンブリ構造層４９０のウエル４４１内に堆積した物理的物体４３０についての底部接触部として作用する電気接触部が、ウエル４４１の底部に形成される（ブロック５４０）。導電材料をウエル４４１の底部に成膜または形成する従来から知られた任意の処理を用いうる。物理的物体４３０は、ウエル４４１内に組み込まれる（ブロック５４５）。このアセンブリ処理は、限定するものではないが、図１ａ、１ｂを参照して記載した流体アセンブリを含む任意の処理を用いて行いうる。いくつかの場合において、吸引力が基板４４０の底部側へと加えられ、物理的物体４３０のウエル４４１内への適切な堆積を促進する。
各物理的物体４３０の上部を各接続構造部４５４に接続する上部接触部４５２が形成される（ブロック５５０）。導電材料を物理的物体４３０およびアセンブリ構造物の上に成膜または形成する従来から知られた任意の処理を用いうる。更に、貫通ビア４４６は、導電材料４４５で充填されて（ブロック５５５）、物理的物体４３０の底部側を各接続構造部４６４、４６６に接続する底部接触部４６２が形成される（ブロック５６０）。この場合、上面で塞がれた貫通ビアに充填する工程は、ブラインドビア充填手順である。貫通ビア４４６を導電材料４４５で充填するか、および／または、導電材料基板４４０を成膜または形成して底部接触部４６２を形成する従来から知られた任意の処理を用いうる。
図６を参照すると、本発明の１つ以上の実施形態による多数の貫通ビア６４６とウエル６４１の組合せを有するアセンブリ基板６００の一部を示しており、各組合せは、同じサイズおよび形状で、貫通ビア６４６は、導電材料６４５でコンフォーマルに被覆されている。図示したように、アセンブリ基板６００は、基板６４０の上に配置されたアセンブリ構造層６９０を含む。３つの同一のウエル構造部６４１を有するアセンブリ構造層６９０を示しており、各ウエル構造部は、基板６４０の上面に延伸し、対応する貫通ビア６４６が基板６４０を通って延伸する。
ウエル６４１は、１つだけの物理的物体６３０が所定のウエル６４１内に堆積するのを可能とする形状およびサイズで形成される。物理的物体６３０が各ウエル６４１内に堆積する前に、底部電気接触部が、各ウエル６４１の底部に形成される。そのような底部電気接触部をウエル６４１の底部に形成する工程は、アセンブリ構造層６９０を基板６４０の上に形成する前または後のいずれかに行いうる。物理的物体６３０を各ウエル６４１内に堆積する間、貫通ビア６４６は開放されていて、吸引力がアセンブリ基板６００の底部側に加えられ、物理的物体６３０をウエル６４１内で捕捉するのを助ける。物理的物体６３０がウエル６４１内の適切な位置に捕捉されると、上部電気接触部６５２が、各物理的物体６３０の上部から、アセンブリ構造層６９０の上に配置された各接続構造部６５４に接続される。更に、貫通ビア６４６は、導電材料６４５で、コンフォーマルに被覆され、底部基板電気接触部６６２は、導電材料６４５を、貫通ビア６４６の壁部に沿って、アセンブリ基板６００の下に配置された各接続構造部６６４、６６６に接続する。
図７を参照すると、フローチャート７００は、図６に示したものと同様の本発明のいくつかの実施形態によるアセンブリ基板の製造方法を示している。フローチャート７００に従うと、基板６４０を形成する（ブロック７０５）。いくつかの場合において、基板６４０は、透明ガラス基板でありうる。１つの特定の実施形態において、透明ガラス基板は、従来から知られた処理を用いて形成された「Ｃｏｒｎｉｎｇ Ｅａｇｌｅ ＸＧ」の薄いガラス基板である。特定の場合において、透明ガラス基板は、７００マイクロメートの厚さである。本明細書の開示に基づいて、当業者は、本発明の異なる実施形態について用いうる他の基板材料および厚さが分かるだろう。
レーザによる穴あけを、基板６４０に、貫通ビア６４６を形成すべき位置で行う（ブロック７１０）。そのようなレーザによる穴あけを行うことで、基板６４０を通って延伸する略直線的円筒形状の開口部が形成される。開口部の幅は、最終的に形成されるべき貫通ビアの幅と比べて、比較的狭い。レーザによる穴あけが行われた側の基板６４０の面は、耐エッチング膜で遮蔽される（ブロック７１５）。あるいは、レーザによる穴あけが行われた側と反対の基板の面が、遮蔽される。次に、基板６４０は、第１の高チーレ数（Φ１）のエッチング剤を用いて、第１の時間（ｔ１）、エッチングされる（ブロック７２０）。基板６４０の片側だけからエッチングすることによって、レーザによる穴あけにより形成された略直線的円筒形状の開口部は、開口部の片側で、他方の側からより、大きく開口し、結果的に、円錐台形状の開口部を生じる。次に、耐エッチング膜を基板６４０から除去して、円錐台形状の開口部の両端部を露出させる（ブロック７２５）。この時点で、次に、基板６４０は、第２の高チーレ数（Φ２）のエッチング剤を用いて、第２の時間（ｔ２）、エッチングされる（ブロック７３０）。既存の円錐台形状の開口部を両端部からエッチングすることによって、円錐台形状を維持しながら、開口部のサイズが大きくなる。この時点で、基板６４０内の貫通ビア６４６が完成し、ブロック７３５に更に処理を進めることなく、電子装置製造で用いうる。
アセンブリ構造層６９０を、基板６４０の上に形成する（ブロック７３５）。アセンブリ構造層６９０は、その中に形成されて、貫通ビア６４６の少なくとも部分集合の上に位置するウエル６４１を含む。このアセンブリ構造層は、任意の組合せの層形成処理を用い、次に、遮蔽およびエッチングを行ってウエルを画定して形成するか、または、ウエルが存在すべき位置にパターンを形成して、次に、パターンの周りにアセンブリ構造層を形成する処理、次に、パターンを除去して、アセンブリ構造層６９０に開口したウエルが残るようにする追加の処理によって形成しうる。本明細書の開示に基づいて、当業者は、アセンブリ構造層を形成するための様々なアプローチが分かるだろう。
アセンブリ構造層６９０のウエル６４１内に堆積した物理的物体６３０についての底部接触部として作用する電気接触部が、ウエル６４１の底部に形成される（ブロック７４０）。導電材料をウエル６４１の底部に成膜または形成する従来から知られた任意の処理を用いうる。物理的物体６３０は、ウエル６４１内に組み込まれる（ブロック７４５）。このアセンブリ処理は、限定するものではないが、図１ａ、１ｂを参照して記載した流体アセンブリを含む任意の処理を用いて行いうる。いくつかの場合において、吸引力が基板６４０の底部側へと加えられ、物理的物体６３０のウエル６４１内への適切な堆積を促進する。
各物理的物体６３０の上部を各接続構造部６５４に接続する上部接触部６５２が形成される（ブロック７５０）。導電材料を物理的物体６３０およびアセンブリ構造物の上に成膜または形成する従来から知られた任意の処理を用いうる。更に、貫通ビア６４６は、導電材料６４５で充填されて（ブロック７５５）、物理的物体６３０の底部側を各接続構造部６６４、６６６に接続する底部接触部６６２が形成される（ブロック７６０）。この場合、上面で塞がれた貫通ビアに充填する工程は、ブラインドビア充填手順である。貫通ビア６４６を導電材料６４５で充填するか、および／または、導電材料基板６４０を成膜または形成して底部接触部６６２を形成する従来から知られた任意の処理を用いうる。
図８を参照すると、多数の貫通ビア８４６とウエル８４１の組合せを有するアセンブリ基板８００の一部を示しており、組合せのいくつかは、異なるサイズおよび／または形状である。図示したように、基板８４０上に配置されたアセンブリ構造層８９０内の少なくともウエル８４１の部分集合から延伸する円錐台形状の貫通ビア８４６を有するアセンブリ基板８００を示し、更に、少なくとも１つの直線的円筒形状貫通ビア８７０が、アセンブリ構造層８９０の上面から基板８４０の底面に延伸している。
ウエル８４１は、１つだけの物理的物体８３０が所定のウエル８４１内に堆積するのを可能とする形状およびサイズで形成される。物理的物体８３０が各ウエル８４１内に堆積する前に、底部電気接触部が、各ウエル８４１の底部に形成される。そのような底部電気接触部をウエル８４１の底部に形成する工程は、アセンブリ構造層８９０を基板８４０の上に形成する前または後のいずれかに行いうる。物理的物体８３０を各ウエル８４１内に堆積する間、貫通ビア８４６は開放されていて、吸引力がアセンブリ基板８００の底部側に加えられ、物理的物体８３０をウエル８４１内で捕捉するのを助ける。物理的物体８３０がウエル８４１内の適切な位置に捕捉されると、上部電気接触部８５２が、各物理的物体８３０の上部から、アセンブリ構造層８９０の上に配置された各接続構造部８５４に接続される。更に、貫通ビア８４６は、導電材料８４５で、充填され、底部基板電気接触部８６２は、貫通ビア８４６内の導電材料８４５を、アセンブリ基板８００の下に配置された各接続構造部８６４、８６６に接続する。更に、貫通ビア８７０は、導電材料８７２で充填され、上部接触部８５３は、導電材料８７２を接続構造部８５４ｂに接続し、下側の接触部８７６は、導電材料８７２を接続構造部８７４に接続する。
図９を参照すると、フローチャート９００は、図８に示したものと同様の本発明のいくつかの実施形態によるアセンブリ基板の製造方法を示している。フローチャート９００に従うと、基板８４０を形成する（ブロック９０５）。いくつかの場合において、基板８４０は、透明ガラス基板でありうる。１つの特定の実施形態において、透明ガラス基板は、従来から知られた処理を用いて形成された「Ｃｏｒｎｉｎｇ Ｅａｇｌｅ ＸＧ」のガラス基板である。特定の場合において、透明ガラス基板は、７００マイクロメートの厚さである。本明細書の開示に基づいて、当業者は、本発明の異なる実施形態について用いうる他の基板材料および厚さが分かるだろう。
レーザによる穴あけを、基板８４０に、貫通ビア８４６および貫通ビア８７０を形成すべき位置で行う（ブロック９１０）。そのようなレーザによる穴あけを行うことで、基板を通って延伸する略直線的円筒形状の開口部が形成される。開口部の幅は、最終的に形成されるべき貫通ビアの幅と比べて、比較的狭い。レーザによる穴あけが行われた側の基板の面は、貫通ビア８４６と貫通ビア８７０の両方の位置について、耐エッチング膜で遮蔽され（ブロック９１５）、基板８４０の反対側の面の一部が、対応する貫通ビア８７０を覆うように遮蔽される（ブロック９２０）。あるいは、レーザによる穴あけが行われた側と反対の基板の面が、遮蔽される。
次に、基板８４０は、第１の高チーレ数（Φ１）のエッチング剤を用いて、第１の時間（ｔ１）、エッチングされる（ブロック９２５）。基板８４０の片側だけからエッチングすることによって、貫通ビア８４６に対応する位置でのレーザによる穴あけにより形成された略直線的円筒形状の開口部は、開口部の片側で、他方の側からより、大きく開口し、結果的に、円錐台形状の開口部を生じる。次に、耐エッチング膜を基板８４０から除去して、円錐台形状の開口部の両端部、および、貫通ビア８７０に対応するレーザで穴あけされた孔の両端部を露出させる（ブロック９３０）。この時点で、次に、基板８４０は、第２の高チーレ数（Φ２）のエッチング剤を用いて、第２の時間（ｔ２）、エッチングされる（ブロック９３５）。貫通ビア８４６に対応する位置で既存の円錐台形状の開口部を両端部からエッチングすることによって、円錐台形状を維持しながら、開口部のサイズが大きくなる。同様に、貫通ビア８７０に対応する位置で既存の直線的なレーザで穴あけされた開口部を両端部からエッチングすることによって、直線的円筒形状を維持しながら、開口部のサイズが大きくなる。この時点で、基板８４０内の貫通ビア８４６が完成し、ブロック９４０に更に処理を進めることなく、電子装置製造で用いうる。
アセンブリ構造層８９０を、基板の上に形成する（ブロック９４０）。アセンブリ構造層８９０は、その中に形成されて、貫通ビア８４６の少なくとも部分集合の上に位置するウエル８４１、および、それよりも狭く、貫通ビア８７０の延伸部として作用するウエル８８１を含む。このアセンブリ構造層は、任意の組合せの層形成処理を用い、次に、遮蔽およびエッチングを行ってウエルを画定して形成するか、または、ウエルが存在すべき位置にパターンを形成して、次に、パターンの周りにアセンブリ構造層を形成する処理、次に、パターンを除去して、アセンブリ構造層８９０に開口したウエルが残るようにする追加の処理によって形成しうる。本明細書の開示に基づいて、当業者は、アセンブリ構造層を形成するための様々なアプローチが分かるだろう。
アセンブリ構造層８９０のウエル８４１内に堆積した物理的物体８３０についての底部接触部として作用する電気接触部が、ウエル８４１の底部に形成される（ブロック９４５）。導電材料をウエル８４１の底部に成膜または形成する従来から知られた任意の処理を用いうる。物理的物体８３０は、ウエル８４１内に組み込まれる（ブロック９５０）。このアセンブリ処理は、限定するものではないが、図１ａ、１ｂを参照して記載した流体アセンブリを含む任意の処理を用いて行いうる。いくつかの場合において、吸引力が基板８４０の底部側へと加えられ、物理的物体８３０のウエル８４１内への適切な堆積を促進する。
各物理的物体８３０の上部を各接続構造部８５４に接続する上部接触部８５２および上部接触部８５３が形成される（ブロック９５５）。導電材料を物理的物体８３０およびアセンブリ構造物の上に成膜または形成する従来から知られた任意の処理を用いうる。更に、貫通ビア８４６は、導電材料８４５で充填されて、貫通ビア８７０は導電材料８７２で充填され（ブロック９６０）、底部接触部８６２、８７６が形成されて、物理的物体８３０の底部を各導電構造物８６４、８６６に電気的に接続し、導電材料８７２を接続構造物８７４に接続する（ブロック９６５）。貫通ビア８４６および貫通ビア８７０を導電材料で充填するには、従来から知られた任意の処理を用いうる。
結論として、本発明は、構造物を基板内に形成する新規システム、装置、方法、および、配置を提供する。詳細な記載では、本発明の１つ以上の実施形態を示したが、当業者には、本発明の精神を逸脱することなく、様々な代替例、変更例、および、等価物が明らかだろう。したがって、ここまでの記載は、本発明の範囲を限定するものとして捉えられるべきではなく、本発明は、添付の請求項によって画定されるものである。
以下、本発明の好ましい実施形態を項分け記載する。
実施形態１
アセンブリ基板において、
第１の表面および第２の表面を有する基板と、
前記基板の前記第１の表面の上に配置されて、該基板の該第１の表面の一部を各々が露出させる複数の開口部を含むアセンブリ構造層と
を含み、
少なくとも１つの貫通ビアが、前記基板の前記第２の表面から該基板の前記第１の表面に延伸し、前記貫通ビアの第１の端部は、該基板の該第１の表面でアクセス可能で、前記複数の開口部の１つの中に位置し、該貫通ビアの第２の端部は、該基板の該第２の表面でアクセス可能で、該貫通ビアの前記第２の端部での該基板の該第２の表面に平行な断面積は、該貫通ビアの前記第１の端部での該基板の該第２の表面に平行な断面積より広いものであるアセンブリ基板。
実施形態２
前記貫通ビアの形状が円錐台である、実施形態１に記載のアセンブリ基板。
実施形態３
前記複数の開口部は、各開口部が第１の形状を有する第１の部分集合、および、各開口部が第２の形状を有する第２の部分集合を、少なくとも含むものである、実施形態１に記載のアセンブリ基板。
実施形態４
前記少なくとも１つの貫通ビアは、前記第１の部分集合に含まれる開口部から延伸する第１の貫通ビアであり、
前記アセンブリ基板は、
前記第２の部分集合に含まれる開口部から延伸し、前記第１の貫通ビアとは異なる寸法特性を示す第２の貫通ビアを、
更に含み、
前記異なる寸法特性は、サイズおよび形状からなる群から選択されたものである、実施形態３に記載のアセンブリ基板。
実施形態５
前記貫通ビアは、導電材料で完全に充填されたものである、実施形態１に記載のアセンブリ基板。
実施形態６
前記貫通ビアは、導電材料で、コンフォーマルに充填されたものである、実施形態１に記載のアセンブリ基板。
実施形態７
電気接触部が、前記貫通ビアの前記第１の端部の近くで、前記複数の開口部の前記１つの開口部の底部に形成され、導電材料が、前記電気接触部に接触するように、該貫通ビア内に形成されるものである、実施形態１に記載のアセンブリ基板。
実施形態８
前記基板は、ガラスから形成されたものである、実施形態１に記載のアセンブリ基板。
実施形態９
前記ガラスは、第１の種類のガラスであり、前記アセンブリ構造層は、第２の種類のガラスから形成されたものである、実施形態８に記載のアセンブリ基板。
実施形態１０
前記少なくとも１つの貫通ビアは、前記複数の開口部の１つから延伸する第１の貫通ビアであり、
前記アセンブリ基板は、
前記基板の前記第１の表面から該基板の前記第２の表面に延伸する第２の貫通ビアを、
更に含み、
前記第１の貫通ビアは、円錐台形状を示し、前記第２の貫通ビアは、直線的円筒形状を示すものである、実施形態１に記載のアセンブリ基板。
実施形態１１
アセンブリ基板の形成方法において、
第１の表面および第２の表面を有する基板を提供する工程と、
前記基板の前記第２の表面から該基板の前記第１の表面に延伸する少なくとも１つの貫通ビアを形成する工程であって、前記貫通ビアの第１の端部は、該基板の該第１の表面に位置し、該貫通ビアの第２の端部は、該基板の該第２の表面に位置し、該貫通ビアの該第２の表面での断面積は、該貫通ビアの該第１の表面での断面積より広いものである工程と、
前記貫通ビアの前記第１の端部が位置する前記基板の前記第１の表面の一部を露出させる少なくとも１つの開口部を含むアセンブリ構造層を、該基板の該第１の表面の上に形成する工程と
を含む方法。
実施形態１２
前記貫通ビアの形状が円錐台である、実施形態１１に記載の方法。
実施形態１３
前記少なくとも１つの貫通ビアを形成する工程は、
前記基板を、前記貫通ビアが形成されるべき該基板の前記第１の表面の位置で、レーザで穴あけして、該基板の前記第２の表面に該基板を通って延伸する孔を形成する工程と、
前記基板の前記第１の表面を、該基板の該第１の表面での前記孔の開口部を覆う耐エッチング剤で、遮蔽する工程と、
前記基板を、該基板の前記第２の表面での前記孔の開口部が、該基板の前記第１の表面での該孔の開口部より大きく拡大されるように、エッチングする工程と
を含むものである、実施形態１１に記載の方法。
実施形態１４
前記少なくとも１つの貫通ビアを形成する工程は、
前記基板の前記第１の表面で前記孔の開口部を覆う前記耐エッチング剤を除去する工程と、
前記基板を、該基板の前記第１の表面での前記孔の前記開口部と、該基板の前記第２の表面での該孔の前記開口部の両方が拡大されるように、再びエッチングする工程と
を更に含むものである、実施形態１３に記載の方法。
実施形態１５
前記貫通ビアを、導電材料で充填する工程を、
更に含む、実施形態１１に記載の方法。
実施形態１６
前記貫通ビアを充填する工程は、該貫通ビアを前記導電材料で完全に充填する工程を含むものである、実施形態１５に記載の方法。
実施形態１７
前記貫通ビアを充填する工程は、該貫通ビアを前記導電材料でコンフォーマルに被覆して、該貫通ビアが部分的にのみ充填されるようにする工程を含むものである、実施形態１５に記載の方法。
実施形態１８
アセンブリ基板において、
第１の表面および第２の表面を有する基板と、
前記基板の前記第１の表面の上に配置されて、該基板の該第１の表面の一部を各々が露出させる複数の開口部を含むアセンブリ構造層と、
複数の貫通ビアであって、各前記貫通ビアが、前記複数の開口部の各開口部内の前記基板の前記第１の表面の第１の開口部から、該基板の前記第２の表面の第２の開口部に延伸するものである複数の貫通ビアと
を含み、
各前記複数の貫通ビアの前記第２の開口部は、各該貫通ビアの前記第１の開口部より大きいものであるアセンブリ基板。
実施形態１９
前記複数の開口部は、各開口部が第１の形状を有する第１の部分集合、および、各開口部が第２の形状を有する第２の部分集合を少なくとも含むものである、実施形態１８に記載のアセンブリ基板。
実施形態２０
少なくとも１つの前記貫通ビアは、前記第１の部分集合に含まれる開口部から延伸する第１の貫通ビアであり、
前記アセンブリ基板は、
前記第２の部分集合に含まれる開口部から延伸し、前記第１の貫通ビアとは異なる寸法特性を示す第２の貫通ビアを、
更に含み、
前記異なる寸法特性は、サイズおよび形状からなる群から選択されたものである、実施形態１９に記載のアセンブリ基板。
１００ 流体アセンブリシステム
１４０、２２０、４４０、６４０、８４０ 基板
１４２ ウエル
１９０、２１０、３９０、４９０、８９０ アセンブリ構造層
２４０ ウエル構造物
２８０ 貫通ビア構造部
３００、４００、６００、８００ アセンブリ基板
３４２、３４４、３４６ ウエル構造物
３４３、３４５、３４７ 貫通ビア
８４５、８７２ 導電材料
８７４ 接続構造物

Claims (8)

  1. アセンブリ基板において、
    第１の表面および第２の表面を有する基板と、
    前記基板の前記第１の表面の上に配置されて、該基板の該第１の表面の一部を各々が露出させる複数の開口部を含むアセンブリ構造層と
    を含み、
    少なくとも１つの貫通ビアが、前記基板の前記第２の表面から該基板の前記第１の表面に延伸し、前記貫通ビアの第１の端部は、該基板の該第１の表面でアクセス可能で、前記複数の開口部の１つの中に位置し、該貫通ビアの第２の端部は、該基板の該第２の表面でアクセス可能で、該貫通ビアの前記第２の端部での該基板の該第２の表面に平行な断面積は、該貫通ビアの前記第１の端部での該基板の該第２の表面に平行な断面積より広いものであり、
    前記複数の開口部は、各開口部が第１の形状を有する第１の部分集合、および、各開口部が第２の形状を有する第２の部分集合を、少なくとも含むものであり、
    前記少なくとも１つの貫通ビアは、前記第１の部分集合に含まれる開口部から延伸する第１の貫通ビアであり、
    前記アセンブリ基板は、前記第２の部分集合に含まれる開口部から延伸し、前記第１の貫通ビアとは異なる寸法特性を示す第２の貫通ビアを、更に含み、
    前記異なる寸法特性は、サイズおよび形状からなる群から選択されたものである、アセンブリ基板。
  2. 前記貫通ビアの形状が円錐台である、請求項１に記載のアセンブリ基板。
  3. 前記貫通ビアは、導電材料で完全に充填されたものである、請求項１に記載のアセンブリ基板。
  4. 前記貫通ビアは、導電材料で、コンフォーマルに充填されたものである、請求項１に記載のアセンブリ基板。
  5. 電気接触部が、前記貫通ビアの前記第１の端部の近くで、前記複数の開口部の１つの底部に形成され、導電材料が、前記電気接触部に接触するように、該貫通ビア内に形成されるものである、請求項１に記載のアセンブリ基板。
  6. 前記基板は、ガラスから形成されたものである、請求項１に記載のアセンブリ基板。
  7. 前記ガラスは、第１の種類のガラスであり、前記アセンブリ構造層は、第２の種類のガラスから形成されたものである、請求項６に記載のアセンブリ基板。
  8. 前記少なくとも１つの貫通ビアは、前記複数の開口部の１つから延伸する第１の貫通ビアであり、
    前記アセンブリ基板は、
    前記基板の前記第１の表面から該基板の前記第２の表面に延伸する第２の貫通ビアを、
    更に含み、
    前記第１の貫通ビアは、円錐台形状を示し、前記第２の貫通ビアは、直線的円筒形状を示すものである、請求項１に記載のアセンブリ基板。
JP2019565555A 2017-06-01 2018-05-31 貫通ビアを含むアセンブリ基板および製造方法 Active JP7312705B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762513718P 2017-06-01 2017-06-01
US62/513,718 2017-06-01
PCT/US2018/035498 WO2018222940A1 (en) 2017-06-01 2018-05-31 Assembly substrates including through hole vias and methods for making such

Publications (2)

Publication Number Publication Date
JP2020522884A JP2020522884A (ja) 2020-07-30
JP7312705B2 true JP7312705B2 (ja) 2023-07-21

Family

ID=64456379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019565555A Active JP7312705B2 (ja) 2017-06-01 2018-05-31 貫通ビアを含むアセンブリ基板および製造方法

Country Status (7)

Country Link
US (1) US10879182B2 (ja)
EP (1) EP3622562A4 (ja)
JP (1) JP7312705B2 (ja)
KR (1) KR102543621B1 (ja)
CN (1) CN110692142A (ja)
TW (1) TWI785052B (ja)
WO (1) WO2018222940A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109888067B (zh) * 2019-04-19 2020-04-14 业成科技（成都）有限公司 发光显示器的制作方法
KR20200026673A (ko) * 2019-06-11 2020-03-11 엘지전자 주식회사 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR102186922B1 (ko) * 2019-10-01 2020-12-04 윤치영 버티컬 타입 초소형 엘이디의 수직 정렬방법 및 이를 이용한 엘이디 어셈블리 제조방법
KR102251195B1 (ko) 2019-10-01 2021-05-12 윤치영 수직 정렬된 버티컬 타입 초소형 엘이디를 구비한 엘이디 어셈블리
KR102512547B1 (ko) * 2019-10-01 2023-03-29 윤치영 수직 정렬된 버티컬 타입 초소형 엘이디를 구비한 엘이디 어셈블리
CN114868261A (zh) * 2020-01-09 2022-08-05 苏州晶湛半导体有限公司 半导体结构及其衬底、半导体结构及其衬底的制作方法
KR20210149290A (ko) * 2020-06-01 2021-12-09 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20230011974A (ko) * 2020-06-26 2023-01-25 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
US11764095B2 (en) * 2020-07-10 2023-09-19 Samsung Electronics Co., Ltd. Wet alignment method for micro-semiconductor chip and display transfer structure
TWI752707B (zh) 2020-11-03 2022-01-11 財團法人工業技術研究院 具有通孔的基板及其製造方法
EP4012755A1 (en) * 2020-12-11 2022-06-15 Samsung Electronics Co., Ltd. Micro-semiconductor chip wetting align apparatus
US20220189931A1 (en) * 2020-12-15 2022-06-16 Samsung Electronics Co., Ltd. Display transferring structure and display device including the same
KR20230128460A (ko) * 2021-01-06 2023-09-05 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
US20220285188A1 (en) * 2021-03-02 2022-09-08 Samsung Electronics Co., Ltd. Display transfer structure including light emitting elements and transferring method of light emitting elements
WO2022196019A1 (ja) 2021-03-15 2022-09-22 日本電気硝子株式会社 ガラス基板、貫通孔形成用ガラス原板及びガラス基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030169575A1 (en) 2002-02-26 2003-09-11 Kyocera Corporation High frequency module
CN103703874A (zh) 2011-07-13 2014-04-02 揖斐电株式会社 电子部件内置电路板及其制造方法
JP2015135940A (ja) 2013-12-16 2015-07-27 味の素株式会社 部品内蔵基板の製造方法および半導体装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
JPH11264991A (ja) * 1998-01-13 1999-09-28 Matsushita Electric Ind Co Ltd 液晶表示素子の製造方法
US6469256B1 (en) 2000-02-01 2002-10-22 International Business Machines Corporation Structure for high speed printed wiring boards with multiple differential impedance-controlled layers
KR100444588B1 (ko) 2002-11-12 2004-08-16 삼성전자주식회사 글래스 웨이퍼의 비아홀 형성방법
JP4138529B2 (ja) * 2003-02-24 2008-08-27 浜松ホトニクス株式会社 半導体装置、及びそれを用いた放射線検出器
JP2004272014A (ja) * 2003-03-10 2004-09-30 Seiko Epson Corp 光通信モジュールの製造方法、光通信モジュール、及び電子機器
JP3978189B2 (ja) * 2004-01-23 2007-09-19 松下電器産業株式会社 半導体装置の製造方法及びその製造装置
US7629026B2 (en) * 2004-09-03 2009-12-08 Eastman Kodak Company Thermally controlled fluidic self-assembly
WO2010087483A1 (ja) * 2009-02-02 2010-08-05 旭硝子株式会社 半導体デバイス部材用ガラス基板および半導体デバイス部材用ガラス基板の製造方法
US20100326716A1 (en) * 2009-06-26 2010-12-30 Zhichao Zhang Core via for chip package and interconnect
JP5447316B2 (ja) 2010-09-21 2014-03-19 株式会社大真空 電子部品パッケージ用封止部材、及び電子部品パッケージ
US10115862B2 (en) 2011-12-27 2018-10-30 eLux Inc. Fluidic assembly top-contact LED disk
US8648328B2 (en) * 2011-12-27 2014-02-11 Sharp Laboratories Of America, Inc. Light emitting diode (LED) using three-dimensional gallium nitride (GaN) pillar structures with planar surfaces
CN104185799B (zh) * 2012-02-03 2017-06-30 梅卡雷斯系统有限责任公司 补偿线路板上的光学传感器
US9034754B2 (en) * 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
JP2014127701A (ja) * 2012-12-27 2014-07-07 Ibiden Co Ltd 配線板及びその製造方法
US20140256231A1 (en) * 2013-03-07 2014-09-11 Dow Global Technologies Llc Multilayer Chemical Mechanical Polishing Pad With Broad Spectrum, Endpoint Detection Window
WO2014193978A1 (en) * 2013-05-28 2014-12-04 Georgia Tech Research Corporation Glass-polymer optical interposer
US9296646B2 (en) * 2013-08-29 2016-03-29 Corning Incorporated Methods for forming vias in glass substrates
US9722145B2 (en) * 2015-06-24 2017-08-01 Sharp Laboratories Of America, Inc. Light emitting device and fluidic manufacture thereof
US9892944B2 (en) * 2016-06-23 2018-02-13 Sharp Kabushiki Kaisha Diodes offering asymmetric stability during fluidic assembly
US9755110B1 (en) * 2016-07-27 2017-09-05 Sharp Laboratories Of America, Inc. Substrate with topological features for steering fluidic assembly LED disks
US9917226B1 (en) * 2016-09-15 2018-03-13 Sharp Kabushiki Kaisha Substrate features for enhanced fluidic assembly of electronic devices
US10535640B2 (en) * 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10593562B2 (en) * 2015-04-02 2020-03-17 Samtec, Inc. Method for creating through-connected vias and conductors on a substrate
US9851056B2 (en) * 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
CN205863156U (zh) * 2016-07-05 2017-01-04 安徽三安光电有限公司 一种晶片减薄用载盘及上片机
US9837390B1 (en) * 2016-11-07 2017-12-05 Corning Incorporated Systems and methods for creating fluidic assembly structures on a substrate
CN106681069A (zh) * 2017-01-03 2017-05-17 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
US10062674B1 (en) * 2017-04-28 2018-08-28 Corning Incorporated Systems and methods for display formation using photo-machinable material substrate layers
US10580725B2 (en) * 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030169575A1 (en) 2002-02-26 2003-09-11 Kyocera Corporation High frequency module
CN103703874A (zh) 2011-07-13 2014-04-02 揖斐电株式会社 电子部件内置电路板及其制造方法
JP2015135940A (ja) 2013-12-16 2015-07-27 味の素株式会社 部品内蔵基板の製造方法および半導体装置

Also Published As

Publication number Publication date
JP2020522884A (ja) 2020-07-30
US10879182B2 (en) 2020-12-29
TWI785052B (zh) 2022-12-01
KR20200003942A (ko) 2020-01-10
WO2018222940A1 (en) 2018-12-06
US20200118931A1 (en) 2020-04-16
EP3622562A1 (en) 2020-03-18
KR102543621B1 (ko) 2023-06-14
CN110692142A (zh) 2020-01-14
EP3622562A4 (en) 2021-02-17
TW201907552A (zh) 2019-02-16

Similar Documents

Publication Publication Date Title
JP7312705B2 (ja) 貫通ビアを含むアセンブリ基板および製造方法
US10644190B2 (en) Counterbore pocket structure for fluidic assembly
US10032957B2 (en) Substrate with topological features for steering fluidic assembly LED disks
CN102386197A (zh) 影像感测晶片封装体及其形成方法
CN101853842A (zh) 芯片封装体及其制作方法
KR20140123916A (ko) 유리 관통 비아를 제조하는 방법
CN102625576B (zh) 转接板及其形成方法
CN105047619A (zh) 晶片堆叠封装体及其制造方法
WO2019195627A1 (en) Systems and methods for reducing substrate surface disruption during via formation
US9522450B2 (en) Support for capillary self-assembly with horizontal stabilisation, fabrication method and use
US11257728B2 (en) Fluidic assembly substrates and methods for making such
JP2020518853A (ja) フォトマシナブル材料基板層を用いたディスプレイ形成のためのシステム及び方法
KR20070033007A (ko) 전자 소자 또는 기능 소자들의 제조 방법
KR102590964B1 (ko) 정전척
CN109594040B (zh) 一种像素掩膜板及其制作方法
TW202234960A (zh) 具導通孔之電路板線路結構的製作方法
JP7110189B2 (ja) 電子素子の遅延ビア形成
US20220416116A1 (en) Cartridge inspection anchors
JP6946864B2 (ja) ガラス基材へのめっき方法、配線構造体及びガラスインターポーザ
CN102811548B (zh) 线路结构及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230710

R150 Certificate of patent or registration of utility model

Ref document number: 7312705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150