JP4138529B2 - 半導体装置、及びそれを用いた放射線検出器 - Google Patents

半導体装置、及びそれを用いた放射線検出器 Download PDF

Info

Publication number
JP4138529B2
JP4138529B2 JP2003046141A JP2003046141A JP4138529B2 JP 4138529 B2 JP4138529 B2 JP 4138529B2 JP 2003046141 A JP2003046141 A JP 2003046141A JP 2003046141 A JP2003046141 A JP 2003046141A JP 4138529 B2 JP4138529 B2 JP 4138529B2
Authority
JP
Japan
Prior art keywords
hole
glass
wiring board
semiconductor device
radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003046141A
Other languages
English (en)
Other versions
JP2004265948A (ja
Inventor
勝己 柴山
泰 楠山
雅宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2003046141A priority Critical patent/JP4138529B2/ja
Priority to TW093100397A priority patent/TWI307556B/zh
Priority to TW093100398A priority patent/TWI307557B/zh
Priority to TW093104573A priority patent/TW200428546A/zh
Priority to US10/546,601 priority patent/US7545044B2/en
Priority to KR1020057015706A priority patent/KR100997035B1/ko
Priority to DE602004020452T priority patent/DE602004020452D1/de
Priority to EP04714020A priority patent/EP1598862B1/en
Priority to CNB2004800050039A priority patent/CN100383942C/zh
Priority to PCT/JP2004/002132 priority patent/WO2004075281A1/ja
Publication of JP2004265948A publication Critical patent/JP2004265948A/ja
Priority to IL170456A priority patent/IL170456A/en
Application granted granted Critical
Publication of JP4138529B2 publication Critical patent/JP4138529B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14661—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0235—Laminating followed by cutting or slicing perpendicular to plane of the laminate; Embedding wires in an object and cutting or slicing the object perpendicular to direction of the wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Description

【０００１】
【発明の属する技術分野】
本発明は、電気信号を導く導電路が設けられた配線基板を有する半導体装置、及びそれを用いた放射線検出器に関するものである。
【０００２】
【従来の技術】
ＣＴ用センサなどに用いられる放射線検出器として、半導体素子である半導体光検出素子に対して、その光入射面上にシンチレータを設置した構成の検出器がある。このような放射線検出器において、検出対象となるＸ線、γ線、荷電粒子線などの放射線がシンチレータに入射すると、シンチレータ内で放射線によってシンチレーション光が発生する。そして、半導体光検出素子は、シンチレータから入射したシンチレーション光を検出して、放射線の強度に対応する電気信号を出力する。
【０００３】
また、半導体光検出素子から出力される電気信号に対して、その信号処理を行うため、信号処理素子が設けられる。このとき、半導体素子と信号処理素子とを電気的に接続して電気信号を伝達する構成の１つとして、導電路が設けられた配線基板に半導体素子を接続して一体の半導体装置を構成し、この半導体装置の配線基板に信号処理素子を接続する構成が用いられている。配線基板を用いたこのような半導体装置は、放射線検出器以外にも様々な用途に用いられる（例えば、特許文献１、２参照）。
【０００４】
【特許文献１】
特許第２５５５７２０号公報
【特許文献２】
特開平３−２０３３４１号公報
【０００５】
【発明が解決しようとする課題】
半導体素子に対して配線基板を接続する構成の半導体装置では、半導体素子のチップをフリップチップボンディングによって配線基板上に実装する際、半導体素子に設けられたバンプ電極を介して、半導体素子と配線基板での対応する導電路とが電気的に接続される。
【０００６】
このような構成においては、半導体素子と配線基板とを物理的、電気的に安定に接続することが重要である。しかしながら、上記のようにバンプ電極を用いた接続構成では、大きいバンプ電極が過度につぶれ、あるいは、隣接するバンプ電極同士が接触してしまうなど、バンプ電極の大きさや高さ、配置等により半導体素子と配線基板との接続に問題が生じる場合がある。
【０００７】
本発明は、以上の問題点を解決するためになされたものであり、半導体素子と配線基板での対応する導電路とが良好に接続される半導体装置、及びそれを用いた放射線検出器を提供することを目的とする。
【０００８】
【課題を解決するための手段】
このような目的を達成するために、本発明による半導体装置は、（１）電気信号を出力する半導体素子と、（２）信号入力面及び信号出力面の間で電気信号を導く導電路が設けられ、信号入力面に半導体素子が接続された配線基板とを備え、（３）配線基板は、コアガラス部及びコアガラス部の周囲に設けられた被覆ガラス部を含むファイバ状のガラス部材を束ねて形成された束状のガラス部材を所望の厚さに切断するとともに、コアガラス部を除去した貫通孔が設けられたガラス基板と、貫通孔に設けられ信号入力面及び信号出力面の間を電気的に導通して導電路として機能する導電性部材とを有して構成され、（４）半導体素子、及び配線基板での対応する導電性部材は、導電性部材と１対１に対応して形成されたバンプ電極を介して電気的に接続されていることを特徴とする。
【０００９】
上記した半導体装置においては、半導体光検出素子などの半導体素子を接続する配線基板として、複数本のガラスファイバから一体に形成され、その所定位置に入力面から出力面への貫通孔が設けられたガラス基板を用いている。そして、貫通孔及び導電性部材に対して半導体素子のバンプ電極を１対１対応させて、半導体素子と配線基板での導電路である導電性部材とを接続している。
【００１０】
このような構成によれば、半導体素子を配線基板上に実装する際に、導電性部材が設けられた貫通孔の内部にバンプ電極の一部が入り込む。これにより、半導体素子と配線基板での対応する導電路とがバンプ電極を介して良好に接続される半導体装置が実現される。ここで、配線基板における導電路の構成については、導電性部材は、ガラス基板に設けられた貫通孔の内壁に形成されていることが好ましい。
【００１１】
また、ガラス基板での貫通孔は、信号入力面における開口面積が、ガラス基板の内部の所定位置における開口面積よりも大きいように形成されていることを特徴とする。このような構成では、バンプ電極が接続される側で貫通孔の開口面積が大きくなるので、貫通孔に設けられた導電性部材に対してバンプ電極を確実に接続することができる。
【００１２】
貫通孔の具体的な構成としては、ガラス基板での貫通孔は、信号入力面側の所定範囲が、信号入力面からガラス基板の内部に向かって開口面積が順次小さくなるテーパ形状に形成されていることが好ましい。あるいは、ガラス基板での貫通孔は、信号入力面側の所定範囲が、ガラス基板の内部の所定位置を含む範囲における開口面積よりも大きい所定の開口面積で凹形状に形成されていることが好ましい。
【００１３】
また、ガラス基板は、貫通孔として、所定の開口面積の第１貫通孔と、第１貫通孔とは異なる開口面積の第２貫通孔とを少なくとも有することを特徴としても良い。このような構成では、貫通孔に設けられた導電性部材に対して接続されるバンプ電極の大きさや高さ等に応じて、それぞれの貫通孔での開口面積を好適に設定することができる。
【００１４】
また、配線基板の信号出力面に接続され、半導体素子からの電気信号を処理する信号処理手段をさらに備える構成としても良い。これにより、半導体素子から出力された電気信号が信号処理手段で処理される構成の半導体装置が得られる。
【００１５】
また、本発明による放射線検出器は、上記した半導体装置を含んで構成された放射線検出器であって、（ａ）半導体素子を含み、入射した放射線を検出して電気信号を出力する放射線検出手段と、（２）放射線検出手段からの電気信号を処理する信号処理手段と、（３）配線基板を含み、放射線検出手段及び信号処理手段がそれぞれ信号入力面及び信号出力面に接続された配線基板部とを備えることを特徴とする。
【００１６】
上記した放射線検出器においては、放射線検出手段と信号処理手段とを電気的に接続して電気信号である検出信号を伝達する配線基板部として、放射線検出手段に含まれる半導体素子とともに上記の半導体装置を構成する配線基板を用いている。このような構成によれば、半導体素子と配線基板での対応する導電性部材とが良好に接続されるので、放射線検出手段から信号処理手段への検出信号の伝達、及び信号処理手段における検出信号の処理を確実に行うことが可能な放射線検出器が実現される。
【００１７】
このように、上記の半導体装置を放射線検出器に適用する場合、配線基板に用いられるガラス基板は、放射線遮蔽機能を有する所定のガラス材料から形成されていることが好ましい。これにより、放射線検出手段から信号処理手段への放射線の透過を抑制することができる。このようなガラス材料としては、例えば、鉛を含有するガラス材料がある。
【００１８】
また、放射線検出手段の構成については、放射線検出手段は、放射線の入射によりシンチレーション光を発生するシンチレータと、シンチレータからのシンチレーション光を検出する半導体光検出素子とを有する構成を用いることができる。あるいは、放射線検出手段としては、入射した放射線を検出する半導体検出素子を有する構成を用いても良い。
【００１９】
【発明の実施の形態】
以下、図面とともに本発明による半導体装置、及びそれを用いた放射線検出器の好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
【００２０】
図１は、本発明による半導体装置、及び放射線検出器の一実施形態の断面構造を示す側面断面図である。また、図２は、図１に示した半導体装置、及び放射線検出器の構成を、各構成要素を分解して示す斜視図である。なお、以下の各図においては、説明の便宜のため、図１及び図２に示すように、放射線が入射する方向に沿った軸をｚ軸、このｚ軸に直交する２軸をｘ軸、ｙ軸とする。ここでは、ｚ軸の負の方向が、配線基板における信号入力面から信号出力面へと向かう導電方向、及び放射線検出器における各構成要素の配列方向となっている。
【００２１】
図１に示した放射線検出器は、シンチレータ１０と、半導体装置５と、信号処理部３とを備えている。これらは、図２に示すように、所定の配列方向に沿って上流側（図中の上側）から下流側（下側）へとこの順で配置されている。
【００２２】
まず、フォトダイオードアレイ１５及び配線基板２０からなる半導体装置５の構成について説明する。
【００２３】
フォトダイオードアレイ（ＰＤアレイ）１５は、半導体装置５の上流側部分を構成している。このＰＤアレイ１５は、入射した光を検出し、その強度に対応する電気信号を出力する半導体素子であるフォトダイオード（ＰＤ）が複数個配列された半導体光検出素子アレイである。
【００２４】
図２においては、ＰＤアレイ１５の構成例として、ｘ軸及びｙ軸を配列軸として４×４＝１６個のフォトダイオード１６が２次元に配列されるように形成されたＰＤアレイを示している。また、ＰＤアレイ１５の下面１５ｂは、各フォトダイオード１６からの検出信号を出力するための信号出力面となっている。この信号出力面１５ｂには、検出信号出力用の電極である１６個のバンプ電極１７が、それぞれフォトダイオード１６に対応するように４×４に配列されて設けられている。なお、図示していないが、基板電極（共通電極）用のバンプ電極も、検出信号出力用の電極と同様の形態を取っている。
【００２５】
配線基板２０は、半導体装置５の下流側部分を構成している。この配線基板２０には、信号入力面２０ａと信号出力面２０ｂとの間で電気信号を導く導電路が設けられており、その信号入力面２０ａに上記したＰＤアレイ１５が接続されている。
【００２６】
具体的には、配線基板２０では、コアガラス部と、コアガラス部の周囲に設けられた被覆ガラス部とを含むファイバ状のガラス部材（ガラスファイバ）を束ねて束状のガラス部材とし、それをガラスファイバの軸と交差する所定方向で所望の厚さに切断したガラス基板が用いられている。本実施形態においては、半導体装置５を放射線検出器に適用しているため、配線基板２０のガラス材料として、鉛を含有する鉛ガラス材料などの放射線遮蔽機能を有する所定のガラス材料が用いられている。
【００２７】
図３（ａ）及び（ｂ）は、それぞれ配線基板２０の構成を示す平面図であり、図３（ａ）はその上面である信号入力面２０ａを、また、図３（ｂ）は下面である信号出力面２０ｂをそれぞれ示している。なお、この図には主要部分のみを示しており、ＰＤアレイの基板電極に対応した部分などは図示を省略している。
【００２８】
配線基板２０を構成するガラス基板では、ガラス基板に含まれている複数のガラスファイバのうち所定のガラスファイバについて、その中心にあるコアガラス部が除去されて信号入力面２０ａから信号出力面２０ｂへの貫通孔２０ｃが形成されている。また、それぞれの貫通孔２０ｃに対して、入力面２０ａと出力面２０ｂとの間を電気的に導通して、導電路として機能する導電性部材２１が設けられている。本実施形態においてはＰＤアレイ１５の構成に対応して、４×４＝１６個の貫通孔２０ｃ及び導電性部材２１が設けられている。これらの貫通孔２０ｃ及び導電性部材２１は、ＰＤアレイ１５におけるバンプ電極１７と同一のピッチで形成されている。
【００２９】
図４は、配線基板２０の貫通孔２０ｃ、及び貫通孔２０ｃに設けられる導電性部材２１の構成の一例を示す図であり、図４（ａ）は上面図、図４（ｂ）はＩ−Ｉ矢印断面図を示している。
【００３０】
配線基板２０には、複数個（例えば４×４＝１６個）の貫通孔２０ｃが２次元に配列されて形成されている。それぞれの貫通孔２０ｃは、図４（ｂ）に示すように、配線基板２０の入力面２０ａ及び出力面２０ｂに対して垂直な軸を中心軸として、円形状の断面形状を有して形成されている。また、本実施形態においては、貫通孔２０ｃの信号入力面２０ａ側の所定範囲が、入力面２０ａからガラス基板の内部に向かって開口面積が順次小さくなるテーパ形状のテーパ部２０ｄとなっている。また、信号出力面２０ｂ側の所定範囲が、出力面２０ｂから内部に向かって開口面積が順次小さくなるテーパ形状のテーパ部２０ｅとなっている。
【００３１】
この貫通孔２０ｃに対し、入力面２０ａと出力面２０ｂとの間を電気的に導通する導電性部材２１は、貫通孔２０ｃの内壁に形成された部材として設けられている。具体的には、図４（ａ）及び（ｂ）に示すように、テーパ部２０ｄ、２０ｅを含む貫通孔２０ｃの内部には、その内壁に導通部２１ｃが形成されている。また、入力面２０ａ上でテーパ部２０ｄの外周部には、導通部２１ｃと連続する入力部２１ａが形成されている。また、出力面２０ｂ上でテーパ部２０ｅの外周部には、導通部２１ｃと連続する出力部２１ｂが形成されている。これらの導通部２１ｃ、入力部２１ａ、及び出力部２１ｂにより、配線基板２０での導電路となる導電性部材２１が構成される。
【００３２】
配線基板２０の入力面２０ａ上には、図３（ａ）に示すように、導電性部材２１の入力部２１ａが、ＰＤアレイ１５の出力面１５ｂ上のバンプ電極１７に対応する位置に設けられている。ここで、ＰＤアレイ１５のバンプ電極１７と、配線基板２０の貫通孔２０ｃ及び導電性部材２１とは１対１に対応しており、入力部２１ａは、バンプ電極１７が接続される電極パッドとなっている。
【００３３】
バンプ電極１７は、配線基板２０での対応する導電性部材２１に対し、導電性部材２１が設けられた貫通孔２０ｃの内部にバンプ電極１７の一部が入り込むように接続される。これにより、ＰＤアレイ１５での検出信号を出力するフォトダイオード１６は、バンプ電極１７を介して、配線基板２０での検出信号を伝達する導電路である導電性部材２１に電気的に接続される。
【００３４】
また、配線基板２０の出力面２０ｂ上には、図３（ｂ）に示すように、導電性部材２１の出力部２１ｂに加えて電極パッド２２が形成されている。また、電極パッド２２は、配線２３を介して対応する導電性部材２１の出力部２１ｂと電気的に接続されている。また、出力面２０ｂ上には、電極パッド２４が形成されている。この電極パッド２４は、後述するハウジング４０との接続に用いられるものである。
【００３５】
次に、上述した半導体装置５を含む放射線検出器の構成について説明する。
【００３６】
半導体装置５のＰＤアレイ１５の上流側には、シンチレータ１０が設置されており、その上面１０ａが放射線検出器における放射線入射面となっている。シンチレータ１０は、入射面１０ａからＸ線、γ線、荷電粒子線などの放射線が入射することにより、所定波長のシンチレーション光を発生する。また、シンチレータ１０の下面である光出射面１０ｂと、ＰＤアレイ１５の上面である光入射面１５ａとは、シンチレーション光を透過させる光学接着剤１１を介して光学的に接続、接着されている。
【００３７】
ここで、シンチレータ１０及びＰＤアレイ１５により、本放射線検出器における放射線検出部１が構成されている。この放射線検出部１は、入射した放射線を検出し、その強度に対応する電気信号として検出信号を出力する検出手段である。また、配線基板２０により、放射線検出部１と信号処理部３とを接続する配線基板部２が構成されている。
【００３８】
半導体装置５の配線基板２０の下流側には、信号処理部３と、ハウジング（パッケージ）４０とが設置されている。本実施形態においては、信号処理部３は、ＰＤアレイ１５からの検出信号を処理するための信号処理回路が設けられた信号処理素子３０からなる。
【００３９】
信号処理素子３０の上面上には、バンプ電極３１が形成されている。このバンプ電極３１は、配線基板２０の出力面２０ｂ上の電極パッド２２に対応する位置に設けられている。これにより、配線基板２０での検出信号を伝達する導電路である導電性部材２１は、その出力部２１ｂ、配線２３、電極パッド２２、及びバンプ電極３１を介して、信号処理素子３０に設けられた信号処理回路に電気的に接続されている。
【００４０】
なお、図ではＰＤアレイの信号出力に対応したバンプ電極のみ示しているが、信号処理回路の駆動信号や信号処理回路からの出力信号も同様にバンプ電極を介して配線基板２０の出力面２０ｂ上にある所定の電極パッドに接続し、配線基板２０の出力面２０ｂ上にある電極パッド２４とハウジング４０上のバンプ電極４４を介して所定のリード４３と電気的に接続される。
【００４１】
また、ハウジング４０は、シンチレータ１０と、ＰＤアレイ１５及び配線基板２０からなる半導体装置５と、信号処理素子３０とを一体に保持する保持部材である。このハウジング４０は、その上面上に凹部として設けられ、信号処理素子３０を内部に収容する素子収容部４１と、素子収容部４１の外周に設けられ、バンプ電極４４を介して配線基板２０の電極パッド２４に接続されるとともに、シンチレータ１０、半導体装置５、及び信号処理素子３０を支持する支持部４２とを有する。また、ハウジング４０の下面には、電気信号の外部への入出力に用いられるリード４３が設けられている。
【００４２】
以上の構成において、放射線検出部１のシンチレータ１０にＸ線などの放射線が入射すると、シンチレータ１０内で放射線によってシンチレーション光が発生し、光学接着剤１１を介して半導体素子であるＰＤアレイ１５のフォトダイオード１６へと入射する。フォトダイオード１６は、このシンチレーション光を検出して、放射線の強度に対応した電気信号を出力する。
【００４３】
ＰＤアレイ１５の各フォトダイオード１６から出力された電気信号は、対応するバンプ電極１７、配線基板２０の導電性部材２１、及びバンプ電極３１を順次に介して、信号処理素子３０へと入力される。そして、信号処理素子３０の信号処理回路において、信号処理が行われる。
【００４４】
本実施形態による半導体装置、及び放射線検出器の効果について説明する。
【００４５】
図１〜図４に示した半導体装置５においては、半導体素子アレイであるＰＤアレイ１５を接続する配線基板２０として、複数本のガラスファイバから一体に形成されるとともに、その所定位置にコアガラス部を除去した貫通孔２０ｃが設けられたガラス基板を用いている。これにより、導電性部材２１を設けるための貫通孔２０ｃが所望の孔径及びピッチで形成されたガラス基板によって配線基板２０を構成することができる。例えば、このような構成のガラス基板では、貫通孔２０ｃを微細な孔径及びピッチで形成することができる。また、配線基板２０の大面積化、薄型化を容易に行うことができる。
【００４６】
また、貫通孔２０ｃ、及び貫通孔２０ｃに形成された導電性部材２１に対してＰＤアレイ１５のバンプ電極１７を１対１対応させて、半導体素子であるＰＤアレイ１５のフォトダイオード１６と、配線基板２０での導電路である導電性部材２１とを接続している。これにより、バンプ電極１７と導電性部材２１とを良好に接続することができる。
【００４７】
また、半導体装置５を適用した放射線検出器においては、放射線検出部１と信号処理部３とを電気的に接続して検出信号を伝達する配線基板部２として、放射線検出部１に含まれるＰＤアレイ１５とともに半導体装置５を構成する配線基板２０を用いている。このような構成によれば、ＰＤアレイ１５のフォトダイオード１６と、配線基板２０での導電性部材２１とが良好に接続されるので、放射線検出部１から信号処理部３への検出信号の伝達、及び信号処理部３における検出信号の処理を確実に行うことが可能な放射線検出器が実現される。
【００４８】
このように、半導体素子及び配線基板からなる半導体装置を放射線検出器に適用する場合、配線基板２０に用いられるガラス基板としては、放射線遮蔽機能を有する所定のガラス材料から形成された基板を用いることが好ましい。これにより、配線基板２０の上面２０ａ側に位置する放射線検出部１から下面２０ｂ側に位置する信号処理部３への放射線の透過を抑制することができる。
【００４９】
このようなガラス材料としては、例えば、鉛を含有するガラス材料がある。鉛ガラスを用いる場合、ガラス材料に含有させる鉛の量については、その放射線検出器において要求される放射線遮蔽機能の程度等に応じて適宜設定することが好ましい。また、鉛ガラス以外で放射線遮蔽機能を有するガラス材料を用いても良い。あるいは、放射線の遮蔽が不要な場合や、放射線検出器以外の装置に上記した半導体装置を適用する場合などには、放射線遮蔽機能を有していないガラス材料を用いても良い。
【００５０】
図５は、配線基板における貫通孔及び導電性部材の具体的な構成、及びそのバンプ電極との接続の一例について示す図であり、図５（ａ）は接続前の状態を示し、図５（ｂ）は接続後の状態を示している。
【００５１】
本構成例では、図１に関して上述したように、ガラスファイバから形成されたガラス基板の貫通孔２０ｃに導電性部材２１を設けた配線基板２０と、貫通孔２０ｃ及び導電性部材２１に１対１に対応するように形成されたバンプ電極１７を有するＰＤアレイ１５とを用いて半導体装置５を構成している。
【００５２】
このような構成によれば、図５（ｂ）に示すように、ＰＤアレイ１５を配線基板２０上に実装する際に、導電性部材２１が設けられた貫通孔２０ｃの内部にバンプ電極１７の一部が入り込む。これによりバンプ電極と導電性部材との接触面積が増大し、ＰＤアレイ１５のフォトダイオード１６と、配線基板２０での対応する導電性部材２１とがバンプ電極１７を介して電気的にかつ物理的に良好に接続される。配線基板２０での導電性部材２１としては、図４（ａ）及び（ｂ）に示したように、貫通孔２０ｃの内壁に形成された部材を用いることが好ましい。
【００５３】
ここで、バンプ電極を用いて半導体素子と配線基板とを接続する構成では、バンプ電極の大きさや高さ、配置等により半導体素子と配線基板との接続に問題が生じる場合がある。例えば、図５（ａ）に示した例では、ＰＤアレイ１５の出力面１５ｂに設けられた４個のバンプ電極１７を図示しているが、これらのバンプ電極１７のうち、内側の２個はやや小さいバンプ電極１７１、外側の２個はバンプ電極１７１よりも大きいバンプ電極１７２となっている。
【００５４】
このような構成では、配線基板２０上にＰＤアレイ１５を実装したときに、ＰＤアレイ１５と配線基板２０との隙間が不均一となり、あるいは、大きいバンプ電極が過度につぶれてしまうなどの問題が生じる。また、バンプ電極のピッチが狭い場合には、実装時に隣接するバンプ電極同士が接触してショートしてしまうなどの問題がある。
【００５５】
これに対して、上記構成の配線基板２０では、図５（ｂ）に示すように、バンプ電極１７の大きさや高さ等に応じて、バンプ電極１７の一部がそれぞれ対応する導電性部材２１が設けられた貫通孔２０ｃの内部に入り込む。これにより、実装時にバンプ電極１７が過度につぶれて、対応する電極パッドの周囲に広がること等が防止される。したがって、バンプ電極同士がショートすることなく、バンプ電極１７と対応する導電性部材２１とを良好に接続することが可能となる。
【００５６】
また、図１、及び図５（ａ）、（ｂ）に示した構成においては、配線基板２０に設けられた貫通孔２０ｃのうち、入力面２０ａ側の所定範囲をテーパ部２０ｄとしている。このような構成では、バンプ電極１７が接続される入力面２０ａ側で貫通孔２０ｃの開口面積（円形状の内径）が大きくなるので、導電性部材２１へのバンプ電極１７の接続がテーパ部２０ｄによってガイドされ、貫通孔２０ｃに対してバンプ電極１７が入り込みやすくなる。これにより、導電性部材２１に対してバンプ電極１７を確実に接続することができる。
【００５７】
このような配線基板２０の貫通孔２０ｃは、一般には、入力面２０ａにおける開口面積が、ガラス基板の内部の所定位置（例えば中心位置を含み開口面積が一定となっている範囲内の位置）における開口面積よりも大きい形状に形成することが好ましい。このような構成としては、貫通孔の入力面側の所定範囲をテーパ形状とした上記構成以外にも、様々な構成を用いることができる。
【００５８】
図６は、配線基板における貫通孔及び導電性部材の具体的な構成、及びそのバンプ電極との接続の他の例について示す図であり、図６（ａ）は接続前の状態を示し、図６（ｂ）は接続後の状態を示している。
【００５９】
本構成例では、配線基板２０に設けられた貫通孔２０ｃのうち、入力面２０ａ側の所定範囲を、ガラス基板の内部の所定位置（例えば中心位置）を含む範囲における開口面積（円形状の内径）よりも大きい開口面積（内径）で凹形状に形成された凹部２０ｆとしている。このような構成では、入力面２０ａ側の所定範囲をテーパ部２０ｄとした構成と同様に、バンプ電極１７が接続される入力面２０ａ側で貫通孔２０ｃの開口面積が大きくなることにより、導電性部材２１に対してバンプ電極１７を確実に接続することができる。
【００６０】
なお、配線基板２０に設けられる貫通孔２０ｃの構成としては、その入力面２０ａ側に開口面積を変えたテーパ部２０ｄや凹部２０ｆなどを設けず、一定の開口面積（円形状の内径）を有する筒状の形状に形成しても良い。
【００６１】
図７は、配線基板における貫通孔及び導電性部材の具体的な構成、及びそのバンプ電極との接続の他の例について示す図であり、図７（ａ）は接続前の状態を示し、図７（ｂ）は接続後の状態を示している。
【００６２】
図７（ａ）に示した例では、ＰＤアレイ１５の出力面１５ｂに設けられた４個のバンプ電極１７を図示しているが、図５（ａ）と同様に、これらのバンプ電極１７のうち、内側の２個はやや小さいバンプ電極１７１、外側の２個はバンプ電極１７１よりも大きいバンプ電極１７２となっている。
【００６３】
これに対して、本構成例では、バンプ電極１７に対応する４個の貫通孔２０ｃのうち、バンプ電極１７１に対応する内側の２個を開口面積がやや小さい貫通孔（第１貫通孔）２０１ｃ、バンプ電極１７２に対応する外側の２個を貫通孔２０１ｃよりも開口面積が大きい貫通孔（第２貫通孔）２０２ｃとしている。
【００６４】
これらの構造において、バンプ電極材に金属への濡れ性の高い半田などを用いて、貫通孔の導電性部材が半田に濡れ性の高い金属を最表面に形成すると、特に良好な効果が得られる。
【００６５】
このように、配線基板２０での貫通孔２０ｃとして、互いに開口面積が異なる貫通孔２０１ｃ、２０２ｃを設ける構成によれば、導電性部材２１に対して接続されるバンプ電極１７の大きさや高さ等に応じて、それぞれの貫通孔２０ｃでの開口面積を好適に設定することができる。これにより、バンプ電極１７を、その大きさや高さ等の差異にかかわらず、対応する導電性部材２１に確実に接続することができる。
【００６６】
次に、図８〜図１１を用いて、図１に示した半導体装置及び放射線検出器での配線基板に用いられるガラス基板、及びその製造方法について説明する。なお、ここでは、貫通孔を有するガラス基板の一般的な構成例及びその製造方法について示している。このため、以下に示すガラス基板は、図１に示した放射線検出器に用いられている配線基板とは異なる形状及び構成となっている。
【００６７】
まず、図８（ａ）に示すように、コアガラス部６３と、その周囲に設けられた被覆ガラス部６５とを含む母材６１を用意する。この母材６１は、外径が例えば４０〜４５ｍｍ程度であり、コアガラス部６３の外径は例えば２８〜３１ｍｍ程度である。コアガラス部６３は酸溶解性ガラスからなり、被覆ガラス部６５は鉛ガラス、ソーダ石灰ガラス、コバールガラス、パイレックスガラス等からなる。そして、図８（ｂ）に示すように、上記母材６１を線引きして、ファイバ状のガラス部材であるガラスファイバ６７を作製する。ガラスファイバ６７の外径は、例えば０．４ｍｍ程度である。
【００６８】
次に、図８（ｃ）に示すように、上記ガラスファイバ６７を複数本束ねて所定の型６９に整列する。ここでは、ガラスファイバ６７の中心軸方向からみて、６角形状を呈した型６９を用い、１万本程度のガラスファイバ６７を型積みする。これにより、ガラスファイバ６７は、図８（ｄ）に示すように、その中心軸方向からみて６角形状となるように整列される。なお、ガラスファイバ６７の中心軸方向からみて、３角形状あるいは４角形状を呈した型を用い、ガラスファイバ６７を、その中心軸方向からみて３角形状あるいは４角形状となるように整列しても良い。
【００６９】
続いて、図８（ｅ）に示すように、整列した状態でガラスファイバ６７の束を線引きして、マルチファイバ７１を作製する。マルチファイバ７１の外径は、例えば０．７ｍｍ程度である。
【００７０】
次に、図９（ａ）に示すように、線引きしたマルチファイバ７１を所定のガラス管７３内に複数本整列して、納める。ガラス管７３の内径は、１００ｍｍ程度である。そして、図９（ｂ）に示すように、ガラス管７３内に納められたマルチファイバ７１同士を加熱融着する。このとき、ガラス管７３の一方の端部にこのガラス管より細いガラス管７５を接続し、ロータリーポンプ等で排気して内部の圧力を低下させることによって、ガラス管７３とその内部に納められたマルチファイバ７１同士が加熱時に大気圧で隙間無く接触して融着できる。
【００７１】
加熱温度は、例えば６００度程度であり、内部の圧力は、０．５Ｐａ程度である。なお、ガラス管７３の他方の端部は封止されている。以上の工程により、ガラス管７３内において複数のマルチファイバ７１が融着された状態の束状のガラス部材７７が形成される。
【００７２】
続いて、ガラス管７５、及び、封止していた部分を取り除く。その後、図１０（ａ）に示すように、ガラス管７３の外周を砥石７９等により研磨して、束状のガラス部材７７の整形（外径出し）を行う。この束状のガラス部材７７の外径出しには、外周研磨機を用いることができる。
【００７３】
そして、図１０（ｂ）に示すように、束状のガラス部材７７を所望の厚みに切断する。このとき、束状のガラス部材７７を、その中心軸に直交する軸ｌに沿ってスライサー８１で切断することにより、図１に示した配線基板２０のように、貫通孔が上面及び下面に対して垂直な軸を中心軸とする形状となるガラス基板が得られる。
【００７４】
あるいは、図１０（ｂ）に示すように、中心軸に直交する軸ｌに対して所定角度θで斜めとなるように、束状のガラス部材７７をスライサー８１で切断しても良い。さらに、スライサー８１によって切断されたガラス部材について、その切断面を研磨する。これらの工程により、図１１（ａ）及び（ｂ）に示すように、板状のガラス部材８３が形成される。なお、ここでは、角度θで斜めとなるように切断した場合のガラス部材８３を例として示している。
【００７５】
続いて、図１１（ｃ）に示すように、板状のガラス部材８３からコアガラス部６３を除去（芯抜き）する。このとき、ＨＮＯ3あるいはＨＣｌを用い、エッチング技術によりコアガラス部６３を除去する。これにより、板状のガラス部材８３を厚み方向に貫通する貫通孔８４が複数形成されることとなり、貫通孔を有するガラス基板が形成される。
【００７６】
図１に示した半導体装置５、及びそれを用いた放射線検出器における配線基板２０としては、例えば、上記の製造方法によって得られたガラス基板での貫通孔に導電路となる導電性部材を形成したものを用いることができる。すなわち、このような構成のガラス基板において、その基板の形状及び貫通孔の個数、配置等を放射線検出器の構成に応じて設定する。そして、ガラス基板に設けられた貫通孔に導電路となる導電性部材を形成し、さらに、その各面にそれぞれ必要な電極及び配線からなる電気配線パターンを形成することにより、図３に示したような構成を有する配線基板が得られる。
【００７７】
次に、図１に示した半導体装置、及び放射線検出器の製造方法について、その具体的な構成例とともに概略的に説明する。
【００７８】
まず、上述したように複数のガラスファイバを束ねた束状のガラス部材を切断して形成されるとともに、所定のコアガラス部を除去することによって貫通孔が設けられたガラス基板を用意する。そして、その貫通孔に導電路となる導電性部材を形成し、さらに、入力面及び出力面となる両面にそれぞれ必要な電極及び配線を有する電気配線パターンを形成して、半導体装置５に用いられる配線基板２０を作製する。
【００７９】
図１に示した構成では、半導体装置５での配線基板について、ガラス基板に設けられた貫通孔２０ｃに対して、導通部２１ｃ、入力部２１ａ、及び出力部２１ｂからなる導電性部材２１を形成する。さらに、その出力面２０ｂ上に電極パッド２２、２４、及び配線２３を形成して、配線基板２０とする。
【００８０】
ガラス基板に形成する上記した導電性部材及び電気配線パターンとしては、例えば、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、あるいはそれらの合金からなる導電性金属層によって形成することができる。このような金属層は、単一の金属層であっても良く、複合膜あるいは積層膜であっても良い。また、その具体的な形成方法としては、蒸着、ＣＶＤ、メッキ、スパッタなどの方法によって金属膜を形成でき、ホトリソグラフィーやエッチングプロセスによりガラス基板上に所望のパターニングをすることができる。あるいは、ガラス基板に対して所望パターンのマスクを設けてから前述の方法で金属層を形成しマスクを除去する方法もある。なお、必要があれば、配線基板２０にさらにバンプ電極を形成する場合もある。
【００８１】
配線基板２０を作製した後、バンプ電極３１が形成された信号処理素子３０のＩＣチップを、配線基板２０の出力面２０ｂ上に設けられた電極パッド２２に対してアライメントして、それらを物理的、電気的に接続する。また、バンプ電極１７が形成されたＰＤアレイ１５を、配線基板２０の入力面２０ａ上に設けられて電極パッドとして機能する導電性部材２１の入力部２１ａに対してアライメントして、それらを物理的、電気的に接続する。
【００８２】
バンプ電極３１、１７を形成するバンプ材料としては、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、半田、導電性フィラーを含む樹脂、あるいはそれらの複合材料を用いたり、層構造にすることができる。また、バンプ電極と、その下の電極パッドとの間に、アンダーバンプメタル（ＵＢＭ）を介在させても良い。
【００８３】
続いて、バンプ電極４４が形成されたハウジング４０を、配線基板２０の出力面２０ｂ上に設けられた電極パッド２４に対してアライメントして、それらを物理的、電気的に接続する。以上により、ハウジング４０に設けられたリード４３を介した外部回路との信号の入出力動作が可能となる。さらに、ＰＤアレイ１５の光入射面１５ａ上に、光学接着剤１１を介してシンチレータ１０を実装することにより、図１に示した放射線検出器が得られる。
【００８４】
ここで、半導体装置５において半導体光検出素子アレイとして設けられているＰＤアレイ１５については、フォトダイオードが光入射面（表面）１５ａに形成されている表面入射型のものを用いても良く、あるいは、フォトダイオードが信号出力面（裏面）１５ｂに形成されている裏面入射型のものを用いても良い。また、光検出素子であるフォトダイオードの個数や配列等についても、適宜設定して良い。
【００８５】
また、フォトダイオードからの検出信号を出力面１５ｂから出力する構成については、ＰＤアレイの具体的な構成に応じて、例えば、出力面１５ｂ上に形成された配線パターンによる構成や、ＰＤアレイ１５内に形成された貫通電極による構成などを用いることができる。
【００８６】
また、図１に示した放射線検出器では、放射線検出部１の構成として、放射線の入射によりシンチレーション光を発生するシンチレータ１０と、シンチレータ１０からのシンチレーション光を検出する半導体光検出素子であるフォトダイオード１６が設けられたＰＤアレイ１５とを有する構成を用いている。このような構成は、入射されたＸ線などの放射線をシンチレータ１０によって所定波長の光（例えば、可視光）に変換した後にＳｉ−ＰＤアレイなどの半導体光検出素子で検出する間接検出型の構成である。
【００８７】
あるいは、放射線検出部として、シンチレータを設けず、入射された放射線を検出する半導体検出素子を有する構成を用いることも可能である。このような構成は、入射されたＸ線などの放射線をＣｄＴｅやＣｄＺｎＴｅなどからなる半導体検出素子で検出する直接検出型の構成である。あるいは、Ｓｉにおいても厚さを充分に厚くし全空乏させて用いたり、裏面から入射できるような構造にすることでも実現できる。これらは、例えば、図１の構成において、シンチレータ１０を除くとともに、ＰＤアレイ１５を半導体検出素子アレイに置き換えた構成に相当する。この場合、半導体検出素子アレイと配線基板とによって、半導体装置が構成される。
【００８８】
また、半導体素子及び配線基板からなる上記構成の半導体装置は、放射線検出器以外にも、様々な装置に対して適用可能である。この場合、半導体素子としては、半導体光検出素子や半導体検出素子以外の素子を用いて良い。また、配線基板、及び配線基板の信号入力面に接続された半導体素子に加えて、配線基板の信号出力面に信号処理素子を接続して、半導体素子と、半導体素子からの電気信号を処理する信号処理素子とが配線基板を介して一体とされた半導体装置としても良い。
【００８９】
また、配線基板２０と信号処理素子３０との接続等については、上記実施形態のように、バンプ電極を介した電気的な接続によるダイレクトボンディング方式を用いることが好ましい。このような金属バンプ電極を電気的接続手段として用いることにより、各部を好適に電気的に接続することができる。
【００９０】
また、図１に示した放射線検出器では、配線基板２０の出力面２０ｂに導電性部材２１の出力部２１ｂとは別に、信号処理素子３０を接続するための電極パッド２２を設けている。この電極パッドについては、導電性部材２１の出力部２１ｂをそのまま電極パッドとして用いる構成としても良い。
【００９１】
あるいは、このようなバンプ電極を用いた構成以外にも、バンプ電極による接続後にアンダーフィル樹脂を充填する構成や、異方性導電性フィルム（ＡＣＦ）方式、異方性導電性ペースト（ＡＣＰ）方式、非導電性ペースト（ＮＣＰ）方式による構成などを用いても良い。また、それぞれの基板については、必要に応じて、電極パッドを開口させた状態で絶縁性物質からなるパッシベーション膜を形成しても良い。
【００９２】
【発明の効果】
本発明による半導体装置、及びそれを用いた放射線検出器は、以上詳細に説明したように、次のような効果を得る。すなわち、半導体素子を接続する配線基板として、複数本のガラスファイバから一体に形成され、その所定位置に入力面から出力面への貫通孔が設けられたガラス基板を用いるとともに、貫通孔及び導電性部材に対して半導体素子のバンプ電極を１対１対応させて、半導体素子と配線基板での導電路である導電性部材とを接続する構成によれば、半導体素子を配線基板上に実装する際に、導電性部材が設けられた貫通孔の内部にバンプ電極の一部が入り込む。これにより、半導体素子と配線基板での対応する導電路とがバンプ電極を介して良好に接続される半導体装置が実現される。
【００９３】
また、このような構成の半導体装置を適用した放射線検出器によれば、半導体素子と配線基板での対応する導電性部材とが良好に接続されるので、放射線検出手段から信号処理手段への検出信号の伝達、及び信号処理手段における検出信号の処理を確実に行うことが可能な放射線検出器が実現される。
【図面の簡単な説明】
【図１】半導体装置、及びそれを用いた放射線検出器の一実施形態の断面構造を示す側面断面図である。
【図２】図１に示した放射線検出器の構成を分解して示す斜視図である。
【図３】配線基板の（ａ）信号入力面、及び（ｂ）信号出力面の構成を示す平面図である。
【図４】配線基板の貫通孔、及び貫通孔に設けられる導電性部材の構成の一例を示す図である。
【図５】配線基板での貫通孔及び導電性部材の構成、及びそのバンプ電極との接続の一例について示す図である。
【図６】配線基板での貫通孔及び導電性部材の構成、及びそのバンプ電極との接続の他の例について示す図である。
【図７】配線基板での貫通孔及び導電性部材の構成、及びそのバンプ電極との接続の他の例について示す図である。
【図８】配線基板の製造方法の一例を示す図である。
【図９】配線基板の製造方法の一例を示す図である。
【図１０】配線基板の製造方法の一例を示す図である。
【図１１】配線基板の製造方法の一例を示す図である。
【符号の説明】
１…放射線検出部、１０…シンチレータ、１０ａ…放射線入射面、１０ｂ…光出射面、１１…光学接着剤、１５…フォトダイオードアレイ（半導体光検出素子アレイ）、１５ａ…光入射面、１５ｂ…信号出力面、１６…フォトダイオード、１７…バンプ電極、
２…配線基板部、２０…配線基板、２０ａ…信号入力面、２０ｂ…信号出力面、２０ｃ…貫通孔、２０ｄ、２０ｅ…テーパ部、２０ｆ…凹部、２１…導電性部材（導電路）、２１ａ…入力部、２１ｂ…出力部、２１ｃ…導通部、２２…電極パッド、２３…配線、２４…電極パッド、
３…信号処理部、３０…信号処理素子、３１…バンプ電極、４０…ハウジング、４１…素子収容部、４２…支持部、４３…リード、４４…バンプ電極、５…半導体装置。

Claims (11)

  1. 電気信号を出力する半導体素子と、
    信号入力面及び信号出力面の間で前記電気信号を導く導電路が設けられ、前記信号入力面に前記半導体素子が接続された配線基板とを備え、
    前記配線基板は、コアガラス部及び前記コアガラス部の周囲に設けられた被覆ガラス部を含むファイバ状のガラス部材を束ねて形成された束状のガラス部材を所望の厚さに切断するとともに、前記コアガラス部を除去した貫通孔が設けられたガラス基板と、前記貫通孔に設けられ前記信号入力面及び前記信号出力面の間を電気的に導通して前記導電路として機能する導電性部材とを有して構成され、
    前記半導体素子、及び前記配線基板での対応する前記導電性部材は、前記導電性部材と１対１に対応して形成されたバンプ電極を介して電気的に接続されていることを特徴とする半導体装置。
  2. 前記導電性部材は、前記ガラス基板に設けられた前記貫通孔の内壁に形成されていることを特徴とする請求項１記載の半導体装置。
  3. 前記ガラス基板での前記貫通孔は、前記信号入力面における開口面積が、前記ガラス基板の内部の所定位置における開口面積よりも大きいように形成されていることを特徴とする請求項１または２記載の半導体装置。
  4. 前記ガラス基板での前記貫通孔は、前記信号入力面側の所定範囲が、前記信号入力面から前記ガラス基板の内部に向かって開口面積が順次小さくなるテーパ形状に形成されていることを特徴とする請求項３記載の半導体装置。
  5. 前記ガラス基板での前記貫通孔は、前記信号入力面側の所定範囲が、前記ガラス基板の内部の所定位置を含む範囲における開口面積よりも大きい所定の開口面積で凹形状に形成されていることを特徴とする請求項３記載の半導体装置。
  6. 前記ガラス基板は、前記貫通孔として、所定の開口面積の第１貫通孔と、前記第１貫通孔とは異なる開口面積の第２貫通孔とを少なくとも有することを特徴とする請求項１〜５のいずれか一項記載の半導体装置。
  7. 前記配線基板の前記信号出力面に接続され、前記半導体素子からの前記電気信号を処理する信号処理手段を備えることを特徴とする請求項１〜６のいずれか一項記載の半導体装置。
  8. 請求項７記載の半導体装置を含んで構成された放射線検出器であって、
    前記半導体素子を含み、入射した放射線を検出して前記電気信号を出力する放射線検出手段と、
    前記放射線検出手段からの前記電気信号を処理する前記信号処理手段と、
    前記配線基板を含み、前記放射線検出手段及び前記信号処理手段がそれぞれ前記信号入力面及び前記信号出力面に接続された配線基板部とを備えることを特徴とする放射線検出器。
  9. 前記ガラス基板は、放射線遮蔽機能を有する所定のガラス材料から形成されていることを特徴とする請求項８記載の放射線検出器。
  10. 前記放射線検出手段は、放射線の入射によりシンチレーション光を発生するシンチレータと、前記シンチレータからの前記シンチレーション光を検出する前記半導体素子とを有することを特徴とする請求項８または９記載の放射線検出器。
  11. 前記放射線検出手段は、入射された放射線を検出する前記半導体素子を有することを特徴とする請求項８または９記載の放射線検出器。
JP2003046141A 2003-01-08 2003-02-24 半導体装置、及びそれを用いた放射線検出器 Expired - Fee Related JP4138529B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2003046141A JP4138529B2 (ja) 2003-02-24 2003-02-24 半導体装置、及びそれを用いた放射線検出器
TW093100398A TWI307557B (en) 2003-01-08 2004-01-08 Distribution substrate and radiation-ray detector using the same
TW093100397A TWI307556B (en) 2003-01-08 2004-01-08 Distribution substrate and radiating ray detector using the same
US10/546,601 US7545044B2 (en) 2003-02-24 2004-02-24 Semiconductor device and radiation detector employing it
KR1020057015706A KR100997035B1 (ko) 2003-02-24 2004-02-24 반도체 장치 및 이를 이용한 방사선 검출기
DE602004020452T DE602004020452D1 (de) 2003-02-24 2004-02-24 Halbleiterbauelement und strahlungsdetektor damit
TW093104573A TW200428546A (en) 2003-02-24 2004-02-24 Semiconductor device and radiation ray detecting device using the same
EP04714020A EP1598862B1 (en) 2003-02-24 2004-02-24 Semiconductor device and radiation detector employing it
CNB2004800050039A CN100383942C (zh) 2003-02-24 2004-02-24 半导体装置及使用其的放射线检测器
PCT/JP2004/002132 WO2004075281A1 (ja) 2003-02-24 2004-02-24 半導体装置、及びそれを用いた放射線検出器
IL170456A IL170456A (en) 2003-02-24 2005-08-23 Semiconductor device and radiation detector using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003046141A JP4138529B2 (ja) 2003-02-24 2003-02-24 半導体装置、及びそれを用いた放射線検出器

Publications (2)

Publication Number Publication Date
JP2004265948A JP2004265948A (ja) 2004-09-24
JP4138529B2 true JP4138529B2 (ja) 2008-08-27

Family

ID=32905541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003046141A Expired - Fee Related JP4138529B2 (ja) 2003-01-08 2003-02-24 半導体装置、及びそれを用いた放射線検出器

Country Status (9)

Country Link
US (1) US7545044B2 (ja)
EP (1) EP1598862B1 (ja)
JP (1) JP4138529B2 (ja)
KR (1) KR100997035B1 (ja)
CN (1) CN100383942C (ja)
DE (1) DE602004020452D1 (ja)
IL (1) IL170456A (ja)
TW (1) TW200428546A (ja)
WO (1) WO2004075281A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180426B1 (en) 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
JP4133429B2 (ja) 2003-02-24 2008-08-13 浜松ホトニクス株式会社 半導体装置
JP4364514B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器
JP4379295B2 (ja) 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
JP4916241B2 (ja) * 2006-07-28 2012-04-11 パナソニック株式会社 半導体装置及びその製造方法
SG166773A1 (en) * 2007-04-24 2010-12-29 United Test & Assembly Ct Lt Bump on via-packaging and methodologies
JP5032276B2 (ja) * 2007-11-19 2012-09-26 株式会社東芝 放射線検出装置
WO2010058503A1 (ja) * 2008-11-21 2010-05-27 パナソニック株式会社 半導体装置およびその製造方法
US20190157218A1 (en) * 2010-07-02 2019-05-23 Schott Ag Interposer and method for producing holes in an interposer
DE102010025966B4 (de) * 2010-07-02 2012-03-08 Schott Ag Interposer und Verfahren zum Herstellen von Löchern in einem Interposer
FR2970598B1 (fr) * 2011-01-17 2013-08-16 Commissariat Energie Atomique Dispositif imageur a grande gamme dynamique
US20150268739A1 (en) * 2014-03-21 2015-09-24 Dell Products L.P. Projected Information Handling System Input Environment with Object Initiated Responses
JP6528376B2 (ja) * 2014-08-27 2019-06-12 富士通株式会社 撮像装置及びその製造方法
JP6478538B2 (ja) * 2014-09-10 2019-03-06 キヤノン株式会社 放射線撮像装置および放射線撮像システム
US9997554B2 (en) * 2014-12-24 2018-06-12 Stmicroelectronics Pte Ltd Chip scale package camera module with glass interposer having lateral conductive traces between a first and second glass layer and method for making the same
US9871073B1 (en) * 2016-11-22 2018-01-16 General Electric Company Scintillator sealing for solid state X-ray detector
TWI785052B (zh) 2017-06-01 2022-12-01 美商康寧公司 包括穿透孔洞貫孔的組件基板及其製作方法
CN110914993B (zh) 2017-07-25 2023-08-15 索尼半导体解决方案公司 固态摄像装置
CN110959017B (zh) * 2017-08-04 2022-02-18 巴塞尔聚烯烃意大利有限公司 具有高熔体流动速率的丁烯-1聚合物组合物
JP6747487B2 (ja) * 2018-10-26 2020-08-26 大日本印刷株式会社 放射線検出装置
JP7207192B2 (ja) * 2019-06-19 2023-01-18 Tdk株式会社 センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4153988A (en) * 1977-07-15 1979-05-15 International Business Machines Corporation High performance integrated circuit semiconductor package and method of making
JP2555720B2 (ja) 1988-12-19 1996-11-20 富士通株式会社 半田バンプ部品の実装方法
JPH0351477U (ja) * 1989-09-26 1991-05-20
JPH03203341A (ja) 1989-12-29 1991-09-05 Hoya Corp 微小電極を有する基板およびその製造方法
JP2828116B2 (ja) * 1990-05-30 1998-11-25 オリンパス光学工業株式会社 固体撮像装置
US5699610A (en) * 1994-04-22 1997-12-23 Nec Corporation Process for connecting electronic devices
JPH07333348A (ja) 1994-06-03 1995-12-22 Toshiba Corp 放射線検出器およびこれを用いたｘ線ｃｔ装置
JPH08330469A (ja) 1995-05-30 1996-12-13 Hitachi Ltd 半導体装置用配線基板およびその製造方法
JPH0945805A (ja) * 1995-07-31 1997-02-14 Fujitsu Ltd 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JPH10275984A (ja) * 1997-03-28 1998-10-13 Ibiden Co Ltd 多層プリント配線板
JPH11121648A (ja) * 1997-10-20 1999-04-30 Fuji Xerox Co Ltd 電子部品実装体およびこれを構成する基板
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
US5962922A (en) * 1998-03-18 1999-10-05 Wang; Bily Cavity grid array integrated circuit package
EP1148349A4 (en) * 1998-12-14 2003-07-09 Hamamatsu Photonics Kk OPTICAL ELEMENT AND RADIATION DETECTOR APPLYING THE SAME
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板，多層配線基板およびその製造方法
US6625036B1 (en) * 1999-08-31 2003-09-23 Rohm Co., Ltd. Infrared data communication module and method of making the same
JP2001099941A (ja) * 1999-09-30 2001-04-13 Hitachi Metals Ltd 放射線遮蔽板、放射線検出器及び放射線遮蔽板の製造方法
US6396898B1 (en) * 1999-12-24 2002-05-28 Kabushiki Kaisha Toshiba Radiation detector and x-ray CT apparatus
GB2364791B (en) * 2000-07-14 2004-12-29 Evan Arkas Optical channel plates
US6800857B2 (en) * 2000-08-10 2004-10-05 Canon Kabushiki Kaisha Large-area fiber plate, radiation image pickup apparatus utilizing the same and producing method therefor
JP3785032B2 (ja) * 2000-08-22 2006-06-14 日本特殊陶業株式会社 プリント配線基板におけるスルーホール構造及びその製造方法
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
TWI224382B (en) * 2001-07-12 2004-11-21 Hitachi Ltd Wiring glass substrate and manufacturing method thereof, conductive paste and semiconductor module used for the same, and conductor forming method
US6510195B1 (en) 2001-07-18 2003-01-21 Koninklijke Philips Electronics, N.V. Solid state x-radiation detector modules and mosaics thereof, and an imaging method and apparatus employing the same
JP4237966B2 (ja) * 2002-03-08 2009-03-11 浜松ホトニクス株式会社 検出器
JP4365108B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器
JP4364514B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器
JP4133429B2 (ja) * 2003-02-24 2008-08-13 浜松ホトニクス株式会社 半導体装置

Also Published As

Publication number Publication date
CN1754254A (zh) 2006-03-29
US7545044B2 (en) 2009-06-09
KR20050105241A (ko) 2005-11-03
IL170456A (en) 2010-05-17
WO2004075281A1 (ja) 2004-09-02
EP1598862A1 (en) 2005-11-23
CN100383942C (zh) 2008-04-23
US20070029670A1 (en) 2007-02-08
DE602004020452D1 (de) 2009-05-20
KR100997035B1 (ko) 2010-11-26
TW200428546A (en) 2004-12-16
EP1598862B1 (en) 2009-04-08
JP2004265948A (ja) 2004-09-24
EP1598862A4 (en) 2006-12-06

Similar Documents

Publication Publication Date Title
JP4138529B2 (ja) 半導体装置、及びそれを用いた放射線検出器
JP4133429B2 (ja) 半導体装置
US7507971B2 (en) Radioactive ray detector
JP4365108B2 (ja) 配線基板、及びそれを用いた放射線検出器
IL170458A (en) A semiconductor device and a radiation detector that uses it
JP4364514B2 (ja) 配線基板、及びそれを用いた放射線検出器
JP4855439B2 (ja) 放射線検出器
JP2008235929A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees