JP7110189B2 - 電子素子の遅延ビア形成 - Google Patents

電子素子の遅延ビア形成 Download PDF

Info

Publication number
JP7110189B2
JP7110189B2 JP2019523585A JP2019523585A JP7110189B2 JP 7110189 B2 JP7110189 B2 JP 7110189B2 JP 2019523585 A JP2019523585 A JP 2019523585A JP 2019523585 A JP2019523585 A JP 2019523585A JP 7110189 B2 JP7110189 B2 JP 7110189B2
Authority
JP
Japan
Prior art keywords
substrate
forming
deformation
vias
predefinition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019523585A
Other languages
English (en)
Other versions
JP2019534572A (ja
Inventor
マシュー ガーナー，ショーン
ホアン，ティエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2019534572A publication Critical patent/JP2019534572A/ja
Application granted granted Critical
Publication of JP7110189B2 publication Critical patent/JP7110189B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

関連出願の相互参照
本願は、米国特許法第１２０条の下、２０１６年１１月７日出願の米国特許出願第１５／３４４，７６０号の優先権の利益を主張し、その内容は依拠され、全体として参照により本明細書に組み込まれる。
本発明の実施形態は、基板にビアを形成するシステムおよび方法、特に、非ビア処理工程をビア処理工程の間に行って、基板にビアを形成するシステムおよび方法に関する。
電子素子の製造は、基板中にビアを形成する工程を含むことが多い。そのようなビア形成は、結果的に基板の望ましい位置にビアを形成する多数の一連の工程を用いて行われる。これらのビアは、基板上に他の構造物を形成する前に、または、基板上に全ての他の構造物を形成した後に、または、基板上に構造物を形成する処理の間に、形成されうる。基板に他の構造物を形成する前にビアを形成すると、既に形成されたビアとの不適合を示す他の非ビア構造物の形成が難しくなりうる。その方法の代わりに、基板上に他の構造物を形成した後にビアを形成すると、比較的高い精度で位置合わせされたビア処理が必要となり、それは、費用が高いか、いくつかの場合には、不可能でありうる。
したがって、少なくとも上記のような理由から、当分野において、電子素子製造のための高度なシステムおよび方法が必要である。
本発明の様々な実施形態は、本明細書の以下の部分で記載する図面を参照することで、更に理解されるだろう。図面では、同様の構成要素を称するのに、多くの図面を通して類似した参照番号を用いている。いくつかの場合において、小文字からなる下位のラベルは、参照番号に関連する多数の同様の構成要素の１つを示している。付与された下位のラベルを特定せずに、参照番号を記載する場合には、そのような多数の同様の構成要素の全てを称することを意図している。
本発明のいくつかの実施形態によるビア形成方法を示す流れ図である。 ビア予備画定工程、および、ビア形成工程を含む、図１に示した方法に沿った処理工程の一部を示している。 ビア予備画定工程、および、ビア形成工程を含む、図１に示した方法に沿った処理工程の一部を示している。 ビア予備画定工程、および、ビア形成工程を含む、図１に示した方法に沿った処理工程の一部を示している。 ビア予備画定工程、および、ビア形成工程を含む、図１に示した方法に沿った処理工程の一部を示している。 ビア予備画定工程、および、ビア形成工程を含む、図１に示した方法に沿った処理工程の一部を示している。 ビア予備画定工程、および、ビア形成工程を含む、図１に示した方法に沿った処理工程の一部を示している。 ビア予備画定工程、および、ビア形成工程を含む、図１に示した方法に沿った処理工程の一部を示している。 本発明の様々な実施形態による他のビア形成方法を示す流れ図であり、第１の組の非ビア構造物の形成工程より後に、ビア予備画定工程を行い、第２の組の非ビア構造物の形成工程より後に、ビア形成工程を行う。 ビア予備画定工程、および、ビア形成工程を含む、図３に示した方法に沿った処理工程の一部を示している。 ビア予備画定工程、および、ビア形成工程を含む、図３に示した方法に沿った処理工程の一部を示している。 ビア予備画定工程、および、ビア形成工程を含む、図３に示した方法に沿った処理工程の一部を示している。 ビア予備画定工程、および、ビア形成工程を含む図３に示した方法に沿った処理工程の一部を示している。 本発明の１つ以上の実施形態による更に他のビア形成方法を示す流れ図であり、基板の第１の表面にビア予備画定工程を行い、その後に、１組の非ビア構造物を基板の第２の表面に形成する工程、および、基板の第１の表面に戻って、ビアを形成する工程を行う。 ビア予備画定工程、および、ビア形成工程を含む、図５に示した方法に沿った処理工程の一部を示している。 ビア予備画定工程、および、ビア形成工程を含む、図５に示した方法に沿った処理工程の一部を示している。 ビア予備画定工程、および、ビア形成工程を含む、図５に示した方法に沿った処理工程の一部を示している。 ビア予備画定工程、および、ビア形成工程を含む、図５に示した方法に沿った処理工程の一部を示している。 ビア予備画定工程、および、ビア形成工程を含む、図５に示した方法に沿った処理工程の一部を示している。
本発明の実施形態は、基板にビアを形成するシステムおよび方法に関し、特に、非ビア処理工程をビア処理工程の間に行って、基板にビアを形成するシステムおよび方法に関する。
様々な実施形態は、基板にビアを形成する方法を提供する。そのような方法は、基板でのビア予備画定工程であって、基板の少なくとも１つの表面上、または、基板のバルク中に、少なくとも１つの変形部を生成する工程と、ビア予備画定工程より後で、非ビア構造物を基板上に形成する工程と、非ビア構造物を基板上に形成する工程より後で、変形部に対応した位置で、基板にビアを形成する工程とを含む。基板の材料は、ガラス、セラミック、ポリマー、金属、または、これらの材料の２つ以上の組合せを含みうるが、それらに限定されず、いくつかの場合において、多層構造物を含む。非ビア構造物は、基板上に形成される多数の構造物のうち、任意のもので、流体作用を利用して組み立てられた微細素子を受け付け可能なウェル、トランジスタ、電気接続部、光学素子、および、導電トレースを含みうるが、それらに限定されない。
上記実施形態のいくつかの例において、ビア予備画定工程は、任意の非ビア構造物を基板上に形成する工程より前に行われる。特定の場合において、基板でのビア予備画定工程は、基板での任意の他の処理より前に行われる。上記実施形態の１つ以上の例において、ビア予備画定工程は、レーザエネルギーを用いて、基板の少なくとも１つの表面上、または、基板のバルク中に、少なくとも１つの変形部を生成する工程を含む。上記実施形態のいくつかの例において、ビアの形成は、ドライエッチング処理、ウェットエッチング処理、または、ドライエッチング処理とウェットエッチング処理の両方の組合せを用いて行われる。
上記実施形態の様々な例において、ビアの開口部の面積の変形部の開口部の面積に対する比は、少なくとも５：１である。上記実施形態の特定の例において、ビアの開口部の面積の変形部の開口部の面積に対する比は、少なくとも３：１である。他の場合において、この比は、少なくとも、１０：１、５０：１、または、１００：１でありうる。上記実施形態のいくつかの例において、基板でのビア予備画定工程は、基板が第１の基板搬送部または枠部に固定された時に行われるものであり、基板にビアを形成する工程は、基板が第２の基板搬送部または枠部に固定された時に行われるものである。いくつかの場合において、第１の基板搬送部または枠部は、第１の設備または処理ラインに関連し、第２の基板搬送部または枠部は、第２の設備または処理ラインに関連する。他の例において、ビア予備画定工程と、それより後段の素子またはビア処理工程との両方について、基板を処理搬送部または枠部に固定しうる。更に、基板は、自立構造であってもよい。ビア予備画定工程は、基板がウェブ状である時に、ロール・ツー・ロール処理方法でも行われうる。
他の実施形態は、基板にビアを形成する方法を提供し、それは、少なくとも１つの変形部を基板の第１の表面、または、基板のバルク中に含む基板を提供する工程と、基板の選択した表面上で、非ビア関連処理を行う工程と、非ビア関連処理を行った後に、変形部に対応した位置で、基板にビアを形成する工程とを含む。基板の材料は、ガラス、セラミック、ポリマー、金属、または、これらの材料の組合せを含みうるが、それらに限定されない。基板は、多層構造物であってもよく、その場合には、ビア予備画定工程は、多層構造物の任意の層で行われうる。非ビア関連処理は、結果的に、基板の選択した表面に非ビア構造物を生じうる。そのような非ビア構造物は、基板上に形成される多数の構造物のうち、任意のもので、流体作用を利用して組み立てられた微細素子を受け付け可能なウェル、トランジスタ、電気接続部、光学素子、表示素子、センサ、太陽電池素子、薄膜層、および、導電トレースを含みうるが、それらに限定されない。選択した表面は、基板の第１の表面、または、基板の第２の表面のいずれであってもよい。
上記実施形態のいくつかの例において、基板にビアを形成する工程の間、基板は、基板の第１の表面が処理されるように、基板搬送部に固定される。いくつかのそのような例において、基板の選択した表面が基板の第２の表面の場合には、非ビア関連処理を基板の選択した表面に行う間、基板は、基板の第２の表面が処理されるように、基板搬送部または枠部に固定される。他のそのような例において、基板の選択した表面が基板の第１の表面の場合には、非ビア関連処理を基板の選択した表面に行う間、基板は、基板の第１の表面が処理されるように、基板搬送部または枠部に固定される。
上記実施形態の１つ以上の例において、基板の選択した表面上で、非ビア関連処理を行う工程は、結果的に、基板の選択した表面上に非ビア構造物を生成する。上記実施形態の特定の例において、方法は、基板の第１の表面、または、基板のバルク中に、少なくとも１つの変形部を生じるビア予備画定工程を、更に含む。そのようなビア予備画定工程は、レーザを用いた変形処理を含みうるが、それに限定されない。
更に他の実施形態は、基板にビアを形成する方法を提供し、その方法は、基板を第１の基板搬送部または枠部に固定する工程と、基板が第１の基板搬送部または枠部に固定された時に、基板に、レーザを用いたビア予備画定処理を行って、少なくとも１つの変形部を、基板の表面に生成する工程と、基板を第１の基板搬送部または枠部から取り外して、基板を第２の基板搬送部または枠部に固定する工程と、ビア予備画定工程より後で、非ビア構造物を基板上に形成する工程と、基板が第２の基板搬送部または枠部に固定された時に、変形部に対応した位置で、基板にビアを形成する工程とを含む。基板の材料は、例えば、ガラス、セラミック、ポリマー、金属、または、これらの材料の組合せを含みうる。非ビア構造物は、基板上に形成される多数の構造物のうち、任意のもので、流体作用を利用して組み立てられた微細素子を受け付け可能なウェル、トランジスタ、電気接続部、光学素子、表示素子、センサまたはアンテナ、太陽電池素子、薄膜層、並びに、導電トレースを含みうるが、それらに限定されない。
図１を参照すると、流れ図１００は、本発明のいくつかの実施形態によるビア形成方法を示している。流れ図１００にしたがって説明すると、基板が提供される（ブロック１０５）。基板は、素子の製作に適した任意の基板または材料でありうる。いくつかの例として、基板は、ガラス基板、ガラスセラミック基板、ポリマー基板、金属基板、または、セラミック基板でありうる。いくつかの場合において、基板は、単一の材料から形成しうるもので、他の場合において、基板は、多数の材料の複合材料、または、異なる材料を多層に重ねたものからなりうる。様々な場合において、基板は、堅いシートであり、他の場合において、基板は可撓性で、ロール・ツー・ロール処理に適合する。１つの特定の実施形態において、基板は、Ｃｏｒｎｉｎｇ（登録商標）ＥＡＧＬＥ ＸＧ（登録商標）シートである。特定の実施形態において、基板は、厚さが０．７ｍｍ未満である。１つ以上の実施形態において、基板は、厚さが０．５ｍｍ未満である。他の実施形態において、基板は、厚さが０．３ｍｍ未満である。いくつかの特定の実施形態において、基板は、厚さが０．１ｍｍ未満である。薄膜トランジスタ（ＴＦＴ）処理を行うべき時には、基板を、無アルカリ組成となるように選択しうる。その代わりに、イオン交換処理を行うべき時には、基板を、アルカリ含有基板となるように選択しうる。本明細書の開示に基づいて、当業者は、様々な基板を、異なる実施形態に関して使用しうることが分かるだろう。様々な実施形態において、基板は、１／２ナノメートル未満（＜０．５ｎｍ）から１ナノメートル（１ｎｍ）の間の表面粗さ（Ｒａ）を示しうる。基板は、０．０１平方メートル（０．０１ｍ２）と１平方メートル（１ｍ２）の間の面積を有しうる。基板は、摂氏６００度より高い（＞６００℃）素子の処理温度に耐えうる。
提供された基板は、基板搬送部に固定される（ブロック１１０）。本明細書で用いるように、「基板搬送部」という用語は、最も広義で用いられ、基板を処理するのに固定するために用いうる任意の機構を意味し、基板搬送部または処理枠部を含むが、それらに限定されない。本明細書の開示に基づいて、当業者であれば、異なる実施形態に関して基板を固定するのに用いうる、上記定義による「基板搬送部」と考えられる様々な機構が分かるだろう。他の実施形態において、基板を搬送部に結合させずに処理することも可能である。基板を基板搬送部によって固定した状態で、ビア予備画定工程を、提供された基板に行う（ブロック１１５）。本明細書において用いるように、「ビア予備画定」という用語は、最も広義で用いられ、基板に、ビアを形成するのに不可欠な任意の処理を意味し、結果的に、基板に、望ましいビアを完全に形成するまでには至らないものである。このビア予備画定工程を、多層が重ねられた基板の任意の材料または層を用いて、行いうる。例えば、ビア予備画定工程は、基板を改変して、ビアを形成すべき位置に印を付けるか、または、他の方法で位置を示す工程を含みうる。様々な実施形態において、ビア予備画定工程は、ビアを形成すべき位置に変形部を生成する工程を含む。いくつかのそのような実施形態において、ビア予備画定工程は、ビアを形成すべき位置に、直径が５マイクロメートル未満の変形部を生成する工程を含み、それより後のビア形成工程は、基板に、直径が５マイクロメートルより大きい開口部を形成する工程を含む。他の実施形態において、ビア予備画定工程は、ビアの位置に、直径が３マイクロメートル未満の変形部を生成する工程を含み、それより後のビア形成工程は、基板に、直径が５マイクロメートルより大きい開口部を形成する工程を含む。更に他の実施形態において、ビア予備画定工程は、ビアの位置に、直径が１マイクロメートル未満の変形部を生成する工程を含み、それより後のビア形成工程は、基板に、直径が５マイクロメートルより大きい開口部を形成する工程を含む。特定の実施形態において、ビア予備画定工程は、それより後のビア形成処理で形成するビアの直径の１／３未満の大きさの変形部を生成する工程を含む。他の特定の実施形態において、ビア予備画定工程は、それより後のビア形成処理で形成するビアの直径の１／５未満の大きさの変形部を生成する工程を含む。
１つの特定の実施形態において、ビア予備画定工程は、レーザ光を、ビアが望まれる基板表面上の位置へと合焦させることによって行われる。レーザエネルギーが、基板表面に加わることで、基板表面に、ビア形成処理を含む後段の処理工程を導くのに用いうる変形部を生じる。上記ビア予備画定工程を行うのに用いうる、そのようなレーザを用いた変形処理の例は、Ｓｃｈｉｌｌｉｎｇｅｒらによる“Ｍｅｔｈｏｄ ａｎｄ Ｄｅｖｉｃｅ ｆｏｒ ｔｈｅ Ｌａｓｅｒ－Ｂａｓｅｄ Ｍａｃｈｉｎｉｎｇ ｏｆ Ｓｈｅｅｔ－Ｌｉｋｅ Ｓｕｂｓｔｒａｔｅｓ”という名称で、２０１４年１月１４日に出願された米国特許出願公開第２０１４／０１９９５１９号明細書、および、Ｍａｒｊａｎｏｖｉｃらによる“Ｍｅｔｈｏｄ ｆｏｒ Ｒａｐｉｄ Ｌａｓｅｒ Ｄｒｉｌｌｉｎｇ ｏｆ Ｈｏｌｅｓ ｉｎ Ｇｌａｓｓ ａｎｄ Ｐｒｏｄｕｃｔｓ Ｍａｄｅ Ｔｈｅｒｅｆｒｏｍ”という名称で、２０１４年１２月１６日に出願された米国特許出願第２０１５／０１６６３９６号明細書に記載されている。上記各文献は、参照により、本明細書に実際に組み込まれる。１つの特定の実施形態において、区別したビア予備画定工程を行い、３マイクロメートル未満の直径を示す変形部を基板の片方の面に生成し、１５マイクロメートル未満の直径を示す変形部を基板の他方の面に生成する。更に他の特定の実施形態において、ビア予備画定工程は、１マイクロメートル未満の直径を示す変形部を、基板の両面に生成する工程を含む。本明細書の開示に基づいて、当業者であれば、異なる実施形態に応じたビア予備画定工程を行うのに用いうる様々な処理が、分かるだろう。
非ビア基板改変工程を行う（ブロック１２０）。本明細書において用いるように、「非ビア基板改変」、または、その代わりの「非ビア処理」という用語は、最も広義で用いられ、基板、または、基板表面を改変する処理であるが、ビアを形成するのに不可欠な部分ではない任意の処理を意味する。多数の例のうち、単にいくつかの例として、非ビア基板改変工程は、トランジスタを基板上にパターン形成する処理か、または、そのようなトランジスタをパターン形成するのに関わる処理の一部、基板上に金属被膜層をパターン形成する処理、流体作用を利用した表示素子を組み立てるのに用いるウェルまたは凹部などの物理的構造物を製作する処理、ビア予備画定工程より後で、基板をイオン交換する処理、アクティブマトリックスバックプレーン、または、パッシブマトリックス相互接続部を形成する処理、センサまたはアンテナ構造物を製作する処理、太陽電池構造物を製作する処理、基板を熱サイクルに曝す工程、基板表面に対する真空またはウェットまたは機械的処理、基板表面に膜または被膜を生成する処理、並びに／若しくは、基板表面に光学素子を製作する処理を含みうるが、それらに限定されない。そのような非ビア基板改変工程は、基板表面を改変するが、直接的には、ビア形成処理の一部ではない任意の処理を含む。したがって、例えば、基板自体の中へと延伸するか、または、基板の上面に形成された層に画定された開口部またはウェルを含むウェル構造物を、基板表面に形成する場合、そのような処理は、ビア形成処理に直接関係しないので、非ビア基板改変工程である。このことは、ビア予備画定工程の一部として画定されたビア位置が、上記開口部またはウェルの底部から延伸する場合にも、当てはまる。これに対し、例えば、ビア予備画定工程を、パターン形成とエッチングにより、基板表面に印を付けて行う場合には、そのパターン形成およびエッチング処理は、ビア形成処理に直接関係するビア予備画定工程に含まれるので、非ビア基板改変工程ではない。
ビア形成工程を基板に行う（ブロック１２５）。ビア形成工程は、それによって、基板を貫通するか、または、部分的に基板内に延伸するビアを形成する任意の処理を含み、基板表面上、または、基板のバルク中に、上記ビア予備画定工程で生成した変形部に対応する位置で完成したビアを生じさせうる。したがって、形成されたビアは、貫通孔であるか、または、ブラインドビアでありうる。そのようなビア形成工程は、例えば、ドライまたはウェット化学エッチング処理を含みうる。基板に開口部を生成するのに当業者に知られた任意の処理を、ビア形成工程を行うために選択された処理がビア予備画定工程とビア形成工程の間で行われる任意の非ビア基板改変処理と適合する限りは、実施形態に関して用いうることに、留意すべきである。この適合性とは、（１）ビア形成処理が、いずれの非ビア基板改変物も破損させないこと、および、（２）ビア形成処理が、非ビア基板改変物を含む環境内で行われることの両方の特性を含む。ビア形成後に、基板に対する処理は完了したと考えるか、または、更なる非ビア基板改変工程を行いうる（ブロック１３０）。
図２ａ～２ｇを参照すると、ビア予備画定工程とビア形成工程を含み、図１を参照して記載した方法と整合する処理工程の一部を示している。図２ａを参照すると、基板２０５が提供される。基板２０５は、第１の表面２１０、および、第２の表面２１５を含む。図２ｂに示すように、基板２０５は、第２の表面２１５が基板搬送部２２０の表面２２５に近接するように、基板搬送部２２５に固定される。図２ｃに示すように、ビア予備画定工程が行われて、多数の変形部２３０を第１の表面２１０に生じる。図２ｄ～２ｅに示すように、基板２０５の第１の表面２１０の上のパターン形成層２３５に開口部２４０を有する成膜パターンの形成を含む非ビア基板改変工程を行う。その後で、非ビア構造物２４５を、開口部２４０内に形成し、それ以外のパターン形成層２３５を除去する。図２ｄ～２ｅに示した非ビア基板改変工程は、ビア予備画定工程より後で、ビア形成工程の前に行いうる多数の工程の例にすぎないことが、明らかだろう。図２ｆに示すように、ビア形成工程を行って、結果的に、変形部２３０に対応する位置で、ビア２５０を形成する。この時点で、基板２０５のビアが完成する。更なる非ビア基板改変工程を、各ビア２５０を非ビア構造物２４５のいくつかに亘って延伸する材料で充填することによって、行う。
基板に非ビア構造物を形成する前にビア予備画定工程を行うことによって、基板は、ビア予備画定工程を行うべき位置で未接触である。そのような未接触の基板は、例えば、レーザを用いて、前記変形処理を行う際に、ビア位置の精度を高めうる。これに対し、基板に１つ以上の非ビア構造物を形成した後に、ビア予備画定工程を行う場合には、非ビア構造物を形成するのに用いた処理工程からの残留物が、基板上でビアを形成すべき位置に残留しうるので、ビア予備画定工程を正確に行う能力に悪影響を与える。いくつかの場合において、ビア予備画定工程を、いくつかの非ビア構造物を基板に形成した後に行いうるもので、その場合には、そのような製造工程が後段のビア予備画定工程に与える影響を限定するように注意が必要である。
更に、ビア形成工程を、非ビア構造物を形成するのに用いる処理のいくつかを完了した後に行うことによって、その既に完了した処理は、ビア形成工程で完成されたビアによる悪影響を受けない。例えば、非ビア構造物形成工程が薄膜の真空蒸着を含む場合、そのような真空蒸着は、ビアが基板を既に貫通して延伸している場合には、必要な真空状態が不可能となるので、悪影響を受けるだろう。他の例として、基板表面へのフォトレジストのスピンコートは、基板が、ビア予備画定工程の結果生じた任意の変形部と比べて大きい完全に形成されたビアを示す場合には、悪影響を受けうる。更に他の例として、基板表面上のフォトレジストの露光は、基板が、ビア予備画定工程の結果生じた任意の変形部と比べて大きい完全に形成されたビアを示す場合には、大きい開口部により生じる光学的効果により、悪影響を与えうる。
図３を参照すると、流れ図３００は、本発明の様々な実施形態による他のビア形成方法を示しており、第１の組の非ビア構造物を形成した後に、ビア予備画定工程を行い、次の工程との間に第２の組の非ビア構造物を形成した後に、ビア形成工程を行う。流れ図３００にしたがって、基板を提供する（ブロック３０５）。基板は、図１を参照して記載した上記基板と同様でありうる。
非ビア基板改変工程を、基板の第１の表面に行う（ブロック３１０）。多数の例のうち、単にいくつかの例として、非ビア基板改変工程は、トランジスタを基板上にパターン形成する処理か、または、そのようなトランジスタをパターン形成するのに関わる処理の一部、基板上に金属被膜層をパターン形成する処理、流体作用を利用した表示素子を組み立てるのに用いるウェルまたは凹部などの物理的構造物を製作する処理、アクティブバックプレーン、または、パッシブマトリックス相互接続部を形成する処理、センサまたはアンテナ構造物を製作する処理、太陽電池構造物を製作する処理、基板を熱サイクルに曝す工程、基板表面に対する真空またはウェットまたは機械的処理、基板表面に膜または被膜を生成する処理、並びに／若しくは、基板表面に光学素子を製作する処理を含みうるが、それらに限定されない。そのような非ビア基板改変工程は、基板表面を改変するが、直接的には、ビア形成処理の一部ではない任意の処理を含む。したがって、例えば、基板中へと、または、基板の上面に形成された層へと延伸する開口部またはウェルを含むウェル構造物を基板表面に形成する場合、そのような処理は、ビア形成処理に直接関係しないので、非ビア基板改変工程である。このことは、ビア予備画定工程の一部として画定されたビア位置が、上記開口部またはウェルの底部から延伸する場合にも、当てはまる。これに対し、例えば、ビア予備画定工程を、パターン形成とエッチングにより、基板表面に印を付けて行う場合には、そのパターン形成およびエッチング処理は、ビア形成処理に直接関係するビア予備画定工程に含まれるので、非ビア基板改変工程ではない。
提供された基板を、基板の第２の表面が基板搬送部に近接するように、基板搬送部に固定する（ブロック３１５）。基板搬送部は、処理中に基板を確実に保持しうる任意の装置またはシステムでありうる。本明細書の開示に基づいて、当業者は、様々な基板搬送部を、異なる実施形態に関して使用しうることが分かるだろう。その代わりに、提供された基板を、基板の第１の表面が基板搬送部に近接するように、基板搬送部に固定しうる。
基板が基板搬送部によって固定された状態で、ビア予備画定工程を、提供された基板の第１の表面に行う（ブロック３２０）。例として、ビア予備画定工程は、基板を改変して、ビアを形成すべき位置に印を付けるか、または、他の方法で、位置を示すようにする工程を含みうる。様々な実施形態において、ビア予備画定工程は、ビアを形成すべき位置に変形部を生成する工程を含む。そのようなビア予備画定工程を、図１を参照して記載したのと同様に行いうる。図４ａを参照すると、非ビア基板改変工程を行って非ビア構造物４４５を生じさせ、その後で、ビア予備画定工程を行って、第１の表面４１０に多数の変形部４３０を生じさせた後の基板搬送部４２０および基板４０５を示している。基板４０５の第２の表面４１５を、基板搬送部４２０の上面４２５に押圧している。
図３を参照すると、ビア予備画定工程を行った後に、更なる非ビア基板改変工程を行う（ブロック３２５）。ここでも、多数の例のうち、単にいくつかの例として、非ビア基板改変工程は、トランジスタを基板上にパターン形成する処理か、または、そのようなトランジスタをパターン形成するのに関わる処理の一部、基板上に金属被膜層をパターン形成する処理、流体作用を利用した表示素子を組み立てるのに用いるウェルまたは凹部などの物理的構造物を製作する処理、ビア予備画定工程より後で、基板をイオン交換する処理、アクティブバックプレーン、または、パッシブマトリックス相互接続部を形成する処理、並びに／若しくは、基板表面に光学素子を製作する処理を含みうるが、それらに限定されない。そのような非ビア基板改変工程は、基板表面を改変するが、直接的には、ビア形成処理の一部ではない任意の処理を含む。図４ｂを参照すると、更なる非ビア基板改変工程を行って、非ビア構造物４４７を生じさせた後の基板４０５を示している。
図３を参照すると、基板にビア形成工程を行う（ブロック３３０）。ビア形成工程は、それによって、基板を貫通するか、または、部分的に基板内に延伸するビアを形成する任意の処理を含み、上記ビア予備画定工程を行うことで生じた基板表面の変形部で、完成したビアを生じさせうる。したがって、形成されたビアは、貫通孔であるか、または、ブラインドビアでありうる。そのようなビア形成工程は、例えば、ドライまたはウェット化学エッチング処理を含みうる。基板に開口部を生成するのに当業者に知られた任意の処理を、ビア形成工程を行うために選択された処理がビア予備画定工程とビア形成工程の間で行われる任意の非ビア基板改変処理と適合する限りは、実施形態に関して用いうることに、留意すべきである。この適合性とは、（１）ビア形成処理が、いずれの非ビア基板改変物も破損させないこと、および、（２）ビア形成処理が、非ビア基板改変物を含む環境内で行われることの両方の特性を含む。図４ｃを参照すると、ビア形成工程を行って、ビア４５０を開口させた後の基板４０５を示している。図３に戻り、ビア形成後に、基板に対する処理は完了したと考えるか、または、更なる非ビア基板改変工程を行いうる（ブロック３３５）。図４ｄを参照すると、更なる非ビア基板改変工程を行って、非ビア構造物４５５を形成した後の基板４０５を示している。
図５を参照すると、流れ図５００は、本発明の１つ以上の実施形態による更に他のビア形成方法を示しており、基板の第１の表面にビア予備画定工程を行い、次に、基板の第２の表面に１組の非ビア構造物を形成し、更に、基板の第１の表面に戻り、そこにビア形成工程を行う。流れ図５００にしたがって、基板を提供する（ブロック５０５）。基板は、図１を参照して記載した基板と同様でありうる。基板は、基板の第１の表面を第１の基板搬送部に置いた状態で、第１の基板搬送部に固定される（ブロック５１０）。ビア予備画定工程を、基板の第２の表面に行う（ブロック５１５）。例として、ビア予備画定工程は、基板を改変して、ビアを形成すべき位置を示す印を付けるか、または、他の方法で位置を示す工程を含みうる。様々な実施形態において、ビア予備画定工程は、変形部を、ビアを形成すべき位置に生成する工程を含む。そのようなビア予備画定工程を、図１を参照して記載したビア予備画定工程と同様に行いうる。図６ａを参照すると、ビア予備画定工程を行って、多数の変形部６３０を基板６０５の第２の表面６１０に生じさせた後の第１の基板搬送部６２０および基板６０５を、示している。基板６０５の第１の表面６１５を、第１の基板搬送部６２０の上面６２５に対して押圧している。
図５に戻り、次に、基板を第１の基板搬送部から取り外す（ブロック５２０）。図６ｂを参照すると、第１の基板搬送部６２０から取り外した基板６０５を示している。図５に戻り、基板を、第２の基板搬送部に、基板の第２の表面を第２の基板搬送部に置いた状態で取り付ける（ブロック５２５）。ビア予備画定工程を第１の基板搬送部を用いて行い、次の処理を第２の基板搬送部を用いて行うことで、ビア形成工程から、ビア形成工程とビア予備画定工程の間に行われる非ビア基板改変工程によって分かれたビア予備画定工程を含むものである遅延ビア形成工程を用いた処理において、更なる柔軟性を実現しうる。特に、ビア予備画定工程を、１つの製造設備または処理ラインで、第１の基板搬送部を用いて行い、更に、ビア形成工程を含む処理を他の製造設備または処理ラインで、第２の基板搬送部を用いて行いうる。
非ビア基板改変工程を、基板の第１の表面に行う（ブロック５３０）。多数の例のうち、単にいくつかの例として、非ビア基板改変工程は、トランジスタを基板上にパターン形成する処理か、または、そのようなトランジスタをパターン形成するのに関わる処理の一部、基板上に金属被膜層をパターン形成する処理、流体作用を利用した表示素子を組み立てるのに用いるウェルまたは凹部などの物理的構造物を製作する処理、アクティブバックプレーン、または、パッシブマトリックス相互接続部を形成する処理、センサまたはアンテナ構造物を製作する処理、太陽電池構造物を製作する処理、基板を熱サイクルに曝す工程、基板表面に対する真空またはウェットまたは機械的処理、基板表面に膜または被膜を生成する処理、並びに／若しくは、基板表面に光学素子を製作する処理を含みうるが、それらに限定されない。そのような非ビア基板改変工程は、基板表面を改変するが、直接的には、ビア形成処理の一部ではない任意の処理を含む。したがって、例えば、基板自体の中へと、または、基板の上面に形成された層へと延伸した開口部またはウェルを含むウェル構造物を基板表面に形成する場合、そのような処理は、ビア形成処理に直接関係しないので、非ビア基板改変工程である。このことは、ビア予備画定工程の一部として画定されたビア位置が、上記ウェルの開口部の底部から延伸する場合にも、当てはまる。これに対し、例えば、ビア予備画定工程を、パターン形成とエッチングにより、基板表面に印を付けて行う場合には、そのパターン形成およびエッチング処理は、ビア形成処理に直接関係するビア予備画定工程に含まれるので、非ビア基板改変工程ではない。図６ｃを参照すると、第２の基板搬送部６８０に、第２の表面６１０を第２の基板搬送部６８０の表面６８５に当てた状態で取り付けられた基板６０５を示しており、様々な非ビア構造物６４５、６４７を基板６０５の第１の表面６１５に形成した後の状態を示している。
図５に戻り、提供された基板を、第２の基板搬送部から取り外し（ブロック５３５）、次に、基板を、基板の第１の表面を第２の基板搬送部に向けた状態で、第２の基板搬送部に再び固定する（ブロック５４０）。この構成において、基板は、基板の第２の表面を処理するために用意されている。基板を、第２の基板搬送部によって固定した状態で、非ビア基板改変工程を基板の第２の表面に行う（ブロック５４５）。図６ｄを参照すると、第２の基板搬送部６８０に、第１の表面６１５を第２の基板搬送部６８０の表面６８５に向けた状態で取り付けられた基板６０５を示しており、様々な非ビア構造物６６０を基板６０５の第２の表面６１０に形成した後の状態を示している。
図５に戻り、ビア形成工程を基板に行う（ブロック５５０）。ビア形成工程は、それによって、基板を貫通するか、または、部分的に基板内に延伸するビアを形成する任意の処理を含み、上記ビア予備画定工程を行うことで生じた基板表面の変形部で、完成したビアを生じさせうる。したがって、形成されたビアは、貫通孔であるか、または、ブラインドビアでありうる。そのようなビア形成工程は、例えば、ドライまたはウェット化学エッチング処理を含みうる。基板に開口部を生成するのに当業者に知られた任意の処理を、ビア形成工程を行うために選択された処理がビア予備画定工程とビア形成工程の間で行われる任意の非ビア基板改変処理と適合する限りは、実施形態に関して用いうることに、留意すべきである。この適合性とは、（１）ビア形成処理が、いずれの非ビア基板改変物も破損させないこと、および、（２）ビア形成処理が、非ビア基板改変物を含む環境内で行われることの両方の特性を含む。図６ｅを参照すると、ビア形成工程を行って、ビア６５０を開口させた後の基板６０５を示している。図５に戻り、ビア形成後に、基板に対する処理は完了したと考えるか、または、更なる非ビア基板改変工程を行いうる（ブロック５５５）。
要するに、本発明は、ビアを有するアセンブリを形成するための新たなシステム、装置、方法、および、配列を提供するものである。本発明の１つ以上の実施形態を詳細に記載したが、当業者には、本発明の精神を変えることなく、様々な代替例、変更例、および、等価物が明らかだろう。したがって、上記記載が、添付の請求項によって画定される本発明の範囲を制限すると、捉えるべきではない。
以下、本発明の好ましい実施形態を項分け記載する。
実施形態１
基板にビアを形成する方法において、
基板でのビア予備画定工程であって、前記基板の表面に少なくとも１つの視認可能な変形部を生成する工程と、
前記ビア予備画定工程より後に、非ビア構造物を前記基板上に形成する工程と、
前記非ビア構造物を前記基板上に形成する工程より後に、前記変形部に対応した位置で、該基板にビアを形成する工程と、
を含む方法。
実施形態２
前記基板での前記ビア予備画定工程は、任意の非ビア構造物を該基板上に形成する工程より前に行われるものである、実施形態１に記載の方法。
実施形態３
前記基板での前記ビア予備画定工程は、該基板での任意の他の処理より前に行われるものである、実施形態１に記載の方法。
実施形態４
前記ビア予備画定工程は、レーザエネルギーを用いて、前記基板の前記表面に前記少なくとも１つの変形部を生成する工程を含むものである、実施形態１に記載の方法。
実施形態５
前記ビアを形成する工程は、エッチング処理を用いて行われるものである、実施形態１に記載の方法。
実施形態６
前記エッチング処理は、ウェットエッチング、および、ドライエッチングからなる群から選択されるものである、実施形態５に記載の方法。
実施形態７
前記ビアの開口部の面積の前記変形部の開口部の面積に対する比は、少なくとも５：１である、実施形態１に記載の方法。
実施形態８
前記ビアの開口部の面積の前記変形部の開口部の面積に対する比は、少なくとも３：１である、実施形態１に記載の方法。
実施形態９
前記基板での前記ビア予備画定工程は、該基板が第１の基板搬送部に固定された時に行われるものであり、
前記基板に前記ビアを形成する工程は、該基板が第２の基板搬送部に固定された時に行われるものである、実施形態１に記載の方法。
実施形態１０
前記基板の材料は、ガラス、セラミック、ポリマー、金属、並びに、ガラス、セラミック、ポリマー、および、金属の２つ以上の組合せからなる群から選択されるものである、実施形態１に記載の方法。
実施形態１１
前記非ビア構造物は、流体作用を利用して組み立てられた微細素子を受け付け可能なウェル、トランジスタ、電気接続部、光学素子、センサ構造物、アンテナ構造物、太陽電池構造物、前記基板の表面上の膜または被膜、および、導電トレースからなる群から選択されるものである、実施形態１に記載の方法。
実施形態１２
基板にビアを形成する方法において、
少なくとも１つの変形部を基板の第１の表面に含む前記基板を提供する工程と、
前記基板の選択した表面上で、非ビア関連処理を行う工程と、
前記非ビア関連処理を行った後に、前記変形部に対応した位置で、前記基板にビアを形成する工程と、
を含む方法。
実施形態１３
前記選択した表面は、前記第１の表面、および、第２の表面からなる群から選択されたものである、実施形態１２に記載の方法。
実施形態１４
前記基板に前記ビアを形成する工程の間、該基板は、該基板の前記第１の表面が処理されるように、基板搬送部に固定されたものである、実施形態１２に記載の方法。
実施形態１５
前記基板の前記選択した表面は、該基板の第２の表面であり、
前記非ビア関連処理を前記基板の前記選択した表面に行う間、該基板は、該基板の前記第２の表面が処理されるように、前記基板搬送部に固定されたものである、実施形態１４に記載の方法。
実施形態１６
前記基板の前記選択した表面は、該基板の前記第１の表面であり、
前記非ビア関連処理を前記基板の前記選択した表面に行う間、該基板は、該基板の前記第１の表面が処理されるように、前記基板搬送部に固定されたものである、実施形態１４に記載の方法。
実施形態１７
前記基板の前記選択した表面上で、前記非ビア関連処理を行う工程は、結果的に、該基板の該選択した表面上に非ビア構造物を生成するものである、実施形態１２に記載の方法。
実施形態１８
前記非ビア構造物は、流体作用を利用して組み立てられた微細素子を受け付け可能なウェル、トランジスタ、電気接続部、光学素子、センサ構造物、アンテナ構造物、太陽電池構造物、前記基板の表面上の膜または被膜、および、導電トレースからなる群から選択されるものである、実施形態１７に記載の方法。
実施形態１９
前記基板の前記第１の表面に少なくとも１つの変形部を生じさせるビア予備画定工程を、
更に含む、実施形態１２に記載の方法。
実施形態２０
前記ビアを形成する工程は、エッチング処理を用いて行われるものである、実施形態１２に記載の方法。
実施形態２１
前記基板の材料は、ガラス、セラミック、並びに、ガラスおよびセラミックの組合せからなる群から選択されるものである、実施形態１２に記載の方法。
実施形態２２
基板にビアを形成する方法において、
基板を第１の基板搬送部に固定する工程であって、前記基板の材料は、ガラス、セラミック、ポリマー、金属、並びに、ガラス、セラミック、ポリマー、および、金属の２つ以上の組合せからなる群から選択されるものである工程と、
前記基板が前記第１の基板搬送部に固定された時に、レーザを用いて、前記基板でのビア予備画定処理を行って、少なくとも１つの変形部を、該基板の表面に生成する工程と、
前記基板を前記第１の基板搬送部から取り外して、該基板を、第２の基板搬送部に固定する工程と、
前記ビア予備画定処理より後で、非ビア構造物を前記基板上に形成する工程であって、前記非ビア構造物は、流体作用を利用して組み立てられた微細素子を受け付け可能なウェル、トランジスタ、電気接続部、光学素子、および、導電トレースからなる群から選択されるものである工程と、
前記基板が前記第２の基板搬送部に固定された時に、前記変形部に対応した位置で、該基板にビアを形成する工程と、
を含む方法。
２０５、４０５、６０５ 基板
２１０、４１０、６１５ 第１の表面
２１５、４１５、６１０ 第２の表面
２２０、４２０ 基板搬送部
２３０、４３０、６３０ 変形部
２４０ 開口部
２４５、４４５、４４７、４５５、６４５、６４７、６６０ 非ビア構造物
２５０、４５０、６５０ ビア
６２０ 第１の基板搬送部
６８０ 第２の基板搬送部

Claims (14)

  1. 基板にビアを形成する方法において、
    基板でのビア予備画定工程であって、前記基板の表面に少なくとも１つの視認可能な変形部を生成する工程と、
    前記ビア予備画定工程より後に、非ビア構造物を前記基板上に形成する工程と、
    前記非ビア構造物を前記基板上に形成する工程より後に、前記変形部に対応した位置で、該基板にビアを形成する工程と、
    を含み、前記変形部は、直径が５マイクロメートル未満である方法。
  2. 前記基板での前記ビア予備画定工程は、任意の非ビア構造物を該基板上に形成する工程より前に行われるものである、請求項１に記載の方法。
  3. 前記基板での前記ビア予備画定工程は、該基板での任意の他の処理より前に行われるものである、請求項１または２に記載の方法。
  4. 前記ビア予備画定工程は、レーザエネルギーを用いて、前記基板の前記表面に前記少なくとも１つの変形部を生成する工程を含むものである、請求項１から３のいずれか１項に記載の方法。
  5. 前記ビアを形成する工程は、エッチング処理を用いて行われるものである、請求項１から４のいずれか１項に記載の方法。
  6. 前記ビアの開口部の面積の前記変形部の開口部の面積に対する比は、少なくとも５：１である、請求項１から５のいずれか１項に記載の方法。
  7. 前記基板での前記ビア予備画定工程は、該基板が第１の基板搬送部に固定された時に行われるものであり、
    前記基板に前記ビアを形成する工程は、該基板が第２の基板搬送部に固定された時に行われるものである、請求項１から６のいずれか１項に記載の方法。
  8. 前記基板の材料は、ガラス、セラミック、ポリマー、金属、並びに、ガラス、セラミック、ポリマー、および、金属の２つ以上の組合せからなる群から選択されるものである、請求項１から７のいずれか１項に記載の方法。
  9. 前記非ビア構造物は、流体作用を利用して組み立てられた微細素子を受け付け可能なウェル、トランジスタ、電気接続部、光学素子、センサ構造物、アンテナ構造物、太陽電池構造物、前記基板の表面上の膜または被膜、および、導電トレースからなる群から選択されるものである、請求項１から８のいずれか１項に記載の方法。
  10. 基板にビアを形成する方法において、
    少なくとも１つの変形部を基板の第１の表面に含む前記基板を提供する工程と、
    前記基板の選択した表面上で、非ビア関連処理を行う工程と、
    前記非ビア関連処理を行った後に、前記変形部に対応した位置で、前記基板にビアを形成する工程と、
    を含み、前記変形部は、直径が５マイクロメートル未満である方法。
  11. 前記基板に前記ビアを形成する工程の間、該基板は、該基板の前記第１の表面が処理されるように、基板搬送部に固定されたものである、請求項１０に記載の方法。
  12. 前記基板の前記選択した表面は、該基板の第２の表面であり、
    前記非ビア関連処理を前記基板の前記選択した表面に行う間、該基板は、該基板の前記第２の表面が処理されるように、前記基板搬送部に固定されたものである、請求項１１に記載の方法。
  13. 前記基板の前記選択した表面は、該基板の前記第１の表面であり、
    前記非ビア関連処理を前記基板の前記選択した表面に行う間、該基板は、該基板の前記第１の表面が処理されるように、前記基板搬送部に固定されたものである、請求項１１に記載の方法。
  14. 基板にビアを形成する方法において、
    基板を第１の基板搬送部に固定する工程であって、前記基板の材料は、ガラス、セラミック、ポリマー、金属、並びに、ガラス、セラミック、ポリマー、および、金属の２つ以上の組合せからなる群から選択されるものである工程と、
    前記基板が前記第１の基板搬送部に固定された時に、レーザを用いて、前記基板でのビア予備画定処理を行って、少なくとも１つの変形部を、該基板の表面に生成する工程と、
    前記基板を前記第１の基板搬送部から取り外して、該基板を、第２の基板搬送部に固定する工程と、
    前記ビア予備画定処理より後で、非ビア構造物を前記基板上に形成する工程であって、前記非ビア構造物は、流体作用を利用して組み立てられた微細素子を受け付け可能なウェル、トランジスタ、電気接続部、光学素子、および、導電トレースからなる群から選択されるものである工程と、
    前記基板が前記第２の基板搬送部に固定された時に、前記変形部に対応した位置で、該基板にビアを形成する工程と、
    を含み、前記変形部は、直径が５マイクロメートル未満である方法。
JP2019523585A 2016-11-07 2017-10-31 電子素子の遅延ビア形成 Active JP7110189B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/344,760 US20180130705A1 (en) 2016-11-07 2016-11-07 Delayed Via Formation in Electronic Devices
US15/344,760 2016-11-07
PCT/US2017/059268 WO2018085262A1 (en) 2016-11-07 2017-10-31 Delayed via formation in electronic devices

Publications (2)

Publication Number Publication Date
JP2019534572A JP2019534572A (ja) 2019-11-28
JP7110189B2 true JP7110189B2 (ja) 2022-08-01

Family

ID=62064474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019523585A Active JP7110189B2 (ja) 2016-11-07 2017-10-31 電子素子の遅延ビア形成

Country Status (6)

Country Link
US (1) US20180130705A1 (ja)
JP (1) JP7110189B2 (ja)
KR (1) KR102540370B1 (ja)
CN (1) CN110050337A (ja)
TW (1) TWI737847B (ja)
WO (1) WO2018085262A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10424606B1 (en) 2018-04-05 2019-09-24 Corning Incorporated Systems and methods for reducing substrate surface disruption during via formation
WO2021050514A1 (en) 2019-09-13 2021-03-18 Corning Incorporated Systems and methods for reducing via formation impact on electronic device formation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069176A (ja) 2001-08-28 2003-03-07 Kyocera Corp サファイア基板とその製造方法およびこれを用いた電子装置とその製造方法
JP2004363324A (ja) 2003-06-04 2004-12-24 Sony Chem Corp フレキシブル配線基板の製造方法
WO2016051781A1 (ja) 2014-10-03 2016-04-07 日本板硝子株式会社 貫通電極付ガラス基板の製造方法及びガラス基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803408B2 (ja) * 1991-10-03 1998-09-24 三菱電機株式会社 半導体装置
JPH06326496A (ja) * 1993-05-12 1994-11-25 Oki Electric Ind Co Ltd プリント板における位置決め方法
US6835426B2 (en) * 2001-01-19 2004-12-28 Potomac Photonics, Inc. Method and apparatus for pulse-position synchronization in miniature structures manufacturing processes
EP1547780A4 (en) * 2002-09-30 2012-01-25 Sony Corp METHOD AND DEVICE FOR POSITIONING ELECTRONIC COMPONENTS
US20040187297A1 (en) * 2003-03-27 2004-09-30 E Touch Corporation Method of fabricating a polymer resistor in an interconnection via
US7057133B2 (en) * 2004-04-14 2006-06-06 Electro Scientific Industries, Inc. Methods of drilling through-holes in homogenous and non-homogenous substrates
JP2006019690A (ja) * 2004-06-02 2006-01-19 Matsushita Electric Ind Co Ltd パターン解析方法及びパターン解析装置並びに歩留まり算出方法及び歩留まり算出装置
US20070031992A1 (en) * 2005-08-05 2007-02-08 Schatz Kenneth D Apparatuses and methods facilitating functional block deposition
JP5263918B2 (ja) * 2007-07-24 2013-08-14 日本電気株式会社 半導体装置及びその製造方法
US7803714B2 (en) * 2008-03-31 2010-09-28 Freescale Semiconductor, Inc. Semiconductor through silicon vias of variable size and method of formation
TWI593048B (zh) * 2009-07-21 2017-07-21 尼康股份有限公司 Substrate processing system, substrate holder, substrate holder pair, substrate bonding apparatus, and device manufacturing method
US8951911B2 (en) * 2011-03-31 2015-02-10 Applied Materials, Inc. Process for damascene structure with reduced low-k damage
US8716128B2 (en) * 2011-04-14 2014-05-06 Tsmc Solid State Lighting Ltd. Methods of forming through silicon via openings
KR20140105522A (ko) * 2012-01-05 2014-09-01 다우 글로벌 테크놀로지스 엘엘씨 2개 이상의 박막 기반 상호접속된 광전지의 개선된 제조 방법
US8652940B2 (en) * 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US10141251B2 (en) * 2014-12-23 2018-11-27 General Electric Company Electronic packages with pre-defined via patterns and methods of making and using the same
CN105472892A (zh) * 2015-12-30 2016-04-06 东莞生益电子有限公司 一种电路板的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069176A (ja) 2001-08-28 2003-03-07 Kyocera Corp サファイア基板とその製造方法およびこれを用いた電子装置とその製造方法
JP2004363324A (ja) 2003-06-04 2004-12-24 Sony Chem Corp フレキシブル配線基板の製造方法
WO2016051781A1 (ja) 2014-10-03 2016-04-07 日本板硝子株式会社 貫通電極付ガラス基板の製造方法及びガラス基板

Also Published As

Publication number Publication date
TWI737847B (zh) 2021-09-01
TW201826361A (zh) 2018-07-16
KR102540370B1 (ko) 2023-06-05
KR20190068641A (ko) 2019-06-18
JP2019534572A (ja) 2019-11-28
US20180130705A1 (en) 2018-05-10
WO2018085262A1 (en) 2018-05-11
CN110050337A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
TWI785052B (zh) 包括穿透孔洞貫孔的組件基板及其製作方法
US10629744B2 (en) Electronic device and method for fabricating the same
JP4585745B2 (ja) 半導体デバイスを形成する方法
JP5899220B2 (ja) ロール状の母基板を利用したフレキシブル電子素子の製造方法、フレキシブル電子素子及びフレキシブル基板
KR102354388B1 (ko) 마스크 프레임 어셈블리 제조방법
TWI798279B (zh) 使用保護性材料的貫穿玻璃通孔的製造
US9862595B2 (en) Method for manufacturing thin-film support beam
KR20210153676A (ko) 캐리어 기판을 구비하는 디스플레이를 제조하기 위한 방법, 이 방법에 따라 제조된 캐리어 기판, 그리고 유연한 디스플레이를 위해 의도된 커버 유리
JP7110189B2 (ja) 電子素子の遅延ビア形成
Kong et al. Transparent Omni‐Directional Stretchable Circuit Lines Made by a Junction‐Free Grid of Expandable Au Lines
JP2021518277A (ja) Ｍｅｍｓおよびｎｅｍｓ構造
US10660202B1 (en) Carrier structure and manufacturing method thereof
JP6742711B2 (ja) 凹凸表面貼付用フィルムを用いた表面凹凸被処理物への微細パターン転写方法
US9753201B2 (en) Wire grid polarizer and method of fabricating the same
KR20190136097A (ko) 광-가공성 재료 기판 층들을 사용하는 디스플레이 형성을 위한 시스템들 및 방법들
JP5932919B2 (ja) フレキシブル表示装置の製造方法
KR100925483B1 (ko) 멤스 구조체 제조 방법
TW202005076A (zh) 結合高溫與低溫元件形成的系統與方法
US20170057816A1 (en) Mems device and fabrication method thereof
KR100646962B1 (ko) 결정화 방법 및 그 결정화 방법을 이용한 박막트랜지스터및 그의 제조방법
KR20160052576A (ko) 액체 유리의 응용
CN117747544B (zh) 一种硅通孔的形成方法
US20200020534A1 (en) Method to transfer patterns to a layer
JP2009246090A (ja) フィルムデバイス製造用支持体、およびこれが用いられたフィルムデバイスの製造方法
JPH09205083A (ja) 断熱構造及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220720

R150 Certificate of patent or registration of utility model

Ref document number: 7110189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150