TWI737847B - 電子裝置中的延遲通孔形成 - Google Patents

電子裝置中的延遲通孔形成 Download PDF

Info

Publication number
TWI737847B
TWI737847B TW106138400A TW106138400A TWI737847B TW I737847 B TWI737847 B TW I737847B TW 106138400 A TW106138400 A TW 106138400A TW 106138400 A TW106138400 A TW 106138400A TW I737847 B TWI737847 B TW I737847B
Authority
TW
Taiwan
Prior art keywords
substrate
hole
deformation
carrier
formation
Prior art date
Application number
TW106138400A
Other languages
English (en)
Other versions
TW201826361A (zh
Inventor
尚恩馬修 卡諾
黃甜
Original Assignee
美商康寧公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商康寧公司 filed Critical 美商康寧公司
Publication of TW201826361A publication Critical patent/TW201826361A/zh
Application granted granted Critical
Publication of TWI737847B publication Critical patent/TWI737847B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

具體例係關於在基板中形成通孔的系統與方法，及更明確地，係關於在基板中形成通孔的系統與方法，帶有介於在通孔處理步驟之間的非通孔處理。

Description

電子裝置中的延遲通孔形成
本申請案依據專利法主張2016年11月7日提出申請之美國專利申請案第15/344,760號之優先權權益，其全部內容被依賴且在此以引用方式併入本文。
具體例係關於在基板中形成通孔的系統與方法，及更明確地，係關於在基板中形成通孔的系統與方法，帶有介於在通孔處理步驟之間的非通孔處理。
電子裝置的製造通常涉及在基板內形成通孔。此通孔形成使用一系列的若干步驟而執行，其造成在基板中期望位置處的通孔形成。在基板中形成這些通孔可在基板上形成其他結構之前、在基板上形成所有其他結構之後，或在基板上結構的形成之間。在基板上形成其他結構之前，形成通孔會造成困難於形成其他非通孔結構，其表現出與先形成之通孔的不相容。或者，在基板上形成其他非通孔結構之後，形成通孔會需要相對高的通孔處理對位(registration)，其會是昂貴的或在某些情況是不可能的。
因此，為了至少前述的理由，在本領域中存在著製造電子裝置的先進系統與方法的需求。
一種在基板中形成通孔的方法，此方法包含：在基板上執行通孔預定義(pre-definition)，其中創造至少一變形，此變形在基板表面是可見的；在通孔預定義之後，在基板上形成非通孔結構；及在基板上形成非通孔結構之後，在基板中形成通孔，使得通孔形成在基板中的對應於變形的位置處。
一種在基板中形成通孔的方法，此方法包含：提供基板，此基板包括在基板的第一表面處的至少一變形；在基板的選定表面上執行非通孔相關處理；及在執行非通孔相關處理之後，在基板中形成通孔，使得通孔形成在基板中的對應於變形的位置處。
一種在基板中形成通孔的方法，此方法包含：將基板固定於第一基板載具，其中基板的材料選自一群組，群組由以下所構成：玻璃、陶瓷、聚合物、金屬、及玻璃、陶瓷、聚合物、與金屬的兩者或更多者的組合；當基板固定於第一基板載具時，在基板上執行雷射系通孔預定義，其中在基板表面處創造至少一變形；將基板從第一基板載具移除，與將基板固定於第二基板載具；在通孔預定義之後，在基板上形成非通孔結構，其中非通孔結構選自一群組，群組由以下所構成：能夠接收流體組裝(fulidically assembled)微元件的井、電晶體、電接點、光學裝置、及導電軌跡；及當基板固定於第二基板載具時，在基板中形成通孔，使得通孔形成在基板中的對應於變形的位置處。
具體例係關於在基板中形成通孔的系統與方法，及更明確地，係關於在基板中形成通孔的系統與方法，帶有介於在通孔處理步驟之間的非通孔處理。
各種具體例提供在基板中形成通孔的方法。此等方法包括：在基板上執行通孔預定義，使得至少一變形被創造在基板的至少一表面上或基板的塊體內；在通孔預定義之後，在基板上形成非通孔結構；及在基板上形成非通孔結構之後，在基板中形成通孔，使得通孔形成在基板中的對應於變形的位置處。基板的材料可包括但不限於：玻璃、陶瓷、聚合物、金屬、或前述材料的兩者或更多者的組合，在某些情況中包括多層結構。非通孔結構可為形成在基板頂上的若干結構，包括但不限於：能夠接收流體組裝(fluidically assembled)微元件的井、電晶體、電接點、光學裝置、及導電軌跡。
在前述具體例的某些例子中，在基板上的任何非通孔結構的形成之前，在基板上執行通孔預定義。在特定情況中，在基板上的任何其他處理之前，在基板上執行通孔預定義。在前述具體例的一或多個例子中，通孔預定義包括使用雷射能量以創造至少一變形於基板的至少一表面上或基板的塊體內。在前述具體例的某些例子中，使用乾式蝕刻處理、濕式蝕刻處理、或乾式與濕式蝕刻處理兩者的組合的任一者而完成形成通孔。
在前述具體例的各種例子中，通孔的開口的面積對於此變形的開口的面積的比率是至少5：1。在前述具體例的特定例子中，通孔的開口的面積對於此變形的開口的面積的比率是至少3：1。在其他例子中，此比率可為至少10：1、50：1、或100：1。在前述具體例的某些例子中，當基板固定於第一基板載具或框架時，完成執行在基板上的通孔預定義，及當基板固定於第二基板載具或框架時，完成形成在基板中的通孔。在某些情況中，第一基板載具或框架聯繫於第一器材或生產線，而第二基板載具或框架聯繫於第二器材或生產線。在其他例子中，基板可固定於處理載具或框架，用於通孔預定義及後續裝置或通孔處理步驟兩者。基板也可為獨立的(free-standing)。當基板是網狀(web form)時，通孔預定義步驟也可以捲撓式(roll-to-roll)處理方法執行。
其他具體例提供在基板中形成通孔的方法，包括：提供包括在基板的第一表面處或塊體內的至少一變形的基板；在基板的選定表面上執行非通孔相關處理；及在執行非通孔相關處理之後，在基板中形成通孔，使得通孔形成在基板中的對應於變形的位置處。基板的材料可包括但不限於：玻璃、陶瓷、聚合物、金屬、或這些材料的組合。基板可為多層結構，其中通孔預定義發生在這些層的任一者處。非通孔相關處理可造成在基板的選定表面上的非通孔結構。此非通孔結構可為形成在基板頂上的若干結構的任一者，包括但不限於：能夠接收流體組裝微元件的井、電晶體、電接點、光學裝置、顯示器元件、感應器、光伏元件、膜層、及導電軌跡。選定表面可為基板的第一表面或基板的第二表面任一者。
在前述具體例的某些例子中，在基板中形成通孔期間，基板固定於基板載具或框架，使得基板的第一表面暴露於處理。在某些此等例子中，其中基板的選定表面是基板的第二表面，基板固定於基板載具或框架，在基板的選定表面上執行非通孔相關處理期間，使得基板的第二表面暴露於處理。在其他此等例子中，其中基板的選定表面是基板的第一表面，基板固定於基板載具或框架，在基板的選定表面上執行非通孔相關處理期間，使得基板的第一表面暴露於處理。
在前述具體例的一或多個例子中，在基板的選定表面上執行非通孔相關處理造成在基板的選定表面上的非通孔結構。在前述具體例的特定例子中，此方法進一步包括執行通孔預定義以產生至少一變形於基板的第一表面處或塊體內。此通孔預定義可包括但不限於雷射系變形處理。
又其他具體例提供在基板中形成通孔的方法，包括：將基板固定於第一基板載具或框架；當基板固定於第一基板載具或框架時，在基板上執行雷射系通孔預定義，使得至少一變形被創造在基板的表面處；將基板從第一基板載具或框架移除，並將基板固定於第二基板載具或框架；在通孔預定義之後，在基板上形成非通孔結構；及當基板固定於第二基板載具或框架時，在基板中形成通孔，使得通孔形成在基板中的對應於變形的位置處。基板的材料可例如為玻璃、陶瓷、聚合物、金屬、或這些材料的組合。非通孔結構可為形成在基板頂上的若干結構的任一者，包括但不限於：能夠接收流體組裝微元件的井、電晶體、電接點、光學裝置、顯示器元件、感應器或天線、光伏元件、膜層、及導電軌跡。
轉到圖1，流程圖100顯示根據本發明的某些具體例的用於通孔形成的方法。隨著流程圖100，提供一基板(方塊105)。基板可為適用於裝置製造的任何基板或材料。如某些實例，基板可為玻璃基板、玻璃陶瓷基板、聚合物基板、金屬基板、或陶瓷基板。在某些情況中，基板可由單一材料形成，然後在其他情況中，基板可為多種材料的複合物或不同材料的多層堆疊所構成。在各種情況中，基板是剛性薄片，然而在其他情況中，基板是撓性的且相容於捲繞式處理。在一特定具體例中，基板是Corning® EAGLE XG®薄片。在特定具體例中，基板小於0.7mm厚。在一或多個具體例中，基板小於0.5mm厚。在其他具體例中，基板小於0.3mm厚。在某些特定具體例中，基板小於0.1mm厚。在將執行薄膜電晶體(TFT)處理處，基板可選擇為無鹼組成物。或者，在將執行離子交換處理處，基板可選擇為含鹼基板。基於本文所提供的揭示，本領域的具有通常知識者將認知到可用於關聯不同具體例的各種基板。在各種具體例中，基板可展現在小於0.5奈米(＜0.5nm)至1奈米(1nm)之間的表面粗糙度值(Ra)。基板可具有0.01平方公尺(0.01m2 )與1平方公尺(1m2 )之間的面積。基板可為能夠在大於攝氏600度(＞600°C)的裝置處理溫度。
提供的基板固定於基板載具(方塊110)。在本文使用時，片語「基板載具」是使用其最寬廣的意義，意指可使用於固定基板以用於處理的任何機構，包括但不限於：基板載具或處理框架。基於本文所提供的揭示，本領域的具有通常知識者將認知到關於不同具體例的可用於固定基板的各種機構，根據上述定義，此等機構可被當作「基板載具」。在其他具體例中，也有可能處理基板，而不將基板接合於載具。藉由基板載具固定基板，通孔預定義執行在提供的基板上(方塊115)。在本文使用時，片語「通孔預定義」是使用其最寬廣的意義，意指在基板中形成通孔的任何處理整體，其造成小於在基板中的期望通孔的完全形成。此通孔預定義可以任何材料或多層基板中的任一層而執行。如一實例，通孔預定義可包括修飾基板以標記或指示通孔將形成的位置。在各種具體例中，通孔預定義包括創造在通孔將形成的位置處的變形。在某些此等具體例中，通孔預定義包括創造在通孔將形成的位置處的變形，變形的直徑小於五(5)微米，及隨後的通孔形成包括在基板中形成開口，開口的直徑大於五(5)微米。在其他具體例中，通孔預定義包括在通孔的位置處創造變形，變形的直徑小於三(3)微米，及隨後的通孔形成包括在基板中形成開口，開口的直徑大於五(5)微米。在又其他具體例中，通孔預定義包括在通孔的位置處創造變形，變形的直徑小於一(1)微米，及隨後的通孔形成包括在基板中形成開口，開口的直徑大於五(5)微米。在特定具體例中，通孔預定義包括創造變形，變形小於由隨後的通孔形成所形成的通孔的直徑的尺寸的三分之一。在其他特定具體例中，通孔預定義包括創造變形，變形小於由隨後的通孔形成所形成的通孔的直徑的尺寸的五分之一。
在一特定具體例中，藉由將雷射聚焦在基板表面上的通孔所期望的位置處，以完成通孔預定義。在基板表面上的雷射能量的衝擊造成在基板表面上的變形，變形可用於引導隨後的包括通孔形成的處理步驟。可用於執行前述通孔預定義處理的此雷射系變形處理的實例說明在由Schillinger等人在2014年1月14日提出之標題為「Method and Device for the Laser-Based Machining of Sheet-Like Substrates」的美國專利公開號2014/0199519中；及由Schillinger等人在2014年1月14日提出之標題為「Method and Device for the Laser-Based Machining of Sheet-Like Substrates」的美國專利公開號2014/0199519中；及由Marjanovic等人在2014年12月16日提出之標題為「Method for Rapid Laser Drilling of Holes in Glass and Products Made Therefrom」的美國專利公開號2015/0166396中。前述參考文獻的各者以引用方式全部併入本文。在一特定具體例中，執行差異(differential)通孔預定義，其中展現小於三(3)微米的直徑的變形被創造在基板的一側上，而展現小於十五(15)微米的直徑的變形被創造在基板的另一側上。在又另一特定具體例中，通孔預定義處理包括創造展現小於一(1)微米的直徑的變形被創造在基板的兩側上。基於本文所提供揭示，本領域的具有通常知識者將認知到可用於根據不同具體例執行的通孔預定義的各種處理。
執行非通孔基板修飾(方塊120)。在本文使用時，片語「非通孔基板修飾」或替換地「非通孔處理」是使用其最寬廣的意義，意指修飾基板或其表面(並非形成通孔的一整體部分)的任何處理。恰如許多實例的某些實例，非通孔基板修飾可包括但不限於：圖案化與形成電晶體於基板上，或涉及此圖案化與形成電晶體的處理的某些子集、圖案化與形成金屬化層於基板上、製造諸如使用在顯示器裝置的流體組裝中的井或凹陷的實體結構、在通孔預定義之後的基板的離子交換、形成主動式矩陣背板或被動式矩陣互連、製造感應器或天線結構、製造光伏結構、熱循環此基板、基板表面的真空或濕式或機械處理、創造基板表面上的膜或塗佈、及/或製造基板表面上的光學裝置。此非通孔基板修飾包括修飾並非直接為形成通孔的部分的基板表面所執行的任何處理。因此，例如，於井結構形成在基板表面上處，基板包括延伸進入基板本身或界定在形成在基板的頂部上的層中的開口或井，此處理並非直接關於形成通孔且因此為非通孔基板修飾。即使在界定為通孔預定義的部分的通孔位置從前述的開口或井的底部延伸處也是如此。相反地，例如，於藉由圖案化與蝕刻基板表面中的一標記而執行通孔預定義處，圖案化與蝕刻處理會被包括在通孔預定義中，其直接關於通孔的形成且因此不是非通孔基板修飾。
在基板上執行通孔形成。(方塊125)。通孔形成可包括任何處理，藉此通孔完全地或部分地穿過基板而形成，以產生在對應於在前述通孔預定義期間所創造的基板之表面上或塊體內的變形的位置處的完整通孔。如此一來，形成的通孔可為穿孔(through-hole)通孔或盲(blind)通孔。此通孔形成可包括，例如乾式或濕式化學蝕刻處理。應注意到可使用在本領域中已知的關於具體例之用於在基板中創造開口的任何處理，只要所選的用於執行通孔形成的處理相容於在通孔預定義與通孔形成之間所發生的任何非通孔基板修飾。此相容性包括以下兩者：(1)通孔形成處理不會損害任何非通孔基板修飾，及(2)通孔形成處理將操作在包括非通孔基板修飾的環境中。在通孔形成之後，基板上的處理可被認為完成或可執行額外的非通孔基板修飾(方塊130)。
轉到圖2a-2g，包括符合上述關於圖1的方法的通孔預定義與形成的處理步驟的子集被圖示。轉到圖2a，提供基板205。基板205包括第一表面210與第二表面215。如圖2b所示，基板205固定於基板載具225，使得第二表面215鄰近於基板載具220的表面225。如圖2c所示，執行通孔預定義處理，其造成在第一表面210中的若干變形230。如圖2d-2e所示，執行非通孔基板修飾，其包括形成具有在基板205的第一表面210之上的圖案層235中的開口240的沉積圖案。隨後，非通孔結構245形成在開口240內，並移除圖案層235的剩餘部分。將領會到顯示在圖2d-2e的非通孔基板修飾僅為可在通孔預定義之後與通孔形成之前所執行的許多處理的實例。如圖2f所示，施加通孔形成處理，造成在對應於變形230的位置處的通孔250的形成。在此時刻，完成基板205中的通孔。藉由以一材料填充通孔250的每一者，此材料延伸超過某些非通孔結構245，而執行額外的非通孔基板修飾。
藉由在基板上形成非通孔結構之前執行通孔預定義，在將執行通孔預定義的位置處的基板是原樣的(untouched)。當使用例如上述的雷射系變形處理時，此原樣的基板為通孔位置的增加精確度留下空間。相反地，在基板上的一或多個非通孔結構的形成之後執行通孔預定義處，來自使用以形成非通孔結構的處理步驟的殘留物會留在將形成通孔的位置處的基板上，其負面地影響精確地執行通孔預定義的能力。應注意到在某些情況中，可在基板上形成某些非通孔結構之後執行通孔預定義，其中謹慎地限制此等製造步驟在之後的通孔預定義處理上的影響。
此外，藉由在已經完成使用以形成非通孔結構的某些處理之後執行通孔形成，前面完成的處理不會被由通孔形成造成的完成的通孔負面地影響。例如，形成非通孔結構包括薄膜的真空沉積，在通孔已經延伸穿過基板處，此真空沉積會被負面地影響，由於必要的真空會不是可能的。如另一實例，在基板展現出相對地大於由通孔預定義所造成的任何變形之完全形成的通孔處，基板表面上的光阻的旋膜(spin casting)會被負面地影響。如又另一實例，在基板展現出相對地大於由通孔預定義所造成的任何變形之完全形成的通孔處，由於由較大的開口造成的光學效應，基板表面上的光阻的光學暴露會被負面地影響。
轉到圖3，流程圖300顯示根據本發明的各種具體例的用於通孔形成的另一種方法，其中在第一組的非通孔結構的形成之後，執行通孔預定義，與在插入的第二組非通孔結構的形成之後，執行通孔形成。隨著流程圖300，提供一基板(方塊305)。基板可類似於上述關於圖1的基板。
在基板的第一側上執行非通孔基板修飾(方塊310)。恰如許多實例的某些實例，非通孔基板修飾可包括但不限於：圖案化與形成電晶體於基板上或涉及此圖案化與形成電晶體的處理的某些子集、圖案化與形成金屬化層於基板上、製造諸如使用在顯示器裝置的流體組裝中的井或凹陷的實體結構、形成主動式背板或被動式矩陣互連、製造感應器或天線結構、製造光伏結構、熱循環此基板、基板表面的真空或濕式或機械處理、在基板表面上創造膜或塗佈、及/或在基板表面上製造光學裝置。此非通孔基板修飾包括修飾並非直接為形成通孔的部分之基板表面所執行的任何處理。因此，例如，於井結構形成在基板表面上處，基板包括延伸進入基板本身或進入形成在基板的頂部上的層之開口或井，此處理並非直接關於形成通孔且因此為非通孔基板修飾。即使在界定為通孔預定義的部分的通孔位置從前述的開口或井的底部延伸處也是如此。相反地，例如，於藉由圖案化與蝕刻基板表面中的一標記而執行通孔預定義處，圖案化與蝕刻處理會被包括在通孔預定義中，其直接關於通孔的形成且因此不是非通孔基板修飾。
提供的基板固定於基板載具，基板的第二側鄰近於基板載具(方塊315)。基板載具可為在處理期間能夠牢固地固持基板的任何裝置或系統。基於本文所提供的揭示，本領域的具有通常知識者將認知到可使用關於不同具體例的各種基板載具。或者，提供的基板可固定於基板載具，基板的第一側鄰近於基板載具。
藉由基板載具固定基板，在提供的基板的第一側上執行通孔預定義(方塊320)。如一實例，通孔預定義可包括修飾基板以標配或指示通孔將形成的位置。在各種具體例中，通孔預定義包括創造在通孔將形成的位置處的變形。可類似於上述關於圖1，執行此通孔預定義。轉到圖4a，顯示在已經執行非通孔基板修飾以產生非通孔結構445與隨後的通孔預定義的執行以產生若干變形430於第一表面410中之後的基板載具420與基板405。基板405的第二表面415被按抵於基板載具420的頂表面425。
回到圖3，在執行通孔預定義之後，執行額外的非通孔基板修飾(方塊325)。再次地，恰如許多實例的某些實例，非通孔基板修飾可包括但不限於：圖案化與形成電晶體於基板上或涉及此圖案化與形成電晶體的處理的某些子集、圖案化與形成金屬化層於基板上、製造諸如使用在顯示器裝置的流體組裝中的井或凹陷的實體結構、在通孔預定義之後的基板之離子交換、形成主動式背板或被動式矩陣互連、及/或製造光學裝置於基板表面上。此非通孔基板修飾包括修飾並非直接為形成通孔的部分的基板表面所執行的任何處理。轉到圖4b，顯示在額外的非通孔基板修飾的執行以產生非通孔結構447之後的基板405。
回到圖3，在基板上執行通孔形成(方塊330)。通孔形成可包括任何處理，藉以完全或部分地穿過基板而形成通孔，以產生在基板表面上的變形處的完成通孔，此變形由執行前述通孔預定義所造成。如此一來，形成的通孔可為穿孔通孔或盲通孔。此通孔形成可包括，例如乾式或濕式化學蝕刻處理。應注意到關於具體例可使用本領域中已知的在基板中形成開口的任何處理，只要選擇用於執行通孔形成的處理相容於在通孔預定義與通孔形成之間所發生的任何非通孔基板修飾。此相容性包括以下兩者：(1)通孔形成處理不會損害任何非通孔基板修飾，及(2)通孔形成處理將操作在包括非通孔基板修飾的環境中。轉到圖4c，顯示在通孔形成的執行以打開通孔450之後的基板405。回到圖3，在形成通孔之後，基板處理可被視為完成或可接下來額外的非通孔基板修飾(方塊335)。轉到圖4d，顯示在額外的非通孔基板修飾的執行以形成非通孔結構455之後的基板405。
轉到圖5，流程圖500顯示根據本發明的一或多個具體例的用於通孔形成的又另一方法，其中通孔預定義執行在基板的第一側上，然後形成在基板的第二側上的一組非通孔結構，與在基板的第一側上背向形成通孔。隨著流程圖500，提供一基板(方塊505)。此基板可類似於上述關於圖1的基板。此基板固定於第一基板載具，基板的第一側在第一基板載具上(方塊510)。在基板的第二側上執行通孔預定義(方塊515)。如一實例，通孔預定義可包括修飾基板以標記或指示通孔將形成的位置。在各種具體例中，通孔預定義包括在通孔將形成的位置處創造變形。可類似於上述關於圖1的，執行此通孔預定義。轉到圖6a，顯示在已經執行通孔預定義以產生若干變形630於基板605的第二表面610中之後的第一基板載具620與基板605。基板605的第一表面615按抵於第一基板載具620的頂表面625。
回到圖5，基板接著從第一基板載具移除(方塊520)。轉到圖6b，基板605被顯示為脫離第一基板載具620。回到圖5，基板依附於第二基板載具，基板的第二側在第二基板載具上(方塊525)。藉由使用第一基板載具執行通孔預定義與然後使用第二基板載具的後續處理，使用延遲通孔形成可達成處理中額外的彈性，此延遲通孔形成包括藉由插入非通孔基板修飾而與通孔形成處理分隔開的通孔預定義處理。尤其，可在一製造器材或生產線中使用第一基板載具執行通孔預定義，與在另一製造器材或生產線中使用第二基板載具執行包括通孔形成的進一步處理。
在基板的第一側上執行非通孔基板修飾(方塊530)。恰如許多實例的某些實例，非通孔基板修飾可包括但不限於：圖案化與形成電晶體於基板上或涉及此圖案化與形成電晶體的處理的某些子集、圖案化與形成金屬化層於基板上、製造諸如使用在顯示器裝置的流體組裝中的井或凹陷的實體結構、形成主動式背板或被動式矩陣互連、製造感應器或天線結構、製造光伏結構、熱循環此基板、基板表面的真空或濕式或機械處理、在基板表面上創造膜或塗佈、及/或在基板表面上製造光學裝置。此非通孔基板修飾包括修飾並非直接為形成通孔的部分之基板表面所執行的任何處理。因此，例如，於井結構形成在基板表面上處，基板包括延伸進入基板本身或進入形成在基板的頂部上的層之開口或井，此處理並非直接關於形成通孔且因此為非通孔基板修飾。即使在界定為通孔預定義的部分的通孔位置從前述的開口或井的底部延伸處也是如此。相反地，例如，於藉由圖案化與蝕刻基板表面中的一標記而執行通孔預定義處，圖案化與蝕刻處理會被包括在通孔預定義中，其直接關於通孔的形成且因此不是非通孔基板修飾。轉到圖6c，基板605被顯示依附於第二基板載具680，第二側610抵靠於第二基板載具680的表面685，及在基板605的第一表面615上的各種非通孔結構645、647的後形成。
回到圖5，提供的基板從第二基板載具脫離(方塊535)，然後再固定於第二基板載具，基板的第一側朝向此基板載具(方塊540)。在此組態中，此基板被準備用於在基板的第二側上的處理。藉由第二基板載具固定此基板，非通孔基板修飾執行在基板的第二側上(方塊545)。轉到圖6d，基板605被顯示為依附於第二基板載具680，第一側615朝向第二基板載具680的表面685，及在基板605的第二表面610上的各種非通孔結構660的後形成。
回到圖5，在基板上執行通孔形成(方塊550)。通孔形成可包括任何處理，藉以完全或部分地穿過基板而形成通孔，以產生在基板表面上的變形處的完成通孔，此變形由執行前述通孔預定義所造成。如此一來，形成的通孔可為穿孔通孔或盲通孔。此通孔形成可包括，例如乾式或濕式化學蝕刻處理。應注意到關於具體例可使用本領域中已知的在基板中形成開口的任何處理，只要選擇用於執行通孔形成的處理相容於在通孔預定義與通孔形成之間所發生的任何非通孔基板修飾。此相容性包括以下兩者：(1)通孔形成處理不會損害任何非通孔基板修飾，及(2)通孔形成處理將操作在包括非通孔基板修飾的環境中。轉到圖6e，顯示在通孔形成的執行以打開通孔650之後的基板605。回到圖5，在形成通孔之後，基板處理可被視為完成或可接下來額外的非通孔基板修飾(方塊555)。
最後，本發明提供用於形成通孔組裝的新穎系統、裝置、方法、及佈置。儘管已在上方給出本發明的一或多個具體例的詳細說明，在不悖離本發明的精神下，各種變化、修飾、及等效物對於本領域的具有通常知識者是顯而易見的。因此，上述說明不應視為限制本發明的範疇，本發明的範疇由隨附的申請專利範圍所界定。
100‧‧‧流程圖105、110、115、120、125、130‧‧‧方塊205‧‧‧基板210‧‧‧第一表面215‧‧‧第二表面220‧‧‧基板載具225‧‧‧表面230a、230b、230c、230d‧‧‧變形235‧‧‧圖案層240a、240b、240c、240d、240e、240f、240g、240h‧‧‧開口245a、245b、245c、245d、245e、245f、245g、245h‧‧‧非通孔結構250a、250b、250c、250d‧‧‧通孔255a、255b、255c、255d‧‧‧填充300‧‧‧流程圖305、310、315、320、325、330、335‧‧‧方塊405‧‧‧基板410‧‧‧第一表面415‧‧‧第二表面420‧‧‧基板載具425‧‧‧頂表面430a、430b‧‧‧變形445a、445b、445e、445f‧‧‧非通孔結構447a、447b、447c、447d‧‧‧非通孔結構450a、450b‧‧‧通孔455a、455b、455c‧‧‧非通孔結構500‧‧‧流程圖505、510、515、520、525、530、535、540、545、550、555‧‧‧方塊605‧‧‧基板610‧‧‧第二表面615‧‧‧第一表面620‧‧‧第一基板載具625‧‧‧頂表面630a、630b、630c、630d‧‧‧變形645a、645b、645e、645f‧‧‧非通孔結構647a、647b、647c、647d‧‧‧非通孔結構650a、650b、650c、650d‧‧‧通孔660a、660b、660c‧‧‧非通孔結構680‧‧‧第二基板載具685‧‧‧表面
參照描述在說明書的其餘部分中的圖式，可了解本發明的各種具體例的進一步理解。在圖式中，在貫穿數個圖式中使用相同的元件符號以指稱類似部件。在某些例子中，由小寫字母構成的次標記是關於指示多個類似部件的一者的元件符號。當參照沒有存在次標記說明的元件符號時，其意於指稱所有的此種多個類似部件。
圖1是顯示根據本發明的某些具體例的用於通孔形成的方法的流程圖；
圖2a-2g顯示符合圖1所示方法的包括通孔預定義與形成的處理步驟的子集；
圖3是顯示根據本發明的各種具體例的用於通孔形成的另一方法的流程圖，其中在非通孔結構的第一子集的形成之後，執行通孔預定義，及在非通孔結構的第二子集的形成之後，執行通孔形成；
圖4a-4d顯示符合圖3所示方法的包括通孔預定義與形成的處理步驟的子集；
圖5是顯示根據本發明的一或多個具體例的用於通孔形成的又另一方法的流程圖，其中通孔預定義執行在基板的第一側上，然後形成一組非通孔結構在基板的第二側上及在基板的第一側上向後形成通孔；及
圖6a-6e顯示符合圖5所示方法的包括通孔預定義與形成的處理步驟的子集。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
300‧‧‧流程圖
305、310、315、320、325、330、335‧‧‧方塊

Claims (22)

  1. 一種在一基板中形成多個通孔的方法，該方法包含以下步驟：在一基板上執行一通孔預定義(pre-definition)，其中創造至少一變形，該變形在該基板表面處是可見的；在該通孔預定義之後，在該基板上形成一非通孔結構；及在該基板上形成該非通孔結構之後，在該基板中形成一通孔，使得該通孔形成在該基板中藉由該變形所引導的一位置處，其中該基板由一基板材料所製成，及其中在該基板中形成該通孔包括移開該基板材料的一部分。
  2. 如請求項1所述之方法，其中在該基板上的任何非通孔結構的形成之前，在該基板上執行該通孔預定義。
  3. 如請求項1所述之方法，其中在該基板上的任何其他處理之前，在該基板上執行該通孔預定義。
  4. 如請求項1所述之方法，其中該通孔預定義包括：使用雷射能量以創造在該基板表面處的該至少一變形。
  5. 如請求項1所述之方法，其中形成該通孔是 使用一蝕刻處理而完成的。
  6. 如請求項5所述之方法，其中該蝕刻處理選自一群組，該群組由以下所構成：一濕式蝕刻與一乾式蝕刻。
  7. 如請求項1所述之方法，其中該通孔的一開口的一面積對於該變形的一開口的一面積的一比率為至少5：1。
  8. 如請求項1所述之方法，其中該通孔的一開口的一面積對於該變形的一開口的一面積的一比率為至少3：1。
  9. 如請求項1所述之方法，其中當該基板固定於一第一基板載具時，完成執行該基板上的該通孔預定義，及其中當該基板固定於一第二基板載具時，完成形成該基板中的該通孔。
  10. 如請求項1所述之方法，其中該基板的一材料選自一群組，該群組由以下所構成：玻璃、陶瓷、聚合物、金屬、及玻璃、陶瓷、聚合物、與金屬的兩者或更多者的組合。
  11. 如請求項1所述之方法，其中該非通孔結構選自一群組，該群組由以下所構成：能夠接收一流體組裝(fluidically assembled)微元件的一井、一電晶體、一電接點、一光學裝置、一感應器結構、一 天線結構、一光伏結構、在該基板表面上的一膜或塗佈、及一導電軌跡。
  12. 一種在一基板中形成多個通孔的方法，該方法包含以下步驟：提供一基板，該基板包括在該基板的一第一表面處的至少一變形；在該基板的一選定表面上執行非通孔相關處理；及在執行非通孔相關處理之後，在該基板中形成一通孔，使得該通孔形成在該基板中使用該變形用於對齊所選定的一位置處，其中該基板由一基板材料所製成，及其中在該基板中形成該通孔包括移開該基板材料的一部分。
  13. 如請求項12所述之方法，其中該選定表面選自一群組，該群組由以下所構成：該第一表面與一第二表面。
  14. 如請求項12所述之方法，其中在該基板中形成該通孔的期間，該基板固定於一基板載具，使得該基板的該第一表面暴露於處理。
  15. 如請求項14所述之方法，其中該基板的該選定表面是該基板的一第二表面；及其中在該基板的該選定表面上執行非通孔相關處理的期間，該基板固定於該基板載具，使得該基板的該第二表面暴露於處 理。
  16. 如請求項14所述之方法，其中該基板的該選定表面是該基板的該第一表面；及其中在該基板的該選定表面上執行非通孔相關處理的期間，該基板固定於該基板載具，使得該基板的該第一表面暴露於處理。
  17. 如請求項12所述之方法，其中在該基板的該選定表面上執行非通孔相關處理造成在該基板的該選定表面上的一非通孔相關結構。
  18. 如請求項17所述之方法，其中該非通孔結構選自一群組，該群組由以下所構成：能夠接收一流體組裝微元件的一井、一電晶體、一電接點、一光學裝置、一感應器結構、一天線結構、一光伏結構、在該基板表面上的一膜或塗佈、及一導電軌跡。
  19. 如請求項12所述之方法，其中該方法進一步包含以下步驟：執行通孔預定義，以在該基板的該第一表面處產生該至少一變形。
  20. 如請求項12所述之方法，其中使用一蝕刻處理完成形成該通孔。
  21. 如請求項12所述之方法，其中該基板的一材料選自一群組，該群組由以下所構成：玻璃、陶瓷、及玻璃與陶瓷的一組合。
  22. 一種在一基板中形成多個通孔的方法，該方法包含以下步驟：將一基板固定於一第一基板載具，其中該基板的一材料選自一群組，該群組由以下所構成：玻璃、陶瓷、聚合物、金屬、及玻璃、陶瓷、聚合物、與金屬的兩者或更多者的組合；當該基板固定於該第一基板載具時，在該基板上執行一雷射系通孔預定義，其中在該基板表面處創造至少一變形；將該基板從該第一基板載具移除，並將該基板固定於一第二基板載具；在該通孔預定義後，在該基板上形成一非通孔結構，其中該非通孔結構選自一群組，該群組由以下所構成：能夠接收一流體組裝微元件的一井、一電晶體、一電接點、一光學裝置、及一導電軌跡；及當該基板固定於該第二基板載具時，在該基板中形成一通孔，使得該通孔形成在該基板中的對應於該變形的一位置處。
TW106138400A 2016-11-07 2017-11-07 電子裝置中的延遲通孔形成 TWI737847B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/344,760 US20180130705A1 (en) 2016-11-07 2016-11-07 Delayed Via Formation in Electronic Devices
US15/344,760 2016-11-07

Publications (2)

Publication Number Publication Date
TW201826361A TW201826361A (zh) 2018-07-16
TWI737847B true TWI737847B (zh) 2021-09-01

Family

ID=62064474

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106138400A TWI737847B (zh) 2016-11-07 2017-11-07 電子裝置中的延遲通孔形成

Country Status (6)

Country Link
US (1) US20180130705A1 (zh)
JP (1) JP7110189B2 (zh)
KR (1) KR102540370B1 (zh)
CN (1) CN110050337A (zh)
TW (1) TWI737847B (zh)
WO (1) WO2018085262A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10424606B1 (en) 2018-04-05 2019-09-24 Corning Incorporated Systems and methods for reducing substrate surface disruption during via formation
WO2021050514A1 (en) 2019-09-13 2021-03-18 Corning Incorporated Systems and methods for reducing via formation impact on electronic device formation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030157271A1 (en) * 2001-01-19 2003-08-21 Duignan Michael T. Method and apparatus for pulse-position synchronization in miniature structures manufacturing processes
US20050071990A1 (en) * 2002-02-10 2005-04-07 Atsushi Nakamura Electronic-component alignment method and apparatus therefor
US20070031992A1 (en) * 2005-08-05 2007-02-08 Schatz Kenneth D Apparatuses and methods facilitating functional block deposition
US20120214290A1 (en) * 2009-07-21 2012-08-23 Isao Sugaya Substrate holder, pair of substrate holders, substrate bonding apparatus and method for manufacturing devices
US20140360554A1 (en) * 2012-01-05 2014-12-11 Dow Global Technologies Llc Method of producing two or more thin-film-based interconnected photovoltaic cells

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803408B2 (ja) * 1991-10-03 1998-09-24 三菱電機株式会社 半導体装置
JPH06326496A (ja) * 1993-05-12 1994-11-25 Oki Electric Ind Co Ltd プリント板における位置決め方法
JP4703060B2 (ja) * 2001-08-28 2011-06-15 京セラ株式会社 サファイア基板とその製造方法およびこれを用いた電子装置とその製造方法
US20040187297A1 (en) * 2003-03-27 2004-09-30 E Touch Corporation Method of fabricating a polymer resistor in an interconnection via
JP4270495B2 (ja) * 2003-06-04 2009-06-03 ソニーケミカル＆インフォメーションデバイス株式会社 フレキシブル配線基板の製造方法
US7057133B2 (en) * 2004-04-14 2006-06-06 Electro Scientific Industries, Inc. Methods of drilling through-holes in homogenous and non-homogenous substrates
JP2006019690A (ja) * 2004-06-02 2006-01-19 Matsushita Electric Ind Co Ltd パターン解析方法及びパターン解析装置並びに歩留まり算出方法及び歩留まり算出装置
JP5263918B2 (ja) * 2007-07-24 2013-08-14 日本電気株式会社 半導体装置及びその製造方法
US7803714B2 (en) * 2008-03-31 2010-09-28 Freescale Semiconductor, Inc. Semiconductor through silicon vias of variable size and method of formation
US8951911B2 (en) * 2011-03-31 2015-02-10 Applied Materials, Inc. Process for damascene structure with reduced low-k damage
US8716128B2 (en) * 2011-04-14 2014-05-06 Tsmc Solid State Lighting Ltd. Methods of forming through silicon via openings
US8652940B2 (en) * 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
KR102391793B1 (ko) * 2014-10-03 2022-04-28 니혼 이타가라스 가부시키가이샤 관통 전극이 달린 유리 기판의 제조 방법 및 유리 기판
US10141251B2 (en) * 2014-12-23 2018-11-27 General Electric Company Electronic packages with pre-defined via patterns and methods of making and using the same
CN105472892A (zh) * 2015-12-30 2016-04-06 东莞生益电子有限公司 一种电路板的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030157271A1 (en) * 2001-01-19 2003-08-21 Duignan Michael T. Method and apparatus for pulse-position synchronization in miniature structures manufacturing processes
US20050071990A1 (en) * 2002-02-10 2005-04-07 Atsushi Nakamura Electronic-component alignment method and apparatus therefor
US20070031992A1 (en) * 2005-08-05 2007-02-08 Schatz Kenneth D Apparatuses and methods facilitating functional block deposition
US20120214290A1 (en) * 2009-07-21 2012-08-23 Isao Sugaya Substrate holder, pair of substrate holders, substrate bonding apparatus and method for manufacturing devices
US20140360554A1 (en) * 2012-01-05 2014-12-11 Dow Global Technologies Llc Method of producing two or more thin-film-based interconnected photovoltaic cells

Also Published As

Publication number Publication date
JP2019534572A (ja) 2019-11-28
KR20190068641A (ko) 2019-06-18
JP7110189B2 (ja) 2022-08-01
CN110050337A (zh) 2019-07-23
WO2018085262A1 (en) 2018-05-11
US20180130705A1 (en) 2018-05-10
TW201826361A (zh) 2018-07-16
KR102540370B1 (ko) 2023-06-05

Similar Documents

Publication Publication Date Title
KR102354388B1 (ko) 마스크 프레임 어셈블리 제조방법
CN103299448B (zh) 使用辊形状母基板的柔性电子器件的制造方法、柔性电子器件及柔性基板
TWI737847B (zh) 電子裝置中的延遲通孔形成
CN113826235B (zh) 用于制造具有承载基底的显示器的方法、根据该方法制造的承载基底和确定用于柔性的显示器的覆盖玻璃
EP2495295A1 (en) Tackiness adhesive sheet for thin-film substrate fixing
US8881381B2 (en) Method of manufacturing printed circuit board
US20070116948A1 (en) Adhesive film and method of fabricating flexible display using the same
JP2015127441A (ja) 蒸着マスク装置の製造方法
US20070117261A1 (en) Multilayer printed wiring board and method for producing the same
US20070218378A1 (en) Thermally printable electrically conductive ribbon and method
US20090050352A1 (en) Substrate structures for flexible electronic devices and fabrication methods thereof
JP6372755B2 (ja) 蒸着マスクの製造方法、蒸着マスクを作製するために用いられる金属板および蒸着マスク
CN108866478B (zh) 掩膜版制作方法以及掩膜版
JP5810810B2 (ja) トップゲート型アクティブマトリックス基板、およびその製造方法
WO2008105244A1 (ja) アクティブマトリックス基板及びその製造方法並びに平面表示装置
TW200704306A (en) Method for forming via hole in substrate for flexible printed circuit board
JP5315752B2 (ja) フィルムデバイス製造用支持体、およびこれが用いられたフィルムデバイスの製造方法
KR101634091B1 (ko) 상부 ｐｉ 적층 유연기판 및 그 제조 방법
JP4006970B2 (ja) 両面回路基板の製造方法
KR20080069742A (ko) 플렉서블 기판 절단 방법 및 이를 이용한 플렉서블디스플레이 제조 방법
TW202124152A (zh) 微線路印刷電路板之製造方法
TWI438825B (zh) 薄膜圖案的製作方法及基板結構
JP3254299B2 (ja) Ｔａｂ用２層キャリアテープ及びその製造方法
JP2013252680A (ja) サポートキャリア及びワークフィルムの取扱方法
KR20200065073A (ko) Tft 기판의 제조 방법 및 tft 기판