TWI783324B - 線路載板及其製作方法 - Google Patents

線路載板及其製作方法 Download PDF

Info

Publication number
TWI783324B
TWI783324B TW109144168A TW109144168A TWI783324B TW I783324 B TWI783324 B TW I783324B TW 109144168 A TW109144168 A TW 109144168A TW 109144168 A TW109144168 A TW 109144168A TW I783324 B TWI783324 B TW I783324B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
insulating
carrier
layers
Prior art date
Application number
TW109144168A
Other languages
English (en)
Other versions
TW202226905A (zh
Inventor
何崇文
Original Assignee
何崇文
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 何崇文 filed Critical 何崇文
Priority to TW109144168A priority Critical patent/TWI783324B/zh
Priority to CN202110356123.9A priority patent/CN114639654A/zh
Priority to US17/241,081 priority patent/US11227824B1/en
Publication of TW202226905A publication Critical patent/TW202226905A/zh
Application granted granted Critical
Publication of TWI783324B publication Critical patent/TWI783324B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一種線路載板，包括一第一結構層以及一第二結構層。第一結構層具有至少一開口且包括至少一第一絕緣層。第一絕緣層的熱膨脹係數介於2 ppm/℃至5 ppm/℃。第二結構層配置於第一結構層上，且與第一結構層定義出至少一凹槽。第二結構層包括至少一第二絕緣層，且第二絕緣層的熱膨脹係數等於或大於第一絕緣層的熱膨脹係數。

Description

線路載板及其製作方法
本發明是有關於一種載板結構及其製作方法，且特別是有關於一種線路載板及其製作方法。
一般來說，覆晶載板量產產品主流的FCCSP以及FCBGA均從一個核心基板（core）開始製作，用鑽孔、鍍銅、線路而完成二面線路。然後，在核心基板的二面製作數層或多層增層。FCCSP增層的絕緣材料，例如採用BT，而FCBGA增層的絕緣材料，因為線路較細，則例如採用ABF。為了保持製作時載板的穩定以及避免產品板的板彎翹問題，在核心基板其上的增層層數一定需要與在其下面增層層數及其絕緣材料的厚度相等。但是，由於保持載板的穩定性，核心基板須厚度相對較厚，其機械鑽孔密度較雷射盲孔為低（4X），通過此基板的電訊傳輸的頻寬受影響。再者，核心基板上方的增層為產品所必需，但其下方增層主要是為了維持上述所述的機械穩定，因而材料、費用以及製作時間為之增加。
FCBGA雙面增層層數多，其增層材料ABF內含多半不用玻纖，因之相對熱膨脹係數較高，加以晶片和載板的面積大，置放晶片後，加在上面樹脂膜材（Molding）膨脹係數也較高的考量，其高階核心基板超厚，已達到1.2毫米來維持其機械的穩定性，更會增加其材料和製程成本。
本發明提供一種線路載板，用無核心製程方式取代以用有核心基板的製程方式，以減少材料，提升性能，加速製程時間。
本發明還提供一種線路載板的製作方法，其用以製作上述的線路載板，可具有較少的製作步驟且可有效地節省製作成本。
本發明的線路載板，其包括一第一結構層以及一第二結構層。第一結構層具有至少一開口且包括至少一第一絕緣層。第一絕緣層的熱膨脹係數介於2 ppm/℃至5 ppm/℃。第二結構層配置於第一結構層上，且與第一結構層定義出至少一凹槽。第二結構層包括至少一第二絕緣層，且第二絕緣層的熱膨脹係數等於或大於第一絕緣層的熱膨脹係數。
在本發明的一實施例中，上述的第一絕緣層的材質為一玻纖樹脂。
在本發明的一實施例中，上述的第二絕緣層的材質為一雙馬來醯亞胺-三氮雜苯（Bismaleimide triazine，BT）樹脂或味之素增層膜（Ajinomoto build-up film，ABF）。
在本發明的一實施例中，上述的第二結構層更包括多個導電通孔與多層圖案化線路層。第二絕緣層為多個第二絕緣層，其中導電通孔內埋於第二絕緣層，且圖案化線路層與第二絕緣層交替堆疊。圖案化線路層透過導電通孔而電性連接。
在本發明的一實施例中，上述的第一結構層更包括多個導電柱，第一絕緣層為多個第一絕緣層，而導電柱貫穿彼此相疊的第一絕緣層。第二結構層的圖案化線路層透過導電通孔與第一結構層的導電柱電性連接。
在本發明的一實施例中，上述的第一結構層的第一絕緣層為多個第一絕緣層，且第一絕緣層彼此直接堆疊在一起。
在本發明的一實施例中，上述的線路載板還包括一第三結構層，配置於第二結構層上且與第二結構層電性連接。第二結構層位於第一結構層與第三結構層之間。第三結構層包括至少一第三絕緣層，且第三絕緣層的熱膨脹係數相同於每一第一絕緣層的熱膨脹係數。
在本發明的一實施例中，上述的線路載板還包括一防銲層，配置於第二結構層上，且暴露出部分第二結構層。
在本發明的一實施例中，上述的線路載板還包括多個銲球，配置於防銲層所暴露出的第二結構層上。
在本發明的一實施例中，上述的凹槽的深度介於150微米至300微米。
本發明的線路載板的製作方法，其包括以下步驟。提供可重複使用的一載體。載體包括一核心層、配置於核心層相對兩側的多個凸塊、濺鍍於核心層與凸塊上的一不銹鋼層以及形成在不銹鋼層上的一銅層。分別壓合至少一第一絕緣層及位於第一絕緣層上的至少一第二絕緣層於載體的相對兩側。絕緣層具有至少一開口，而開口暴露出凸塊，且位於凸塊上的部分銅層直接接觸第二絕緣層。第一絕緣層的熱膨脹係數介於2 ppm/℃至5 ppm/℃，且第二絕緣層的熱膨脹係數等於或大於第一絕緣層的熱膨脹係數。分離載體與第一絕緣層，而形成彼此分離的多個線路載板。每一線路載板包括彼此疊置的一第一結構層與一第二結構層。第一結構層包括第一絕緣層，而第二結構層包括第二絕緣層，且第一結構層與第二結構層定義出至少一凹槽。
在本發明的一實施例中，上述的線路載板的製作方法還包括分別壓合第一絕緣層及位於第一絕緣層上的第二絕緣層於載體的相對兩側的同時，分別壓合一銅皮於第二絕緣層上。對銅皮及第二絕緣層進行一鑽孔程序、一電鍍程序、一圖案化程序以及一增層程序，而形成多個導電通孔與多層圖案化線路層。第二絕緣層為多個第二絕緣層，而導電通孔內埋於第二絕緣層，且圖案化線路層與第二絕緣層交替堆疊。圖案化線路層透過導電通孔而電性連接。
在本發明的一實施例中，上述的線路載板的製作方法還包括於分別壓合第一絕緣層及位於第一絕緣層上的第二絕緣層於載體的相對兩側之前，形成多個導電柱於載體的相對兩側上。導電柱位於銅層上。於分別壓合第一絕緣層及位於第一絕緣層上的第二絕緣層於載體的相對兩側之後，導電柱貫穿第一絕緣層，且抵接至第二絕緣層。於形成導電通孔與圖案化線路層之後，圖案化線路層透過導電通孔與導電柱電性連接。
在本發明的一實施例中，上述的線路載板的製作方法還包括於分離載體與第一絕緣層之前，分別形成一防銲層於最外側的第二絕緣層上，其中防銲層暴露出最外側的部分圖案化線路層。
在本發明的一實施例中，上述的線路載板的製作方法還包括於分離載體與第一絕緣層之後，形成多個銲球於防銲層所暴露出的圖案化線路層。
在本發明的一實施例中，上述分離載體與第一絕緣層的步驟，包括分離銅層與不銹鋼層；以及移除銅層，而暴露出第一絕緣層。
在本發明的一實施例中，上述的第一絕緣層的材質為一玻纖樹脂。
在本發明的一實施例中，上述的第二絕緣層的材質為一雙馬來醯亞胺-三氮雜苯樹脂或味之素增層膜。
在本發明的一實施例中，上述的凹槽的深度介於150微米至300微米。
在本發明的一實施例中，上述在濺鍍不銹鋼層在凸塊上以及形成在不銹鋼層上的銅層之後，在凸塊旁置放一晶片。分別壓合第一絕緣層及位於第一絕緣層上的第二絕緣層的步驟時，先壓合第一絕緣層，使第一絕緣層的開口暴露出凸塊與晶片，而後壓合第二絕緣層。
基於上述，在本發明的線路載板的設計中，第二結構層與具有開口的第一結構層可定義出用以放置例如是晶片或被動元件的凹槽，其中第一結構層中的第一絕緣層用低熱膨脹係數僅介於2 ppm/℃至5 ppm/℃。藉此，配置於凹槽內且位於開口中的晶片可與第一絕緣層具有相近的熱膨脹係數，有利於後續封裝的可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1G是依照本發明的一實施例的一種線路載板的製作方法的剖面示意圖。關於本實施例的線路載板的製作方法，首先，請參考圖1A，提供可重複使用的載體10。詳細來說，載體10包括核心層12、配置於核心層12相對兩側的多個凸塊14a、14b、濺鍍於核心層12與凸塊14a、14b上的不銹鋼層16以及形成在不銹鋼層16上的銅層18。此處，核心層12例如是不銹鋼基板或核心基板（即硬板，包括玻纖樹脂基材及位於玻纖樹脂基材相對兩側的銅箔），但不以此為限。凸塊14a、14b的高度Ｈ例如是150微米至300微米，其中凸塊14a、14b的高度Ｈ即為後續形成的凹槽C的深度D（請參考圖1G）。此外，本實施例的載體10的熱膨脹係數例如是17 ppm/℃，可降低後續製程中的應力。
接著，請再參考圖1A，可選擇性地，形成多個導電柱P於載體10的相對兩側上，其中導電柱P位於銅層18上。
接著，請同時參考圖1B與圖1C，以熱壓合的方式，分別壓合第一絕緣層112、114、位於第一絕緣層114上的第二絕緣層122以及位於第二絕緣層122上的銅皮S於載體10的相對兩側。第一絕緣層112、114分別具有一開口111、113，且開口111、113彼此連通，其中開口暴露出凸塊14a、14b，且位於凸塊14a、14b上的部分銅層18直接接觸第二絕緣層122。開口111、113的形成方式例如是透過雷射燒蝕第一絕緣層112、114來形成。此時，導電柱P貫穿第一絕緣層112、114，且抵接至第二絕緣層122。特別是，第一絕緣層112、114用低的熱膨脹係數材料，例如是介於2 ppm/℃至5 ppm/℃，且第二絕緣層122的熱膨脹係數等於或大於第一絕緣層112、114的熱膨脹係數。此處，第一絕緣層112、114的材質例如為玻纖樹脂，而第二絕緣層122、124的材質為雙馬來醯亞胺-三氮雜苯樹脂（BT樹脂）或味之素增層膜（ABF）。
接著，請同時參考圖1D與圖1E，對銅皮S及第二絕緣層122進行鑽孔程序、電鍍程序、圖案化程序以及增層程序，而形成多個導電通孔125、129、多層圖案化線路層123、127及第二絕緣層124。導電通孔125、129內埋於第二絕緣層122、124，且圖案化線路層123、127與第二絕緣層122、124交替堆疊。圖案化線路層123、127透過導電通孔125、129而電性連接，且圖案化線路層123、127透過導電通孔125、129與導電柱P電性連接。
接著，請再參考圖1E，分別形成防銲層130於最外側的第二絕緣層124上，其中防銲層130暴露出最外側的部分圖案化線路層127，用以作為與外部電路電性連接的接點。
之後，請同時參考圖1F與圖1G，分離載體10與第一絕緣層112、114，而形成彼此分離的兩個線路載板100a。分離載體10與第一絕緣層112、114的步驟包括，先分離銅層18與不銹鋼層16，之後再移除銅層18，而暴露出第一絕緣層112。此處，每一線路載板100a包括彼此疊置的第一結構層110a與第二結構層120a。第一結構層110a包括第一絕緣層112、114及導電柱P，而第二結構層120a包括第二絕緣層122、124、導電通孔125、129以及圖案化線路層123、127，且第一結構層110a與第二結構層120a定義出凹槽C。此處，凹槽C的深度D例如是介於150微米至300微米。
最後，請再參考圖1G，形成銲球140於防銲層130所暴露出的圖案化線路層127。至此，已完成線路載板100a的製作。
在結構上，請再參考圖1G，線路載板100a包括第一結構層110a以及第二結構層120a。第一結構層110a具有開口111、113且包括第一絕緣層112、114。第一絕緣層112、114的熱膨脹係數介於2 ppm/℃至5 ppm/℃。第二結構層120a配置於第一結構層110a上，且與第一結構層110a定義出凹槽C。第二結構層120a包括第二絕緣層122、124，且第二絕緣層122、124的熱膨脹係數等於或大於第一絕緣層112、114的熱膨脹係數。較佳地，第一絕緣層112、114的材質例如為玻纖樹脂，第二絕緣層122、124的材質例如為雙馬來醯亞胺-三氮雜苯樹脂（簡稱BT樹脂）或味之素增層膜（ABF）。
更進一步來說，在本實施例中，第一結構層110a還包括導電柱P，且導電柱P貫穿彼此相疊的第一絕緣層112、114。換言之，第一結構層110a可視為一種墊材，其上並未設置線路。第二結構層120a還包括導電通孔125、129與圖案化線路層123、127。導電通孔125、129內埋於第二絕緣層122、124，且圖案化線路層123、127與第二絕緣層122、124交替堆疊。圖案化線路層123、127透過導電通孔125、129而電性連接，且圖案化線路層123、27透過導電通孔125、129與第一結構層110a的導電柱P電性連接。在本實施例中，由於沒有核心基板，不必考慮其上方與下方機械平衡的問題，因此每一增層都由於其功能性的需要，故總增層數減少，最多可減少二分之一。
再者，本實施例的線路載板100a還包括防銲層130，配置於第二結構層120a上，且暴露出第二結構層120a的部分圖案化線路層127。此外，本實施例的線路載板100a還包括多個銲球140，其中銲球140配置於防銲層130所暴露出的圖案化線路層127上。
簡言之，在本實施例的線路載板100a的設計中，第二結構層120a與具有開口111、113的第一結構層110a可定義出用以放置例如是晶片（即凹槽C）與/或埋入式晶片的位置，其中第一結構層110a中的第一絕緣層112、114的低熱膨脹係數僅介於2 ppm/℃至5 ppm/℃。藉此，配置於凹槽C內且位於開口111、113中的晶片可與第一絕緣層112、114具有相近的熱膨脹係數，有利於後續封裝的可靠度。再者，本實施例的載體10為可重複使用的載具，因此於拆板後，仍可再次使用，可降低製作成本。此外，拆板後可同時形成兩個線路載板100a，因此可降低生產成本。
在應用上，請參考圖2，其中圖2是於圖1G的線路載板在載板部分製作完成後配置一晶片的剖面示意圖。晶片20可設置在圖1G中的線路載板100a的凹槽C內，其中晶片20的接墊22透過銲球30而電性連接第二結構層120a的導電通孔125。也就是說，晶片20是以覆晶的方式配置於線路載板100a上。
由於本實施例無須使用樹脂膜材（Molding），即可對晶片20進行封裝，因此可降低成本及減少材料間相互作用的複雜性及整體產品的厚度。再者，由於晶片20是配置於線路載板100a的凹槽C內，可受到保護且可通過可靠度的落摔實驗。此外，晶片20相對遠離凹槽C的表面是暴露出於外，且沒有被封裝材料所覆蓋，因此可具有較佳的散熱效果。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖3A是本發明的另一實施例的一種線路載板及配置於此線路載板上的晶片及埋入式晶片的剖面示意圖。請同時參考圖1B與圖3A，本實施例的線路載板100b在濺鍍不銹鋼層16在凸塊14a、14b上以及形成銅層18之後，在凸塊14a、14b旁置放一埋入式晶片40，接著，壓合第一絕緣層112、114，第一絕緣層112、114具有對應的開口在凸塊14a、14b以及埋入式晶片40的位置上。在本實施例中，晶片20配置於線路載板100b的凹槽C1中，且晶片20的接墊22透過銲球30而電性連接線路載板100b。埋入式晶片40配置於線路載板100b的凹槽C1之側邊，且由鑽孔及鍍銅而直接接觸第二線路層120a。
圖3B為是本發明的另一實施例的一種線路載板的局部俯視示意圖。請同時參考圖2與圖3B，本實施例的線路載板100c與上述的線路載板100a相似，兩者的差異在於：在本實施例中，線路載板100c具有四個凹槽C1、C2、C3、C4，其中每一凹槽C1、C2、C3、C4的底部皆沒有圓角或倒角的設計。
須說明的是，本發明並不限制線路載板的凹槽數量以及配置於其內的構件。凹槽的個數可僅只有一個，也可以有多個。配置於凹槽內的構件可以是只有晶片、或只有散熱塊、或晶片與散熱塊的組合，此皆屬於本發明所欲保護的範圍。
圖4是本發明的另一實施例的一種線路載板及配置於此線路載板上的晶片的剖面示意圖。請同時參考圖2與圖4，本實施例的線路載板100d與上述的線路載板100a相似，兩者的差異在於：本實施例的線路載板100d的第一結構層110b沒有配置導電柱，其中第一結構層110b的第一絕緣層112、114彼此直接堆疊在一起。第二結構層120b的第二絕緣層122有七層，而圖案化線路層123有六層，其中導電通孔125內埋於第二絕緣層122，而圖案化線路層123與第二絕緣層122交替堆疊，且圖案化線路層123透過導電通孔125而電性連接。
此外，本實施例的線路載板100d還包括第三結構層150，配置於第二結構層120b上且與第二結構層120b電性連接，其中第二結構層120b位於第一結構層110b與第三結構層150之間。第三結構層150包括第三絕緣層152、154，且第三絕緣層152、154的熱膨脹係數相同於每一第一絕緣層112、114的熱膨脹係數。再者，本實施例的第三結構層150還包括導電通孔156、157與圖案化線路層151、153、155。導電通孔156、157內埋於第三絕緣層152、154，且圖案化線路層151、153、155與第三絕緣層152、154交替堆疊。圖案化線路層151、153、155透過導電通孔156、157而電性連接，且圖案化線路層151、153、155透過導電通孔156、157與第二結構層120b的導電通孔125電性連接。
綜上所述，在本發明的線路載板的設計中，第二結構層與具有開口的第一結構層可定義出用以放置例如是晶片與/或散熱塊的凹槽，其中第一結構層中的第一絕緣層的低熱膨脹係數僅介於2 ppm/℃至5 ppm/℃。藉此，配置於凹槽內且位於開口中的晶片可與第一絕緣層具有相近的熱膨脹係數，有利於後續封裝的可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:載體 12:核心層 14a、14b:凸塊 16:不銹鋼層 18:銅層 20:晶片 22:接墊 25:底膠 30:銲球 40:埋入式晶片 100a、100b、100c、100d:線路載板 110a、110b:第一結構層 120a、120b:第二結構層 111、113:開口 112、114:第一絕緣層 122、124:第二絕緣層 123、127、151、153、155:圖案化線路層 125、129、156、157:導電通孔 130:防銲層 140:銲球 150:第三結構層 152、154:第三絕緣層 C、C1、C2、C3、C4:凹槽 D:深度 H:高度 P:導電柱 S:銅皮
圖1A至圖1G是依照本發明的一實施例的一種線路載板的製作方法的剖面示意圖。 圖2是於圖1G的線路載板在載板部分製作完成後配置一晶片的剖面示意圖。 圖3A是本發明的另一實施例的一種線路載板及配置於此線路載板上的晶片及埋入式晶片的剖面示意圖。 圖3B為是本發明的另一實施例的一種線路載板的局部俯視示意圖。 圖4是本發明的另一實施例的一種線路載板及配置於此線路載板上的晶片的剖面示意圖。
100a:線路載板
110a:第一結構層
120a:第二結構層
111、113:開口
112、114:第一絕緣層
122、124:第二絕緣層
123、127:圖案化線路層
125、129:導電通孔
130:防銲層
140:銲球
C:凹槽
D:深度
P:導電柱

Claims (20)

  1. 一種線路載板，包括： 一第一結構層，具有至少一開口，且包括至少一第一絕緣層，其中該至少一第一絕緣層的熱膨脹係數介於2 ppm/℃至5 ppm/℃；以及 一第二結構層，配置於該第一結構層上，且與該第一結構層定義出至少一凹槽，該第二結構層包括至少一第二絕緣層，其中該至少一第二絕緣層的熱膨脹係數等於或大於該至少一第一絕緣層的熱膨脹係數。
  2. 如請求項1所述的線路載板，其中該至少一第一絕緣層的材質為一玻纖樹脂。
  3. 如請求項1所述的線路載板，其中該至少一第二絕緣層的材質為一雙馬來醯亞胺-三氮雜苯樹脂（BT）或味之素增層膜（ABF）。
  4. 如請求項1所述的線路載板，其中該第二結構層更包括多個導電通孔與多層圖案化線路層，該至少一第二絕緣層為多個第二絕緣層，該些導電通孔內埋於該些第二絕緣層，且該些圖案化線路層與該些第二絕緣層交替堆疊，且該些圖案化線路層透過該些導電通孔而電性連接。
  5. 如請求項4所述的線路載板，其中該第一結構層更包括多個導電柱，該至少一第一絕緣層為多個第一絕緣層，而該些導電柱貫穿彼此相疊的該些第一絕緣層，該第二結構層的該些圖案化線路層透過該些導電通孔與該第一結構層的該些導電柱電性連接。
  6. 如請求項4所述的線路載板，其中該第一結構層的該至少一第一絕緣層為多個第一絕緣層，該些第一絕緣層彼此直接堆疊在一起。
  7. 如請求項6所述的線路載板，更包括： 一第三結構層，配置於該第二結構層上且與該第二結構層電性連接，該第二結構層位於該第一結構層與該第三結構層之間，而該第三結構層包括至少一第三絕緣層，且該至少一第三絕緣層的熱膨脹係數相同於各該第一絕緣層的熱膨脹係數。
  8. 如請求項1所述的線路載板，更包括： 一防銲層，配置於該第二結構層上，且暴露出部分該第二結構層。
  9. 如請求項8所述的線路載板，更包括： 多個銲球，配置於該防銲層所暴露出的該第二結構層上。
  10. 如請求項1所述的線路載板，其中該至少一凹槽的深度介於150微米至300微米。
  11. 一種線路載板的製作方法，包括： 提供可重複使用的一載體，該載體包括一核心層、配置於該核心層相對兩側的多個凸塊、濺鍍於該核心層與該些凸塊上的一不銹鋼層以及形成在該不銹鋼層上的一銅層； 分別壓合至少一第一絕緣層及位於該至少一第一絕緣層上的至少一第二絕緣層於該載體的相對兩側，該至少一第一絕緣層具有至少一開口，該至少一開口暴露出該些凸塊，且位於該些凸塊上的部分該銅層直接接觸該至少一第二絕緣層，其中該至少一第一絕緣層的熱膨脹係數介於2 ppm/℃至5 ppm/℃，且該至少一第二絕緣層的熱膨脹係數等於或大於該至少一第一絕緣層的該熱膨脹係數；以及 分離該載體與該至少一第一絕緣層，而形成彼此分離的多個線路載板，其中各該線路載板包括彼此疊置的一第一結構層與一第二結構層，該第一結構層包括該至少一第一絕緣層，而該第二結構層包括該至少一第二絕緣層，且該第一結構層與該第二結構層定義出至少一凹槽。
  12. 如請求項11所述的線路載板的製作方法，更包括： 分別壓合該至少一第一絕緣層及位於該至少一第一絕緣層上的該至少一第二絕緣層於該載體的相對兩側的同時，分別壓合一銅皮於該至少一第二絕緣層上；以及 對該銅皮及該至少一第二絕緣層進行一鑽孔程序、一電鍍程序、一圖案化程序以及一增層程序，而形成多個導電通孔與多層圖案化線路層，該至少一第二絕緣層為多個第二絕緣層，該些導電通孔內埋於該些第二絕緣層，且該些圖案化線路層與該些第二絕緣層交替堆疊，且該些圖案化線路層透過該些導電通孔而電性連接。
  13. 如請求項12所述的線路載板的製作方法，更包括： 於分別壓合該至少一第一絕緣層及位於該至少一第一絕緣層上的該至少一第二絕緣層於該載體的相對兩側之前，形成多個導電柱於該載體的相對兩側上，其中該些導電柱位於該銅層上； 於分別壓合該至少一第一絕緣層及位於該至少一第一絕緣層上的該至少一第二絕緣層於該載體的相對兩側之後，該些導電柱貫穿該至少一第一絕緣層，且抵接至該至少一第二絕緣層； 於形成該些導電通孔與該些圖案化線路層之後，該些圖案化線路層透過該些導電通孔與該些導電柱電性連接。
  14. 如請求項12所述的線路載板的製作方法，更包括： 於分離該載體與該至少一第一絕緣層之前，分別形成一防銲層於最外側的該至少一第二絕緣層上，其中該防銲層暴露出最外側的部分該圖案化線路層。
  15. 如請求項14所述的線路載板的製作方法，更包括： 於分離該載體與該至少一第一絕緣層之後，形成多個銲球於該防銲層所暴露出的該圖案化線路層。
  16. 如請求項11所述的線路載板的製作方法，其中分離該載體與該至少一第一絕緣層的步驟，包括： 分離該銅層與該不銹鋼層；以及 移除該銅層，而暴露出該至少一第一絕緣層。
  17. 如請求項11所述的線路載板的製作方法，其中該至少一第一絕緣層的材質為一玻纖樹脂。
  18. 如請求項11所述的線路載板的製作方法，其中該至少一第二絕緣層的材質為一雙馬來醯亞胺-三氮雜苯樹脂（BT）或味之素增層膜（ABF）。
  19. 如請求項11所述的線路載板的製作方法，其中該至少一凹槽的深度介於150微米至300微米。
  20. 如請求項11所述的線路載板的製作方法，其中在濺鍍該不銹鋼層在該些凸塊上以及形成在該不銹鋼層上的該銅層之後，在該些凸塊旁置放一晶片，而分別壓合該至少一第一絕緣層及位於該至少一第一絕緣層上的該至少一第二絕緣層的步驟時，先壓合該至少一第一絕緣層，使該至少一第一絕緣層的該至少一開口暴露出該些凸塊與該晶片，而後壓合該至少一第二絕緣層。
TW109144168A 2020-12-15 2020-12-15 線路載板及其製作方法 TWI783324B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109144168A TWI783324B (zh) 2020-12-15 2020-12-15 線路載板及其製作方法
CN202110356123.9A CN114639654A (zh) 2020-12-15 2021-04-01 线路载板及其制作方法
US17/241,081 US11227824B1 (en) 2020-12-15 2021-04-27 Chip carrier and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109144168A TWI783324B (zh) 2020-12-15 2020-12-15 線路載板及其製作方法

Publications (2)

Publication Number Publication Date
TW202226905A TW202226905A (zh) 2022-07-01
TWI783324B true TWI783324B (zh) 2022-11-11

Family

ID=79293789

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109144168A TWI783324B (zh) 2020-12-15 2020-12-15 線路載板及其製作方法

Country Status (3)

Country Link
US (1) US11227824B1 (zh)
CN (1) CN114639654A (zh)
TW (1) TWI783324B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103379734A (zh) * 2012-04-27 2013-10-30 揖斐电株式会社 具有内置电子组件的布线板及其制造方法
CN103703874A (zh) * 2011-07-13 2014-04-02 揖斐电株式会社 电子部件内置电路板及其制造方法
TW201628469A (zh) * 2015-01-22 2016-08-01 三星電機股份有限公司 印刷電路板及其製造方法
CN109788665A (zh) * 2017-11-14 2019-05-21 何崇文 含电子元件的线路基板及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120090883A1 (en) * 2010-10-13 2012-04-19 Qualcomm Incorporated Method and Apparatus for Improving Substrate Warpage
JP2017050315A (ja) 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
CN109637981B (zh) * 2018-11-20 2021-10-12 奥特斯科技(重庆)有限公司 制造部件承载件的方法、部件承载件以及半制成产品
US10804205B1 (en) * 2019-08-22 2020-10-13 Bridge Semiconductor Corp. Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103703874A (zh) * 2011-07-13 2014-04-02 揖斐电株式会社 电子部件内置电路板及其制造方法
CN103379734A (zh) * 2012-04-27 2013-10-30 揖斐电株式会社 具有内置电子组件的布线板及其制造方法
TW201628469A (zh) * 2015-01-22 2016-08-01 三星電機股份有限公司 印刷電路板及其製造方法
CN109788665A (zh) * 2017-11-14 2019-05-21 何崇文 含电子元件的线路基板及其制作方法

Also Published As

Publication number Publication date
TW202226905A (zh) 2022-07-01
US11227824B1 (en) 2022-01-18
CN114639654A (zh) 2022-06-17

Similar Documents

Publication Publication Date Title
KR100395862B1 (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
JP5331958B2 (ja) 配線基板及び半導体パッケージ
US8138424B2 (en) Wiring substrate including a reinforcing structural body
US7875805B2 (en) Warpage-proof circuit board structure
US8445790B2 (en) Coreless substrate having filled via pad and method of manufacturing the same
JP4899604B2 (ja) 三次元半導体パッケージ製造方法
US7253526B2 (en) Semiconductor packaging substrate and method of producing the same
US6277672B1 (en) BGA package for high density cavity-up wire bond device connections using a metal panel, thin film and build up multilayer technology
US7089660B2 (en) Method of fabricating a circuit board
US6287890B1 (en) Low cost decal material used for packaging
US20100326707A1 (en) Methal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof
JP2000216289A (ja) 半導体装置用パッケ―ジ
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
TWI783324B (zh) 線路載板及其製作方法
TWI752820B (zh) 電路板結構及其製作方法
TW202042285A (zh) 線路載板結構及其製作方法與晶片封裝結構
TWI741891B (zh) 電路板結構及其製作方法
TW202241230A (zh) 封裝載板及其製作方法
TWI668823B (zh) 散熱基板及其製作方法與晶片封裝結構
US20230137841A1 (en) Circuit carrier and manufacturing method thereof and package structure
TWI759095B (zh) 封裝結構及其製作方法
TWI846342B (zh) 電子封裝件及其承載基板與製法
TWI798748B (zh) 電路板結構及其製作方法
CN118280947A (zh) 封装基板及其制法
TW202201675A (zh) 封裝載板及其製作方法