CN105744747A - 布线基板的制造方法 - Google Patents

布线基板的制造方法 Download PDF

Info

Publication number
CN105744747A
CN105744747A CN201510983421.5A CN201510983421A CN105744747A CN 105744747 A CN105744747 A CN 105744747A CN 201510983421 A CN201510983421 A CN 201510983421A CN 105744747 A CN105744747 A CN 105744747A
Authority
CN
China
Prior art keywords
hole
insulating barrier
insulated substrate
peristome
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510983421.5A
Other languages
English (en)
Inventor
中臣义德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN105744747A publication Critical patent/CN105744747A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明涉及的布线基板的制造方法，包括：准备具有空穴形成区域以及布线形成区域的绝缘基板的工序；在所述布线形成区域形成第1布线导体的工序；在所述空穴形成区域形成空穴，并且在所述布线形成区域的一部分形成开口部的工序；将具有外部电极的电子部件插入到所述空穴内的工序；在所述绝缘基板的上下表面形成填充所述空穴内的间隙以及所述开口部内的绝缘层的工序；从上表面侧的所述绝缘层一直到下表面侧的所述绝缘层形成通过所述开口部的通孔的工序；以及在所述绝缘层的表面以及所述通孔内形成第2布线导体的工序。

Description

布线基板的制造方法
技术领域
本发明涉及在设置于绝缘基板的空穴内容纳薄型的电子部件的电子部件内置型的布线基板的制造方法。
背景技术
基于图5说明通过以往的制造方法制造的布线基板B。布线基板B具备：绝缘基板21；上表面侧的绝缘层22a；下表面侧的绝缘层22b；第1布线导体23a；第2布线导体23b；阻焊层24；以及电子部件D’。这样的布线基板例如记载于JP特开2002-198654号公报。
在绝缘基板21形成有容纳电子部件D’的空穴25。在空穴25内，电子部件D’以被上表面侧的绝缘层22a以及下表面侧的绝缘层22b固定的状态而被容纳。电子部件D’在其两侧端部具有外部电极T’。作为电子部件D’，例如列举片形电容器等。进一步地，在绝缘基板21形成有多个第1通孔26a。在绝缘基板21的表面以及第1通孔26a内附着有第1布线导体23a。绝缘基板21上下的第1布线导体23a彼此之间经由第1通孔26a电连接。
在形成于绝缘基板21的上下表面的绝缘层22a、22b形成有多个过孔27。从上表面侧的绝缘层22a一直到下表面侧的绝缘层22b，形成有使外部电极T’在内面露出的多个第2通孔26b。在上表面侧及下表面侧的绝缘层22a、22b的表面、过孔27内、以及第2通孔26b内，附着有第2布线导体23b。
形成于上表面侧的绝缘层22a上表面的第2布线导体23b的一部分，经由过孔27与形成于绝缘基板21上表面的第1布线导体23a电连接。形成于下表面侧的绝缘层22b下表面的第2布线导体23b的一部分，经由过孔27与形成于绝缘基板21下表面的第1布线导体23a电连接。附着在第2通孔26b内的第2布线导体23b与电子部件D’的外部电极T’电连接。
形成于上表面侧的绝缘层22a的表面的第2布线导体23b的一部分，在形成于阻焊层24的上表面开口部24a内露出，从而形成半导体元件连接焊盘28。通过经由焊料凸起将半导体元件的电极与该半导体元件连接焊盘28连接，从而在布线基板B的上表面搭载半导体元件。
形成于下表面侧的绝缘层22b的表面的第2布线导体23b的一部分，在形成于阻焊层24的下表面开口部24b内露出，从而形成用于与外部的电路基板连接的外部连接焊盘29。通过将外部连接焊盘29和外部的电路基板的布线导体连接，从而半导体元件与外部的电路基板电连接。其结果是，通过在半导体元件与外部的电路基板之间，经由第1及第2布线导体23a、23b以及电子部件D’来传送信号，从而半导体元件工作。
接着，基于图6A～图7L，说明现有的布线基板B的制造方法。图6A～图7L表示每个制造工序的主要部分概略剖面图。对与图5所示的布线基板B相同的构件附加相同的符号，省略详细的说明。
如图6A所示，准备具有空穴形成区域X’以及布线形成区域Y’的绝缘基板21。布线形成区域Y’围绕着空穴形成区域X’。绝缘基板21例如通过使将环氧树脂、双马来酰亚胺三嗪树脂等浸渍到玻璃纤维G’后得到的绝缘板热固化来形成。接着，如图6B所示，在布线形成区域Y’形成第1通孔26a。接着，如图6C所示，在绝缘基板21上下表面以及第1通孔26a内，形成第1布线导体23a。
接着，如图6D所示，例如通过沿着空穴形成区域X’与布线形成区域Y’的边界进行激光加工，来形成空穴25。接着，如图6E所示，将绝缘基板21载置在压敏粘合片N’上。之后，如图6F所示，将电子部件D’插入到空穴25内，并将电子部件D’载置于在空穴25内露出的压敏粘合片N’上。
接着，如图6G所示，在绝缘基板21的上侧形成上表面侧的绝缘层22a。上表面侧的绝缘层22a的一部分侵入到空穴25内并且与电子部件D’粘合。由此，电子部件D’被固定在空穴25内的规定的位置。接着，如图6H所示，将压敏粘合片N’剥离。接着，如图7I所示，在绝缘基板21的下侧形成下表面侧的绝缘层22b。下表面侧的绝缘层22b的一部分侵入到空穴25内与电子部件D’粘合。由此，电子部件D’被密封在空穴25内。
接着，如图7J所示，通过激光加工在上表面侧及下表面侧的绝缘层22a、22b形成多个过孔27以及多个第2通孔26b。过孔27将绝缘基板21上下表面的第1布线导体23a作为底面。外部电极T’在第2通孔26b内面露出。接着，如图7K所示，在上表面侧及下表面侧的绝缘层22a、22b的表面、过孔27内以及第2通孔26b内，附着第2布线导体23b。
最后，如图7L所示，通过在上表面侧的绝缘层22a的上表面以及下表面侧的绝缘层22b的下表面附着阻焊层24，从而形成布线基板B。阻焊层24具有使在上表面侧及下表面侧的绝缘层22a、22b的表面形成的第2布线导体23b的一部分露出的第1开口部24a以及第2开口部24b。
在通过这样的方法来形成布线基板B的情况下，在用激光来形成第2通孔26b时，需要使外部电极T’在第2通孔26b内面露出。因此，对外部电极T’的一部分照射激光。但是，为了对含有硬质且加工困难的玻璃纤维G’的绝缘基板21进行穿孔而需要增大激光的输出。由此，被照射了输出大的激光的外部电极T’会破损而使电子部件D’损坏，从而存在半导体元件不稳定工作这样的问题。
发明内容
本发明的课题在于，提供一种在布线基板的制造工序中避免电子部件损坏而使半导体元件稳定工作的布线基板的制造方法。
本发明的实施方式涉及的布线基板的制造方法包括：准备绝缘基板的工序，其中，该绝缘基板具有空穴形成区域以及围绕该空穴形成区域的布线形成区域；在所述布线形成区域形成第1布线导体的工序；在所述空穴形成区域形成空穴，并且在所述布线形成区域的一部分形成与所述空穴接连的开口部的工序；将具有外部电极的电子部件插入到所述空穴内使得所述外部电极与所述开口部相邻的工序；在所述绝缘基板的上下表面形成绝缘层的工序，其中，该绝缘层对所述空穴内的间隙进行填充来固定所述电子部件并对所述开口部内进行填充；从上表面侧的所述绝缘层一直到下表面侧的所述绝缘层形成通孔的工序，其中，该通孔通过所述开口部且使所述外部电极在内面露出；以及在所述绝缘层的表面以及所述通孔内，形成与在所述内面露出的所述外部电极电连接的第2布线导体的工序。
根据本发明的实施方式涉及的布线基板的制造方法，在绝缘基板除了形成空穴以外，还形成与空穴接连的开口部。接着，将电子部件插入到空穴中，使形成于绝缘基板的上下表面的绝缘层侵入到空穴与电子部件之间的间隙以及开口部。之后，从上表面侧的绝缘层一直到下表面侧的绝缘层形成通过开口部且使外部电极在内面露出的通孔。这样，在绝缘基板中，在要形成通孔的部分，预先形成开口部并去除该部分的玻璃纤维，从而在形成通孔时，能够以输出的小的激光来对不含有玻璃纤维的绝缘层进行穿孔。由此，能够提供一种即使对外部电极照射激光也能防止电子部件损坏，使半导体元件稳定工作的布线基板的制造方法。
附图说明
图1是表示通过本发明的一实施方式涉及的制造方法制造的布线基板的概略剖面图。
图2A～H是用于说明本发明的一实施方式涉及的制造方法的每个工序的主要部分概略剖面图。
图3I～L是用于说明本发明的一实施方式涉及的制造方法的每个工序的主要部分概略剖面图。
图4是用于说明本发明的一实施方式涉及的制造方法的主要部分放大俯视图。
图5是表示通过现有的制造方法制造的布线基板的概略剖面图。
图6A～H是用于说明现有的制造方法的每个工序的主要部分概略剖面图。
图7I～L是用于说明现有的制造方法的每个工序的主要部分概略剖面图。
具体实施方式
首先，基于图1说明通过一实施方式涉及的布线基板的制造方法制造的布线基板A。布线基板A具备：绝缘基板1、上表面侧的绝缘层2a、下表面侧的绝缘层2b、第1布线导体3a、第2布线导体3b、阻焊层4、以及电子部件D。
在绝缘基板1形成有容纳电子部件D的空穴5。在空穴5内，电子部件D以被上表面侧的绝缘层2a以及下表面侧的绝缘层2b固定的状态而被容纳。电子部件D在其两侧端部具有外部电极T。作为电子部件D，例如列举片形电容器等。进一步地，在绝缘基板1形成有多个第1通孔6a。在绝缘基板1的表面以及第1通孔6a内，附着有第1布线导体3a。绝缘基板1上下的第1布线导体3a彼此之间经由第1通孔6a电连接。
在形成于绝缘基板1的上下表面的绝缘层2a、2b形成有多个过孔7。从上表面侧的绝缘层2a一直到下表面侧的绝缘层2b，形成有使外部电极T在内面露出的多个第2通孔6b。在上表面侧及下表面侧的绝缘层2a、2b的表面、过孔7内、以及第2通孔6b内，附着有第2布线导体3b。
形成于上表面侧的绝缘层2a上表面的第2布线导体3b的一部分经由过孔7与形成于绝缘基板1上表面的第1布线导体3a电连接。形成于下表面侧的绝缘层2b下表面的第2布线导体3b的一部分经由过孔7与形成于绝缘基板1下表面的第1布线导体3a电连接。附着在第2通孔6b内的第2布线导体3b与电子部件D的外部电极T电连接。
形成于上表面侧的绝缘层2a的表面的第2布线导体3b的一部分在形成于阻焊层4的上表面开口部4a内露出，从而形成半导体元件连接焊盘8。通过经由焊料凸起将半导体元件的电极与该半导体元件连接焊盘8连接，从而半导体元件搭载在布线基板A的上表面。
形成于下表面侧的绝缘层2b的表面的第2布线导体3b的一部分在形成于阻焊层4的下表面开口部4b内露出，从而形成用于与外部的电路基板连接的外部连接焊盘9。通过将外部连接焊盘9与外部的电路基板的布线导体连接，从而半导体元件与外部的电路基板电连接。其结果是，在半导体元件与外部的电路基板之间，经由第1及第2布线导体3a、3b以及电子部件D来传送信号，从而半导体元件工作。
接着，基于图2A～图3L说明一实施方式涉及的布线基板的制造方法。图2A～图3L表示每个制造工序的主要部分概略剖面图。对与图1所示的布线基板A相同的构件附加相同的符号，省略详细的说明。
如图2A所示，准备具有空穴形成区域X以及布线形成区域Y的绝缘基板1。布线形成区域Y围绕着空穴形成区域X。绝缘基板1例如通过使将环氧树脂、双马来酰亚胺三嗪树脂等浸渍到玻璃纤维G后得到的电绝缘材料热固化而形成。绝缘基板1的厚度优选为40～600μm左右。
接着，如图2B所示，在布线形成区域Y形成第1通孔6a。第1通孔6a的直径优选为50～300μm左右，例如通过钻孔加工、激光加工或者喷砂(blast)加工来形成。接着，如图2C所示，在绝缘基板1上下表面以及第1通孔6a内，形成第1布线导体3a。第1布线导体3a例如通过公知的半添加法(semiadditivemethod)、减去法(subtractivemethod)，由铜等良导电性金属形成。
接着，如图2D所示，在空穴形成区域X形成空穴5，并且在布线形成区域Y的一部分形成与空穴5接连的开口部K。空穴5和开口部K可以同时形成，也可以在空穴5形成后形成开口部K。空穴5以及开口部K例如通过激光加工或者喷砂加工形成。图4示出空穴5以及开口部K的俯视下的形状。开口部K的大小为，纵向的尺寸L优选为100～300μm左右，横向的尺寸W优选为50～250μm左右。
接着，如图2E所示，将绝缘基板1载置在压敏粘合片N上。之后，如图2F所示，将电子部件D插入到空穴5内，并将电子部件D载置于在空穴5内露出的压敏粘合片N上。
接着，如图2G所示，在绝缘基板1的上侧形成上表面侧的绝缘层2a。上表面侧的绝缘层2a的一部分侵入到空穴5内以及开口部K内并与电子部件D粘接。由此，电子部件D被固定于空穴5内的规定的位置。进一步地，开口部K的上表面侧由绝缘层2a覆盖。为了形成上表面侧的绝缘层2a，采用以下方法：在绝缘基板1的上表面层叠上表面侧的绝缘层2a用的未固化的树脂片，在从上方按压的同时进行加热处理。上表面侧的绝缘层2a例如由含有环氧树脂、聚酰亚胺树脂等热固化性树脂的电绝缘材料形成，厚度优选为15～70μm左右。
接着，如图2H所示，将压敏粘合片N剥离。接着，如图3I所示，在绝缘基板1的下侧形成下表面侧的绝缘层2b。下表面侧的绝缘层2b的一部分侵入到空穴5内以及开口部K内并与电子部件D粘接。由此，电子部件D被密封在空穴5内。进一步地，开口部K的下表面侧由绝缘层2b覆盖。下表面侧的绝缘层2b例如由含有环氧树脂、聚酰亚胺树脂等热固化性树脂的电绝缘材料形成，厚度优选为15～70μm左右。
接着，如图3J所示，例如通过激光加工在上表面侧及下表面侧的绝缘层2a、2b形成多个过孔7以及多个第2通孔6b。过孔7以绝缘基板1上下表面的第1布线导体3a作为底面，直径优选为20～100μm左右。第2通孔6b形成在开口部K内。外部电极T在第2通孔6b的内面露出。由于开口部K内没有玻璃布(glasscloth)而是仅由树脂填充，所以能够以输出小的激光来形成第2通孔6b。因此，不对电子部件D的外部电极T造成大的损害，就能够形成第2通孔6b。第2通孔6b的直径优选为50～250μm左右。
接着，如图3K所示，在上表面侧及下表面侧的绝缘层2a、2b的表面、过孔7内以及第2通孔6b内附着第2布线导体3b。第2布线导体3b例如通过公知的半添加法由铜等良导电性金属形成。
最后，如图3L所示，通过在上表面侧的绝缘层2a的上表面以及下表面侧的绝缘层2b的下表面附着阻焊层4来形成布线基板A。阻焊层4具有使形成于上表面侧及下表面侧的绝缘层2a、2b的表面的第2布线导体3b的一部分露出的第1开口部4a以及第2开口部4b。阻焊层4例如通过以下过程来形成：将由含有环氧树脂、聚酰亚胺树脂等热固化性树脂的电绝缘材料构成的树脂膏或者膜涂敷或粘贴在上表面及下表面侧的绝缘层2a、2b以及第2布线导体3b之上，并使其热固化。
如上所述，根据一实施方式涉及的布线基板的制造方法，在绝缘基板1除了形成空穴5以外，还形成与空穴5接连的开口部K。接着，将电子部件D插入到空穴5中，使形成于绝缘基板1的上下表面的绝缘层2a、2b侵入到空穴5与电子部件D之间的间隙以及开口部K。之后，从上表面侧的绝缘层2a一直到下表面侧的绝缘层2b形成通过开口部K且使外部电极T在内面露出的第2通孔6b。这样，在绝缘基板1中，在要形成第2通孔6b的部分，预先形成开口部K并去除该部分的玻璃纤维G。
由此，在形成第2通孔6b时，能够以输出小的激光对不含有玻璃纤维G的上表面侧及下表面侧的绝缘层2a、2b进行穿孔。由于即使对外部电极T照射激光，激光的输出也小，所以能够防止电子部件D的破损。因此，得到可以使半导体元件稳定工作的布线基板。
另外，本发明不特定为上述的一实施方式，只要是不脱离本发明的主旨的范围就能够进行各种变更。例如在上述的一实施方式涉及的布线基板的制造方法中，虽然通过激光来形成第2通孔6b，但是也可以通过喷砂加工来形成。即使在通过喷砂加工来形成第2通孔6b的情况下，要对不含有玻璃纤维的绝缘层进行穿孔，也能够减小砂粒的喷射压力。因此，能够防止电子部件的破损，得到可使半导体元件稳定工作的布线基板。
进一步地，在上述的一实施方式涉及的布线基板的制造方法中，作为绝缘基板1的材料，使用了树脂以及玻璃纤维G。但是，也可以取代玻璃纤维G，而使用例如芳族聚酰胺纤维等其他的纤维质增强材料。

Claims (4)

1.一种布线基板的制造方法，其特征在于，包括：
准备绝缘基板的工序，其中，该绝缘基板具有空穴形成区域以及围绕该空穴形成区域的布线形成区域；
在所述布线形成区域形成第1布线导体的工序；
在所述空穴形成区域形成空穴，并且在所述布线形成区域的一部分形成与所述空穴接连的开口部的工序；
将具有外部电极的电子部件插入到所述空穴内使得所述外部电极与所述开口部相邻的工序；
在所述绝缘基板的上下表面形成绝缘层的工序，其中，该绝缘层对所述空穴内的间隙进行填充来固定所述电子部件并对所述开口部内进行填充；
从上表面侧的所述绝缘层一直到下表面侧的所述绝缘层形成通孔的工序，其中，该通孔通过所述开口部且使所述外部电极在内面露出；以及
在所述绝缘层的表面以及所述通孔内，形成与在所述内面露出的所述外部电极电连接的第2布线导体的工序。
2.根据权利要求1所述的布线基板的制造方法，其中，
所述绝缘基板包含纤维质增强材料。
3.根据权利要求2所述的布线基板的制造方法，其中，
所述纤维质增强材料是玻璃纤维。
4.根据权利要求1所述的布线基板的制造方法，其中，
所述空穴和所述开口部同时被形成。
CN201510983421.5A 2014-12-27 2015-12-24 布线基板的制造方法 Pending CN105744747A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-266823 2014-12-27
JP2014266823A JP2016127148A (ja) 2014-12-27 2014-12-27 配線基板の製造方法

Publications (1)

Publication Number Publication Date
CN105744747A true CN105744747A (zh) 2016-07-06

Family

ID=56165055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510983421.5A Pending CN105744747A (zh) 2014-12-27 2015-12-24 布线基板的制造方法

Country Status (5)

Country Link
US (1) US20160189979A1 (zh)
JP (1) JP2016127148A (zh)
KR (1) KR20160079658A (zh)
CN (1) CN105744747A (zh)
TW (1) TW201637537A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113131291A (zh) * 2021-03-11 2021-07-16 东莞市晟合科技有限公司 一种搭载电子元器件的连接线及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6892281B2 (ja) * 2017-02-20 2021-06-23 京セラ株式会社 配線基板およびその製造方法
KR102356808B1 (ko) * 2017-07-26 2022-01-28 삼성전기주식회사 리지드 플렉서블 인쇄회로기판 및 그 제조방법
CN114521055A (zh) * 2020-11-20 2022-05-20 庆鼎精密电子（淮安）有限公司 内埋式电路板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060054352A1 (en) * 2004-09-15 2006-03-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded passive component and method of fabricating same
CN101271892A (zh) * 2007-03-22 2008-09-24 株式会社瑞萨科技 半导体装置及其制造方法
CN103703874A (zh) * 2011-07-13 2014-04-02 揖斐电株式会社 电子部件内置电路板及其制造方法
US20140124255A1 (en) * 2012-11-02 2014-05-08 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing electronic component-embedded substrate and electronic component-embedded substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130025914A1 (en) * 2011-07-25 2013-01-31 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060054352A1 (en) * 2004-09-15 2006-03-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded passive component and method of fabricating same
CN101271892A (zh) * 2007-03-22 2008-09-24 株式会社瑞萨科技 半导体装置及其制造方法
CN103703874A (zh) * 2011-07-13 2014-04-02 揖斐电株式会社 电子部件内置电路板及其制造方法
US20140124255A1 (en) * 2012-11-02 2014-05-08 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing electronic component-embedded substrate and electronic component-embedded substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113131291A (zh) * 2021-03-11 2021-07-16 东莞市晟合科技有限公司 一种搭载电子元器件的连接线及其制作方法

Also Published As

Publication number Publication date
JP2016127148A (ja) 2016-07-11
US20160189979A1 (en) 2016-06-30
KR20160079658A (ko) 2016-07-06
TW201637537A (zh) 2016-10-16

Similar Documents

Publication Publication Date Title
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
US9226382B2 (en) Printed wiring board
US8116066B2 (en) Method of manufacturing electronic component built-in substrate
US11749573B2 (en) Component carrier with a stepped cavity and a stepped component assembly embedded within the stepped cavity
JP2016136615A (ja) 電子部品内蔵基板およびその製造方法
JP2007535156A (ja) 埋込み構成要素からの熱伝導
JP2006523375A (ja) 電子モジュールの製造方法及び電子モジュール
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
TWI586233B (zh) 天線整合式封裝結構及其製造方法
US10129982B2 (en) Embedded board and method of manufacturing the same
CN105744747A (zh) 布线基板的制造方法
US20120176751A1 (en) Electronic component module and manufacturing method therefor
KR101522780B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
JP2008311520A (ja) 電子部品内蔵基板の製造方法
US9281269B2 (en) Integrated circuit package and method of manufacture
US9837343B2 (en) Chip embedded substrate
JP2015050309A (ja) 配線基板の製造方法
JP2006237337A (ja) 半導体装置及びその製造方法
TW201413842A (zh) 層疊封裝結構及其製作方法
KR20150059086A (ko) 칩 내장 기판 및 그 제조 방법
KR101455533B1 (ko) 부품실장형 인쇄회로기판 제조방법
JP2016207763A (ja) 部品内蔵配線基板およびその製造方法
JP2003163240A (ja) 半導体装置およびその製造方法
JP2016012698A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160706