TWI586233B - 天線整合式封裝結構及其製造方法 - Google Patents

天線整合式封裝結構及其製造方法 Download PDF

Info

Publication number
TWI586233B
TWI586233B TW103143654A TW103143654A TWI586233B TW I586233 B TWI586233 B TW I586233B TW 103143654 A TW103143654 A TW 103143654A TW 103143654 A TW103143654 A TW 103143654A TW I586233 B TWI586233 B TW I586233B
Authority
TW
Taiwan
Prior art keywords
metal layer
layer
hole
metal
wafer
Prior art date
Application number
TW103143654A
Other languages
English (en)
Other versions
TW201622503A (zh
Inventor
蔡承樺
鍾世忠
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW103143654A priority Critical patent/TWI586233B/zh
Publication of TW201622503A publication Critical patent/TW201622503A/zh
Application granted granted Critical
Publication of TWI586233B publication Critical patent/TWI586233B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

天線整合式封裝結構及其製造方法
本發明是有關於一種封裝結構及其製造方法，且特別是有關於一種天線整合式封裝結構及其製造方法。
無線接收器的應用在近兩年美國消費電子展中成為焦點，宣告無線千兆聯盟(Wireless Gigabit Alliance，WiGi)與無線高畫質(Wireless HD)標準應用的時代來臨。國內外學界與大廠也陸續開發出毫米波頻段的晶片；然而，此頻段晶片的封裝卻尚未有完整解決方案。
傳統打線(Wire-bond)封裝不適用於射頻晶片封裝，而使用低溫共燒多層陶瓷(Low-Temperature Co-fired Ceramics,LTCC)與覆晶封裝，則因製程條件導致基板收縮且製程效能不足，加上所欲封裝晶片銲墊尺寸及間距過小，導致組裝良率過低。因此，需提供一種能有效整合射頻晶片及天線的封裝結構。
本發明提供一種能有效整合射頻晶片及天線的封裝結構，垂直整合天線與射頻晶片積體電路的封裝，設計位於不同層的天線與射頻晶片的位置上下垂直對應，將兩者間的傳輸距離最小化，減少天線與射頻晶片間傳輸路徑造成之高頻訊號損耗。
本發明提供一種天線整合式封裝結構的製造方法。首先，提供一第一金屬層。配置一晶片於該第一金屬層上，該晶片具有一第一接觸墊以及一第二接觸墊，該第一接觸墊以及該第二接觸墊朝向該第一金屬層，其中該第一接觸墊與該第二接觸墊均電性連接至該第一金屬層。覆蓋且壓合一多層板於該第一金屬層上，該多層板包括一填充膠層以及一第二金屬層，該第二金屬層位於該填充膠層上並電性連接於該第一金屬層，且該填充膠層包覆該晶片。圖案化該第一金屬層之後，覆蓋一多層基板於圖案化的該第一金屬層。該多層基板遠離圖案化的該第一金屬層的一側具有一第三金屬層。形成一導通孔，該導通孔貫穿該多層基板並終止於該第一金屬層電性連接第一接觸墊處。接著，形成電鍍導通孔結構於該導通孔中且該電鍍導通孔結構連接該第三金屬層以及該第一接觸墊。圖案化該第二金屬層以及該第三金屬層，並形成一圖案化的該第二金屬層以及一圖案化的該第三金屬層。該圖案化的該第三金屬層包括位於該晶片下方的一天線圖案，該天線圖案透過該電鍍導通孔結構而與該晶片電性連結。
在本發明的一實施例中，上述的天線整合式封裝結構的 製造方法更包括形成貫穿該第一金屬層的一第一鑽孔以及一第二鑽孔，該第一鑽孔暴露出該第一接觸墊，且該第二鑽孔暴露出該第二接觸墊，並分別於該第一鑽孔以及該第二鑽孔中形成一第一金屬填孔結構以及一第二金屬填孔結構，以使該晶片電性連接至該第一金屬層。而該多層基板覆蓋該第一金屬填孔結構以及該第二金屬填孔結構，且該導通孔終止於該第一金屬填孔結構表面。
在本發明的一實施例中，上述的天線整合式封裝結構的製造方法更包括形成至少一電鍍通孔結構，該電鍍通孔結構貫穿該第一金屬層以及該多層板，並電性連接該第一金屬層以及該第二金屬層。
本發明更提供一種天線整合式封裝結構，至少包括一疊層結構與一多層基板。該疊層結構包括一第一金屬層、一第二金屬層、位於該第一金屬層、該第二金屬層之間的一填充膠層與至少一晶片。該晶片內埋於填充膠層中，該晶片具有一第一接觸墊以及一第二接觸墊，而且該第一金屬層與該晶片的該第一接觸墊、該第二接觸墊以及該第二金屬層電性連接。該多層基板乃疊合於該疊層結構之上且覆蓋於該第一金屬層上。該多層基板至少包括一絕緣層與位於絕緣層上的第三金屬層，該第三金屬層位於該多層基板遠離該第一金屬層的一側且至少包括一天線圖案。該天線圖案位於該晶片的下方。該多層基板包括電鍍導通孔結構貫穿該多層基板並與該第一接觸墊連接，以電性連接該天線圖案以及該晶片。
在本發明的一實施例中，上述的天線整合式封裝結構中的該第一金屬層具有分別暴露出該第一接觸墊以及該第二接觸墊的一第一鑽孔以及一第二鑽孔，且一第一金屬填充結構以及一第二金屬填充結構分別填充於該第一鑽孔以及該第二鑽孔之中，以電性連接該第一金屬層與該晶片。
在本發明的一實施例中，上述的天線整合式封裝結構中的該疊層結構更包括至少一電鍍通孔結構，貫穿該第一金屬層、該填充膠層以及該第二金屬層，並電性連接該第一金屬層以及該第二金屬層。
在本發明的一實施例中，上述的天線整合式封裝結構中的多層基板更包括一或多層佈線層，位於該絕緣層之中且位於該天線圖案以及該第一金屬層之間。
在本發明的一實施例中，上述的天線整合式封裝結構中的晶片為射頻晶片。
基於上述，本發明將晶片內埋在多層疊合板內，並將天線圖案配置在晶片的下方，再利導通孔電性連接天線以及晶片，進而可藉由此垂直的封裝架構而整合天線以及晶片的封裝，而減少天線和晶片之間的訊號傳輸距離，達到減少訊號傳輸損耗的目的。此外，本發明整合式封裝架構中晶片連接沒有使用凸塊，避免高頻寄生效應，提高模組效能。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
70A、70B、80、90、100‧‧‧封裝結構
110‧‧‧第一金屬層
110a‧‧‧圖案化的第一金屬層
112‧‧‧第一鑽孔
114‧‧‧第二鑽孔
120‧‧‧載板
130‧‧‧黏著層
140‧‧‧離型層
150‧‧‧底膠
160‧‧‧晶片
160a‧‧‧主動面
162‧‧‧第一接觸墊
164‧‧‧第二接觸墊
166‧‧‧第三接觸墊
170‧‧‧多層板
172‧‧‧第一填充膠層
174‧‧‧第二金屬層
174a‧‧‧圖案化的第二金屬層
175‧‧‧銲墊
177‧‧‧疊層結構
182‧‧‧第一金屬填孔結構
184‧‧‧第二金屬填孔結構
186‧‧‧第三金屬填孔結構
190、260、290‧‧‧貫孔
192、262、292‧‧‧電鍍通孔結構
200‧‧‧多層基板
210‧‧‧第三金屬層
210a‧‧‧圖案化的第三金屬層
211、211a、211b‧‧‧天線圖案
220、222、224‧‧‧佈線層
230‧‧‧絕緣層
240、250、250’‧‧‧導通孔
242、252、252’‧‧‧電鍍導通孔結構
270、280‧‧‧金屬填孔結構
300‧‧‧銲球
400‧‧‧連接器
圖1至圖6是本發明的天線整合式封裝結構的製造方法的剖面流程圖。
圖7A以及圖7B是依照本發明的第一實施例的一種天線整合式封裝結構的剖面示意圖。
圖8是依照本發明的第二實施例的一種天線整合式封裝結構的剖面示意圖。
圖9是依照本發明的第三實施例的一種天線整合式封裝結構的剖面示意圖。
圖10是依照本發明的第四實施例的一種天線整合式封裝結構的剖面示意圖。
圖1至圖6是根據本發明一實施例之天線整合式封裝結構的製造方法的剖面流程圖。
參考圖1，首先提供一載板120。接著，將第一金屬層110貼合配置至載板120上，第一金屬層110透過黏著層130與載板120貼合。第一金屬層110之貼合面可具有一離型層140，離型層140僅部分覆蓋貼合面，而在部分區域第一金屬層110透過離型層140、黏著層130而貼合至載板120。
參見圖1，然後，形成底膠150於第一金屬層110上。將 一晶片160配置於底膠150上，使晶片160藉由底膠150附著至第一金屬層110。晶片160具有一主動面160a、一第一接觸墊162以及一第二接觸墊164，第一接觸墊162以及第二接觸墊164形成於該主動面160a，晶片160是以主動面160a向下方式配置至第一金屬層110上(亦即主動面160a朝向第一金屬層110)。接著，固化底膠150，使晶片160固著至第一金屬層110上。
接著，如圖2所示，提供多層板170覆蓋於第一金屬層110與晶片160之上，並進行壓合。多層板170至少包括一第一填充膠層172以及一第二金屬層174，所提供的第二金屬層174覆蓋於第一填充膠層172之上。其中第一填充膠層172可包括蕊板(core)與預浸片(prepreg)，因預浸片是經樹脂含浸半固化的黏合片，藉由壓合可以將晶片160包覆於多層板170中。第二金屬層174可為樹脂塗覆銅箔(RCC)或銅箔，樹脂塗覆銅箔是塗有一層膠黏樹脂的銅箔，其樹脂層既可作黏結劑又可作絕緣層，層壓使用時可提高銅箔與基材結合力。第一填充膠層材質可包括二氟化銨樹脂(Ajinomoto build-up film，ABF)或雙順丁烯二酸醯亞胺-三氮雜苯樹脂(Bismalemide Triazine,BT)。
如圖2所示，壓合之後，多層板170之第一填充膠層172會包覆住晶片160而第二金屬層174位於第一填充膠層172與晶片160之上。接著，藉由離型層140移除部份載體120，使離型層140、離型層140下方的黏著層130以及載板120一併移除而與第一金屬層110分開。接著，於第一金屬層110形成貫穿第一金屬 層110的一第一鑽孔112以及一第二鑽孔114，第一鑽孔112暴露出第一接觸墊162，且第二鑽孔114暴露出第二接觸墊164。形成第一鑽孔112以及第二鑽孔114的方式可為雷射鑽孔。
參考圖3，移除剩餘的黏著層130以及載板120後，進行盲孔填孔(via filling)製程，於第一鑽孔112以及第二鑽孔114中分別形成第一金屬填孔結構182以及第二金屬填孔結構184。盲孔填孔(via filling)製程例如是電鍍銅盲孔填孔製程，所形成的金屬填孔結構例如為銅填孔結構(銅插塞)。本發明中使用雷射鑽孔的方式以形成第一鑽孔112以及第二鑽孔114，並以盲孔填孔製程將第一金屬填孔結構182以及第二金屬填孔結構184填入第一鑽孔112以及第二鑽孔114中。相較於習知技術中連接晶片以及封裝基板所利用的柱形凸塊(stud bump)之高度約為80μm，填充於鑽孔中的第一金屬填孔結構182以及第二金屬填孔結構184所需高度較小，可小於40μm，更進而減少封裝結構之整體高度。且因為形成金屬填孔結構，無須使用凸塊，更能夠避免之前因凸塊造成之高頻寄生效應，進一步提升電性的效能。
參考圖4，形成至少一貫孔190，貫孔190貫穿第一金屬層110以及多層板170，形成貫孔190的方式可為機械鑽孔。接著，利用電鍍的方式於貫孔190中形成電鍍通孔結構(plated through hole)192而電性連接第一金屬層110以及第二金屬層174。形成電鍍通孔結構192之電鍍方式可包括例如銅電鍍製程。
參考圖5，藉由圖案化第一金屬層110而形成圖案化第一 金屬層110a。至此之包含多層板170、電鍍通孔結構192、晶片160、第一金屬填孔結構182、第二金屬填孔結構184與圖案化第一金屬層110a之疊層結構可視為具有內埋晶片160之疊層結構177。
參考圖6，提供一多層基板200並覆蓋於圖案化第一金屬層110a之上。多層基板200至少包括絕緣層230與位於絕緣層230上之第三金屬層210。多層基板200是以第三金屬層210之相對側覆蓋至圖案化第一金屬層110a之上，再進行壓合。絕緣層230之中更可包括至少一佈線層220，位於第三金屬層210與圖案化的第一金屬層110a之間。佈線層220更可作為接地層。壓合之後，形成一導通孔240，導通孔240貫穿多層基板200但停止於第一金屬填孔結構182表面。接著，並利用電鍍的方式於導通孔240中形成電鍍導通孔結構242(plated via and through hole)，而使第三金屬層210電性連接第一金屬填孔結構182。再來，圖案化第二金屬層174以及第三金屬層210，並形成一圖案化的第二金屬層174a以及一圖案化的第三金屬層210a。參見圖6，其中圖案化的第三金屬層210a包括位於晶片160下方的一天線圖案211，而圖案化的第二金屬層174a至少包括多個銲墊175。形成導通孔240的方式可包括機械鑽孔以及雷射鑽孔，例如，可先以機械鑽孔的方式於多層基板200中形成一盲孔，接著，再將前述盲孔繼續以雷射鑽孔的方式鑽通整個多層基板200而形成導通孔240，如此一來，可較精準的將導通孔240的一端終止於第一金屬填孔結構182表 面上。最後，將銲球或連接器連接於銲墊175之上並與電鍍通孔結構192電性相連，其中銲球與連接器可進一步連接至外部印刷電路板。由於本案實施例中透過將天線圖案211形成於晶片160配置位置之上方，並且直接形成電鍍導通孔結構242來電性連接天線圖案211與晶片160，而將訊號傳輸路徑變短，並減少晶片160與天線圖案211間可能因走線所造成的高頻訊號損耗，進一步降低路徑損耗。
圖7A以及圖7B是依照本發明的第一實施例的一種天線整合式封裝結構的剖面示意圖。
參考圖7A以及圖7B，依據前述製造方法所製成的天線整合式封裝結構70A以及70B，包括疊層結構177與多層基板200。疊層結構177包括圖案化的第一金屬層110a、圖案化的第二金屬層174a、位於該第一、第二金屬層之間的一填充膠層172與至少一晶片160，其中該晶片160內埋於填充膠層172中，且該晶片160具有一主動面160a、一第一接觸墊162以及一第二接觸墊164，而且第一金屬填孔結構182以及第二金屬填孔結構184分別填充於該圖案化的第一金屬層110a之第一鑽孔以及第二鑽孔之中而與該第一接觸墊162以及該第二接觸墊164連接，其中該疊層結構177包括至少一電鍍通孔結構192，貫穿圖案化的第一金屬層110a、該填充膠層172以及圖案化的第二金屬層174a，並電性連接圖案化的第一金屬層110a以及圖案化的第二金屬層174a。
參考圖7A以及圖7B，該多層基板200疊合於該疊層結 構177之上且覆蓋於該第一金屬層110a上，其中該多層基板200至少包括一絕緣層230與位於絕緣層上的圖案化的第三金屬層210a，該圖案化的第三金屬層210a位於該多層基板200遠離該第一金屬層110a的一側且至少包括一天線圖案211，該天線圖案211位於該晶片160的上方。此處，不論是文中描述上方或是下方，端視此封裝結構之放置方向而定，但是並不妨礙此領域者之理解，主要是該天線圖案之位置須與晶片配置之位置對齊，基本上該天線圖案211之圖案分布區域應等於或大於其下晶片之大小，但兩者位置是完全對應的。此外，多層基板200包括導通孔240，導通孔240貫穿多層基板200並終止於第一金屬層110a對應於第一金屬填孔結構182之處，且電鍍導通孔結構242形成於導通孔240中，以電性連接該天線圖案211以及該晶片160。此外，圖案化的第二金屬層174a可至少包括多個銲墊175，參考圖7A，銲球300可置設於銲墊175之上並與電鍍通孔結構192電性相連，且銲球300可進一步連接至外部印刷電路板。
在另一實施例中，參考圖7B，亦可將連接器400設置於銲墊175之上方並與電鍍通孔結構192電性相連，但連接器400與封裝結構70B之間可另外設置多層疊層結構或單層結構、重配置線路結構體或佈線等，本實施例中並不限定故僅以省略線代替，此連接方式可使連接器400不被限定位於封裝結構70B的正下方。連接器400可進一步連接至外部印刷電路板，亦可連接各個銲墊175。
而多層基板200更包括一佈線層220，位於該絕緣層230之中並位於該天線圖案211以及圖案化的第一金屬層110a之間，並以第二填充膠層230填充於天線圖案、佈線層220以及圖案化的第一金屬層110a之間。其中佈線層220可為走線層或接地層。最後，將銲球300或連接器400設置於圖案化的第二金屬層174a上，使銲球300或連接器400遮蔽至少一貫孔190，並可連結外部電路板。
圖8是依照本發明的第二實施例的一種天線整合式封裝結構的剖面示意圖。相較於封裝結構70，此實施例所提供的天線整合式封裝結構80，如圖8所示，其中該多層基板200更包括一佈線層222與224，位於該絕緣層230之中且位於該天線圖案211以及圖案化的第一金屬層110a之間。佈線層222&224兩者中一層作為走線層而另一層作為接地層，接地層亦可有屏蔽的功能，以保護晶片160避免受到過多的電磁干擾(EMI)，而不當地影響本發明的天線整合式封裝結構的操作。本發明不限定走線層以及接地/屏蔽層的上下配置關係，意即，走線層可位於接地/屏蔽層之上或之下。且天線整合式封裝結構80更可包括金屬填孔結構270連接佈線層222以及第一金屬填孔結構182，以及金屬填孔結構280連接佈線層222以及電鍍通孔結構192。透過更多層佈線層之配置，可以幫助該封裝結構整合更多元件或使封裝結構之佈線更有彈性。
圖9是依照本發明的第三實施例的一種天線整合式封裝 結構的剖面示意圖。相較於封裝結構70A，此實施例所提供的整合式封裝結構90，其中的晶片160可更具有第三接觸墊166，而第三金屬填孔結構186填充於圖案化的第一金屬層110a的第三鑽孔之中，而與第三接觸墊166連接。除此之外，封裝結構90的多層基板200更包括貫穿多層基板200並終止於第二金屬填孔結構184的導通孔250，且電鍍導通孔結構252形成於導通孔250中。另外，圖案化的第三金屬層210a包括位於晶片160上方的天線圖案211a以及天線圖案211b，電鍍導通孔結構242電性連接天線圖案211a以及晶片160，而電鍍導通孔結構252電性連接天線圖案211b以及晶片160。
圖10是依照本發明的第四實施例的一種天線整合式封裝結構的剖面示意圖。相較於封裝結構90，此實施例所提供的整合式封裝結構100中的導通孔250’僅貫穿多層基板200中的佈線層220以及絕緣層230，而電鍍導通孔結構252’形成於導通孔250’中，使晶片160電性連接佈線層220。此外，多層基板200更具有貫穿圖案化的第三金屬層210a、絕緣層230以及佈線層220的電鍍通孔結構262，可使佈線層220與天線圖案211b電性連接。換句話說，藉由電鍍導通孔結構252’以及電鍍通孔結構262，可使晶片160電性連接天線圖案211b。此外，封裝結構100的多層基板200更具有貫穿圖案化的第三金屬層210a、絕緣層230以及佈線層220的電鍍通孔結構292，而電鍍通孔結構292亦可具有接地以及屏蔽的功能。
在本發明的前述各實施例中，雖然只有繪示出一個或兩個天線圖案，且僅繪示出一個晶片，而晶片上僅具有兩個或三個接觸墊，但本發明之範圍並不限於此，整合式封裝結構中可以配置多個晶片或更多個天線圖案，且晶片上更可具有多個接觸墊。而該些實施例中，晶片160可為射頻晶片，第一、第二或第三金屬層材質可包括為鋁、銅、鎳、金與或銀等金屬。該天線圖案可為射頻天線圖案，例如是微帶天線(patch antenna)，較佳的實施方式為操作在77GHz頻帶之天線圖案。
綜上所述，於110GHz時，相較於傳統利用覆晶(flip chip)或凸塊(bump)的方式將射頻晶片連接到封裝基板所造成的饋入損失(insertion loss)為1.6dB，本發明將晶片內埋在多層疊合板內，且搭配將導電金屬填孔結構形成於金屬層之鑽孔內，以電性連接晶片以及金屬層，可使110GHz時之饋入損失減至1.0dB。因此，本發明將射頻晶片內埋並避免使用凸塊連接至少減少了37.5%之饋入損失。
本發明是利用形成於鑽孔、貫孔以及導通孔之電性導通結構來電性連接位於疊板不同層之射頻晶片與天線圖案，而使訊號傳輸路徑縮短，進而減少訊號傳輸損耗。本發明將天線圖案配置在晶片的下方，藉由此垂直的封裝架構而整合天線以及晶片的封裝，並減少天線和晶片之間的傳輸距離，達到減少毫米波功率耗損，提升封裝模組效能。
雖然本發明已以實施例揭露如上，然其並非用以限定本 發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
70A‧‧‧封裝結構
110a‧‧‧圖案化的第一金屬層
150‧‧‧底膠
160‧‧‧晶片
160a‧‧‧主動面
162‧‧‧第一接觸墊
164‧‧‧第二接觸墊
172‧‧‧第一填充膠層
174a‧‧‧圖案化的第二金屬層
175‧‧‧銲墊
177‧‧‧疊層結構
182‧‧‧第一金屬填孔結構
184‧‧‧第二金屬填孔結構
192‧‧‧電鍍通孔結構
200‧‧‧多層基板
210a‧‧‧圖案化的第三金屬層
211‧‧‧天線圖案
220‧‧‧佈線層
230‧‧‧絕緣層
240‧‧‧導通孔
242‧‧‧電鍍導通孔結構
300‧‧‧銲球

Claims (17)

  1. 一種天線整合式封裝結構的製造方法，包括：提供一第一金屬層；配置一晶片於該第一金屬層上，其中該晶片具有一第一接觸墊以及一第二接觸墊，該第一接觸墊以及該第二接觸墊朝向該第一金屬層，其中該第一接觸墊與該第二接觸墊均電性連接至該第一金屬層；覆蓋且壓合一多層板於該第一金屬層與該晶片上，該多層板包括一填充膠層以及一第二金屬層，該第二金屬層位於該填充膠層上並電性連接於該第一金屬層，且該填充膠層包覆該晶片；形成至少一電鍍通孔結構，該至少一電鍍通孔結構貫穿該第一金屬層以及該多層板，並電性連接該第一金屬層以及該第二金屬層；圖案化該第一金屬層；覆蓋一多層基板於圖案化的該第一金屬層，其中該多層基板遠離圖案化的該第一金屬層的一側具有一第三金屬層；形成一導通孔，該導通孔貫穿該多層基板並終止於該第一金屬層電性連接該第一接觸墊處，形成電鍍導通孔結構於該導通孔中且該電鍍導通孔結構連接該第三金屬層以及該第一接觸墊；以及圖案化該第二金屬層以及該第三金屬層，並形成一圖案化的該第二金屬層以及一圖案化的該第三金屬層，其中該圖案化的該 第三金屬層包括位於該晶片下方的一天線圖案，該天線圖案透過該電鍍導通孔結構而與該晶片電性連結。
  2. 如申請專利範圍第1項所述的天線整合式封裝結構的製造方法，更包括形成貫穿該第一金屬層的一第一鑽孔以及一第二鑽孔，該第一鑽孔暴露出該第一接觸墊，且該第二鑽孔暴露出該第二接觸墊，並分別於該第一鑽孔以及該第二鑽孔中形成一第一金屬填孔結構以及一第二金屬填孔結構，以使該晶片電性連接至該第一金屬層。
  3. 如申請專利範圍第2項所述的天線整合式封裝結構的製造方法，其中該多層基板覆蓋該第一金屬填孔結構以及該第二金屬填孔結構，且該導通孔終止於該第一金屬填孔結構表面。
  4. 如申請專利範圍第2項所述的天線整合式封裝結構的製造方法，其中形成該第一鑽孔以及該第二鑽孔的方法包括利用雷射鑽孔的方式來形成鑽孔。
  5. 如申請專利範圍第1項所述的天線整合式封裝結構的製造方法，其中形成至少一電鍍通孔結構之方法包括先利用機械鑽孔的方式以形成至少一貫孔，貫穿該第一金屬層以及該多層板，再以電鍍方式形成該電鍍通孔結構於該至少一貫孔中連接該第一金屬層以及該第二金屬層。
  6. 如申請專利範圍第1項所述的天線整合式封裝結構的製造方法，其中該多層基板更包括一絕緣層與一佈線層，該絕緣層位於該天線圖案以及該第一金屬層之間，該佈線層位於該絕緣層之 中。
  7. 如申請專利範圍第1項所述的天線整合式封裝結構的製造方法，其中該晶片為射頻晶片，而配置該晶片至該第一金屬層上更包括先於該第一金屬層上形成一底膠，再將該晶片黏至該底膠上，固化該底膠而使該晶片固著至第一金屬層上。
  8. 如申請專利範圍第1項所述的天線整合式封裝結構的製造方法，其中該第二金屬層為樹脂銅箔或銅箔。
  9. 如申請專利範圍第1項所述的天線整合式封裝結構的製造方法，其中形成該導通孔的方法包括利用機械鑽孔以及雷射鑽孔的方式來形成該導通孔。
  10. 一種天線整合式封裝結構，包括：一疊層結構，包括一第一金屬層、一第二金屬層、位於該第一金屬層、該第二金屬層之間的一填充膠層與至少一晶片，其中該晶片內埋於填充膠層中，且該晶片具有一第一接觸墊以及一第二接觸墊，而且該第一金屬層與該第一接觸墊、該第二接觸墊以及該第二金屬層電性連接；以及一多層基板，疊合於該疊層結構之上且覆蓋於該第一金屬層上，其中該多層基板至少包括一絕緣層與位於絕緣層上的第三金屬層，該第三金屬層位於該多層基板遠離該第一金屬層的一側且至少包括一天線圖案，該天線圖案位於該晶片的下方，該多層基板包括電鍍導通孔結構貫穿該多層基板並與該第一接觸墊連接，以電性連接該天線圖案以及該晶片， 其中該疊層結構更包括至少一電鍍通孔結構，貫穿該第一金屬層、該填充膠層以及該第二金屬層，並電性連接該第一金屬層以及該第二金屬層。
  11. 如申請專利範圍第10項所述的天線整合式封裝結構，其中該第一金屬層具有分別暴露出該第一接觸墊以及該第二接觸墊的一第一鑽孔以及一第二鑽孔，且一第一金屬填充結構以及一第二金屬填充結構分別形成於該第一鑽孔以及該第二鑽孔之中，以電性連接該第一金屬層與該晶片。
  12. 如申請專利範圍第11項所述的天線整合式封裝結構，其中該第一金屬填孔結構以及該第二金屬填孔結構為銅填孔結構。
  13. 如申請專利範圍第10項所述的天線整合式封裝結構，其中該多層基板更包括一佈線層，位於該絕緣層之中以及位於該天線圖案以及該第一金屬層之間，該佈線層作為接地層。
  14. 如申請專利範圍第10項所述的天線整合式封裝結構，其中該多層基板更包括一第一佈線層以及一第二佈線層，位於該絕緣層之中以及該天線圖案以及該第一金屬層之間，其中該第一佈線層為佈線層，該第二佈線層為接地層。
  15. 如申請專利範圍第10項所述的天線整合式封裝結構，其中該晶片為射頻晶片。
  16. 如申請專利範圍第10項所述的天線整合式封裝結構，其中該第二金屬層為樹脂銅箔或銅箔。
  17. 如申請專利範圍第10項所述的天線整合式封裝結構，其 中該電鍍導通孔結構為銅電鍍導通孔結構。
TW103143654A 2014-12-15 2014-12-15 天線整合式封裝結構及其製造方法 TWI586233B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103143654A TWI586233B (zh) 2014-12-15 2014-12-15 天線整合式封裝結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103143654A TWI586233B (zh) 2014-12-15 2014-12-15 天線整合式封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201622503A TW201622503A (zh) 2016-06-16
TWI586233B true TWI586233B (zh) 2017-06-01

Family

ID=56755683

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143654A TWI586233B (zh) 2014-12-15 2014-12-15 天線整合式封裝結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI586233B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI618296B (zh) * 2017-03-15 2018-03-11 智易科技股份有限公司 天線結構
TWI637474B (zh) * 2017-06-03 2018-10-01 力成科技股份有限公司 封裝結構及其製造方法
KR102066904B1 (ko) 2018-09-18 2020-01-16 삼성전자주식회사 안테나 모듈
US11387201B2 (en) 2019-09-17 2022-07-12 Xintec Inc. Chip package and manufacturing method thereof
TWI788705B (zh) * 2019-12-12 2023-01-01 友達光電股份有限公司 天線裝置及其製造方法
US11695199B2 (en) * 2020-08-25 2023-07-04 Xintec Inc. Antenna device and manufacturing method thereof
CN115693101B (zh) * 2022-12-30 2023-03-28 中国电子科技集团公司信息科学研究院 W波段收发一体相控阵封装天线及制作工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI332790B (en) * 2007-06-13 2010-11-01 Ind Tech Res Inst Image sensor module with a three-dimensional dies-stacking structure
TW201347103A (zh) * 2012-05-04 2013-11-16 Advanced Semiconductor Eng 整合屏蔽膜及天線之半導體封裝件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI332790B (en) * 2007-06-13 2010-11-01 Ind Tech Res Inst Image sensor module with a three-dimensional dies-stacking structure
TW201347103A (zh) * 2012-05-04 2013-11-16 Advanced Semiconductor Eng 整合屏蔽膜及天線之半導體封裝件

Also Published As

Publication number Publication date
TW201622503A (zh) 2016-06-16

Similar Documents

Publication Publication Date Title
US9331030B1 (en) Integrated antenna package and manufacturing method thereof
TWI586233B (zh) 天線整合式封裝結構及其製造方法
TWI491018B (zh) 半導體封裝件及其製造方法
US9331011B2 (en) Electronic component built-in substrate and method of manufacturing the same
EP2798675B1 (en) Method for a substrate core layer
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
US8110754B2 (en) Multi-layer wiring board and method of manufacturing the same
CN105789847B (zh) 天线整合式封装结构及其制造方法
JP5179920B2 (ja) 多層配線基板
TWI461124B (zh) 層疊封裝結構及其製作方法
TWI557854B (zh) 整合式毫米波晶片封裝結構
US20120176751A1 (en) Electronic component module and manufacturing method therefor
TWI506758B (zh) 層疊封裝結構及其製作方法
TW201513280A (zh) Ic載板、具有該ic載板的半導體器件及製作方法
KR101061801B1 (ko) 칩 내장형 다층 인쇄회로기판 및 그 제조방법
JP2009135391A (ja) 電子装置およびその製造方法
CN105744747A (zh) 布线基板的制造方法
US20020189091A1 (en) Method of making printed circuit board
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
TW201824969A (zh) 具有隔離件及橋接件之線路板及其製法
TWI483321B (zh) 層疊封裝結構及其製作方法
TW202315013A (zh) 半導體裝置及製造半導體裝置的方法
US9570372B1 (en) Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
JP5340622B2 (ja) 多層配線基板
JP5370883B2 (ja) 配線基板