KR20160079658A - 배선 기판의 제조 방법 - Google Patents

배선 기판의 제조 방법 Download PDF

Info

Publication number
KR20160079658A
KR20160079658A KR1020150178075A KR20150178075A KR20160079658A KR 20160079658 A KR20160079658 A KR 20160079658A KR 1020150178075 A KR1020150178075 A KR 1020150178075A KR 20150178075 A KR20150178075 A KR 20150178075A KR 20160079658 A KR20160079658 A KR 20160079658A
Authority
KR
South Korea
Prior art keywords
cavity
wiring
insulating layer
opening
forming
Prior art date
Application number
KR1020150178075A
Other languages
English (en)
Inventor
요시노리 나카토미
Original Assignee
쿄세라 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 코포레이션 filed Critical 쿄세라 코포레이션
Publication of KR20160079658A publication Critical patent/KR20160079658A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명에 의한 배선 기판의 제조 방법은 캐비티 형성 영역 및 배선 형성 영역을 갖는 절연 기판을 준비하는 공정과, 상기 배선 형성 영역에 제 1 배선 도체를 형성하는 공정과, 상기 캐비티 형성 영역에 캐비티 및 상기 배선 형성 영역의 일부에 개구부를 형성하는 공정과, 외부 전극을 갖는 전자 부품을 상기 캐비티 내에 삽입하는 공정과, 상기 캐비티 내의 간극 및 상기 개구부 내를 충전하는 절연층을 상기 절연 기판의 상하면에 형성하는 공정과, 상면측의 상기 절연층으로부터 하면측의 상기 절연층에 걸쳐서 상기 개구부를 지나는 스루홀을 형성하는 공정과, 상기 절연층의 표면 및 상기 스루홀 내에 제 2 배선 도체를 형성하는 공정을 포함한다.

Description

배선 기판의 제조 방법{METHOD FOR MANUFACTURING WIRING BOARD}
본 발명은 절연 기판에 형성된 캐비티 내에 박형의 전자 부품이 수용된 전자 부품 내장형의 배선 기판의 제조 방법에 관한 것이다.
도 5에 의거하여 종래의 제조 방법에 의해 제조되는 배선 기판(B)을 설명한다. 배선 기판(B)은 절연 기판(21)과, 상면측의 절연층(22a)과, 하면측의 절연층(22b)과, 제 1 배선 도체(23a)와, 제 2 배선 도체(23b)와, 솔더 레지스트층(24)과, 전자 부품(D')을 구비한다. 이러한 배선 기판은, 예를 들면 일본 특허 공개 2002-198654호 공보에 기재되어 있다.
절연 기판(21)에는 전자 부품(D')을 수용하는 캐비티(25)가 형성되어 있다. 캐비티(25) 내에는 전자 부품(D')이 상면측의 절연층(22a) 및 하면측의 절연층(22b)에 의해 고착된 상태로 수용되어 있다. 전자 부품(D')은 그 양측단부에 외부 전극(T')을 갖고 있다. 전자 부품(D')으로서는, 예를 들면 칩 콘덴서 등을 들 수 있다. 또한, 절연 기판(21)에는 복수의 제 1 스루홀(26a)이 형성되어 있다. 절연 기판(21)의 표면 및 제 1 스루홀(26a) 내에는 제 1 배선 도체(23a)가 피착되어 있다. 절연 기판(21) 상하의 제 1 배선 도체(23a)끼리는 제 1 스루홀(26a)을 통해 전기적으로 접속된다.
절연 기판(21)의 상하면에 형성된 절연층(22a, 22b)에는 복수의 비아홀(27)이 형성되어 있다. 상면측의 절연층(22a)으로부터 하면측의 절연층(22b)에 걸쳐 외부 전극(T')을 내면에 노출하는 복수의 제 2 스루홀(26b)이 형성되어 있다. 상면측 및 하면측의 절연층(22a, 22b)의 표면, 비아홀(27) 내, 및 제 2 스루홀(26b) 내에는 제 2 배선 도체(23b)가 피착되어 있다.
상면측의 절연층(22a) 상면에 형성된 제 2 배선 도체(23b)의 일부는 절연 기판(21) 상면에 형성된 제 1 배선 도체(23a)에 비아홀(27)을 통해 전기적으로 접속되어 있다. 하면측의 절연층(22b) 하면에 형성된 제 2 배선 도체(23b)의 일부는 절연 기판(21) 하면에 형성된 제 1 배선 도체(23a)에 비아홀(27)을 통해 전기적으로 접속되어 있다. 제 2 스루홀(26b) 내에 피착된 제 2 배선 도체(23b)는 전자 부품(D')의 외부 전극(T')에 전기적으로 접속된다.
상면측의 절연층(22a)의 표면에 형성된 제 2 배선 도체(23b)의 일부는 솔더 레지스트층(24)에 형성된 상면 개구부(24a) 내에 노출되어 반도체 소자 접속 패드(28)를 형성하고 있다. 이 반도체 소자 접속 패드(28)에 반도체 소자의 전극을 땜납 범프를 통해 접속함으로써 배선 기판(B)의 상면에 반도체 소자가 탑재된다.
하면측의 절연층(22b)의 표면에 형성된 제 2 배선 도체(23b)의 일부는 솔더 레지스트층(24)에 형성된 하면 개구부(24b) 내에 노출되어 외부의 전기 회로 기판과 접속하기 위한 외부 접속 패드(29)를 형성하고 있다. 외부 접속 패드(29)와 외부의 전기 회로 기판의 배선 도체를 접속함으로써 반도체 소자가 외부의 전기 회로 기판에 전기적으로 접속된다. 그 결과, 반도체 소자와 외부의 전기 회로 기판 사이에서 제 1 및 제 2 배선 도체(23a, 23b) 및 전자 부품(D')을 통해 신호를 전송함으로써 반도체 소자가 작동한다.
이어서, 도 6a~도 7l에 의거하여 종래의 배선 기판(B)의 제조 방법을 설명한다. 도 6a~도 7l은 제조 공정마다의 요부 개략 단면도를 나타낸다. 도 5에 나타내는 배선 기판(B)과 동일 부재에 대해서는 같은 부호를 붙여 상세한 설명은 생략한다.
도 6a에 나타내는 바와 같이 캐비티 형성 영역(X') 및 배선 형성 영역(Y')을 갖는 절연 기판(21)을 준비한다. 배선 형성 영역(Y')은 캐비티 형성 영역(X')을 둘러싸고 있다. 절연 기판(21)은, 예를 들면 유리 섬유(G')에 에폭시 수지나 비스말레이미드트리아진 수지 등을 함침시킨 절연판을 열경화시켜서 형성된다. 이어서, 도 6b에 나타내는 바와 같이 배선 형성 영역(Y')에 제 1 스루홀(26a)을 형성한다. 이어서, 도 6c에 나타내는 바와 같이 절연 기판(21) 상하면 및 제 1 스루홀(26a) 내에 제 1 배선 도체(23a)를 형성한다.
이어서, 도 6d에 나타내는 바와 같이, 예를 들면 캐비티 형성 영역(X')과 배선 형성 영역(Y')의 경계를 따라 레이저 가공함으로써 캐비티(25)를 형성한다. 이어서, 도 6e에 나타내는 바와 같이 절연 기판(21)을 점착 시트(N') 상에 적재한다. 그 후, 도 6f에 나타내는 바와 같이 캐비티(25) 내에 전자 부품(D')을 삽입하여 캐비티(25) 내에 노출되는 점착 시트(N') 상에 전자 부품(D')을 적재한다.
이어서, 도 6g에 나타내는 바와 같이 절연 기판(21)의 상측에 상면측의 절연층(22a)을 형성한다. 상면측의 절연층(22a)의 일부는 캐비티(25) 내에 침입함과 아울러, 전자 부품(D')에 접착한다. 이에 따라 전자 부품(D')이 캐비티(25) 내의 소정의 위치에 고정된다. 이어서, 도 6h에 나타내는 바와 같이 점착 시트(N')를 박리한다. 이어서, 도 7i에 나타내는 바와 같이 절연 기판(21)의 하측에 하면측의 절연층(22b)을 형성한다. 하면측의 절연층(22b)의 일부는 캐비티(25) 내에 침입해서 전자 부품(D')에 접착한다. 이에 따라 전자 부품(D')이 캐비티(25) 내에 밀봉된다.
이어서, 도 7j에 나타내는 바와 같이 레이저 가공에 의해 상면측 및 하면측의 절연층(22a, 22b)에 복수의 비아홀(27) 및 복수의 제 2 스루홀(26b)을 형성한다. 비아홀(27)은 절연 기판(21) 상하면의 제 1 배선 도체(23a)를 바닥면으로 하고 있다. 제 2 스루홀(26b) 내면에는 외부 전극(T')이 노출되어 있다. 이어서, 도 7k에 나타내는 바와 같이 상면측 및 하면측의 절연층(22a, 22b)의 표면, 비아홀(27) 내 및 제 2 스루홀(26b) 내에 제 2 배선 도체(23b)를 피착시킨다.
최후에 도 7l에 나타내는 바와 같이 솔더 레지스트층(24)을 상면측의 절연층(22a)의 상면 및 하면측의 절연층(22b)의 하면에 피착함으로써 배선 기판(B)이 형성된다. 솔더 레지스트층(24)은 상면측 및 하면측의 절연층(22a, 22b)의 표면에 형성된 제 2 배선 도체(23b)의 일부를 노출시키는 제 1 개구부(24a) 및 제 2 개구부(24b)를 갖는다.
이러한 방법에 의해 배선 기판(B)을 형성할 경우에는 제 2 스루홀(26b)을 레이저로 형성할 때에 제 2 스루홀(26b) 내면에 외부 전극(T')을 노출시킬 필요가 있다. 그 때문에 외부 전극(T')의 일부에 레이저광이 조사된다. 그러나, 경질이며 가공이 곤란한 유리 섬유(G')를 포함하는 절연 기판(21)을 천공하기 위해서는 레이저광의 출력을 크게 할 필요가 있다. 이 때문에 출력이 큰 레이저광이 조사된 외부 전극(T')이 파손되어 전자 부품(D')이 부서져버려 반도체 소자가 안정적으로 작동하지 않는다는 문제가 있다.
본 발명은 배선 기판의 제조 공정에 있어서, 전자 부품이 부서지는 것을 회피하여 반도체 소자가 안정적으로 작동하는 배선 기판의 제조 방법을 제공하는 것을 과제로 한다.
본 발명의 실시형태에 의한 배선 기판의 제조 방법은 캐비티 형성 영역 및 상기 캐비티 형성 영역을 둘러싸는 배선 형성 영역을 갖는 절연 기판을 준비하는 공정과, 상기 배선 형성 영역에 제 1 배선 도체를 형성하는 공정과, 상기 캐비티 형성 영역에 캐비티 및 상기 배선 형성 영역의 일부에 상기 캐비티에 연접(連接)하는 개구부를 형성하는 공정과, 외부 전극을 갖는 전자 부품을 상기 외부 전극이 상기 개구부에 인접하도록 상기 캐비티 내에 삽입하는 공정과, 상기 캐비티 내의 간극을 충전해서 상기 전자 부품을 고정함과 아울러, 상기 개구부 내를 충전하는 절연층을 상기 절연 기판의 상하면에 형성하는 공정과, 상면측의 상기 절연층으로부터 하면측의 상기 절연층에 걸쳐 상기 개구부를 지나 내면에 상기 외부 전극을 노출하는 스루홀을 형성하는 공정과, 상기 절연층의 표면 및 상기 스루홀 내에 상기 내면에 노출한 상기 외부 전극에 전기적으로 접속된 제 2 배선 도체를 형성하는 공정을 포함한다.
본 발명의 실시형태에 의한 배선 기판의 제조 방법에 의하면 절연 기판에 캐비티에 추가해서 캐비티에 연접하는 개구부도 형성해둔다. 이어서, 캐비티에 전자 부품을 삽입하고, 캐비티와 전자 부품의 간극 및 개구부에 절연 기판의 상하면에 형성한 절연층을 침입시킨다. 그 후, 상면측의 절연층으로부터 하면측의 절연층에 걸쳐서 개구부를 지나 내면에 외부 전극을 노출하는 스루홀을 형성한다. 이와 같이, 절연 기판에 있어서 스루홀이 형성되는 부분에 미리 개구부를 형성해서 상기 부분의 유리 섬유를 제거해둠으로써 스루홀을 형성할 때에는 유리 섬유를 포함하지 않는 절연층을 출력이 작은 레이저광으로 천공할 수 있다. 이에 따라 레이저광이 외부 전극에 조사되어도 전자 부품이 부서지는 것을 방지하여 반도체 소자가 안정적으로 작동하는 배선 기판의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 일실시형태에 의한 제조 방법에 의해 제조되는 배선 기판을 나타내는 개략 단면도이다.
도 2a~도 2h는 본 발명의 일실시형태에 의한 제조 방법을 설명하기 위한 공정마다의 요부 개략 단면도이다.
도 3i~도 3l은 본 발명의 일실시형태에 의한 제조 방법을 설명하기 위한 공정마다의 요부 개략 단면도이다.
도 4는 본 발명의 일실시형태에 의한 제조 방법을 설명하기 위한 요부 확대 평면도이다.
도 5는 종래의 제조 방법에 의해 제조되는 배선 기판을 나타내는 개략 단면도이다.
도 6a~도 6h는 종래의 제조 방법을 설명하기 위한 공정마다의 요부 개략 단면도이다.
도 7i~도 7l은 종래의 제조 방법을 설명하기 위한 공정마다의 요부 개략 단면도이다.
우선, 도 1에 의거하여 일실시형태에 의한 배선 기판의 제조 방법에 의해 제조되는 배선 기판(A)을 설명한다. 배선 기판(A)은 절연 기판(1)과, 상면측의 절연층(2a)과, 하면측의 절연층(2b)과, 제 1 배선 도체(3a)와, 제 2 배선 도체(3b)와, 솔더 레지스트층(4)과, 전자 부품(D)을 구비한다.
절연 기판(1)에는 전자 부품(D)을 수용하는 캐비티(5)가 형성되어 있다. 캐비티(5) 내에는 전자 부품(D)이 상면측의 절연층(2a) 및 하면측의 절연층(2b)에 의해 고착된 상태로 수용되어 있다. 전자 부품(D)은 그 양측단부에 외부 전극(T)을 갖고 있다. 전자 부품(D)으로서는, 예를 들면 칩 콘덴서 등을 들 수 있다. 또한, 절연 기판(1)에는 복수의 제 1 스루홀(6a)이 형성되어 있다. 절연 기판(1)의 표면 및 제 1 스루홀(6a) 내에는 제 1 배선 도체(3a)가 피착되어 있다. 절연 기판(1) 상하의 제 1 배선 도체(3a)끼리는 제 1 스루홀(6a)을 통해 전기적으로 접속된다.
절연 기판(1)의 상하면에 형성된 절연층(2a, 2b)에는 복수의 비아홀(7)이 형성되어 있다. 상면측의 절연층(2a)으로부터 하면측의 절연층(2b)에 걸쳐서 외부 전극(T)을 내면에 노출하는 복수의 제 2 스루홀(6b)이 형성되어 있다. 상면측 및 하면측의 절연층(2a, 2b)의 표면, 비아홀(7) 내, 및 제 2 스루홀(6b) 내에는 제 2 배선 도체(3b)가 피착되어 있다.
상면측의 절연층(2a) 상면에 형성된 제 2 배선 도체(3b)의 일부는 절연 기판(1) 상면에 형성된 제 1 배선 도체(3a)에 비아홀(7)을 통해 전기적으로 접속되어 있다. 하면측의 절연층(2b) 하면에 형성된 제 2 배선 도체(3b)의 일부는 절연 기판(1) 하면에 형성된 제 1 배선 도체(3a)에 비아홀(7)을 통해 전기적으로 접속되어 있다. 제 2 스루홀(6b) 내에 피착된 제 2 배선 도체(3b)는 전자 부품(D)의 외부 전극(T)에 전기적으로 접속된다.
상면측의 절연층(2a)의 표면에 형성된 제 2 배선 도체(3b)의 일부는 솔더 레지스트층(4)에 형성된 상면 개구부(4a) 내에 노출되어 반도체 소자 접속 패드(8)를 형성하고 있다. 이 반도체 소자 접속 패드(8)에 반도체 소자의 전극을 땜납 범프를 통해 접속함으로써 배선 기판(A)의 상면에 반도체 소자가 탑재된다.
하면측의 절연층(2b)의 표면에 형성된 제 2 배선 도체(3b)의 일부는 솔더 레지스트층(4)에 형성된 하면 개구부(4b) 내에 노출되어 외부의 전기 회로 기판과 접속하기 위한 외부 접속 패드(9)를 형성하고 있다. 외부 접속 패드(9)와 외부의 전기 회로 기판의 배선 도체를 접속함으로써 반도체 소자가 외부의 전기 회로 기판에 전기적으로 접속된다. 그 결과, 반도체 소자와 외부의 전기 회로 기판 사이에서 제 1 및 제 2 배선 도체(3a, 3b) 및 전자 부품(D)을 통해 신호를 전송함으로써 반도체 소자가 작동한다.
이어서, 도 2a~도 3l에 의거하여 일실시형태에 의한 배선 기판의 제조 방법을 설명한다. 도 2a~도 3l은 제조 공정마다의 요부 개략 단면도를 나타낸다. 도 1에 나타내는 배선 기판(A)과 동일한 부재에는 같은 부호를 붙여 상세한 설명은 생략한다.
도 2a에 나타내는 바와 같이 캐비티 형성 영역(X) 및 배선 형성 영역(Y)을 갖는 절연 기판(1)을 준비한다. 배선 형성 영역(Y)은 캐비티 형성 영역(X)을 둘러싸고 있다. 절연 기판(1)은, 예를 들면 유리 섬유(G)에 에폭시 수지나 비스말레이미드트리아진 수지 등을 함침시킨 전기 절연 재료를 열경화시켜서 형성된다. 절연 기판(1)의 두께는 바람직하게는 40~600㎛ 정도이다.
이어서, 도 2b에 나타내는 바와 같이 배선 형성 영역(Y)에 제 1 스루홀(6a)을 형성한다. 제 1 스루홀(6a)의 직경은 바람직하게는 50~300㎛ 정도이며, 예를 들면 드릴 가공이나 레이저 가공, 또는 블라스트 가공에 의해 형성된다. 이어서, 도 2c에 나타내는 바와 같이 절연 기판(1) 상하면 및 제 1 스루홀(6a) 내에 제 1 배선 도체(3a)를 형성한다. 제 1 배선 도체(3a)는, 예를 들면 주지의 세미 애디티브법이나 서브트랙티브법에 의해 구리 등의 양도전성(良導電性) 금속으로 형성된다.
이어서, 도 2d에 나타내는 바와 같이 캐비티 형성 영역(X)에 캐비티(5) 및 배선 형성 영역(Y)의 일부에 캐비티(5)에 연접하는 개구부(K)를 형성한다. 캐비티(5)와 개구부(K)는 동시에 형성되어도 좋고, 캐비티(5)의 형성 후에 개구부(K)가 형성되어도 좋다. 캐비티(5) 및 개구부(K)는, 예를 들면 레이저 가공 또는 블라스트 가공에 의해 형성된다. 캐비티(5) 및 개구부(K)의 상면으로 볼 때 형상을 도 4에 나타낸다. 개구부(K)의 크기는 세로의 치수(L)가 바람직하게는 100~300㎛ 정도이며, 가로의 치수(W)가 바람직하게는 50~250㎛ 정도이다.
이어서, 도 2e에 나타내는 바와 같이 절연 기판(1)을 점착 시트(N) 상에 적재한다. 그 후, 도 2f에 나타내는 바와 같이 캐비티(5) 내에 전자 부품(D)을 삽입하여 캐비티(5) 내에 노출하는 점착 시트(N) 상에 전자 부품(D)을 적재한다.
이어서, 도 2g에 나타내는 바와 같이 절연 기판(1)의 상측에 상면측의 절연층(2a)을 형성한다. 상면측의 절연층(2a)의 일부는 캐비티(5) 내 및 개구부(K) 내에 침입함과 아울러, 전자 부품(D)에 접착한다. 이에 따라 전자 부품(D)이 캐비티(5) 내의 소정의 위치에 고정된다. 또한, 개구부(K)의 상면측이 절연층(2a)에 의해 피복된다. 상면측의 절연층(2a)을 형성하기 위해서는 절연 기판(1)의 상면에 상면측의 절연층(2a)용의 미경화의 수지 시트를 적층하여 상방으로부터 프레스하면서 가열 처리하는 방법이 채용된다. 상면측의 절연층(2a)은, 예를 들면 에폭시 수지나 폴리이미드 수지 등의 열경화성 수지를 함유하는 전기 절연 재료로 이루어지고, 두께는 바람직하게는 15~70㎛ 정도이다.
이어서, 도 2h에 나타내는 바와 같이 점착 시트(N)를 박리한다. 이어서, 도 3i에 나타내는 바와 같이 절연 기판(1)의 하측에 하면측의 절연층(2b)을 형성한다. 하면측의 절연층(2b)의 일부는 캐비티(5) 내 및 개구부(K) 내에 침입함과 아울러, 전자 부품(D)에 접착한다. 이에 따라 전자 부품(D)이 캐비티(5) 내에 밀봉된다. 또한, 개구부(K)의 하면측이 절연층(2b)에 의해 피복된다. 하면측의 절연층(2b)은, 예를 들면 에폭시 수지나 폴리이미드 수지 등의 열경화성 수지를 함유하는 전기 절연 재료로 이루어지고, 두께는 바람직하게는 15~70㎛ 정도이다.
이어서, 도 3j에 나타내는 바와 같이, 예를 들면 레이저 가공에 의해 상면측 및 하면측의 절연층(2a, 2b)에 복수의 비아홀(7) 및 복수의 제 2 스루홀(6b)을 형성한다. 비아홀(7)은 절연 기판(1) 상하면의 제 1 배선 도체(3a)를 바닥면으로 하고 있고, 직경은 바람직하게는 20~100㎛ 정도이다. 제 2 스루홀(6b)은 개구부(K) 내에 형성된다. 제 2 스루홀(6b)의 내면에는 외부 전극(T)이 노출되어 있다. 개구부(K) 내에는 유리 클로스가 없고, 수지만으로 충전되어 있으므로 출력이 작은 레이저광으로 제 2 스루홀(6b)을 형성할 수 있다. 따라서, 전자 부품(D)의 외부 전극(T)에 큰 대미지를 주는 일 없이 제 2 스루홀(6b)을 형성할 수 있다. 제 2 스루홀(6b)의 직경은 바람직하게는 50~250㎛ 정도이다.
이어서, 도 3k에 나타내는 바와 같이 상면측 및 하면측의 절연층(2a, 2b)의 표면 및 비아홀(7) 내 및 제 2 스루홀(6b) 내에 제 2 배선 도체(3b)를 피착시킨다. 제 2 배선 도체(3b)는, 예를 들면 주지의 세미 애더티브법에 의해 구리 등의 양도전성 금속으로 형성된다.
최후에, 도 3l에 나타내는 바와 같이 솔더 레지스트층(4)을 상면측의 절연층(2a)의 상면 및 하면측의 절연층(2b)의 하면에 피착함으로써 배선 기판(A)이 형성된다. 솔더 레지스트층(4)은 상면측 및 하면측의 절연층(2a, 2b)의 표면에 형성된 제 2 배선 도체(3b)의 일부를 노출시키는 제 1 개구부(4a) 및 제 2 개구부(4b)를 갖는다. 솔더 레지스트층(4)은, 예를 들면 에폭시 수지나 폴리이미드 수지 등의 열경화성 수지를 함유하는 전기 절연 재료로 이루어지는 수지 페이스트 또는 필름을 상면 및 하면측의 절연층(2a, 2b) 및 제 2 배선 도체(3b) 상에 도포 또는 점착하고, 열경화시킴으로써 형성된다.
상기한 바와 같이 일실시형태에 의한 배선 기판의 제조 방법에 의하면 절연 기판(1)에 캐비티(5)에 추가해서 캐비티(5)에 연접하는 개구부(K)도 형성해둔다. 이어서, 캐비티(5)에 전자 부품(D)을 삽입하고, 캐비티(5)와 전자 부품(D)의 간극 및 개구부(K)에 절연 기판(1)의 상하면에 형성한 절연층(2a, 2b)을 침입시킨다. 그 후, 상면측의 절연층(2a)으로부터 하면측의 절연층(2b)에 걸쳐서 개구부(K)를 지나 내면에 외부 전극(T)을 노출하는 제 2 스루홀(6b)을 형성한다. 이와 같이, 절연 기판(1)에 있어서 제 2 스루홀(6b)이 형성되는 부분에 미리 개구부(K)를 형성해서 상기 부분의 유리 섬유(G)를 제거해둔다.
이 때문에 제 2 스루홀(6b)을 형성할 때에는 유리 섬유(G)를 포함하지 않는 상면측 및 하면측의 절연층(2a, 2b)을 출력이 작은 레이저광으로 천공할 수 있다. 레이저광이 외부 전극(T)에 조사되어도 레이저광의 출력이 작기 때문에 전자 부품(D)의 파손을 방지할 수 있다. 따라서, 반도체 소자를 안정적으로 작동시킬 수 있는 배선 기판이 얻어진다.
또한, 본 발명은 상기 일실시형태에 특정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위이면 여러 가지 변경은 가능하다. 예를 들면, 상기 일실시형태에 의한 배선 기판의 제조 방법에서는 제 2 스루홀(6b)을 레이저에 의해 형성하고 있지만, 블라스트 가공에 의해 형성해도 좋다. 제 2 스루홀(6b)을 블라스트 가공에 의해 형성할 경우에도 유리 섬유를 포함하지 않는 절연층을 천공하기 위해서는 연마 입자의 분출 압력을 작게 할 수 있다. 따라서, 전자 부품의 파손을 방지할 수 있고, 반도체 소자를 안정적으로 작동시킬 수 있는 배선 기판이 얻어진다.
또한, 상기 일실시형태에 의한 배선 기판의 제조 방법에서는 절연 기판(1)의 재료로서 수지 및 유리 섬유(G)가 사용되고 있다. 그러나, 유리 섬유(G) 대신에, 예를 들면 아라미드 섬유 등의 다른 섬유질 보강재를 사용해도 좋다.

Claims (4)

  1. 캐비티 형성 영역 및 그 캐비티 형성 영역을 둘러싸는 배선 형성 영역을 갖는 절연 기판을 준비하는 공정과,
    상기 배선 형성 영역에 제 1 배선 도체를 형성하는 공정과,
    상기 캐비티 형성 영역에 캐비티 및 상기 배선 형성 영역의 일부에 상기 캐비티에 연접하는 개구부를 형성하는 공정과,
    외부 전극을 갖는 전자 부품을 상기 외부 전극이 상기 개구부에 인접하도록 상기 캐비티 내에 삽입하는 공정과,
    상기 캐비티 내의 간극을 충전해서 상기 전자 부품을 고정함과 아울러, 상기 개구부 내를 충전하는 절연층을 상기 절연 기판의 상하면에 형성하는 공정과,
    상면측의 상기 절연층으로부터 하면측의 상기 절연층에 걸쳐서 상기 개구부를 지나 내면에 상기 외부 전극을 노출하는 스루홀을 형성하는 공정과,
    상기 절연층의 표면 및 상기 스루홀 내에 상기 내면에 노출한 상기 외부 전극에 전기적으로 접속된 제 2 배선 도체를 형성하는 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 절연 기판은 섬유질 보강재를 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  3. 제 2 항에 있어서,
    상기 섬유질 보강재는 유리 섬유인 것을 특징으로 하는 배선 기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 캐비티와 상기 개구부가 동시에 형성되는 것을 특징으로 하는 배선 기판의 제조 방법.
KR1020150178075A 2014-12-27 2015-12-14 배선 기판의 제조 방법 KR20160079658A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-266823 2014-12-27
JP2014266823A JP2016127148A (ja) 2014-12-27 2014-12-27 配線基板の製造方法

Publications (1)

Publication Number Publication Date
KR20160079658A true KR20160079658A (ko) 2016-07-06

Family

ID=56165055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150178075A KR20160079658A (ko) 2014-12-27 2015-12-14 배선 기판의 제조 방법

Country Status (5)

Country Link
US (1) US20160189979A1 (ko)
JP (1) JP2016127148A (ko)
KR (1) KR20160079658A (ko)
CN (1) CN105744747A (ko)
TW (1) TW201637537A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190012056A (ko) * 2017-07-26 2019-02-08 삼성전기주식회사 리지드 플렉서블 인쇄회로기판 및 그 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6892281B2 (ja) * 2017-02-20 2021-06-23 京セラ株式会社 配線基板およびその製造方法
CN114521055A (zh) * 2020-11-20 2022-05-20 庆鼎精密电子（淮安）有限公司 内埋式电路板及其制造方法
CN113131291B (zh) * 2021-03-11 2023-05-12 东莞市晟合科技有限公司 一种搭载电子元器件的连接线及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
JP5357401B2 (ja) * 2007-03-22 2013-12-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN103703874A (zh) * 2011-07-13 2014-04-02 揖斐电株式会社 电子部件内置电路板及其制造方法
US20130025914A1 (en) * 2011-07-25 2013-01-31 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101343296B1 (ko) * 2012-11-02 2013-12-18 삼성전기주식회사 전자부품 내장기판 제조방법 및 전자부품 내장기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190012056A (ko) * 2017-07-26 2019-02-08 삼성전기주식회사 리지드 플렉서블 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
CN105744747A (zh) 2016-07-06
JP2016127148A (ja) 2016-07-11
US20160189979A1 (en) 2016-06-30
TW201637537A (zh) 2016-10-16

Similar Documents

Publication Publication Date Title
JP6626697B2 (ja) 配線基板およびその製造方法
KR101652534B1 (ko) 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판
KR20160036514A (ko) 복합 배선 기판 및 그 실장 구조체
JP2001251056A (ja) プリント配線基板の製造方法
KR20180023384A (ko) 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
JPWO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
CN102119588A (zh) 元器件内置模块的制造方法及元器件内置模块
US11096286B2 (en) Printed circuit board and manufacturing method thereof
JP2015106610A (ja) 電子部品内蔵基板、電子部品内蔵基板の製造方法
KR20160079658A (ko) 배선 기판의 제조 방법
KR20140086824A (ko) 배선 기판의 제조 방법
KR20160032625A (ko) 인쇄회로기판 및 그 제조 방법
US10201099B1 (en) Manufacturing method of circuit substrate including electronic device
US9655248B2 (en) Method of manufacturing a wiring board
KR102356810B1 (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
KR20140098675A (ko) 배선 기판 및 그 제조 방법
KR20130102203A (ko) 인쇄회로기판 및 그의 제조 방법
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
JP5370883B2 (ja) 配線基板
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2016207763A (ja) 部品内蔵配線基板およびその製造方法
US20150366081A1 (en) Manufacturing method for circuit structure embedded with electronic device
JP2017199704A (ja) 配線基板の製造方法
JP2017069445A (ja) プリント配線板およびその製造方法
JP2016012698A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application