JP2001036209A - 配線基板のビアオンビア構造 - Google Patents

配線基板のビアオンビア構造

Info

Publication number
JP2001036209A
JP2001036209A JP11210128A JP21012899A JP2001036209A JP 2001036209 A JP2001036209 A JP 2001036209A JP 11210128 A JP11210128 A JP 11210128A JP 21012899 A JP21012899 A JP 21012899A JP 2001036209 A JP2001036209 A JP 2001036209A
Authority
JP
Japan
Prior art keywords
layer
wiring board
wiring pattern
land
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11210128A
Other languages
English (en)
Other versions
JP4330712B2 (ja
Inventor
Masakazu Aoyama
雅一 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP21012899A priority Critical patent/JP4330712B2/ja
Priority to PCT/JP2000/004880 priority patent/WO2001008458A1/ja
Publication of JP2001036209A publication Critical patent/JP2001036209A/ja
Application granted granted Critical
Publication of JP4330712B2 publication Critical patent/JP4330712B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 サイズ,工程,導通性のいずれにも優れたビ
アオンビア構造を有する配線基板を提供すること。 【解決手段】 内層ビア15の内部を銀ペースト17で
充填するとともに,内部とランド19に跨って上層ビア
18を設けた。このため,ビアオンビア構造の面内寸法
が小さく抑えられている。また,内層ビア15にふため
っきを形成しなくても,配線パターン14が内層ビア1
5のランド19(配線パターン11)に直に接触してお
り,導通が確実である。また製造工程も簡素なもので済
む。また,内層ビア15の充填材が銀ペースト17であ
るため,上層ビア18の形成のためのレーザ加工の際に
内層ビア15の内部が受けるダメージが最小限で済む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は,導体層と絶縁層と
を交互に積層してなる配線基板に関する。さらに詳細に
は,導体層と導体層とを導通させるビアとその上層のビ
アとを近接して配置するビアオンビア構造に関するもの
である。
【0002】
【従来の技術】従来のビアオンビア構造の例としては,
図5に示すフルオフセット型のものと,図6に示すふた
めっき型のものとがあった。図5のものは,上層ビア1
02を内層ビア101に対してオフセットさせた構造の
ものである。これは,上層ビア102を内層ビア101
のランド部分106にコンタクトさせることにより,導
体層104と導体層105との確実な導通を図ったもの
である。図6のものは,内層ビア111の樹脂部分11
3とランド部分116とをふためっき層117で覆い,
その直上に上層ビア112を設けた構造のものである。
これは,樹脂部分113を導電性のふためっき層117
で覆うことにより,上層ビア112で導体層114と導
体層115とが確実に導通するようにしたものである。
【0003】
【発明が解決しようとする課題】しかしながら,前記し
た従来のビアオンビア構造には,いずれも問題点があっ
た。すなわち,図5のフルオフセット型構造の場合に
は,図中横方向の全体サイズがかなり大きくなってしま
う。このため,配線パターンのファイン化に対する障害
となるのである。図6のふためっき構造の場合には,サ
イズ的には問題ないものの,ふためっき層117を形成
する分工程数が多くなってしまう。また,ふためっき層
117は剥離しやすいので,実際にはさほど導通はよく
ない。その原因は,上層ビア112を形成するために絶
縁層118をレーザ加工するときの熱作用にある。樹脂
部分113は通常,100%樹脂成分であるため,レー
ザの熱で揮発成分がふためっき層117との間に気泡を
なし,そのためにふためっき層117が少しリフトされ
るからである。
【0004】本発明は,前記した従来のビアオンビア構
造が有する問題点を解決するためになされたものであ
る。すなわちその課題とするところは,サイズ,製造プ
ロセス,導通性のいずれにも優れたビアオンビア構造を
有する配線基板を提供することにある。
【0005】
【課題を解決するための手段】この課題の解決を目的と
してなされた本発明は,第1導体層と,第2導体層と,
それらの間の第1絶縁層と,第2導体層の上に被着され
た第2絶縁層と,第2絶縁層の上に形成された第3導体
層とを有する配線基板において,第1導体層と第2導体
層とを導通させるとともに内部が充填された第1ビア
と,第2導体層と第3導体層とを導通させるとともに第
1ビアの内部とその周囲のランド部分とに跨って形成さ
れた第2ビアとを有してなるビアオンビア構造である。
【0006】かかるビアオンビア構造を有する配線基板
では,上層ビアである第2ビアが,内層ビアである第1
ビアのランド部分にかかっている。このため,ふためっ
き層を形成しなくても第2導体層と第3導体層との導通
が確実である。よって,ふためっき層を形成しなくても
よい分工程数は少なくて済む。具体的には,図5に示し
たフルオフセット型構造の場合と同等の工程数で済む。
また,第2ビアは第1ビアの内部にもかかっている。こ
のため,第1ビアの内部から第2ビアがはみ出す量はさ
ほど大きくない。よって,サイズの問題も最小限で済
む。
【0007】本発明のビアオンビア構造においては,第
1ビアの内部が導電性ペーストで充填されていることが
望ましい。なぜなら,第1ビアの内部が単なる樹脂だ
と,第2ビアの形成のために第2絶縁層をレーザ加工す
る際にこの樹脂が大きくえぐれてしまうからである。導
電性ペーストは樹脂に金属などの導電性の粉末を分散し
たものであり,単なる樹脂よりもレーザの影響に対する
耐性がある。このため,第1ビアの内部の充填材を導電
性ペーストとすることにより,レーザ加工によるえぐれ
を防止できるのである。また,第2ビアにおける第2導
体層と第3導体層との間の抵抗もより小さくできる。
【0008】さらに,本発明のビアオンビア構造におい
ては,第2ビアが第1ビアのランド部分から外部へはみ
出ないように形成することもまた好ましい。第2ビアが
第1ビアのランド部分から外部へはみ出ていると,第2
ビアの形成のために第2絶縁層をレーザ加工する際に,
はみ出し部分では第1絶縁層も加工されてしまうからで
ある。このためには,第1ビアのランド部分を,第2ビ
アが形成される方へ向けて少し広げておけばよい。
【0009】
【発明の実施の形態】以下,本発明を具体化した実施の
形態について,図面を参照しつつ詳細に説明する。本実
施の形態に係る配線基板は,図1に示すビアオンビア構
造を有している。この配線基板は,コア絶縁層10と,
その表裏の配線パターン層11,12と,配線パターン
層11の上に被着された層間絶縁層13と,層間絶縁層
13の上に形成された配線パターン層14とを有してい
る。
【0010】そして,配線パターン層11と配線パター
ン層12とを導通させるための内層ビア15が設けられ
ている。内層ビア15は,コア絶縁層10にドリル穴を
形成し,その壁面から表裏面にわたるめっき層16を形
成して配線パターン層11と配線パターン層12との導
通をとり,さらに内部を銀ペースト17で充填したもの
である。なお,配線パターン層11のうち,内層ビア1
5の近傍の部分をランド19という。
【0011】そして,内層ビア15の図中すぐ左上の位
置に,上層ビア18が設けられている。上層ビア18
は,層間絶縁層13にレーザ加工で穴を開けて配線パタ
ーン層11および銀ペースト17を部分的に露出させ,
この穴の内外にわたるめっき層を形成したものである。
これにより,配線パターン層11と配線パターン層14
との導通がとられている。
【0012】この配線基板において,コア絶縁層10の
厚さは500μmであり,層間絶縁層13の厚さは50
μmである。また,内層ビア15のめっき層16の厚さ
は15μmである。配線パターン層11,12の厚さ
は,銅箔の12μmとめっきの15μmとの合計で27
μmである。内層ビア15の径(ドリル穴径)は300
μmであり,上層ビア18の径(レーザ加工径)は10
0μmである。配線パターン層14の厚さは15μmで
ある。
【0013】この配線基板において上層ビア18は,内
層ビア15に対し部分的にオーバラップして設けられて
いる。この様子を,図2の平面透視図に示す。図2に
は,内層ビア15と,そのランド19と,上層ビア18
とが示されている。ランド19は,内層ビア15の周囲
に設けられているが,上層ビア18の方へ少し広げられ
ている。内層ビア15および上層ビア18にわたる図2
中の最大寸法D1 は,内層ビア15と上層ビア18との
それぞれの径の合計よりもオーバラップの分小さく,3
50μm程度である。そして,ランド19の幅を150
μmとすれば,図2中横方向のランド径D2 は650μ
mとなる。なお,図2中縦方向のランド径D3 は600
μmとなる。もし,図5のようなフルオフセット型構造
をとると,D1が550μm程度,D2が850μm程度
必要となってしまう。本実施の形態では,上層ビア18
と内層ビア15とをオーバラップさせることにより,配
線パターンのファイン化に対する障害が取り除かれてい
るのである。
【0014】次に,図1の配線基板の製造プロセスを説
明する。図3に示すのは,内層ビア15に銀ペースト1
7を充填してその表面を平坦化し,さらに層間絶縁層1
3を被着した状態である。この状態を得るまでの工程は
公知技術の組み合わせなので説明は避ける。ただし注意
すべきは,層間絶縁層13を被着する前に内層ビア15
をふためっきで覆う必要がないことである。上層ビア1
8が内層ビア15のランド19に係って設けられるの
で,ふためっきがなくても配線パターン層11と配線パ
ターン層14との導通が十分確実にとられるからであ
る。もし,ふためっきを形成するとなると,触媒付与や
無電解めっき,電気めっきといった具合にかなり工程数
が増えてしまう。本実施の形態では,ふためっきを形成
しないことにより,余分な工程を踏まずに済んでいるの
である。
【0015】図4に示すのは,レーザ加工により層間絶
縁層13に穴18を形成した状態である。このとき,加
工の末期には内層ビア15を充填している銀ペースト1
7にもレーザの熱の影響が及ぶ。しかし銀ペースト17
は単なる樹脂に比べてはるかに熱に強いので,ほとんど
変形しない。また,穴18が形成される範囲は,内層ビ
ア15のランド19からはみ出していない。もしはみ出
していると,はみ出した部分では層間絶縁層13ばかり
かコア絶縁層10までも加工されてしまうおそれがあ
る。本実施の形態ではこのようなおそれはない。図4の
状態に対し,穴18の内外にわたるめっき層を形成し,
パターン加工を施すと,図1に示すように配線パターン
14が得られる。
【0016】以上詳細に説明したように本実施の形態に
係る配線基板のビアオンビア構造では,内層ビア15の
内部とランド19に跨って上層ビア18を設けている。
このため,ビアオンビア構造の面内寸法が小さく抑えら
れている。また,内層ビア15にふためっきを形成しな
くても,配線パターン14が内層ビア15のランド19
(配線パターン11)に直に接触しており,導通が確実
である。また製造工程も簡素なもので済む。また,内層
ビア15の充填材が銀ペースト17であるため,上層ビ
ア18の形成のためのレーザ加工の際に内層ビア15の
内部が受けるダメージが最小限で済んでいる。また,配
線パターン14と配線パターン11との間のコンタクト
抵抗も,銀ペースト17が導電性を持つ分低下してい
る。さらに,上層ビア18がランド19からはみ出さな
いようにされているので,上層ビア18の形成のための
レーザ加工の際にコア絶縁層10までも加工されてしま
うおそれが排除されている。かくして,サイズ,工程,
導通性のいずれにも優れた配線基板のビアオンビア構造
が実現されている。
【0017】なお,本実施の形態は単なる例示にすぎ
ず,本発明を何ら限定するものではない。したがって本
発明は当然に,その要旨を逸脱しない範囲内で種々の改
良,変形が可能である。例えば,各部分の寸法は別の値
でもよい。また,内層ビア15の充填材としては銀ペー
ストに代えて銅ペーストなど他の金属を用いたものを採
用してもよい。
【0018】
【発明の効果】以上の説明から明らかなように本発明に
よれば,サイズ,製造プロセス,導通性のいずれにも優
れたビアオンビア構造を有する配線基板が提供されてい
る。
【図面の簡単な説明】
【図1】実施の形態に係るビアオンビア構造を有する配
線基板の断面図である。
【図2】ビアオンビア構造の平面透視図である。
【図3】相間絶縁層を被着した状態を示す断面図であ
る。
【図4】上層ビアの形成のためのレーザ加工を行った状
態を示す断面図である。
【図5】従来のビアオンビア構造の例(フルオフセット
型)を示す断面図である。
【図6】従来のビアオンビア構造の例(ふためっき型)
を示す断面図である。
【符号の説明】
10 コア絶縁層 11,12,14 配線パターン 13 層間絶縁層 15 内層ビア 17 銀ペースト 18 上層ビア 19 ランド

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 第1導体層と,第2導体層と,それらの
    間の第1絶縁層と,前記第2導体層の上に被着された第
    2絶縁層と,前記第2絶縁層の上に形成された第3導体
    層とを有する配線基板において,前記第1導体層と前記
    第2導体層とを導通させるとともに,内部が充填された
    第1ビアと,前記第2導体層と前記第3導体層とを導通
    させるとともに,前記第1ビアの内部とその周囲のラン
    ド部分とに跨って形成された第2ビアとを有することを
    特徴とする配線基板のビアオンビア構造。
  2. 【請求項2】 請求項1に記載する配線基板のビアオン
    ビア構造において,前記第1ビアの内部が導電性ペース
    トで充填されていることを特徴とする配線基板のビアオ
    ンビア構造。
  3. 【請求項3】 請求項1または請求項2に記載する配線
    基板のビアオンビア構造において,前記第2ビアが,前
    記第1ビアのランド部分から外部へはみ出ないように形
    成されていることを特徴とする配線基板のビアオンビア
    構造。
JP21012899A 1999-07-26 1999-07-26 配線基板のビアオンビア構造 Expired - Lifetime JP4330712B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP21012899A JP4330712B2 (ja) 1999-07-26 1999-07-26 配線基板のビアオンビア構造
PCT/JP2000/004880 WO2001008458A1 (fr) 1999-07-26 2000-07-19 Structure de tableau de cablage a traversees superposees

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21012899A JP4330712B2 (ja) 1999-07-26 1999-07-26 配線基板のビアオンビア構造

Publications (2)

Publication Number Publication Date
JP2001036209A true JP2001036209A (ja) 2001-02-09
JP4330712B2 JP4330712B2 (ja) 2009-09-16

Family

ID=16584263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21012899A Expired - Lifetime JP4330712B2 (ja) 1999-07-26 1999-07-26 配線基板のビアオンビア構造

Country Status (1)

Country Link
JP (1) JP4330712B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666931B2 (en) 2014-09-30 2017-05-30 Nidec Elesys Corporation Radio frequency electric power conversion mechanism

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666931B2 (en) 2014-09-30 2017-05-30 Nidec Elesys Corporation Radio frequency electric power conversion mechanism

Also Published As

Publication number Publication date
JP4330712B2 (ja) 2009-09-16

Similar Documents

Publication Publication Date Title
US3742597A (en) Method for making a coated printed circuit board
JPH08242077A (ja) 多層プリント基板、多層プリント基板の製造方法
US7363706B2 (en) Method of manufacturing a multilayer printed wiring board
KR100751984B1 (ko) 전자 부품의 제조 방법 및 전자 부품
CN101305453A (zh) 细间距互连及制造方法
TW201703592A (zh) 印刷電路板及製造印刷電路板之方法
TWI272886B (en) Substrate with multi-layer PTH and method for forming the multi-layer PTH
JP2009170561A (ja) 配線基板およびその製造方法
JP2008153441A (ja) 配線基板およびその製造方法
CN107666765A (zh) 线路板结构
JP2005191100A (ja) 半導体基板及びその製造方法
US6740222B2 (en) Method of manufacturing a printed wiring board having a discontinuous plating layer
JP2001036209A (ja) 配線基板のビアオンビア構造
JP3770895B2 (ja) 電解めっきを利用した配線基板の製造方法
TWI395521B (zh) 埋入式結構及其製法
CN113630977B (zh) 厚铜电路板及其制作方法
JP4330713B2 (ja) 配線基板のビアオンビア構造およびその製造方法
JPH09162516A (ja) プリント配線板
JP2004146757A (ja) 配線基板及び配線基板の製造方法
JP6804115B1 (ja) プリント基板
JPH0747897Y2 (ja) プリント基板
JP2018088442A (ja) プリント配線板およびその製造方法
JP4491338B2 (ja) 半導体装置用基板および半導体装置
JPH10233563A (ja) プリント配線基板及びその製造方法
JP2002016332A (ja) スルーホールを有する積層板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090617

R150 Certificate of patent or registration of utility model

Ref document number: 4330712

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term