TWI395521B - 埋入式結構及其製法 - Google Patents

Description

埋入式結構及其製法

本發明係關於一埋入式結構及其製法。特定言之，本發明係關於一埋入式電路板結構，其內壁上有較平坦的表面。

電路板是電子裝置中一種重要的元件。電路板的功能是用來界定在一固體表面上的預定圖案。在電子裝置不斷追求尺寸縮小的趨勢下，電路板上導線的線寬與導線之間的距離於是乎變的越來越小。

就目前的技術而言，有兩種符合需求的方法以形成此等電路板。第一種稱為轉印法，是將圖案化線路轉印至一介電層上。另外一種方法則是使用雷射方式將基材圖案化，來定義一鑲嵌形式的結構，再使用一導電材料來填滿在基材上所形成的凹穴，以完成一埋入式結構。

一般說來，基材的表面要先經過活化，才能使得導電材料成功地填滿在基材上的凹穴中，通常是使用無電極電鍍的技術。更有甚者，還有一種基材的材料是不需要先經過無電極電鍍技術的活化步驟，就可以讓導電材料填入基材上的凹穴中。

第1-4圖例示一種形成埋入式結構之習知方法。如第1圖所示，首先，提供基材101。第一圖案化銅層110位於基材101上，並暴露出部分的基材101。第一介電層120則覆蓋第一圖案化銅層110以及基材101。

再來，如第2圖所示，將第一介電層120圖案化以形成焊墊開口122、通孔121以及鄰接焊墊開口122之溝槽123，其中盲孔121暴露出部分的第一圖案化銅層110。由於第一圖案化銅層110所暴露出的表面可能還留有膠渣，而且會妨礙後續形成的電性連接品質，因此會進行一清孔步驟，如第3圖所示，以移除第一圖案化銅層110所暴露出表面可能還留有的膠渣，以有利於後續形成的電性連接。可以使用電漿或是氧化劑，例如過錳酸鹽來執行此等清孔除膠渣的步驟。除了移除所有留在第一圖案化銅層110所暴露出表面上的殘渣外，清孔步驟也會侵蝕第一介電層120的表面，包括通孔121、焊墊開口122以及溝槽123之側壁，於是在第一介電層120上形成了粗糙的表面。如果此等粗糙的表面再進一步進行一銅沉積步驟時，如第4圖所示，在過分粗化的表面下具有活化基粒的待鍍表面反而容易在銅層130上形成不要的瘤狀物131，而使孔壁銅層130千瘡百孔，並因此減損了銅層130的品質，同時元件的信賴度表現不增反減。更有甚者，溝槽123的粗糙表面使得電路崎嶇，並造成訊號損失。銅層130的不良品質危及埋入式結構100、電路板、與其所製得之電子裝置的可靠度。

因此，需要一種具有更佳表面平整度的埋入式結構以及一種新穎製造方法，以提供一種具有良好可靠度的電路板。

本發明於是提出一種在側壁上具有較為光滑平整表面的新穎埋入式結構以及製作此等埋入式結構的方法。由於本發明埋入式結構的側壁上具有更為光滑平整的表面，當一層的銅沉積在本發明埋入式結構的側壁上時，可以將銅層上瘤狀物的形成機率減到最小，進而增進本發明埋入式結構的可靠度。此外，在本發明的一實施例中，本發明的埋入式結構具有實質上平整又光滑的外表面。

本發明首先提出一種埋入式結構。本發明的埋入式結構中包含包含一介電層、位於介電層中之一焊墊開口，與位於焊墊開口中以及介電層中之一通孔，其中焊墊開口與通孔一起定義出埋入式結構，通孔之側壁更進一步具有粗糙度C、焊墊開口之側壁具有粗糙度B，而介電層之外表面具有實質上平坦光滑之粗糙度A。其中，粗糙度A、粗糙度B及粗糙度C三者彼此不同。

本發明其次提出另一種埋入式結構。本發明的埋入式結構包含一基材、位於基材上之一第一圖案化導體層並選擇性暴露此基材、一第一介電層覆蓋第一圖案化導體層與基材、位於第一介電層中之焊墊開口，與位於焊墊開口中並暴露第一圖案化導體層之通孔，其中焊墊開口與通孔一起定義出埋入式結構，通孔之側壁更進一步具有粗糙度C、焊墊開口之側壁具有粗糙度B，而第一介電層之外表面具有實質上平坦之粗糙度A。其中，粗糙度A、粗糙度B及粗糙度C三者彼此不同。

本發明又提出一種形成埋入式電路結構的方法。在本發明形成埋入式電路結構的方法中，首先提供一介電層。其次，形成一有機膜層以覆蓋介電層。繼續，形成位於介電層與有機膜層中之通孔。再來，進行一清潔步驟以粗化通孔之側壁。然後，圖案化介電層與有機膜層，以在介電層中形成與通孔重疊之焊墊開口。焊墊開口與通孔一起定義出埋入式結構。介電層之外表面具有粗糙度A，焊墊開口之側壁具有粗糙度B，通孔之側壁具有粗糙度C。其中，粗糙度A、粗糙度B及粗糙度C三者彼此不同。

本發明再提出一種形成埋入式電路結構的方法。在本發明形成埋入式電路結構的方法中，首先提供具有一圖案化導體層位於其上之基材。其次，形成一第一介電層以覆蓋第一圖案化導體層與基材。之後，形成一第一有機膜層以覆蓋第一介電層。繼續，形成一穿過第一介電層與第一有機膜層並暴露第一圖案化導體層之通孔。再來，進行一第一清潔步驟以粗化通孔之側壁，或是清除殘留餘第一圖案化導體層上之膠渣。然後，圖案化第一介電層與第一有機膜層，以在第一介電層中形成與通孔重疊之焊墊開口。焊墊開口與通孔一起定義出埋入式電路結構。第一介電層之外表面具有粗糙度A，焊墊開口之側壁具有粗糙度B，通孔之側壁具有粗糙度C。其中，粗糙度A、粗糙度B及粗糙度C三者彼此不同。

本發明更提出一種形成埋入式電路結構的方法。在本發明另一種形成埋入式電路結構的方法中，首先提供具有一圖案化導體層位於其上之基材。其次，形成一第一介電層以覆蓋第一圖案化導體層與基材。之後，形成一第一有機膜層以覆蓋第一介電層。繼續，形成一穿過第一介電層與第一有機膜層並暴露第一圖案化導體層之通孔。再來，進行一第一清潔步驟以粗化通孔之側壁及/或清除殘留於第一圖案化導體層上之膠渣。然後，移除第一有機膜層。接著，進行一第二清潔步驟以清理第一圖案化導體層。隨後，形成一第二有機膜層以覆蓋第一介電層。接下來，圖案化第一介電層與第二有機膜層，以在第一介電層中形成與通孔重疊之焊墊開口。焊墊開口與通孔一起定義出埋入式電路結構。第一介電層之外表面具有粗糙度A，焊墊開口之側壁具有粗糙度B，通孔之側壁具有粗糙度C。其中，粗糙度A、粗糙度B及粗糙度C三者彼此不同。

由於本發明新穎的埋入式結構在清潔步驟之後，經過一圖案化步驟以定義出焊墊開口或是選擇性地定義出溝槽，本發明埋入式結構的內壁則具有較為光滑平整的表面，同時還避免了清潔步驟對內壁表面的破壞。此等清潔步驟一方面可以促進第一圖案化導體層的電性連接，另一方面又使得通孔中之內連線，亦即內部電性連接，對於通孔之內壁具有較佳之親和性，其亦可以一第二清潔步驟繼之而更加強化。倘若此等清潔步驟過或不及，皆屬不欲。

再者，本發明還會減少銅瘤狀物的形成，並在當後續的銅層沉積在本發明埋入式結構的內壁上時，得到品質較佳的導體層。此外，本發明埋入式結構還會由於有機膜層的保護，會進一步具有實質上光滑的外表面。

本發明提供一種新穎的埋入式結構以及製作一種埋入式電路結構的方法。由於本發明的埋入式結構在清潔步驟之後才經過一圖案化步驟，所以本發明埋入式結構的內壁係具有較為平坦的表面，甚至還會減少銅瘤狀物的形成。並由於此等較為平坦的表面，使得後續銅層的沉積品質變好，更增進了本發明埋入式結構的可靠度。還有，本發明埋入式結構還因為製造過程中有機膜層的保護，會進一步具有實質上光滑的外表面。

本發明首先提供一種埋入式結構。第5圖例示本發明埋入式結構之一實施例。如第5圖所示，本發明的埋入式結構200包含介電層220、通孔221與焊墊開口222。

介電層220之外表面224係實質上光滑。例如，介電層220之外表面224具有粗糙度A。粗糙度A可以使用參數Ra值來表示。定義此參數Ra之細節部份，請參考JIS B 0601-1982之規定。若使用參數Ra值來表示粗糙度A時，粗糙度A的範圍小於0.5μm。

在本發明之一具體實施態樣中，介電層220可以進一步包含多個觸媒顆粒，其中觸媒顆粒可以包含金屬錯合物顆粒、金屬螯合物顆粒、金屬氧化物顆粒或是金屬氮化物顆粒，例如錳、鉻、鈀、鉑、鋁、鋅、銅、銀、金、鎳、鈷、銠、銥、鐵、鎢、釩、鉭、銦、鈦其中之一或是其任意組合的錯合物、螯合物、氧化物或氮化物。舉例而言，這些觸媒顆粒例如是氧化銅、氮化鋁、鈷鉬雙金屬氮化物(Co₂ Mo₃ N_x )顆粒或鈀金屬顆粒。一但活化以後，例如使用雷射，介電層220的活化表面可以輔助另一導電層的沉積。

所形成的焊墊開口222位在介電層220之中。此外，通孔221還形成在焊墊開口222之中與介電層220之中。從俯視角度來觀察，焊墊開口222形成包圍通孔221(圖未示)。通孔221與焊墊開口222一起定義出本發明埋入式結構200的電路圖樣。每只通孔221中會有至少一個焊墊開口222。換句話說，如第5圖所示，每只通孔221中會視情況需要有一個焊墊開口222，或是兩個焊墊開口222。

另外，介電層220更包含不包圍通孔221但選擇性與通孔221相通之溝槽223，如第5圖所示。溝槽223則可能賦有多種構造相異的形狀，如第24圖所示。

類似地，溝槽223的內壁具有粗糙度B，焊墊開口222之側壁具有粗糙度B，而通孔221之內壁具有粗糙度C。若使用參數Ra值來表示，粗糙度B的範圍則介於0.2μm與1.5μm之間。同樣地，若使用參數Ra值來表示，粗糙度C的範圍則介於0.5μm與5.0μm之間。同時，粗糙度A、粗糙度B及粗糙度C三者彼此不同。舉例而言，粗糙度A、粗糙度B及粗糙度C三者之間彼此的關係可以為粗糙度C>粗糙度B>粗糙度A。

在本發明之另一具體實施態樣中，導體層230則會填滿通孔221、焊墊開口222與選擇性形成的溝槽223，以形成本發明之埋入式電路結構。導體層230通常包含金屬，例如銅或是鋁，其可以由無電電鍍製程(electroless plating process)來形成。若是介電層220包含金屬錯合物顆粒、金屬螯合物顆粒、金屬氧化物顆粒或是金屬氮化物顆粒時，當形成於介電層220內壁的活化表面之時，即會作為用於導體層230之晶種層。

為了要達成介電層220之外表面224為實質上光滑之表面，在本發明又一具體實施態樣中，埋入式電路結構可以包含覆蓋介電層220並選擇性暴露通孔221、焊墊開口222與選擇性形成的溝槽223之有機膜層250，以保護第一介電層220之外表面224。有機膜層250不只可以選擇性覆蓋單邊之介電層220之外表面224，還可以選擇性覆蓋雙邊之介電層220之外表面224。

有機膜層250可以包含親水性高分子，使得必要時可以用水洗去。例如，此等親水性高分子的特性官能基可以包含羥基(-OH)、醯胺基(-CONH₂ )、磺酸基(-SO₃ H)、羧基(-COOH)其中之一的官能基團，或者前述各官能基團的任意組合。

或者，有機膜層250亦可以是疏水性高分子。例如，此等疏水性高分子的特性官能基可以包含甲基丙烯酸樹脂、苯乙烯樹脂、烯丙樹脂、聚丙烯酸樹脂、聚醚樹脂、聚烯烴樹脂、聚醯胺樹脂或聚矽氧烷樹脂其中之一的官能基團，或者前述各官能基團的任意組合。

本發明其次提供另一種埋入式結構。第6圖例示本發明埋入式結構之一實施例。如第6圖所示，本發明的埋入式結構200包含基材201、第一圖案化導體層210、第一介電層220、通孔221與焊墊開口222。基材201通常為用於電路板之非導電性材料。

第一導體層210形成於基材201上，以覆蓋基材201，並選擇性地暴露出基材201。第一導體層210可以包含例如銅或是鋁之金屬。此外，第一導體層210還被圖案化，以定義一預定之電路而成為第一圖案化導體層210。

位於第一圖案化導體層210上者為覆蓋基材201與第一圖案化導體層210之第一介電層220。第一介電層220之外表面224係實質上光滑。例如，第一介電層220之外表面224可以具有如前所述之粗糙度A。若使用參數Ra值來表示粗糙度A時，粗糙度A小於0.5μm。第一介電層220亦可以進一步包含多個觸媒顆粒，其中觸媒顆粒可以是包含如前所述之金屬錯合物顆粒、金屬螯合物顆粒、金屬氧化物顆粒或是金屬氮化物顆粒。一但活化以後，例如使用雷射，第一介電層220的活化表面可以輔助另一導電層的沉積。

形成焊墊開口222在第一介電層220之上。此外，通孔221還形成在焊墊開口222之中，從俯視角度來觀察，焊墊開口222形成包圍通孔221。通孔221暴露出位於下方之第一圖案化導體層210，使得通孔221與焊墊開口222一起定義出本發明埋入式結構200的電路圖樣。另外，第一介電層220更包含非包圍通孔221並選擇性與通孔221相通之溝槽223，如圖6所示。溝槽223可能賦有多種構造相異的形狀，如第24圖所示。

類似地，溝槽223的內壁可以具有粗糙度如前所述之B，焊墊開口222之側壁具有如前所述之粗糙度B，而通孔之內壁具有如前所述之粗糙度C。若使用參數Ra值來表示，粗糙度A、粗糙度B及粗糙度C三者彼此不同。粗糙度A、粗糙度B及粗糙度C三者之間彼此的關係為粗糙度C>粗糙度B>粗糙度A。

在本發明之另一具體實施態樣中，第二導體層230則會填滿通孔221、焊墊開口222與選擇性形成的溝槽223，以形成本發明之埋入式電路結構。第二導體層230通常包含金屬，例如銅或是鋁，其可以由無電電鍍製程(electroless plating process)來形成。若是第一介電層220包含金屬錯合物顆粒、金屬螯合物顆粒、金屬氧化物顆粒或是金屬氮化物顆粒時，當形成於第一介電層220內壁的活化表面，即會作為用於第二導體層230之晶種層。

基材201包含用於電性連接第一圖案化導體層210與第三圖案化導體層240之內連線214以及第三圖案化導體層240，如第6圖所示。第三圖案化導體層240通常包含金屬，例如銅或是鋁。

為了要達成第一介電層220之外表面224為實質上光滑之表面，在本發明又一具體實施態樣中，埋入式電路結構可以包含如前所述之有機膜層250，其覆蓋第一介電層220並選擇性暴露通孔221、焊墊開口222與選擇性形成的溝槽223，以保護第一介電層220之外表面224。

本發明又提供一形成埋入式電路結構的方法，並更進一步用來形成埋入式電路結構。請參考第7-13圖，其例示本發明用以形成埋入式電路結構的方法一實施例。如第7圖所示，首先提供一介電層220。在本發明之一具體實施態樣中，介電層220可以進一步包含多個觸媒顆粒。一但使用例如雷射活化以後，介電層220的活化表面，可以輔助另一導電層的沉積。

其次，如第8圖所示，形成有機膜層250，以覆蓋介電層220。因此，有機膜層250即會保護介電層220之外表面224，免於任何不欲的損傷。有機膜層250可以選擇性覆蓋單邊之介電層220之外表面224，或是雙邊之介電層220之外表面224。

介電層220之外表面224具有一原始的粗糙度A，例如，實質上為光滑。可以使用參數Ra值來表示粗糙度A。若以參數Ra值來表示時，粗糙度A的範圍小於0.5μm。

然後，如第9圖所示，在介電層220與有機膜層250之中形成至少一通孔221。通孔221穿透介電層220與有機膜層250，以建立一穿透洞(through hole)。可以使用雷射來移除部份的介電層220與部份的有機膜層250來形成通孔221。每只通孔221中會有至少一個焊墊開口222。換句話說，每只通孔221中會視情況需要，有一個焊墊開口222，或是兩個焊墊開口222。

再來，進行一清潔步驟來咬蝕介電層220與有機膜層250的內壁，留下了介電層220與有機膜層250都有受攻擊的內表面，亦即，粗化的表面，如第10圖所示。然而，由於有機膜層250的保護與屏蔽，介電層220之外表面224即免受清潔步驟所造成的攻擊，並維持其原始的粗糙度A，例如，實質上為光滑。清潔步驟可以包含使用能量性粒子，例如電漿，或是使用氧化劑，例如過錳酸鹽。

有機膜層250會保護介電層220之外表面224，免受不欲的攻擊，有機膜層250可以包含親水性高分子，使得在必要時可以用水洗去。例如，此等親水性高分子之特性官能基可以包含羥基(-OH)、醯胺基(-CONH₂ )、磺酸基(-SO₃ H)、羧基(-COOH)其中之一的官能基團，或者前述各官能基團的任意組合。或是，包含疏水性高分子。例如，此等疏水性高分子之特性官能基可以包含甲基丙烯酸樹脂、苯乙烯樹脂、烯丙樹脂、聚丙烯酸樹脂、聚醚樹脂、聚烯烴樹脂、聚醯胺樹脂、聚矽氧烷樹脂其中之任一官能基團，或者前述各官能基團的任意組合。

如第11圖所示，之後將導體層210與有機膜層250圖案化以形成焊墊開口222，並同時強化通孔221，或是再選擇性形成溝槽223。焊墊開口222環繞通孔221，或是換句話說，焊墊開口222與通孔221重疊。焊墊開口222與通孔221一起定義出本發明之埋入式電路結構。在本發明另一實施態樣中，亦可以獨立定義出焊墊開口222。如果焊墊開口222中所形成之焊墊，無須藉通孔221而與其他相鄰導電層電性連接時，焊墊開口222與通孔221可以不必重疊。

與焊墊開口222相比，溝槽223並不環繞通孔221，但可選擇性地與通孔221相連接。同理，焊墊開口222與選擇性形成的溝槽223，可以使用雷射來移除部份的介電層220與部份的有機膜層250來達成。當形成了焊墊開口222與溝槽223時，則溝槽223的內壁具有粗糙度B，焊墊開口222之側壁具有粗糙度B。若使用參數Ra值來表示，粗糙度B的範圍則介於0.2μm與1.5μm之間。

在形成焊墊開口222與選擇性形成的溝槽223時，會同時強化通孔221，使得通孔221之內壁具有不同的粗糙度，即為粗糙度C。若使用參數Ra值來表示，粗糙度C的範圍則介於0.5μm與5.0μm之間。其中，粗糙度A、粗糙度B、粗糙度C三者彼此不同。甚至，粗糙度A、粗糙度B、粗糙度C三者之間彼此存在一關聯性。例如，為粗糙度C>粗糙度B>粗糙度A。

如果介電層220包含多個觸媒顆粒，其中觸媒顆粒可以是包含一金屬錯合物、一金屬螯合物、一金屬氧化物或一金屬氮化物，形成焊墊開口222與選擇性形成的溝槽223時，會同時活化此等金屬錯合物、金屬螯合物、金屬氧化物或是金屬氮化物。例如使用雷射活化以後，形成的介電層220的活化表面即可輔助另一導電層的沉積。

為了要形成本發明的埋入式電路結構，如第12圖所示，進行一第一沉積步驟，使於通孔221、焊墊開口222與溝槽223之中形成一導體層230。其中，第一沉積步驟可以為一無電電鍍製程。如果介電層220包含多個觸媒顆粒，其中觸媒顆粒可以是包含一金屬錯合物顆粒、一金屬螯合物顆粒、一金屬氧化物顆粒或一金屬氮化物顆粒，並於形成焊墊開口222與溝槽223的過程中活化，介電層220的活化表面可視為作為無電電鍍製程時之晶種層。導體層230可以包含例如銅或是鋁之金屬。

此外，更可依實際需求，選擇性地再進行一第二沉積步驟，例如電鍍方法，使得導體層230填入通孔221、焊墊開口222與溝槽223之中。由於在清潔步驟後才形成焊墊開口222與溝槽223之內壁，或是同時強化了通孔221，於是在較為平坦的表面上減少形成銅瘤狀物的發生。

另外，可以選擇性地保留或者移除有機膜層250。當選擇移除有機膜層250後，介電層220表面為實質上光滑，如第13圖所示。例如，當有機膜層250是一親水性高分子時，有機膜層250就可以利用水洗的方式移除。

本發明再提供一形成埋入式電路結構的方法，並更進一步用來形成埋入式電路結構。請參考第14-23圖，其例示本發明用以形成埋入式電路結構的方法一實施例。如第14圖所示，首先提供一基材201，其中基材201具有一第一圖案化導體層210位於其上，且第一圖案化導體層210選擇性的暴露基材201。然後形成第一介電層220以覆蓋第一圖案化導體層210與基材201。

基材201通常為用於電路板之非導電性材料。基材201包含用於電性連接第一圖案化導體層210與第三圖案化導體層240之內連線214與第三圖案化導體層240，如第14圖所示。第一圖案化導體層210或是第三圖案化導體層240通常包含金屬，例如銅或是鋁。

第一介電層220之外表面224具有一原始的粗糙度A，例如，實質上為光滑。可以使用參數Ra值來表示粗糙度A。若以參數Ra值來表示時，粗糙度A小於0.5μm。

在本發明之一具體實施態樣中，第一介電層220可以進一步包含多個觸媒顆粒，其中觸媒顆粒可以是如前所述。一但使用例如雷射活化以後，第一介電層220的活化表面，可以輔助另一導電層的沉積。

其次，如第15圖所示，形成第一有機膜層250，以覆蓋第一介電層220。因此，第一有機膜層250即會保護第一介電層220之外表面224，免於任何不欲的損傷。第一有機膜層250之材料種類可為如前所述者。

然後，如第16圖所示，在第一介電層220與第一有機膜層250之中形成至少一通孔221。通孔221穿透第一介電層220與第一有機膜層250以暴露出位於下方之第一圖案化導體層210。可以使用雷射來移除部份的第一介電層220與部份的第一有機膜層250來形成至少一通孔221。

再來，進行一第一清潔步驟來清除暴露出的第一圖案化導體層210表面之殘餘膠渣。如前所述，由於一些膠渣211會散佈在暴露出的第一圖案化導體層210之表面，並因此妨礙後續的電性連接品質，所以一個清潔步驟是需要的，如第17圖所示。

第一清潔步驟可以包含使用能量性粒子，例如電漿，或是使用氧化劑，例如過錳酸鹽。如前所述，除了會清除散佈在第一圖案化導體層210暴露出表面的所有膠渣211之外，清潔步驟還會侵蝕第一介電層220與第一有機膜層250的內壁，留下了第一介電層220與第一有機膜層250都有受攻擊的內表面，亦即，粗化的表面，如第17圖所示。然而，由於第一有機膜層250的保護與屏蔽，第一介電層220之外表面224即免受清潔步驟所造成的傷害，並維持其原始的粗糙度A，例如，實質上為光滑。

以下之步驟，為需視第一圖案化導體層210所暴露出表面的品質情況而選擇性地進行另一清潔步驟。換言之，當第一圖案化導體層210所暴露出表面的情況不需進一步的清潔，同時第一有機膜層250還保留在第一介電層220表面上，即可以略過以下的另一清潔步驟。

如果第一有機膜層250包含親水性高分子，第一有機膜層250就可以用水洗去，如第18圖所示。繼續進行一第二清潔步驟，例如微蝕(micro-etching)，以再次清理暴露出之第一圖案化導體層210表面，如第19圖所示。第二清潔步驟可以包含使用某些氧化劑，例如過硫酸鈉加上硫酸，或是過氧化氫加上硫酸，或是僅使用稀硫酸本身。

在第二清潔步驟完成後，再次形成第二有機膜層250，以覆蓋第一介電層220與通孔221，如第20圖所示。若在未進行前述的第二清潔步驟，以及未去除第一有機膜層250時，則第一有機膜層250即成為第一有機膜層250’。在以下的敘述中，皆統稱為有機膜層250’。

有機膜層250’可以保護第一介電層220之外表面224即免受任何不欲的傷害。有機膜層250’可以包含親水性高分子，使得必要時可以用水洗去。例如，此等親水性高分子的特性官能基可以包含羥基(-OH)、醯胺基(-CONH₂ )、磺酸基(-SO₃ H)、羧基(-COOH)其中之一官能基團，或者前述各官能基團的任意組合。

或者，有機膜層250’亦可以包含疏水性高分子。例如，此等疏水性高分子之特性官能基可以包含甲基丙烯酸樹脂、苯乙烯樹脂、烯丙樹脂、聚丙烯酸樹脂、聚醚樹脂、聚烯烴樹脂、聚醯胺樹脂、聚矽氧烷樹脂其中之一官能基團，或者前述各個官能基團的任意組合。

無論是否要進行第二清潔步驟，如第21圖所示，之後將第一導體層210與有機膜層250’圖案化以形成焊墊開口222，並同時強化通孔221，以及選擇性形成溝槽223。焊墊開口222環繞通孔221，或是換句話說，焊墊開口222與通孔221重疊。焊墊開口222與通孔221一起定義出本發明之埋入式電路結構。

與焊墊開口222相比，溝槽223並不環繞通孔221，但可選擇性地與通孔221相連接。同理，焊墊開口222與選擇性形成的溝槽223，可以使用雷射來移除部份的第一介電層220與部份的第一有機膜層250’來達成。當形成了焊墊開口222與溝槽223時，則溝槽223的內壁具有粗糙度B，焊墊開口222之側壁具有粗糙度B。若使用參數Ra值來表示，粗糙度B的範圍則介於0.2μm與1.5μm之間。

在形成焊墊開口222與選擇性形成的溝槽223時，會同時強化通孔221，而通孔221之內壁具有不同的粗糙度，即為粗糙度C。若使用參數Ra值來表示，粗糙度C的範圍則介於0.5μm與5.0μm之間。其中，粗糙度A、粗糙度B、粗糙度C三者彼此不同。甚至，粗糙度A、粗糙度B、粗糙度C三者之間彼此存在一關聯性。例如，為粗糙度C>粗糙度B>粗糙度A。

如果第一介電層220包含多個觸媒顆粒。其中觸媒顆粒可以是包含一金屬錯合物、一金屬螯合物、一金屬氧化物或一金屬氮化物，形成焊墊開口222與選擇性形成的溝槽223時會同時活化此等金屬錯合物、金屬螯合物、金屬氧化物或是金屬氮化物。例如使用雷射活化以後，形成的第一介電層220的活化表面即可輔助另一導電層的沉積。

為了要形成本發明的埋入式電路結構，如第22圖所示，進行一第一沉積步驟，使於通孔221、焊墊開口222與溝槽223之中形成一第二導體層230。其中，第一沉積步驟可以為一無電電鍍製程。如果第一介電層220包含多個觸媒顆粒，其中觸媒顆粒可以是包含一金屬錯合物顆粒、一金屬螯合物顆粒、一金屬氧化物顆粒或一金屬氮化物顆粒，並於形成焊墊開口222與溝槽223的過程中活化，第一介電層220的活化表面可視為作為無電電鍍製程時之晶種層。第二導體層230可以包含例如銅或是鋁之金屬。

此外，更可依實際需求，選擇性地再進行第二沉積步驟，例如電鍍製程，使得第二導體層230填入通孔221、焊墊開口222與溝槽223之中。由於在清潔步驟後才形成焊墊開口222與溝槽223之內壁，或是同時強化了通孔221，於是在較為平坦的表面上減少形成銅瘤狀物的發生，則可得到較佳電性連接品質的導體層。

另外，可以選擇性地保留或者移除有機膜層250’。當選擇移除有機膜層250’後的第一介電層220表面為實質上光滑，如第23圖所示。例如，當有機膜層250’是一親水性高分子時，有機膜層250’就可以利用水洗的方式移除。

綜前所述，由於本發明的埋入式電路結構在清潔步驟(第一清潔步驟)之後，才經過一圖案化步驟，本發明的通孔、焊墊開口與溝槽的內壁於是具有較為光滑平整的表面，且該光滑平整的表面也會減少形成銅瘤狀物的發生，使得後續的銅層沉積在本發明埋入式結構的側壁上時，可得到較佳電性連接品質的導體層，並增進本發明埋入式結構的可靠度。此外，本發明的埋入式結構還可以因為製造過程中有機膜層的保護，而可以具有實質上平整又光滑的外表面。

以上所述僅為本發明之一實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100．．．埋入式結構

101．．．基材

110．．．第一圖案化銅層

120．．．第一介電層

121．．．通孔

122．．．焊墊開口

123．．．溝槽

130．．．銅層

131．．．瘤狀物

200．．．埋入式結構

201．．．基材

210．．．第一圖案化導體層

211．．．膠渣

214．．．內連線

220．．．介電層、第一介電層

221．．．通孔

222．．．焊墊開口

223．．．溝槽

224．．．外表面

230．．．導體層、第二導體層

240．．．第三圖案化導體層

250、250’．．．有機膜層

第1-4圖例示一種形成埋入式結構之習知方法。

第5圖例示本發明埋入式結構之一實施例。

第6圖例示本發明埋入式結構之另一實施例。

第7-13圖例示本發明用以形成埋入式、電路結構的方法實施例。

第14-23圖例示本發明用以形成埋入式電路結構方法的另一實施例。

第24圖例示本發明溝槽多種構造形狀的實施例。

200．．．埋入式結構

220．．．第一介電層

221．．．通孔

222．．．焊墊開口

223．．．溝槽

224．．．外表面

230．．．第二導體層

250．．．有機膜層

Claims (84)

1. 一種埋入式結構，包含：一介電層，其具有粗糙度A之實質上光滑之外表面；一焊墊開口，位於該介電層之中，該焊墊開口之側壁具有粗糙度B；以及一通孔，位於該焊墊開口中以及該介電層之中，其中該焊墊開口與該通孔一起定義出該埋入式結構，該通孔之側壁具有粗糙度C，且粗糙度A、粗糙度B、粗糙度C三者彼此不同。
2. 如請求項1所述之埋入式結構，更包含：一溝槽，位於該介電層之中，該溝槽的內壁具有粗糙度B。
3. 如請求項1所述之埋入式結構，其中粗糙度C>粗糙度B>粗糙度A。
4. 如請求項1所述之埋入式結構，更包含：一導體層，填滿該通孔、該焊墊開口以形成一埋入式電路結構。
5. 如請求項1所述之埋入式結構，其中該介電層包含多個觸媒顆粒。
6. 如請求項5所述之埋入式結構，其中該多個觸媒顆粒選自於由金屬錯合物顆粒、金屬螯合物顆粒、金屬氧化物顆粒以及金屬氮化物顆粒所組成之群組。
7. 如請求項5所述之埋入式結構，其中該觸媒顆粒為選自由錳、鉻、鈀、鉑、鋁、鋅、銅、銀、金、鎳、鈷、銠、銥、鐵、鎢、釩、鉭、銦與鈦所組成之群組。
8. 如請求項1所述之埋入式結構，其中該粗糙度A的參數Ra值係小於0.5μm。
9. 如請求項1所述之埋入式結構，其中該粗糙度B的參數Ra值的範圍係介於0.2μm與1.5μm之間。
10. 如請求項1所述之埋入式結構，其中該粗糙度C的參數Ra值的範圍係介於0.5μm與5.0μm之間。
11. 如請求項1所述之埋入式結構，更包含：一有機膜層，覆蓋該介電層並選擇性暴露該通孔與該焊墊開口。
12. 如請求項11所述之埋入式結構，其中該有機膜層包含一 親水性高分子。
13. 如請求項12所述之埋入式結構，其中該親水性高分子的特性官能基為選自由羥基、醯胺基、磺酸基及羧基之官能基團所組成之群組。
14. 如請求項11所述之埋入式結構，其中該有機膜層包含一疏水性高分子。
15. 如請求項14所述之埋入式結構，其中該疏水性高分子之特性官能基為選自由甲基丙烯酸樹脂、苯乙烯樹脂、烯丙樹脂、聚丙烯酸樹脂、聚醚樹脂、聚烯烴樹脂、聚醯胺樹脂與聚矽氧烷樹脂之官能基團所組成之群組。
16. 一種形成埋入式電路結構的方法，包含：提供一介電層；形成一有機膜層，以覆蓋該介電層；形成一通孔，位於該介電層與該有機膜層中；進行一清潔步驟，以粗化該通孔之側壁；以及圖案化該介電層與該有機膜層，以在該介電層中形成與該通孔重疊之一焊墊開口，使得該介電層之外表面具有粗糙度A、該焊墊開口之側壁具有粗糙度B及該通孔之側壁具有粗糙度C，其中該焊墊開口與該通孔一起定義出該埋入式電 路結構，而粗糙度A、粗糙度B、粗糙度C三者彼此不同。
17. 如請求項16所述之形成埋入式電路結構的方法，更包含：形成位於該第一介電層中之一溝槽，其中該溝槽的內壁具有粗糙度B。
18. 如請求項16所述之形成埋入式電路結構的方法，其中粗糙度C>粗糙度B>粗糙度A。
19. 如請求項16所述之形成埋入式電路結構的方法，更包含：進行一第一沉積步驟以形成一導體層，填入該通孔與該焊墊開口。
20. 如請求項19所述之形成埋入式電路結構的方法，其中該第一沉積步驟為一無電電鍍製程。
21. 如請求項20所述之形成埋入式電路結構的方法，其中該介電層受活化之表面係作為用於該無電電鍍製程之一晶種層。
22. 如請求項19所述之形成埋入式電路結構的方法，更包 含：進行一第二沉積步驟，使得該導體層填滿該通孔與該焊墊開口。
23. 如請求項16所述之形成埋入式電路結構的方法，其中該第一介電層包含多個觸媒顆粒，該多個觸媒顆粒選自於由金屬錯合物顆粒、金屬螯合物顆粒、金屬氧化物顆粒以及金屬氮化物顆粒所組成之群組。
24. 如請求項23所述之形成埋入式電路結構的方法，其中該金屬選自由錳、鉻、鈀、鉑、鋁、鋅、銅、銀、金、鎳、鈷、銠、銥、鐵、鎢、釩、鉭、銦與鈦所組成之群組。
25. 如請求項16所述之形成埋入式電路結構的方法，其中該第一有機膜層包含一親水性高分子。
26. 如請求項25所述之形成埋入式電路結構的方法，其中該親水性高分子的特性官能基為選自由羥基、醯胺基、磺酸基及羧基之官能基團所組成之群組。
27. 如請求項16所述之形成埋入式電路結構的方法，其中該第一有機膜層包含一疏水性高分子。
28. 如請求項27所述之形成埋入式電路結構的方法，其中該疏水性高分子的特性官能基為選自由甲基丙烯酸樹脂、苯乙烯樹脂、烯丙樹脂、聚丙烯酸樹脂、聚醚樹脂、聚烯烴樹脂、聚醯胺樹脂及聚矽氧烷樹脂之官能基團所組成之群組。
29. 如請求項16所述之形成埋入式電路結構的方法，其中使用選自由電漿與氧化劑所組成之群組來進行該第一清潔步驟。
30. 如請求項16所述之形成埋入式電路結構的方法，其中圖案化該介電層的方法為使用雷射。
31. 如請求項16所述之形成埋入式電路結構的方法，其中圖案化該介電層同時，亦活化該介電層的表面。
32. 如請求項16所述之形成埋入式電路結構的方法，更包含：移除該有機膜層，而留下該介電層之實質上光滑的表面。
33. 如請求項32所述之形成埋入式電路結構的方法，其中該實質上光滑的表面具有Ra值小於0.5μm的粗糙度A。
34. 一種埋入式結構，包含：一基材；一第一圖案化導體層，位於該基材之上並選擇性暴露該基材；一第一介電層，覆蓋該第一圖案化導體層與該基材，其中該第一介電層具有粗糙度A之實質上光滑之外表面；一焊墊開口，位於該第一介電層之中，其中該焊墊開口之側壁具有粗糙度B；以及一通孔，位於該焊墊開口中並暴露該第一圖案化導體層，其中該焊墊開口與該通孔一起定義出該埋入式結構，該通孔之側壁具有粗糙度C、且粗糙度A、粗糙度B、粗糙度C三者彼此不同。
35. 如請求項34所述之埋入式結構，其中該基材包含一第三圖案化導體層與一內連線，其中該內連線用以電性連接該第一圖案化導體層與該第三圖案化導體層。
36. 如請求項34所述之埋入式結構，更包含：一溝槽，位於該第一介電層之中，該溝槽的內壁具有粗糙度B。
37. 如請求項34所述之埋入式結構，其中粗糙度C>粗糙度B>粗糙度A。
38. 如請求項34所述之埋入式結構，更包含：一第二導體層，填滿該通孔、該焊墊開口以形成一埋入式電路結構。
39. 如請求項34所述之埋入式結構，其中該第一介電層包含多個觸媒顆粒。
40. 如請求項39所述之埋入式結構，其中該多個觸媒顆粒為選自於由金屬錯合物顆粒、金屬螯合物顆粒、金屬氧化物顆粒以及金屬氮化物顆粒所組成之群組。
41. 如請求項39所述之埋入式結構，其中該觸媒顆粒為選自由錳、鉻、鈀、鉑、鋁、鋅、銅、銀、金、鎳、鈷、銠、銥、鐵、鎢、釩、鉭、銦與鈦所組成之群組。
42. 如請求項34所述之埋入式結構，其中該粗糙度A的參數Ra值的範圍係小於0.5μm。
43. 如請求項34所述之埋入式結構，其中該粗糙度B的參數Ra值的範圍係介於0.2μm與1.5μm之間。
44. 如請求項34所述之埋入式結構，其中該粗糙度C的參 數Ra值的範圍係介於0.5μm與5.0μm之間。
45. 如請求項34所述之埋入式結構，更包含：一有機膜層，覆蓋該第一介電層並選擇性暴露該通孔與該焊墊開口。
46. 如請求項45所述之埋入式結構，其中該有機膜層包含一親水性高分子。
47. 如請求項46所述之埋入式結構，其中該親水性高分子的特性官能基為選自由羥基、醯胺基、磺酸基及羧基之官能基團所組成之群組。
48. 一種形成埋入式電路結構的方法，包含：提供一基材，其中該基材具有一第一圖案化導體層位於其上；形成一第一介電層，以覆蓋該第一圖案化導體層與該基材；形成一第一有機膜層，以覆蓋該第一介電層；形成一通孔，穿透該第一介電層與該第一有機膜層，並暴露出該第一圖案化導體層；進行一第一清潔步驟，以粗化該通孔之側壁與清除該第一圖案化導體層之殘餘膠渣；以及 圖案化該第一介電層與該第一有機膜層，以在該第一介電層中形成與該通孔重疊之一焊墊開口，使得該第一介電層之外表面具有粗糙度A、該焊墊開口之側壁具有粗糙度B及該通孔之側壁具有粗糙度C，其中該焊墊開口與該通孔一起定義出該埋入式電路結構，而粗糙度A、粗糙度B、粗糙度C三者彼此不同。
49. 如請求項48所述之形成埋入式電路結構的方法，其中該基材包含一第三圖案化導體層與一內連線，其中該內連線係用以電性連接該第一圖案化導體層與該第三圖案化導體層。
50. 如請求項48所述之形成埋入式電路結構的方法，更包含：形成位於該第一介電層中之一溝槽，其中該溝槽的內壁具有粗糙度B。
51. 如請求項48所述之形成埋入式電路結構的方法，其中粗糙度C>粗糙度B>粗糙度A。
52. 如請求項48所述之形成埋入式電路結構的方法，更包含：進行一第一沉積步驟以形成一第二導體層，填入該通孔 與該焊墊開口。
53. 如請求項52所述之形成埋入式電路結構的方法，其中該第一沉積步驟為一無電電鍍製程。
54. 如請求項52所述之形成埋入式電路結構的方法，更包含：進行一第二沉積步驟，使得該第二導體層填滿該通孔與該焊墊開口。
55. 如請求項48所述之形成埋入式電路結構的方法，其中該第一介電層包含多個觸媒顆粒，該多個觸媒顆粒為選自由金屬錯合物顆粒、金屬螯合物顆粒、金屬氧化物顆粒以及金屬氮化物顆粒所組成之群組。
56. 如請求項55所述之形成埋入式電路結構的方法，其中該金屬選自由錳、鉻、鈀、鉑、鋁、鋅、銅、銀、金、鎳、鈷、銠、銥、鐵、鎢、釩、鉭、銦與鈦所組成之群組。
57. 如請求項48所述之形成埋入式電路結構的方法，其中該第一有機膜層包含一親水性高分子。
58. 如請求項48所述之形成埋入式電路結構的方法，其中 該第一有機膜層包含一疏水性高分子。
59. 如請求項48所述之形成埋入式電路結構的方法，其中使用選自由電漿與氧化劑所組成之群組來進行該第一清潔步驟。
60. 如請求項48所述之形成埋入式電路結構的方法，其中圖案化該第一介電層的方法為使用雷射。
61. 如請求項48所述之形成埋入式電路結構的方法，其中該粗糙度C的參數Ra值的範圍係介於0.5μm與5.0μm之間。
62. 如請求項48所述之形成埋入式電路結構的方法，其中該粗糙度B的參數Ra值的範圍係介於0.2μm與1.5μm之間。
63. 如請求項48所述之形成埋入式電路結構的方法，更包含：移除該第一有機膜層，而留下該第一介電層之實質上光滑的表面。
64. 如請求項48所述之形成埋入式電路結構的方法，其中該粗糙度A的參數Ra值的範圍係小於0.5μm。
65. 一種形成埋入式電路結構的方法，包含：提供一基材，其中該基材具有一第一圖案化導體層位於其上；形成一第一介電層，以覆蓋該第一圖案化導體層與該基材；形成一第一有機膜層，以覆蓋該第一介電層；形成一通孔，穿過該第一介電層與該第一有機膜層，並暴露出該第一圖案化導體層；進行一第一清潔步驟，以粗化該通孔之側壁與清除該第一圖案化導體層之殘餘膠渣；移除該第一有機膜層；進行一第二清潔步驟，以清理該第一圖案化導體層；形成一第二有機膜層，以覆蓋該第一介電層；以及圖案化該第一介電層與該第二有機膜層，以在該第一介電層中形成與該通孔重疊之一焊墊開口，使得該第一介電層之外表面具有粗糙度A、該焊墊開口之側壁具有粗糙度B及該通孔之側壁具有粗糙度C，其中該焊墊開口與該通孔一起定義出該埋入式電路結構，而粗糙度A、粗糙度B、粗糙度C三者彼此不同。
66. 如請求項65所述之形成埋入式電路結構的方法，其中該基材包含一第三圖案化導體層與一內連線，其中該內連線係用以電性連接該第一圖案化導體層與該第三圖案化導體 層。
67. 如請求項65所述之形成埋入式電路結構的方法，更包含：形成位於該第一介電層中之一溝槽，其中該溝槽的內壁具有粗糙度B。
68. 如請求項65所述之形成埋入式電路結構的方法，更包含：進行一第一沉積步驟以形成一第二導體層，填入該通孔與該焊墊開口。
69. 如請求項68所述之形成埋入式電路結構的方法，其中該第一沉積步驟為一無電電鍍製程。
70. 如請求項68所述之形成埋入式電路結構的方法，更包含：進行一第二沉積步驟，使得該第二導體層填滿該通孔與該焊墊開口。
71. 如請求項65所述之形成埋入式電路結構的方法，其中該第一介電層包含多個觸媒顆粒，該多個觸媒顆粒為選自由金屬錯合物顆粒、金屬螯合物顆粒、金屬氧化物顆粒以及金 屬氮化物顆粒所組成之群組。
72. 如請求項71所述之形成埋入式電路結構的方法，其中該金屬選自由錳、鉻、鈀、鉑、鋁、鋅、銅、銀、金、鎳、鈷、銠、銥、鐵、鎢、釩、鉭、銦與鈦所組成之群組。
73. 如請求項65所述之形成埋入式電路結構的方法，其中該第一有機膜層包含一親水性高分子。
74. 如請求項65所述之形成埋入式電路結構的方法，其中該第一有機膜層包含一疏水性高分子。
75. 如請求項65所述之形成埋入式電路結構的方法，其中形成該通孔的方法為使用雷射。
76. 如請求項65所述之形成埋入式電路結構的方法，其中進行該第一清潔步驟的方法為使用電漿。
77. 如請求項65所述之形成埋入式電路結構的方法，其中該第二清潔步驟的方法為使用一氧化劑。
78. 如請求項65所述之形成埋入式電路結構的方法，其中該第二有機膜層包含一親水性高分子。
79. 如請求項65所述之形成埋入式電路結構的方法，其中該第二有機膜層包含一疏水性高分子。
80. 如請求項65所述之形成埋入式電路結構的方法，其中圖案化該第一介電層的方法為使用雷射。
81. 如請求項65所述之形成埋入式電路結構的方法，其中該粗糙度C的參數Ra值的範圍係介於0.5μm與5.0μm之間。
82. 如請求項65所述之形成埋入式電路結構的方法，其中該粗糙度B的參數Ra值的範圍係介於0.2μm與1.5μm之間。
83. 如請求項65所述之形成埋入式電路結構的方法，更包含：移除該第二有機膜層，而留下該第一介電層之實質上光滑的表面。
84. 如請求項83所述之形成埋入式電路結構的方法，其中該實質上光滑的表面具有參數Ra值小於0.5μm之該粗糙度A。