TW201316859A - 線路板結構及其製作方法 - Google Patents

線路板結構及其製作方法 Download PDF

Info

Publication number
TW201316859A
TW201316859A TW100136994A TW100136994A TW201316859A TW 201316859 A TW201316859 A TW 201316859A TW 100136994 A TW100136994 A TW 100136994A TW 100136994 A TW100136994 A TW 100136994A TW 201316859 A TW201316859 A TW 201316859A
Authority
TW
Taiwan
Prior art keywords
layer
patterned
patterned circuit
circuit
plating seed
Prior art date
Application number
TW100136994A
Other languages
English (en)
Other versions
TWI419627B (zh
Inventor
Todd Wang
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Priority to TW100136994A priority Critical patent/TWI419627B/zh
Priority to CN201110377477.8A priority patent/CN103052253B/zh
Priority to US13/553,787 priority patent/US8991043B2/en
Publication of TW201316859A publication Critical patent/TW201316859A/zh
Application granted granted Critical
Publication of TWI419627B publication Critical patent/TWI419627B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0574Stacked resist layers used for different processes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一種線路板結構,包括一核心線路結構、一第一與一第二介電層、一第一與一第二導電盲孔結構、一第三與一第四圖案化線路層以及一第一與一第二表面保護層。核心線路結構具有一第一與一第二圖案化線路層。第一與第二介電層分別具有至少一暴露出部分第一與第二圖案化線路層的第一與第二盲孔。第一與第二導電盲孔結構分別配置於第一與第二盲孔內。第三與第四圖案化線路層分別透過第一與第二導電盲孔結構與第一與第二圖案化線路層電性連接。第一與第二表面保護層分別配置於第三與第四圖案化線路層上,且分別暴露出部分第三與第四圖案化線路層。

Description

線路板結構及其製作方法
本發明是有關於一種線路板結構及其製作方法,且特別是有關於一種不具有電鍍線的線路板結構及其製作方法。
近年來,隨著電子技術的日新月異,以及高科技電子產業的相繼問世,使得更人性化、功能更佳的電子產品不斷地推陳出新,並朝向輕、薄、短、小的趨勢邁進。在此趨勢之下,由於線路板具有佈線細密、組裝緊湊及性能良好等優點,因此線路板便成為承載多個電子元件以及使這些電子元件彼此電性連接的主要媒介之一。
於習知技術中,在製作線路板時,通常會在其外部之線路層及圖案化防焊層(solder mask layer)製作完成之後,再於線路層所形成之許多接墊(bonding pad)的表面電鍍一抗氧化層,例如一鎳金層(Ni/Au layer),以防止由銅製成的這些接墊的表面氧化,並可增加這些接墊於銲接時的接合強度。而且,以電鍍的方式形成抗氧化層具有形成速度快的優點。
為了對這些接墊之表面進行電鍍製程,這些接墊可分別連接至一電鍍線(plating bar),進而與外部之電源相互電性連接。並且,在電鍍完成抗氧化層之後,再切除電鍍線或切斷電鍍線與這些接墊的連結,以使這些接墊彼此之間電性絕緣。然而,電鍍線會佔用線路板上有限的線路佈局空間(layout space),並降低線路層之線路佈局的自由度。
本發明提供一種線路板結構,其於線路佈局上具有較大的自由度。
本發明提供一種線路板結構的製作方法,用以製作上述之線路板結構。
本發明提出一種線路板結構,其包括一核心線路結構、一第一介電層、一第二介電層、一第一導電盲孔結構、一第二導電盲孔結構、一第三圖案化線路層、一第四圖案化線路層、一第一表面保護層以及一第二表面保護層。核心線路結構具有一第一圖案化線路層與一第二圖案化線路層,其中第一圖案化線路層與第二圖案化線路層分別位於核心線路結構的相對兩側上。第一介電層疊置於核心線路結構的一側上,且具有至少一暴露出部分第一圖案化線路層的第一盲孔。第二介電層疊置於核心線路結構的另一側上,且具有至少一暴露出部分第二圖案化線路層的第二盲孔。第一導電盲孔結構配置於第一盲孔內。第二導電盲孔結構配置於第二盲孔內。第三圖案化線路層配置於第一介電層上,且暴露出部分第一介電層,其中第三圖案化線路層透過第一導電盲孔結構與第一圖案化線路層電性連接。第四圖案化線路層配置於第二介電層上,且暴露出部分第二介電層,其中第四圖案化線路層透過第二導電盲孔結構與第二圖案化線路層電性連接。第一表面保護層配置於第三圖案化線路層上,且暴露出部分第三圖案化線路層。第二表面保護層配置於第四圖案化線路層上,且暴露出部分第四圖案化線路層。
本發明還提出一種線路板結構的製作方法,其包括以下步驟。壓合一第一介電層與一位於第一介電層上之第一銅箔層於一核心線路結構的一第一圖案化線路層上,以及壓合一第二介電層與一位於第二介電層上之第二銅箔層於核心線路結構的一第二圖案化線路層上,其中第一圖案化線路層與第二圖案化線路層分別位於核心線路結構的相對兩側上。形成至少一從第一銅箔層延伸至第一圖案化線路層上的第一盲孔,以及形成至少一從第二銅箔層延伸至第二圖案化線路層的第二盲孔,其中第一盲孔與第二盲孔分別暴露出部分第一圖案化線路層與第二圖案化線路層。形成一第一電鍍種子層於第一銅箔層上與第一盲孔內,以及形成一第二電鍍種子層於第二銅箔層上與第二盲孔內,其中第一電鍍種子層與第二電鍍種子層分別覆蓋第一盲孔的內壁與第二盲孔的內壁。分別形成一第一導電盲孔結構與一第二導電盲孔結構於第一盲孔與第二盲孔內,其中第一導電盲孔結構及第二導電盲孔結構分別與位在第一銅箔層上的第一電鍍種子層及位在第二銅箔層上的第二電鍍種子層齊平。分別形成一第三圖案化線路層及一第四圖案化線路層於第一電鍍種子層及第二電鍍種子層上,其中第三圖案化線路層及第四圖案化線路層分別透過第一導電盲孔結構及第二導電盲孔結構與第一圖案化線路層及第二圖案化線路層電性連接。分別形成一第一表面保護層與一第二表面保護層於第三圖案化線路層與第四圖案化線路層上。分別以第一表面保護層及第二表面保護層為一蝕刻罩幕,移除暴露於第三圖案化線路層與第四圖案化線路層之外的部分第一電鍍種子層及其下方之部分第一銅箔層以及部分第二電鍍種子層及其下方之部分第二銅箔層,至暴露出第一介電層與第二介電層。移除部分第一表面保護層與部分第二表面保護層,以暴露出部分第三圖案化線路層與部分第四圖案化線路層。
基於上述,由於本發明是先透過圖案化光阻層而形成表面保護層於圖案化線路層上,並以表面保護層為蝕刻罩幕,移除暴露於圖案化線路層之外的銅箔層至暴露出介電層,因此本發明無須先在線路層中形成習知的電鍍線,即可在線路層所欲形成接墊的表面上形成表面保護層。如此一來,本發明之線路板結構可在線路佈局上具有較大的自由度。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1Q為本發明之一實施例之一種線路板結構的製作方法的剖面示意圖。請先參考圖1A,依照本實施例的線路板結構的製作方法,首先,提供一核心介電層112以及二配置於核心介電層112相對兩側表面上的核心線路層114a、114b。
接著,請參考圖1B,形成多個貫穿核心線路層114a、核心介電層112及核心線路層114b的貫孔115,並於貫孔115的內壁及核心線路層114a、114b的表面形成一種子層116。接著,並以種子層116為電流路徑電鍍一導電材料118於種子層116上,其中導電材料118覆蓋核心線路層114a、114b上方之種子層116並填滿貫孔115。
接著,請參考圖1C,圖案化導電材料118,以於核心線路層114a上形成一第一圖案化線路層118a,而於核心線路層114b上形成一第二圖案化線路層118b。其中,位於貫孔115內的導電材料118可視為一導電連接結構118c,而第一圖案化線路層118a可透過導電連接結構118c而電性連接至第二圖案化線路層118b。至此,以完成核心線路結構110的製作。
在此需要說明的是,上述之核心線路結構110僅為舉例說明,並不以此為限。於其他未繪示的實施例中,核心線路結構110亦可以是奇數層(例如是3層、5層等)線路結構或偶數層(例如是4層、6層等)線路結構。於此,本實施例是以核心線路結構110為一雙層線路結構來進行說明,而第一圖案化線路層118a與第二圖案化線路層118b分別為核心介電層112之最外側的線路結構層。
接著,請參考圖1D,壓合一第一介電層120a與一位於第一介電層120a上之第一銅箔層125a於核心線路結構110的第一圖案化線路層118a上,以及壓合一第二介電層120b與一位於第二介電層120b上之第二銅箔層125b於核心線路結構110的第二圖案化線路層118b上。其中,第一介電層120a與第二介電層120b分別覆蓋第一圖案化線路層118a、第二圖案化線路層118b以及第一圖案化線路層118a與第二圖案化線路層118b所暴露出的部分核心介電層112。
接著,請參考圖1E,形成至少一從第一銅箔層125a延伸至第一圖案化線路層118a上的第一盲孔B1,以及形成至少一從第二銅箔層125b延伸至第二圖案化線路層118b的第二盲孔B2,其中第一盲孔B1與第二盲孔B2分別暴露出部分第一圖案化線路層118a與第二圖案化線路層118b。於此,形成第一盲孔B1與第二盲孔B2的方法例如是雷射鑽孔法。
接著,請參考圖1F,形成一第一電鍍種子層130a於第一銅箔層125a上與第一盲孔B1內,以及形成一第二電鍍種子層130b於第二銅箔層125b上與第二盲孔B2內,其中第一電鍍種子層130a與第二電鍍種子層130b分別覆蓋第一盲孔B1的內壁與第二盲孔B2的內壁。接著,並分別形成一第一光阻層140a與一第二光阻層140b於第一電鍍種子層130a與第二電鍍種子層130b上,其中第一光阻層140a與第二光阻層140b至少暴露出位於第一盲孔B1及第二盲孔B2上的部分第一電鍍種子層130a與部分第二電鍍種子層130b。
接著,請同時參考圖1F與圖1G,分別以第一光阻層140a與第二光阻層140b為電鍍罩幕,電鍍一導電材料150於第一電鍍種子層130a及第二電鍍種子層130b上未被第一光阻層140a與第二光阻層140b所覆蓋之部分。接著,並移除第一光阻層140a與第二光阻層140b,以分別暴露出位於第一銅箔層125a與第二銅箔層125b上的部分第一電鍍種子層130a及部分第二電鍍種子層130b。
接著,請參考圖1H,進行一研磨步驟,以移除部分導電材料150,而形成與第一電鍍種子層130a及第二電鍍種子層130b實質上齊平的一第一導電盲孔結構150a與一第二導電盲孔結構150b。如此一來,第一導電盲孔結構150a與第二導電盲孔結構150b即形成於第一盲孔B1與第二盲孔B2內。
接著,請參考圖1I,分別形成一第一圖案化光阻層142a與一第二圖案化光阻層142b於第一電鍍種子層130a與第二電鍍種子層上130b,其中第一圖案化光阻層142a與第二圖案化光阻層142b分別暴露出部分該第一電鍍種子層130a、部分第二電鍍種子層130b、第一導電盲孔結構150a與第二導電盲孔結構150b。
接著,請參考圖1J,分別以第一圖案化光阻層142a及第二圖案化光阻層142b為電鍍罩幕,電鍍一第三圖案化線路層160a及一第四圖案化線路層160b於暴露在第一圖案化光阻層142a及第二圖案化光阻層142b之外的第一電鍍種子層130a及第二電鍍種子層130b上。其中,第三圖案化線路層160a及第四圖案化線路層160b分別透過第一導電盲孔結構150a及第二導電盲孔結構150b與第一圖案化線路層118a及第二圖案化線路層118b電性連接。
接著,請參考圖1K,分別形成一第一保護層172a與一第二保護層172b於第三圖案化線路層160a與第四圖案化線路層160b上,其中第一保護層172a與第二保護層172b分別覆蓋部分第一圖案化光阻層142a與第二圖案化光阻層142b。於此,第一保護層172a與第二保護層172b的材質例如是鎳。
接著,請參考圖1L,分別形成一第三圖案化光阻層144a與一第四圖案化光阻層144b於第一圖案化光阻層142a與第二圖案化光阻層142b上,其中第三圖案化光阻層144a與第四圖案化光阻層144b分別暴露出部分第一保護層172a與部分第二保護層172b。
接著,請同時參考圖1L與圖1M,移除暴露於第三圖案化光阻層144a及第四圖案化光阻層144b之外的部分第一保護層172a與第二保護層172b,而暴露出部分第三圖案化線路層160a與部分第四圖案化線路層160b。
接著,請參考圖1N,形成一第三保護層174a與一第四保護層174b於被第三圖案化光阻層144a及第四圖案化光阻層144b所暴露出的部分第三圖案化線路層160a與部分第四圖案化線路層160b上,其中殘留於第三圖案化線路層160a上的第一保護層172a與第三保護層174a構成一第一表面保護層170a,而殘留於第四圖案化線路層160b上的第二保護層172b與第四保護層174b構成一第二表面保護層170b。於此,第三保護層174a與第四保護層174b的材質例如是鎳金。如此一來,已於第三圖案化線路層160a與第四圖案化線路層160b上分別形成第一表面保護層170a與第二表面保護層170b。
值得一提的是,本發明並不限定形成第一表面保護層170a與第二表面保護層170b的方式。於其他實施例中,亦可於圖1L的步驟後,即形成第三圖案化光阻層144a與第四圖案化光阻層144b之後,請參考圖1N’,直接形成第三保護層174a’與第四保護層174b’於被第三圖案化光阻層144a及第四圖案化光阻層144b所暴露出的部分第一保護層172a’與部分第二保護層172b’上,其中第一保護層172a’與第三保護層174a’構成第一表面保護層170a’,而第二保護層172b’與第四保護層174b’構成第二表面保護層170b’。
接著,請參考圖1O,移除第一圖案化光阻層142a、第二圖案化光阻層142b、第三圖案化光阻層144a及第四圖案化光阻層144b,而暴露出部分第一電鍍種層130a、部分第二電鍍種子層130b、第一表面保護層170a與第二表面保護層170b。
之後,請參考圖1P,分別以第一表面保護層170a及第二表面保護層170b為一蝕刻罩幕,移除暴露於第三圖案化線路層160a與第四圖案化線路層160b之外的部分第一電鍍種子層130a及其下方之部分第一銅箔層125a以及部分第二電鍍種子層130b及其下方之部分第二銅箔層125b,至暴露出第一介電層120a與第二介電層120b。由於第三圖案化線路層160a與第四圖案化線路層160b上分別具有第一表面保護層170a與第二表面保護層170b,且第三保護層174a與第四保護層174b的周圍分別被第一保護層172b與第二保護層172a所包圍,因此於進行蝕刻製程時,可避免第三圖案化線路層160a與第四圖案化線路層160b受到蝕刻液的侵蝕,而具有較佳的製程可靠度。
最後,請參考圖1Q,進行一剝離程序,以移除部分第一表面保護層170a與部分第二表面保護層170b,即移除殘留於第三圖案化線路層160a上的第一保護層172a以及殘留於第四圖案化線路層160b上的第二保護層172b。如此一來,第三圖案化線路層160a與第四圖案化線路層160b上分別僅具有第一表面保護層170a的第三保護層174a及第二表面保護層170b的第四保護層174b。於此,被第一表面保護層170a所覆蓋的第三圖案化線路層160a可視為接墊,而未被第一表面保護層170a所覆蓋的第三圖案化線路層160a則可謂是一般線路結構。被第二表面保護層170b所覆蓋的第四圖案化線路層160b可視為接墊,而未被第二表面保護層170b所覆蓋的第四圖案化線路層160b則可謂是一般線路結構。至此,已完成線路板結構100的製作。
需說明的是,若採用圖1N’步驟,即直接形成第三保護層174a’與第四保護層174b’於被第三圖案化光阻層144a及第四圖案化光阻層144b所暴露出的部分第一保護層172a’與部分第二保護層172b’上,則於進行圖1Q步驟時,是分別移除暴露於第三保護層174a’與第四保護層174b’之外的部分第一保護層172a’與部分第二保護層172b’。如此一來,第三圖案化線路層160a上具有第一表面保護層170a’的第三保護層174a’與第一保護層172a’,而第四圖案化線路層160b上具有第二表面保護層170b’的第四保護層174b’與第一保護層172b’。
於結構上,請再參考圖1Q,本實施例之線路板結構100包括核心線路結構110、第一介電層120a、第二介電層120b、第一導電盲孔結構150a、第二導電盲孔結構150b、第三圖案化線路層160a、第四圖案化線路層160b、第一表面保護層170a以及第二表面保護層170b。核心線路結構110具有第一圖案化線路層118a與第二圖案化線路層118b,其中第一圖案化線路層118a與第二圖案化線路層118b分別位於核心線路結構110的相對兩側上。第一介電層120a疊置於核心線路結構110具有第一圖案化線路層118a的一側上,且具有至少一暴露出部分第一圖案化線路層118a的第一盲孔B1。第二介電層120b疊置於核心線路結構110具有第二圖案化線路層118b的一側上,且具有至少一暴露出部分第二圖案化線路層118b的第二盲孔B2。
第一導電盲孔結構150a配置於第一盲孔B1內。第二導電盲孔結構150b配置於第二盲孔B2內。第三圖案化線路層160a配置於第一介電層120a上,且暴露出部分第一介電層120a,其中第三圖案化線路層160a透過第一導電盲孔結構150a與第一圖案化線路層118a電性連接。第四圖案化線路層160b配置於第二介電層120b上,且暴露出部分第二介電層120b,其中第四圖案化線路層160b透過第二導電盲孔結構150b與第二圖案化線路層118b電性連接。第一表面保護層170a(或第一表面保護層170a’)配置於第三圖案化線路層160a上,且暴露出部分第三圖案化線路層160a,其中第一表面保護層170a(或第一表面保護層170a’)的材質例如是鎳金(或鎳與鎳金)。第二表面保護層170b(或第二表面保護層170b’)配置於第四圖案化線路層160b上,且暴露出部分第四圖案化線路層160b,其中第二表面保護層170b(或第二表面保護層170b’)的材質例如是鎳金(或鎳與鎳金)。
此外,本實施例之線路板結構100更包括第一銅箔層125a、第二銅箔層125b、第一電鍍種子層130a以及第二電鍍種子層130b。第一銅箔層125a配置於第三圖案化線路層160a與第一介電層120a之間,且暴露出部分第一介電層120a。第二銅箔層125b配置於第四圖案化線路層160b與第二介電層120b之間,且暴露出部分第二介電層120b。第一電鍍種子層130a配置於第三圖案化線路層160a與第一銅箔層125a之間以及第一盲孔B1的內壁上。第二電鍍種子層130b配置於第四圖案化線路層160b與第二銅箔層125b之間以及第二盲孔B2的內壁上。
由於本實施例是先透過圖案化光阻層(包括第一圖案化光阻層142a、第二圖案化光阻層142b、第三圖案化光阻層144a及第四圖案化光阻層144b)而分別形成第一表面保護層170a(或第一表面保護層170a’)與第二表面保護層170b(或第二表面保護層170b’)於第三圖案化線路層160a及第四圖案化線路層160b上。之後,並以第一表面保護層170a(或第一表面保護層170a’)與第二表面保護層170b(或第二表面保護層170b’)為蝕刻罩幕,以移除暴露於第三圖案化線路層160a及第四圖案化線路層160b之外的第一銅箔層125a與第二銅箔層125b至暴露出第一介電層120a與第二介電層120b。如此一來,本實施例無須先在線路層中形成習知的電鍍線,即可在第三圖案化線路層160a與第四圖案化線路層160b所欲形成接墊的表面上形成第一表面保護層170a(或第一表面保護層170a’)與第二表面保護層170b(或第二表面保護層170b’)。因此,本實施例之線路板結構100在線路佈局上可具有較大的自由度。
圖1R至圖1T為本發明之另一實施例之一種線路板結構的製作方法的局部步驟的剖面示意圖。為了增加後續塗佈錫膏(未繪示)時的可靠度,意即有效限制錫膏的流動方式,於進行完圖1Q之步驟後,即移除部分第一表面保護層170a(或第一表面保護層170a’)與部分第二表面保護層170b(或第二表面保護層170b’)之後,請參考圖1R,分別形成一第一表面塗佈層180a與一第二表面塗佈層180b於剩餘的第一表面處理層170a(或第一表面保護層170a’)與剩餘的第二表面處理層170b(或第二表面保護層170b’)上。
接著,請參考圖1S,對暴露於第一表面塗佈層180a與第二表面塗佈層180b之外的第三圖案化線路層160a、第四圖案化線路層160b、剩餘的第一電鍍種子層130a及其下方之第一銅箔層125a以及剩餘的第二電鍍種子層130b及其下方之第二銅箔層125b進行一棕化處理,以使第一表面保護層170a(或第一表面保護層170a’)與第二表面保護層170b(或第二表面保護層170b’)所暴露出的部分第三圖案化線路層160a與部分第四圖案化線路層160b分別形成一第一粗糙表面S1與一第二粗糙表面S2,而第三圖案化線路層160a、第一電鍍種子層130a及第一銅箔層125a的側緣形成一第三粗糙表面S3,且第四圖案化線路層160b、第二電鍍種子層130b及第二銅箔層125b的側緣形成一第四粗糙表面S4。
之後,請參考圖1T,移除第一表面塗佈層180a與第二表面塗佈層180b,而暴露出剩餘的第一表面保護層170a(或第一表面保護層170a’)與第二表面保護層170b(或第二表面保護層170b’)。至此,已完成線路板結構100a的製作。
綜上所述,由於本發明是先透過圖案化光阻層而形成表面保護層於圖案化線路層上,並以表面保護層為蝕刻罩幕,移除暴露於圖案化線路層之外的銅箔層至暴露出介電層,因此本發明無須先在線路層中形成習知的電鍍線,即可在線路層所欲形成接墊的表面上形成表面保護層。如此一來,本發明之線路板結構可在線路佈局上具有較大的自由度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、100a...線路板結構
110...核心線路結構
112...核心介電層
114a、114b...核心線路層
115...貫孔
116...種子層
118...導電材料
118a...第一圖案化線路層
118b...第二圖案化線路層
118c...導電連接結構
120a...第一介電層
120b...第二介電層
125a、125a’...第一銅箔層
125b、125b’...第二銅箔層
130a、130a’...第一電鍍種子層
130b、130b’...第二電鍍種子層
140a...第一光阻層
140b...第二光阻層
142a...第一圖案化光阻層
142b...第二圖案化光阻層
144a...第三圖案化光阻層
144b...第四圖案化光阻層
150...導電材料
150a...第一導電盲孔結構
150b...第二導電盲孔結構
160a...第三圖案化線路層
160b...第四圖案化線路層
170a、170a’...第一表面保護層
170b、170b’...第二表面保護層
172a、172a’...第一保護層
172b、172b’...第二保護層
174a、174a’...第三保護層
174b、174b’...第四保護層
180a...第一表面塗佈層
180b...第二表面塗佈層
B1...第一盲孔
B2...第二盲孔
S1...第一粗糙表面
S2...第二粗糙表面
S3...第三粗糙表面
S4...第四粗糙表面
圖1A至圖1Q為本發明之一實施例之一種線路板結構的製作方法的剖面示意圖。
圖1R至圖1T為本發明之另一實施例之一種線路板結構的製作方法的局部步驟的剖面示意圖。
100...線路板結構
110...核心線路結構
118a...第一圖案化線路層
118b...第二圖案化線路層
120a...第一介電層
120b...第二介電層
125a...第一銅箔層
125b...第二銅箔層
130a...第一電鍍種子層
130b...第二電鍍種子層
150a...第一導電盲孔結構
150b...第二導電盲孔結構
160a...第三圖案化線路層
160b...第四圖案化線路層
170a...第一表面保護層
170b...第二表面保護層
174a...第三保護層
174b...第四保護層
B1...第一盲孔
B2...第二盲孔

Claims (13)

  1. 一種線路板結構,包括:一核心線路結構,具有一第一圖案化線路層與一第二圖案化線路層,其中該第一圖案化線路層與該第二圖案化線路層分別位於該核心線路結構的相對兩側上;一第一介電層,疊置於該核心線路結構的一側上,且具有至少一暴露出部分該第一圖案化線路層的第一盲孔;一第二介電層,疊置於該核心線路結構的另一側上,且具有至少一暴露出部分該第二圖案化線路層的第二盲孔;一第一導電盲孔結構,配置於該第一盲孔內;一第二導電盲孔結構,配置於該第二盲孔內;一第三圖案化線路層,配置於該第一介電層上,且暴露出部分該第一介電層,其中該第三圖案化線路層透過該第一導電盲孔結構與該第一圖案化線路層電性連接;一第四圖案化線路層,配置於該第二介電層上,且暴露出部分該第二介電層,其中該第四圖案化線路層透過該第二導電盲孔結構與該第二圖案化線路層電性連接;一第一表面保護層,配置於該第三圖案化線路層上,且暴露出部分該第三圖案化線路層;以及一第二表面保護層,配置於該第四圖案化線路層上,且暴露出部分該第四圖案化線路層。
  2. 如申請專利範圍第1項所述之線路板結構,更包括:一第一銅箔層,配置於該第三圖案化線路層與該第一介電層之間;一第二銅箔層,配置於該第四圖案化線路層與該第二介電層之間;一第一電鍍種子層,配置於該第三圖案化線路層與該第一銅箔層之間以及該第一盲孔的內壁上;以及一第二電鍍種子層,配置於該第四圖案化線路層與該第二銅箔層之間以及該第二盲孔的內壁上。
  3. 如申請專利範圍第1項所述之線路板結構,其中該第一表面保護層與該第二表面保護層的材質包括鎳金。
  4. 如申請專利範圍第1項所述之線路板結構,其中該第一表面保護層與該第二表面保護層的材質包括鎳與鎳金。
  5. 如申請專利範圍第1項所述之線路板結構,其中該第一表面保護層與該第二表面保護層所暴露出的部分該第三圖案化線路層與部分該第四圖案化線路層分別具有一第一粗糙表面與一第二粗糙表面。
  6. 一種線路板結構的製作方法,包括:壓合一第一介電層與一位於該第一介電層上之第一銅箔層於一核心線路結構的一第一圖案化線路層上,以及壓合一第二介電層與一位於該第二介電層上之第二銅箔層於該核心線路結構的一第二圖案化線路層上,其中該第一圖案化線路層與該第二圖案化線路層分別位於該核心線路結構的相對兩側上;形成至少一從該第一銅箔層延伸至該第一圖案化線路層上的第一盲孔,以及形成至少一從該第二銅箔層延伸至該第二圖案化線路層的第二盲孔,其中該第一盲孔與該第二盲孔分別暴露出部分該第一圖案化線路層與該第二圖案化線路層;形成一第一電鍍種子層於該第一銅箔層上與該第一盲孔內,以及形成一第二電鍍種子層於該第二銅箔層上與該第二盲孔內,其中該第一電鍍種子層與該第二電鍍種子層分別覆蓋該第一盲孔的內壁與該第二盲孔的內壁;分別形成一第一導電盲孔結構與一第二導電盲孔結構於該第一盲孔與該第二盲孔內,其中該第一導電盲孔結構及該第二導電盲孔結構分別與位於該第一銅箔層上的該第一電鍍種子層及位於該第二銅箔層上的該第二電鍍種子層齊平;分別形成一第三圖案化線路層及一第四圖案化線路層於該第一電鍍種子層及該第二電鍍種子層上,其中該第三圖案化線路層及該第四圖案化線路層分別透過該第一導電盲孔結構及該第二導電盲孔結構與該第一圖案化線路層及該第二圖案化線路層電性連接;分別形成一第一表面保護層與一第二表面保護層於該第三圖案化線路層與該第四圖案化線路層上;分別以該第一表面保護層及該第二表面保護層為一蝕刻罩幕,移除暴露於該第三圖案化線路層與該第四圖案化線路層之外的部分該第一電鍍種子層及其下方之部分該第一銅箔層以及部分該第二電鍍種子層及其下方之部分該第二銅箔層,至暴露出該第一介電層與該第二介電層;以及移除部分該第一表面保護層與部分該第二表面保護層,以暴露出部分該第三圖案化線路層與部分該第四圖案化線路層。
  7. 如申請專利範圍第6項所述之線路板結構的製作方法,其中分別形成該第一導電盲孔結構與該第二導電盲孔結構於該第一盲孔與該第二盲孔內的步驟,包括:分別形成一第一光阻層與一第二光阻層於該第一電鍍種子層與該第二電鍍種子層上,其中該第一光阻層與該第二光阻層至少暴露出位於該第一盲孔及該第二盲孔上的部分該第一電鍍種子層與部分該第二電鍍種子層;分別以該第一光阻層與該第二光阻層為電鍍罩幕,電鍍一導電材料於該第一電鍍種子層及該第二電鍍種子層上未被該第一光阻層與該第二光阻層所覆蓋之部分;移除該第一光阻層與該第二光阻層,以暴露出部分該第一電鍍種子層及部分該第二電鍍種子層;進行一研磨步驟,以移除部分該導電材料,而形成與位在該第一銅箔層上的該第一電鍍種子層及位在該第二銅箔層上的該第二電鍍種子層齊平的該第一導電盲孔結構與該第二導電盲孔結構。
  8. 如申請專利範圍第6項所述之線路板結構的製作方法,其中形成該第三圖案化線路層及該第四圖案化線路層於該第一電鍍種子層及該第二電鍍種子層上的步驟,包括:分別形成一第一圖案化光阻層與一第二圖案化光阻層於該第一電鍍種子層與該第二電鍍種子層上;以及分別以該第一圖案化光阻層及該第二圖案化光阻層為電鍍罩幕,電鍍該第三圖案化線路層及該第四圖案化線路層於暴露在該第一圖案化光阻層及該第二圖案化光阻層之外的該第一電鍍種子層及該第二電鍍種子層上。
  9. 如申請專利範圍第8項所述之線路板結構的製作方法,其中形成該第一表面保護層與該第二表面保護層的步驟,包括:分別形成一第一保護層與一第二保護層於該第三圖案化線路層與該第四圖案化線路層上;分別形成一第三圖案化光阻層與一第四圖案化光阻層於該第一圖案化光阻層與該第二圖案化光阻層上,其中該第三圖案化光阻層與該第四圖案化光阻層分別暴露出部分該第一保護層與該第二保護層;移除暴露於該第三圖案化光阻層及該第四圖案化光阻層之外的部分該第一保護層與該第二保護層,而暴露出部分該第三圖案化線路層與部分該第四圖案化線路層;形成一第三保護層與一第四保護層於被該第三圖案化光阻層及該第四圖案化光阻層所暴露出的部分該第三圖案化線路層與部分該第四圖案化線路層上,其中殘留於該第三圖案化線路層上的該第一保護層與該第三保護層構成該第一表面保護層,而殘留於該第四圖案化線路層上的該第二保護層與該第四保護層構成該第二表面保護層;以及移除該第一圖案化光阻層、該第二圖案化光阻層、該第三圖案化光阻層及該第四圖案化光阻層,而暴露出部分該第一電鍍種層、部分該第二電鍍種子層、該第一表面保護層與該第二表面保護層。
  10. 如申請專利範圍第9項所述之線路板結構的製作方法,其中移除部分該第一表面保護層與部分該第二表面保護層的步驟,包括:進行一剝離程序,以移除殘留於該第三圖案化線路層上的該第一保護層以及殘留於該第四圖案化線路層上的該第二保護層。
  11. 如申請專利範圍第8項所述之線路板結構的製作方法,其中形成該第一表面保護層與該第二表面保護層的步驟,包括:分別形成一第一保護層與一第二保護層於該第三圖案化線路層與該第四圖案化線路層上;分別形成一第三圖案化光阻層與一第四圖案化光阻層於該第一圖案化光阻層與該第二圖案化光阻層上,其中該第三圖案化光阻層與該第四圖案化光阻層分別暴露出部分該第一保護層與部分該第二保護層;形成一第三保護層與一第四保護層於被該第三圖案化光阻層及該第四圖案化光阻層所暴露出的部分該第一保護層與部分該第二保護層上,其中該第一保護層與該第三保護層構成該第一表面保護層,而該第二保護層與該第四保護層構成該第二表面保護層;以及移除該第一圖案化光阻層、該第二圖案化光阻層、該第三圖案化光阻層及該第四圖案化光阻層,而暴露出部分該第一電鍍種層、部分第二電鍍種子層、該第一表面保護層與該第二表面保護層。
  12. 如申請專利範圍第11項所述之線路板結構的製作方法,其中移除部分該第一表面保護層與部分該第二表面保護層的步驟,包括:進行一剝離程序,以移除暴露於該第三保護層與該第四保護層之外的部分該第一保護層與部分該第二保護層。
  13. 如申請專利範圍第6項所述之線路板結構的製作方法,更包括:於移除部分該第一表面保護層與部分該第二表面保護層之後,分別形成一第一表面塗佈層與一第二表面塗佈層於剩餘的該第一表面處理層與剩餘的該第二表面處理層上;對暴露於該第一表面塗佈層與該第二表面塗佈層之外的該第三圖案化線路層、該第四圖案化線路層、剩餘的該第一電鍍種子層及其下方之該第一銅箔層以及剩餘的該第二電鍍種子層及其下方之該第二銅箔層進行一棕化處理;以及移除該第一表面塗佈層與該第二表面塗佈層,而暴露出剩餘的該第一表面保護層與剩餘的該第二表面保護層。
TW100136994A 2011-10-12 2011-10-12 線路板結構及其製作方法 TWI419627B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100136994A TWI419627B (zh) 2011-10-12 2011-10-12 線路板結構及其製作方法
CN201110377477.8A CN103052253B (zh) 2011-10-12 2011-11-24 线路板结构及其制作方法
US13/553,787 US8991043B2 (en) 2011-10-12 2012-07-19 Manufacturing method of a circuit board structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100136994A TWI419627B (zh) 2011-10-12 2011-10-12 線路板結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201316859A true TW201316859A (zh) 2013-04-16
TWI419627B TWI419627B (zh) 2013-12-11

Family

ID=48064704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100136994A TWI419627B (zh) 2011-10-12 2011-10-12 線路板結構及其製作方法

Country Status (3)

Country Link
US (1) US8991043B2 (zh)
CN (1) CN103052253B (zh)
TW (1) TWI419627B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI492690B (zh) * 2013-05-31 2015-07-11 Zhen Ding Technology Co Ltd 電路板製作方法
TWI684389B (zh) * 2015-04-17 2020-02-01 王忠寶 一種電路板結構

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104099652A (zh) * 2014-07-09 2014-10-15 山东金宝电子股份有限公司 一种电子铜箔的表面处理粗化工艺
CN105578765B (zh) * 2014-10-15 2018-07-10 苏州市三生电子有限公司 一种二次蚀刻双面电路板结构及其生产工艺
EP3307035B1 (en) * 2015-05-31 2020-02-26 Kiyokawa Plating Industry Co., Ltd. Method for manufacturing wiring board
TWI645483B (zh) * 2017-06-30 2018-12-21 同泰電子科技股份有限公司 適於形成包括通孔的基板結構的製作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504992A (en) * 1991-11-29 1996-04-09 Hitachi Chemical Company, Ltd. Fabrication process of wiring board
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
TWI260188B (en) * 2004-01-14 2006-08-11 Phoenix Prec Technology Corp Method for fabricating electrically conductive via of build-up type packaging substrate by laser drilling
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
CN101145552A (zh) * 2006-09-12 2008-03-19 日月光半导体制造股份有限公司 集成电路封装用基板及其制造方法
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
CN101610646B (zh) * 2008-06-20 2012-05-30 欣兴电子股份有限公司 电性连接结构及其工艺与线路板结构
TWI385765B (zh) * 2008-07-15 2013-02-11 Unimicron Technology Corp 內埋式線路結構及其製作方法
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US8161637B2 (en) * 2009-07-24 2012-04-24 Ibiden Co., Ltd. Manufacturing method for printed wiring board
CN101937901B (zh) * 2010-08-19 2013-11-06 日月光半导体制造股份有限公司 线路基板及其制作方法与封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI492690B (zh) * 2013-05-31 2015-07-11 Zhen Ding Technology Co Ltd 電路板製作方法
TWI684389B (zh) * 2015-04-17 2020-02-01 王忠寶 一種電路板結構

Also Published As

Publication number Publication date
CN103052253A (zh) 2013-04-17
TWI419627B (zh) 2013-12-11
CN103052253B (zh) 2015-10-28
US20130092422A1 (en) 2013-04-18
US8991043B2 (en) 2015-03-31

Similar Documents

Publication Publication Date Title
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
US7317245B1 (en) Method for manufacturing a semiconductor device substrate
TWI419627B (zh) 線路板結構及其製作方法
US9295150B2 (en) Method for manufacturing a printed circuit board
US8510936B2 (en) Manufacturing method of package carrier
CN104576596B (zh) 半导体基板及其制造方法
US8234781B2 (en) Printed circuit board and method of fabricating the same
US20070287281A1 (en) Circuit carrier and manufacturing process thereof
US20130025926A1 (en) Circuit substrate
US20170047230A1 (en) Fabrication method of packaging substrate
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
US8186043B2 (en) Method of manufacturing a circuit board
KR101574019B1 (ko) 인쇄회로기판의 제조 방법
TWI651022B (zh) 多層線路結構及其製作方法
TWI385765B (zh) 內埋式線路結構及其製作方法
TWI572261B (zh) 線路結構及線路結構的製作方法
KR20090091441A (ko) 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법
TWI406621B (zh) 線路板及其製作方法
KR101924458B1 (ko) 전자 칩이 내장된 회로기판의 제조 방법
TW201422856A (zh) 電鍍方法
CN116489875A (zh) 电路板结构及其制作方法
JP2007150059A (ja) 回路基板の製造方法
TWI547047B (zh) 連接器的製造方法
KR100873673B1 (ko) 금속 범프를 이용한 다층 인쇄 회로 기판 및 제조 방법
TWI496243B (zh) 元件內埋式半導體封裝件的製作方法