CN103052253A - 线路板结构及其制作方法 - Google Patents

线路板结构及其制作方法 Download PDF

Info

Publication number
CN103052253A
CN103052253A CN2011103774778A CN201110377477A CN103052253A CN 103052253 A CN103052253 A CN 103052253A CN 2011103774778 A CN2011103774778 A CN 2011103774778A CN 201110377477 A CN201110377477 A CN 201110377477A CN 103052253 A CN103052253 A CN 103052253A
Authority
CN
China
Prior art keywords
layer
patterned line
protective layer
blind hole
surface protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103774778A
Other languages
English (en)
Other versions
CN103052253B (zh
Inventor
王朝民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Subtron Technology Co Ltd
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Publication of CN103052253A publication Critical patent/CN103052253A/zh
Application granted granted Critical
Publication of CN103052253B publication Critical patent/CN103052253B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开一种线路板结构及其制作方法。该线路板结构包括一核心线路结构、一第一与一第二介电层、一第一与一第二导电盲孔结构、一第三与一第四图案化线路层以及一第一与一第二表面保护层。核心线路结构具有一第一与一第二图案化线路层。第一与第二介电层分别具有至少一暴露出部分第一与第二图案化线路层的第一与第二盲孔。第一与第二导电盲孔结构分别配置于第一与第二盲孔内。第三与第四图案化线路层分别通过第一与第二导电盲孔结构与第一与第二图案化线路层电连接。第一与第二表面保护层分别配置于第三与第四图案化线路层上，且分别暴露出部分第三与第四图案化线路层。

Description

线路板结构及其制作方法
技术领域
本发明涉及一种线路板结构及其制作方法，且特别是涉及一种不具有电镀线的线路板结构及其制作方法。
背景技术
近年来，随着电子技术的日新月异，以及高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势迈进。在此趋势之下，由于线路板具有布线细密、组装紧凑及性能良好等优点，因此线路板便成为承载多个电子元件以及使这些电子元件彼此电连接的主要媒介之一。
在现有技术中，在制作线路板时，通常会在其外部的线路层及图案化防焊层(solder mask layer)制作完成之后，再于线路层所形成的许多接垫(bonding pad)的表面电镀一抗氧化层，例如一镍金层(Ni/Au layer)，以防止由铜制成的这些接垫的表面氧化，并可增加这些接垫于焊接时的接合强度。而且，以电镀的方式形成抗氧化层具有形成速度快的优点。
为了对这些接垫的表面进行电镀制作工艺，这些接垫可分别连接至一电镀线(plating bar)，进而与外部的电源相互电连接。并且，在电镀完成抗氧化层之后，再切除电镀线或切断电镀线与这些接垫的连结，以使这些接垫彼此之间电性绝缘。然而，电镀线会占用线路板上有限的线路布局空间(layoutspace)，并降低线路层的线路布局的自由度。
发明内容
本发明的目的在于提供一种线路板结构，其在线路布局上具有较大的自由度。
本发明的另一目的在于提供一种线路板结构的制作方法，用以制作上述的线路板结构。
为达上述目的，本发明提出一种线路板结构，其包括一核心线路结构、一第一介电层、一第二介电层、一第一导电盲孔结构、一第二导电盲孔结构、一第三图案化线路层、一第四图案化线路层、一第一表面保护层以及一第二表面保护层。核心线路结构具有一第一图案化线路层与一第二图案化线路层，其中第一图案化线路层与第二图案化线路层分别位于核心线路结构的相对两侧上。第一介电层叠置于核心线路结构的一侧上，且具有至少一暴露出部分第一图案化线路层的第一盲孔。第二介电层叠置于核心线路结构的另一侧上，且具有至少一暴露出部分第二图案化线路层的第二盲孔。第一导电盲孔结构配置于第一盲孔内。第二导电盲孔结构配置于第二盲孔内。第三图案化线路层配置于第一介电层上，且暴露出部分第一介电层，其中第三图案化线路层通过第一导电盲孔结构与第一图案化线路层电连接。第四图案化线路层配置于第二介电层上，且暴露出部分第二介电层，其中第四图案化线路层通过第二导电盲孔结构与第二图案化线路层电连接。第一表面保护层配置于第三图案化线路层上，且暴露出部分第三图案化线路层。第二表面保护层配置于第四图案化线路层上，且暴露出部分第四图案化线路层。
本发明还提出一种线路板结构的制作方法，其包括以下步骤。压合一第一介电层与一位于第一介电层上的第一铜箔层于一核心线路结构的一第一图案化线路层上，以及压合一第二介电层与一位于第二介电层上的第二铜箔层于核心线路结构的一第二图案化线路层上，其中第一图案化线路层与第二图案化线路层分别位于核心线路结构的相对两侧上。形成至少一从第一铜箔层延伸至第一图案化线路层上的第一盲孔，以及形成至少一从第二铜箔层延伸至第二图案化线路层的第二盲孔，其中第一盲孔与第二盲孔分别暴露出部分第一图案化线路层与第二图案化线路层。形成一第一电镀种子层于第一铜箔层上与第一盲孔内，以及形成一第二电镀种子层于第二铜箔层上与第二盲孔内，其中第一电镀种子层与第二电镀种子层分别覆盖第一盲孔的内壁与第二盲孔的内壁。分别形成一第一导电盲孔结构与一第二导电盲孔结构于第一盲孔与第二盲孔内，其中第一导电盲孔结构及第二导电盲孔结构分别与位在第一铜箔层上的第一电镀种子层及位在第二铜箔层上的第二电镀种子层齐平。分别形成一第三图案化线路层及一第四图案化线路层于第一电镀种子层及第二电镀种子层上，其中第三图案化线路层及第四图案化线路层分别通过第一导电盲孔结构及第二导电盲孔结构与第一图案化线路层及第二图案化线路层电连接。分别形成一第一表面保护层与一第二表面保护层于第三图案化线路层与第四图案化线路层上。分别以第一表面保护层及第二表面保护层为一蚀刻掩模，移除暴露于第三图案化线路层与第四图案化线路层之外的部分第一电镀种子层及其下方的部分第一铜箔层以及部分第二电镀种子层及其下方的部分第二铜箔层，至暴露出第一介电层与第二介电层。移除部分第一表面保护层与部分第二表面保护层，以暴露出部分第三图案化线路层与部分第四图案化线路层。
基于上述，由于本发明是先通过图案化光致抗蚀剂层而形成表面保护层于图案化线路层上，并以表面保护层为蚀刻掩模，移除暴露于图案化线路层之外的铜箔层至暴露出介电层，因此本发明无须先在线路层中形成现有的电镀线，即可在线路层所欲形成接垫的表面上形成表面保护层。如此一来，本发明的线路板结构可在线路布局上具有较大的自由度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1Q为本发明的一实施例的一种线路板结构的制作方法的剖面示意图；
图1R至图1T为本发明的另一实施例的一种线路板结构的制作方法的局部步骤的剖面示意图。
主要元件符号说明
100、100a：线路板结构
110：核心线路结构
112：核心介电层
114a、114b：核心线路层
115：贯孔
116：种子层
118：导电材料
118a：第一图案化线路层
118b：第二图案化线路层
118c：导电连接结构
120a：第一介电层
120b：第二介电层
125a、125a’：第一铜箔层
125b、125b’：第二铜箔层
130a、130a’：第一电镀种子层
130b、130b’：第二电镀种子层
140a：第一光致抗蚀剂层
140b：第二光致抗蚀剂层
142a：第一图案化光致抗蚀剂层
142b：第二图案化光致抗蚀剂层
144a：第三图案化光致抗蚀剂层
144b：第四图案化光致抗蚀剂层
150：导电材料
150a：第一导电盲孔结构
150b：第二导电盲孔结构
160a：第三图案化线路层
160b：第四图案化线路层
170a、170a’：第一表面保护层
170b、170b’：第二表面保护层
172a、172a’：第一保护层
172b、172b’：第二保护层
174a、174a’：第三保护层
174b、174b’：第四保护层
180a：第一表面涂布层
180b：第二表面涂布层
B1：第一盲孔
B2：第二盲孔
S1：第一粗糙表面
S2：第二粗糙表面
S3：第三粗糙表面
S4：第四粗糙表面
具体实施方式
图1A至图1Q为本发明的一实施例的一种线路板结构的制作方法的剖面示意图。请先参考图1A，依照本实施例的线路板结构的制作方法，首先，提供一核心介电层112以及二配置于核心介电层112相对两侧表面上的核心线路层114a、114b。
接着，请参考图1B，形成多个贯穿核心线路层114a、核心介电层112及核心线路层114b的贯孔115，并于贯孔115的内壁及核心线路层114a、114b的表面形成一种子层116。接着，并以种子层116为电流路径电镀一导电材料118于种子层116上，其中导电材料118覆盖核心线路层114a、114b上方的种子层116并填满贯孔115。
接着，请参考图1C，图案化导电材料118，以于核心线路层114a上形成一第一图案化线路层118a，而在核心线路层114b上形成一第二图案化线路层118b。其中，位于贯孔115内的导电材料118可视为一导电连接结构118c，而第一图案化线路层118a可通过导电连接结构118c而电连接至第二图案化线路层118b。至此，以完成核心线路结构110的制作。
在此需要说明的是，上述的核心线路结构110仅为举例说明，并不以此为限。于其他未绘示的实施例中，核心线路结构110也可以是奇数层(例如是3层、5层等)线路结构或偶数层(例如是4层、6层等)线路结构。于此，本实施例是以核心线路结构110为一双层线路结构来进行说明，而第一图案化线路层118a与第二图案化线路层118b分别为核心介电层112的最外侧的线路结构层。
接着，请参考图1D，压合一第一介电层120a与一位于第一介电层120a上的第一铜箔层125a于核心线路结构110的第一图案化线路层118a上，以及压合一第二介电层120b与一位于第二介电层120b上的第二铜箔层125b于核心线路结构110的第二图案化线路层118b上。其中，第一介电层120a与第二介电层120b分别覆盖第一图案化线路层118a、第二图案化线路层118b以及第一图案化线路层118a与第二图案化线路层118b所暴露出的部分核心介电层112。
接着，请参考图1E，形成至少一从第一铜箔层125a延伸至第一图案化线路层118a上的第一盲孔B1，以及形成至少一从第二铜箔层125b延伸至第二图案化线路层118b的第二盲孔B2，其中第一盲孔B1与第二盲孔B2分别暴露出部分第一图案化线路层118a与第二图案化线路层118b。于此，形成第一盲孔B1与第二盲孔B2的方法例如是激光钻孔法。
接着，请参考图1F，形成一第一电镀种子层130a于第一铜箔层125a上与第一盲孔B1内，以及形成一第二电镀种子层130b于第二铜箔层125b上与第二盲孔B2内，其中第一电镀种子层130a与第二电镀种子层130b分别覆盖第一盲孔B1的内壁与第二盲孔B2的内壁。接着，并分别形成一第一光致抗蚀剂层140a与一第二光致抗蚀剂层140b于第一电镀种子层130a与第二电镀种子层130b上，其中第一光致抗蚀剂层140a与第二光致抗蚀剂层140b至少暴露出位于第一盲孔B1及第二盲孔B2上的部分第一电镀种子层130a与部分第二电镀种子层130b。
接着，请同时参考图1F与图1G，分别以第一光致抗蚀剂层140a与第二光致抗蚀剂层140b为电镀掩模，电镀一导电材料150于第一电镀种子层130a及第二电镀种子层130b上未被第一光致抗蚀剂层140a与第二光致抗蚀剂层140b所覆盖的部分。接着，并移除第一光致抗蚀剂层140a与第二光致抗蚀剂层140b，以分别暴露出位于第一铜箔层125a与第二铜箔层125b上的部分第一电镀种子层130a及部分第二电镀种子层130b。
接着，请参考图1H，进行一研磨步骤，以移除部分导电材料150，而形成与第一电镀种子层130a及第二电镀种子层130b实质上齐平的一第一导电盲孔结构150a与一第二导电盲孔结构150b。如此一来，第一导电盲孔结构150a与第二导电盲孔结构150b即形成于第一盲孔B1与第二盲孔B2内。
接着，请参考图1I，分别形成一第一图案化光致抗蚀剂层142a与一第二图案化光致抗蚀剂层142b于第一电镀种子层130a与第二电镀种子层上130b，其中第一图案化光致抗蚀剂层142a与第二图案化光致抗蚀剂层142b分别暴露出部分该第一电镀种子层130a、部分第二电镀种子层130b、第一导电盲孔结构150a与第二导电盲孔结构150b。
接着，请参考图1J，分别以第一图案化光致抗蚀剂层142a及第二图案化光致抗蚀剂层142b为电镀掩模，电镀一第三图案化线路层160a及一第四图案化线路层160b于暴露在第一图案化光致抗蚀剂层142a及第二图案化光致抗蚀剂层142b之外的第一电镀种子层130a及第二电镀种子层130b上。其中，第三图案化线路层160a及第四图案化线路层160b分别通过第一导电盲孔结构150a及第二导电盲孔结构150b与第一图案化线路层118a及第二图案化线路层118b电连接。
接着，请参考图1K，分别形成一第一保护层172a与一第二保护层172b于第三图案化线路层160a与第四图案化线路层160b上，其中第一保护层172a与第二保护层172b分别覆盖部分第一图案化光致抗蚀剂层142a与第二图案化光致抗蚀剂层142b。于此，第一保护层172a与第二保护层172b的材质例如是镍。
接着，请参考图1L，分别形成一第三图案化光致抗蚀剂层144a与一第四图案化光致抗蚀剂层144b于第一图案化光致抗蚀剂层142a与第二图案化光致抗蚀剂层142b上，其中第三图案化光致抗蚀剂层144a与第四图案化光致抗蚀剂层144b分别暴露出部分第一保护层172a与部分第二保护层172b。
接着，请同时参考图1L与图1M，移除暴露于第三图案化光致抗蚀剂层144a及第四图案化光致抗蚀剂层144b之外的部分第一保护层172a与第二保护层172b，而暴露出部分第三图案化线路层160a与部分第四图案化线路层160b。
接着，请参考图1N，形成一第三保护层174a与一第四保护层174b于被第三图案化光致抗蚀剂层144a及第四图案化光致抗蚀剂层144b所暴露出的部分第三图案化线路层160a与部分第四图案化线路层160b上，其中残留于第三图案化线路层160a上的第一保护层172a与第三保护层174a构成一第一表面保护层170a，而残留于第四图案化线路层160b上的第二保护层172b与第四保护层174b构成一第二表面保护层170b。于此，第三保护层174a与第四保护层174b的材质例如是镍金。如此一来，已于第三图案化线路层160a与第四图案化线路层160b上分别形成第一表面保护层170a与第二表面保护层170b。
值得一提的是，本发明并不限定形成第一表面保护层170a与第二表面保护层170b的方式。于其他实施例中，也可于图1L的步骤后，即形成第三图案化光致抗蚀剂层144a与第四图案化光致抗蚀剂层144b之后，请参考图1N’，直接形成第三保护层174a’与第四保护层174b’于被第三图案化光致抗蚀剂层144a及第四图案化光致抗蚀剂层144b所暴露出的部分第一保护层172a’与部分第二保护层172b’上，其中第一保护层172a’与第三保护层174a’构成第一表面保护层170a’，而第二保护层172b’与第四保护层174b’构成第二表面保护层170b’。
接着，请参考图1O，移除第一图案化光致抗蚀剂层142a、第二图案化光致抗蚀剂层142b、第三图案化光致抗蚀剂层144a及第四图案化光致抗蚀剂层144b，而暴露出部分第一电镀种层130a、部分第二电镀种子层130b、第一表面保护层170a与第二表面保护层170b。
之后，请参考图1P，分别以第一表面保护层170a及第二表面保护层170b为一蚀刻掩模，移除暴露于第三图案化线路层160a与第四图案化线路层160b之外的部分第一电镀种子层130a及其下方的部分第一铜箔层125a以及部分第二电镀种子层130b及其下方的部分第二铜箔层125b，至暴露出第一介电层120a与第二介电层120b。由于第三图案化线路层160a与第四图案化线路层160b上分别具有第一表面保护层170a与第二表面保护层170b，且第三保护层174a与第四保护层174b的周围分别被第一保护层172b与第二保护层172a所包围，因此于进行蚀刻制作工艺时，可避免第三图案化线路层160a与第四图案化线路层160b受到蚀刻液的侵蚀，而具有较佳的制作工艺可靠度。
最后，请参考图1Q，进行一剥离程序，以移除部分第一表面保护层170a与部分第二表面保护层170b，即移除残留于第三图案化线路层160a上的第一保护层172a以及残留于第四图案化线路层160b上的第二保护层172b。如此一来，第三图案化线路层160a与第四图案化线路层160b上分别仅具有第一表面保护层170a的第三保护层174a及第二表面保护层170b的第四保护层174b。于此，被第一表面保护层170a所覆盖的第三图案化线路层160a可视为接垫，而未被第一表面保护层170a所覆盖的第三图案化线路层160a则可谓是一般线路结构。被第二表面保护层170b所覆盖的第四图案化线路层160b可视为接垫，而未被第二表面保护层170b所覆盖的第四图案化线路层160b则可谓是一般线路结构。至此，已完成线路板结构100的制作。
需说明的是，若采用图1N’步骤，即直接形成第三保护层174a’与第四保护层174b’于被第三图案化光致抗蚀剂层144a及第四图案化光致抗蚀剂层144b所暴露出的部分第一保护层172a’与部分第二保护层172b’上，则于进行图1Q步骤时，是分别移除暴露于第三保护层174a’与第四保护层174b’之外的部分第一保护层172a’与部分第二保护层172b’。如此一来，第三图案化线路层160a上具有第一表面保护层170a’的第三保护层174a’与第一保护层172a’，而第四图案化线路层160b上具有第二表面保护层170b’的第四保护层174b’与第一保护层172b’。
在结构上，请再参考图1Q，本实施例的线路板结构100包括核心线路结构110、第一介电层120a、第二介电层120b、第一导电盲孔结构150a、第二导电盲孔结构150b、第三图案化线路层160a、第四图案化线路层160b、第一表面保护层170a以及第二表面保护层170b。核心线路结构110具有第一图案化线路层118a与第二图案化线路层118b，其中第一图案化线路层118a与第二图案化线路层118b分别位于核心线路结构110的相对两侧上。第一介电层120a叠置于核心线路结构110具有第一图案化线路层118a的一侧上，且具有至少一暴露出部分第一图案化线路层118a的第一盲孔B1。第二介电层120b叠置于核心线路结构110具有第二图案化线路层118b的一侧上，且具有至少一暴露出部分第二图案化线路层118b的第二盲孔B2。
第一导电盲孔结构150a配置于第一盲孔B1内。第二导电盲孔结构150b配置于第二盲孔B2内。第三图案化线路层160a配置于第一介电层120a上，且暴露出部分第一介电层120a，其中第三图案化线路层160a通过第一导电盲孔结构150a与第一图案化线路层118a电连接。第四图案化线路层160b配置于第二介电层120b上，且暴露出部分第二介电层120b，其中第四图案化线路层160b通过第二导电盲孔结构150b与第二图案化线路层118b电连接。第一表面保护层170a(或第一表面保护层170a’)配置于第三图案化线路层160a上，且暴露出部分第三图案化线路层160a，其中第一表面保护层170a(或第一表面保护层170a’)的材质例如是镍金(或镍与镍金)。第二表面保护层170b(或第二表面保护层170b’)配置于第四图案化线路层160b上，且暴露出部分第四图案化线路层160b，其中第二表面保护层170b(或第二表面保护层170b’)的材质例如是镍金(或镍与镍金)。
此外，本实施例的线路板结构100更包括第一铜箔层125a、第二铜箔层125b、第一电镀种子层130a以及第二电镀种子层130b。第一铜箔层125a配置于第三图案化线路层160a与第一介电层120a之间，且暴露出部分第一介电层120a。第二铜箔层125b配置于第四图案化线路层160b与第二介电层120b之间，且暴露出部分第二介电层120b。第一电镀种子层130a配置于第三图案化线路层160a与第一铜箔层125a之间以及第一盲孔B1的内壁上。第二电镀种子层130b配置于第四图案化线路层160b与第二铜箔层125b之间以及第二盲孔B2的内壁上。
由于本实施例是先通过图案化光致抗蚀剂层(包括第一图案化光致抗蚀剂层142a、第二图案化光致抗蚀剂层142b、第三图案化光致抗蚀剂层144a及第四图案化光致抗蚀剂层144b)而分别形成第一表面保护层170a(或第一表面保护层170a’)与第二表面保护层170b(或第二表面保护层170b’)于第三图案化线路层160a及第四图案化线路层160b上。之后，并以第一表面保护层170a(或第一表面保护层170a’)与第二表面保护层170b(或第二表面保护层170b’)为蚀刻掩模，以移除暴露于第三图案化线路层160a及第四图案化线路层160b之外的第一铜箔层125a与第二铜箔层125b至暴露出第一介电层120a与第二介电层120b。如此一来，本实施例无须先在线路层中形成现有的电镀线，即可在第三图案化线路层160a与第四图案化线路层160b所欲形成接垫的表面上形成第一表面保护层170a(或第一表面保护层170a’)与第二表面保护层170b(或第二表面保护层170b’)。因此，本实施例的线路板结构100在线路布局上可具有较大的自由度。
图1R至图1T为本发明的另一实施例的一种线路板结构的制作方法的局部步骤的剖面示意图。为了增加后续涂布锡膏(未绘示)时的可靠度，意即有效限制锡膏的流动方式，在进行完图1Q的步骤后，即移除部分第一表面保护层170a(或第一表面保护层170a’)与部分第二表面保护层170b(或第二表面保护层170b’)之后，请参考图1R，分别形成一第一表面涂布层180a与一第二表面涂布层180b于剩余的第一表面处理层170a(或第一表面保护层170a’)与剩余的第二表面处理层170b(或第二表面保护层170b’)上。
接着，请参考图1S，对暴露于第一表面涂布层180a与第二表面涂布层180b之外的第三图案化线路层160a、第四图案化线路层160b、剩余的第一电镀种子层130a及其下方的第一铜箔层125a以及剩余的第二电镀种子层130b及其下方的第二铜箔层125b进行一棕化处理，以使第一表面保护层170a(或第一表面保护层170a’)与第二表面保护层170b(或第二表面保护层170b’)所暴露出的部分第三图案化线路层160a与部分第四图案化线路层160b分别形成一第一粗糙表面S1与一第二粗糙表面S2，而第三图案化线路层160a、第一电镀种子层130a及第一铜箔层125a的侧缘形成一第三粗糙表面S3，且第四图案化线路层160b、第二电镀种子层130b及第二铜箔层125b的侧缘形成一第四粗糙表面S4。
之后，请参考图1T，移除第一表面涂布层180a与第二表面涂布层180b，而暴露出剩余的第一表面保护层170a(或第一表面保护层170a’)与第二表面保护层170b(或第二表面保护层170b’)。至此，已完成线路板结构100a的制作。
综上所述，由于本发明是先通过图案化光致抗蚀剂层而形成表面保护层于图案化线路层上，并以表面保护层为蚀刻掩模，移除暴露于图案化线路层之外的铜箔层至暴露出介电层，因此本发明无须先在线路层中形成现有的电镀线，即可在线路层所欲形成接垫的表面上形成表面保护层。如此一来，本发明的线路板结构可在线路布局上具有较大的自由度。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (13)

1.一种线路板结构，包括：
核心线路结构，具有第一图案化线路层与第二图案化线路层，其中该第一图案化线路层与该第二图案化线路层分别位于该核心线路结构的相对两侧上；
第一介电层，叠置于该核心线路结构的一侧上，且具有至少一暴露出部分该第一图案化线路层的第一盲孔；
第二介电层，叠置于该核心线路结构的另一侧上，且具有至少一暴露出部分该第二图案化线路层的第二盲孔；
第一导电盲孔结构，配置于该第一盲孔内；
第二导电盲孔结构，配置于该第二盲孔内；
第三图案化线路层，配置于该第一介电层上，且暴露出部分该第一介电层，其中该第三图案化线路层通过该第一导电盲孔结构与该第一图案化线路层电连接；
第四图案化线路层，配置于该第二介电层上，且暴露出部分该第二介电层，其中该第四图案化线路层通过该第二导电盲孔结构与该第二图案化线路层电连接；
第一表面保护层，配置于该第三图案化线路层上，且暴露出部分该第三图案化线路层；以及
第二表面保护层，配置于该第四图案化线路层上，且暴露出部分该第四图案化线路层。
2.如权利要求1所述的线路板结构，还包括：
第一铜箔层，配置于该第三图案化线路层与该第一介电层之间；
第二铜箔层，配置于该第四图案化线路层与该第二介电层之间；
第一电镀种子层，配置于该第三图案化线路层与该第一铜箔层之间以及该第一盲孔的内壁上；以及
第二电镀种子层，配置于该第四图案化线路层与该第二铜箔层之间以及该第二盲孔的内壁上。
3.如权利要求1所述的线路板结构，其中该第一表面保护层与该第二表面保护层的材质包括镍金。
4.如权利要求1所述的线路板结构，其中该第一表面保护层与该第二表面保护层的材质包括镍与镍金。
5.如权利要求1所述的线路板结构，其中该第一表面保护层与该第二表面保护层所暴露出的部分该第三图案化线路层与部分该第四图案化线路层分别具有第一粗糙表面与第二粗糙表面。
6.一种线路板结构的制作方法，包括：
压合一第一介电层与一位于该第一介电层上的第一铜箔层于一核心线路结构的一第一图案化线路层上，以及压合一第二介电层与一位于该第二介电层上的第二铜箔层于该核心线路结构的一第二图案化线路层上，其中该第一图案化线路层与该第二图案化线路层分别位于该核心线路结构的相对两侧上；
形成至少一从该第一铜箔层延伸至该第一图案化线路层上的第一盲孔，以及形成至少一从该第二铜箔层延伸至该第二图案化线路层的第二盲孔，其中该第一盲孔与该第二盲孔分别暴露出部分该第一图案化线路层与该第二图案化线路层；
形成一第一电镀种子层于该第一铜箔层上与该第一盲孔内，以及形成一第二电镀种子层于该第二铜箔层上与该第二盲孔内，其中该第一电镀种子层与该第二电镀种子层分别覆盖该第一盲孔的内壁与该第二盲孔的内壁；
分别形成一第一导电盲孔结构与一第二导电盲孔结构于该第一盲孔与该第二盲孔内，其中该第一导电盲孔结构及该第二导电盲孔结构分别与位于该第一铜箔层上的该第一电镀种子层及位于该第二铜箔层上的该第二电镀种子层齐平；
分别形成一第三图案化线路层及一第四图案化线路层于该第一电镀种子层及该第二电镀种子层上，其中该第三图案化线路层及该第四图案化线路层分别通过该第一导电盲孔结构及该第二导电盲孔结构与该第一图案化线路层及该第二图案化线路层电连接；
分别形成一第一表面保护层与一第二表面保护层于该第三图案化线路层与该第四图案化线路层上；
分别以该第一表面保护层及该第二表面保护层为一蚀刻掩模，移除暴露于该第三图案化线路层与该第四图案化线路层之外的部分该第一电镀种子层及其下方的部分该第一铜箔层以及部分该第二电镀种子层及其下方的部分该第二铜箔层，至暴露出该第一介电层与该第二介电层；以及
移除部分该第一表面保护层与部分该第二表面保护层，以暴露出部分该第三图案化线路层与部分该第四图案化线路层。
7.如权利要求6所述的线路板结构的制作方法，其中分别形成该第一导电盲孔结构与该第二导电盲孔结构于该第一盲孔与该第二盲孔内的步骤，包括：
分别形成一第一光致抗蚀剂层与一第二光致抗蚀剂层于该第一电镀种子层与该第二电镀种子层上，其中该第一光致抗蚀剂层与该第二光致抗蚀剂层至少暴露出位于该第一盲孔及该第二盲孔上的部分该第一电镀种子层与部分该第二电镀种子层；
分别以该第一光致抗蚀剂层与该第二光致抗蚀剂层为电镀掩模，电镀一导电材料于该第一电镀种子层及该第二电镀种子层上未被该第一光致抗蚀剂层与该第二光致抗蚀剂层所覆盖的部分；
移除该第一光致抗蚀剂层与该第二光致抗蚀剂层，以暴露出部分该第一电镀种子层及部分该第二电镀种子层；
进行一研磨步骤，以移除部分该导电材料，而形成与位在该第一铜箔层上的该第一电镀种子层及位在该第二铜箔层上的该第二电镀种子层齐平的该第一导电盲孔结构与该第二导电盲孔结构。
8.如权利要求6所述的线路板结构的制作方法，其中形成该第三图案化线路层及该第四图案化线路层于该第一电镀种子层及该第二电镀种子层上的步骤，包括：
分别形成一第一图案化光致抗蚀剂层与一第二图案化光致抗蚀剂层于该第一电镀种子层与该第二电镀种子层上；以及
分别以该第一图案化光致抗蚀剂层及该第二图案化光致抗蚀剂层为电镀掩模，电镀该第三图案化线路层及该第四图案化线路层于暴露在该第一图案化光致抗蚀剂层及该第二图案化光致抗蚀剂层之外的该第一电镀种子层及该第二电镀种子层上。
9.如权利要求8所述的线路板结构的制作方法，其中形成该第一表面保护层与该第二表面保护层的步骤，包括：
分别形成一第一保护层与一第二保护层于该第三图案化线路层与该第四图案化线路层上；
分别形成一第三图案化光致抗蚀剂层与一第四图案化光致抗蚀剂层于该第一图案化光致抗蚀剂层与该第二图案化光致抗蚀剂层上，其中该第三图案化光致抗蚀剂层与该第四图案化光致抗蚀剂层分别暴露出部分该第一保护层与该第二保护层；
移除暴露于该第三图案化光致抗蚀剂层及该第四图案化光致抗蚀剂层之外的部分该第一保护层与该第二保护层，而暴露出部分该第三图案化线路层与部分该第四图案化线路层；
形成一第三保护层与一第四保护层于被该第三图案化光致抗蚀剂层及该第四图案化光致抗蚀剂层所暴露出的部分该第三图案化线路层与部分该第四图案化线路层上，其中残留于该第三图案化线路层上的该第一保护层与该第三保护层构成该第一表面保护层，而残留于该第四图案化线路层上的该第二保护层与该第四保护层构成该第二表面保护层；以及
移除该第一图案化光致抗蚀剂层、该第二图案化光致抗蚀剂层、该第三图案化光致抗蚀剂层及该第四图案化光致抗蚀剂层，而暴露出部分该第一电镀种层、部分该第二电镀种子层、该第一表面保护层与该第二表面保护层。
10.如权利要求9所述的线路板结构的制作方法，其中移除部分该第一表面保护层与部分该第二表面保护层的步骤，包括：
进行一剥离程序，以移除残留于该第三图案化线路层上的该第一保护层以及残留于该第四图案化线路层上的该第二保护层。
11.如权利要求8所述的线路板结构的制作方法，其中形成该第一表面保护层与该第二表面保护层的步骤，包括：
分别形成一第一保护层与一第二保护层于该第三图案化线路层与该第四图案化线路层上；
分别形成一第三图案化光致抗蚀剂层与一第四图案化光致抗蚀剂层于该第一图案化光致抗蚀剂层与该第二图案化光致抗蚀剂层上，其中该第三图案化光致抗蚀剂层与该第四图案化光致抗蚀剂层分别暴露出部分该第一保护层与部分该第二保护层；
形成一第三保护层与一第四保护层于被该第三图案化光致抗蚀剂层及该第四图案化光致抗蚀剂层所暴露出的部分该第一保护层与部分该第二保护层上，其中该第一保护层与该第三保护层构成该第一表面保护层，而该第二保护层与该第四保护层构成该第二表面保护层；以及
移除该第一图案化光致抗蚀剂层、该第二图案化光致抗蚀剂层、该第三图案化光致抗蚀剂层及该第四图案化光致抗蚀剂层，而暴露出部分该第一电镀种层、部分第二电镀种子层、该第一表面保护层与该第二表面保护层。
12.如权利要求11所述的线路板结构的制作方法，其中移除部分该第一表面保护层与部分该第二表面保护层的步骤，包括：
进行一剥离程序，以移除暴露于该第三保护层与该第四保护层之外的部分该第一保护层与部分该第二保护层。
13.如权利要求6所述的线路板结构的制作方法，还包括：
在移除部分该第一表面保护层与部分该第二表面保护层之后，分别形成一第一表面涂布层与一第二表面涂布层于剩余的该第一表面处理层与剩余的该第二表面处理层上；
对暴露于该第一表面涂布层与该第二表面涂布层之外的该第三图案化线路层、该第四图案化线路层、剩余的该第一电镀种子层及其下方的该第一铜箔层以及剩余的该第二电镀种子层及其下方的该第二铜箔层进行一棕化处理；以及
移除该第一表面涂布层与该第二表面涂布层，而暴露出剩余的该第一表面保护层与剩余的该第二表面保护层。
CN201110377477.8A 2011-10-12 2011-11-24 线路板结构及其制作方法 Expired - Fee Related CN103052253B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100136994A TWI419627B (zh) 2011-10-12 2011-10-12 線路板結構及其製作方法
TW100136994 2011-10-12

Publications (2)

Publication Number Publication Date
CN103052253A true CN103052253A (zh) 2013-04-17
CN103052253B CN103052253B (zh) 2015-10-28

Family

ID=48064704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110377477.8A Expired - Fee Related CN103052253B (zh) 2011-10-12 2011-11-24 线路板结构及其制作方法

Country Status (3)

Country Link
US (1) US8991043B2 (zh)
CN (1) CN103052253B (zh)
TW (1) TWI419627B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104099652A (zh) * 2014-07-09 2014-10-15 山东金宝电子股份有限公司 一种电子铜箔的表面处理粗化工艺
CN105578765A (zh) * 2014-10-15 2016-05-11 苏州市三生电子有限公司 一种二次蚀刻双面电路板结构及其生产工艺
CN106416439A (zh) * 2015-05-31 2017-02-15 清川镀金工业株式会社 配线用基板的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104219867A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
TWI684389B (zh) * 2015-04-17 2020-02-01 王忠寶 一種電路板結構
TWI645483B (zh) * 2017-06-30 2018-12-21 同泰電子科技股份有限公司 適於形成包括通孔的基板結構的製作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504992A (en) * 1991-11-29 1996-04-09 Hitachi Chemical Company, Ltd. Fabrication process of wiring board
TW200524490A (en) * 2004-01-14 2005-07-16 Phoenix Prec Technology Corp Method for fabricating electrically conductive via of build-up type packaging substrate by laser drilling
CN101145552A (zh) * 2006-09-12 2008-03-19 日月光半导体制造股份有限公司 集成电路封装用基板及其制造方法
CN101610646A (zh) * 2008-06-20 2009-12-23 欣兴电子股份有限公司 电性连接结构及其工艺与线路板结构
CN101937901A (zh) * 2010-08-19 2011-01-05 日月光半导体制造股份有限公司 线路基板及其制作方法与封装结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
TWI385765B (zh) * 2008-07-15 2013-02-11 Unimicron Technology Corp 內埋式線路結構及其製作方法
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US8161637B2 (en) * 2009-07-24 2012-04-24 Ibiden Co., Ltd. Manufacturing method for printed wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504992A (en) * 1991-11-29 1996-04-09 Hitachi Chemical Company, Ltd. Fabrication process of wiring board
TW200524490A (en) * 2004-01-14 2005-07-16 Phoenix Prec Technology Corp Method for fabricating electrically conductive via of build-up type packaging substrate by laser drilling
CN101145552A (zh) * 2006-09-12 2008-03-19 日月光半导体制造股份有限公司 集成电路封装用基板及其制造方法
CN101610646A (zh) * 2008-06-20 2009-12-23 欣兴电子股份有限公司 电性连接结构及其工艺与线路板结构
CN101937901A (zh) * 2010-08-19 2011-01-05 日月光半导体制造股份有限公司 线路基板及其制作方法与封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104099652A (zh) * 2014-07-09 2014-10-15 山东金宝电子股份有限公司 一种电子铜箔的表面处理粗化工艺
CN105578765A (zh) * 2014-10-15 2016-05-11 苏州市三生电子有限公司 一种二次蚀刻双面电路板结构及其生产工艺
CN106416439A (zh) * 2015-05-31 2017-02-15 清川镀金工业株式会社 配线用基板的制造方法
CN106416439B (zh) * 2015-05-31 2018-07-24 清川镀金工业株式会社 配线用基板的制造方法

Also Published As

Publication number Publication date
US20130092422A1 (en) 2013-04-18
CN103052253B (zh) 2015-10-28
TW201316859A (zh) 2013-04-16
TWI419627B (zh) 2013-12-11
US8991043B2 (en) 2015-03-31

Similar Documents

Publication Publication Date Title
CN103052253B (zh) 线路板结构及其制作方法
US7317245B1 (en) Method for manufacturing a semiconductor device substrate
CN100435299C (zh) 布线基板的制备方法
TWI471956B (zh) 半導體封裝與製造方法
CN103460822B (zh) 芯片元器件内置树脂多层基板及其制造方法
CN103229605B (zh) 布线基板
CN104576596B (zh) 半导体基板及其制造方法
US8035033B2 (en) Wiring substrate with plurality of wiring and insulating layers with a solder resist layer covering a wiring layer on the outside of outer insulating layer but exposing the holes in the outer insulating layer
US20110042128A1 (en) Coreless packaging substrate and method for fabricating the same
CN103733740B (zh) 布线基板
CN104823275B (zh) 布线基板
JP6863846B2 (ja) 半導体素子搭載用基板及びその製造方法
CN103187314A (zh) 封装载板及其制作方法
CN104703384A (zh) 线路板及其制作方法
CN103489796B (zh) 元件内埋式半导体封装件的制作方法
KR102595247B1 (ko) 다면 상호 연결을 구현하는 커넥터 및 이의 제조 방법
CN103138072B (zh) 连接器结构及其制作方法
JP2010232579A (ja) プリント配線板の製造方法
CN103025057A (zh) 布线基板及其制造方法
CN107645855B (zh) 无导线电镀电路板及其制作方法
JP2008177619A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
CN108235558B (zh) 线路板结构及其制作方法
CN102686024B (zh) 多层配线基板
JPWO2015170539A1 (ja) 樹脂多層基板およびその製造方法
KR101574019B1 (ko) 인쇄회로기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151028

Termination date: 20181124

CF01 Termination of patent right due to non-payment of annual fee