CN101610646A - 电性连接结构及其工艺与线路板结构 - Google Patents
电性连接结构及其工艺与线路板结构 Download PDFInfo
- Publication number
- CN101610646A CN101610646A CNA2008101288576A CN200810128857A CN101610646A CN 101610646 A CN101610646 A CN 101610646A CN A2008101288576 A CNA2008101288576 A CN A2008101288576A CN 200810128857 A CN200810128857 A CN 200810128857A CN 101610646 A CN101610646 A CN 101610646A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- core layer
- patterned conductive
- electric connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明公开了电性连接结构及其工艺与线路板结构。该电性连接结构,适用于一线路板,此一电性连接结构包括一核心层、一微细导电图案及一图案化导电层,其中核心层具有一表面、而微细导电图案则镶嵌于核心层表面,且图案化导电层配置于核心层表面,并局部连接于微细导电图案。由于此电性连接结构乃是将一微细导电图案制作镶嵌于核心层的表面,并局部连接于一位于核心层的表面的图案化导电层,故可提高线路板的布线密度。
Description
技术领域
本发明涉及一种电性连接结构,且特别涉及一种应用于线路板(circuitboard)的电性连接结构及其工艺。
背景技术
已知的线路板主要由多层图案化导电层(patterned conductive layer)及多层介电层(dielectric layer)所交替叠合而成,并利用许多导电孔(conductivevia)来电性连接这些图案化导电层。此外,就线路板的工艺来作区分的话,线路板主要包括压合法(laminating process)及增层法(build-up process)二大类型的线路板。一般而言,较低布线密度的线路板大多以压合法来加以制作,而较高布线密度的线路板则通常以增层法来加以制作。
请参考图1A~1G,其绘示已知的一种线路板工艺的剖面流程图。如图1A所示,在介电层100的两相对表面分别配置一未图案化导电层110a与110b,其中介电层100的材料可为环氧树脂(epoxy resin)或含玻璃纤维(glassfiber)的环氧树脂,且导电层110a与110b的材料为铜。
如图1B所示,接着在介电层100和这些未图案化导电层110a与110b中形成多个贯孔(through hole)112(仅绘示其一),其中贯孔112的形成方式可包括机械钻孔(mechanical drilling)或激光烧蚀(laser ablating)。
如图1C所示,接着以电镀的方式,在这些贯孔112的表面上分别电镀方式形成一导电壁,用以作为一导电孔道(conductive through via)114,其中在电镀形成导电孔道114的同时,亦将在导电层110a与110b的表面分别形成一电镀层,而这两电镀层分别属于导电层110a与110b。
如图1D所示,接着以光刻及蚀刻的方式,图案化这些未图案化的导电层110a与110b,用以形成图案化的导电层110a与110b。
如图1E所示,接着以压合法或增层法,将介电层120a与120b分别形成于图案化导电层110a与110b上,再利用机械钻孔或激光烧蚀的方式,在介电层120a与120b上制作出开口116a与116b。
如图1F所示,接着以电镀的方式,填入导电材料于开口116a与116b中,用以形成导电微孔(conductive micro via)118a与118b,同时亦于介电层120a与120b上形成导电层130a与130b,其中导电微孔118a与118b和未图案化导电层130a与130b的形成方式为电镀。
如图1G所示,接着以光刻及蚀刻的方式,图案化这些导电层130a与130b,接着再将两防焊层(solder mask)140a与140b分别形成于图案化导电层130a与130b,并暴露出局部的图案化导电层130a与130b,即完成一线路板150。
由上述的已知的线路板工艺可知,线路板的制作必须通过将多层图案化导电层及多层介电层交替叠合而成,然由于碍于线路板工艺的限制,即微细线路的线宽与线距的限制,使得线路板的布线密度无法进一步地提高。因此,在线路高密度化及线路趋复杂化的趋势之下,以光刻及蚀刻所形成图案化导电层将无法提高布线密度,一旦线路板必须提供较多的信号传输路径,线路板必须增加其图案化导电层的层数,这样的结果将会相对地增加线路板的厚度。
发明内容
本发明的目的是在提供一种电性连接结构,适用于一线路板,用以提高此线路板的布线密度。
本发明的又一目的是提供一种线路板结构,用以提供高布线密度。
本发明的再一目的是提供一种电性连接结构工艺,其适用于一线路板工艺,用以制作出具有高布线密度的线路板。
基于本发明的上述目的及其他目的,本发明提供一种电性连接结构,适用于一线路板,此电性连接结构包括一核心层、一微细导电图案及一图案化导电层,其中核心层具有一表面,而微细导电图案则镶嵌于核心层的表面,且图案化导电层配置于核心层的表面,并局部连接于微细导电图案。
依照本发明的优选实施例所述的电性连接结构,其中核心层是一介电层。
依照本发明的优选实施例所述的电性连接结构,其中核心层包括一介电层,其构成核心层的表面。
基于本发明的上述目的及其他目的,本发明又提供一种线路板结构,其包括一核心层、一第一微细导电图案、一第一图案化导电层及一第二图案化导电层,其中核心层具有一第一表面及对应的一第二表面,而第一微细导电图案镶嵌于核心层的第一表面,且第一图案化导电层配置于核心层的第一表面上,而第一图案化导电层的局部连接于第一微细导电图案的局部,且第二图案化导电层是配置于核心层的第二表面上。
依照本发明的优选实施例所述的线路板结构,还包括至少一第一导电孔道,其贯穿核心层,并连接至第一图案化导电层及第二图案化导电层。
依照本发明的优选实施例所述的线路板结构,还包括一第二微细导电图案,其镶嵌至核心层的第二表面,且第一微细导电图案的局部连接于第二图案化导电层的局部。
依照本发明的优选实施例所述的线路板结构,其中核心层是一介电层。
依照本发明的优选实施例所述的线路板结构,其中核心层包括至少二介电层及至少一第三图案化导电层,而第三图案化导电层配置于线路板结构的介电层之间,且这些介电层分别构成核心层的第一表面及第二表面。
依照本发明的优选实施例所述的线路板结构,其中核心层还包括至少一第二导电孔道,其贯穿介电层,且第三图案化导电层经由第二导电孔道,而电性连接至第一图案化导电层及第二图案化导电层的至少一。
基于本发明的上述目的及其他目的,本发明更提供一种电性连接结构工艺,其适用于一线路板工艺,此工艺包括先提供一核心层。之后,依照线路配置的需要,将核心层的局部移除自核心层的一第一表面,以形成一微细线路沟槽于核心层的第一表面。然后,填入导电材料于此微细线路沟槽中,以形成一微细导电图案。最后,形成一图案化导电层于核心层的表面,而此图案化导电层的局部连接于微细导电图案的局部。
依照本发明的优选实施例所述的电性连接结构工艺,其中移除局部的核心层的方法包括激光烧蚀。
依照本发明的优选实施例所述的电性连接结构工艺,其中形成微细导电图案的同时,更一并形成一未图案化导电层于核心层的表面。接着,通过图案化的程序将此未图案化导电层予以图案化,以形成图案化导电层于核心层的表面上。
依照本发明的优选实施例所述的电性连接结构工艺,其中形成微细导电图案及形成上述的未图案化导电层的方式包括电镀。
依照本发明的优选实施例所述的电性连接结构工艺,其中图案化导电层的方法包括减成法。
依照本发明的优选实施例所述的电性连接结构工艺,其中将未图案化的导电层予以图案化的方法包括光刻及蚀刻。
依照本发明的优选实施例所述的电性连接结构工艺,其中形成微细导电图案的同时,更一并形成图案化导电层于核心层的表面。
依照本发明的优选实施例所述的电性连接结构工艺,其中形成微细导电图案与图案化导电层的方法可以为加成法或半加成法。
依照本发明的优选实施例所述的电性连接结构工艺,其中形成微细导电图案及图案化导电层的方法包括光刻及电镀。
依照本发明的优选实施例所述的电性连接结构工艺,其中核心层是一介电层。
依照本发明的优选实施例所述的电性连接结构工艺,其中核心层包括至少二介电层及至少一第三图案化导电层,而第三图案化导电层配置于这些介电层之间,而且这些介电层分别构成核心层的第一表面及第二表面。
依本发明的优选实施例所述的电性连接结构工艺,其中核心层还包括至少一第二导电孔道,其贯穿电性连结构的介电层,而且第三图案化导电层经由第二导电孔道,而电性连接至第一图案化导电层及第二图案化导电层其中一层。
基于上述,本发明将一微细导电图案镶嵌于核心层表面,并且局部连接于一位于核心层表面上的图案化导电层,并通过此微细导电图案来提高线路板的平均布线密度。
为让本发明夫人上述和其他目的、特征和优点能更明显易懂,下文特举优选实施例,并配合所附图示,作详细说明如下。
附图说明
图1A~1G绘示已知的一种线路板工艺的剖面流程图。
图2A~2E绘示本发明的第一实施例的一种电性连接结构工艺的剖面流程图。
图3A~3I绘示本发明的第二实施例的一种电性连接结构工艺的剖面流程图。
图4A~4J绘示本发明的第三实施例的一种电性连接结构工艺的剖面流程图。
附图标记说明
100、200、300、400:核心层
110a、110b、130a、130b、210a、210b、312a、312b、340a、340b、412a、412b、440a、440b:图案化导电层
112、202、314、414:贯孔
114、202a、314a、414a:导电孔道
116a、116b、334a、334b、434a、434b:开口
118a、118b、336a、336b、436a、436b:导电微孔
120a、120b、310、320a、320b、410、420a、420b:介电层
140a、140b、220a、220b、350a、350b、450a、450b:防焊层
150:线路板
204a、204b、332a、332b、432a、432b:微细导电图案
230、360、460:电性连接结构
330a、330b、430a、430b:导电层
具体实施方式
[第一实施例]
第一实施例乃是应用于两导电层的线路板的应用,请参考图2A~2E,其绘示本发明的第一实施例的一种电性连接结构工艺的剖面流程图。
如图2A所示,工艺初始的板材可为一双面板(单一介电层的两面分别具有一导电层的板材)、一单面板(单一介电层的单面具有一导电层的板材)或单一介电层。在本实施例中,核心层200乃是以单一介电层作为代表,其材料可为环氧树脂或含玻璃纤维的环氧树脂。
如图2B所示,依照所需的线路配置,例如以机械钻孔或激光烧蚀等方式,在核心层200中形成至少一贯孔202。同时,可利用激光烧蚀的方式,在核心层200的两面分别形成一微细线路沟槽204a与一微细线路沟槽204b,其依照线路配置而分布于核心层200的表面。
如图2C所示,例如以电镀的方式,将导电材料填满这些微细线路沟槽204a与204b,以形成二微细导电图案204a与204b。此外,更可在形成这些微细导电图案204a与204b的同时,一并形成二未经图案化的导电层210a与210b分别于核心层200的两面,且一并在贯孔202之内面形成一导电壁,以作为导电孔道202a来电性连接两导电层210a与210b,其中填充的导电材料例如铜。
如图2D所示,例如以光刻及蚀刻的方式,图案化这些未图案化的导电层210a与导电层210b,而形成二图案化导电层210a与210b,且这些图案化导电层210a与210b的局部分别连接至这些微细导电图案204a与204b的局部。
如图2E所示,将两防焊层220a与220b分别形成于图案化导电层210a与210b上,而完成一电性连接结构230,即一线路板结构。
本发明的第一实施例乃是以两导电层的线路板为主,再加上至少一微细导电图案,其镶嵌于上述的介电层的表面。由于微细导电图案的线宽及线距较小于一般图案化导电层的线宽及线距,所以微细导电图案将可提高线路板的平均布线密度。另外,本实施例中形成微细导电图案及与其局部地连接的图案化导电层的方法并不局限于上述的减成法(subtractive process),其形成方式还可为加成法(additive process)或半加成法(semi-additive process)。
[第二实施例]
相较于第一实施例的两导电层的线路板的应用,第二实施例乃是应用于四导电层的线路板的应用,请参考图3A~3I,其绘示本发明的第二实施例的一种电性连接结构工艺的剖面流程图。
如图3A所示,工艺初始的板材可为一双面板(单一介电层的两面分别具有一导电层的板材)、一单面板(单一介电层的单面具有一导电层的板材)或单一介电层。在本实施例中,线路板的作为工艺初始板材的一核心层300以双面板作为代表,核心层300可包括一介电层310及二未图案化的导电层312a与导电层312b,其中介电层310材料可为环氧树脂或含玻璃纤维的环氧树脂,而这些导电层312a与312b分别配置于介电层310的两表面,且这些导电层312a与312b的材料可为铜。
如图3B所示,依照所需的线路配置,例如以机械钻孔或激光烧蚀等方式,在介电层310及这些导电层312a与312b中形成至少一贯孔314。
如图3C所示,例如以电镀的方式,在贯孔314之内面形成一导电壁,以作为一导电孔道314a。此外,在电镀的同时,亦分别增加这些导电层312a与312b的厚度。
如图3D所示,例如以光刻与蚀刻的方式,将导电层312a与312b予以图案化。
如图3E所示,将两介电层320a与320b分别形成于这些已图案化的导电层312a与312b上,之后分别将导电层330a与330b配置于介电层320a与320b的表面。
如图3F所示,例如以蚀刻或激光烧蚀的方式,移除导电层330a与330b的局部,以暴露出这些介电层320a与320b的表面,接续例如以激光烧蚀的方式,将微细线路沟槽332a与332b刻画在介电层320a与320b上。值得注意的是,在以激光烧蚀的方式形成微细线路沟槽332a与332b的同时,亦可一并以激光烧蚀的方式,在介电层320a与320b上分别形成开口334a与334b。
如图3G所示,例如以电镀的方式,将导电材料填入这些微细线路沟槽332a与332b及这些开口334a与334b,以形成微细导电图案332a与332b和导电微孔336a与336b,并且一并于微细导电图案332a与332b之上全面性地形成两导电层,其分别与导电层330a与330b形成两未图案化的导电层340a与340b,其中导电材料的材料可包括铜。
如图3H所示,例如以光刻及蚀刻的方式,图案化这些未图案化导电层340a与340b,且这些图案化导电层340a与340b的局部分别连接至这些微细线路沟槽332a与332b的局部。
如图3I所示,分别将两防焊层350a与350b分别形成于这些图案化导电层340a与340b上,而完成一电性连接结构360,即一线路板结构。
本发明的第二实施例乃是以四导电层的线路板为主,再加上至少一微细导电图案,其镶嵌于上述的介电层的表面。由于微细导电图案的线宽及线距较小于一般图案化导电层的线宽及线距,所以微细导电图案将可提高线路板的平均布线密度。另外,本实施例中形成微细导电图案及与其局部地连接的图案化导电层的方法并不局限于减成法,其形成方式还可为加成法或半加成法。
[第三实施例]
请参考图4A~4J,其绘示本发明的第三实施例的一种电性连接结构工艺的剖面流程图。
如图4A所示,工艺初始的板材可为一双面板(单一介电层的两面分别具有一导电层的板材)、一单面板(单一介电层的单面具有一导电层的板材)或单一介电层。在本实施例中,线路板作为工艺初始板材的一核心层400以双面板作为代表,核心层400可包括一介电层410及二未图案化的导电层412a与导电层412b,其中介电层410材料可为环氧树脂或含玻璃纤维的环氧树脂,而这些导电层412a与412b分别配置于介电层410的两表面,且这些导电层412a与412b的材料可为铜。
如图4B所示,依照所需的线路配置,例如以机械钻孔或激光烧蚀等方式,在介电层410及这些导电层412a与412b中形成至少一贯孔414。
如图4C所示,例如以电镀的方式,在贯孔414之内面形成一导电壁,以作为一导电孔道414a。此外,在电镀的同时,亦分别增加这些导电层412a与412b的厚度。
如图4D所示,例如以光刻与蚀刻的方式,将导电层412a与412b予以图案化。
如图4E所示,将两介电层420a与420b分别形成于这些已图案化的导电层412a与412b上,之后分别将导电层430a与430b配置于介电层420a与420b的表面。
如图4F所示,例如以光刻及蚀刻的方式去除导电层430a与430b的局部,暴露出介电层420a与420b的局部。
如图4G所示,以激光烧蚀的方式,将微细线路沟槽432a与432b刻画在介电层420a与420b上。值得注意的是,在以激光烧蚀的方式形成微细线路沟槽432a与432b的同时,亦可一并以激光烧蚀的方式,在介电层420a与420b上分别形成开口434a与434b。
如图4H所示,例如以电镀的方式,将导电材料填入这些微细线路沟槽432a与432b及这些开口434a与434b,以形成微细导电图案432a与432b和导电微孔436a与436b,并且一并于微细导电图案432a与432b之上全面性地形成两导电层,其分别与导电层430a与430b形成两未图案化的导电层440a与440b,其中导电材料的材料可包括铜。
如图4I所示,例如以光刻及蚀刻的方式,图案化这些未图案化导电层440a与440b,且这些图案化导电层440a与440b的局部分别连接至这些微细线路沟槽432a与432b的局部。
如图4J所示,分别将两防焊层450a与450b分别形成于这些图案化导电层440a与440b上,而完成一电性连接结构460,即一线路板结构。
本发明的第三实施例乃是以四导电层的线路板为主,再加上至少一微细导电图案,其镶嵌于上述的介电层的表面。由于微细导电图案的线宽及线距较小于一般图案化导电层的线宽及线距,所以微细导电图案将可提高线路板的平均布线密度。此外,本实施例中形成微细导电图案及与的局部连接的图案化导电层的方法并不局限于上述的减成法,其形成方式还可为加成法或半加成法。
值得注意的是,第二实施例是以激光烧蚀的方式直接将开口以及微细线路沟槽分别形成于导电层(铜箔)与介电层上,而第三实施例则是以光刻及蚀刻的方式先将部分的导电层(铜箔)去除以后,并暴露出介电层的欲形成微细线路沟槽的表面。
综上所述,本发明乃是将一微细导电图案镶嵌于一核心层(介电层)的表面,并使的局部地连接至一位于核心层(介电层)表面的图案化导电层。由于微细导电图案的线宽及线距较小于一般图案化导电层的线宽及线距,所以微细导电图案将可提高线路板的平均布线密度。
因此,在增加线路板所需提供的信号传输路径的数目的情况之下,本发明可利用这些镶嵌于介电层表面的微细导电图案来提供额外的信号传输路径予线路板,因而无须增加线路板的图案化导电层的数目。
换言之,当线路板以多个图案化导电层来提供所需的信号传输路径时,本发明可利用这些镶嵌于介电层表面的微细导电图案所形成的信号传输路径,以取代线路板的某些导电层所构成的信号传输路径,故可减少线路板所需的图案化导电层的数目,进而减少线路板的整体的厚度。
虽然本发明已以优选实施例披露如上,然其并非用以限定本发明,任何本领域的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附的权利要求所界定者为准。
Claims (19)
1.一种电性连接结构,适用于一线路板,该电性连接结构包括:
一核心层,具有一表面;
一微细导电图案,镶嵌至该核心层的该表面;以及
一图案化导电层,配置于该核心层的该表面上,且该图案化导电层的局部连接于该微细导电图案的局部。
2.如权利要求1所述的电性连接结构,其中该核心层是一介电层。
3.如权利要求1所述的电性连接结构,其中该核心层包括一介电层,其构成该核心层的该表面。
4.一种线路板结构,包括:
一核心层,具有一第一表面及对应的一第二表面;
一第一微细导电图案,镶嵌至该核心层的该第一表面;
一第一图案化导电层,配置于该核心层的该第一表面上,且该第一图案化导电层的局部连接于该第一微细导电图案的局部;以及
一第二图案化导电层,配置于该核心层的该第二表面上。
5.如权利要求4所述的线路板结构,还包括至少一第一导电孔道,其贯穿该核心层,并连接至该第一图案化导电层及该第二图案化导电层。
6.如权利要求4所述的线路板结构,还包括一第二微细导电图案,其镶嵌至该核心层的该第二表面,且该第一微细导电图案的局部连接于该第二图案化导电层的局部。
7.如权利要求4所述的线路板结构,其中该核心层是一介电层。
8.如权利要求4所述的线路板结构,其中该核心层包括至少二介电层及至少一第三图案化导电层,而该第三图案化导电层配置于这些介电层之间,且这些介电层分别构成该核心层的该第一表面及该第二表面。
9.如权利要求5所述的线路板结构,其中该核心层还包括至少一第二导电孔道,其贯穿这些介电层,而连接该第三图案化导电层至该第一图案化导电层及该第二图案化导电层的至少之一。
10.一种电性连接结构工艺,适用于一线路板工艺,该电性连接结构工艺包括:
提供一核心层;
将局部的该核心层移除自该核心层的一第一表面,以形成一微细线路沟槽于该核心层的该第一表面;
填入导电材料至该微细线路沟槽,以形成一微细导电图案;以及
形成一图案化导电层于该核心层的该表面上,且该图案化导电层的局部连接于该微细导电图案的局部。
11.如权利要求10所述的电性连接结构工艺,其中移除局部的该核心层的方法包括激光烧蚀。
12.如权利要求10所述的电性连接结构工艺,其中形成该微细导电图案的同时,更一并形成一导电层于该核心层的该表面,接着经由图案化该导电层,以将该图案化导电层形成于该核心层的该表面上。
13.如权利要求12所述的电性连接结构工艺,其中形成该微细导电图案及形成该未图案化导电层的方式包括电镀。
14.如权利要求12所述的电性连接结构工艺,其中图案化该导电层的方法包括减成法。
15.如权利要求10所述的电性连接结构工艺,其中形成该微细导电图案的同时,更一并形成该图案化导电层于该核心层的该表面。
16.如权利要求15所述的电性连接结构工艺,其中形成该微细导电图案及形成该图案化导电层的方法包括加成法或半加成法。
17.如权利要求10所述的电性连接结构工艺,其中该核心层是一介电层。
18.如权利要求10所述的电性连接结构工艺,其中该核心层包括至少二介电层及至少一第三图案化导电层,而该第三图案化导电层配置于这些介电层之间,且这些介电层分别构成该核心层的该第一表面及对应的一第二表面。
19.如权利要求18所述的电性连接结构工艺,其中该核心层还包括至少一第二导电孔道,其贯穿这些介电层,而连接该第三图案化导电层至该第一图案化导电层及该第二图案化导电层的至少之一。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101288576A CN101610646B (zh) | 2008-06-20 | 2008-06-20 | 电性连接结构及其工艺与线路板结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101288576A CN101610646B (zh) | 2008-06-20 | 2008-06-20 | 电性连接结构及其工艺与线路板结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101610646A true CN101610646A (zh) | 2009-12-23 |
CN101610646B CN101610646B (zh) | 2012-05-30 |
Family
ID=41484147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101288576A Expired - Fee Related CN101610646B (zh) | 2008-06-20 | 2008-06-20 | 电性连接结构及其工艺与线路板结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101610646B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103052253A (zh) * | 2011-10-12 | 2013-04-17 | 旭德科技股份有限公司 | 线路板结构及其制作方法 |
CN104219892A (zh) * | 2013-05-29 | 2014-12-17 | 富葵精密组件(深圳)有限公司 | 电路板制作方法 |
CN110798987A (zh) * | 2018-08-01 | 2020-02-14 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及所述电路板的制造方法 |
CN111712049A (zh) * | 2020-06-30 | 2020-09-25 | 生益电子股份有限公司 | 一种pcb的制作方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5504992A (en) * | 1991-11-29 | 1996-04-09 | Hitachi Chemical Company, Ltd. | Fabrication process of wiring board |
JP3992524B2 (ja) * | 2002-03-29 | 2007-10-17 | 住友ベークライト株式会社 | 多層配線板およびその製造方法ならびに半導体装置 |
KR100797719B1 (ko) * | 2006-05-10 | 2008-01-23 | 삼성전기주식회사 | 빌드업 인쇄회로기판의 제조공정 |
-
2008
- 2008-06-20 CN CN2008101288576A patent/CN101610646B/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103052253A (zh) * | 2011-10-12 | 2013-04-17 | 旭德科技股份有限公司 | 线路板结构及其制作方法 |
US8991043B2 (en) | 2011-10-12 | 2015-03-31 | Subtron Technology Co., Ltd. | Manufacturing method of a circuit board structure |
CN103052253B (zh) * | 2011-10-12 | 2015-10-28 | 旭德科技股份有限公司 | 线路板结构及其制作方法 |
CN104219892A (zh) * | 2013-05-29 | 2014-12-17 | 富葵精密组件(深圳)有限公司 | 电路板制作方法 |
CN110798987A (zh) * | 2018-08-01 | 2020-02-14 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及所述电路板的制造方法 |
CN111712049A (zh) * | 2020-06-30 | 2020-09-25 | 生益电子股份有限公司 | 一种pcb的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101610646B (zh) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9999134B2 (en) | Self-decap cavity fabrication process and structure | |
JP5125166B2 (ja) | 多層配線基板及びその製造方法 | |
KR20120105354A (ko) | 배선 기판, 배선 기판 유닛, 전자 장치 및 배선 기판의 제조 방법 | |
US10064292B2 (en) | Recessed cavity in printed circuit board protected by LPI | |
JP2007081157A (ja) | 多層配線基板及びその製造方法 | |
JPWO2004110120A1 (ja) | プリント基板およびプリント基板ユニット | |
TW200412205A (en) | Double-sided printed circuit board without via holes and method of fabricating the same | |
JP2008235801A (ja) | 多層プリント配線板およびその製造方法 | |
CN101610646B (zh) | 电性连接结构及其工艺与线路板结构 | |
JP2015185735A (ja) | 多層配線板及びその製造方法 | |
US20170318685A1 (en) | Disconnect cavity by plating resist process and structure | |
JP5073395B2 (ja) | 多層プリント配線板の製造方法 | |
JP5485299B2 (ja) | 多層プリント配線板の製造方法 | |
TWI459879B (zh) | Method for manufacturing multilayer flexible printed wiring board | |
EP2120519B1 (en) | Electrical interconnect structure and process thereof and circuit board structure | |
CN101610635B (zh) | 线路板结构及其工艺 | |
JP4314263B2 (ja) | 微小ホールランドを有するビアホールおよびその形成方法 | |
KR102591926B1 (ko) | 회로 기판 및 그 제작 방법 | |
JP2019029559A (ja) | 多層配線板及びその製造方法 | |
TWI419629B (zh) | 電路板製作方法 | |
JP2005108941A (ja) | 多層配線板及びその製造方法 | |
JP2009088337A (ja) | プリント配線板およびその製造方法 | |
JP2022162487A (ja) | 配線基板及び配線基板の製造方法 | |
JP2022162488A (ja) | 多層配線基板及び多層配線基板の製造方法 | |
JPH1197842A (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120530 Termination date: 20180620 |
|
CF01 | Termination of patent right due to non-payment of annual fee |