CN111712049A - 一种pcb的制作方法 - Google Patents
一种pcb的制作方法 Download PDFInfo
- Publication number
- CN111712049A CN111712049A CN202010614269.4A CN202010614269A CN111712049A CN 111712049 A CN111712049 A CN 111712049A CN 202010614269 A CN202010614269 A CN 202010614269A CN 111712049 A CN111712049 A CN 111712049A
- Authority
- CN
- China
- Prior art keywords
- groove
- specified
- prepreg
- depth
- ablation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及PCB技术领域,公开了一种PCB的制作方法,包括:在指定半固化片的表面的指定区域,设置防烧蚀材料层;其中,指定半固化片为位于待制作凹槽的槽底的半固化片,指定区域为待制作凹槽于指定半固片表面的投影区域,待制作凹槽具有指定深度;应用指定半固化片,叠板压合制成多层板;在多层板上,于待制作凹槽的制作区域进行烧蚀,直至防烧蚀材料层裸露,制得具有指定深度的凹槽结构。本发明实施例在叠板压合前对位于待制作凹槽槽底的半固化片进行了预处理,在激光烧蚀过程中,防烧蚀材料层2由于其不能或者难以被烧蚀掉而实现了良好的烧蚀阻断功能,从而使得烧蚀后形成的凹槽结构的深度精准可控,且确保了槽底的平整性,制作工艺简单。
Description
技术领域
本发明涉及PCB(Printed Circuit Board,印制线路板)技术领域,尤其涉及一种PCB的制作方法。
背景技术
PCB是电子工业中重要的电子部件之一,不仅是电子元器件的承载体,而且也是实现电子元器件之间电气互连的提供者。如今,PCB已经从最初的单层板发展到双面板、多层板,其中多层板以其装配密度高、体积小,信号传输速度高、便于布线等诸多的优点而被广泛应用。
目前,多层板上凹槽的制造工艺通常有以下几种:直接激光烧蚀方式、控深铣方式、埋入垫片方式。但是,这几种方式均存在各种缺陷,例如:直接激光烧蚀方式制得的凹槽底部容易形成锯齿,不平整;控深铣方式控深精度较低,实际深度与标准深度往往存在较大差异;埋入垫片方式,由于其需要预先在半固化片上开槽,再在槽内放入垫片,压合后需要开盖取出垫片,整个制作工艺较为复杂。
发明内容
本发明的目的在于提供一种PCB的制作方法,以同时克服现有的凹槽制作工艺存在的槽底不平整、深度控制精度低以及制作工艺复杂的缺陷。
为达此目的,本发明采用以下技术方案:
一种PCB的制作方法,包括:
在指定半固化片的表面的指定区域,设置防烧蚀材料层;
其中,所述指定半固化片为位于待制作凹槽的槽底的半固化片,所述指定区域为所述待制作凹槽于所述指定半固片表面的投影区域,所述待制作凹槽具有指定深度;
应用所述指定半固化片,叠板压合制成多层板;
在所述多层板上,于所述待制作凹槽的制作区域进行烧蚀,直至所述防烧蚀材料层裸露,制得具有所述指定深度的凹槽结构。
可选的,所述待制作凹槽,至少包括:具有不同指定深度的第一深度凹槽和第二深度凹槽;
所述指定半固化片,至少包括:位于所述第一深度凹槽的槽底的第一指定层半固化片,以及位于第二深度凹槽的槽底的第二指定层半固化片。
可选的,所述第一深度凹槽和所述第二深度凹槽相连通。
可选的,所述PCB的制作方法还包括:
所述待制作凹槽的横截面形状为预设的下沉式线路图形的形状;
在制得所述指定深度的凹槽结构之后,对所述凹槽结构进行导电材料的填平处理,形成所述下沉式线路图形。
可选的,所述对所述凹槽结构进行导电材料的填平处理,形成所述下沉式线路图形,包括:
先对所述多层板进行整板化学沉铜及电镀,直至所述凹槽结构内的铜层达到预设高度,所述预设高度小于所述凹槽结构的深度;
再对所述多层板的表面的非凹槽区域,覆盖干膜;
然后,对所述凹槽结构进行电镀后磨板,直至所述凹槽结构内的铜层表面与所述多层板的板面持平;
最后,褪除所述干膜。
可选的,所述PCB的制作方法还包括:在形成所述下沉式线路图形后,
在所述多层板的表面,于预设的外层线路图形的制作区域,覆盖干膜;
蚀刻去除所述多层板表面的未被干膜覆盖的铜层;
褪除所述干膜,制得所述外层线路图形。
可选的,所述防烧蚀材料层为油墨层,所述油墨层涂覆于所述指定半固化片的表面的指定区域。
可选的,所述PCB的制作方法还包括:在制得具有所述指定深度的凹槽结构后,去除所述油墨层。
可选的,所述防烧蚀材料层为铜箔;所述指定半固化片的表面的指定区域开设有容置槽,所述铜箔埋入所述容置槽;或者,所述铜箔通过点胶贴片的方法贴覆于指定半固化片上。
可选的,所述防烧蚀材料层为铜胶带,所述铜胶带贴设于所述指定半固化片的表面的指定区域。
与现有技术相比,本发明的有益效果为:
本发明实施例在叠板压合前对位于待制作凹槽槽底的半固化片进行了预处理,在激光烧蚀过程中,防烧蚀材料层2由于其不能或者难以被烧蚀掉而实现了良好的烧蚀阻断功能,从而使得烧蚀后形成的凹槽结构的深度精准可控,且确保了槽底的平整性,整个制作工艺简单。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本发明实施例一提供的PCB的制作方法流程图。
图2为本发明实施例一提供的PCB的制作方法示意图。
图3为本发明实施例二提供的PCB的制作方法流程图。
图4为本发明实施例二提供的PCB的制作方法示意图。
图标说明:指定半固化片1、防烧蚀材料层2、多层板3、凹槽结构4、导电材料5、外层线路图形6。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,下面所描述的实施例仅仅是本发明一部分实施例,而非全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
实施例一
请参阅图1和图2,本发明实施例提供的PCB的制作方法,包括步骤:
步骤101、在指定半固化片1的表面的指定区域,设置防烧蚀材料层2。
其中,指定半固化片1,指的是位于PCB的待制作凹槽的槽底的半固化片。指定区域,指的是为待制作凹槽于指定半固片表面的投影区域。按照预设的制作要求,待制作凹槽具有指定深度;同时,待制作凹槽的横截面的形状和尺寸,具体不作限制。
防烧蚀材料层2,由不能或者难以被激光烧蚀掉的材料制成,具体可选择烧蚀能量比半固化片所需的烧蚀能量大的材料,并且具有可溶性,能够通过水或酸碱等药水洗除。示例性的,该防烧蚀材料层2可以为油墨层、铜胶带或者铜箔。当然,也可以采用其他材料制成的防烧蚀材料层2,只要其烧蚀能量比半固化片所需的烧蚀能量大即可。
对于油墨层,可以直接涂覆于指定半固化片1上。对于铜胶带,可以直接贴覆于指定半固化片1上。对于铜箔,可以事先在指定半固化片1上开设容置槽,再将铜箔置入容置槽;也可以通过点胶贴片的方法将铜箔贴覆于指定半固化片1上。
步骤102、应用指定半固化片1,叠板压合制成多层板3。
本步骤中,可按照常规操作,提供组成PCB的多张芯板和半固化片,按序叠板后,高温压合形成多层板3。需要注意的是,指定半固化片1叠设于待制作凹槽的槽底位置。
步骤103、在多层板3上,于待制作凹槽的制作区域进行烧蚀,直至防烧蚀材料层2裸露,即制得具有指定深度的凹槽结构4。
在激光烧蚀过程中,防烧蚀材料层2由于其不能或者难以被烧蚀掉而具有良好的烧蚀阻断功能,因此本实施例通过在指定深度位置设置防烧蚀材料层2,即可有效控制烧蚀深度,从而获得与制作深度标准值高度一致的凹槽结构4。
后续,根据实际应用需求,可选择保留防烧蚀材料层2,也可以选择去除防烧蚀材料层2。例如:在防烧蚀材料层2为铜箔或者铜胶带时,若后续需要在凹槽结构4进行金属化,则可保留该防烧蚀材料层2,对其导电功能进行合理利用;在防烧蚀材料层2为油墨层时,由于其在后续不具实际应用价值,可通过药水将该油墨层完全去除。
需要说明的是,本实施例中的待制作凹槽,可以包括具有相同指定深度的至少一个凹槽;此时,指定半固化片1为同时位于所有凹槽的槽底的同一张半固化片。
该待制作凹槽,还可以至少包括:具有不同指定深度的第一深度凹槽和第二深度凹槽;此时,指定半固化片1,至少包括:位于第一深度凹槽的槽底的第一指定层半固化片,以及位于第二深度凹槽的槽底的第二指定层半固化片。根据不同待制作凹槽的深度来选定多张指定半固化片1,可以同时制得具有不同深度的多个凹槽结构4。
实施例二
请参阅图3和图4,本发明实施例提供了另一种PCB的制作方法,包括步骤:
步骤201、在指定半固化片1的表面的指定区域,设置防烧蚀材料层2。
本实施例中,防烧蚀材料层2具体为油墨层,涂覆于指定半固化片1的表面一定厚度。
步骤202、应用指定半固化片1,叠板压合制成多层板3。
步骤203、在多层板3上,于待制作凹槽的制作区域进行烧蚀,直至防烧蚀材料层2裸露,即制得具有指定深度的凹槽结构4。
步骤204、褪除防烧蚀材料层2。
由于本实施例的防烧蚀材料层2为油墨,因此可通过药水显影蚀刻的方式褪除。
步骤205、对凹槽结构4进行导电材料5的填平处理,形成下沉式线路图形。
示例性的,制得下沉式线路图形的步骤包括:
(1)整板电镀以对凹槽结构4进行预填平:对多层板3进行整板化学沉铜及电镀,直至凹槽结构4内的铜层达到预设高度,预设高度小于凹槽结构4的指定深度。
(2)贴干膜:对多层板3的表面的非凹槽区域,覆盖干膜;
(3)选择性电镀:对凹槽结构4进行电镀,直至凹槽结构4内的铜层表面高于多层板3的板面,之后通过磨板磨平。
(4)褪除干膜。
该下沉式线路图形的制作工艺,采用了先预填平再完全填平的处理方式。预填平的好处在于:通过化学沉铜+电镀过程,可在槽壁形成一层连接紧密的铜层,保证制作完成后的下沉式线路图形与基材结合力良好,不会出现线路剥离和分层等问题。
在其他实施例中,也可采用直接在凹槽结构4内填充导电胶的方式,形成具有导电功能的下沉式线路图形。
在实际制作中,可根据待制作的下沉式线路图形的结构和尺寸,来确定待制作凹槽的结构和尺寸。在下沉式线路图形的局部铜厚大于其他区域铜厚时,可据此事先将待制作凹槽划分为依次连通的具有不同深度的第一深度凹槽和第二深度凹槽等,后续同时进行铜填平处理,即可获得局部厚铜的下沉式线路图形。
步骤206、在形成下沉式线路图形后,制作外层线路图形6。
基于步骤205中提供的先预填平再完全填平的下沉式线路图形制作工艺,本步骤采用不同常规的外层线路图形6的制作工艺:
在多层板3的表面,于预设的外层线路图形6的制作区域,覆盖干膜;
蚀刻去除多层板3表面的未被干膜覆盖的铜层;
褪除干膜,制得外层线路图形6。
在完成外层线路图形6的制作后,再进行磨板、阻焊等常规流程,本实施例不再赘述。
需要说明的是,在实施例二中,防烧蚀材料层2选用的是油墨层,由于该油墨层在后续工序中无实际应用价值,所以在步骤205所述的填平处理前对油墨层采取了褪除处理方式。在其他实施例中,防烧蚀材料层2可选用铜箔或者铜胶带,此时在填平处理前无需对铜箔或者铜胶带进行褪除处理,直接进行填平处理即可。
综上,本实施例二在实施例一的基础上,增加了对凹槽结构4进行导电材料5的填平处理操作以及外层线路图形6的制作步骤,使得最终的PCB形成有下沉式线路图形和外层线路图形6。
相比于外层线路图形6,本实施例制得的下沉式线路图形,可有效避免电路板长期使用后出现线路磨损、腐蚀造成的接触不良等问题,同时保证板面平整有利于元器件的焊接以及降低PCB板厚,满足PCB向着轻、薄、短、小方向的发展需求。
以上所述,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种PCB的制作方法,其特征在于,包括:
在指定半固化片的表面的指定区域,设置防烧蚀材料层;
其中,所述指定半固化片为位于待制作凹槽的槽底的半固化片,所述指定区域为所述待制作凹槽于所述指定半固片表面的投影区域,所述待制作凹槽具有指定深度;
应用所述指定半固化片,叠板压合制成多层板;
在所述多层板上,于所述待制作凹槽的制作区域进行烧蚀,直至所述防烧蚀材料层裸露,制得具有所述指定深度的凹槽结构。
2.根据权利要求1所述的PCB的制作方法,其特征在于,
所述待制作凹槽,至少包括:具有不同指定深度的第一深度凹槽和第二深度凹槽;
所述指定半固化片,至少包括:位于所述第一深度凹槽的槽底的第一指定层半固化片,以及位于第二深度凹槽的槽底的第二指定层半固化片。
3.根据权利要求2所述的PCB的制作方法,其特征在于,所述第一深度凹槽和所述第二深度凹槽相连通。
4.根据权利要求1至3任一所述的PCB的制作方法,其特征在于,所述PCB的制作方法还包括:
所述待制作凹槽的横截面形状为预设的下沉式线路图形的形状;
在制得所述指定深度的凹槽结构之后,对所述凹槽结构进行导电材料的填平处理,形成所述下沉式线路图形。
5.根据权利要求4所述的PCB的制作方法,其特征在于,所述对所述凹槽结构进行导电材料的填平处理,形成所述下沉式线路图形,包括:
先对所述多层板进行整板化学沉铜及电镀,直至所述凹槽结构内的铜层达到预设高度,所述预设高度小于所述凹槽结构的深度;
再对所述多层板的表面的非凹槽区域,覆盖干膜;
然后,对所述凹槽结构进行电镀后磨板,直至所述凹槽结构内的铜层表面与所述多层板的板面持平;
最后,褪除所述干膜。
6.根据权利要求5所述的PCB的制作方法,其特征在于,所述PCB的制作方法还包括:在形成所述下沉式线路图形后,
在所述多层板的表面,于预设的外层线路图形的制作区域,覆盖干膜;
蚀刻去除所述多层板表面的未被干膜覆盖的铜层;
褪除所述干膜,制得所述外层线路图形。
7.根据权利要求1所述的PCB的制作方法,其特征在于,所述防烧蚀材料层为油墨层,所述油墨层涂覆于所述指定半固化片的表面的指定区域。
8.根据权利要求7所述的PCB的制作方法,其特征在于,所述PCB的制作方法还包括:在制得具有所述指定深度的凹槽结构后,去除所述油墨层。
9.根据权利要求1所述的PCB的制作方法,其特征在于,所述防烧蚀材料层为铜箔;
所述指定半固化片的表面的指定区域开设有容置槽,所述铜箔埋入所述容置槽;或者,所述铜箔通过点胶贴片的方法贴覆于指定半固化片上。
10.根据权利要求1所述的PCB的制作方法,其特征在于,所述防烧蚀材料层为铜胶带,所述铜胶带贴设于所述指定半固化片的表面的指定区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010614269.4A CN111712049A (zh) | 2020-06-30 | 2020-06-30 | 一种pcb的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010614269.4A CN111712049A (zh) | 2020-06-30 | 2020-06-30 | 一种pcb的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111712049A true CN111712049A (zh) | 2020-09-25 |
Family
ID=72543919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010614269.4A Pending CN111712049A (zh) | 2020-06-30 | 2020-06-30 | 一种pcb的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111712049A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112672527A (zh) * | 2020-12-25 | 2021-04-16 | 张晟 | 一种电路布线方法及电路板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101610646A (zh) * | 2008-06-20 | 2009-12-23 | 欣兴电子股份有限公司 | 电性连接结构及其工艺与线路板结构 |
WO2011052207A1 (ja) * | 2009-10-30 | 2011-05-05 | パナソニック電工株式会社 | 回路基板、及び前記回路基板の製造方法 |
CN103929899A (zh) * | 2014-03-17 | 2014-07-16 | 深圳崇达多层线路板有限公司 | 一种电路板盲孔的制作方法 |
TW201733422A (zh) * | 2016-03-03 | 2017-09-16 | Kinsus Interconnect Tech Corp | 無銲墊多層電路板及其製作方法 |
CN108901138A (zh) * | 2018-08-30 | 2018-11-27 | 西安瑞特三维科技有限公司 | 基于3d打印陶瓷与金属线路的一体化制备方法 |
-
2020
- 2020-06-30 CN CN202010614269.4A patent/CN111712049A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101610646A (zh) * | 2008-06-20 | 2009-12-23 | 欣兴电子股份有限公司 | 电性连接结构及其工艺与线路板结构 |
WO2011052207A1 (ja) * | 2009-10-30 | 2011-05-05 | パナソニック電工株式会社 | 回路基板、及び前記回路基板の製造方法 |
CN103929899A (zh) * | 2014-03-17 | 2014-07-16 | 深圳崇达多层线路板有限公司 | 一种电路板盲孔的制作方法 |
TW201733422A (zh) * | 2016-03-03 | 2017-09-16 | Kinsus Interconnect Tech Corp | 無銲墊多層電路板及其製作方法 |
CN108901138A (zh) * | 2018-08-30 | 2018-11-27 | 西安瑞特三维科技有限公司 | 基于3d打印陶瓷与金属线路的一体化制备方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112672527A (zh) * | 2020-12-25 | 2021-04-16 | 张晟 | 一种电路布线方法及电路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0971570A1 (en) | Printed wiring board and its manufacturing method | |
KR100834515B1 (ko) | 금속 나노입자 에어로졸을 이용한 포토레지스트 적층기판의형성방법, 절연기판의 도금방법, 회로기판의 금속층의표면처리방법 및 적층 세라믹 콘덴서의 제조방법 | |
US20080264676A1 (en) | Circuit board and method for manufaturing thereof | |
US20070070613A1 (en) | Method of manufacturing high density printed circuit boad | |
CN104349587A (zh) | 一种印制电路板及其盘中孔的制作方法、以及印制电路板 | |
CN104244616A (zh) | 一种无芯板薄型基板的制作方法 | |
CN111356296A (zh) | 电路板精密线路的制备方法、电路板精密线路及电路板 | |
CN110621123A (zh) | 一种导热pcb的制作方法及pcb | |
CN113056116A (zh) | 一种镀孔铜的方法及电路板的加工方法 | |
CN113613399A (zh) | 电路板制作方法及电路板 | |
JP2013140955A (ja) | 部品組込み型印刷回路基板及びその製造方法 | |
CN111712049A (zh) | 一种pcb的制作方法 | |
CN114040580A (zh) | 一种通用盲槽板的制作方法 | |
CN102523694B (zh) | 一种台阶电路板图形转移过程中避免漏基材的方法 | |
CN111586985A (zh) | 一种高平整度的多层电路板的制作方法 | |
CN114885524B (zh) | 一种密集铜浆孔线路板的制作方法及线路板 | |
CN217241040U (zh) | 一种带台阶金属化器件孔的厚铜pcb | |
JP2004031710A (ja) | 配線基板の製造方法 | |
JP2004146742A (ja) | 配線基板の製造方法 | |
KR20130031592A (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
KR20120070923A (ko) | 감광성 절연재를 이용한 인쇄회로기판 제조 방법 | |
CN114786368A (zh) | 一种带激光盲孔的印制板压合板结构、制作方法及其应用 | |
CN106211632B (zh) | 电路板的填孔方法及其所制成的电路板 | |
JP2002134918A (ja) | 多層プリント配線板の製造方法 | |
CN114554709A (zh) | 一种电路板的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200925 |
|
RJ01 | Rejection of invention patent application after publication |