CN101610635B - 线路板结构及其工艺 - Google Patents

Abstract

本发明公开了一种线路板结构及其工艺。该线路板结构包括叠合层、微细线路图案及图案化导电层，其中微细线路图案镶嵌于叠合层而图案化导电层则配置于叠合层的表面。此线路板结构在叠合层的表面形成微细线路沟槽，接着将导电材料填入其中，以形成镶嵌于叠合层的微细线路图案。由于此微细线路图案具有较细的线宽与较窄的线距，使得线路板具有较高的布线密度。

Description

线路板结构及其工艺

技术领域

本发明是有关于一种线路板的结构及其工艺，且特别是有关于一种高布线密度的线路板结构及其工艺。

背景技术

已知的线路板(circuit board)主要是由多层图案化导电层(patternedconductive layer)及多层介电层(dielectric layer)所交替叠合而成，并利用多个导电孔(conductive via)加以电性连接这些图案化导电层。若以线路板的工艺来作区分，线路板的种类主要包括压合法(laminating process)及增层法(build-up process)二大类型。一般而言，较低布线密度的线路板大多以压合法来加以制作，而较高布线密度的线路板则通常以增层法来加以制作。

请参考图1A～1G，其绘示已知的一种线路板工艺的剖面流程图。如图1A所示，将导电层110a与110b分别配置于介电层100的两个相对表面，其中介电层100的材料可为环氧树脂(epoxy resin)或含玻璃纤维(glass fiber)的环氧树脂，而导电层110a与110b的材料可为铜。

如图1B所示，接着在介电层100和这些导电层110a与110b中形成多个贯孔(through hole)112(仅绘示其一)，其中贯孔112的形成方式可包括机械钻孔(mechanical drilling)或激光烧蚀(laser ablating)。

如图1C所示，接着以电镀的方式，在这些贯孔112的表面上形成导电壁，用以作为导电通孔(conductive through via)114，并且在形成导电通孔114的同时，在导电层110a与110b的表面分别形成电镀层，而这两个电镀层分别属于导电层110a与110b。

如图1D所示，接着以光刻及蚀刻的方式，图案化这些导电层110a与110b，用以形成线路。

如图1E所示，接着将介电层120a与120b分别形成于图案化导电层110a与110b上，再利用机械钻孔或激光烧蚀的方式，在介电层120a与120b上制作出开口116a与116b。

如图1F所示，接着以电镀的方式，填入导电材料于开口116a与116b中，用以形成多个导电微孔(conductive micro via)118a与118b，同时亦将导电层130a与130b分别形成于介电层120a与120b上，其中这些导电微孔118a与118b和这些尚未图案化的导电层130a与130b的形成方式为电镀。

如图1G所示，接着以光刻及蚀刻的方式，将未图案化的导电层130a与130b予以图案化，接着再将图案化的防焊层(solder mask)140a形成于图案化导电层130a上，并且暴露出图案化导电层130a的多个接合垫142。另外，更将一图案化的防焊层140b，形成于图案化导电层130b上，并且暴露出图案化导电层130b的多个接合垫143，最后完成线路板结构150。

由上述已知的线路板工艺可知，线路板的制作是将多层图案化导电层及多层介电层交替叠合而成。然而，碍于传统线路板工艺的限制，即微细线路的线宽与线距的限制，使得上述工艺所制作的线路板的布线密度无法向上提升。此外，在线路板的制作上，线路板的布线密度与线路板所能够提供的接合垫的排列密度有着直接的影响，其中接合垫的功用在于让芯片的接脚搭接于其上，并作为信号传递以及电源供应的媒介。因此，在集成电路芯片(ICchip)的接脚的数目与密度逐渐上升的趋势之下，如何在线路板上提供更高的布线密度，这成为了线路板制造主要的研发方向之一。

发明内容

因此，本发明的目的就是在提供一种线路板结构，用以提升线路板的布线密度。

此外，本发明的再一目的是提供一种线路板工艺，用以提升线路板的布线密度。

基于本发明的上述目的及其他目的，本发明提供一种线路板结构，此结构包含介电层、微细线路图案以及图案化导电层，其中微细线路图案镶嵌至介电层的一表面，而图案化导电层配置于介电层的另一表面。

基于本发明的上述目的及其他目的，本发明又提供一种线路板工艺，此工艺包括先提供介电层，之后形成微细线路沟槽于介电层的一表面，接着填入导电材料于微细线路沟槽内以形成微细线路图案，并在介电层的另一表面形成图案化导电层。

基于本发明的上述目的及其他目的，本发明再提供一线路板结构，此结构包含叠合层、微细线路图案以及第二图案化导电层，其中此叠合层内至少包括二层介电层以及第一图案化导电层，而且此第一图案化导电层配置于两介电层之间。另外，上述的微细线路图案镶嵌至叠合层的一表面，而第二图案化导电层配置于叠合层的另一表面。

基于本发明的上述目的及其他目的，本发明提供一种线路板工艺，此工艺包括先提供叠合层，上述的叠合层至少包括二层介电层以及第一图案化导电层，而此第一图案化导电层配置于两介电层之间。之后在叠合层的一表面形成微细线路沟槽，接着将导电材料填入至微细线路沟槽内，以形成微细线路图案，并将第二图案化导电层配置于叠合层的另一表面。

依照本发明的一实施例，其中在形成微细线路沟槽的同时，会一并在欲形成微细线路沟槽的介电层上形成至少一开口，其暴露出第一图案化导电层的局部，且在填入导电材料至微细线路沟槽的同时，一并填入导电材料于开口之内，以形成导电微孔。

依照本发明的一实施例，其中填入导电材料至微细线路沟槽及开口的方法包括电镀。

基于上述，本发明在镶嵌微细线路图案于介电层或叠合层的工艺中，由于可以制作出线宽较细与线距较窄的导电线路，因此本发明能够提升线路板的布线密度。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举多个实施例，并配合所附图式，作详细说明如下。

附图说明

图1A至图1G绘示已知的一种线路板工艺的剖面流程图。

图2A至图2F绘示本发明第一实施例的一种线路板工艺的剖面流程图。

图3A至图3F绘示本发明第二实施例的一种线路板工艺的剖面流程图。

图4A至图4F绘示本发明第三实施例的一种线路板工艺的剖面流程图。

【主要元件符号说明】

100：介电层

110a、110b：图案化的导电层

112：贯孔    114：导电通孔

116a、116b：开口          118a、118b：导电微孔

120a、120b：介电层

130a、130b：图案化导电层

140a、140b：防焊层        142、143：接合垫

150：线路板               200：介电层

200a：微细线路沟槽        210：微细线路图案

212：贯孔                 220a：导电层

220b：图案化导电层        222：导电通孔

230a、230b：防焊层        232a、232b：接合垫

240：线路板               300：介电层

300a：微细线路沟槽        310：微细线路图案

312：贯孔                 320a：导电层

320b：图案化导电层        322：导电通孔

330a、330b：防焊层        332a、332b：接合垫

340：线路板               400：叠合层

401：介电层               401a：微细线路沟槽

401b、403b：开口          402、403：介电层

404、405：图案化导电层

406：导电通孔             410：微细线路图案

412、413：导电微孔        420a：导电层

420b：图案化导电层        430a、430b：防焊层

432a、432b：接合垫        440：线路板

具体实施方式

[第一实施例]

本发明的第一实施例应用于双层导电层的线路板的制作，请参考图2A至图2F，其绘示本发明第一实施例的一种线路板工艺的剖面流程图。

如图2A所示，工艺初始的板材可为介电层200，其材料可为环氧树脂或含玻璃纤维的环氧树脂。

如图2B所示，例如以激光烧蚀的方式，将微细线路沟槽200a形成于介电层200的表面上，并且利用机械钻孔或是激光烧蚀的方式，在介电层200中形成至少一贯孔212。

如图2C所示，例如以电镀的方式，将导电材料(例如为铜)填入微细线路沟槽200a内，形成微细线路图案210，其镶嵌于介电层200的表面。此外，在以电镀的方式来填入导电材料的同时，介电层200及贯孔212的表面将会一并形成导电层220a、导电层220b及导电通孔222。在本实施例中，导电通孔222并未填满整个贯孔212，而呈中空柱状。

如图2D所示，例如以研磨的方式，移除导电层220a，而留下所需的微细线路图案210。

如图2E所示，例如以光刻与蚀刻的方式，将未图案化的导电层220b予以图案化，而形成已图案化的导电层220b。

如图2F所示，将图案化的防焊层230a形成于微细线路图案210上，并且暴露出微细线路图案210的多个接合垫232a。另外，更将图案化的防焊层230b形成于图案化导电层220b上，并且暴露出图案化导电层220b的多个接合垫232b，最后完成线路板结构240。

在本发明的第一实施例中，形成图案化导电层220b的方法可为减成法。在本发明的其他未绘示的实施例中，形成前述图案化导电层的方法亦可为加成法或半加成法。

[第二实施例]

本发明的第二实施例应用于双层导电层的线路板的制作，请参考图3A至图3F，其绘示本发明第二实施例的一种线路板工艺的剖面流程图。

如图3A所示，工艺初始的板材可为介电层300，其材料可为环氧树脂或含玻璃纤维的环氧树脂。

如图3B所示，例如以激光烧蚀的方式，将微细线路沟槽300a形成于介电层300的表面，并且利用机械钻孔或是激光烧蚀的方式，在介电层300中形成至少一贯孔312。

如图3C所示，例如以电镀的方式，将导电材料(例如为铜)填入微细线路沟槽300a内，形成微细线路图案310，其镶嵌于介电层300的表面。此外，在以电镀的方式来填入导电材料的同时，介电层300及贯孔312的表面将会一并形成导电层320a、导电层320b及导电通孔322。在本实施例中，导电通孔222填满整个贯孔212，而呈实心柱状。

如图3D所示，例如以研磨的方式，移除导电层320a，而留下所需的微细线路图案310。

如图3E所示，例如以光刻与蚀刻的方式，将未图案化的导电层320b予以图案化，而形成已图案化的导电层320b。

如图3F所示，将图案化的防焊层330a形成于微细线路图案310上，并且暴露出微细线路图案310的多个接合垫332a。另外，更将图案化的防焊层330b形成于图案化导电层320b上，并且暴露出图案化导电层320b的多个接合垫332b，最后完成线路板结构340。

在本发明的第二实施例中，形成图案化导电层320b的方法可为减成法。在本发明的其他未绘示的实施例中，形成前述图案化导电层的方法亦可为加成法或半加成法。

[第三实施例]

本发明的第三实施例应用于多层导电层的线路板的制作，在此以具有四层导电层的线路板工艺为例来作说明。请参考图4A至图4F，其绘示本发明的第三实施例的一种线路板工艺的剖面流程图。

如图4A所示，工艺初始的板材可为叠合层400，其包括三介电层401、402与403、二图案化导电层404与405以及至少一导电通孔406，而这些介电层401、402与403的材料可为环氧树脂或含玻璃纤维的环氧树脂等，且图案化导电层404与405的材料可为铜等，而导电通孔406则将图案化导电层404与405相互电性连接，并可呈图4A的中空柱状或呈未绘示的实心柱状。由于叠合层400的制作方式与已知技术相似，在此不再赘述。

如图4B所示，可利用激光烧蚀的方式，将微细线路沟槽401a形成于叠合层400的表面，并利用机械钻孔或是同时利用激光烧蚀的方式，在介电层401中至少形成开口401b，在介电层403中至少形成开口403b。

如图4C所示，例如以电镀的方式，将导电材料(例如为铜)填入微细线路沟槽401a内，形成微细线路图案410，其镶嵌于叠合层400的表面。此外，在以电镀的方式来填入导电材料的同时，叠合层400的表面会形成导电层420a、导电层420b、导电微孔412以及导电微孔413。

如图4D所示，例如以研磨的方式，移除导电层420a，而留下所需的微细线路图案410。

如图4E所示，例如以光刻与蚀刻的方式，将导电层420b予以图案化，而形成已图案化的导电层420b。

如图4F所示，将图案化的防焊层430a形成于微细线路图案410上，并且暴露出微细线路图案410的多个接合垫432a。另外，更将图案化的防焊层430b形成于图案化导电层420b上，并且暴露出图案化导电层420b的多个接合垫432b，最后完成线路板结构440。

在本发明的第三实施例中，形成图案化导电层420b的方法可为减成法。在本发明的其他未绘示的实施例中，形成前述图案化导电层的方法亦可为加成法或半加成法。

综上所述，本发明乃是通过例如激光烧蚀的方式，预先将微细线路沟槽形成于介电层(或叠合层)的表面，接着再将导电材料填入微细线路沟槽之内，而形成微细线路图案，并以此微细线路图案作为线路板的图案化导电层，并搭配通孔或微孔来与线路板的其他图案化导电层作电性连接。因此，本发明可应用于两层及两层导电层以上的线路板的制作。

除此之外，本发明是在线路板的一面形成微细线路图案来提供高密度的布线，而在线路板的另一面则形成一般图案化导电层来提供一般密度的布线。因此，当线路板作为集成电路芯片的承载器(即载板)时，线路板仅需提供其一面来配置集成电路芯片，并可利用上述的微细线路图案，在相同的一面上提供高密度的布线，而线路板的另一面则利用一般的图案化导电层来提供低密度的布线，这有助于提高这种类型的线路板的制作良率。

虽然本发明已以多个实施例披露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (15)

1.一种线路板结构，包括：

介电层，具有第一表面及与该第一表面对应的第二表面；

微细线路图案，镶嵌至该介电层的该第一表面；

图案化导电层，直接配置于该介电层的该第二表面上；及

至少一导电通孔，其贯穿该介电层，并将该微细线路图案连接至该图案化导电层，且该导电通孔呈中空柱状或实心柱状。

2.如权利要求1所述的线路板结构，还包括：

第一防焊层，配置于该介电层的该第一表面及该微细线路图案上，其中该微细线路图案具有至少一第一接合垫，而该第一防焊层暴露出该第一接合垫；及

第二防焊层，其配置于该介电层的该第二表面及该图案化导电层上，其中该图案化导电层具有至少一第二接合垫，而该第二防焊层暴露出该第二接合垫。

3.一种线路板工艺，包括：

提供介电层，其具有第一表面、与该第一表面对应的第二表面及至少一贯孔；

形成微细线路沟槽于该介电层的该第一表面；及

以电镀方式，填入导电材料至该微细线路沟槽，以形成微细线路图案，同时形成导电材料于该贯孔的表面，以形成导电通孔，且同时形成导电材料于该第二表面，以形成导电层或图案化导电层，而导电通孔将微细线路图案连接至导电层或图案化导电层。

4.如权利要求3所述的线路板工艺，其中形成该微细线路沟槽的方法包括激光烧蚀。

5.如权利要求4所述的线路板工艺，还包括：

形成第一防焊层于该介电层的该第一表面，其中该微细线路图案具有至少一第一接合垫，且在形成该第一防焊层之后，该第一防焊层暴露出该第一接合垫；及

形成第二防焊层于该介电层的该第二表面，其中该图案化导电层具有至少一第二接合垫，且在形成该第二防焊层之后，该第二防焊层暴露出该第二接合垫。

6.一种线路板结构，包括：

叠合层，具有第一表面及该第一表面对应的第二表面，其中该叠合层包括多个介电层及多个第一图案化导电层，而这些第一图案化导电层分别配置于这些介电层之间，且这些介电层中的两个分别构成该叠合层的该第一表面及该第二表面；

微细线路图案，镶嵌至该叠合层的该第一表面；

第二图案化导电层，直接配置于该叠合层的该第二表面上；

至少一导电通孔，贯穿这些介电层的至少之一，并连接这些第一图案化导电层的至少之二，且导电通孔呈中空柱状或实心柱状；

至少一第一导电微孔，其贯穿该叠合层的这些介电层之一，并连接该第一图案化导电层及该微细线路图案；及

至少一第二导电微孔，其贯穿该叠合层的这些介电层之一，并连接该第一图案化导电层及第二图案化导电层，其中这些第一图案化导电层、导电通孔、第一导电微孔和第二导电微孔将微细线路图案电连接至第二图案化导电层。

7.如权利要求6所述的线路板结构，还包括：

第一防焊层，其配置于该叠合层的该第一表面及该微细线路图案上，其中该微细线路图案具有至少一第一接合垫，而该第一防焊层暴露出该第一接合垫；及

第二防焊层，其配置于该叠合层的该第二表面及该第二图案化导电层上，其中该第二图案化导电层具有至少一第二接合垫，而该第二防焊层暴露出该第二接合垫。

8.一种线路板工艺，包括：

提供叠合层，其具有第一表面及与该第一表面对应的第二表面，其中该叠合层包括多个介电层及至少一第一图案化导电层，而该第一图案化导电层配置于这些介电层之间，且这些介电层中的两个分别构成该叠合层的该第一表面及该第二表面；

将局部的该介电层自该叠合层的该第一表面移除，以形成微细线路沟槽于该叠合层的该第一表面，在形成该微细线路沟槽的同时，一并在欲形成该微细线路沟槽的该介电层上形成至少一开口，其暴露出局部的该第一图案化导电层；

以电镀方式，填入导电材料至该微细线路沟槽，以形成微细线路图案，同时填入导电材料于该开口之内，以形成导电微孔，且同时形成导电材料于该第二表面，以形成导电层或第二图案化导电层。

9.如权利要求8所述的线路板工艺，其中该叠合层还包括多个该第一图案化导电层及至少一导电通孔，而该导电通孔贯穿这些介电层的至少之一，并连接这些第一图案化导电层的至少之二，且该导电通孔呈中空柱状或实心柱状。

10.如权利要求8所述的线路板工艺，其中形成该微细线路沟槽的方法包括激光烧蚀。

11.如权利要求8所述的线路板工艺，还包括：

形成第一防焊层于该叠合层的该第一表面，其中该微细线路图案具有至少一第一接合垫，且在形成该第一防焊层之后，该第一防焊层暴露出该第一接合垫；及

形成第二防焊层于该叠合层的该第二表面，其中该第二图案化导电层具有至少一第二接合垫，且在形成该第二防焊层之后，该第二防焊层暴露出该第二接合垫。

12.如权利要求8所述的线路板工艺，其中图案化该导电层的方法包括减成法。

13.如权利要求8所述的线路板工艺，其中形成该第二图案化导电层的方法包括加成法或半加成法。

14.如权利要求8所述的线路板工艺，其中形成该第二图案化导电层的方法包括：

形成导电层于该叠合层的该第二表面；及

图案化该导电层，以形成该图案化导电层。

15.如权利要求8所述的线路板工艺，其中图案化该导电层的方法包括光刻及电镀。

Images