CN101351091B - 线路连接工艺及其结构 - Google Patents
线路连接工艺及其结构 Download PDFInfo
- Publication number
- CN101351091B CN101351091B CN2007101364274A CN200710136427A CN101351091B CN 101351091 B CN101351091 B CN 101351091B CN 2007101364274 A CN2007101364274 A CN 2007101364274A CN 200710136427 A CN200710136427 A CN 200710136427A CN 101351091 B CN101351091 B CN 101351091B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive
- conductive layer
- dielectric layer
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种线路连接结构及其工艺。该线路连接结构包括连接层、第一介电层、第二介电层、第一导电层以及第二导电层。连接层具有双面设有第一/第二孔垫的独立连接垫,用以降低第一导电层以及第二导电层的间的导电孔的深度,以改善纵横比过高的问题,进而提高镀膜的成品率。
Description
技术领域
本发明涉及一种线路板,且特别涉及一种线路连接工艺及其结构。
背景技术
线路连接结构常用于双面板以及多层板型态的印刷电路板上,用以电性连接不同层的图案化线路层。如中国台湾专利公告第I231166号“线路连接结构及其工艺”所提及的先前技术,由于导电孔多由激光成孔工艺所形成,其成孔宽度多为一致,然而其深度过深(约超过100μm),使得导电孔的纵横比(深度/宽度的比例)过高,导致导电膜不平均地形成于导电孔内。当导电膜的厚度继续增加时,在靠近导电孔的顶部的导电膜将相互连接,且在靠近导电孔的底部附近将会产生空孔。因此,上述专利提出了一种线路连接结构及其工艺,以导电垫电性导通于二图案化线路层之间,相较于二导电孔的宽度不变的情况下,二导电孔的深度相对较浅,使得二导电孔的纵横比较小,以有效地防止镀膜产生空孔或气泡。
然而,上述专利仅能增加一个导电垫的厚度,对于降低二导电孔的深度仍有一定的限制。此外,上述专利是以双面板的一侧作为导电垫,只适用于非埋入式线路,无法适用于埋入式线路。
发明内容
本发明提供一种线路连接工艺及其结构,可降低二图案化线路层之间的导电孔的深度,以防止镀膜时产生空孔或气泡。
本发明提出一种线路连接工艺,包括下列步骤:首先,提供连接层,该连接层包括核心层以及至少一独立连接垫,该独立连接垫贯过该核心层,并分别形成第一孔垫及第二孔垫于该核心层的二表面上,其中该第一孔垫与该第二孔垫电性导通;提供第一导电层、至少一第一介电层、至少一第二介电层以及第二导电层;压合该第一导电层、该第一介电层、该连接层、该第二介电层以及该第二导电层,以形成双面板;对应于该第一孔垫,形成贯穿该第一导电层以及该第一介电层的第一开孔;对应于该第二孔垫,形成贯穿该第二导电层以及该第二介电层的第二开孔;形成第一导电材料于该第一开孔中,以形成第一导电柱;以及形成第二导电材料于该第二开孔中,以形成第二导电柱。
本发明提出一种线路连接结构,包括连接层、第一介电层、第二介电层、第一导电层以及第二导电层。连接层具有核心层以及至少一独立连接垫,该独立连接垫贯过该核心层,并分别具有第一孔垫及第二孔垫于该核心层的二表面上,其中该第一孔垫与该第二孔垫电性导通。第一介电层配置在核心层的表面,且具有配置在该第一孔垫上的第一导电柱,第二介电层配置在核心层的另一表面,且具有配置在该第二孔垫上的第二导电柱。第一导电层配置在该第一介电层上,并与该第一导电柱电性连接。第二导电层配置在该第二介电层上,并与该第二导电柱电性连接。其中第一导电层具有对应于第一孔垫的第一环形垫,该第一环形垫内埋于该第一介电层中。
在本发明的一实施例中,第一开孔以及第二开孔包括以激光成孔、等离子体蚀孔或机械钻孔所形成。
在本发明的一实施例中,第一导电层具有对应于第一孔垫的第一环形垫,该第一环形垫于压合该第一导电层于该第一介电层上时内埋于该第一介电层中。此外,第二导电层具有对应于该第二孔垫的第二环形垫,该第二环形垫于压合该第二导电层于该第二介电层上时内埋于该第二介电层中。
本发明因采用设有独立连接垫的连接层,以电性导通位于二图案化线路层之间的二导电柱,因此二导电柱的深度及纵横比相对较小,进而提高镀膜的成品率。
为让本发明的上述特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。
图1A~图1F是本发明第一实施例的线路连接工艺及其结构的示意图。
图2是第一实施例的变化例的示意图。
附图说明
图3A~图3E是本发明第二实施例的线路连接工艺及其结构的示意图。
图4是一种具有本发明的线路连接结构的多层线路板的示意图。
附图标记说明
100:连接层 110:核心层
112、114:上、下表面 120:独立连接垫
122:第一孔垫 124:第二孔垫
126、126’:导电柱 130:第一导电层
132:第一环形垫 134:第一开孔
136:第一导电柱 140:第一介电层
150:第二介电层 160:第二导电层
162:第二环形垫 164:第二开孔
166:第二导电柱 200、400:双面板
300:连接层 310:核心层
320:独立连接垫 330:第一导电层
330a:第一线路图案 334:第一开孔
336:导电柱 340:第一介电层
350:第二介电层 360:第二导电层
360a:第二线路图案 364:第二开孔
366:第二导电柱 500:多层线路板
510:上层图案化线路 520:线路连接结构
530:下层图案化线路 D:间距
W:宽度
图1A~图1F是本发明第一实施例的线路连接工艺及其结构的示意图。请参考图1A,首先提供连接层100,其包括核心层110以及独立连接垫120(数量不拘)。核心层110为树脂、胶片或含玻纤的介电材料,而独立连接垫120贯通核心层110的上、下表面,并分别形成第一孔垫122以及第二孔垫124于核心层110之上、下表面112、114上。由图1A可知,第一孔垫122与第二孔垫124之间的距离即为核心层110的厚度。在本实施例中,双面覆有第一孔垫122以及第二孔垫124的连接层100,例如以双面铜箔基板经图案化形成多个成对配置的第一孔垫122以及第二孔垫124,每一对第一孔垫122以及第二孔垫124再以贯穿核心层110的导电柱126电性连接,以形成图1A所示的独立连接垫120。
接着,请参考图1B以及图1C,提供第一导电层130、第一介电层140、第二介电层150以及第二导电层160,并接续压合第一导电层130、第一介电层140、连接层100、第二介电层150以及第二导电层160,以形成双面板200。第一导电层130更可具有第一环形垫132,其对应于第一孔垫122,而第二导电层160更可具有第二环形垫162,其对应于第二孔垫124。第一环形垫132在压合过程中可内埋于第一介电层140中,且第二环形垫162在压合过程中也可内埋于第二介电层150中,因而形成具有二内埋线路的双面板200。在本实施例中,由于连接层100仅作为连接第一、第二导电层130、160的媒介,并不需要特别制作线路图案,因此第一/第二孔垫122、124的面积可适当调整而大于或等于第一/第二环形垫132、162的面积,如此可放宽层间对位的要求。
具体实施方式
接着,请参考图1D,当完成双面板200的压合步骤之后,对应于第一孔垫122的位置,形成贯穿第一导电层130以及第一介电层140的第一开孔134,以使第一开孔134的底部显露出第一孔垫122。同样,对应于第二孔垫124的位置,形成贯穿第二导电层160以及第二介电层150的第二开孔164,以使第二开孔164的底部显露出第二孔垫124。形成第一、第二开孔134、164的方式例如是激光成孔、等离子体蚀孔或机械钻孔等,但其他光蚀刻技术或化学蚀刻技术亦可适用。
值得注意的是,第一导电层130上的第一环形垫132于形成第一开孔134之后,显露于第一开孔134的一端。由图1D可知,以激光成孔的第一开孔134的宽度W大致上与第一环形垫132的孔径相当。由于激光所形成的第一开孔134的宽度一致,因此当第一开孔134的深度变小,其纵横比(深度/宽度的比例)也会随之缩小。然而,本发明与已知技术不同的是,第一导电层130与第二导电层160之间有三层介电层,即第一介电层140、核心层110及第二介电层150,因此第一导电层130与第二导电层160之间的间距D比已知只有二层介电层的间距来得大,以有效解决漏电流的问题。另外,本发明采用双面设有第一/第二孔垫的独立连接垫120,可使第一、第二开孔134、164的深度变小,且第一、第二开孔134、164的深度仅为第一导电层130与第二导电层160之间的间距D的三分之一或更小,突破已知技术的瓶颈及限制。
接着,请参考图1E以及图1F,将第一导电材料填入于第一开孔134中,以形成与第一导电层130电性连接的第一导电柱136。同样,将第二导电材料填入于第二开孔164中,以形成与第二导电层160电性连接的第二导电柱166。第一、第二导电材料例如是铜、银或电阻小于等于导电层及电性连接垫的适当材料。
形成第一、第二导电柱136、166的方法例如是全面性电镀导电材料于第一导电层130、第二导电层160、第一孔垫122以及第二孔垫124上(如图1E所示)、或是选择性电镀/喷印导电材料于第一、第二开孔134、164中。完成上述的镀膜工艺之后,更可进行铜层薄化的步骤,即对第一、第二导电层130、160及其上方的导电材料进行蚀刻,以形成第一线路图案以及第二线路图案,如图1F所示的第一环形垫132以及第二环形垫162。铜层薄化的步骤例如是全面性蚀刻第一、第二导电层130、160及其上方的导电材料,或选择性蚀刻第一、第二导电层130、160及其上方的导电材料以形成所需的线路图案。
虽然上述线路连接工艺配合图式的说明依序完成图1D的激光成孔、图1E的镀孔以及图1F的铜层薄化,但本领域具有通常知识者均可推知其变化而变更其工艺的步骤及方式,因此本发明的图式并未限制可具体实施的方式。此外,本发明虽以双层的第一、第二导电层130、160为例,但亦可适用在单层的导电层,而任一导电层可选择不经过图案化工艺以作为完整的导电平面或接地平面。同时,本发明不限定应用在埋入式线路上,亦可应用在非埋入式(外露的)线路或两者组合的线路。
在上述第一实施例中,双面覆有第一孔垫122以及第二孔垫124的连接层100亦可变化为如下的结构,请参考图2的变化例:第一孔垫122以及第二孔垫124之间的导电柱126’偏离第一开孔134与第二开孔164的中心轴。同样,第一开孔134与第二开孔164的位置亦可适当改变,其余的结构如同第一实施例所述,在此不再赘述。
图3A~图3F是本发明第二实施例的线路连接工艺及其结构的示意图。请参考图3A,首先提供连接层300,其包括核心层310以及独立连接垫320(数量不拘),如同图1A所示的具有独立连接垫120的连接层100。接着,在图3A中,提供第一导电层330、第一介电层340、第二介电层350以及第二导电层360,并接续压合第一导电层330、第一介电层340、连接层300、第二介电层350以及第二导电层360,以形成双面板400。
接着,请参考图3C,当完成双面板400的压合步骤之后,对应于第一孔垫322的位置,形成贯穿第一导电层330以及第一介电层340的第一开孔334,以使第一开孔334的底部显露出第一孔垫322。同样,对应于第二孔垫324的位置,形成贯穿第二导电层360以及第二介电层350的第二开孔364,以使第二开孔364的底部显露出第二孔垫324。形成第一、第二开孔334、364的方式例如是激光成孔、等离子体蚀孔或机械钻孔等,但其他光蚀刻技术或化学蚀刻技术亦可适用。
值得注意的是,本发明采用双面设有第一/第二孔垫的独立连接垫320,可使第一、第二开孔334、364的深度变小,以突破已知技术的瓶颈及限制,进而提高镀膜的成品率。
接着,请参考图3D,将第一导电材料填入于第一开孔334中,以形成与第一导电层330电性连接的第一导电柱336。同样,将第二导电材料填入于第二开孔364中,以形成与第二导电层360电性连接的第二导电柱366。第一、第二导电材料例如是铜、银或电阻小于等于导电层及电性连接垫的适当材料。
之后,请参考图3E,图案化第一导电层330及其上方的导电材料,以形成第一线路图案330a,而第一线路图案330a例如是外露的焊垫及/或线路。此外,图案化第二导电层360及其上方的导电材料,以形成第二线路图案360a,而第二线路图案360a例如是外露的焊垫及/或线路。除了图案化第一导电层330及第二导电层360上方的导电材料之外,本发明另一实施例中亦可选择性保留或减除导电材料。
图4是一种具有本发明的线路连接结构的多层线路板的示意图。当完成上述二实施例其中之一的线路连接工艺时,例如以叠合或层叠方式分别制作至少一上层图案化线路510以及至少一下层图案化线路530于本发明的线路连接结构520之上、下表面上,以形成四层、六层或八层等多层线路板500。在本实施例中,上层图案化线路510例如是芯片、电感、电阻等元件的配线线路,其可经由本发明的线路连接结构520与下层图案化线路530电性连接,而下层图案化线路530例如是焊球、导电胶、接脚等介面的配线线路,用以传递电学信号。
综上所述,本发明的线路连接工艺及其结构具有下列优点:
(1)本发明可缩小激光成孔的纵横比,防止镀膜时产生空孔或气泡。
(2)本发明可采用双面设有第一/第二孔垫的独立连接垫可电性导通位于二图案化线路层之间的二导电柱,因此二导电柱的深度及纵横比相对较小,进而提高镀膜的成品率。
(3)本发明亦可采用单面设有独立连接垫的连接层,可使开孔的深度变小,以缩小开孔的纵横比。
(4)连接层除了电性连接上、下导电层之外,更可补强双面板的刚性,以及增加上、下导电层的间的间距和操作可靠度。
(5)第一、第二开孔的深度仅为第一导电层与第二导电层的间的间距的三分之一或更小,突破已知技术的瓶颈及限制。
虽然本发明已以优选实施例披露如上,然其并非用以限定本发明,任何所属技术领域的技术人员在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的权利要求所界定的为准。
Claims (11)
1.一种线路连接工艺,包括:
提供连接层,该连接层包括核心层以及至少一独立连接垫,该独立连接垫贯过该核心层,并分别形成第一孔垫及第二孔垫于该核心层的二表面上,其中该第一孔垫与该第二孔垫电性导通;
提供第一导电层、至少一第一介电层、至少一第二介电层以及第二导电层;
压合该第一导电层、该第一介电层、该连接层、该第二介电层以及该第二导电层,以形成多板;
对应于该第一孔垫,形成贯穿该第一导电层以及该第一介电层的第一开孔;
对应于该第二孔垫,形成贯穿该第二导电层以及该第二介电层的第二开孔;
形成第一导电材料于该第一开孔中,以形成第一导电柱;以及
形成第二导电材料于该第二开孔中,以形成第二导电柱。
2.如权利要求1所述的线路连接工艺,还包括图案化第一导电层及其上方的该第一导电材料,以形成第一线路图案。
3.如权利要求1所述的线路连接工艺,还包括图案化第二导电层及其上方的该第二导电材料,以形成第二线路图案。
4.如权利要求1所述的线路连接工艺,其中该第一导电层具有对应于该第一孔垫的第一环形垫,该第一环形垫于压合该第一导电层于该第一介电层上时内埋于该第一介电层中。
5.如权利要求4所述的线路连接工艺,其中该第一环形垫于形成该第一开孔之后,对应显露于该第一开孔的一端。
6.如权利要求1所述的线路连接工艺,其中该第二导电层具有对应于该第二孔垫的第二环形垫,该第二环形垫在压合该第二导电层于该第二介电层上时内埋于该第二介电层中。
7.如权利要求6所述的线路连接工艺,其中该第二环形垫于形成该第二开孔之后,对应显露于该第二开孔的一端。
8.一种线路连接结构,包括:
连接层,具有核心层以及至少一独立连接垫,该独立连接垫贯过该核心层,并分别具有第一孔垫及第二孔垫于该核心层的二表面上,其中该第一孔垫与该第二孔垫电性导通;
第一介电层,配置在该核心层的表面,且具有配置在该第一孔垫上的第一导电柱;
第二介电层,配置在该核心层的另一表面,且具有配置在该第二孔垫上的第二导电柱;
第一导电层,配置在该第一介电层上,并与该第一导电柱电性连接;以及
第二导电层,配置在该第二介电层上,并与该第二导电柱电性连接,
其中该第一导电层具有对应于该第一孔垫的第一环形垫,该第一环形垫内埋于该第一介电层中。
9.如权利要求8所述的线路连接结构,其中该第二导电层具有对应于该第二孔垫的第二环形垫,该第二环形垫内埋于该第二介电层中。
10.如权利要求8所述的线路连接结构,其中该第一导电层及其上方的导电材料具有对应于该第一孔垫的第一线路图案。
11.如权利要求8所述的线路连接结构,其中该第二导电层及其上方的导电材料具有对应于该第二孔垫的第二线路图案。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101364274A CN101351091B (zh) | 2007-07-16 | 2007-07-16 | 线路连接工艺及其结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101364274A CN101351091B (zh) | 2007-07-16 | 2007-07-16 | 线路连接工艺及其结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101351091A CN101351091A (zh) | 2009-01-21 |
CN101351091B true CN101351091B (zh) | 2010-11-17 |
Family
ID=40269614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101364274A Active CN101351091B (zh) | 2007-07-16 | 2007-07-16 | 线路连接工艺及其结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101351091B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102196677B (zh) * | 2010-03-08 | 2013-03-20 | 深南电路有限公司 | Pcb板双面插件孔加工工艺 |
CN106163103A (zh) * | 2016-07-01 | 2016-11-23 | 业成光电(深圳)有限公司 | 线路填孔搭接结构及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1728920A (zh) * | 2004-07-29 | 2006-02-01 | 欣兴电子股份有限公司 | 线路连接结构及其制程 |
CN1845657A (zh) * | 2005-04-07 | 2006-10-11 | 欣兴电子股份有限公司 | 电性连接结构的制作方法 |
CN1972570A (zh) * | 2005-11-25 | 2007-05-30 | 全懋精密科技股份有限公司 | 电路板形成导电结构的制程 |
-
2007
- 2007-07-16 CN CN2007101364274A patent/CN101351091B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1728920A (zh) * | 2004-07-29 | 2006-02-01 | 欣兴电子股份有限公司 | 线路连接结构及其制程 |
CN1845657A (zh) * | 2005-04-07 | 2006-10-11 | 欣兴电子股份有限公司 | 电性连接结构的制作方法 |
CN1972570A (zh) * | 2005-11-25 | 2007-05-30 | 全懋精密科技股份有限公司 | 电路板形成导电结构的制程 |
Non-Patent Citations (1)
Title |
---|
JP特开2004-296540A 2004.10.21 |
Also Published As
Publication number | Publication date |
---|---|
CN101351091A (zh) | 2009-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103458628B (zh) | 多层电路板及其制作方法 | |
CN102867807B (zh) | 无核心层的封装基板的制造方法 | |
WO2009141927A1 (ja) | プリント配線板及びその製造方法 | |
US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
US9730328B2 (en) | Printed circuit board with embedded component and method for manufacturing same | |
KR20060086394A (ko) | 3층 코어 내에 블라인드 비아를 텔레스코핑하는 장치 및방법 | |
CN102867798A (zh) | 无核心层的封装基板及其制造方法 | |
CN103517582B (zh) | 多层电路板及其制作方法 | |
CN103456643A (zh) | Ic载板及其制作方法 | |
CN103260350B (zh) | 盲埋孔板压合方法 | |
US20140085833A1 (en) | Chip packaging substrate, method for manufacturing same, and chip packaging structure having same | |
TW201410097A (zh) | 柔性多層電路板及其製作方法 | |
CN114554712A (zh) | 线路板及其制造方法 | |
CN103052281A (zh) | 嵌入式多层电路板及其制作方法 | |
CN101351091B (zh) | 线路连接工艺及其结构 | |
CN101422091B (zh) | 具有电缆部分的多层电路板及其制造方法 | |
CN101610635B (zh) | 线路板结构及其工艺 | |
US7473099B2 (en) | Printed circuit board and manufacturing method thereof | |
CN201717256U (zh) | 无源器件、无源器件埋入式电路板 | |
TWI577250B (zh) | 印刷電路板及其製造方法與模組 | |
KR100729939B1 (ko) | 다층 인쇄회로기판 제조방법 | |
CN109327968A (zh) | 一种改善密集散热孔区域分层的加工方法 | |
KR101313155B1 (ko) | 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법 | |
TWI334761B (en) | Circuit connecting process and structure thereof | |
JP2002176232A (ja) | アライメントマーク |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |